FI89442B - Foerfarande foer drift av en felskyddad central styrenhet med multiprocessor och hoeg tillgaenglighet i ett televaexelsystem - Google Patents

Foerfarande foer drift av en felskyddad central styrenhet med multiprocessor och hoeg tillgaenglighet i ett televaexelsystem Download PDF

Info

Publication number
FI89442B
FI89442B FI871058A FI871058A FI89442B FI 89442 B FI89442 B FI 89442B FI 871058 A FI871058 A FI 871058A FI 871058 A FI871058 A FI 871058A FI 89442 B FI89442 B FI 89442B
Authority
FI
Finland
Prior art keywords
processor
cpx
error
ioc
cmy1
Prior art date
Application number
FI871058A
Other languages
English (en)
Other versions
FI89442C (fi
FI871058A0 (fi
FI871058A (fi
Inventor
Rudolf Bitzinger
Walter Engl
Siegfried Humml
Klaus Schreier
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Publication of FI871058A0 publication Critical patent/FI871058A0/fi
Publication of FI871058A publication Critical patent/FI871058A/fi
Application granted granted Critical
Publication of FI89442B publication Critical patent/FI89442B/fi
Publication of FI89442C publication Critical patent/FI89442C/fi

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/165—Error detection by comparing the output of redundant processing systems with continued operation after detection of the error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
    • H04M3/241—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for stored program controlled exchanges
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/5455—Multi-processor, parallelism, distributed systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54575—Software application
    • H04Q3/54591—Supervision, e.g. fault localisation, traffic measurements, avoiding errors, failure recovery, monitoring, statistical analysis

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Hardware Redundancy (AREA)

Description

1 39442
Menetelmä välitysjärjestelmän virhevarmistetun moniproses-sorikeskusohjausyksikön, jolla on suuri käytettävyys, käyttöä varten
Keksintö kohdistuu patenttivaatimuksen 1 johdannossa mää ri-tellyn erityisen menetelmän, joka sinänsä vastaa EP-patentti-hakemusta 141 245 ( = VPA 83 P 1727 E), kehitystulokseen.
Siinä esitetty prosessorin prosessorirakenneyksikköparin EDC-koodivi rhevarmi stus voidaan toteuttaa tällöin esim. EP-patent-tihakemuksen 140 155 ( = VPA 83 P 1723 E) mukaisesti.
Tällaisen keskusohjausyksikön on oltava erittäin hyvin virheitä sietävä, ts. esiintyvät virheet on havaittava mahdollisimman nopeasti ja keskusohjausyksikön vialliset sekä viallisiksi epäillyt elimet, esim. prosessorit, on eliminoitava mahdollisimman nopeasti ennen kuin virheistä syntyy uusia virheitä, jotka voivat häiritä välitysjärjestelmän toimintaa. Tämän vuoksi tällaisessa keskusohjausyksikössä on normaalisti proses sorirakenneyksiköiden lisäksi myös väylä-järjestelmä ja keskusmuistin muistilohkot kahdennettu ja niitä käytetään rinnan virhevarmistetusti mikrosynkronisesti lukuunottamatta mahdollisesti sallittua tiettyä ajallista liukumaa näiden "mikrosykronisesti rinnan" käytettyjen osien välillä.
Lisäksi tällaisella keskusohjausyksiköl1ä on oltava erittäin hyvästä virheiden siedosta huolimatta myös erittäin suuri ·" käytettävyys, ts. siinä saa olla mikäli mahdollista enintään : muutamien sekuntien tai minuuttien ajan vuodessa - keskey- ;··. tymättömästä käytöstä huolimatta - joitain vakavia häiriöitä.
Myöskään keskusohjausyksikön jossakin keskusprosessorissa esiintyvä vika ei saa mikäli mahdollista koskaan aiheuttaa välitysjärjestelmän enemmän tai vähemmän laajaa vikaantu-mistä.
2 89442
Keksinnön tehtävä, joka on - korottaa edelleen keskusobjausyksikön keskusprosessorien 1uotettavuutta, - taata ennen kaikkea hyvä virheiden sietoisuus, prosessorien itsetarkastus ja siten tosiasiassa häiriöttömän käytettävyyden säilyminen, - viimekädessä välitystoiminnan luotettavuuden parantamiseksi tämän avulla edelleen, ratkaistaan patenttivaatimuksessa 1 mainituilla toimenpiteillä.
Keksinnön avulla erotetaan siten aluksi erityisesti virheitä aiheuttavaksi katsottu prosessori - mahdollisesti vain lyhyestä kerran esiintyvästä virheestä johtuen - väyläjärjes-telmästä, minkä jälkeen prosessori tutkii itsensä ilman ulkoista apua.
Keksinnön kehitysmuodot aikaansaavat kyseisen prosessorin erityisen elegantteja käyttövaihtoehtoja, joiden avulla voidaan edelleen parantaa keskusohjausyksikön virheiden sietoa ja myös käytettävyyttä: Kun nimittäin kyseinen prosessori ei esim. löydä tässä itsetarkastuksessa pysyvää vikaa, se voi myös yhdistää itsensä takaisin väyläjärjestel-mään. Kun se sitävastoin löytää tässä itsetarkastuksessa pysyvän vian, se voi tästä alkaen pysyä väyläjärjestelmästä erotettuna. Kun väyläjärjestelmään on liitetty samanaikaisesti rinnan redundanttisei 1 a tavalla muutamia tällaisia itsessään toimintakykyisiä ja tällöin myös aina samaan vä-litystehoon kykeneviä prosessoreja, yksi tai useampi muu väy1äjärjestelmään liitetty prosessori voi aina ottaa suorittaakseen kunkin erotetuksi jäävän viallisen prosessorin tehtävät. Keskusohjausyksikkö pysyy siten yleensä yhden tai jopa useamman prosessorin jatkuvasta erotuksesta huolimatta edelleen erittäin suuressa määrin käyttökelpoisena.
3 89442
Keksintö pysäyttää siten nopeasti ja luotettavasti prosessoreissa esiintyvien vikojen leviämisen keskusohjausyk sikön ja siten koko välitysjärjestelmän muuhun toimintaan. Välitysjärjestelmä on siten tämän seurauksena erittäin hyvin virheitä sietävä ja sillä on erittäin hyvä käytettävyys eli se on erittäin luotettava.
Epäitsenäisissä vaatimuksissa mainitut lisätoimenpiteet mahdollistavat kyseisen viallisen tai vialliseksi epäillyn prosessorin toiminnan parantamisen edelleen. Patenttivaatimuksien toimenpiteet mahdollistavat nimittäin vaatimuksen 2 mukaan satunnaisen kerran esiintyvän virheen kyseessä ollen koko keskusohjausyksikön entisen suuren kayt-tävyyden palauttamisen erittäin yksinkertaisesti eli pelkästään paikai 1ismuistiin tallennetun komennon avulla, vaatimuksen 3 mukaan itsetarkastuksessa enemmän tai vähemmän yksityiskohtaisesti paikallistetun tai hahmotellun prosessorin viallisen osan korjaamisen ohjatusti myöhemmin seuraavassa huollossa tai ainakin tiettyjen viitteiden tarjoamisen paikallistamista varten, minkä ansiosta välttämättömyys vaihtaa tarpeettomasti koko kyseinen prosessori aina korjauksen yhteydessä tulee tarpeettomaksi, vaatimuksen 4 mukaan luopumisen vianetsintäohjelmaosuuden edelleen käsittelystä, joka on yleensä tarpeetonta silloin, kun kohta, jossa tämä ohjelmaosa keskeytyi, on jo kirjattuna virheenmääritysrekisteriin (REG), vaatimuksen 5 mukaan viallisen prosessorin oikea-aikäisen poistamisen, niin että sille ei enää aikahäviötä välttäen, anneta välitystehtäviä, vaatimuksen 6 mukaan keskusyksikön virheenmäärityksen helpottaisi i ne n, vaatimuksen 7 mukaan, että keskusohjausyksikön entinen, erittäin suuri käytettävyys ei laske käytännössä myöskään vian esiintyessä yhdessä prosessoriyksikössä, ja vaatimuksen 8 mukaan, että kyseistä varatoimintaa voidaan valmistella keskusohjausyksikön seuraavassa huollossa jo ennen 4 89442 paikanpäällä suoritettavaa tarkastusta.
Keksintöä, sen kehitysmuotoja ja etuja selitetään edelleen seuraavassa kuviossa esitetyn suoritusesimerkin avulla.
Tässä kuviossa esitetty keskusohjausyksikköesimerkki vastaa erittäin pitkälle DE-patenttihakemuksien P 33 34 773.5, P 33 34 792.1 ( = VPA 83 P 1722) P 33 34 765.4 ( = VPA 83 P 1723) P 33 34 766.2 { = VPA 83 P 1724) P 33 34 797.2 ( = VPA 83 P 1725) P 33 34 796.4 ( = VPA 83 P 1726) P 33 19 710.5 ( = VPA 83 P 1332) ja P 33 23 577.5 ( = VPA 83 P 1448) kuvioissa ja selityksissä esitettyjä keskusohjausyksikköesi-merkkejä. Näissä muissa patenttihakemuksissa on kulloinkin vain korostettu näiden eri esimerkkien muita näkökulmia niiden muita tehtäviä ja ratkaisuja vastaavasti. Keksintöä voidaan käyttää kaikissa näissä vanhoissa esimerkeissä. Koska tärkeimmät yleiset piirteet on tämän vuoksi selitetty seikkaperäisesti jo vanhemmissa patenttihakemuksissa, tässä esitetyn keskusohjausyksikköesimerkin rakenteen ja toiminnan kaikkia yksityiskohtia ei tarvitse selittää uudelleen. Sen sijaan riittää, kun seuraavassa tarkastellaan enää vain keksinnön mukaisen menetelmän erikoispiirteitä.
Kuviossa on siten esitetty keskusprosessorit CPU...CP11, IUCO, IϋC1..., joissa on itsessään kahdennetut prosessoriyk-sikiit PU, eli esim. itsessään kahdennetut 32-bitin mikroprosessori pi i ri t PU. Näitä prosessoriyksiköitä PU käytetään mikrosynkronisesti rinnan ja ne suorittavat tämän vuoksi varsinaiset loogiset toimitukset rinnan virhevarmistetusti, minkä vuoksi ne sisältävät tai niihin liittyy ainakin yksi oma virheenhavaitsemispiiri, esim. EDC-piirit, pariteetti-bittiverkot ja/tai vertai1upiiri V, kyseisen prosessorin 5 39442 molempien prosessoriyksiköiden PU kulloinkin suorittamien käskyjen ja/tai tietojen välittömästi suoritettavaa tarkastusta varten. Prosessorien CP, IOC omiin paikallisiin muisteihin LMY vast. LMY:I0, joissa on RAM-osa ja ROM-osa, eli esim. PROM-osa, on tallennettu toisiinsa verrattuna ainakin osittain vastaavat vianetsintäohjelmat tai TESTI -ohjelmat ornaa tarkastusta varten sekä mahdollisesti muita välitysohjelmaosia, esim. näiden prosessorien CP, IOC useimmin ja/tai nopeimmin tarvitsemia muita välitysohjelmaosia .
Keskusmuistiin CMY, johon keskusprosessorit CP, IOC voivat päästä väyläjärjestelmän B:CMYO/B:CflYl välityksellä, on tallennettu ainakin erilaisia välitysohjelman osia, jotka ovat harvinaisempia ja/tai joita keskusprosessori CP, IOC ei tarvitse heti, sekä - ainakin tilapäisesti - useiden tai kaikkien prosessoreiden CP, IOC saatavilla olevia tietoja useista sen hetkisistä yhteyksistä ja järjestelmän oheis-1 ai ttei sta .
Heti kun ainakin yksi vi rheenhavai tseini spi i rei stä , esim. yksi prosessori-vertai 1upiireistä on havainnut kyseisessä prosessorissa, esim. CPx, virheen - ainakin mikäli virhe ei ole ilman muuta korjattavissa - kyseisen virheenhavaitse-mispiirin tätä häiriötä vastaava 1ähtösignaali aikaansaa aluksi suoraan tai välillisesti sekä kyseisen prosessorin CPx erottamisen väy1äjärjestelmästä B:CM YO/B:CMYI erotus-kytkimien tai tällaisia erotuskytkimiä vastaavan I/O-yksikön avulla että myös paikal 1 i srnui sti n LMY (vast. L M Y: 10 ) omaan ROM-osaan tallennetun virheenmääritysohjelmaosan lukemisen käynnistymisen. Tämän jälkeen tämän prosessorin CPx molemmat prosessoriyksiköt PU aloittavat virheenmääritysohjelmaosan suorittamisen kyseisen virheen tarkempaa paikallistamista ja/tai hahmottamista varten. Kyseisen prosessorin CPx erottamisella estetään virheen leviäminen koko välitysjärjestelmään eli saavutetaan erittäin suuri virheiden sieto. Heti aloitettu itsetarkastus helpottaa myöhempää virheenmääri- 6 89442 tystä ja tällöin mahdollisesti tarvittava korjaus on mahdollista kohdentaa erittäin hyvin, yleensä rajoittaa kyseisen prosessorin pieneen alayksikköön. Mikäli suorittamisen aikana ei todeta mitään viitettä virheestä, kyseinen prosessori CPx kytkeytyy edullisimmin itse takaisin väyläjär-jestelmään B:CMYO/B:CMY1, niin että entinen erittäin suuri käytettävyys tulee heti palautetuksi.
Virheenmääritys viallisessa prosessorissa voidaan suorittaa myös myöhemmin vielä erittäin nopeasti ja helposti, kun mikäli virheenmääritysohje1 man suorituksen aikana todetaan virhe, tätä virhettä vastaava virhekoodi, esim. kyseisen virheenmääritysohjelmaosan komennon osoite, tallennetaan kyseisen prosessorin CPx virheenmääritysrekisteriin REG.
Kun virhe on paikallistettu tai hahmotettu riittävän tarkasti, virheenmääritysohjelmaosan käsittely voidaan tällöin keskeyttää jopa heti virhekoodin tallentamisen jälkeen.
Kun viallisen prosessorin CPx annetaan yksinkertaisesti jäädä erotetuksi väyläjärjestelmästä B:CMY, se voidaan heti sivuuttaa välitystehtäviä jaettaessa, niin että erotus ei aiheuta ajanhukkaa, minkä vuoksi erotuksen vaikutus keskus-ohjausyksikön käytettävyyteen jää erittäin rajoitetuksi.
Kaikkien virheiden etäismääritys ja vastaavasti keskusoh-jausyksikun seuraavan huollon hyvä valmistelu on mahdollista suorittaa esim. käyttö- ja huoltoaseman eri koisprosessorin avulla väylä järjestelmän B:CMY0/B:CHY1 välityksellä siten, että tämän aseman avulla voidaan päästä vain sen käytettävissä olevalla erikoiskoodi11a jokaiseen väyläjärjestelmästä B:CMYO/B:CMYO erotettuun prosessoriin CPx, esim. sen virheenmääri tysreki steri n REG sisällön kyselemiseksi.
7 89442
Kun toiseen prosessoriyksikköön PU suoraan liittyvä vir-heenhavaitsemispiiri, esim. siihen liittyvä EDC-piiri tai siihen liittyvä pari teetti-bittiverkko , antaa viitteen vain toisen pro se s soriyk sikön PU viallisuudesta, tämä kyseinen prosessoriyksikkö PU voidaan kytkeä yksin irti ja tämän prosessorin toinen prosessoriyksikkö PU voi ylläpitää yksin normaalia prosessori toi mintaa, mikä mahdollistaa keskusoh-jausyksikön käytettävyyden pysymisen aikaisemmalla korkealla tasolla. Myös tällöin toisen prosessoriyksikön PU yksittäisen irtikytkennän aikana on edullista kirjata huoltopalvelua varten viite tästä irtikytkennästä , esim. jälleen virheen-määritysrekisteriin REG, jonka kyselyn käyttö- ja huoltoasema voi puolestaan suorittaa myös kauko-ohjatusti. Tällöin voidaan jo seuraavaa huoltoa valmisteltaessa suunnitella myös tämän prosessorin korjausta.

Claims (8)

8 89442
1. Menetelmä välitysjärjestelmän, etenkin puhelinvälitys-järjestelmän, virhevarmistetun moniprosessorikeskusohjausyk-sikön, jolla on suuri käytettävyys, käyttämiseksi, jossa keskusväyläjärjestelmään (B:CMY0/B:CMY1) on liitetty rinnan useita keskusprosessoreja (CP, IOC), - jotka sisältävät kahdennetut - mahdollisesti sallittua tiettyä vaiheliukumaa lukuunottamatta - mikrosynkronisesti rinnan käytetyt varsinaiset loogiset toimitukset virhe-varmistetusti suorittavat prosessoriyksiköt (PU), - jotka sisältävät virhevarmistusta varten omat virheen-havaitsemispiirit, esim. - EDC-piirit, - pariteettibittiverkot ja/tai - vertailupiirin (V), kyseisen prosessorin molempien prosessoriyksiköiden (PU) kulloinkin käsittelemien käskyjen ja/tai tietojen heti suoritettavaa tarkastusta varten, ja - joissa on oma paikallinen muisti (LMY, LMY:IO), jossa on RAM-osa ja ROM-osa, eli esim. PROM-osa, jolloin tähän ROM-osaan on puolestaan, eri prosessoreja (CP, IOC) verrattaessa, tallennettu - kulloinkin ainakin osittain keskenään samankaltaiset osaohjelmat kyseisen prosessorin (CP, IOC) itsetarkas-tusta varten sekä - muita välitysosaohjelmia, esim. tämän prosessorin (CP, IOC) useimmin ja/tai nopeimmin tarvitsemia välitys-ohjelmaosia, sekä keskusmuisti (CMY), - johon keskusprosessorit (CP, IOC) voivat päästä väylä-järjestelmän (B:CMY0/B:CMY1) välityksellä, ja - johon on tallennettu erilaisia välitysohjelmaosia, jotka ovat harvinaisempia ja/tai joita keskusprosessori (CP, IOC) ei tarvitse heti, sekä - ainakin tilapäisesti tallennettuja - useille tai kaikille prosessoreille (CP, IOC) saatavilla 9 89442 olevia tietoja useista sen hetkisistä yhteyksistä ja järjestelmän oheislaitteista, tunnettu siitä, että sen jälkeen kun ainakin yksi prosessorin (esim. CPx) virheenhavaitsemispiiri (V) on todennut kyseisessä prosessorissa (CPx) virheen - ainakin kun se ei ole ilman muuta korjattavissa; tätä häiriötä vastaava kyseisen virheenhavaitsemispiirin (V prosessorissa CPx) 1ähtösignaali aikaansaa suoraan tai välillisesti - sekä kyseisen prosessorin (CPx) erottamisen väyläjärjes-telrnästä (B:CMYO/B:CMY1) erotuskytkimi en tai tällaisia erotuskytkimiä vastaavan I/O-yksikön avulla - että myös tällaista häiriötä varten paikallisen muistin (LI1Y) omaan ROM-osaan tallennetun vi rheenmää ri ty soh j el ma-osan lukemisen käynnistämisen ja tämän erotetun prosessorin (CPx) molemmat prosessoriyksiköt (PU) aloittavat tämän jälkeen tämän virheenmääritysohjelma-osan suorituksen virheen paikallistamiseksi ja/tai hahmottamiseksi .
2. Förfarande enligt patentkravet 1, kännetecknat av att därefter, om ingen anvisning om ett fel har gjorts under exekveringen, förbinder ifrägaravande processor (CPx) sig själv äter med bussystemet (B:CMY0/B:CMY1).
2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että tämän jälkeen mikäli suorituksen aikana ei todeta viitettä virheestä, kyseinen prosessori (CPx) yhdistää itsensä uudelleen väylä järjestelmään {B:CMYO/B:CMY1 ).
3. Förfarande enligt patentkravet 1, kännetecknat av att därefter, om en anvisning om ett fel har gjorts under exekveringen, lagras en mot detta fel svarande felkod - exempelvis adressen tili det gällande kommandot i program-avsnittet för feldiagnos, i ett eget diagnosregister (REG) av ifrägavarande processor (CPx).
3. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että tämän jälkeen mikäli suorituksen aikana todetaan viite virheestä, tätä virhettä vastaava virhekoodi, - esim. virheenmääritysohjelmaosan vastaavan komennon osoite, tallennetaan kyseisen prosessorin (CPx) omaan virheenmääritysrekisteriin (REG).
4. Förfarande enligt patentkravet 3, kännetecknat av att exekveringen av ett diagnosprogramavsnitt avbryts efter lag-ringen av en felkod.
4. Patenttivaatimuksen 3 mukainen menetelmä, tunnettu siitä, että virhekoodin tallentamisen jälkeen virheenmääritys-ohjelmaosan suoritus keskeytetään. ίο 89 442
5. Förfarande enligt patentkravet 3 eller 4, kännetecknat av att ifrägavarande processor (CPx) därefter förblir frän-kopplad. 13 89442
5. Patenttivaatimuksen 3 tai 4 mukainen menetelmä, tunnet-tu siitä, että kyseinen prosessori (CPx) pysyy tämän jälkeen irtikytkettynä.
6. Förfarande enligt nägot av patentkraven 2-5, känneteck-nat av att en specialprocessor, - exempelvis en sädan för en operations- och underhAllsen-het, har med hjälp av en specialkod, via bussystemet (B:CMY0/B:CMY1) Ätkomst tili varje frän bussystemet (B:CMY0/B:CMY1) frdnkopplad prosessor (CPx) , exempelvis för avfrdgning av innehället i dess diagnosregister (REG).
6. Jonkin patenttivaatimuksista 2-5 mukainen menetelmä, tunnettu siitä, että erikoisprosessori, - esim. käyttö- ja huoltoaseman erikoisprosessori, voi päästä väyläjärjestelmän (B:CMY0/B:CMY1) kautta erikois-koodin avulla jokaiseen väyläjärjestelmästä (B:CMY0/ B:CMY1) erotettuun prosessoriin (CPx), esim. sen virheen-määritysrekisterin (REG) sisällön kyselemiseksi.
7. Förfarande enligt patentkravet 1, 3, 4 eller 6, kanne-tecknat av att, om det genom en direkt tili nägon av de bäda processorenheterna (PU) hörande felidentifieringskrets, - exempelvis genom en EDC-krets eller ett paritetsbitsnät, fds en hänvisning tili att endast en felaktighet fast-ställts för ena av de bäda processorenheterna (PU), bort-kopplas enbart denna processorenhet (PU), under det att normal processordrift upprätthälls endast av den andra processorenheten (PU) i denna processor.
7. Patenttivaatimuksen 1, 3, 4 tai 6 mukainen menetelmä, tunnettu siitä, että kun suoraan toiseen prosessoriyksikköön (PU) liittyvän virheenhavaitsemispiirin kautta, - esim. EDC-piirin tai pariteettibittiverkon kautta, todetaan viite vain toisen prosessoriyksikön (PU) virheellisyydestä, kyseinen prosessoriyksikkö (PU) tulee yksin irtikytketyksi ja tämän prosessorin toinen prosessoriyksikkö (PU) ylläpitää yksin normaalia prosessoritoimintaa.
8. Patenttivaatimuksen 7 mukainen menetelmä, tunnettu siitä, että viite tästä toisen prosessoriyksikön (PU) irti-kytkemisestä kirjataan huoltopalvelua varten esim. virheen-määritysrekisteriin (REG). 11 89442 l. Förfarande för drift av en felskyddad central styrenhet med multiprocessor och hög tillgänglighet i ett televäxel-system, särskilt ett telefonväxelsystem, vilket parallellt med ett centralt bussystem (B:CMY0/B:CMY1) innehäller flera centrala processorer (CP, IOC), - vilka vardera innehäller dubblerade - bortsett frän en viss, eventuellt tolererad tidsmässig eftersläpning - mik-rosynkront parallellt drivna processorenheter (PU), vilka felskyddad genomför de egentliga logiska funktionerna, och - vilka i och för skydd mot fel innehäller egna felidenti-fieringskretsar, säsom - EDC-kretsar - paritetsbitsnät, och/eller - en egen jämförare (V), för omedelbar prövning av behandlade instruktioner och/eller data för de bäda processorerna (PU) i res-pektive processor, och - vilka är försedda med ett eget, lokalt minne (LMY, LMY:10), med en RAM-del och en ROM-del, alltsä exempelvis en PROM-del, varvid denna ROM-del sin tur, om man jämför de oiikä processorerna (CP, IOC) lagrar - ätminstone sinsemellan delvis liknande delprogram för den egentliga prövningen av ifrägavarande processor (CP, : IOC), och -:··! - ytterligare växeltekniska delprogram, säsom de av denna processor (CP, IOC) oftast och/eller snabbast krävda växelprogramavsnitten, och ett centralt minne (CMY), .. . - tili vilket de centrala processorerna (CP, IOC) har dt- komst via bussystemet (B:CMY0/B:CMY1), och - vilket lagrar olika, sällsynta och/eller inte omedelbart för en central processor (CP, IOC) erforderliga växeltekniska programavsnitt och - ätminstone tillfälligt lagrade - för flera eller för alla processorer (CP, IOC) tillgäng-liga data via via ett flertal rädande förbindelser och via perifera systemorgan, 12 89442 kannetecknat av att efter att ätminstone en av felidenti-fieringskretsarna (V) i en processor (t.ex. CPx) har fast-ställt ett fel i ifrägavarande processor (CPx) - ätminstone när det inte utan vidare är korrigerbart; en utgängssignal, som svarar mot denna störning, frän ifrä-gavarande felidentifieringskrets (V i CPx), ästadkommer di-rekt eller indirekt - säväl bortkoppling av ifrägavarande processor (CPx) frän bussystemet (B:CMY0/B:CMY1) med hjälp av fränskiljare eller med hjälp av en in-utkrets, som motsvarar en sädan fränskiljare, som - start av läsandet av ett programavsnitt för feldiagnos, som för denna slags störningar är lagrat i den enda ROM-de-Ien av det lokala minnet (LMY), och därefter föranleder de bäda processorerna (PU) i denna fränskilda processor (CPx) att exekvera detta programavsnitt för feldiagnos i och för lokalisering och/eller felbestäm-ning av felet.
8. Förfarande enligt patentkravet 7, k&xmetecknat av att en hänvisning tili att denna bortkoppling av en processorenhet (PU) har ägt rum loggas för underhäll, exempelvis i diagnosregistret (REG).
FI871058A 1986-03-12 1987-03-11 Foerfarande foer drift av en felskyddad central styrenhet med multiprocessor och hoeg tillgaenglighet i ett televaexelsystem FI89442C (fi)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE3608261 1986-03-12
DE3608261 1986-03-12
DE3625498 1986-07-28
DE3625498 1986-07-28

Publications (4)

Publication Number Publication Date
FI871058A0 FI871058A0 (fi) 1987-03-11
FI871058A FI871058A (fi) 1987-09-13
FI89442B true FI89442B (fi) 1993-06-15
FI89442C FI89442C (fi) 1993-09-27

Family

ID=25841899

Family Applications (1)

Application Number Title Priority Date Filing Date
FI871058A FI89442C (fi) 1986-03-12 1987-03-11 Foerfarande foer drift av en felskyddad central styrenhet med multiprocessor och hoeg tillgaenglighet i ett televaexelsystem

Country Status (11)

Country Link
US (1) US4914572A (fi)
EP (1) EP0236803B1 (fi)
CN (1) CN1016827B (fi)
AR (1) AR242672A1 (fi)
AT (1) ATE71788T1 (fi)
BR (1) BR8701106A (fi)
DE (1) DE3775946D1 (fi)
DK (1) DK167333B1 (fi)
FI (1) FI89442C (fi)
GR (1) GR3004339T3 (fi)
PT (1) PT84444B (fi)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481066A (en) * 1987-09-24 1989-03-27 Nec Corp Connection system for multi-processor
CA1297593C (en) * 1987-10-08 1992-03-17 Stephen C. Leuty Fault tolerant ancillary messaging and recovery system and method within adigital switch
US4994926C1 (en) * 1988-09-22 2001-07-03 Audiofax Ip L L C Facsimile telecommunications system and method
US6785021B1 (en) 1988-09-22 2004-08-31 Audiofax, Ip, Llc Facsimile telecommunications system and method
US5459584A (en) 1988-09-22 1995-10-17 Audiofax, Inc. Facsimile telecommunications system and method
US5136634A (en) * 1989-03-10 1992-08-04 Spectrafax Corp. Voice operated facsimile machine network
EP0415545B1 (en) * 1989-08-01 1996-06-19 Digital Equipment Corporation Method of handling errors in software
KR920002483B1 (ko) * 1989-09-23 1992-03-26 한국전기통신공사 No.7 공통선 신호망에서의 신호중계기 이중화 구조 시스템
US5321844A (en) * 1990-12-20 1994-06-14 Siemens Aktiengesellschaft Method for error correction of software errors in a communication system
EP0496506B1 (en) 1991-01-25 2000-09-20 Hitachi, Ltd. Fault tolerant computer system incorporating processing units which have at least three processors
US7525691B2 (en) 1991-02-12 2009-04-28 Catch Curve, Inc. Facsimile telecommunications system and method
US5881142A (en) * 1995-07-18 1999-03-09 Jetstream Communications, Inc. Integrated communications control device for a small office configured for coupling within a scalable network
KR0174604B1 (ko) * 1995-07-24 1999-04-01 김광호 전자식 교환기에서 프로세서 상태확인 분산처리방법
US5594861A (en) * 1995-08-18 1997-01-14 Telefonaktiebolaget L M Ericsson Method and apparatus for handling processing errors in telecommunications exchanges
US5848128A (en) * 1996-02-29 1998-12-08 Lucent Technologies Inc. Telecommunications call preservation in the presence of control failure
US5974114A (en) * 1997-09-25 1999-10-26 At&T Corp Method and apparatus for fault tolerant call processing
US6138249A (en) * 1997-12-11 2000-10-24 Emc Corporation Method and apparatus for monitoring computer systems during manufacturing, testing and in the field
US6182223B1 (en) * 1998-06-10 2001-01-30 International Business Machines Corporation Method and apparatus for preventing unauthorized access to computer-stored information
US6425094B1 (en) * 1999-08-09 2002-07-23 Sun Microsystems, Inc. Diagnostic cage for testing redundant system controllers
US7415700B2 (en) * 2003-10-14 2008-08-19 Hewlett-Packard Development Company, L.P. Runtime quality verification of execution units
DE102004035442B4 (de) 2004-07-22 2006-06-01 Phoenix Contact Gmbh & Co. Kg Verfahren und Vorrichtung zum sicheren Schalten eines Automatisierungsbussystems
DE102004058288A1 (de) * 2004-12-02 2006-06-08 Robert Bosch Gmbh Vorrichtung und Verfahren zur Behebung von Fehlern bei einem Prozessor mit zwei Ausführungseinheiten
JP2006178557A (ja) * 2004-12-21 2006-07-06 Nec Corp コンピュータシステム及びエラー処理方法
CN100461141C (zh) * 2005-03-22 2009-02-11 威盛电子股份有限公司 监测系统总线的方法与相关装置
JP4831599B2 (ja) * 2005-06-28 2011-12-07 ルネサスエレクトロニクス株式会社 処理装置
US8589775B2 (en) * 2011-03-14 2013-11-19 Infineon Technologies Ag Error tolerant flip-flops
CN102740065B (zh) * 2011-03-31 2015-11-25 富士通株式会社 图像编码方法和系统
US10059459B2 (en) * 2015-05-28 2018-08-28 Kespry Inc. Unmanned aerial vehicle recovery system

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3576541A (en) * 1968-01-02 1971-04-27 Burroughs Corp Method and apparatus for detecting and diagnosing computer error conditions
US3864670A (en) * 1970-09-30 1975-02-04 Yokogawa Electric Works Ltd Dual computer system with signal exchange system
GB1344474A (en) * 1971-03-04 1974-01-23 Plessey Co Ltd Fault detection and handling arrangements for use in data proces sing systems
US3812469A (en) * 1972-05-12 1974-05-21 Burroughs Corp Multiprocessing system having means for partitioning into independent processing subsystems
US3898621A (en) * 1973-04-06 1975-08-05 Gte Automatic Electric Lab Inc Data processor system diagnostic arrangement
IT1111606B (it) * 1978-03-03 1986-01-13 Cselt Centro Studi Lab Telecom Sistema elaborativo modulare multiconfigurabile integrato con un sistema di preelaborazione
JPS594054B2 (ja) * 1979-04-17 1984-01-27 株式会社日立製作所 マルチプロセツサ障害検出方式
JPS6053339B2 (ja) * 1980-10-09 1985-11-25 日本電気株式会社 論理装置のエラ−回復方式
US4390953A (en) * 1980-11-10 1983-06-28 Kearney & Trecker Corporation Unmanned diagnostic communications system for computer controlled machine tools
US4371754A (en) * 1980-11-19 1983-02-01 Rockwell International Corporation Automatic fault recovery system for a multiple processor telecommunications switching control
US4439826A (en) * 1981-07-20 1984-03-27 International Telephone & Telegraph Corporation Diagnostic system for a distributed control switching network
GB2106176B (en) * 1981-09-18 1985-06-26 Marler Haley Exposystems Ltd Adjustable structure, for example, comprising interconnected panels
DE3334792A1 (de) * 1983-09-26 1984-11-08 Siemens AG, 1000 Berlin und 8000 München Zentralsteuereinheit eines vermittlungssystems insbesondere fernsprech-vermittlungssystems
US4751703A (en) * 1986-09-16 1988-06-14 International Business Machines Corp. Method for storing the control code of a processor allowing effective code modification and addressing circuit therefor

Also Published As

Publication number Publication date
AR242672A1 (es) 1993-04-30
DK167333B1 (da) 1993-10-11
CN87101838A (zh) 1987-12-02
EP0236803A1 (de) 1987-09-16
FI89442C (fi) 1993-09-27
DK124687D0 (da) 1987-03-11
DK124687A (da) 1987-09-13
GR3004339T3 (fi) 1993-03-31
DE3775946D1 (de) 1992-02-27
FI871058A0 (fi) 1987-03-11
CN1016827B (zh) 1992-05-27
FI871058A (fi) 1987-09-13
EP0236803B1 (de) 1992-01-15
US4914572A (en) 1990-04-03
PT84444B (pt) 1989-10-04
ATE71788T1 (de) 1992-02-15
PT84444A (de) 1987-04-01
BR8701106A (pt) 1987-12-29

Similar Documents

Publication Publication Date Title
FI89442C (fi) Foerfarande foer drift av en felskyddad central styrenhet med multiprocessor och hoeg tillgaenglighet i ett televaexelsystem
FI89443B (fi) Felsaekrad multiprocessor-centralstyrenhet med hoeg aotkomst i ett foermedlingssystem och foerfarande foer minneskonfigurationsdrift av denna centralstyrenhet
KR101728581B1 (ko) 제어 컴퓨터 시스템, 제어 컴퓨터 시스템을 제어하는 방법, 및 제어 컴퓨터 시스템의 이용
US7802138B2 (en) Control method for information processing apparatus, information processing apparatus, control program for information processing system and redundant comprisal control apparatus
CN107390511A (zh) 用于运行冗余的自动化系统的方法
US8959392B2 (en) Redundant two-processor controller and control method
CN100394394C (zh) 容错双工计算机系统及其控制方法
US20090037780A1 (en) Memory management apparatus
US5742851A (en) Information processing system having function to detect fault in external bus
US6446201B1 (en) Method and system of sending reset signals only to slaves requiring reinitialization by a bus master
US20040199824A1 (en) Device for safety-critical applications and secure electronic architecture
FI96068C (fi) Laite redundantin moniprosessorijärjestelmän käyttämiseksi elektronisen asetinlaitteen ohjausta varten
JP4867557B2 (ja) プログラマブルコントローラ
JP3156654B2 (ja) 二重化コンピュータシステムおよびその運用方法
JP2002049501A (ja) 耐故障性システム及びその故障切り分け方法
JP3156987B2 (ja) バス故障診断方式
JP2000207237A (ja) 二重化コンピュ―タのハ―ドウェア構成チェックシステムおよびハ―ドウェア構成チェック方法
JPH0630069B2 (ja) 多重化システム
US20040114509A1 (en) Multiplexing control system and multiplexing method therefor
JPS6125250A (ja) 情報処理装置の障害回復方法
JPH06250867A (ja) 耐故障計算機および耐故障計算処理方法
US20030137998A1 (en) Multiplexing control system and multiplexing method therefor
JP2790511B2 (ja) 装置内監視切替方式
JP3330261B2 (ja) ディジタル保護・制御装置
JPH06139089A (ja) 情報処理装置の障害処理装置

Legal Events

Date Code Title Description
BB Publication of examined application
MM Patent lapsed

Owner name: SIEMENS AKTIENGESELLSCHAFT