FI104998B - Menetelmä integroitujen piirien luotettavuuden testaamiseksi - Google Patents
Menetelmä integroitujen piirien luotettavuuden testaamiseksi Download PDFInfo
- Publication number
- FI104998B FI104998B FI970378A FI970378A FI104998B FI 104998 B FI104998 B FI 104998B FI 970378 A FI970378 A FI 970378A FI 970378 A FI970378 A FI 970378A FI 104998 B FI104998 B FI 104998B
- Authority
- FI
- Finland
- Prior art keywords
- circuit
- circuits
- voltage
- test
- diode
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims description 31
- 238000000034 method Methods 0.000 title claims description 17
- 238000005259 measurement Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
104998
Menetelmä integroitujen piirien luotettavuuden testaamiseksi Tämän keksinnön kohteena on menetelmä integroitujen piirien luo-tettavuuden testaamiseksi. Tarkemmin ottaen keksintö liittyy sellaisiin testausme-5 netelmiin, joissa kussakin testattavassa piirissä liitokset kytketään yhteen halutulla tavalla testaustarkoituksiin sopivan vastuksen aikaansaamiseksi piirissä, ja testattavat piirit kytketään virtalähteeseen mittausvirran syöttämiseksi testattavien piirien läpi, jolloin mittaus suoritetaan jännitemittauksena kunkin piirin yli.
Uudet, vähän tilaa vievät komponenttien valmistusteknologiat joissa lO johdinliitokset tehdään suoraaan piisubstraatille, kuten flip chip, COB (Chip on Board), CSP (Chip Scale Packaging) ja TAP (Tape Automated Bonding), ovat mielenkiintoisia erityisesti pienissä ja kannettavissa, mutta yhä monimutkaisemmissa elektroniikkatuotteissa. Luotettavuuden kannalta näiden piirityyppien liitokset ovat avainasemassa, joten ennen siirtymistä niihin valmistajan on siis varmis-15 tettava valitsemansa komponenttiteknologian liitosten luotettavuuden.
Yksi tavanomaisimmista testaustavoista on altistaa piirejä lämpötilan sykliseen vaihteluun. Tämä tehdään kytkemällä piirien liitokset yhteen ns. daisy-chain-konfiguraatiossa, sijoittamalla tilastollisisesti merkittävien tulosten edellyttämä määrä testattavia piirejä testikaappiin ja syöttämällä niihin virta, joka 20 aiheuttaa jännitehäviön liitosten yli. Tätä jännitehäviötä monitoroidaan joko suoraan piirin liitosten yli tai sen ja sen kanssa sarjassa olevan tarkan sarjavastuksen yli mittaamalla, jolloin muutos liitoksissa aiheuttaa virran muutoksen ja näkyy siten jännitemuutoksena mittarissa.
Ongelmana on se, että jokaiselle piirille on tuotava oma virransyöttö, 25 jolloin kaapeloinnin määrä virransyötön osalta on 2n, jossa n=testattavien komponenttien lukumäärä. Mikäli halutaan käyttää ns. nelipistemenetelmää, jokaiseen -* komponenttiin tulee lisäksi tiedonkeruukaapelit, jolloin kaapeloinnin määrä koko naisuudessaan on 4n. Rinnakkaisella virransyötöllä kaapeloinnin määrä siis kasvaa ja jos komponentteja on paljon, voi käydä niinkin, että paksu kaapelinippu ei 30 mahdu testikaappiin sisään.
Toinen ongelma on se, että rinnakkaisella syötöllä ei koskaan saada ehdottomasti samansuuruista virtaa kaikille komponenteille, koska liitoksista, 2 104998 kaapelinpituuksista, mahdollisesti käytettävästä sarjavastuksesta jne. johtuen syntyy aina kontrolloimattomia jännitehäviöitä, jotka muuttavat virran suuruut-ta.Virransyötön erilaisuudesta johtuen mitatut jännitehäviöt eivät siis ole täysin r vertailukelpoisia keskenään.
5 Piirit voidaan luonnollisesti myös kytkeä sarjaan, jolloin kaapeloin nin tarve vähenee. Ongelmana on tässä se, että jos yksi sarjaan kytketyistä piireistä hajoaa, kaikki piirit jäävät virrattomiksi ja testaus jää niiden osalta kesken. Siten tunnetuissa menetelmissä piirit kytketään rinnakkain ja kukin ketjutettu piiri varustetaan omalla virransyötöllä.
10 Tämän keksinnön tarkoituksena on aikaansaada testausmenetelmä, jolla edellä mainitut haitat ovat vältettävissä, ja joka perustuu siihen, että testattavat piirit kytketään sarjaan virtalähteeseen mittausvirran syöttämiseksi kaikkien testattavien piirien läpi yhtä aikaa, jolloin mittaus suoritetaan jännitemittauksena kunkin piirin yli. Keksinnön mukaiselle menetelmälle on tunnusomaista se, että 15 jokaisen piirin yli kytketään mittausvirtaan nähden myötäsuuntainen diodi, että mittausvirta syötetään vakiovirtalähteestä siten, että piirien yli oleva jännite on alhaisempi kuin diodin kynnysjännite, jolloin hajonneen piirin aiheuttama virta-katkos aiheuttaa diodin johtavaan tilaan siirtyminen, jonka jälkeen vakiovirtalähde korjaa mittausvirran suuruus entiselleen.
20 Keksinnön edullisille sovellutusmuodoille on tunnusomaista se, mitä jäljempänä olevissa patenttivaatimuksissa on esitetty.
;·, Keksinnön mukaisesti virta syötetään rinnakkaissyötön asemasta sarjassa kaikille komponenteille käyttäen vakiovirtageneraattoria ja ohitusdiodia jokaisen komponentin kohdalla. Mikäli jokin komponentti hajoaa testin aikana sen 25 virtapiiri katkeaa, mutta virta alkaakin kulkea ohitusdiodin kautta vakiovirtagene-raattorin huolehtiessa virran pysymisestä samana katkoksesta huolimatta.
Keksinnöllä tarvittavan kaapeloinnin määrää voidaan vähentää merkittävästi, pelkän virransyötön osalta arvosta 2n arvoon 2, ja nelipistemittaus-kytkennässä arvosta 4n arvoon 2n+2, joka esim. 10 komponentin mittauksessa 30 vähentää kaapeleiden lukumäärää 40:stä 22:een. Lisäksi, koska kaikkien komponenttien kautta kiertää yksi ja sama virta, saadaan mittaustietona täsmälleen vertai-lukelpooinen jännite eri komponenttien yli.
3 104998
Keksintöä selostetaan seuraavassa tarkemmin esimerkkien avulla viittaamalla oheisiin piirustuksiin, joissa kuvio 1 esittää tapaa kytkeä piirin liitokset yhteen ns. daisy-chain menetelmällä; 5 kuvio 2 esittää keksinnön mukaista menetelmää vastaavaa mittaus- kytkentää; kuvio 3 esittää esimerkin keksinnön mukaisella mittausmenetelmällä saatavista tuloksista.
Kuten kuviossa 1 on esitetty, kytketään daisy-chain menetelmällä 10 piirin kaikki liitosnystyt 1 yhteeen siten, että ne on liitetty toisiinsa vuoroin substraatin puolella 2a, vuoroin piirin puolella 2b. Näin saadaan aikaan suhteellisen korkea vastusarvo piirin virransyöttöpisteiden välillä. Kuvion 1 mukaisessa ns. nelipistekytkennällä mittausvirta I syötetään piiriin virtalähteellä 3 eri johtoja pitkin ja eri kohtiin la kuin mistä piirin yli oleva jännite (mV) mitataan jännite-15 mittarilla 4. Näin virransyöttöjohtojen ja -liitäntöjen jännitehäviöillä ei ole vaikutusta daisy-chain -ketjun mitattavaan vastukseen. Kytkennällä voidaan esim. syk-laustestissä mitata kussakin piirissä tapahtuvat suhteelliset resistanssiarvojen muutokset. Tunnetuissa virran rinnakkaissyöttöön perustuvissa ratkaisuissa kutakin piiriä varten tarvitaan neljä johtoa.
20 Kuviossa 2 on esitetty keksinnön mukaista menetelmää vastaava mittauskytkentä. Testattavat piirit IC1...IC5, jotka tässä on esitetty vastuksina, j. koska niiden vastus on mittauksen kannalta oleellisin tieto, on kytketty sarjaan.
Käytännössä piirejä voi olla Saijaan kytkettynä jopa satoja. Jokaisen piirin yli on lisäksi kytketty bypass-diodi D1...D5. Jännite mitataan kustakin piiristä erikseen, 25 joko kuvion 1 mukaisesti nelipistemittauksella tai suoraan piirin ja diodin napojen yli. Diodit D1...D5 (esim. 1N5626) on kytketty mittausvirtaan nähden myötäsuun-täiseksi. Vakiovirtalähteestä 3 tuleva mittausvirta I on sen suuruinen (esim. 18 mA), että piirien IC1...IC5 yli oleva jännite on alhaisempi, esim. luokkaa 0,2 V, kuin diodin kynnysjännite, joka lN5626:n kohdalla on 0,63V/10mA.
30 Kun joku piiri hajoaa, sen aiheuttama virtakatkos piirissä nostaa jännitteen piirin ja bypass-diodin yli niin suureksi, että se aiheuttaa diodin johta-·. vaan tilaan siirtymisen, eli virtakatkos eliminoituu. Tämän jälkeen vakiovirtalähde 4 104998 korjaa mittausvirran I suuruus entiselleen, mahdollistaen testauksen jatkumisen keskeytyksettä riippumatta testin aikana hajonneista piireistä.
Kuviossa 3 on esitetty keksinnön mukaisella menetelmällä aikaansaatuja testituloksia 20 piirin osalta 60 kappaleen kokonaismäärästä. Testissä oli 5 mukana kolme eri tyyppistä flip-chip-piiriä A, AA ja B, jotka testattiin samassa sarjakytkennässä testikammiossa, jossa lämpötilan annettiiin vaihdella välillä -40°C - +125°C kahden tunnin sykleissä yhteensä 1000 sykliä. Jännitelukemia otettiin sekä korkeissa (h) että matalissa (c) lämpötiloissa. Kun jännite nousee diodin kynnysjännitteen lukemaan, on se merkki piirin hajoamisesta (f). Hajoami-10 nen voidaan siis todeta välittömästi testin aikana, mikä on edullista seuraavien testien kannalta, koska ne yleensä suunnitellaan edellisten testien aikana. Eri piiri-tyyppien erot tulevat myös hyvin näkyviin, esim. piirityypillä A on jonkin verran alhaisempi resistanssi kuin muilla, toisaalta sen luotettavuus on muita huonompi.
Alan ammattimiehelle on selvää, että keksinnön eri suoritusmuodot 15 eivät rajoitu yllä esitettyihin esimerkkeihin, vaan että ne voivat vaihdella jäljempänä olevien patenttivaatimusten puitteissa. Siten keksinnön mukainen menetelmä soveltuu kaikkien komponettien luotettavuustesteihin, esim. edellä esitetyn läm-pösyklitestin lisäksi myös jännitesyklitestiin ja muihin liitosten vaurioitumista aiheuttaviin testeihin.
• « * >
Claims (4)
1. Menetelmä integroitujen piirien luotettavuuden testaamiseksi, jossa kussakin testattavassa piirissä (IC1-IC5) liitokset (1) kytketään yhteen halu-5 tulla tavalla (2a,2b) testaustarkoituksiin sopivan vastuksen aikaansaamiseksi piirissä, ja testattavat piirit kytketään sarjaan vakiovirtalähteeseen (3) tietyn suuruisen mittausvirran (I) syöttämiseksi kaikkien testattavien piirien läpi yhtä aikaa, jolloin mittaus suoritetaan jännitemittauksena (4) kunkin piirin yli, tunne t t u siitä, että jokaisen piirin (IC1-IC5) yli kytketään mittausvirtaan nähden 10 myötäsuuntainen diodi (Dl-D5), että mittausvirta syötetään vakiovirtalähteestä (3) siten, että piirien yli oleva jännite (U) on alhaisempi kuin diodin kynnysjännite, jolloin hajonneen piirin (f) aiheuttama virtakatkos aiheuttaa diodin johtavaan tilaan siirtymisen, jonka jälkeen mittausvirran (I) suuruus korjataan vakiovirtalähteellä (3) entiselleen.
2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että kussakin testattavassa piirissä liitokset (1) on kytketty yhteen ns. daisy-chain- f. - menetelmällä, jossa vierekkäiset liitokset on kytketty yhteen vuoroin piirin sisällä « (2b) ja vuoroin substraatin puolelta (2a).
3. Patenttivaatimuksen 1 tai 2 mukainen menetelmä, tunnettu 20 siitä, että testissä mitataan jännite kunkin testattavan piirin (IC1-IC5) yli piirin . kunnon selvittämiseksi.
4. Patenttivaatimuksen 1 tai 2 mukainen menetelmä, tunnettu siitä, että testin aikana mitataan jännite kunkin testattavan piirin (IC1-IC5) kanssa sarjaan kytketyn vastuksen yli piirin kunnon selvittämiseksi. 104998
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI970378A FI104998B (fi) | 1997-01-30 | 1997-01-30 | Menetelmä integroitujen piirien luotettavuuden testaamiseksi |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI970378A FI104998B (fi) | 1997-01-30 | 1997-01-30 | Menetelmä integroitujen piirien luotettavuuden testaamiseksi |
| FI970378 | 1997-01-30 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| FI970378A0 FI970378A0 (fi) | 1997-01-30 |
| FI970378L FI970378L (fi) | 1998-08-12 |
| FI104998B true FI104998B (fi) | 2000-05-15 |
Family
ID=8547912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI970378A FI104998B (fi) | 1997-01-30 | 1997-01-30 | Menetelmä integroitujen piirien luotettavuuden testaamiseksi |
Country Status (1)
| Country | Link |
|---|---|
| FI (1) | FI104998B (fi) |
-
1997
- 1997-01-30 FI FI970378A patent/FI104998B/fi active
Also Published As
| Publication number | Publication date |
|---|---|
| FI970378L (fi) | 1998-08-12 |
| FI970378A0 (fi) | 1997-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI793179B (zh) | 電阻測定裝置、基板檢查裝置以及電阻測定方法 | |
| US5909112A (en) | Configuration and test process for semiconductor overcurrent detecting circuit | |
| KR20120139795A (ko) | 측정 장치 및 방법 | |
| US4720671A (en) | Semiconductor device testing device | |
| US9377504B2 (en) | Integrated circuit interconnect crack monitor circuit | |
| CN101231322A (zh) | 集成电路开路/短路的测试连接方法及装置 | |
| US5528151A (en) | Thermal fatigue testing using plural test trips with graduated sizing and recessed anchoring | |
| FI104998B (fi) | Menetelmä integroitujen piirien luotettavuuden testaamiseksi | |
| US20010045840A1 (en) | Electronic circuit device with a short circuit switch and method of testing such a device | |
| US5786700A (en) | Method for determining interconnection resistance of wire leads in electronic packages | |
| KR20010021222A (ko) | 프로브 접촉상태 검출방법 및 프로브 접촉상태 검출장치 | |
| EP4549898A1 (en) | Temperature sensor, temperature sensor packaging method, and temperature measurement method | |
| US12306245B2 (en) | On-chip current sensor | |
| FI104290B (fi) | Menetelmä integroitujen piirien luotettavuuden testaamiseksi | |
| US6703841B2 (en) | Method for detecting a discontinuity in the electrical connections of a microchip and circuit using said method | |
| JPH1138079A (ja) | ボールグリッドアレイ型集積回路の試験方法 | |
| CN222545452U (zh) | 一种电源芯片的测试工装 | |
| CN219873008U (zh) | 一种电流采样电阻的封装结构 | |
| Bursik et al. | Testing and simulation of wire bonding attach for higher current | |
| CN101359009B (zh) | 芯片电阻的测量装置 | |
| TWI650568B (zh) | 用於測試積體電路及包括該積體電路之電路板之測試系統、方法 | |
| CN120261410A (zh) | Stoll封装的MOS管温度测试结构及其制造方法 | |
| JPH0372277A (ja) | プリント配線板の導通信頼性試験機 | |
| JP2666352B2 (ja) | 回路間接続試験方法 | |
| JPS60253240A (ja) | 半導体装置の評価方法 |