ES3070941T3 - Integrated circuits including customization bits - Google Patents

Abstract

Un circuito integrado para controlar varios dispositivos de actuación de fluidos incluye varias celdas de memoria no volátil y lógica de control. Cada celda de memoria no volátil almacena un bit de configuración. La lógica de control configura el funcionamiento del circuito integrado en función de estos bits de configuración. (Traducción automática con Google Translate, sin valor legal)

Description

[0001] DESCRIPCIÓN

[0002] Circuitos integrados que incluyen bits de personalización

[0003] Antecedentes

[0004] Un sistema de impresión por inyección de tinta, como un ejemplo de un sistema de eyección de fluido, puede incluir un cabezal de impresión, un suministro de tinta que proporciona tinta líquida al cabezal de impresión, y un controlador electrónico que controla el cabezal de impresión. El cabezal de impresión, como un ejemplo de un dispositivo de eyección de fluido, expulsa gotas de tinta a través de una pluralidad de boquillas u orificios y hacia un medio de impresión, tal como una hoja de papel, para imprimir sobre el medio de impresión. En algunos ejemplos, los orificios se disponen en al menos una columna o serie, de modo que la eyección de tinta desde los orificios secuenciada adecuadamente, provoque que los caracteres u otras imágenes se impriman en el medio de impresión a medida que el cabezal de impresión y el medio de impresión se mueven uno con respecto al otro. El documento WO2019/009904 describe un circuito para su uso con un elemento de memoria y una boquilla para proporcionar fluido, incluyendo el circuito una línea de datos, una línea de disparo y un selector que responde a la línea de datos para seleccionar el elemento de memoria o la boquilla. El selector es para seleccionar el elemento de memoria que responde a la línea de datos que tiene un primer valor, y para seleccionar la boquilla que responde a la línea de datos que tiene un segundo valor diferente del primer valor. La línea de disparo para controlar la activación de la boquilla en respuesta a que la boquilla sea seleccionada por el selector, y para comunicar datos del elemento de memoria en respuesta a que el elemento de memoria sea seleccionado por el selector.

[0005] Breve descripción de los dibujos

[0006] La Figura 1A es un diagrama de bloques que ilustra un ejemplo de un circuito integrado para controlar una pluralidad de dispositivos de accionamiento de fluido.

[0007] La Figura 1B es un diagrama de bloques que ilustra otro ejemplo de un circuito integrado para accionar una pluralidad de dispositivos de accionamiento de fluido.

[0008] La Figura 2 ilustra un ejemplo de un modificador de dirección.

[0009] La Figura 3 es un diagrama de bloques que ilustra otro ejemplo de un circuito integrado para accionar una pluralidad de dispositivos de accionamiento de fluido.

[0010] La Figura 4A es un diagrama esquemático que ilustra un ejemplo de un circuito para acceder a una celda de memoria que almacena un bit de personalización.

[0011] La Figura 4B es un diagrama esquemático que ilustra un ejemplo de un circuito para acceder a una celda de memoria que almacena un bit de bloqueo.

[0012] La Figura 5 ilustra un ejemplo de un dispositivo de eyección de fluido.

[0013] Las Figuras 6A y 6B ilustran un ejemplo de una matriz de eyección de fluido.

[0014] La Figura 7 es un diagrama en bloque que ilustra un ejemplo de un sistema de eyección de fluido.

[0015] Las Figuras 8A-8C son diagramas de flujo que ilustran ejemplos de un método para operar un circuito integrado para accionar una pluralidad de dispositivos de accionamiento de fluido.

[0016] Descripción detallada

[0017] La presente solicitud se refiere a un circuito integrado para accionar una pluralidad de dispositivos de accionamiento de fluido según la reivindicación independiente 1 y a un método correspondiente para operar un circuito integrado para accionar una pluralidad de dispositivos de accionamiento de fluido según la reivindicación independiente 11.

[0018] En la siguiente descripción detallada, se hace referencia a los dibujos adjuntos, que forman parte de la misma, y en donde se muestran, a modo de ilustración, ejemplos específicos en los que puede ponerse en práctica la descripción. Debe entenderse que pueden utilizarse otros ejemplos y pueden realizarse cambios estructurales o lógicos, sin apartarse del ámbito de la presente descripción. Por lo tanto, la descripción detallada que sigue, no debe tomarse en un sentido limitativo, y el ámbito de la presente descripción se define mediante las reivindicaciones adjuntas. Debe entenderse que las características de los diversos ejemplos descritos en la presente memoria pueden combinarse, en parte o en su totalidad, entre sí, a menos que se indique específicamente lo contrario.

[0019] Puede haber ventajas al tener un circuito integrado (p. ej., una matriz semiconductora) que se comporte de manera diferente para diversas regiones geográficas, para clientes con o sin suscripción, o por otras razones. En lugar de fabricar múltiples circuitos integrados físicos diseñados para comportarse de manera diferente y que puedan tener que rastrearse individualmente o administrarse por separado, puede ser más fácil escribir algunos bits de memoria no volátil en un circuito integrado (p. ej., durante la fabricación) para cambiar el comportamiento del circuito integrado.

[0020] En consecuencia, en la presente memoria se describen circuitos integrados (p. ej., matrices de eyección de fluido) que incluyen celdas de memoria que cada una almacena un bit de personalización. En un ejemplo, los bits de personalización pueden usarse para modificar una entrada de dirección a la matriz sumando los bits de personalización con una dirección de un flujo de datos de boquilla para generar una dirección modificada. La dirección modificada puede usarse para disparar dispositivos de accionamiento de fluido o para acceder a las celdas de memoria correspondientes a los dispositivos de accionamiento de fluido basándose en la dirección modificada. En otros ejemplos, los bits de personalización pueden usarse para configurar otras operaciones del circuito integrado, como se describirá a continuación.

[0022] Como se usa en la presente memoria, una señal de “lógica alta” es una señal de lógica “1” o “encendido” o una señal que tiene una tensión aproximadamente igual a la energía de la lógica que se suministra a un circuito integrado (p. ej., entre aproximadamente 1,8 V y 15 V, tal como 5,6 V). Como se usa en la presente memoria, una señal de “lógica baja” es una señal de lógica “0” o “apagado” o una señal que tiene una tensión aproximadamente igual a una energía de la lógica de retorno a tierra para la energía de la lógica que se suministra al circuito integrado (por ejemplo, aproximadamente 0 V).

[0024] La Figura 1A es un diagrama de bloques que ilustra un ejemplo de un circuito integrado 100 para accionar una pluralidad de dispositivos de accionamiento de fluido. El circuito integrado 100 incluye una pluralidad de celdas 102<0>a 102<N>de memoria, donde “N” es cualquier número adecuado de celdas de memoria (p. ej., cuatro celdas de memoria). El circuito integrado 100 también incluye lógica 106 de control. La lógica 106 de control está acoplada eléctricamente a cada celda 102<0>a 102<N>de memoria a través de un trayecto 101<0>a 101<N>de señal, respectivamente.

[0025] Cada primera celda 102<0>a 102<N>de memoria almacena un bit de personalización. Cada primera celda 102<0>a 102<N>de memoria puede incluir una celda de memoria no volátil (p. ej., un transistor de puerta flotante, un fusible programable, una celda de memoria de una sola escritura, etc.). La lógica 106 de control puede incluir un microprocesador, un circuito integrado específico de la aplicación (ASIC) u otra circuitería lógica adecuada para controlar el funcionamiento del circuito integrado 100. La lógica 106 de control puede impedir el acceso de lectura externo a la pluralidad de celdas 102<0>a 102<N>de memoria. El acceso de escritura a la pluralidad de celdas 102<0>a 102<N>de memoria puede deshabilitarse una vez que los bits de personalización se escriban en las celdas 102<0>a 102<N>de memoria, por ejemplo, escribiendo un bit de bloqueo, como se describirá a continuación con referencia a la Figura 3.

[0027] La lógica 106 de control puede configurar una operación del circuito integrado 100 basándose en los bits de personalización. En un ejemplo, la operación puede consistir en modificar una entrada de dirección al circuito integrado 100 basándose en los bits de personalización. En otro ejemplo, el acceso de lectura y/o escritura a celdas de memoria adicionales (p. ej., las celdas 130 de memoria que se van a describir a continuación con referencia a la Figura 1B) del circuito integrado o a un subconjunto de las celdas de memoria adicionales puede impedirse o permitirse basándose en los bits de personalización. En aún otro ejemplo, un flujo de datos (p. ej., un flujo de datos de boquilla) o al menos partes de un flujo de datos recibido por el circuito integrado 100 pueden invertirse basándose en los bits de personalización. El flujo de datos o partes del flujo de datos pueden invertirse en cualquier lugar a lo largo del trayecto del flujo de datos. Se pueden usar múltiples bits de personalización para múltiples puntos de inversión.

[0029] En aún otro ejemplo, el comportamiento de los bits almacenados en un registro de configuración (no mostrado) del circuito integrado 100 puede modificarse basándose en los bits de personalización. Por ejemplo, los bits de retardo en el registro de configuración para establecer un retardo de una función del circuito integrado 100 pueden invertirse y/o codificarse basándose en los bits de personalización. En cualquier caso, un único bit de personalización o un subconjunto de los bits de personalización pueden usarse para configurar una única operación del circuito integrado 100. En consecuencia, los bits de personalización pueden usarse para configurar múltiples operaciones del circuito integrado 100, donde cada operación se configura basándose en diferentes bits de personalización.

[0031] La Figura 1B es un diagrama de bloques que ilustra otro ejemplo de un circuito integrado 120 para accionar una pluralidad de dispositivos de accionamiento de fluido. El circuito integrado 120 incluye una pluralidad de celdas 102<0>a 102<3>de memoria y lógica 106 de control. Además, el circuito integrado 120 incluye dispositivos 128 de accionamiento de fluido y una pluralidad de segundas celdas 130 de memoria. En este ejemplo, la lógica 106 de control incluye un modificador 122 de dirección. El modificador 122 de dirección está acoplado eléctricamente a un trayecto 124 de señal de dirección, a cada primera celda 102<0>a 102<3>de memoria a través de un trayecto 101<0>a 101<3>de señal, respectivamente, y a los dispositivos 128 de accionamiento de fluido y a la pluralidad de segundas celdas 130 de memoria a través de un trayecto 126 de señal de dirección modificada. Cada una de la pluralidad de segundas celdas 130 de memoria incluye una celda de memoria no volátil (p. ej., un transistor de puerta flotante, un fusible programable, etc.). En un ejemplo, dispositivos 128 de accionamiento de fluido incluyen boquillas o bombas de fluido para eyectar gotas de fluido.

[0032] En este ejemplo, hay cuatro celdas 102<0>a 102<3>de memoria para almacenar cuatro bits de personalización. Los bits de personalización definen el circuito integrado 120 como uno de los 16 circuitos integrados únicos. Cada uno de los 16 circuitos integrados únicos funciona de manera diferente debido a los bits de personalización almacenados.

[0033] El modificador 122 de dirección recibe una dirección a través del trayecto 124 de señal de dirección. En un ejemplo, la dirección forma parte de un flujo de datos de boquilla introducido en el circuito integrado 120 desde un aparato de impresión anfitrión, tal como el sistema 700 de eyección de fluido que se va a describir a continuación con referencia a la Figura 7. El modificador 122 de dirección también recibe el bit de personalización almacenado de cada primera celda 102<0>a 102<3>de memoria. El modificador 122 de dirección modifica la entrada de dirección al circuito integrado 120 basándose en los bits de personalización para proporcionar una dirección modificada en el trayecto 126 de señal. En un ejemplo, la lógica 106 de control dispara los dispositivos 128 de accionamiento de fluido basándose en la dirección modificada. En otro ejemplo, la lógica 106 de control accede a una segunda celda 130 de memoria basándose en la dirección modificada.

[0035] La Figura 2 ilustra un ejemplo de un modificador 122 de dirección. En este ejemplo, el modificador 122 de dirección es un sumador de cuatro bits. Una primera entrada del sumador 122 de cuatro bits recibe cuatro bits de dirección (ADDR0, ADDR1, ADDR2 y ADDR3) a través del trayecto 124 de señal. Una segunda entrada del sumador 122 de cuatro bits recibe cuatro bits de personalización (CUST0, CUST1, CUST2 y CUST3) a través de los trayectos 101<0>a 101<3>de señal, respectivamente. El sumador 122 de cuatro bits suma los cuatro bits de dirección y los cuatro bits de personalización para generar una dirección modificada que incluye cuatro bits en el trayecto 126 de señal. En un ejemplo, se descarta el bit más significativo resultante de la suma.

[0037] La Figura 3 es un diagrama de bloques que ilustra otro ejemplo de un circuito integrado 200 para accionar una pluralidad de dispositivos de accionamiento de fluido. El circuito integrado 200 incluye una pluralidad de primeras celdas 202<0>a 202<N>de memoria, una pluralidad de primeros 204<0>a 204<N>elementos de almacenamiento, y lógica 206 de control. Además, el circuito integrado 200 incluye una segunda celda 222 de memoria, un segundo elemento 224 de almacenamiento, un circuito 230 de escritura y un circuito 232 de lectura. La lógica 206 de control está acoplada eléctricamente a cada primera celda 202<0>a 202<N>de memoria a través de un trayecto 201<0>a 201<N>de señal, respectivamente, a cada primer elemento 204<0>a 204<N>de almacenamiento a través de un trayecto 203<0>a 203<N>de señal, respectivamente, y a un trayecto 210 de señal de reinicio. Cada primera celda 202<0>a 202<N>de memoria está acoplada eléctricamente a un primer elemento 204<0>a 204<N>de almacenamiento correspondiente a través de un trayecto 208<0>a 208<N>de señal, respectivamente.

[0039] La lógica 206 de control está acoplada eléctricamente también a la segunda celda 222 de memoria a través de un trayecto 221 de señal y a un elemento 224 de almacenamiento a través de un trayecto 223 de señal. La segunda celda 222 de memoria está acoplada eléctricamente al elemento 224 de almacenamiento a través de un trayecto 228 de señal. Cada primera celda 202<0>a 202<N>de memoria, la segunda celda 222 de memoria, el circuito 230 de escritura y el circuito 232 de lectura están acoplados eléctricamente a una única interfaz (p. ej., un único hilo) 234. El circuito 232 de lectura está acoplado eléctricamente a una interfaz (p. ej., una interfaz de detección) 236.

[0041] El trayecto 210 de señal de reinicio puede estar acoplado eléctricamente a una interfaz de reinicio, que puede ser una almohadilla de contacto, un pin, una protuberancia, un hilo u otra interfaz eléctrica adecuada para transmitir señales hacia y/o desde el circuito integrado 200. La interfaz de reinicio puede acoplarse eléctricamente a un sistema de eyección de fluido (p. ej., un aparato de impresión anfitrión como el sistema 700 de eyección de fluido, que se describirá a continuación con referencia a la Figura 7). La interfaz 236 de detección puede ser una almohadilla de contacto, un pin, una protuberancia, un hilo u otra interfaz eléctrica adecuada para transmitir señales hacia y/o desde el circuito integrado 200. La interfaz 236 de detección puede estar acoplada eléctricamente a un sistema de expulsión de fluido (p. ej., un aparato de impresión anfitrión, tal como el sistema 700 de eyección de fluido de la Figura 7).

[0043] Cada primera celda 202<0>a 202<N>de memoria almacena un bit de personalización. Cada primera celda 202<0>a 202<N>de memoria incluye una celda de memoria no volátil (p. ej., un transistor de puerta flotante, un fusible programable, etc.). Cada primer elemento 204<0>a 204<N>de almacenamiento incluye un cerrojo u otro circuito adecuado que emite una señal lógica (es decir, una señal de lógica alta o una señal de lógica baja) que puede usarse directamente por la lógica digital. La lógica 206 de control puede incluir un microprocesador, un circuito integrado específico de la aplicación (ASIC) u otra circuitería lógica adecuada para controlar el funcionamiento del circuito integrado 200.

[0045] La lógica 206 de control, en respuesta a una señal de reinicio en el trayecto 210 de señal de reinicio, lee (p. ej., en respuesta a un primer flanco de la señal de reinicio) el bit de personalización almacenado en cada primera celda 202<0>a 202<N>de memoria, y retiene (p. ej., en respuesta a un segundo flanco de la señal de reinicio) cada bit de personalización en un primer elemento 204<0>a 204<N>de almacenamiento correspondiente. En un ejemplo, la lógica 206 de control configura una operación de circuito integrado 200 basándose en los bits de personalización retenidos. En un ejemplo, la operación puede modificar una entrada de dirección al circuito integrado 200 basándose en los bits de personalización retenidos. En otros ejemplos, otras operaciones del circuito integrado 200 pueden modificarse basándose en los bits de personalización retenidos, tal como se describió anteriormente.

[0046] La segunda celda 222 de memoria almacena un bit de bloqueo. La segunda celda 222 de memoria incluye una celda de memoria no volátil (p. ej., un transistor de puerta flotante, un fusible programable, etc.). El segundo elemento 224 de almacenamiento incluye un cerrojo u otro circuito adecuado que emite una señal lógica (es decir, una señal de lógica alta o una señal de lógica baja) que puede usar directamente la lógica digital. La lógica 206 de control, en respuesta a la señal de reinicio, lee (p. ej., en respuesta a un primer flanco de la señal de reinicio) el bit de bloqueo almacenado en la segunda celda 222 de memoria, y retiene (p. ej., en respuesta a un segundo flanco de la señal de reinicio) el bit de bloqueo en el segundo elemento 224 de almacenamiento. Además, la lógica 206 de control permite o impide la escritura en la pluralidad de primeras celdas 202<0>a 202<N>de memoria basándose en el bit de bloqueo retenido. En un ejemplo, la lógica 206 de control también permite o impide la escritura en la segunda celda 222 de memoria basándose en el bit de bloqueo retenido. Por ejemplo, si se almacena un bit de bloqueo “0” en la segunda celda 222 de memoria, los bits de personalización almacenados en las primeras celdas 202<0>a 202<N>de memoria pueden modificarse. Una vez que se escribe un bit de bloqueo “1” en la segunda celda 222 de memoria, los bits de personalización almacenados en las primeras celdas 202<0>a 202<N>de memoria no se pueden modificar y el bit de bloqueo almacenado en la segunda celda 222 de memoria no se puede modificar.

[0048] El circuito 230 de escritura escribe el bit de personalización correspondiente en cada una de la pluralidad de primeras celdas 202<0>a 202<N>de memoria a través de la interfaz única 234. El circuito 230 de escritura también puede escribir el bit de bloqueo en la segunda celda 222 de memoria a través de la interfaz única 234. En un ejemplo, el circuito 230 de escritura puede incluir un regulador de tensión y/u otra circuitería lógica adecuada para escribir bits de personalización en las primeras celdas 202<0>a 202<N>de memoria y el bit de bloqueo en la segunda celda 222 de memoria.

[0050] El circuito 232 de lectura permite el acceso externo (p. ej., a través de la interfaz 236 de detección) para leer el bit de personalización de cada una de la pluralidad de primeras celdas 202<0>a 202<N>de memoria a través de la interfaz única 234. El circuito 232 de lectura también puede permitir el acceso externo (p. ej., a través de la interfaz 236 de detección) para leer el bit de bloqueo de la segunda celda 222 de memoria a través de la interfaz única 234. En un ejemplo, el circuito 232 de lectura puede incluir conmutadores de transistores u otra circuitería lógica adecuada para permitir el acceso de lectura externo a las primeras celdas 202<0>a 202<N>de memoria y a la segunda celda 222 de memoria a través de la interfaz 236 de detección. En un ejemplo, la lógica 206 de control permite o impide el acceso de lectura externa a la pluralidad de primeras celdas 202<0>a 202<N>de memoria y a la segunda celda 222 de memoria basándose en el bit de bloqueo retenido. Por ejemplo, si se almacena un bit de bloqueo “0” en la segunda celda 222 de memoria, los bits de personalización almacenados en las primeras celdas 202<0>a 202<N>de memoria y el bit de bloqueo almacenado en la segunda celda 222 de memoria pueden leerse a través del circuito 232 de lectura. Una vez que se escribe un bit de bloqueo “1” en la segunda celda 222 de memoria, los bits de personalización almacenados en las primeras celdas 202<0>a 202<N>de memoria y el bit de bloqueo almacenado en la segunda celda 222 de memoria no se pueden leer a través del circuito 232 de lectura.

[0052] La Figura 4A es un diagrama esquemático que ilustra un ejemplo de un circuito 300 para acceder a una celda de memoria que almacena un bit de personalización. En un ejemplo, el circuito 300 forma parte del circuito integrado 100 de la Figura 1A, el circuito integrado 120 de la Figura 1B, o el circuito integrado 200 de la Figura 3. El circuito 300 incluye una celda 302 de memoria, un cerrojo 304, un regulador 306 de tensión de lectura interno (reinicio), un regulador 308 de tensión de escritura, un inversor 310, puertas AND 312 y 316, puertas OR 314 y 318, transistores 320 y 322 y una almohadilla 324 de detección. La celda 302 de memoria incluye un transistor 330 de puerta flotante y los transistores 332, 334 y 336.

[0054] La entrada del inversor 310 está acoplada eléctricamente a un trayecto 340 de señal de bloqueo. La salida del inversor 310 está acoplada eléctricamente a una primera entrada de la puerta AND 312 a través de un trayecto 311 de señal. Una segunda entrada de la puerta AND 312 está acoplada eléctricamente a un trayecto 338 de señal de habilitación de bit de personalización. Una tercera entrada de la puerta AND 312 está acoplada eléctricamente a un trayecto 342 de señal de selección (ADDR[X], que corresponde a uno de los bits de dirección Y de un flujo de datos de boquilla, donde “Y” es cualquier número adecuado de bits [p. ej., 4]). La salida de la puerta AND 312 está acoplada eléctricamente a una primera entrada de la puerta OR 314 a través de un trayecto 313 de señal. Una segunda entrada de puerta OR 314 está acoplada eléctricamente a un trayecto 344 de señal de reinicio. La salida de la puerta OR 314 está acoplada eléctricamente a la puerta del transistor 332 de la celda 302 de memoria y a la entrada de la puerta (G) del cerrojo 304 a través de un trayecto 315 de señal.

[0056] Una primera entrada de la puerta AND 316 está acoplada eléctricamente a un trayecto 346 de señal de habilitación de escritura. Una segunda entrada de la puerta AND 316 está acoplada eléctricamente a un trayecto 348 de señal de disparo. La salida de la puerta AND 316 está acoplada eléctricamente a la puerta del transistor 334 de la celda 302 de memoria a través de un trayecto 317 de señal. Una primera entrada de la puerta OR 318 está acoplada eléctricamente al trayecto 348 de señal de disparo. Una segunda entrada de la puerta OR 318 está acoplada eléctricamente al trayecto 344 de señal de reinicio. La salida de la puerta OR 318 está acoplada eléctricamente a la puerta del transistor 336 de la celda 302 de memoria a través de un trayecto 319 de señal.

[0058] Una entrada del regulador 306 de tensión de lectura interno (reinicio) está acoplada eléctricamente al trayecto 344 de señal de reinicio. Una salida del regulador 306 de tensión de lectura interno (reinicio) está acoplada eléctricamente a un lado del trayecto fuente-drenaje del transistor 330 de puerta flotante de la celda 302 de memoria a través de un trayecto 323 de señal. Una entrada del regulador 308 de tensión de escritura está acoplada eléctricamente a un trayecto 350 de señal de escritura de memoria. Una salida del regulador 308 de tensión de escritura está acoplada eléctricamente a un lado del trayecto fuente-drenaje del transistor 330 de puerta flotante de la celda 302 de memoria a través del trayecto 323 de señal. La almohadilla 324 de detección está acoplada eléctricamente a un lado del trayecto fuente-drenaje del transistor 320. La puerta del transistor 320 y la puerta del transistor 322 están acopladas eléctricamente a un trayecto 352 de señal de habilitación de lectura. El otro lado del trayecto fuente-drenaje del transistor 320 está acoplado eléctricamente a un lado del trayecto fuente-drenaje del transistor 322 a través de un trayecto 321 de señal. El otro lado del trayecto fuente-drenaje del transistor 322 está acoplado eléctricamente a un lado del trayecto fuente-drenaje del transistor 330 de puerta flotante de la celda 302 de memoria a través de un trayecto 323 de señal.

[0060] El otro lado del trayecto fuente-drenaje del transistor 330 de puerta flotante está acoplado eléctricamente a un lado del trayecto fuente-drenaje del transistor 332 y la entrada de datos (D) del cerrojo 304 a través de un trayecto 331 de señal. Otra entrada del cerrojo 304 está acoplada eléctricamente a un trayecto 354 de señal de preajuste. La salida (Q) del cerrojo 304 está acoplada eléctricamente a un trayecto 356 de señal de fin de bit de personalización. El otro lado del trayecto fuente-drenaje del transistor 332 está acoplado eléctricamente a un lado del trayecto fuente-drenaje del transistor 334 y a un lado del trayecto fuente-drenaje del transistor 336 a través de un trayecto 333 de señal. El otro lado del trayecto fuente-drenaje del transistor 334 está acoplado eléctricamente a un nodo 335 común o de tierra. El otro lado del trayecto fuente-drenaje del transistor 336 está acoplado eléctricamente a un nodo 335 común o de tierra.

[0062] Si bien el circuito 300 incluye una celda 302 de memoria para almacenar un bit de personalización y un cerrojo 304 correspondiente, el circuito 300 puede incluir cualquier número adecuado de celdas 302 de memoria y los cerrojos 304 correspondientes para almacenar un número deseado de bits de personalización. Para cada bit de personalización, se accedería a cada celda de memoria y al cerrojo correspondiente de una manera similar a la descrita para la celda 302 de memoria y el cerrojo 304.

[0064] El circuito 300 recibe una señal de habilitación de personalización en el trayecto 338 de señal de habilitación de personalización, una señal de bloqueo en el trayecto 340 de señal de bloqueo, una señal de dirección o selección en el trayecto 342 de señal de selección, una señal de reinicio en el trayecto 344 de señal de reinicio, una señal de habilitación de escritura en el trayecto 346 de habilitación de escritura, una señal de disparo en el trayecto 348 de señal de disparo, una señal de escritura en memoria en el trayecto 350 de señal de escritura de memoria, una señal de habilitación de lectura en el trayecto 352 de señal de habilitación de lectura, y una señal de preajuste en el trayecto 354 de señal de preajuste. La señal de preajuste puede usarse para anular el cerrojo 304 durante la prueba para generar un nivel lógico deseado desde el cerrojo 304. La señal de habilitación de personalización y la señal de bloqueo pueden usarse para habilitar o deshabilitar el acceso de escritura y el acceso de lectura externa a las celdas de memoria que almacenan los bits de personalización. La señal de dirección puede usarse para seleccionar una de las celdas de memoria que almacena un bit de personalización. La señal de habilitación de personalización, la señal de habilitación de escritura, la señal de escritura en memoria, la señal de habilitación de lectura y la señal de preajuste pueden basarse en datos almacenados en un registro de configuración (no mostrado) o basarse en datos recibidos desde un aparato de impresión anfitrión. La señal de bloqueo es una señal interna emitida desde un cerrojo, tal como el elemento 224 de almacenamiento de la Figura 3.

[0066] La señal de dirección se recibe desde un aparato de impresión anfitrión, tal como a través de una interfaz de datos. La señal de reinicio puede recibirse desde un aparato de impresión anfitrión a través de una interfaz de reinicio. La señal de disparo puede recibirse desde un aparato de impresión anfitrión a través de una interfaz de disparo. Cada una de entre la interfaz de datos, la interfaz de reinicio y la interfaz de disparo puede incluir una almohadilla de contacto, un pin, una protuberancia, un hilo u otra interfaz eléctrica adecuada para transmitir señales hacia y/o desde el circuito 300. Cada una de entre la interfaz de datos, la interfaz de reinicio, la interfaz de disparo y la almohadilla 324 de detección puede estar acoplada eléctricamente a un sistema de eyección de fluido (p. ej., un aparato de impresión anfitrión, tal como el sistema 700 de eyección de fluido de la Figura 7).

[0068] El inversor 310 recibe la señal de bloqueo y emite una señal de bloqueo invertida en el trayecto 311 de señal. En respuesta a una señal de habilitación de personalización de lógica alta, una señal de bloqueo inverso de lógica alta y una señal de selección de lógica alta, la puerta AND 312 emite una señal de lógica alta en el trayecto 313 de señal. En respuesta a una señal de habilitación de personalización de lógica baja, una señal de bloqueo invertida de lógica baja, o una señal de selección de lógica baja, la puerta AND 312 emite una señal de lógica baja en el trayecto 313 de señal.

[0070] En respuesta a una señal de lógica alta en el trayecto 313 de señal o a una señal de reinicio de lógica alta, la puerta OR 314 emite una señal de lógica alta en el trayecto 315 de señal. En respuesta a una señal de lógica baja en el trayecto 313 de señal y a una señal de reinicio de lógica baja, la puerta OR 314 emite una señal de lógica baja en el trayecto 315 de señal. En respuesta a una señal de habilitación de escritura de lógica alta y a una señal de disparo de lógica alta, la puerta AND 316 emite una señal de lógica alta en el trayecto 317 de señal. En respuesta a una señal de habilitación de escritura de lógica baja o a una señal de disparo de lógica baja, la puerta AND 316 emite una señal de lógica baja en el trayecto 317 de señal. En respuesta a una señal de disparo de lógica alta o a una señal de reinicio de lógica alta, la puerta OR 318 emite una señal de lógica alta en el trayecto 319 de señal. En respuesta a una señal de disparo de lógica baja o a una señal de reinicio de lógica baja, la puerta OR 318 emite una señal de lógica baja en el trayecto 319 de señal.

[0072] En respuesta a una señal de lógica alta en el trayecto 315 de señal, el transistor 332 se enciende (es decir, conduce) para permitir el acceso a la celda 302 de memoria. En respuesta a una señal de lógica baja en el trayecto 315 de señal, el transistor 332 se apaga para inhabilitar el acceso a la celda 302 de memoria. En respuesta a una señal de lógica alta en el trayecto 317 de señal, el transistor 334 se enciende para permitir el acceso de escritura a la celda 302 de memoria. En respuesta a una señal de lógica baja en el trayecto 317 de señal, el transistor 334 se apaga para inhabilitar el acceso de escritura a la celda 302 de memoria. En respuesta a una señal de lógica alta en el trayecto 319 de señal, el transistor 336 se enciende para permitir el acceso de lectura a la celda 302 de memoria. En respuesta a una señal de lógica baja en el trayecto 319 de señal, el transistor 336 se apaga para inhabilitar el acceso de lectura a la celda 302 de memoria. En un ejemplo, el transistor 334 es un dispositivo más fuerte y el transistor 336 es un dispositivo más débil. Por lo tanto, el dispositivo más fuerte se puede usar para permitir el acceso de escritura, y el dispositivo más débil se puede usar para permitir el acceso de lectura para mejorar el margen de retención de la tensión en el trayecto 331 de señal.

[0074] En respuesta a una señal de reinicio de lógica alta, el regulador 306 de tensión de lectura interno (reinicio) está habilitado para emitir una polarización de tensión de lectura al trayecto 323 de señal. En respuesta a la señal de reinicio de lógica baja, el regulador 306 de tensión de lectura interno (reinicio) está desactivado. En consecuencia, en respuesta a la transición de la señal de reinicio desde una lógica baja a una lógica alta, los transistores 332 y 336 se encienden y el regulador 306 de tensión de lectura interno (reinicio) se habilita para leer el estado (es decir, la resistencia que representa el bit de personalización almacenado) del transistor 330 de puerta flotante. El estado del transistor 330 de puerta flotante se pasa a la entrada de datos (D) del cerrojo 304 (es decir, como una tensión que representa el bit de personalización almacenado). En respuesta a la transición de la señal de reinicio desde la lógica alta a la lógica baja, el bit de personalización almacenado en el transistor 330 de puerta flotante se retiene mediante el cerrojo 304, los transistores 332 y 336 se apagan y el regulador 306 de tensión de lectura interno (reinicio) se desactiva. Como resultado, el bit de personalización está entonces disponible en la salida (Q) del cerrojo 304 y, por lo tanto, en el trayecto 356 de señal del bit de personalización para su uso en otra lógica digital.

[0076] En respuesta a una señal de habilitación de lectura de lógica alta, los transistores 320 y 322 se encienden para habilitar el acceso externo a la celda 302 de memoria a través de la almohadilla 324 de detección. En respuesta a una señal de habilitación de lectura de lógica baja, los transistores 320 y 322 se apagan para inhabilitar el acceso externo a la celda 302 de memoria a través de la almohadilla 324 de detección. En consecuencia, en respuesta a una señal de habilitación de personalización de lógica alta, una señal de bloqueo de lógica baja, una señal de dirección de lógica alta, una señal lógica de habilitación de lectura de lógica alta y una señal de disparo de lógica alta, los transistores 320, 322, 332 y 336 se encienden para permitir que un circuito externo lea el transistor 330 de puerta flotante a través de la almohadilla 324 de detección.

[0078] En respuesta a una señal de escritura de memoria de lógica alta, el regulador 308 de tensión de escritura se habilita para aplicar un tensión de escritura al trayecto 323 de señal. En respuesta a una señal de escritura de memoria de lógica baja, el regulador 308 de tensión de escritura se desactiva. En consecuencia, en respuesta a una señal de habilitación de personalización de lógica alta, una señal de bloqueo de lógica baja, una señal de dirección de lógica alta, una señal de habilitación de escritura de lógica alta, una señal de escritura de memoria de lógica alta y una señal de disparo de lógica alta, los transistores 332, 334 y 336 se encienden para permitir que el regulador 308 de tensión de escritura escriba el transistor 330 de puerta flotante.

[0080] La Figura 4B es un diagrama esquemático que ilustra un ejemplo de un circuito 370 para acceder a una celda de memoria que almacena un bit de bloqueo. En un ejemplo, el circuito 370 forma parte del circuito integrado 200 de la Figura 3. El circuito 370 es similar al circuito 300 descrito e ilustrado anteriormente con referencia a la Figura 4A, excepto que en el circuito 370, la celda 302 de memoria se sustituye por una celda 372 de memoria y el cerrojo 304 se sustituye por un cerrojo 374. La celda 372 de memoria almacena un bit de bloqueo y el cerrojo 374 retiene el bit de bloqueo en respuesta a la señal de reinicio.

[0082] La celda 372 de memoria es similar a la celda 302 de memoria descrita anteriormente. El cerrojo 374 es similar al cerrojo 304 descrito anteriormente, excepto que el cerrojo 374 no incluye una entrada de señal de preajuste. La salida (Q) del cerrojo 374 proporciona la señal de bloqueo en el trayecto 340 de señal de bloqueo, que es una entrada al inversor 310 (véase también el inversor 310 de la Figura 4A). En lugar de una entrada de señal de selección a la puerta AND 312, se introduce una señal de bit de bloqueo de datos de boquilla a la puerta AND 312 a través de un trayecto 376 de señal de bit de bloqueo de datos de boquilla. La señal de bit de bloqueo de datos de boquilla puede usarse para seleccionar la celda 372 de memoria. La señal de bit de bloqueo de datos de boquilla puede basarse en los datos recibidos desde un aparato de impresión anfitrión, tal como a través de una interfaz de datos. La celda 372 de memoria puede habilitarse para el acceso de escritura o lectura de manera similar a la celda 302 de memoria de la Figura 4A, tal como se describió anteriormente.

[0083] La Figura 5 ilustra un ejemplo de un dispositivo 500 de expulsión de fluido. El dispositivo 500 de expulsión de fluido incluye una interfaz 502 de detección, un primer conjunto 504 de expulsión de fluido y un segundo conjunto 506 de expulsión de fluido. El primer conjunto 504 de expulsión de fluido incluye un portador 508 y una pluralidad de sustratos alargados 510, 512 y 514 (p. ej., matrices de expulsión de fluido, que se describirán más abajo con referencia a la Figura 6). El portador 508 incluye enrutamiento eléctrico 516 acoplado a una interfaz (por ejemplo, interfaz de detección) de cada sustrato alargado 510, 512 y 514 y a la interfaz 502 de detección. El segundo conjunto 506 de expulsión de fluido incluye un portador 520 y un sustrato alargado 522 (por ejemplo, una matriz de expulsión de fluido). El portador 520 incluye un enrutamiento eléctrico 524 acoplado a una interfaz (por ejemplo, interfaz de detección) del sustrato alargado 522 y a la interfaz 502 de detección. En un ejemplo, el primer conjunto 504 de expulsión de fluido es un cartucho o bolígrafo de inyección de tinta o de inyección de fluido de color (por ejemplo, cian, magenta y amarillo) y el segundo conjunto 506 de expulsión de fluido es un cartucho o bolígrafo de inyección de tinta o de inyección de fluido negro.

[0085] En un ejemplo, cada sustrato alargado 510, 512, 514 y 522 incluye un circuito integrado 100 de la Figura 1A, un circuito integrado 120 de la Figura 1B, un circuito integrado 200 de la Figura 3, o circuitos 300 y/o 370 de las Figuras 4A y 4B. Por consiguiente, la interfaz 502 de detección puede estar acoplada eléctricamente a la interfaz 236 de detección (Figura 3) o a la almohadilla 324 de detección (Figuras 4A y 4B) de cada sustrato alargado. Se puede acceder a las celdas de memoria de cada sustrato alargado 510, 512, 514 y 522 a través de la interfaz 502 de detección y el enrutamiento eléctrico 516 y 524.

[0087] En un ejemplo, los bits de personalización de cada sustrato alargado 510, 512 y 514 del primer conjunto 504 de expulsión de fluido varían entre cada sustrato alargado. En un ejemplo, cada sustrato alargado 510, 512, 514 y 522 incluye cuatro celdas de memoria no volátil para almacenar cuatro bits de personalización. Por lo tanto, los bits de personalización pueden definir el conjunto 504 de expulsión de fluido como uno de los 4096 dispositivos de expulsión de fluido únicos, y el conjunto 506 de expulsión de fluido como uno de los 16 dispositivos de expulsión de fluido únicos.

[0088] La Figura 6A ilustra un ejemplo de una matriz 600 de expulsión de fluido, y la Figura 6B ilustra una vista ampliada de los extremos de la matriz 600 de expulsión de fluido. En un ejemplo, la matriz 600 de expulsión de fluido incluye el circuito integrado 100 de la Figura 1A, el circuito integrado 120 de la Figura 1B, el circuito integrado 200 de la Figura 3, o circuitos 300 y/o 370 de las Figuras 4A y 4B. La matriz 600 incluye una primera columna 602 de almohadillas de contacto, una segunda columna 604 de almohadillas de contacto, y una columna 606 de dispositivos 608 de accionamiento de fluido.

[0090] La segunda columna 604 de almohadillas de contacto está alineada con la primera columna 602 de almohadillas de contacto, y a una distancia (es decir, a lo largo del eje Y) de la primera columna 602 de almohadillas de contacto. La columna 606 de dispositivos 608 de accionamiento de fluido está dispuesta longitudinalmente con respecto a la primera columna 602 de almohadillas de contacto y la segunda columna 604 de almohadillas de contacto. La columna 606 de dispositivos 608 de accionamiento de fluido también está dispuesta entre la primera columna 602 de almohadillas de contacto y la segunda columna 604 de almohadillas de contacto. En un ejemplo, los dispositivos 608 de accionamiento de fluido son boquillas o bombas de fluido para eyectar gotas de fluido.

[0092] En un ejemplo, la primera columna 602 de terminales de contacto incluye seis terminales de contacto. La primera columna 602 de almohadillas de contacto puede incluir las siguientes almohadillas de contacto en orden: una almohadilla 610 de contacto de datos, una almohadilla 612 de contacto de reloj, una almohadilla 614 de contacto de energía de la lógica de retorno a tierra, una almohadilla 616 de contacto de entrada/salida multipropósito (p. ej., sensor), una primera almohadilla 618 de contacto de suministro de energía de alta tensión, y una primera almohadilla 620 de contacto de energía de alta tensión de retorno a tierra. Por lo tanto, la primera columna 602 de almohadillas de contacto incluye la almohadilla 610 de contacto de datos en la parte superior de la primera columna 602, la primera almohadilla 620 de contacto de retorno a tierra de energía de alta tensión en la parte inferior de la primera columna 602, y la primera almohadilla 618 de contacto de suministro de energía de alta tensión directamente encima de la primera almohadilla 620 de contacto de retorno a tierra de energía de alta tensión. Aunque las almohadillas 610, 612, 614, 616, 618 y 620 de contacto se ilustran en un orden particular, en otros ejemplos, las almohadillas de contacto pueden disponerse en un orden distinto.

[0094] En un ejemplo, la segunda columna 604 de terminales de contacto incluye seis terminales de contacto. La segunda columna 604 de almohadillas de contacto puede incluir las siguientes almohadillas de contacto en orden: una segunda almohadilla 622 de contacto de retorno a tierra de energía de alta tensión, una segunda almohadilla 624 de contacto de suministro de energía de alta tensión, una almohadilla 626 de contacto de reinicio lógico, una almohadilla 628 de contacto de suministro de energía de la lógica, una almohadilla 630 de contacto de modo, y una almohadilla 632 de contacto de disparo. Por lo tanto, la segunda columna 604 de almohadillas de contacto incluye la segunda almohadilla 622 de contacto de retorno a tierra de energía de alta tensión en la parte superior de la segunda columna 604, la segunda almohadilla 624 de contacto de suministro de energía de alta tensión directamente debajo de la segunda almohadilla 622 de contacto de retorno a tierra de energía de alta tensión, y la almohadilla 632 de contacto de disparo en la parte inferior de la segunda columna 604. Aunque las almohadillas 622, 624, 626, 628, 630 y 632 de contacto se ilustran en un orden particular, en otros ejemplos, las almohadillas de contacto pueden disponerse en un orden distinto.

[0095] La almohadilla 610 de contacto de datos puede usarse para ingresar datos en serie a la matriz 600 para seleccionar dispositivos de accionamiento de fluido, bits de memoria, sensores térmicos, modos de configuración (p. ej., a través de un registro de configuración), etc. La almohadilla 610 de contacto de datos también puede usarse para enviar datos en serie de la matriz 600 para leer bits de memoria, modos de configuración, información de estado (p. ej., a través de un registro de estado), etc. La almohadilla 612 de contacto de reloj puede usarse para ingresar una señal de reloj a la matriz 600 para cambiar los datos en serie de la almohadilla 610 de contacto de datos dentro de la matriz o para desplazar datos en serie fuera de la matriz a la almohadilla 610 de contacto de datos. La almohadilla 614 de contacto de retorno a tierra de energía de la lógica proporciona un trayecto de retorno a tierra para la energía de la lógica (p. ej., aproximadamente 0 V) suministrada a la matriz 600. En un ejemplo, la almohadilla 614 de contacto de retorno a tierra de energía de la lógica está acoplada eléctricamente al sustrato semiconductor (p. ej., silicio) 640 de la matriz 600. La almohadilla 616 de contacto de entrada/salida multipropósito puede usarse para modos de detección analógica y/o prueba digital de la matriz 600. En un ejemplo, el panel 616 de contacto de entrada/salida multipropósito (p. ej., detección) puede proporcionar la interfaz 236 de detección de la Figura 3, o el panel 324 de detección de las Figuras 4A y 4B.

[0097] La primera almohadilla 618 de contacto de suministro de energía de alta tensión y la segunda almohadilla 624 de contacto de suministro de energía de alta tensión pueden usarse para suministrar alta tensión (p. ej., aproximadamente 32 V) a la matriz 600. La primera almohadilla 620 de contacto de retorno a tierra de energía de alta tensión y la segunda almohadilla 622 de contacto de retorno a tierra de energía de alta tensión pueden usarse para proporcionar un retorno a tierra de energía (p. ej., aproximadamente 0 V) para el suministro de energía de alta tensión. Las almohadillas 620 y 622 de contacto de retorno a tierra de energía de alta tensión no están conectadas eléctricamente de forma directa al sustrato semiconductor 640 de la matriz 600. El orden específico de almohadillas de contacto con las almohadillas 618 y 624 de contacto de suministro de energía de alta tensión y las almohadillas 620 y 622 de contacto de retorno a tierra de energía de alta tensión como las almohadillas de contacto más internas puede mejorar el suministro de energía a la matriz 600. Tener las almohadillas 620 y 622 de contacto de retorno a tierra de energía de alta tensión en la parte inferior de la primera columna 602 y en la parte superior de la segunda columna 604, respectivamente, puede mejorar la fiabilidad para la fabricación y puede mejorar la protección frente a los cortocircuitos de tinta.

[0099] La almohadilla 626 de contacto de reinicio lógico puede utilizarse como una entrada de reinicio lógico para controlar el estado de funcionamiento de la matriz 600. En un ejemplo, la almohadilla 626 de contacto de reinicio lógico puede estar acoplada eléctricamente al trayecto 210 de señal de reinicio de la Figura 3 o al trayecto 344 de señal de reinicio de las Figuras 4A y 4B. La almohadilla 628 de contacto de suministro de energía lógico puede utilizarse para suministrar energía de la lógica (p. ej., entre aproximadamente 1,8 V y 15 V, tal como 5,6 V) a la matriz 600. La almohadilla 630 de contacto de modo puede utilizarse como una entrada lógica para controlar el acceso para habilitar/deshabilitar modos de configuración (es decir, modos funcionales) de la matriz 600. La almohadilla 632 de contacto de disparo puede utilizarse como una entrada lógica para retener los datos cargados desde la almohadilla 610 de contacto de datos y para habilitar dispositivos de accionamiento de fluido o elementos de memoria de la matriz 600. En un ejemplo, la almohadilla 632 de contacto de disparo puede estar acoplada eléctricamente al trayecto 348 de señal de disparo de las Figuras 4A y 4B.

[0101] La matriz 600 incluye un sustrato alargado 640 que tiene una longitud 642 (a lo largo del eje Y), un espesor 644 (a lo largo del eje Z) y una anchura 646 (a lo largo del eje X). En un ejemplo, la longitud 642 es al menos veinte veces la anchura 646. La anchura 646 puede ser de 1 mm o menos, y el espesor 644 puede ser inferior a 500 micrómetros. Los dispositivos 608 de accionamiento de fluido (p. ej., la lógica de accionamiento de fluido) y las almohadillas 610-632 de contacto se proporcionan en el sustrato alargado 640 y se disponen a lo largo de la longitud 642 del sustrato alargado. Los dispositivos 608 de accionamiento de fluido tienen una longitud 652 de franja menor que la longitud 642 del sustrato alargado 640. En un ejemplo, la longitud 652 de franja es de al menos 1,2 cm. Las almohadillas 610-632 de contacto pueden estar acopladas eléctricamente a la lógica de accionamiento de fluido. La primera columna 602 de almohadillas de contacto puede disponerse cerca de un primer extremo longitudinal 648 del sustrato alargado 640. La segunda columna 604 de almohadillas de contacto puede disponerse cerca de un segundo extremo longitudinal 650 del sustrato alargado 640 opuesto al primer extremo longitudinal 648.

[0103] La Figura 7 es un diagrama de bloques que ilustra un ejemplo de un sistema 700 de eyección de fluido. El sistema 700 de eyección de fluido incluye un conjunto de eyección de fluido, tal como un conjunto 702 de cabezal de impresión, y un conjunto de suministro de fluido, tal como un conjunto 710 de suministro de tinta. En el ejemplo ilustrado, el sistema 700 de eyección de fluido también incluye un conjunto 704 de estación de servicio, un conjunto 716 de carro, un conjunto 718 de transporte de medios de impresión, y un controlador electrónico 720. Si bien la siguiente descripción proporciona ejemplos de sistemas y conjuntos para la manipulación de fluidos con respecto a la tinta, los sistemas y conjuntos descritos también son aplicables a la manipulación de fluidos distintos de la tinta.

[0105] El conjunto 702 de cabezal de impresión incluye al menos un cabezal de impresión o una matriz 600 de eyección de fluido previamente descritos e ilustrados con referencia a las Figuras 6A y 6B, que eyecta gotas de tinta o fluido a través de una pluralidad de orificios o boquillas 608. En un ejemplo, las gotas se dirigen hacia un medio, tal como los medios 724 de impresión, a fin de imprimir sobre los medios 724 de impresión. En un ejemplo, los medios 724 de impresión incluyen cualquier tipo de material de lámina adecuado, tal como papel, cartulina, transparencias, Mylar, tela y similares. En otro ejemplo, los medios 724 de impresión incluyen medios para impresión tridimensional (3D), tal como un lecho de polvo, o medios para bioimpresión y/o pruebas para descubrimiento de fármacos, tal como un depósito o recipiente. En un ejemplo, las boquillas 608 se disponen en al menos una columna o matriz de modo que la eyección de tinta secuenciada adecuadamente desde las boquillas 608 provoca que se impriman caracteres, símbolos y/u otros gráficos o imágenes en los medios 724 de impresión a medida que el conjunto 702 de cabezal de impresión y los medios 724 de impresión se mueven uno con relación al otro.

[0107] El conjunto 710 de suministro de tinta suministra tinta al conjunto 702 de cabezal de impresión e incluye un depósito 712 para almacenar tinta. Como tal, en un ejemplo, la tinta fluye del depósito 712 al conjunto 702 de cabezal de impresión. En un ejemplo, el conjunto 702 de cabezal de impresión y el conjunto 710 de suministro de tinta se alojan juntos en un cartucho o pluma de impresión por inyección de tinta o por inyección de fluido. En otro ejemplo, el conjunto 710 de suministro de tinta se separa del conjunto 702 de cabezal de impresión y suministra tinta al conjunto 702 de cabezal de impresión a través de una conexión 713 de interfaz, tal como un tubo de suministro y/o una válvula.

[0108] El conjunto 716 de carro posiciona el conjunto 702 de cabezal de impresión con respecto al conjunto 718 de transporte de medios de impresión, y el conjunto 718 de transporte de medios de impresión posiciona los medios 724 de impresión con respecto al conjunto 702 de cabezal de impresión. Por lo tanto, una zona 726 de impresión se define adyacente a las boquillas 608 en un área entre el conjunto 702 de cabezal de impresión y los medios 724 de impresión. En un ejemplo, el conjunto 702 de cabezal de impresión es un conjunto de cabezal de impresión de tipo de escaneo de modo que el conjunto 716 de carro mueva el conjunto 702 de cabezal de impresión con respecto al conjunto 718 de transporte de medios de impresión. En otro ejemplo, el conjunto 702 de cabezal de impresión es un conjunto de cabezal de impresión de tipo sin escaneo de modo que el conjunto 716 de carro fije el conjunto 702 de cabezal de impresión en una posición prescrita con respecto al conjunto 718 de transporte de medios de impresión.

[0110] El conjunto 704 de estación de servicio proporciona purgado, limpieza por frotado, tapado y/o cebado del conjunto 702 de cabezal de impresión para mantener la funcionalidad del conjunto 702 de cabezal de impresión y, más específicamente, de las boquillas 608. Por ejemplo, el conjunto 704 de estación de servicio puede incluir una cuchilla o frotador de goma que se pase periódicamente sobre el conjunto 702 de cabezal de impresión para frotar y limpiar las boquillas 608 del exceso de tinta. Además, el conjunto 704 de estación de servicio puede incluir una tapa que cubra el conjunto 702 de cabezal de impresión, para proteger las boquillas 608 para que no se sequen durante períodos de inactividad. Además, el conjunto 704 de estación de servicio puede incluir un depósito de purga en el cual el conjunto 702 de cabezal de impresión eyecta tinta durante las purgas para asegurarse de que el depósito 712 mantenga un nivel adecuado de presión y fluidez, y para asegurarse de que las boquillas 608 no se obstruyan ni goteen. Las funciones del conjunto 704 de estación de servicio pueden incluir el movimiento relativo entre el conjunto 704 de estación de servicio y el conjunto 702 de cabezal de impresión.

[0112] El controlador electrónico 720 se comunica con el conjunto 702 de cabezal de impresión a través de un trayecto 703 de comunicación, el conjunto 704 de estación de servicio a través de un trayecto 705 de comunicación, el conjunto 716 de carro a través de un trayecto 717 de comunicación, y el conjunto 718 de transporte de medios de impresión a través de un trayecto 719 de comunicación. En un ejemplo, cuando el conjunto 702 de cabezal de impresión se monta en el conjunto 716 de cartucho, el controlador electrónico 720 y el conjunto 702 de cabezal de impresión pueden comunicarse a través del conjunto 716 de cartucho a través de un trayecto 701 de comunicación. El controlador electrónico 720 también puede comunicarse con el conjunto 710 de suministro de tinta, de forma que, en una implementación, puede detectarse un suministro de tinta nueva (o usada).

[0114] El controlador electrónico 720 recibe datos 728 de un sistema anfitrión, tal como un ordenador, y puede incluir una memoria para el almacenamiento temporal de datos 728. Los datos 728 pueden enviarse al sistema 700 de eyección de fluido a lo largo de un trayecto de transferencia de información electrónico, infrarrojo, óptico o de otro tipo. Los datos 728 representan, por ejemplo, un documento y/o archivo a imprimir. De este modo, los datos 728 forman un trabajo de impresión para el sistema 700 de eyección de fluido e incluyen al menos un comando de trabajo de impresión y/o parámetro de comando.

[0116] En un ejemplo, el controlador electrónico 720 proporciona control del conjunto 702 de cabezal de impresión, que incluye el control de tiempo para la eyección de gotas de tinta desde las boquillas 608. De este modo, el controlador electrónico 720 define un patrón de gotas de tinta eyectada, que forman caracteres, símbolos y/u otros gráficos o imágenes en los medios 724 de impresión. El control de temporización y, por lo tanto, el patrón de gotas de tinta eyectadas, es determinado por los comandos del trabajo de impresión y/o por los parámetros del comando. En un ejemplo, la circuitería lógica y de accionamiento que forma una parte del controlador electrónico 720 está situada en el conjunto 702 de cabezal de impresión. En otro ejemplo, la circuitería lógica y de accionamiento que forma una parte del controlador electrónico 720 está situada fuera del conjunto 702 de cabezal de impresión.

[0118] Las Figuras 8A-8C son diagramas de flujo que ilustran ejemplos de un método 800 para operar un circuito integrado para accionar una pluralidad de dispositivos de accionamiento de fluido. En un ejemplo, el método 800 puede implementarse mediante el circuito integrado 100 de la Figura 1A, el circuito integrado 120 de la Figura 1B, el circuito integrado 200 de la Figura 3, el circuito 300 de la Figura 4A, y/o el circuito 370 de la Figura 4B. Como se ilustra en la Figura 8A, en 802 el método 800 incluye leer una pluralidad de bits de personalización almacenados en una pluralidad correspondiente de primeras celdas de memoria no volátil. En 804, el método 800 incluye recibir una dirección desde un flujo de datos de boquilla. En 806, el método 800 incluye sumar los bits de personalización y la dirección para generar una dirección modificada.

[0119] En un ejemplo, la pluralidad de bits de personalización incluye cuatro bits de personalización y la dirección incluye cuatro bits. En este caso, la suma de los bits de personalización y la dirección puede incluir la suma de los bits de personalización y la dirección para generar una dirección modificada que incluya cuatro bits, en la que se descarta el bit más significativo resultante de la suma. Como se ilustra en la Figura 8B, en 808 el método 800 puede incluir además el disparo de dispositivos de accionamiento de fluido basándose en la dirección modificada. Como se ilustra en la Figura 8C, en 810, el método 800 puede incluir además acceder a una segunda celda de memoria no volátil de una pluralidad de segundas celdas de memoria no volátil basándose en la dirección modificada.

[0120] Aunque se han ilustrado y descrito ejemplos específicos en la presente memoria, una variedad de implementaciones alternativas y/o equivalentes puede sustituir a los ejemplos específicos mostrados y descritos. Esta solicitud pretende cubrir cualquier adaptación o variación de los ejemplos específicos analizados en la presente memoria. Por lo tanto, se pretende que esta descripción se limite solo por las reivindicaciones

Claims (14)

1. REIVINDICACIONES

1. Un circuito integrado (100) para accionar una pluralidad de dispositivos (128) de accionamiento de fluido, comprendiendo el circuito integrado:

una pluralidad de primeras celdas (102) de memoria no volátil, almacenando cada primera celda (102) de memoria no volátil un bit de personalización; y

lógica (106) de control para configurar una operación del circuito integrado (100) basándose en los bits de personalización;

en donde la operación consiste en modificar una entrada de dirección al circuito integrado (100) basándose en los bits de personalización.

2. El circuito integrado (100) de la reivindicación 1, en donde la lógica (106) de control consiste en disparar dispositivos (128) de accionamiento de fluido basándose en la dirección modificada.

3. El circuito integrado (100) de las reivindicaciones 1 o 2, que comprende además:

una pluralidad de segundas celdas (130) de memoria no volátil,

en donde la lógica (106) de control es acceder a una segunda celda (130) de memoria no volátil basándose en la dirección modificada.

4. El circuito integrado (100) de la reivindicación 1, en donde la operación incluye al menos uno de entre impedir o permitir el acceso a celdas (130) de memoria adicionales del circuito integrado (100), invertir al menos partes de un flujo de datos recibido por el circuito integrado (100) o modificar los bits almacenados en un registro de configuración del circuito integrado (100).

5. El circuito integrado (100) de cualquiera de las reivindicaciones 1 a 4, en donde la pluralidad de primeras celdas (102) de memoria no volátil comprende cuatro celdas de memoria, y

en donde los bits de personalización definen el circuito integrado (100) como uno de los 16 circuitos integrados únicos.

6. El circuito integrado (100) de cualquiera de las reivindicaciones 1 a 5, en donde el acceso de escritura a la pluralidad de primeras celdas (102) de memoria no volátil se deshabilita una vez que los bits de personalización se escriben en las primeras celdas (102) de memoria no volátil.

7. El circuito integrado (100) de cualquiera de las reivindicaciones 1 a 6, en donde la lógica (106) de control impide el acceso de lectura externa a la pluralidad de primeras celdas (102) de memoria no volátil.

8. El circuito integrado (100) de cualquiera de las reivindicaciones 1 a 7, en donde el circuito integrado (100) comprende una pluralidad de primeros elementos (204<0>a 204<N>) de almacenamiento y un trayecto (210) de señal de reinicio, y la lógica (206) de control consiste en, en respuesta a una señal de reinicio en el trayecto (210) de señal de reinicio, leer los bits de personalización almacenados en la pluralidad de primeras celdas de memoria no volátil y retener cada bit de personalización en un primer elemento de almacenamiento correspondiente.

9. El circuito integrado (100) de cualquiera de las reivindicaciones 1 a 8, en donde la pluralidad de primeras celdas de memoria no volátil son celdas de memoria de una sola escritura.

10. El circuito integrado (100) de cualquiera de las reivindicaciones 1 a 9, en donde los bits de personalización se escriben en la pluralidad de las primeras celdas de memoria no volátil durante la fabricación.

11. Un método (800) para operar un circuito integrado (100) para accionar una pluralidad de dispositivos (128) de accionamiento de fluido, comprendiendo el método (800):

leer (802) una pluralidad de bits de personalización almacenados en una pluralidad correspondiente de primeras celdas (102) de memoria no volátil;

recibir (804) una dirección desde un flujo de datos de boquilla; y

sumar (806) los bits de personalización y la dirección para generar una dirección modificada.

12. El método (800) de la reivindicación 11, que comprende además:

disparar (808) dispositivos (128) de accionamiento de fluido basándose en la dirección modificada.

13. El método (800) de las reivindicaciones 11 o 12, que comprende además:

acceder (810) a una segunda celda (130) de memoria no volátil de una pluralidad de segundas celdas de memoria no volátil basándose en la dirección modificada.

14. El método (800) de cualquiera de las reivindicaciones 11 a 13, en donde la pluralidad de bits de personalización comprende cuatro bits de personalización y la dirección comprende cuatro bits, y en donde sumar (806) los bits de personalización y la dirección comprende sumar los bits de personalización y la dirección para generar una dirección modificada que comprende cuatro bits, donde se descarta el bit más significativo resultante de la suma.