ES2995158T3

ES2995158T3 - Control method of three-phase multi-level inverter and inverter system

Info

Publication number: ES2995158T3
Application number: ES22185745T
Authority: ES
Inventors: Lin Ji; Kai Xin; Haibin Guo
Original assignee: Huawei Digital Power Technologies Co Ltd
Current assignee: Huawei Digital Power Technologies Co Ltd
Priority date: 2021-07-21
Filing date: 2022-07-19
Publication date: 2025-02-07
Anticipated expiration: 2042-07-19
Also published as: EP4123896A1; CN113556053A; US12212250B2; CN113556053B; US20230038257A1; EP4123896B1

Abstract

Las realizaciones de esta divulgación proporcionan un método de control de un inversor multinivel trifásico y un sistema inversor. El método de control de un inversor multinivel trifásico incluye: ajustar una relación de modulación en función de la salida del inversor multinivel trifásico, donde la relación de modulación indica una relación entre un valor de amplitud de una onda de modulación sinusoidal en modulación por ancho de pulso y un valor de amplitud de una portadora; generar, en función de la relación de modulación y un umbral de relación de modulación, una señal de regulación de voltaje en modo común para regular un voltaje en modo común en voltajes de fase del inversor multinivel trifásico; agregar la señal de regulación de voltaje en modo común y una señal de regulación de voltaje en modo diferencial para regular un voltaje en modo diferencial en los voltajes de fase del inversor multinivel trifásico, para obtener una señal de regulación compuesta, donde la señal de regulación compuesta se presenta como una onda de modulación para modulación por ancho de pulso discontinua; y generar, en función de la señal de regulación compuesta, señales de control para controlar interruptores de fases del inversor multinivel trifásico. En esta divulgación, se puede reducir una pérdida de conmutación y se puede suprimir una corriente de ondulación en un condensador de barra colectora, mejorando así la eficiencia del inversor y reduciendo los costos. (Traducción automática con Google Translate, sin valor legal)

Description

DESCRIPCIÓN

Método de control de inversor multinivel trifásico y sistema inversor

Campo técnico

Esta descripción se refiere principalmente al campo de la electrónica de potencia. Más específicamente, esta descripción se refiere a un método de control de un inversor multinivel trifásico y un sistema inversor.

Antecedentes

Un inversor multinivel trifásico puede convertir energía de corriente continua en energía de corriente alterna y se aplica ampliamente en un sistema de energía. Por ejemplo, un inversor multinivel trifásico fotovoltaico puede convertir una corriente continua de una cadena fotovoltaica en una corriente alterna, para introducir energía eléctrica en un sistema de red eléctrica o en un sistema fuera de la red eléctrica. Generalmente, se puede usar una tecnología de modulación de ancho de pulso sinusoidal (modulación de ancho de pulso sinusoidal, SPWM) para controlar un inversor multinivel trifásico, para obtener un voltaje de salida de corriente alterna sinusoidal de alta calidad. La tecnología SPWM usa un principio de equivalencia de impulso en una teoría de control de muestreo. Para ser más específicos, las variables de pulso estrecho con diferentes magnitudes y diferentes formas de onda tienen el mismo efecto de actuación cuando se aplican en un sistema inercial, siempre que las variables tengan el mismo impulso o área (es decir, una integral de una variable respecto al tiempo). Basado en la tecnología SPWM, el inversor trifásico puede generar una corriente alterna esperada a través de la aplicación de una señal de control de pulso de alta frecuencia con un ancho de pulso cambiante a un dispositivo de conmutación semiconductor en el inversor. Sin embargo, una operación de conmutación de alta frecuencia del dispositivo de conmutación semiconductor produce una pérdida de conmutación excesivamente grande. Para reducir la pérdida, aparece además un esquema de modulación de ancho de pulso discontinua (modulación de ancho de pulso discontinua, DPWM). En el esquema de modulación DPW<m>, la pérdida de conmutación se reduce debido a que cada fase del inversor multinivel trifásico puede no tener una operación de conmutación de alta frecuencia en un período de tiempo. En comparación con el esquema de modulación SPWM, aunque las ventajas anteriores se pueden obtener a través del control del inversor usando el esquema de modulación DPWM, se incrementa la corriente de rizado en un condensador de barra colectora en un lado de corriente continua del inversor. Para suprimir el aumento de la corriente de rizado, generalmente es necesario aumentar el tamaño del condensador de barra colectora o usar más condensadores de barra colectora para compartir la corriente de rizado, lo que genera mayores costes del inversor.

El documento US 2019/280609 A1 se refiere a un método de modulación de ancho de pulso, un sistema de modulación de ancho de pulso y un controlador, que cambian una tasa de cambio de un componente en modo común de un convertidor trifásico al cambiar un grado de modulación del convertidor, mejorando así la estabilidad y las características armónicas del convertidor trifásico e implementando un ajuste adaptativo flexible. El método de modulación de ancho de pulso incluye: obtener ondas de modulación trifásicas iniciales y un grado de modulación del convertidor; calcular un coeficiente de ajuste de tasa de cambio de componente en modo común en función de los parámetros de modulación preestablecidos y el grado de modulación del convertidor; seleccionar una onda de modulación que tenga un valor absoluto mínimo del conjunto de ondas de modulación como una onda de modulación en modo común; y realizar una superposición de formas de onda en las ondas de modulación trifásicas iniciales y la onda de modulación en modo común para obtener ondas de modulación trifásicas de salida.

El documento KR 20200129980 A se refiere a un dispositivo de conmutación de modulación de ancho de pulso discontinua (DPWM) capaz de controlar un voltaje de punto neutro y reducir pérdidas de conmutación, y a un método para ello. El dispositivo de conmutación DPWM de un inversor multinivel capaz de controlar el punto neutro y un método para ello pueden dividir sectores según una fase y generar un nuevo voltaje de comando generando un desplazamiento según los sectores y un estado de voltaje del condensador de enlace de corriente continua (CC) en ese punto.

El documento JP 2011 160529 A se refiere a un controlador de máquina eléctrica rotativa que genera los siguientes pulsos de conmutación en un ciclo de portadora predeterminado: un primer pulso de conmutación para conmutar entre un estado en el que un voltaje de salida es un voltaje positivo y un estado en el que es un voltaje de punto intermedio; y un segundo pulso de conmutación para conmutar entre un estado en el que un voltaje de salida es un voltaje negativo y un estado en el que es un voltaje de punto intermedio. El controlador selecciona un pulso de conmutación en función de un comando de selección que incluye al menos un comando para generar alternativamente el primer pulso de conmutación y el segundo pulso de conmutación. Controla un inversor de tres niveles usando un patrón de modulación compuesto combinando el pulso de conmutación seleccionado para controlar el control de una máquina eléctrica rotativa trifásica. El documento US 2016/0322890 A1 se refiere a un generador de voltaje de compensación en un inversor trifásico, funcionando el inversor trifásico en un modo de modulación continua o un modo de modulación discontinua, comprendiendo el generador de voltaje de compensación: un primer limitador configurado para comparar una primera señal de voltaje de fase con un valor límite máximo y un valor límite mínimo para generar una primera señal de voltaje límite; un segundo limitador configurado para comparar una segunda señal de voltaje de fase con el valor límite máximo y el valor límite mínimo para generar una segunda señal de voltaje límite;

un tercer limitador configurado para comparar una tercera señal de voltaje de fase con el valor límite máximo y el valor límite mínimo para generar una tercera señal de voltaje límite; y un sumador configurado para sumar una diferencia entre la primera señal de voltaje de fase y la primera señal de voltaje límite, una diferencia entre la segunda señal de voltaje de fase y la segunda señal de voltaje límite, y una diferencia entre la tercera señal de voltaje de fase y la tercera señal de voltaje límite, para generar un voltaje de compensación, en donde el valor límite máximo y el valor límite mínimo están determinados por un peso predeterminado y un voltaje de enlace de CC del inversor trifásico.

Compendio

Para resolver el problema anterior, las realizaciones de esta descripción proporcionan una nueva solución de control de un inversor multinivel trifásico.

La invención se expone en las reivindicaciones adjuntas.

Según un primer aspecto de esta descripción, se proporciona un método de control de un inversor multinivel trifásico. El método comprende: determinar una relación de modulación en función de la salida del inversor multinivel trifásico, donde la relación de modulación indica una relación de un valor de amplitud de una onda de modulación sinusoidal en modulación de ancho de pulso a un valor de amplitud de una portadora; generar, en función de la relación de modulación y un umbral de relación de modulación, una señal de regulación de voltaje en modo común para regular un voltaje en modo común en voltajes de fase del inversor multinivel trifásico; sumar la señal de regulación de voltaje en modo común y una señal de regulación de voltaje en modo diferencial para regular un voltaje en modo diferencial en los voltajes de fase del inversor multinivel trifásico, para obtener una señal de regulación compuesta, donde la señal de regulación compuesta se presenta como una onda de modulación para modulación de ancho de pulso discontinua; y generar, en función de la señal de regulación compuesta, señales de control para controlar conmutaciones de fases del inversor multinivel trifásico.

Una corriente de rizado en un condensador de barra colectora no siempre aumenta debido a la señal de regulación de voltaje en modo común en la modulación DPWM. Cuando la relación de modulación excede un umbral específico, se usa la señal de regulación de voltaje en modo común para facilitar la reducción de la corriente de rizado en el condensador de barra colectora. En esta realización de esta descripción, la señal de regulación de voltaje en modo común se puede regular de manera adaptativa en función de la relación de modulación y el umbral de relación de modulación, para que la señal de regulación de voltaje en modo común determinada se pueda usar para implementar tanto la reducción de una pérdida de conmutación como la supresión de una corriente de rizado en lugar de simplemente eliminar o reducir la señal de regulación de voltaje en modo común, optimizando así el esquema de modulación DPWM.

La generación, en función de la relación de modulación y un umbral de relación de modulación, de una señal de regulación de voltaje en modo común incluye: generar la señal de regulación de voltaje en modo común en un primer modo cuando la relación de modulación no es menor que el umbral de relación de modulación; y generar la señal de regulación de voltaje en modo común en un segundo modo cuando la relación de modulación es menor que el umbral de relación de modulación, donde un voltaje en modo común en el segundo modo se reduce en al menos una parte de un período de tiempo en comparación con un voltaje en modo común en el primer modo. En esta implementación, la señal de regulación de voltaje en modo común se puede regular de forma adaptativa en función de un resultado de comparación de la relación de modulación y el umbral de relación de modulación, para suprimir de manera efectiva un aumento de la corriente de rizado en el condensador de barra colectora.

La generación de la señal de regulación de voltaje en modo común en un segundo modo cuando la relación de modulación es menor que el umbral de relación de modulación incluye: generar la señal de regulación de voltaje en modo común de una manera de reducción de voltaje en modo común en un período de tiempo sin bloqueo en comparación con el primer modo, donde el período de tiempo sin bloqueo usa modulación de ancho de pulso discontinua y tiene una operación de conmutación. En esta implementación, en una condición de operación de una pequeña relación de modulación, solo se suprime la señal de regulación de voltaje en modo común en el período de tiempo sin bloqueo. Por lo tanto, la corriente de rizado en el condensador de barra colectora se puede suprimir a un nivel suficientemente bajo sin aumentar la pérdida de conmutación del inversor.

En una implementación del primer aspecto, el método incluye además: recibir un valor detectado relacionado con el inversor multinivel trifásico; y determinar el umbral de relación de modulación en función del valor detectado. El umbral de relación de modulación cambia en diferentes condiciones de funcionamiento y se ve afectado por una pluralidad de magnitudes eléctricas. Por lo tanto, se recibe una magnitud eléctrica detectada y se determina el umbral de relación de modulación en tiempo real, para determinar con precisión los puntos críticos en diferentes condiciones de funcionamiento, implementando así un mejor control.

En una implementación del primer aspecto, el valor detectado incluye un factor de potencia del inversor multinivel trifásico. La determinación del umbral de relación de modulación en función del valor detectado incluye: determinar el umbral de relación de modulación en función del factor de potencia. Debido a que existe una fuerte correlación entre el umbral de relación de modulación y el factor de potencia, el umbral de relación de modulación se puede determinar con relativa precisión en función del factor de potencia. En una implementación del primer aspecto, la generación de la señal de regulación de voltaje en modo común de una manera de reducción de voltaje en modo común en un período de tiempo sin bloqueo en comparación con el primer modo incluye: generar la señal de regulación de voltaje en modo común para establecer un voltaje en modo común a cero en el período de tiempo sin bloqueo. En esta implementación, la corriente de rizado causada debido a la señal de regulación de voltaje en modo común se puede evitar en la mayor medida posible sin necesidad de reducir un período de tiempo con bloqueo.

En una implementación del primer aspecto, la generación de la señal de regulación de voltaje en modo común de una manera de reducción de voltaje en modo común en un período de tiempo sin bloqueo en comparación con el primer modo incluye: generar la señal de regulación de voltaje en modo común para establecer un voltaje en modo común en un voltaje escalonado graduado en el período de tiempo sin bloqueo, donde el voltaje escalonado graduado cambia gradualmente de un primer valor de voltaje a cero y cambia gradualmente de cero a un segundo valor de voltaje con el tiempo, y el primer valor de voltaje es diferente del segundo valor de voltaje. En esta implementación, se puede implementar un procesamiento de cambio lento para la supresión de la señal de regulación de voltaje en modo común en el período de tiempo sin bloqueo, para eliminar el escalonamiento de la señal y evitar una posible oscilación en modo común.

Según un segundo aspecto de esta descripción, se proporciona un sistema inversor. El sistema inversor incluye: un inversor multinivel trifásico y un aparato de control para controlar el inversor multinivel trifásico. El aparato de control comprende: determinar una relación de modulación en función de la salida del inversor multinivel trifásico, donde la relación de modulación indica una relación de un valor de amplitud de una onda de modulación sinusoidal en modulación de ancho de pulso a un valor de amplitud de una portadora; generar, en función de la relación de modulación y un umbral de relación de modulación, una señal de regulación de voltaje en modo común para regular un voltaje en modo común en voltajes de fase del inversor multinivel trifásico; sumar la señal de regulación de voltaje en modo común y una señal de regulación de voltaje en modo diferencial para regular un voltaje en modo diferencial en los voltajes de fase del inversor multinivel trifásico, para obtener una señal de regulación compuesta, donde la señal de regulación compuesta se presenta como una onda de modulación para modulación de ancho de pulso discontinua; y generar, en función de la señal de regulación compuesta, señales de control para controlar conmutadores trifásicos del inversor multinivel trifásico.

La generación, en función de la relación de modulación y un umbral de relación de modulación, de una señal de regulación de voltaje en modo común incluye: generar la señal de regulación de voltaje en modo común en un primer modo cuando la relación de modulación no es menor que el umbral de relación de modulación; y generar la señal de regulación de voltaje en modo común en un segundo modo cuando la relación de modulación es menor que el umbral de relación de modulación, donde un voltaje en modo común en el segundo modo se reduce en al menos una parte de un período de tiempo en comparación con un voltaje en modo común en el primer modo.

La generación de la señal de regulación de voltaje en modo común en un segundo modo cuando la relación de modulación es menor que el umbral de relación de modulación incluye: generar la señal de regulación de voltaje en modo común de una manera de reducción de voltaje en modo común en un período de tiempo sin bloqueo en comparación con el primer modo, donde el período de tiempo sin bloqueo usa modulación de ancho de pulso discontinua y tiene una operación de conmutación.

En una implementación del segundo aspecto, el aparato de control está configurado además para: recibir un valor detectado relacionado con el inversor trifásico multinivel; y determinar el umbral de relación de modulación en función del valor detectado.

En una implementación del segundo aspecto, el valor detectado incluye un factor de potencia del inversor multinivel trifásico. La determinación del umbral de relación de modulación en función del valor detectado incluye: determinar el umbral de relación de modulación en función del factor de potencia.

En una implementación del segundo aspecto, la generación de la señal de regulación de voltaje en modo común de una manera de reducción de voltaje en modo común en un período de tiempo sin bloqueo en comparación con el primer modo incluye: generar la señal de regulación de voltaje en modo común para establecer un voltaje en modo común a cero en el período de tiempo sin bloqueo.

En una implementación del segundo aspecto, la generación de la señal de regulación de voltaje en modo común de una manera de reducción de voltaje en modo común en un período de tiempo sin bloqueo en comparación con el primer modo incluye: generar la señal de regulación de voltaje en modo común para establecer un voltaje en modo común en un voltaje escalonado graduado en el período de tiempo sin bloqueo, donde el voltaje escalonado graduado cambia gradualmente de un primer valor de voltaje a cero y cambia gradualmente de cero a un segundo valor de voltaje con el tiempo, y el primer valor de voltaje es diferente del segundo valor de voltaje.

Se puede entender que el sistema inversor proporcionado en el segundo aspecto está configurado para implementar el método proporcionado en el primer aspecto. Por lo tanto, la explicación o descripción del primer aspecto también es aplicable al segundo aspecto. Por lo tanto, para conocer los efectos beneficiosos que se pueden lograr en el segundo aspecto, consulte los efectos beneficiosos en el método correspondiente. Los detalles no se describen de nuevo en la presente memoria.

Estos aspectos y otros aspectos de la presente invención son más simples y fáciles de entender en las descripciones de (una pluralidad de) realizaciones a continuación.

Breve descripción de los dibujos

Con referencia a los dibujos adjuntos y a las siguientes descripciones detalladas, lo anterior y otras características, ventajas y aspectos de las realizaciones de esta descripción se hacen más evidentes. En los dibujos adjuntos, los mismos o similares números de referencia indican los mismos o similares elementos. La FIG. 1 es un diagrama esquemático de un circuito de un inversor trifásico convencional de tres niveles; La FIG. 2 es un diagrama esquemático de una forma de onda de señal y una forma de onda de salida de un inversor trifásico de tres niveles en modulación SPWM;

La FIG. 3A es un diagrama esquemático de comparación entre una forma de onda de una onda de modulación en DPWM convencional y una forma de onda de una onda de modulación en SPWM;

La FIG. 3B es un diagrama esquemático de un voltaje de salida de ejemplo y un voltaje de salida filtrado de un inversor trifásico de tres niveles en modulación DPWM;

La FIG. 3C es un diagrama esquemático de comparación entre una forma de onda de una corriente de rizado en un condensador de barra colectora en un lado de corriente continua en un esquema de modulación DPWM convencional y una forma de onda de una corriente de rizado en un condensador de barra colectora en un lado de corriente continua en un esquema de modulación SPWM;

La FIG. 4A es un diagrama esquemático de un sistema de generación de energía fotovoltaica que puede implementarse en algunas realizaciones de esta descripción;

La FIG. 4B es un diagrama esquemático de un dispositivo inversor y un dispositivo de nivel inferior en la FIG.

4A;

La FIG. 5 es un diagrama de bloques de un proceso de un método de control de un inversor multinivel trifásico según algunas realizaciones de esta descripción;

La FIG. 6 es un diagrama de curvas de valores válidos de corrientes de rizado en SPWM y DPWM en diferentes relaciones de modulación según algunas realizaciones de esta descripción;

La FIG. 7 es un diagrama de flujo esquemático de un proceso de ejemplo de generación de una señal de regulación de voltaje en modo común;

La FIG. 8 es un diagrama de flujo esquemático de un proceso de ejemplo de generación de una señal de regulación de voltaje en modo común en un segundo modo;

La FIG. 9A es un diagrama esquemático de un ejemplo de una señal de regulación de voltaje en modo común en un primer modo según algunas realizaciones de esta descripción;

De la FIG. 9B a la FIG. 9D son diagramas esquemáticos de ejemplos de una señal de regulación de voltaje en modo común en un segundo modo según algunas realizaciones de esta descripción;

La FIG. 10A es un diagrama esquemático de ejemplos de una señal de regulación de voltaje en modo común y una señal de regulación compuesta en modulación DPWM convencional;

La FIG. 10B es un diagrama esquemático de ejemplos de una señal de regulación de voltaje en modo común y una señal de regulación compuesta según algunas realizaciones de esta descripción; y

La FIG. 11 es un diagrama de bloques esquemático de un dispositivo 1000 de ejemplo que puede usarse para implementar algunas realizaciones de esta descripción.

Descripción de las realizaciones

A continuación se describen con detalle las realizaciones de la presente descripción con referencia a los dibujos adjuntos. Aunque algunas realizaciones de esta descripción se muestran en los dibujos adjuntos, se debe entender que esta descripción puede implementarse en varias formas y no debe interpretarse como una limitación de las realizaciones descritas en la presente memoria. En su lugar, estas realizaciones se proporcionan para una comprensión más completa y exhaustiva de esta descripción. Debe entenderse que los dibujos y realizaciones adjuntos de esta descripción se usan simplemente como ejemplos y no pretenden limitar el alcance de protección de esta descripción.

En las descripciones de realizaciones de esta descripción, el término "que incluye" y términos similares al mismo se entenderán como inclusión abierta, es decir, "que incluye pero no limitado a". El término "en función de" debe entenderse como "al menos parcialmente en función de". El término "una realización" o "esta realización" debe entenderse como "al menos una realización". Los términos "primero", "segundo" y similares pueden indicar objetos diferentes o el mismo objeto. Lo siguiente puede incluir además otras definiciones explícitas e implícitas.

La FIG. 1 es un diagrama esquemático de un circuito de un inversor trifásico convencional de tres niveles. El inversor trifásico de tres niveles de la FIG. 1 puede incluir tres ramas de fase, es decir, una fase A, una fase B y una fase C. La rama de fase A incluye dispositivos de conmutación: Ta1, Ta2, Ta3 y Ta4. La rama de la fase B incluye los dispositivos de conmutación: Tb1, Tb2, Tb3 y Tb4. La rama de fase C incluye dispositivos de conmutación: Tc1, Tc2, Tc3 y Tc4. Los puntos intermedios (es decir, un nodo entre Ta2 y Ta3, un nodo entre Tb2 y Tb3, y un nodo entre Tc2 y Tc3) de la rama de fase A, la rama de fase B y la rama de fase C generan respectivamente voltajes de fase correspondientes:ua, ub,yuc.Para que el inversor de tres niveles pueda generar tres niveles de voltajes de fase, un nodo entre los dispositivos de conmutación: Ta1 y Ta2 de la rama de fase A y un nodo entre los dispositivos de conmutación: Ta3 y Ta4 de la rama de fase A están conectados por separado a un nodo entre los condensadores de barra colectora:CduyCdiusando un diodo. La rama de fase B y la rama de fase C también tienen una estructura de conexión similar a la rama de fase A. Como se describió anteriormente, para controlar el inversor de la FIG. 1 para generar la energía de corriente alterna esperada, se puede usar una tecnología SPWM para controlar el inversor.

La FIG. 2 es un diagrama esquemático de una forma de onda de señal y una forma de onda de salida de un inversor trifásico de tres niveles en un esquema de modulación SPWM. Para mayor brevedad y claridad, la FIG. 2 muestra solo ejemplos de varias señales y formas de onda de salida relacionadas con la rama de fase A. Se puede entender que la rama de fase B y la rama de fase C tienen señales similares y formas de onda de salida similares. Las señales de conmutación de los cuatro dispositivos de conmutación: Ta1, Ta2, Ta3 y Ta4 de la rama de fase A se generan todos en función de la comparación entre una onda de modulación y una portadora. En esta memoria descriptiva, los valores de la onda de modulación y de la portadora pueden ser ambos valores estándar normalizados. Cuando una onda de modulación M en forma sinusoidal es mayor que una portadora triangular superior C1, una puerta del dispositivo de conmutación de fase Ta1 recibe una señal de encendido de alto nivel como señal de conmutación. Cuando la onda de modulación es menor que la portadora triangular superior, la puerta del dispositivo de conmutación de fase Ta1 recibe una señal de apagado de bajo nivel como señal de conmutación. Cuando la onda de modulación es mayor que una portadora triangular inferior C1, una puerta del dispositivo de conmutación de fase Ta2 recibe una señal de encendido de alto nivel como señal de conmutación. Cuando la onda de modulación es menor que la portadora triangular inferior, la puerta del dispositivo de conmutación de fase Ta2 recibe una señal de encendido de bajo nivel como señal de conmutación. Una señal de conmutación del dispositivo de conmutación Ta3 es complementaria a la señal de conmutación del dispositivo de conmutación Ta1. Una señal de conmutación del dispositivo de conmutación Ta4 es complementaria a la señal de conmutación del dispositivo de conmutación Ta2. Por lo tanto, el voltaje de salidauamostrado en un segundo diagrama de forma de onda en la FIG. 2 se puede obtener en un nodo de salida de la rama de fase A. El voltaje de salida filtrado tiene una forma de onda similar a una onda sinusoidal. La rama de fase B y la rama de fase C también tienen señales de conmutación y salida similares. Para la rama de fase B y la rama de fase C, solo es necesario realizar un desplazamiento de fase en las ondas de modulación de 120° y 240° respectivamente. Las señales de conmutación y los voltajes de salida se obtienen en consecuencia a través de la comparación de las portadoras con las ondas de modulación obtenidas después del cambio de fase.

Como se describió anteriormente, en el esquema de modulación SPWM, el dispositivo de conmutación en cada rama de fase del inversor necesita realizar una operación de conmutación en casi cada ciclo de conmutación.

Por lo tanto, puede existir una pérdida de conmutación relativamente grande cuando se realiza una operación de conmutación de alta frecuencia. En esta memoria descriptiva, el ciclo de conmutación y un ciclo de portadora tienen el mismo significado y pueden usarse alternativamente.

Reemplazar la modulación SPWM con modulación DPWM puede suprimir eficazmente una pérdida de conmutación de alta frecuencia en un proceso de operación del inversor. La FIG. 3A es un diagrama esquemático de comparación entre una forma de onda de una onda de modulación en DPWM y una forma de onda de una onda de modulación en SPWM. La FIG. 3B muestra un voltaje de salidaVazen un nodo de salida de fase A en la modulación DPWM y un voltaje de fase de salida filtradaVaode la fase A. La FIG. 3C es un diagrama de comparación entre una forma de onda de una corriente de rizado en un condensador de barra colectora en un lado de corriente continua en un esquema de modulación DPWM convencional y una forma de onda de una corriente de rizado en un condensador de barra colectora en un lado de corriente continua en un esquema de modulación SPWM.

Como se muestra en la FIG. 3A, en el esquema de modulación DPWM, la onda de modulación en DPWM se fija en 1 en un período de tiempo en cada ciclo de la onda de modulación DPWM, por ejemplo, en un período de tiempo con bloqueo de aproximadamente 1/3 de un ciclo de una onda fundamental, para que la onda de modulación siempre sea mayor que la portadora en el período de tiempo. De esta manera, como se muestra en la FIG. 3B, el voltajeVazen el nodo de salida de la fase A siempre se fija en un voltaje de barra colectora positivo o un voltaje de barra colectora negativo en este período de tiempo. La fase B y la fase C tienen casos similares. La onda de modulación se fija en 1 en un período de tiempo. La rama de fase de la fase correspondiente no tiene una operación de conmutación en este período de tiempo, lo que reduce efectivamente la pérdida de conmutación. Por lo tanto, el esquema de modulación DPWM tiene ventajas obvias en la eficiencia del sistema.

Sin embargo, en comparación con el esquema de modulación SPWM, el esquema DPWM también tiene algún impacto adverso. Como se muestra en la FIG. 3C, una corriente de rizado en un condensador de barra colectora en un lado de corriente continua puede incrementarse significativamente en el esquema de modulación DPWM. Para suprimir la corriente de rizado, es necesario aumentar aún más el tamaño del condensador de barra colectora, lo que aumenta los costes totales del inversor.

Actualmente, para suprimir una corriente de rizado aumentada en el esquema de modulación DPWM y evitar un aumento de los condensadores de barra colectora al mismo tiempo, generalmente, se usan dos métodos. Un método es conmutar entre el esquema de modulación DPWM y el esquema de modulación SPWM en función de una magnitud de la corriente de rizado en el condensador de barra colectora. Para ser más específico, cuando la corriente de rizado es relativamente grande, se usa el esquema de modulación SPWM; o de lo contrario, se usa el esquema de modulación DPWM, para evitar una corriente de rizado excesivamente grande. En este método, se debe usar el esquema de modulación SPWM en lugar del esquema de modulación DPWM. No existe ningún período con tiempo bloqueo en el esquema de modulación SPWM. Por lo tanto, aumenta la pérdida de conmutación y se reduce la eficiencia de conversión del inversor. El otro método es reducir adecuadamente la duración en la que la onda de modulación DPWM se fija en 1, para reducir una magnitud en modo común en la onda de modulación DPWM, suprimiendo así el aumento de la corriente de rizado. El segundo método intenta reducir la corriente de rizado y mantener las ventajas de la DPWM en la eficiencia de conversión en la mayor medida posible. Aunque en un segundo método no existe un período de tiempo con bloqueo sin operación de conmutación, la pérdida de conmutación sigue aumentando inevitablemente debido a que se acorta el período de tiempo con bloqueo. Se puede aprender que la tecnología DPWM actual tiene el problema de que no se pueden considerar simultáneamente la reducción de la pérdida de conmutación y la supresión de la corriente de rizado.

Para resolver el problema anterior, las realizaciones de esta descripción proporcionan un nuevo método de control de un inversor multinivel trifásico. Los estudios indican que, si bien la corriente de rizado en el esquema de modulación SPWM es significativamente menor que la del esquema de modulación DPWM en la mayoría de las condiciones de funcionamiento, la corriente de rizado en el condensador de barra colectora en el esquema de modulación DPWM es menor que la del esquema de modulación SPWM en algunas condiciones de funcionamiento, especialmente cuando el radio de modulación es relativamente grande. En otras palabras, la contribución de una magnitud de regulación de voltaje en modo común de la onda de modulación DPWM a la corriente de rizado está en realidad relacionada con una magnitud de la relación de modulación. Sobre esta base, una señal de regulación de voltaje en modo común de la onda de modulación DPWM se puede determinar o regular de manera adaptativa a través de la determinación de la relación de modulación en función de la relación de modulación y un umbral de relación de modulación, para obtener la onda de modulación en el esquema de modulación DPWM. De esta manera, cuando se reduce la pérdida de conmutación y se mejora la eficiencia, la corriente de rizado en el condensador de barra colectora se puede mantener a un nivel relativamente bajo. De esta manera no es necesario aumentar el condensador de barras, reduciendo así los costes del sistema.

Para que un experto en la técnica comprenda mejor las soluciones técnicas proporcionadas en las realizaciones de esta solicitud, a continuación se describe primero un escenario de aplicación de ejemplo de esta solicitud.

La FIG. 4A es un diagrama esquemático de un sistema 100 de generación de energía fotovoltaica que puede implementarse en algunas realizaciones de esta descripción. Se debe tener en cuenta que el escenario de aplicación de esta solicitud no se limita a ello. El escenario de aplicación incluye cualquier escenario en el que sea necesario convertir energía de corriente continua en energía de corriente alterna trifásica, por ejemplo, una central eléctrica distribuida de tamaño pequeño o mediano o una fuente de alimentación UPS.

El sistema 100 de generación de energía fotovoltaica incluye un módulo 110 fotovoltaico, un dispositivo 120 convertidor para conversión CC-CC, un dispositivo 130 inversor para conversión CC-CA, un transformador 140 y una red 150 eléctrica. El módulo 110 fotovoltaico puede ser un conjunto de baterías fotovoltaicas en una central eléctrica fotovoltaica de gran tamaño. Alternativamente, el módulo 110 fotovoltaico puede ser un paquete de baterías fotovoltaicas domésticas. El módulo 110 fotovoltaico está conectado a un lado de entrada del dispositivo 120 convertidor. El dispositivo 120 convertidor convierte un voltaje de corriente continua recibido en otro voltaje de corriente continua. Un lado de salida del dispositivo 120 convertidor puede acceder al dispositivo 130 inversor en serie o en paralelo. El dispositivo 130 inversor está configurado para convertir energía de corriente continua generada por el módulo 110 fotovoltaico en la energía de corriente alterna trifásica. El dispositivo 130 inversor puede ser cualquier tipo adecuado de inversor, por ejemplo, un inversor de cadena o un inversor centralizado. Posteriormente, el dispositivo 130 inversor se conecta al transformador 140. El transformador 140 puede convertir una salida de voltaje del dispositivo 130 inversor en un voltaje de red eléctrica, para introducir energía al sistema de red eléctrica o al sistema 150 fuera de la red.

La FIG. 4B es un diagrama esquemático de un dispositivo 130 inversor y un dispositivo de nivel inferior en la FIG. 4A. El dispositivo 130 inversor incluye un inversor 131 multinivel trifásico, un aparato 132 de control, un componente 133 de condensador de barra colectora y un componente 134 de filtrado. Específicamente, el condensador 133 de barra colectora puede estar conectado a un componente en un lado de corriente continua, por ejemplo, el dispositivo 120 convertidor o el módulo 110 fotovoltaico, y además conectado a un lado de entrada del inversor 131, para recibir la energía de corriente continua generada por el módulo 110 fotovoltaico e introducir la energía de corriente continua al inversor 131. El inversor 131 puede incluir un dispositivo de conmutación semiconductor. El dispositivo de conmutación semiconductor se controla para convertir la energía de corriente continua del lado de corriente continua a la energía de corriente alterna requerida. Por ejemplo, el inversor 131 puede ser el inversor trifásico de tres niveles que se muestra en la FIG. 1. Sin embargo, esta descripción no se limita a ello. El inversor 131 puede ser un inversor multinivel trifásico con otra magnitud adecuada de niveles. Un lado de salida del inversor 131 está conectado al componente 134 de filtrado. El componente 134 de filtrado proporciona un voltaje filtrado al dispositivo de nivel inferior, por ejemplo, el transformador 140 y la red 150 eléctrica. Para mayor brevedad y claridad, la FIG. 4B muestra solo la salida de una sola fase. El aparato 132 de control puede implementar el control en el dispositivo de conmutación semiconductor en el inversor 131. El aparato 132 de control recibe una magnitud eléctrica detectada necesaria para el control, por ejemplo, un voltaje de salida o una corriente de salida. Alternativamente, el aparato 132 de control también puede recibir otra magnitud eléctrica que indique un estado del circuito. El aparato 132 de control puede controlar el encendido/apagado del dispositivo de conmutación semiconductor en el inversor 131.

La FIG. 5 es un diagrama de flujo esquemático de un método 500 de control de un inversor 131 multinivel trifásico según una realización de esta descripción. El método 500 se puede implementar en el dispositivo 130 inversor en la FIG. 4A y la FIG. 4B, y lo realiza el aparato 132 de control. Se puede entender que los aspectos descritos en la FIG. 4 pueden aplicarse al método 500. Para fines de análisis, el método 500 se describe con referencia a la FIG. 4A y la FIG. 4B.

En un bloque 501, el aparato 132 de control determina la relación de modulación en función de la salida del inversor 131 multinivel trifásico. La relación de modulación indica una relación entre un valor de amplitud de una onda de modulación sinusoidal en modulación de ancho de pulso y un valor de amplitud de una portadora. En el campo de las tecnologías de electrónica de potencia, la relación de modulación del inversor generalmente indica una relación entre un valor de amplitud de una onda de modulación y un valor de amplitud de una portadora. La relación de modulación refleja esencialmente una relación de conversión entre una entrada de voltaje de barra colectora de corriente continua al inversor y un voltaje de salida de corriente alterna generado por el inversor. En la modulación SPWM, la relación de modulación indica una relación entre un valor de amplitud de una onda de modulación sinusoidal y un valor de amplitud de una portadora. La modulación DPWM es en realidad una solución mejorada de la modulación SPWM. La onda de modulación en la DPWM generalmente se forma a través de la superposición de la onda de modulación sinusoidal y un componente en modo común en la SPWM. Las ondas de modulación sinusoidales de fases con diferencias de fase en la SPWM corresponden a voltajes en modo diferencial en voltajes de fase de fases en el inversor multinivel trifásico. Por lo tanto, una onda de modulación sinusoidal de cada fase también puede denominarse componente en modo diferencial. El componente en modo común corresponde a un voltaje en modo común en los voltajes de fase de las fases. Sin embargo, el componente en modo común no contribuye a un voltaje de línea a línea del inversor. Por lo tanto, la relación de modulación en DPWM sigue siendo la relación entre el valor de amplitud de la onda de modulación sinusoidal como componente en modo diferencial y el valor de amplitud de la portadora. Se puede aprender que, para determinar la relación de modulación en la modulación DPWM, generalmente es necesario determinar la onda de modulación sinusoidal y la portadora.

Por ejemplo, el aparato 132 de control puede predefinir la portadora para la modulación de ancho de pulso. Por ejemplo, el aparato 132 de control puede predefinir un valor de amplitud y una frecuencia de una portadora triangular. Para ver un ejemplo de la portadora, consulte la onda de modulación de fase A en la FIG. 2 y las portadoras: C1 y C2 en las portadoras. Se puede entender que la portadora de la FIG. 2 es simplemente un ejemplo. Se pueden usar otras formas adecuadas de portadoras (por ejemplo, una sola portadora con un valor máximo de 1 y un valor mínimo de -1). Para obtener un voltaje de salida más cercano a una onda sinusoidal, la frecuencia de la portadora puede ser mucho mayor que la frecuencia de la onda de modulación. Por ejemplo, la frecuencia de la onda de modulación es de 50 hercios y la frecuencia de la portadora puede ser de hasta miles de hercios.

Por ejemplo, el aparato 132 de control puede obtener una onda de modulación sinusoidal en función de una magnitud eléctrica de salida del inversor 131. La magnitud eléctrica de salida incluye, por ejemplo, un voltaje de salida y una corriente de salida del inversor. Una implementación específica de la magnitud eléctrica de salida está relacionada con una manera de control del inversor. Por ejemplo, cuando el inversor usa un control de circuito cerrado, la magnitud eléctrica de salida puede indicar una diferencia entre una magnitud eléctrica de salida real (por ejemplo, obtenida usando un aparato de detección) del inversor 131 y una magnitud eléctrica de salida de referencia predefinida. Cuando el inversor usa control de bucle abierto, la magnitud eléctrica de salida puede indicar directamente una magnitud eléctrica de salida de referencia predefinida. En algunas realizaciones, el aparato 132 de control puede determinar el valor de amplitud de la onda de modulación sinusoidal en función de la magnitud eléctrica de salida, y obtener la relación de modulación a través del cálculo de la relación del valor de amplitud de la onda de modulación sinusoidal con el valor de amplitud predefinido de la portadora. Se puede aprender que, cuando la magnitud eléctrica de salida cambia o varía automáticamente con la fluctuación del voltaje de barra colectora, la relación de modulación también cambia en consecuencia.

En un bloque 502, el aparato 132 de control genera, en función de la relación de modulación y un umbral de relación de modulación, una señal de regulación de voltaje en modo común para regular un voltaje en modo común en voltajes de fase del inversor 131 multinivel trifásico. Por ejemplo, la onda de modulación en la DPWM generalmente se forma a través de la superposición de la onda de modulación sinusoidal como componente en modo diferencial y la señal de regulación de voltaje en modo común (es decir, el componente en modo común) para regular el voltaje en modo común en los voltajes de fase. La señal de regulación de voltaje en modo común se superpone a la onda de modulación sinusoidal. La onda de modulación en la DPWM se fija en 1 en una parte de un período de tiempo en cada ciclo, por ejemplo, 1/3 de cada ciclo. Por lo tanto, un dispositivo de conmutación de cada fase no tiene una operación de conmutación en un período de tiempo específico en cada ciclo de la onda de modulación, reduciendo así la pérdida de conmutación. En otras palabras, generalmente, después de determinar la onda de modulación sinusoidal y el período de tiempo con bloqueo, la señal de regulación de voltaje en modo común se puede determinar a través del cálculo. El período de tiempo con bloqueo se puede predefinir según un requisito.

Inyectar la señal de regulación de voltaje en modo común a la onda de modulación puede facilitar la reducción de la pérdida de conmutación, pero también causa un impacto adverso. Generalmente, la corriente de rizado en el condensador de barra colectora aumenta debido a la existencia de la señal de regulación de voltaje en modo común. Como se describió anteriormente, una solución actual es conmutar la modulación DPWM a la modulación SPWM cuando la corriente de rizado es relativamente grande. En otras palabras, cuando la corriente de rizado es relativamente grande, la señal de regulación de voltaje en modo común ya no se inyecta a la onda de modulación. Otra solución es reducir el período de tiempo en el que la onda de modulación se fija en 1 en un proceso de modulación DPWM, reduciendo así la señal de regulación de voltaje en modo común inyectada. Aparentemente, en ambos métodos, la pérdida de conmutación aumenta y la eficiencia total se reduce.

Sin embargo, los estudios encuentran que, en la modulación DPWM, la corriente de rizado en el condensador de barra colectora depende no solo de la señal de regulación de voltaje en modo común en la onda de modulación, sino que también está relacionada con la magnitud de la relación de modulación. En particular, la corriente de rizado en el esquema de modulación DPWM no siempre es mayor que en el esquema de modulación SPWM en todas las condiciones de funcionamiento. Por ejemplo, la corriente de rizado en el condensador de barra colectora en el esquema de modulación DPWM es menor que en el esquema de modulación SPWM en algunas condiciones de funcionamiento, especialmente cuando la relación de modulación es relativamente grande. En otras palabras, la corriente de rizado en el condensador de barra colectora no aumenta siempre debido a la señal de regulación de voltaje en modo común. Una razón para este caso es que, cuando la relación de modulación es relativamente grande, es decir, cuando la relación entre el valor de amplitud de la onda de modulación sinusoidal y el valor de amplitud de la portadora es relativamente grande, para obtener una onda de modulación que se fija en 1 en una parte de un período de tiempo en la DPWM, se invierte una polaridad (o una dirección de inyección) de la señal de regulación de voltaje en modo común. La señal de regulación de voltaje en modo común invertida facilita la reducción de la corriente de rizado en el condensador de barra colectora.

La FIG. 6 es un diagrama de curvas de valores válidos de corrientes de rizado en SPWM y DPWM en diferentes relaciones de modulación. En la FIG. 6, un eje lateral representa la relación de modulación en la SPWM y la DPWM, y un eje longitudinal representa un valor válido de la corriente de rizado en el condensador de barra colectora. Se puede aprender que, con un aumento de la relación de modulación, la corriente de rizado en la modulación SPWM siempre está en una tendencia ascendente; y la corriente de rizado en la modulación DPWM aumenta con el aumento de la relación de modulación cuando la relación de modulación es relativamente pequeña, y disminuye con el aumento de la relación de modulación cuando la relación de modulación es relativamente grande. Una vez que la relación de modulación alcanza un umbral de relación de modulación específico, la corriente de rizado en la modulación DPWM es menor que la corriente de rizado en la modulación SPWM. Por ejemplo, el umbral de relación de modulación puede ser una relación de modulación en una intersección de una curva SPWM y una curva DPWM en la FIG. 6.

Sobre esta base, en esta realización de esta descripción, el aparato 132 de control puede facilitar la determinación de la señal de regulación de voltaje en modo común en función de la relación de modulación y el umbral de relación de modulación, para que la señal de regulación de voltaje en modo común se regule para facilitar la supresión de la corriente de rizado en el condensador de barra colectora. Por ejemplo, el aparato 132 de control puede ayudar a mejorar o regular la señal de regulación de voltaje en modo común en función de un resultado de comparación o una diferencia entre la relación de modulación y el umbral de relación de modulación. Por ejemplo, cuando la relación de modulación excede el umbral de relación de modulación, se puede generar una señal de regulación de voltaje en modo común relativamente grande. Cuanto más exceda la relación de modulación el umbral de relación de modulación, mayor puede ser la señal de ajuste de voltaje en modo común. Por lo tanto, el período de tiempo con bloqueo sin la operación de conmutación se puede obtener en la mayor medida posible, para reducir la pérdida de conmutación y suprimir la corriente de rizado en el condensador de barra colectora. Alternativamente, cuando la relación de modulación es menor que el umbral de relación de modulación, se puede generar una señal de regulación de voltaje en modo común relativamente pequeña. Cuanto menor sea la relación de modulación con respecto al umbral de relación de modulación, menor puede ser la señal de regulación de voltaje en modo común. De esta forma se reduce al máximo la corriente de rizado en el condensador de barra colectora. Aparentemente, a diferencia de la modulación DPWM convencional y diferente de una manera mejorada de la modulación DPWM convencional de eliminar o reducir directamente la señal de regulación de voltaje en modo común, en esta realización de esta descripción, la señal de regulación de voltaje en modo común se puede regular automáticamente de manera adaptativa para equilibrar tanto la pérdida de conmutación como la corriente de rizado en el condensador de barra colectora, optimizando así el esquema de modulación DPWM.

En un bloque 503, el aparato 132 de control suma la señal de regulación de voltaje en modo común generada y una señal de regulación de voltaje en modo diferencial para regular un voltaje en modo diferencial en los voltajes de fase del inversor 131 multinivel trifásico, para obtener una señal de regulación compuesta. La señal de regulación compuesta se presenta como una onda de modulación para modulación de ancho de pulso discontinua. Por ejemplo, una señal de regulación de voltaje en modo diferencial de cada fase se usa para regular el voltaje en modo diferencial en los voltajes de fase de las fases, y corresponde a la onda de modulación sinusoidal de cada fase mencionada en el bloque 501. Para obtener la onda de modulación para implementar la modulación de ancho de pulso discontinua DPWM, la señal de regulación de voltaje en modo diferencial y la señal de regulación de voltaje en modo común pueden superponerse, para generar la señal de regulación compuesta. La onda de modulación DPWM representada usando la señal de regulación compuesta se fija en 1 en una parte de un período de tiempo en un ciclo de cada onda de modulación, y además tiene un componente en modo común optimizado. En otras palabras, la corriente de rizado en el condensador de barra colectora no aumenta debido al componente en modo común optimizado.

En un bloque 504, el aparato 132 de control genera, en función de la señal de regulación compuesta, señales de control para controlar conmutaciones de fases del inversor 131 multinivel trifásico. Por ejemplo, la señal de regulación compuesta que indica una onda de modulación se puede comparar con una señal portadora, para obtener una señal de control para controlar el encendido/apagado de un conmutador de cada fase. Debido a que el componente en modo común en la onda de modulación se puede optimizar de una manera de regulación adaptativa, cuando es controlado por la señal de control correspondiente a la onda de modulación, un conmutador de cada fase tiene ventajas de la modulación DPWM, es decir, reduce la pérdida de conmutación usando el período de tiempo con bloqueo sin la operación del conmutador, y también suprime la corriente de rizado en el condensador de barra colectora a un nivel relativamente bajo. La FIG. 7 es un diagrama de flujo esquemático de un proceso de ejemplo de generación de una señal de regulación de voltaje en modo común. El proceso mostrado en la FIG. 7 puede implementarse en el bloque 502 de la FIG. 5.

En un bloque 701, el aparato 132 de control puede comparar la relación de modulación con el umbral de relación de modulación, para determinar si la relación de modulación no es menor que el umbral de relación de modulación. Por ejemplo, como se describió anteriormente, el impacto de la señal de regulación de voltaje en modo común en un rizado del condensador de barra colectora se ve afectado por la relación de modulación. Cuando la relación de modulación supera un umbral específico, la señal de regulación de voltaje en modo común facilita la supresión del rizado del condensador de barra colectora. Por lo tanto, el aparato 132 de control puede comparar directamente la relación de modulación con el umbral de relación de modulación, y determinar en función de un resultado de comparación cómo determinar la señal de regulación de voltaje en modo común. De esta manera, la generación de la señal de regulación de voltaje en modo común se puede regular de manera adaptativa de una manera simple y rápida.

En un bloque 702, cuando la relación de modulación no es menor que el umbral de relación de modulación, el aparato 132 de control genera la señal de regulación de voltaje en modo común en un primer modo. Por ejemplo, que la relación de modulación no sea menor que el umbral de relación de modulación indica que la señal de regulación de voltaje en modo común o el voltaje en modo común facilita la reducción de la corriente de rizado del voltaje de barra colectora. Por lo tanto, el primer modo puede usarse durante la generación de la señal de regulación de voltaje en modo común. El primer modo puede ser un modo de generación de la señal de regulación de voltaje en modo común en la modulación DPWM convencional. Para ver un ejemplo del primer modo, consulte la FIG. 9A. La FIG. 9A es un diagrama esquemático de un ejemplo de la señal de regulación de voltaje en modo común en el primer modo. Por ejemplo, el primer modo puede ser un modo de obtener la señal de regulación de voltaje en modo común en la modulación DPWM convencional. Específicamente, la señal de regulación de voltaje en modo común en el primer modo se puede determinar a través del cálculo o de otra manera adecuada en función de la señal de regulación de voltaje en modo diferencial (es decir, una onda de modulación sinusoidal) en la onda de modulación en la DPWM y una ubicación o una fase y duración del período de tiempo con bloqueo cuando se fija en 1. Más específicamente, por ejemplo, se puede predefinir una onda de modulación DPWm esperada de cada fase. La onda de modulación en una sección predefinida se fija en 1. La onda de modulación en otra sección puede ser la misma que la onda de modulación SPWM, es decir, la onda de modulación sinusoidal. Se resta una magnitud de la onda de modulación sinusoidal de una fase correspondiente de una magnitud de la onda de modulación DPWM esperada de cada fase, para obtener una pluralidad de diferencias. Las diferencias corresponden respectivamente a magnitudes adicionales necesarias para fijar las ondas de modulación de fases en la pluralidad de fases en 1. Además, estas diferencias se combinan para obtener la señal de regulación de voltaje en modo común en el primer modo. Se puede entender que el primer modo no está limitado a las descripciones anteriores, y puede ser otro modo adecuado de la modulación DPWM, siempre que cada fase esté fijada dentro de un período de tiempo predeterminado de un solo ciclo de onda sinusoidal o una parte de un ciclo de conmutación sin una operación de conmutación.

En un bloque 703, cuando la relación de modulación no es menor que el umbral de relación de modulación, el aparato 132 de control genera la señal de regulación de voltaje en modo común en un segundo modo. Un voltaje en modo común en el segundo modo se reduce en al menos una parte de un período de tiempo en comparación con un voltaje en modo común en el primer modo. Por ejemplo, que la relación de modulación sea menor que el umbral de relación de modulación indica que una corriente de rizado de un voltaje de barra colectora aumenta debido a la señal de regulación de voltaje en modo común o del voltaje en modo común. Por lo tanto, la señal de regulación de voltaje en modo común puede generarse en el segundo modo diferente del primer modo. El voltaje en modo común en el segundo modo es menor que el voltaje en modo común en el primer modo en al menos una parte de un período de tiempo, para reducir un impacto adverso en la corriente de rizado.

La FIG. 8 es un diagrama de flujo esquemático de un proceso de ejemplo de generación de una señal de regulación de voltaje en modo común en un segundo modo. El proceso mostrado en la FIG. 8 se puede implementar en el bloque 703 de la FIG. 7.

En un bloque 801, el aparato 132 de control determina si un período de tiempo a controlar pertenece a un período de tiempo con bloqueo o a un período de tiempo sin bloqueo. Para obtener un ejemplo del período con bloqueo, consulte un período de tiempo en el que la onda de modulación DPWM en la FIG. 3A se fija en 1. Este período de tiempo se puede especificar de antemano de una manera predefinida. Por ejemplo, este período de tiempo puede ser 1/3 del ciclo de onda de modulación sinusoidal en dos lados de un momento pico y un momento valle. Con referencia a la FIG. 9A, el período de tiempo con bloqueo corresponde a un período de tiempo B y a un período de tiempo D en la señal de regulación de voltaje en modo común, y el período de tiempo sin bloqueo corresponde a un período de tiempo A y a un período de tiempo C en la señal de regulación de voltaje en modo común. La FIG. 9A muestra ejemplos de solo segmentos de un solo ciclo. Esto también es aplicable a otros ciclos. En otras palabras, la onda de modulación DPWM se fija en 1 debido a la señal de regulación de voltaje en modo común en el período de tiempo B y el período de tiempo D, para que una fase correspondiente no tenga la operación de conmutación en los períodos de tiempo con bloqueo B y D. En la DPWM, el período de tiempo con bloqueo es un período de tiempo de reducción real de la pérdida de conmutación. En otras palabras, la pérdida de conmutación en la DPWM depende de la duración del período de tiempo con bloqueo. Además, debido a que el período de tiempo con bloqueo se especifica de antemano según un requisito, antes de que el aparato 132 de control genere la onda de modulación real, el aparato 132 de control puede determinar si el período de tiempo a controlar está dentro del período de tiempo con bloqueo predeterminado.

En un bloque 802, la señal de regulación de voltaje en modo común se genera de una manera de reducción de voltaje en modo común en un período de tiempo sin bloqueo en comparación con el primer modo. El período de tiempo sin bloqueo usa modulación de ancho de pulso discontinua y tiene una operación de conmutación. Por ejemplo, si el período de tiempo a controlar pertenece a los períodos de tiempo sin bloqueo A y C, indica que la señal de regulación de voltaje en modo común que se generará en este caso es una señal en un período de tiempo que no contribuye a la reducción de la pérdida de conmutación. Además, cuando una relación de modulación de corriente es menor que el umbral de relación de modulación, el voltaje en modo común generado en función de la señal de regulación de voltaje en modo común causa un aumento de la corriente de rizado en el condensador de barra colectora. Por lo tanto, para evitar el aumento de la corriente de rizado, la señal de regulación de voltaje en modo común en los períodos de tiempo sin bloqueo A y C se puede reducir tanto como sea posible.

La FIG. 9B muestra un ejemplo de implementación de la señal de regulación de voltaje en modo común en el segundo modo. En algunas realizaciones de esta descripción, se genera una señal de regulación de voltaje en modo común para establecer un voltaje en modo común a cero en los períodos de tiempo sin bloqueo A y C. Con referencia a la FIG. 9A y la FIG. 9b , se puede aprender que, en comparación con los períodos de tiempo sin bloqueo A y C en el primer modo en la FIG. 9A, un valor absoluto de la señal de regulación de voltaje en modo común en los períodos de tiempo sin bloqueo A y C en el segundo modo en la FIG. 9B se reduce directamente a cero. Por lo tanto, un voltaje en modo común correspondiente se establece en cero. De esta manera se evita en una mayor medida la corriente de rizado causada debido al voltaje en modo común en el período de tiempo sin bloqueo. Sin embargo, se puede entender que las realizaciones de esta descripción no están limitadas a ello. El voltaje en modo común se puede reducir a un voltaje distinto de cero en los períodos de tiempo A y C, siempre que el voltaje en modo común se pueda suprimir hasta un punto específico para reducir la corriente de rizado en el condensador de barra colectora.

La FIG. 9C y la FIG. 9D muestran otro ejemplo de implementación de la señal de regulación de voltaje en modo común en el segundo modo. En algunas realizaciones de esta descripción, se genera una señal de regulación de voltaje en modo común para establecer un voltaje en modo común en un voltaje escalonado graduado en los períodos de tiempo sin bloqueo A y C. El voltaje escalonado graduado cambia gradualmente desde un primer valor de voltaje a cero y cambia gradualmente desde cero a un segundo valor de voltaje con el tiempo. El primer valor de voltaje es diferente del segundo valor de voltaje. Por ejemplo, se puede realizar un procesamiento de cambio lento cuando se suprime el voltaje en modo común en los períodos de tiempo sin bloqueo A y C. Si la señal de regulación de voltaje en modo común en los períodos de tiempo sin bloqueo A y C se establece directamente en cero, se produce un escalón entre el período de tiempo sin bloqueo y el período de tiempo con bloqueo. Este escalón puede causar una oscilación en modo común no esperada. El escalón entre el período de tiempo sin bloqueo y el período de tiempo con bloqueo se puede eliminar a través de un procesamiento de cambio lento en un proceso de reducción de la señal de regulación de voltaje en modo común en los períodos de tiempo sin bloqueo A y C, para evitar la oscilación en modo común. Por ejemplo, la señal de regulación de voltaje en modo común en la que se realiza el procesamiento de cambio lento se puede obtener usando las siguientes ecuaciones.

( ucmvPeríodo de tiempo con bloqueo

u cmv_opt[ / ( t ) *ucmv0 < / ( t ) < 1 Período de tiempo sin bloqueo

En la presente memoria,ucmv_optrepresenta la señal de regulación de voltaje en modo común obtenida después del procesamiento de cambio lento, ucmv representa la señal de regulación de voltaje en modo común en la modulación DPWM convencional o en el primer modo, y f(t) representa un coeficiente de regulación del procesamiento de cambio lento.

Se puede aprender que, en la FIG. 9C y la FIG. 9D, un valor absoluto de la señal de regulación de voltaje en modo común en el segundo modo en los períodos de tiempo sin bloqueo A y C se reduce y aumenta de una manera de cambio gradual. Por lo tanto, el voltaje en modo común se regula de la manera de cambio gradual, evitando así la oscilación en modo común.

En un bloque 803, la señal de regulación de voltaje en modo común se genera de una manera de obtener el voltaje en modo común similar al primer modo cuando el período de tiempo a controlar pertenece a los períodos de tiempo con bloqueo B y D. Por ejemplo, los períodos de tiempo con bloqueo B y D son períodos de tiempo asociados de reducción de la pérdida de conmutación en la DPWM. Se debe evitar la reducción de la señal de regulación de voltaje en modo común en el período de tiempo con bloqueo. Por lo tanto, en este período de tiempo, se puede generar la señal de regulación de voltaje en modo común que es básicamente la misma que la señal de regulación de voltaje en modo común en el primer modo. Por ejemplo, en este período de tiempo, la señal de regulación de voltaje en modo común se puede generar de la manera descrita anteriormente sobre el primer modo. Con referencia a la señal de regulación de voltaje en modo común en el segundo modo mostrado en la FIG. 9B, FIG. 9C y FIG. 9D, una forma de onda de la señal de regulación de voltaje en modo común en los períodos de tiempo B y D en estas figuras es básicamente la misma que una forma de onda de la señal de regulación de voltaje en modo común en el primer modo mostrado en la FIG. 9A en los períodos de tiempo B y D, para garantizar que el período de tiempo con bloqueo para determinar la pérdida de conmutación permanezca sin cambios.

La FIG. 10A es un diagrama de forma de onda de una señal de regulación de voltaje en modo común y una señal de regulación compuesta en la modulación DPWM convencional. La FIG. 10B es un diagrama de forma de onda de una señal de regulación de voltaje en modo común y una señal de regulación compuesta según una realización de esta descripción. Cabe señalar que tanto la FIG. 10A como la FIG. 10B muestran solo formas de onda de ejemplo de señales de regulación compuestas de una fase en tres fases. Se puede aprender que, en comparación con la forma de onda de la señal de regulación compuesta en la modulación DPWM convencional, la forma de onda de la señal de regulación compuesta en una realización de esta descripción cambia solo en un segmento sin bloqueo cuando no se fija en 1, y básicamente permanece igual en el segmento con bloqueo cuando se fija en 1.

De esta manera se pueden obtener ventajas superiores a las tecnologías convencionales. Específicamente, para suprimir la corriente de rizado en el condensador de barra colectora, de la manera convencional anterior, se reduce la señal de regulación de voltaje en modo común y se reduce el período de tiempo con bloqueo de la onda de modulación DPWM, lo que aumenta negativamente la pérdida de conmutación. En esta realización de esta descripción, solo se atenúa la señal de regulación de voltaje en modo común en el período de tiempo sin bloqueo, y se puede seguir manteniendo una pérdida de conmutación relativamente pequeña sin cambiar el período de tiempo con bloqueo. Además, se suprime el aumento de la corriente de rizado en el condensador de barra colectora.

En una realización alternativa de esta descripción, el método 500 de control del inversor 131 multinivel trifásico puede incluir además: el aparato 132 de control recibe un valor detectado relacionado con el inversor 131 multinivel trifásico, y determina el umbral de relación de modulación en función del valor detectado. Por ejemplo, como se describe en la FIG. 6, el umbral de relación de modulación corresponde a la relación de modulación en la intersección (también denominada punto crítico) de la curva SPWM y la curva DPWM. Los estudios indican que el umbral de relación de modulación cambia en diferentes condiciones de funcionamiento. El umbral de relación de modulación está relacionado con varias magnitudes eléctricas del inversor. Estas magnitudes eléctricas incluyen, por ejemplo, un factor de potencia, un voltaje de barra colectora y un voltaje de corriente alterna conectado a la red. Por lo tanto, el aparato 132 de control puede obtener estas magnitudes eléctricas usando un aparato de detección y determinar el umbral de relación de modulación en tiempo real en función de la magnitud eléctrica detectada, para implementar un mejor control DPWM.

En algunas realizaciones de esta descripción, el aparato 132 de control puede recibir un valor detectado de un factor de potencia del inversor 131 multinivel trifásico y determinar un umbral de relación de modulación en función del factor de potencia. Por ejemplo, el umbral de relación de modulación puede determinarse según una condición de funcionamiento real. Existe una fuerte correlación entre el umbral de relación de modulación y el factor de potencia. La siguiente tabla muestra un ejemplo de una relación entre un factor de potencia y un umbral de relación de modulación.

Se puede aprender que el umbral de relación de modulación se reduce gradualmente a medida que aumenta un valor absoluto del factor de potencia. Debido a la existencia de esta fuerte correlación, el umbral de relación de modulación puede determinarse en función del factor de potencia. Cuando se obtiene el factor de potencia, el aparato 132 de control puede determinar un umbral de relación de modulación correspondiente a través del cálculo, o puede determinar un umbral de relación de modulación correspondiente a través de la consulta de una tabla.

En realizaciones de esta descripción, el esquema de modulación DPWM se puede optimizar, para que el inversor multinivel trifásico mantenga una pérdida de conmutación relativamente pequeña mientras reduce la corriente de rizado en el condensador de barra colectora en la mayor medida posible, mejorando así la eficiencia total del inversor y reduciendo los costes.

Para verificar un efecto de mejora de la presente invención, se usa un inversor trifásico de tres niveles como objeto de prueba. Se prueba un estado de optimización de una corriente de rizado en un condensador de barra colectora en varias condiciones de funcionamiento usando el método de la presente invención. La siguiente tabla muestra datos de prueba de la corriente de rizado en el condensador de barra colectora. La prueba indica que en el método de esta descripción, la corriente de rizado en el condensador de barra colectora puede obtener un efecto de optimización de al menos el 6 % a casi el 30 %. La prueba indica que un voltaje de barra colectora más alto indica un mejor efecto de optimización. Debido a que el voltaje de corriente alterna conectado a la red es básicamente constante, el mayor voltaje de barra colectora indica la menor relación de modulación del inversor.

El aparato 132 de control en el dispositivo 130 inversor puede implementarse en una pluralidad de maneras. En algunas realizaciones de esta descripción, el aparato 132 de control puede ser, por ejemplo, un dispositivo de control que incluye una unidad de procesamiento. Alternativamente, el aparato 132 de control puede ser cualquier otro dispositivo que tenga funciones de cálculo y control. Por ejemplo, el aparato 132 de control puede incluir formas de circuito de un circuito analógico y un circuito digital.

La FIG. 11 es un diagrama de bloques esquemático de un dispositivo 1100 de ejemplo que puede usarse para implementar algunas realizaciones de esta descripción. El dispositivo 1100 puede estar configurado para implementar el aparato 132 de control en la FIG. 4B. Como se muestra en la FIG. 11, el dispositivo 1100 incluye una unidad 1101 informática. El dispositivo 1100 puede realizar varias operaciones y procesos adecuados en función de las instrucciones de programas informáticos almacenadas en una memoria de acceso aleatorio (RAM) y/o una memoria de solo lectura (ROM) 1102 o instrucciones de programas informáticos cargadas desde una unidad 1107 de almacenamiento a la RAM y/o la ROM 1102. La RAM y/o la ROM 1102 pueden almacenar además varios programas y datos necesarios para las operaciones del dispositivo 1100. La unidad 1101 informática está conectada a la RAM y/o a la ROM 1102 usando un bus 1103. Una interfaz 1104 de entrada/salida (E/S) también está conectada al bus 1103.

Una pluralidad de componentes en el dispositivo 1100 están conectados a la interfaz 1104 de E/S. Los componentes incluyen: una unidad 1105 de entrada, tal como un teclado o un ratón; una unidad 1106 de salida, tal como varios tipos de pantallas o altavoces; una unidad 1107 de almacenamiento, tal como un disco magnético o un disco compacto; y una unidad 1108 de comunicaciones, tal como un adaptador de red, un módem o un transceptor de comunicaciones inalámbricas. La unidad 1108 de comunicaciones permite que el dispositivo 1100 intercambie información/datos con otro dispositivo a través de una red informática tal como Internet y/o varias redes de telecomunicaciones.

La unidad 1101 informática puede ser varios componentes de procesamiento de propósito general y/o dedicados que tienen capacidades de procesamiento e informáticas. Algunos ejemplos de la unidad 1101 informática incluyen, pero no se limitan a, una unidad central de procesamiento (CPU), una unidad de procesamiento de gráficos (GPU), varios chips informáticos de inteligencia artificial (IA) dedicados, varias unidades informáticas que ejecutan un algoritmo de modelo de aprendizaje automático, un procesador de señal digital (DSP) y cualquier procesador, controlador o microcontrolador adecuado. La unidad 1101 informática realiza varios métodos y procesos descritos anteriormente, por ejemplo, el método 500. Por ejemplo, en algunas realizaciones, el método 500 puede implementarse como un programa de software informático. El programa de software informático está incorporado en un medio legible por máquina, por ejemplo, una unidad 1107 de almacenamiento. En algunas realizaciones, una parte o la totalidad del programa informático se puede cargar y/o instalar en el dispositivo 1100 usando la RAM y/o la ROM y/o la unidad 1108 de comunicaciones. Cuando el programa informático se carga en la RAM y/o la ROM y es ejecutado por la unidad 1101 informática, se pueden realizar uno o más etapas del método 500 descrito anteriormente. Como alternativa, en otras realizaciones, la unidad 1101 informática puede estar configurada para realizar el método 500 de cualquier otra manera adecuada (por ejemplo, usando firmware). El código de programa para implementar el método de esta descripción puede escribirse en cualquier combinación de uno o más lenguajes de programación. El código de programa puede proporcionarse a un procesador o un controlador de un ordenador de propósito general, un ordenador dedicado u otro aparato de procesamiento de datos programable, para que el código de programa sea ejecutado por el procesador o el controlador para implementar las funciones/operaciones especificadas en el diagrama de flujo y/o el diagrama de bloques. El código del programa puede ejecutarse íntegramente en una máquina, parcialmente en una máquina, parcialmente en una máquina como un paquete de software independiente y parcialmente en una máquina remota, o íntegramente en una máquina o servidor remoto.

En esta memoria descriptiva de esta descripción, un medio legible por máquina puede ser un medio físico. El medio puede incluir o almacenar programas para que un sistema, aparato o dispositivo de ejecución de instrucciones los use, o para que una combinación de un sistema, aparato o dispositivo de ejecución de instrucciones los use. El medio legible por máquina puede ser un medio de señal legible por máquina o un soporte de almacenamiento legible por máquina. Un soporte de almacenamiento legible por máquina puede ser, por ejemplo, pero no se limita a, un sistema, aparato o dispositivo electrónico, magnético, óptico, electromagnético, infrarrojo o semiconductor, o cualquier combinación adecuada de los anteriores. Un ejemplo más específico del soporte de almacenamiento legible por máquina incluye una conexión eléctrica en función de una o más líneas, un disco de ordenador portátil, un disco duro, una memoria de acceso aleatorio (RAM), una memoria de solo lectura (ROM), una memoria de solo lectura programable y borrable (EPROM o memoria flash), una fibra óptica, una memoria de solo lectura en disco compacto (CD-ROM) conveniente, un dispositivo de almacenamiento óptico, un dispositivo de almacenamiento magnético o cualquier combinación adecuada de los contenidos anteriores.

Además, aunque las operaciones se describen en un orden particular, esto debe entenderse como un requisito para realizar las operaciones en el orden particular mostrado o en una secuencia, o un requisito para realizar todas las operaciones mostradas en los diagramas para lograr un resultado esperado. En un entorno específico, el procesamiento multitarea y paralelo puede resultar ventajoso. De manera similar, aunque se incluyen varios detalles de implementación específicos en las descripciones anteriores, estos no deben interpretarse como una limitación del alcance de esta descripción. Ciertas características descritas en el contexto de realizaciones independientes también pueden implementarse en combinación en una sola implementación. En cambio, las varias características descritas en el contexto de la sola implementación también pueden implementarse en una pluralidad de implementaciones individualmente o en cualquier subcombinación adecuada.

Aunque el objeto de la presente memoria se ha descrito en un lenguaje específico de las características estructurales y/o los acciones metodológicas, se debe comprender que el objeto definido en las reivindicaciones adjuntas no está limitado necesariamente a las características o los acciones específicas descritas anteriormente. Las características específicas y las acciones descritas anteriormente son simplemente formas de ejemplo de las reivindicaciones.

Claims

REIVINDICACIONES

1. Un método de control de un inversor multinivel trifásico conectado a un condensador de barra colectora de CC en un lado de corriente continua del inversor, comprendiendo el método:

ajustar una relación de modulación en función de la salida del inversor multinivel trifásico, en donde la relación de modulación indica una relación entre un valor de amplitud de una onda de modulación sinusoidal en modulación de ancho de pulso y un valor de amplitud de una portadora;

generar (502), en función de la relación de modulación y de un umbral de relación de modulación, una señal de regulación de voltaje en modo común para regular un voltaje en modo común en voltajes de fase del inversor multinivel trifásico;

sumar (503) la señal de regulación de voltaje en modo común y una señal de regulación de voltaje en modo diferencial para regular un voltaje en modo diferencial en los voltajes de fase del inversor trifásico multinivel, para obtener una señal de regulación compuesta, en donde la señal de regulación compuesta se presenta como una onda de modulación para modulación de ancho de pulso discontinua; y

generar (504), en función de la señal de regulación compuesta, señales de control para controlar conmutaciones de fases del inversor multinivel trifásico, en donde la generación (502), en función de la relación de modulación y de un umbral de relación de modulación, de una señal de regulación de voltaje en modo común comprende:

generar (702) la señal de regulación de voltaje en modo común en un primer modo cuando la relación de modulación no es menor que el umbral de relación de modulación; y

generar (703) la señal de regulación de voltaje en modo común en un segundo modo cuando la relación de modulación es menor que el umbral de relación de modulación, en donde un voltaje en modo común en el segundo modo se reduce en al menos una parte de un período de tiempo en comparación con un voltaje en modo común en el primer modo, en donde la generación (703) de la señal de regulación de voltaje en modo común en un segundo modo cuando la relación de modulación es menor que el umbral de relación de modulación comprende:

generar la señal de regulación de voltaje en modo común de una manera de reducción de voltaje en modo común en un período de tiempo sin bloqueo en comparación con el primer modo, en donde el período de tiempo sin bloqueo usa modulación de ancho de pulso discontinua y tiene una operación de conmutación,

y en donde en el segundo modo la forma de onda de la señal de regulación de voltaje en modo común en los períodos de tiempo con bloqueo es básicamente la misma que una forma de onda de la señal de regulación de voltaje en modo común en el primer modo en los períodos de tiempo con bloqueo.

2. El método de control según la reivindicación 1, que comprende además:

recibir un valor detectado relacionado con el inversor multinivel trifásico; y

ajustar el umbral de relación de modulación en función del valor detectado.

3. El método de control según la reivindicación 2, en donde el valor detectado comprende un factor de potencia del inversor multinivel trifásico, y el ajuste del umbral de relación de modulación en función del valor detectado comprende ajustar el umbral de relación de modulación en función del factor de potencia.

4. El método de control según la reivindicación 1 a 3, en donde la generación de la señal de regulación de voltaje en modo común de una manera de reducción de voltaje en modo común en un período de tiempo sin bloqueo en comparación con el primer modo comprende:

generar la señal de regulación de voltaje en modo común para establecer a cero un voltaje en modo común en el período de tiempo sin bloqueo.

5. El método de control según la reivindicación 1 a 3, en donde la generación de la señal de regulación de voltaje en modo común de una manera de reducción de voltaje en modo común en un período de tiempo sin bloqueo en comparación con el primer modo comprende:

generar la señal de regulación de voltaje en modo común para establecer un voltaje en modo común a un voltaje escalonado graduado en el período de tiempo sin bloqueo, en donde el voltaje escalonado graduado cambia gradualmente de un primer valor de voltaje a cero y cambia gradualmente de cero a un segundo valor de voltaje con el tiempo, y el primer valor de voltaje es diferente del segundo valor de voltaje.

6. Un sistema inversor, que comprende:

un inversor (131) multinivel trifásico;

un condensador de barra colectora de CC en un lado de corriente continua del inversor; y

un aparato (132) de control para controlar el inversor (131) multinivel trifásico, en donde el aparato (132) de control está configurado para:

determinar una relación de modulación en función de la salida del inversor (131) multinivel trifásico, en donde la relación de modulación indica una relación entre un valor de amplitud de una onda de modulación sinusoidal en modulación de ancho de pulso y un valor de amplitud de una portadora;

generar, en función de la relación de modulación y de un umbral de relación de modulación, una señal de regulación de voltaje en modo común para regular un voltaje en modo común en voltajes de fase del inversor (131) multinivel trifásico;

sumar la señal de regulación de voltaje en modo común y una señal de regulación de voltaje en modo diferencial para regular un voltaje en modo diferencial en los voltajes de fase del inversor (131) trifásico multinivel, para obtener una señal de regulación compuesta, en donde la señal de regulación compuesta se presenta como una onda de modulación para modulación de ancho de pulso discontinua; y

generar, en función de la señal de regulación compuesta, señales de control para controlar conmutaciones de tres fases del inversor (131) multinivel trifásico, en donde la generación, en función de la relación de modulación y de un umbral de relación de modulación, de una señal de regulación de voltaje en modo común comprende:

generar la señal de regulación de voltaje en modo común en un primer modo cuando la relación de modulación no es menor que el umbral de relación de modulación; y

generar la señal de regulación de voltaje en modo común en un segundo modo cuando la relación de modulación es menor que el umbral de relación de modulación, en donde un voltaje en modo común en el segundo modo se reduce en al menos una parte de un período de tiempo en comparación con un voltaje en modo común en el primer modo, en donde la generación de la señal de regulación de voltaje en modo común en un segundo modo cuando la relación de modulación es menor que el umbral de relación de modulación comprende:

7. El sistema inversor según la reivindicación 6, en donde el aparato (132) de control está configurado además para:

recibir un valor detectado relacionado con el inversor (131) multinivel trifásico; y

determinar el umbral de relación de modulación en función del valor detectado.

8. El sistema inversor según la reivindicación 7, en donde el valor detectado comprende un factor de potencia del inversor (131) multinivel trifásico, y el ajuste del umbral de relación de modulación en función del valor detectado comprende ajustar el umbral de relación de modulación en función del factor de potencia.

9. El método inversor según la reivindicación 6 a 8, en donde la generación de la señal de regulación de voltaje en modo común de una manera de reducción de voltaje en modo común en un período de tiempo sin bloqueo en comparación con el primer modo comprende:

generar la señal de regulación de voltaje en modo común para establecer un voltaje en modo común a cero en el período de tiempo sin bloqueo.

10. El sistema inversor según la reivindicación 6 a 8, en donde la generación de la señal de regulación de voltaje en modo común de una manera de reducción de voltaje en modo común en un período de tiempo sin bloqueo en comparación con el primer modo comprende: