ES2968666T3 - Módulo de conmutación trifásico - Google Patents

Módulo de conmutación trifásico Download PDF

Info

Publication number
ES2968666T3
ES2968666T3 ES17210537T ES17210537T ES2968666T3 ES 2968666 T3 ES2968666 T3 ES 2968666T3 ES 17210537 T ES17210537 T ES 17210537T ES 17210537 T ES17210537 T ES 17210537T ES 2968666 T3 ES2968666 T3 ES 2968666T3
Authority
ES
Spain
Prior art keywords
level
zones
conductive
switch
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES17210537T
Other languages
English (en)
Inventor
Guillaume Lefevre
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Application granted granted Critical
Publication of ES2968666T3 publication Critical patent/ES2968666T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H05K7/14329—Housings specially adapted for power drive units or power converters specially adapted for the configuration of power bus bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Abstract

La invención se refiere a un módulo de conmutación trifásico que incluye tres celdas de conmutación idénticas, cada una de las cuales comprende un primer interruptor (M) y un segundo interruptor (M) eléctricamente en serie, que comprende un sustrato del cual: un primer nivel recibe, sobre zonas conductoras (92), caras traseras de circuitos integrados que forman dichos interruptores y; al menos un segundo nivel comprende zonas conductoras (101) para interconectar vías entre el primer y segundo nivel, respetando las zonas conductoras de los diferentes niveles una simetría de revolución de orden 3. (Traducción automática con Google Translate, sin valor legal)

Description

DESCRIPCIÓN
Módulo de conmutación trifásico
Campo
[0001] La presente descripción se refiere, de forma general, a los sistemas electrónicos de conversión de energía y a, más particularmente, la realización de un ondulador de corriente trifásico. La presente descripción se refiere, más precisamente, a la arquitectura de un convertidor estático de potencia destinado a aplicaciones de tipo ondulador (CC-CA).
Exposición de la técnica anterior
[0002] Un convertidor estático de potencia continua CC - alterna CA (ondulador) trifásico de dos niveles se basa, generalmente, en dos conjuntos de tres (o tres conjuntos de dos) interruptores electrónicos, típicamente transistores MOS de potencia (MOSFET) asociados a diodos.
[0003] Se distinguen los onduladores de tensión en los que los transistores están directamente en serie de dos en dos y cada transistor está equipado con un diodo en antiparalelo y los onduladores de corriente en los que cada transistor está en serie con un diodo para constituir un interruptor bidireccional de tensión y unidireccional de corriente. El documento US 6.501.172 B1 divulga un ondulador de tensión convencional, así como un módulo de conmutación trifásico que consta de tres celdas de conmutación idénticas para un ondulador de tensión de este tipo 1.
[0004] La presente descripción contempla los onduladores de corriente, tales como se divulgan, por ejemplo, en los documentos US 2013/336033 A1 y EP 2.367.281 A2.
[0005] En aplicaciones de potencia, los transistores y los diodos están, generalmente, realizados individualmente en forma de componentes discretos o chips desnudos. Cada interruptor de conmutación controlada (transistor) o de conmutación espontánea (diodo) está realizado en forma de un chip individual a base de materiales semiconductores y los diferentes chips se montan, a continuación, sobre un sustrato (circuito impreso o Printed Circuit Board - PCB, Placa de Circuito Impreso, cobre de soldadura directa o Direct Bond Copper - DBC metálico, sustrato metálico aislado o Insulated Metal Substrate - IMS, etc.), luego, eléctricamente conectados para realizar la función de ondulador de corriente trifásico.
[0006] Existe una necesidad de mejorar los onduladores de corriente trifásica y, en particular, su arquitectura espacial.
Sumario
[0007] Un modo de realización mitiga todo o parte de los inconvenientes de los onduladores de corriente trifásica.
[0008] Un modo de realización propone una solución que permite homogeneizar las restricciones de funcionamiento entre los diferentes interruptores de un ondulador de corriente trifásico.
[0009] Un modo de realización propone una solución adaptada para la realización de un ondulador de corriente.
[0010] De este modo, la invención se refiere a un módulo de conmutación trifásico que consta de tres celdas de conmutación idénticas, según una de las reivindicaciones independientes 1 o 2.
[0011] Según un modo de realización, el segundo nivel incluye, además, tres terceras zonas conductoras, cada una unida por vías a una segunda y a una cuarta zona conductora del primer nivel.
[0012] Según un modo de realización, dicha tercera zona conductora del primer nivel tiene una forma de Y, recibiendo cada rama uno de dichos segundos interruptores.
[0013] Según un modo de realización, el módulo se inscribe en una forma triangular.
[0014] Según un modo de realización, un tercer nivel del sustrato, entre los primer y segundo niveles, incluye: primeras zonas conductoras a plomo con cada primer interruptor; y
una segunda zona conductora que se extiende debajo de los tres segundos interruptores.
[0015] Según un modo de realización, un cuarto nivel del sustrato entre los segundo y tercer niveles, incluye: primeras zonas conductoras a plomo con cada primer interruptor; y
una segunda zona conductora que se extiende debajo de los tres segundos interruptores.
[0016] Según un modo de realización, las primeras zonas conductoras del primer nivel reciben respectivos terminales de conducción de los segundos interruptores, incluyendo, además, el primer nivel tres terceras zonas conductoras de recepción de cables de empalme a respectivos terminales de conducción delanteros de los segundos interruptores.
[0017] Según un modo de realización, las segundas zonas conductoras del primer nivel están unidas cada una, par vías, a una de dichas primeras zonas conductoras del segundo nivel.
[0018] Según un modo de realización, dichas primeras zonas conductoras del segundo nivel describen un anillo hexagonal.
[0019] Según un modo de realización, el módulo se inscribe en una forma hexagonal.
[0020] Según un modo de realización, dichos interruptores son transistores.
[0021] Según un modo de realización, el sustrato es un sustrato metálico aislado, multiniveles, preferentemente sobre cerámica.
[0022] Según un modo de realización, el sustrato es un circuito impreso multiniveles.
[0023] Un modo de realización prevé un ondulador de corriente trifásico, que incluye dos módulos.
[0024] Según un modo de realización, las celdas de los dos módulos están conectadas eléctricamente de dos en dos, definiendo los nodos de interconexión tres terminales de fase.
Breve descripción de los dibujos
[0025] Estas características y ventajas, así como otras, se expondrán en detalle en la siguiente descripción de modos de realización particulares hecha a título no limitativo en relación con las figuras adjuntas de entre las que:
la figura 1 es una representación esquemática y en forma de bloques de un ondulador trifásico del tipo al que se aplican los modos de realización descritos;
la figura 2 representa un esquema eléctrico de un ondulador de corriente trifásico;
la figura 3 es una representación esquemática de una arquitectura habitual de un módulo de conmutación de un ondulador de corriente trifásico;
la figura 4A representa, de forma muy esquemática, un modo de realización de un primer módulo de ondulador de corriente trifásico en un primer nivel de un sustrato metálico aislado;
la figura 4B representa de forma muy esquemática un modo de realización de un segundo nivel del sustrato metálico aislado del primer módulo de la figura 4A;
la figura 4C representa de forma muy esquemática los dos niveles superpuestos, es decir, el módulo terminado; la figura 5A representa, de forma muy esquemática, un modo de realización de un segundo módulo de ondulador de corriente trifásico en un primer nivel de un sustrato metálico aislado;
la figura 5B representa, de forma muy esquemática, un modo de realización de un segundo nivel del sustrato metálico aislado del segundo módulo de la figura 5A;
la figura 5C representa, de forma muy esquemática, los dos niveles superpuestos, es decir, el módulo terminado; la figura 6A representa, de forma muy esquemática, otro modo de realización de un primer nivel de sustrato metálico aislado en el que se realiza un módulo de ondulador de corriente trifásico;
la figura 6B representa, de forma muy esquemática, otro modo de realización de un segundo nivel de sustrato metálico aislado en el que se realiza un módulo de ondulador de corriente trifásico según la figura 6A;
la figura 7 representa el esquema eléctrico de un módulo en el que cada celda está formada por dos transistores MOS en serie;
la figura 8A representa, de forma muy esquemática, un modo de realización de un primer nivel de un sustrato metálico aislado de cuatro niveles en el que se realiza un módulo de ondulador de corriente trifásico;
la figura 8B representa, de forma muy esquemática, un modo de realización de un tercer nivel del sustrato metálico aislado de cuatro niveles en el que se realiza un módulo de ondulador de corriente trifásico según la figura 8A; la figura 8C representa, de forma muy esquemática, un modo de realización de un cuarto nivel del sustrato metálico aislado de cuatro niveles en el que se realiza un módulo de ondulador de corriente trifásico según la figura 8A; y la figura 8D representa, de forma muy esquemática, un modo de realización de un segundo nivel del sustrato metálico aislado de cuatro niveles en el que se realiza un módulo de ondulador de corriente trifásico según la figura 8A.
Descripción detallada
[0026] En aras de la claridad, solo se han representado y se detallarán los elementos que son útiles para la comprensión de los modos de realización descritos. En particular, no se ha detallado el control de un convertidor de potencia basado en los onduladores trifásicos descritos, siendo los modos de realización descritos compatibles con los procedimientos industriales de fabricación y circuitos de control habituales. Por lo demás, tampoco se han detallado la constitución y realización de los circuitos aguas arriba y aguas abajo de los onduladores trifásicos descritos, siendo los modos de realización descritos compatibles con las aplicaciones habituales de unos onduladores trifásicos de este tipo. Cabe señalar que, en las figuras, los elementos estructurales y/o funcionales comunes a los diferentes modos de realización pueden presentar las mismas referencias y pueden disponer de propiedades estructurales, dimensionales y materiales idénticas. Salvo precisión contraria, las expresiones "aproximadamente", "sustancialmente" y "del orden de" significan con un 10 % de aproximación, preferentemente con un 5 % de aproximación o con 10° de aproximación, preferentemente con 5° de aproximación.
[0027] La figura 1 es una representación esquemática y en forma de bloques de un ondulador trifásico del tipo al que se aplican los modos de realización descritos.
[0028] La función de un ondulador trifásico 1 es convertir una corriente continua Idc que circula entre dos terminales de entrada 11 y 12 en una corriente alterna trifásica lac sobre unos terminales de salida 15, 16, 17 y 19. Los terminales 15, 16 y 17 representan los terminales de las diferentes fases y el terminal 19 representa el terminal de neutro opcional.
[0029] La figura 2 representa un esquema eléctrico de un ondulador de corriente trifásico.
[0030] El ondulador 1 incluye dos módulos de conmutación de estructuras internas similares 2h y 2l. Cada módulo 2 incluye tres celdas de conmutación, que implican de manera cíclica dos de los tres interruptores idénticos, respectivamente 3h-1, 3h-2, 3h-3 y 3l-1, 3l-2, 3l-3 y cada una constituida por un transistor MOS (de canal N) respectivamente Mh-1, Mh-2, Mh-3, Ml-1, Ml-2, Ml-3 en serie con un diodo, respectivamente Dh-1, Dh-2, Dh-3, Dl-1, Dl-2, Dl-3. Los drenajes de los transistores Mh-1, Mh-2 y Mh-3 están interconectados al terminal 11 de aplicación de un primer potencial de la fuente de corriente Idc. Las fuentes de los transistores Mh-1, Mh-2 y Mh-3 están respectivamente conectadas a los ánodos de los diodos Dh-1, Dh-2 y Dh-3, cuyos cátodos están conectados respectivamente a los terminales 15, 16 y 17 de las tres fases de tensión alterna. Los drenajes de los transistores Ml-1, Ml-2, Ml-3 están respectivamente conectados a los terminales 15, 16 y 17. Las fuentes de los transistores Ml-1, Ml-2 y Ml-3 están respectivamente conectadas a los ánodos de los diodos Dl-1, Dl-2 y Dl-3, cuyos cátodos están interconectados al terminal 12 de aplicación de un segundo potencial de la fuente de corriente Idc.
[0031] Las rejillas de los transistores Mh-1, Mh-2, Mh-3, Ml-1, Ml-2, Ml-3 están individualmente conectadas a un circuito de control 4 (CTRL) encargado de organizar la conmutación de las diferentes celdas para generar una corriente alterna trifásica Iac. En un ondulador de corriente, la circulación de la corriente se efectúa sucesivamente en cada una de las celdas de conmutación (por ejemplo, 3h-1/3h-2, 3h-1/3h-3, 3h-2/3h-3) de un primer módulo conjuntamente con cada una de las celdas de conmutación (por ejemplo, 3l-1/3l-2, 3l-1/3l-3, 3l-2/3l-3) del otro módulo. Se obtienen, de este modo, las 9 combinaciones que permiten generar la corriente alterna trifásica con los desfases apropiados. El control de un ondulador de corriente de este tipo es habitual.
[0032] En la presente descripción, se identifica por la letra "h" o "l" que completa una misma referencia numérica el módulo alto o bajo del ondulador de corriente trifásico al que pertenece el elemento identificado por la referencia numérica. Por otro lado, se completan las referencias por "-1", "-2" o "-3" para identificar la rama de conmutación (que representa la fase de la tensión alterna) a la que pertenece el elemento identificado por la referencia numérica. Estos complementos de referencia podrán omitirse cuando no se tenga necesidad de hacer una distinción para las necesidades de la exposición.
[0033] La figura 3 es una representación esquemática de una arquitectura habitual de un módulo de conmutación de un ondulador de corriente trifásico.
[0034] En las aplicaciones de potencia que contempla la presente descripción, los transistores y diodos se realizan en forma de componentes verticales de materiales semiconductores montados sobre un plano (sustrato metálico o de circuito impreso) 51.
[0035] En el ejemplo de la figura 3, se considera un módulo alto 2h, cuyos diodos y transistores están invertidos con respecto a la figura 2. Son, por lo tanto, los ánodos de los diodos Dh-1, Dh-2, Dh-3 los que están interconectados al terminal 11. Los tres diodos Dh-1, Dh-2 y Dh-3 están realizados individualmente sobre sustratos de tipo P y los cátodos están realizados por regiones de tipo N en estos sustratos. Los electrodos de ánodo, generalmente, realizados en forma de una metalización de cara trasera de los chips que forman los diodos Dh-1, Dh-2, Dh-3, están incorporados sobre una zona conductora 53 (típicamente un plano conductor metálico) de un sustrato 51, en este ejemplo, un sustrato metálico aislado. Una metalización que define el terminal 11 está empalmada al plano 53 por uno o varios cables 55. Los transistores Mh-1, Mh-2 y Mh-3 están, igualmente, realizados individualmente en forma de chips 56-1, 56-2 y 56-3. El electrodo de drenaje de cada transistor, generalmente, realizado en forma de una metalización en cara trasera del chip, está incorporado sobre una zona conductora 58-1, 58-2 y 58-3 respectivamente del sustrato metálico aislado 51. Los electrodos de cátodo correspondientes a metalizaciones de cara delantera 52-1, 52-2 y 52-3 de los chips que forman los diodos Dh-1, Dh-2 y Dh-3 están respectivamente conectados eléctricamente a las zonas 58-1, 58-2 y 58-3 por uno o varios cables 57-1, 57-2, 57-3. El electrodo de fuente de cada transistor Mh-1, Mh-2, Mh-3 corresponde a un contacto metálico de cara delantera, respectivamente 59-1, 59-2, 59-3, conectado por uno o varios cables 60-1, 60-2, 60-3 a un contacto del sustrato metálico aislado, que define un terminal, respectivamente 15, 16, 17. Las rejillas de los transistores Mh-1, Mh-2 y Mh-3 se retoman en cara delantera de los chips por contactos 62-1, 62-2 y 62-3, conectados individualmente por uno o varios cables 63-1,63-2, 63-3, a contactos respectivos del sustrato metálico aislado 51, que definen terminales 64-1, 64-2, 64-3 destinados a estar empalmados al circuito de control 4 (figura 2).
[0036] Una arquitectura tal como se ilustra en la figura 3 en la que los chips están yuxtapuestos genera restricciones de funcionamiento, térmicas y eléctricas, diferentes según las fases de funcionamiento, lo que perjudica su fiabilidad.
[0037] Por otro lado, se asiste a un desequilibrio entre las diferentes mallas de conducción, lo que perjudica, igualmente, el funcionamiento.
[0038] Los modos de realización que se van a describir parten de un nuevo análisis basado en la arquitectura o la disposición de las diferentes celdas de conmutación sobre un sustrato de zonas metálicas, por ejemplo, un sustrato metálico aislado.
[0039] En concreto, se prevé volver las restricciones eléctricas y térmicas experimentadas por los diferentes chips del convertidor, idénticas cualquiera que sea la fase. De este modo, se homogeneiza el envejecimiento, lo que aumenta la fiabilidad de los onduladores de corriente.
[0040] Más particularmente, se prevé utilizar un sustrato metálico aislado multicapas (al menos dos) y disponer los elementos constitutivos de cada celda de conmutación con, en el plano, una simetría de revolución de orden 3 con respecto al centro de la estructura. Más precisamente, las tres celdas de un módulo están dispuestas en ramas de una estructura en estrella o en Y sobre un primer nivel (llamado arbitrariamente superior) del sustrato metálico aislado en el que se definen zonas metalizadas y se efectúan interconexiones en al menos un segundo nivel del sustrato metálico aislado en el que se definen, igualmente, zonas metalizadas, efectuándose la unión entre zonas metalizadas de un nivel a otro por vías conductoras.
[0041] Para simplificar la representación de las figuras y la exposición que sigue, solo se han representado las zonas metalizadas de los diferentes niveles de los sustratos metálicos aislados. Por supuesto, estas zonas las lleva un soporte aislante y los diferentes niveles están separados por niveles aislantes.
[0042] La figura 4A representa, de forma muy esquemática, un modo de realización de un primer módulo 2h de un ondulador de corriente trifásico en un primer nivel de un sustrato metálico aislado.
[0043] La figura 4B representa de forma muy esquemática un modo de realización de un segundo nivel del sustrato metálico aislado del primer módulo de la figura 4A.
[0044] La figura 4C representa de forma muy esquemática los dos niveles superpuestos, es decir, el módulo terminado 2h.
[0045] En el ejemplo de las figuras 4A a 4C, los diodos de las celdas están dispuestos al inicio de las ramas de la Y (hacia el centro) y los transistores están dispuestos hacia los extremos libres de las ramas de la Y. Por otro lado, se supone un esquema eléctrico en el que las posiciones respectivas de los diodos y transistores están invertidas con respecto al esquema eléctrico de la figura 2. En otras palabras, en el módulo alto 2h, los ánodos de los diodos están interconectados al terminal 11 y las fuentes de los transistores están conectadas a los respectivos terminales 15, 16 y 17.
[0046] Como anteriormente, los diodos y transistores se realizan individualmente en forma de chips discretos de componentes verticales de materiales semiconductores.
[0047] En el primer nivel (figura 4A), se realizan primeras zonas conductoras 71h-1, 71h-2, 71h-3 de forma aproximadamente rectangular de recepción de terminales de conducción traseros (por ejemplo, los drenajes) de los transistores Mh-1, Mh-2, Mh-3 (correspondientes a metalizaciones de cara trasera de los chips que forman estos transistores) y terminales de conducción traseros (por ejemplo, los cátodos) de cada chip 56h-1, 56h-2, 56h-3, que forman los respectivos diodos Dh-1, Dh-2, Dh-3.
[0048] Segundas zonas conductoras 72h-1, 72h-2, 72h-3 se realizan en los respectivos extremos externos de las primeras zonas 71. Las zonas 72 están destinadas a recibir cada una uno o varios cables 57h-1, 57h-2, 57h-3 de empalme de los terminales de conducción delanteros (por ejemplo, las fuentes) de los transistores Mh-1, Mh-2 y Mh-3 (correspondientes a metalizaciones de cara delantera de los chips que forman estos transistores). Las zonas 72 están conectadas, por vías 73h-1, 73h-2, 73h-3 a primeras zonas 81h-1, 81h-2, 81h-3 (figura 4B) del segundo nivel del sustrato metálico aislado.
[0049] Terceras zonas conductoras 74h-1, 74h-2, 74h-3 se realizan en la región central cerca de los chips de los respectivos diodos Dh-1, Dh-2, Dh-3. Cada una de estas zonas 74 está destinada a recibir uno o varios cables 60h-1, 60h-2, 60h-3 de empalme de los terminales de conducción delanteros (por ejemplo, los ánodos) de los diodos Dh-1, Dh-2, Dh-3. Estos ánodos están destinados a estar interconectados (al terminal 11). Para esto, las zonas 74 están conectadas, por vías 75h-1, 75h-2, 75h-3 a una segunda zona central 82-h (figura 4B) del segundo nivel del sustrato metálico aislado.
[0050] Los contactos de rejillas 62h-1, 62h-2 y 62-3 de los transistores Mh-1, Mh-2, Mh-3 son accesibles para un empalme, por ejemplo, por cables a circuitos de control que, como se verá esto a continuación, se colocan preferentemente cerca.
[0051] En el segundo nivel (figura 4B), la realización de las zonas 81h y 82h depende de las posiciones respectivas de zonas del primer nivel. No obstante, como para las zonas conductoras del primer nivel, las zonas conductoras del segundo nivel respetan, en el plano, una simetría de revolución de orden 3 con respecto al centro de la estructura. En otras palabras, el conjunto de la estructura presenta sustancialmente una simetría de revolución de 120°.
[0052] En el ejemplo de la figura 4B, el segundo nivel describe un hexágono. Las zonas 81 corresponden a tres zonas metalizadas idénticas 81h-1, 81h-2, 81h-3, que tienen cada una la forma de una porción de una tira anular hexagonal, estando cada zona separada de sus dos zonas vecinas. La zona central 82h tiene una forma, en el presente documento, aproximadamente en estrella, a plomo con las tres zonas 74h-1, 74h-2 y 74h-3 del primer nivel. Las zonas 81h-1, 81h-2, 81h-3 definen respectivamente los terminales 15, 16 y 17. La zona 82h define el terminal 11.
[0053] Esta disposición permite integrar, en el ejemplo representado, lado cara superior, elementos capacitivos de desacoplamiento C que unen eléctricamente los terminales 15, 16 y 17 de dos en dos. Para esto, se realiza en el primer nivel, en la vertical de los extremos de las zonas 81, zonas 77 y 79 destinadas a recibir los respectivos electrodos de los condensadores C y unidas por vías 76 a las zonas subyacentes 81.
[0054] Como variante, los elementos capacitivos C están soldados directamente sobre la segunda cara del sustrato metálico aislado (en este caso, las zonas 77 y 79 no son necesarias). Sin embargo, la realización ilustrada por las figuras 4A a 4C permite conservar la cara trasera para un radiador.
[0055] Preferentemente, se prevé en el segundo nivel, a plomo con los diodos y los transistores, recortes de las zonas conductoras que puedan estar presentes, con el fin de evitar que los chips estén a plomo con las zonas conductoras del segundo nivel.
[0056] La figura 5A representa, de forma muy esquemática, un modo de realización de un segundo módulo de ondulador de corriente trifásico 2l en un primer nivel de un sustrato metálico aislado.
[0057] La figura 5B representa, de forma muy esquemática, un modo de realización de un segundo nivel del sustrato metálico aislado del segundo módulo de la figura 5A.
[0058] La figura 5C representa, de forma muy esquemática, los dos niveles superpuestos, es decir, el módulo terminado 21.
[0059] En el presente documento, los diodos de las celdas están dispuestos hacia los extremos de las ramas de la Y y los transistores están dispuestos hacia el centro. En el presente documento, también, se supone un esquema eléctrico en el que las posiciones respectivas de los diodos y transistores están invertidas con respecto al esquema eléctrico de la figura 2. En otras palabras, en el módulo bajo 21, las fuentes de los transistores están interconectadas al terminal 12 y los ánodos de los diodos están conectados a los respectivos terminales 15, 16 y 17. No obstante, se podrá considerar cualquier otra disposición siempre que se respete la simetría de revolución de aproximadamente 120°. En efecto, las posiciones respectivas de los transistores y diodos en cada uno de los módulos se pueden invertir.
[0060] En el primer nivel (figura 5A), se realizan primeras zonas conductoras 71l-1, 71l-2, 71l-3 de forma aproximadamente rectangular de recepción de los electrodos de cátodo en cara trasera de cada chip 56l-1, 56l-2, 56l-3 que forman los diodos Dl-1, Dl-2, Dl-3 y contactos de drenaje de los respectivos transistores Ml-1, Ml-2, Ml-3.
[0061] Segundas zonas conductoras 74l-1, 74l-2, 74l-3 se realizan en los respectivos extremos externos de las primeras zonas 71 cerca de los chips 56l-1, 56l-2, 56l-3 de los respectivos diodos Dl-1, Dl-2, Dl-3. Estas zonas 74 están destinadas a recibir cada una uno o varios cables 60l-1, 60l-2, 60l-3 de empalme de los ánodos de los diodos Dl-1, Dl-2, Dl-3. Estos ánodos están destinados a conectarse individualmente a los respectivos terminales 15, 16 y 17. Para esto, las zonas 74 están conectadas, por vías 75l-1, 75l-2, 75l-3 a primeras zonas 81l-1, 81l-2, 81l-3 (figura 5B) del segundo nivel de sustrato metálico aislado.
[0062] Terceras zonas conductoras 72l-1, 72l-2, 72l-3 se realizan en la región central cerca de los chips de los respectivos transistores Ml-1, Ml-2, Ml-3. Cada una de las zonas 72 está destinada a recibir uno o varios cables 57l-1, 57l-2, 571-3 de empalme de las fuentes de los transistores. Estas fuentes están destinadas a estar interconectadas (al terminal 12). Para esto, las zonas 72 están conectadas, por vías 73l-1, 73l-2, 73l-3 a una segunda zona central 821 (figura 5B) del segundo nivel de sustrato metálico aislado.
[0063] Los contactos de rejillas 621-1, 621-2 y 621-3 de los transistores Ml-1, Ml-2, Ml-3 son accesibles para un empalme, por ejemplo, por cables a circuitos de control, preferentemente colocados cerca.
[0064] En el segundo nivel (figura 5B), la realización de las zonas 81 y 82 depende de las posiciones respectivas de las zonas del primer nivel. No obstante, en el presente documento, también, como para las zonas conductoras del primer nivel, las zonas conductoras del segundo nivel respetan, en el plano, una simetría de revolución de orden 3 con respecto al centro de la estructura.
[0065] En el ejemplo de la figura 5B, las zonas 81 corresponden a tres zonas metalizadas idénticas 811-1, 81l-2, 81l-3, que tienen cada una la forma de una porción de una tira anular hexagonal, estando cada zona separada de sus dos zonas vecinas. La zona central 82l tiene una forma, en el presente documento, aproximadamente hexagonal, igualmente, a plomo con las tres zonas 721-1, 721-2 y 721-3 del primer nivel. Las zonas 811-1, 811-2, 81l-3 definen respectivamente los terminales 15, 16 y 17. La zona 82l define el terminal 12.
[0066] Como para el módulo 2h, se puede integrar, lado cara superior, elementos capacitivos de desacoplamiento C que unen eléctricamente los terminales 15, 16 y 17 de dos en dos. Para esto, se realiza en el primer nivel, en la vertical de los extremos de las zonas 81, zonas 77 y 79 respectivamente destinadas a recibir los electrodos respectivos de los condensadores C y unidas por vías 76 a las zonas subyacentes 81. Aquí también, los elementos capacitivos C pueden, como variante, soldarse directamente sobre la segunda cara del sustrato metálico aislado.
[0067] Siempre como para el módulo 2h, se prevé preferentemente en el segundo nivel, a plomo con los diodos y los transistores, recortes de las zonas conductoras que puedan estar presentes, con el fin de evitar que los chips estén a plomo con las zonas conductoras del segundo nivel.
[0068] Las figuras 6A y 6B representan, de forma esquemática, otro modo de realización de un módulo de un ondulador de corriente trifásico sobre un sustrato metálico aislado de dos niveles.
[0069] Este modo de realización ilustra, no solamente una disposición diferente de los componentes y de las zonas conductoras, sino, igualmente, un modo de realización según el que todos los interruptores son transistores. Por consiguiente, la disposición de las zonas conductoras de las figuras 6A y 6B puede servir indiferentemente para realizar un módulo alto 2h o un módulo bajo 21 de un ondulador de corriente trifásico.
[0070] La figura 7 representa el esquema eléctrico de un módulo en el que cada celda está formada por dos transistores MOS en serie.
[0071] En este ejemplo, los transistores M-1, M-2, M-3 de cada celda están interconectados por sus respectivas fuentes a la fuente del otro transistor M-4, M-5, M-6 de la celda. Los drenajes de los transistores M-1, M-2 y M-3 están interconectados al terminal 11 o 12 dependiendo de si el módulo está montado como módulo alto o bajo y los drenajes de los transistores M-4, M-5 y M-6 definen los respectivos terminales 15, 16 y 17.
[0072] En el primer nivel (figura 6A), se realizan primeras zonas conductoras 92-4, 92-5, 92-6 de forma aproximadamente rectangular (o cuadrada) de recepción de los contactos (drenajes) de cara trasera de los transistores M-4, M-5, M-6. Se suponen, en el presente documento, transistores de drenaje de cara trasera. Se realiza, igualmente, una tercera zona conductora 91 aproximadamente en estrella o en Y cuya cada rama (preferentemente su extremo libre) recibe el contacto (de drenaje) de cara trasera de uno de los transistores M-1, M-2, M-3. Los centros de los chips de los transistores de una misma celda están aproximadamente en un mismo radio de círculo ficticio que une los centros de los chips de los transistores M-1, M-2, M-3 entre ellos y los centros de los chips de los transistores M-4, M-5, M-6 entre sí. Las primeras zonas 92 están conectadas, por un conjunto de vías 99 dispuestas debajo del chip que reciben a respectivas primeras zonas 101-1, 101-2, 101-3, del segundo nivel (figura 6B), cada una de las que describe una porción de una forma de anillo aproximadamente triangular. La tercera zona 91 está conectada, por conjuntos de vías 94, dispuestos debajo de los chips de los transistores M-1, M-2, M-3, a una segunda zona central 102, aproximadamente en estrella o en Y, del segundo nivel.
[0073] En el primer nivel se realizan segundas zonas conductoras 96-4, 96-5, 96-6 y cuartas zonas conductoras 95 1, 95-2, 95-3, cerca de las primeras y segundas zonas respectivamente y están destinadas a recibir cada una uno o varios cables 94-4, 94-5, 94-6, respectivamente 93-1, 93-2, 93-3, de empalme de los contactos de fuente de los transistores M-4, M-5, M-6, respectivamente M-1, M-2, M-3. Las zonas 95 y 96 están conectadas, de dos en dos, par vías 97, a tres zonas aproximadamente rectangulares 103-1, 103-2 y 103-3 del segundo nivel. La interconexión de las zonas 95 y 96 por el segundo nivel preserva un fácil acceso a las rejillas 62-1, 62-2, 62-3, 62-4, 62-5, 62-6. Como variante, se podrá prever un recorte particular de las zonas 95 y 96 y un trazado adaptado de las pistas de conexión (no representadas) de las rejillas a los circuitos de control 4-1, 4-2, 4-3 para interconectar las fuentes en el primer nivel.
[0074] Como para los modos de realización anteriores, se integra, lado cara superior, elementos capacitivos C que unen eléctricamente los terminales 15, 16 y 17 de dos en dos. Para esto, se realiza en el primer nivel, en la vertical de los extremos de las zonas 101, zonas, respectivamente 77 y 79 destinadas a recibir los respectivos electrodos de los condensadores C y unidas por vías 76 a las zonas subyacentes 101. En el ejemplo de las figuras 6A y 6B, las zonas 77 y 79 están dispuestas paralelamente a las ramas del triángulo definido por las zonas 81 y no perpendicularmente (de manera radial con respecto al centro de la estructura), como en las figuras anteriores. No obstante, las dos realizaciones son posibles.
[0075] Una ventaja del modo de realización de las figuras 6A y 6B es que reduce el acoplamiento capacitivo entre los conductores de potencia (drenaje, fuente para transistores MOS o emisor, colector para transistores bipolares o IGBT) y los circuitos de control de las rejillas de los interruptores controlados.
[0076] Otra ventaja es que se aumenta la superficie de la zona central, lo que permite disminuir la inductancia de malla.
[0077] Otra ventaja es que esto ayuda a reducir las emisiones de modo común relacionadas con los acoplamientos capacitivos entre los potenciales de los terminales 11 y 12 y la tierra en caso de sustrato metálico aislado enfriado directamente por un radiador.
[0078] Las figuras 8A, 8B, 8C y 8D ilustran, de forma esquemática, un modo de realización de un módulo de un ondulador de corriente trifásico sobre un sustrato metálico aislado de cuatro niveles. La figura 8A representa el primer nivel (superior). La figura 8D representa el segundo nivel (inferior). Las figuras 8B y 8C representan dos niveles intermedios, arbitrariamente denominados tercer y cuarto niveles.
[0079] El primer nivel de la figura 8A es similar al de la figura 6A. La sola diferencia es que las zonas, en el presente documento, designadas 111-1, 111-2, 111-3, que llevan los transistores M-4, M-5 y M-6 se prolongan en dirección de la zona 77 de la celda vecina para recibir un primer electrodo de las capacidades C, siendo recibido el otro electrodo por la zona 111. En el ejemplo de la figura 8A, las zonas 77 son radiales al centro de la estructura.
[0080] El segundo nivel (figura 8D) correspondiente a la cara trasera incluye en el centro tres segundas zonas conductoras independientes 112-1, 112-2, 112-3 a plomo con los transistores M-1, M-2, M-3. Estas zonas están conectadas por las vías 94 a la zona 91 debajo de los transistores M-1, M-2, M-3 (atravesando el o los nivel(es) intermedio(s)). Este segundo nivel incluye, además, tres primeras zonas 113-1, 113-2, 113-3 que conectan respectivamente, como las zonas 101 de la figura 6B, la cara trasera de cada chip de transistor M-4, M-5, M-6 a la zona 77 de la celda vecina (por las vías 76). Se señalará que las zonas 112 se pueden omitir. Su papel es, principalmente, favorecer la unión térmica con un radiador previsto en cara trasera del conjunto de la estructura.
[0081] El tercer nivel (figura 8B) situado justo por debajo del primer nivel incluye una zona conductora central 114 idéntica a la zona 91 del primer nivel a través de la que pasan las vías 94. Este nivel incluye, igualmente, tres zonas conductoras 116-1, 116-2, 116-3 del tipo de las zonas 103 de la figura 6B, que conectan por las vías 97, las zonas conductoras 95 y 96 del primer nivel de cada celda. El papel de estas zonas 116 es constituir un plano de protección debajo de los circuitos de control 4-1, 4-2, 4-3. Además, zonas conductoras 117-1, 117-2, 117-3 están previstas a plomo con los transistores M-4, M-5, M-6 a través de las que pasan las vías 99. Un papel del tercer nivel es crear planos conductores de protección debajo de los circuitos de control 4.
[0082] El cuarto nivel (figura 8C), situado entre los tercer y segundo niveles, incluye una zona central 118, por ejemplo, de forma hexagonal, a través de la que pasan las vías 94. Este nivel incluye, además, zonas 119-1, 119-2, 119-3 a través de las que pasan las vías 99. El papel de la zona 118 es reducir la inductancia parásita ligada a las conexiones. Como variante, la zona 118 puede tener una forma triangular que integra las regiones de las vías 94.
[0083] Una disposición de los chips tal como se ilustra en los modos de realización de más arriba presenta la ventaja de homogeneizar el comportamiento eléctrico y térmico de las diferentes mallas de circulación de corriente. En efecto, la simetría geométrica entre las diferentes celdas conlleva que las tres mallas posibles 3h-1/3h-2, 3h-2/3h-3 y 3h-1/3h-3 para el módulo alto 2h y las tres mallas posibles 3l-1/3l-2, 3l-2/3l-3 y 3l-1/3l-3 para el módulo bajo 2l presenten un mismo comportamiento eléctrico. En particular, las impedancias de las diferentes mallas de conmutación utilizadas son idénticas y los niveles de sobretensión vistos por los diferentes interruptores son idénticos. Por lo demás, su comportamiento térmico se homogeneiza, igualmente, gracias a esta simetría geométrica.
[0084] Pueden estar previstas otras formas para las zonas metálicas del sustrato metálico aislado de recepción de las celdas de conmutación, siempre que se respete, en cada nivel del sustrato metálico aislado una simetría de revolución de orden 3, es decir, una desviación de alrededor de 120 grados, preferentemente de exactamente 120 grados, de una celda a la otra alrededor del centro del plano en el que se inscribe el módulo.
[0085] Una ventaja de los modos de realización que se han descrito es que, a partir de ahora, es posible realizar un ondulador de corriente trifásico en el que el comportamiento eléctrico y térmico de las diferentes mallas de conmutación es idéntico.
[0086] Se han descrito diversos modos de realización y variantes. Ciertos modos de realización y variantes podrán combinarse y otras variantes y modificaciones se mostrarán para el experto en la técnica. En particular, las zonas metálicas del sustrato utilizado están, por supuesto, separadas unas de las otras para estar aisladas eléctricamente. Por lo demás, estas zonas pueden estar unidas por pistas conductoras o cables a otras regiones metálicas del sustrato, en particular, para empalmar el ondulador a circuitos aguas arriba y aguas abajo. Por otro lado, aunque se haya hecho referencia, más particularmente, a la utilización de un sustrato metálico aislado, el sustrato sobre el que se montan los componentes puede ser cualquier otro sustrato adaptado, por ejemplo, un circuito impreso, un sustrato de cobre de soldadura directa, etc. Por lo demás, cada interruptor puede, de hecho, estar formado por varios interruptores en paralelo. La elección de las dimensiones y del número de chips a ensamblar en paralelo para realizar cada interruptor de un ondulador depende de la aplicación y, entre otros, de la potencia de funcionamiento deseada.
[0087] Además, aunque los modos de realización se hayan descrito en relación con ejemplos aplicados a celdas constituidas por un transistor MOS en serie con un diodo o por dos transistores MOS en serie, se trasladan a otras estructuras de celdas de conmutación trifásicas que realizan o no un interruptor bidireccional de tensión y unidireccional o bidireccional de corriente, en las que se plantean problemas similares.
[0088] Se señalará que los dos módulos de un mismo ondulador de corriente trifásico no están necesariamente emparejados sobre un mismo sustrato metálico aislado (en un mismo plano), sino que pueden superponerse con interposición de un aislante, empalmando los terminales 15, 16 y 17 por vías.
[0089] Por último, la implementación práctica de los modos de realización y variantes que se han descrito está al alcance del experto en la técnica a partir de las indicaciones funcionales dadas más arriba.

Claims (15)

REIVINDICACIONES
1. Módulo (2h; 2l) de conmutación trifásico que consta de tres celdas de conmutación (3h-1, 3h-2, 3h-3; 3l-1, 3l-2, 3l-3) idénticas, que incluyen cada una un primer interruptor (M) y un segundo interruptor (D; M) eléctricamente en serie entre un primer terminal (11, 12) común a las tres celdas y un segundo terminal (15, 16, 17) propio de cada celda, incluyendo el módulo un sustrato del que:
un primer nivel incluye:
tres primeras zonas conductoras (71h-1, 71h-2, 71h-3; 71l-1, 71l-2, 71l-3) de recepción de un terminal de conducción trasero del primer interruptor (M) y de un terminal de conducción trasero del segundo interruptor (D, M) de cada celda; y
tres segundas zonas conductoras (72h-1, 72h-2, 72h-3; 74l-1, 74l-2, 74l-3) de recepción de cables de empalme a un terminal de conducción delantero de dicho primer interruptor (M); y
tres terceras zonas conductoras (74h-1, 74h-2, 74-3) de recepción de cables de empalme a un terminal de conducción delantero de dicho segundo interruptor (D, M); y
al menos un segundo nivel incluye:
tres primeras zonas conductoras (81h-1, 81h-2, 81h-3; 81l-1, 81l-2, 81l-3) conectadas respectivamente a las terceras zonas conductoras (72h-1, 72h-2, 72h-3) del primer nivel por vías (73h-1, 73h-2, 73h-3), estando dichas tres primeras zonas conductoras (81h 1, 81h 2, 81h 3; 81l 1, 81l 2, 811 3) destinadas a unirse a los respectivos segundos terminales (15, 16, 17) de las celdas del módulo; y
al menos una segunda zona conductora (82h; 82l) conectada a las tres terceras zonas conductoras (74h-1, 74h-2, 74-3) del primer nivel por vías (75h-1, 75h-2, 75h-3), estando dicha segunda zona (82h; 82l) destinada a estar unida al primer terminal (11 , 12) del módulo,
respetando las zonas conductoras de los diferentes niveles una simetría de revolución de orden 3.
2. Módulo (2h; 2l) de conmutación trifásico que consta de tres celdas de conmutación (3h-1, 3h-2, 3h-3; 3l-1, 3l-2, 3l-3) idénticas, que incluyen cada una un primer interruptor (M-4, M-5, M-6) y un segundo interruptor (M-1, M-2, M-3) eléctricamente en serie entre un primer terminal (11, 12) común a las tres celdas y un segundo terminal (15, 16, 17) propio de cada celda, incluyendo el módulo un sustrato del que:
un primer nivel incluye:
tres primeras zonas conductoras (92-4, 92-5, 92-6) de recepción de un terminal de conducción trasero del primer interruptor (M-4, M-5, M-6) de cada celda; y
tres segundas zonas conductoras (96-4, 96-5, 96-6; 96-4, 96-5, 96-6) de recepción de cables de empalme a un terminal de conducción delantero de dicho primer interruptor (M-4, M-5, M-6); y
al menos una tercera zona conductora (91) de recepción de un terminal de conducción trasero del segundo interruptor (M-1, M-2, M-3) de cada celda; y
tres cuartas zonas conductoras (95-1,95-2, 95-3) de recepción de cables de empalme a un terminal de conducción delantero de dicho segundo interruptor (M-1, M-2, M-3) de cada celda; y
al menos un segundo nivel incluye:
tres primeras zonas conductoras (101-1, 101-2, 101-3; 113-1, 113-2, 113-3) respectivamente a plomo con los primeros interruptores (M-4, M-5, M-6) y conectadas a las tres primeras zonas conductoras (92-4, 92-5, 92-6) del primer nivel por vías (99), estando dichas primeras zonas (101-1, 101-2, 101,3; 113-1, 113-2, 113-3) destinadas a unirse a los respectivos segundos terminales (15, 16, 17) de las celdas del módulo; y al menos una segunda zona conductora (102; 112-1, 112-2, 112-3) a plomo con los segundos interruptores y conectadas a la tercera zona conductora (91) del primer nivel por vías (94), estando dicha segunda zona destinada a estar unida al primer terminal (11 , 12) del módulo,
respetando las zonas conductoras de los diferentes niveles una simetría de revolución de orden 3.
3. Módulo según la reivindicación 2, en el que el segundo nivel incluye, además, tres terceras zonas conductoras (103 1, 103-2, 103-3), cada una unida por vías (97) a una de las segundas (96-4, 96-5, 96-6) y a una de las cuartas (95-1, 95-2, 95-3) zonas conductoras del primer nivel.
4. Módulo según la reivindicación 2 o 3, en el que dicha tercera zona conductora (91) del primer nivel tiene una forma de Y, recibiendo cada rama uno de dichos segundos interruptores.
5. Módulo según una cualquiera de las reivindicaciones 2 a 4, que se inscribe en una forma triangular.
6. Módulo según una cualquiera de las reivindicaciones 2 a 4, con un tercer nivel del sustrato, entre los primer y segundo niveles, que incluye:
primeras zonas conductoras (117-1, 117-2, 117-3) a plomo con cada primer interruptor; y
una segunda zona conductora (114) que se extiende debajo de los tres segundos interruptores.
7. Módulo según la reivindicación 6, con un cuarto nivel del sustrato entre los segundo y tercer niveles, que incluye: primeras zonas conductoras (119-1, 119-2, 119-3) a plomo con cada primer interruptor; y
una segunda zona conductora (118) que se extiende debajo de los tres segundos interruptores.
8. Módulo según la reivindicación 1, en el que las segundas zonas conductoras (72h-1, 72h-2, 72h-3; 74l-1, 74l-2, 74l-3) del primer nivel están cada una unida, por vías (73h-1, 73h-2, 73h-3; 73l-1, 73l-2, 73l-3), a una de dichas primeras zonas conductoras (81h-1, 81h-2, 81h-3; 811-1, 81l-2, 81l-3) del segundo nivel.
9. Módulo según la reivindicación 8, en el que dichas primeras zonas conductoras (81h-1, 81h-2, 81h-3; 81l-1, 81l-2, 81l-3) del segundo nivel describen un anillo hexagonal.
10. Módulo según la reivindicación 8 o 9, que se inscribe en una forma hexagonal.
11. Módulo según una cualquiera de las reivindicaciones 1 a 10, en el que dichos interruptores son transistores MOS.
12. Módulo según una cualquiera de las reivindicaciones 1 a 11, en el que el sustrato es un sustrato metálico aislado, multiniveles, preferentemente sobre cerámica.
13. Módulo según una cualquiera de las reivindicaciones 1 a 12, en el que el sustrato es un circuito impreso multiniveles.
14. Ondulador de corriente trifásico, que incluye dos módulos (2h, 21) según una cualquiera de las reivindicaciones 1 a 13.
15. Ondulador según la reivindicación 14, en el que las celdas (3h-1, 3h-2, 3h-3; 3l-1, 3l-2, 3l-3) de los dos módulos (2h, 21) están conectadas eléctricamente de dos en dos, definiendo los nodos de interconexión tres terminales de fase (15, 16, 17).
ES17210537T 2016-12-29 2017-12-22 Módulo de conmutación trifásico Active ES2968666T3 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1663513A FR3061626B1 (fr) 2016-12-29 2016-12-29 Module de commutation triphase

Publications (1)

Publication Number Publication Date
ES2968666T3 true ES2968666T3 (es) 2024-05-13

Family

ID=58547625

Family Applications (1)

Application Number Title Priority Date Filing Date
ES17210537T Active ES2968666T3 (es) 2016-12-29 2017-12-22 Módulo de conmutación trifásico

Country Status (4)

Country Link
US (1) US10873267B2 (es)
EP (1) EP3344024B1 (es)
ES (1) ES2968666T3 (es)
FR (1) FR3061626B1 (es)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3061627B1 (fr) * 2016-12-29 2019-09-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Architecture d'un commutateur triphase
US10490507B1 (en) 2018-05-31 2019-11-26 Loomia Technologies, Inc. Electronic components for soft, flexible circuitry layers and methods therefor
US12010799B2 (en) * 2018-06-28 2024-06-11 Black & Decker Inc. Electronic switch module with oppositely-arranged power switches and discrete heat sinks
EP3691103A1 (en) * 2019-02-01 2020-08-05 Aptiv Technologies Limited Electric power module

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539254A (en) * 1994-03-09 1996-07-23 Delco Electronics Corp. Substrate subassembly for a transistor switch module
US6018192A (en) * 1998-07-30 2000-01-25 Motorola, Inc. Electronic device with a thermal control capability
JP4009056B2 (ja) * 2000-05-25 2007-11-14 三菱電機株式会社 パワーモジュール
US8310118B2 (en) * 2010-03-17 2012-11-13 Hamilton Sundstrand Corporation Packaging improvement for converter-fed transverse flux machine
DE102012105162B4 (de) * 2012-06-14 2017-02-02 Infineon Technologies Austria Ag Integriertes Leistungshalbleiterbauelement, Herstellungsverfahren dafür und Chopperschaltung mit integriertem Halbleiterbauelement

Also Published As

Publication number Publication date
EP3344024B1 (fr) 2023-12-06
FR3061626B1 (fr) 2019-05-31
US10873267B2 (en) 2020-12-22
EP3344024A1 (fr) 2018-07-04
FR3061626A1 (fr) 2018-07-06
US20180191264A1 (en) 2018-07-05

Similar Documents

Publication Publication Date Title
ES2968666T3 (es) Módulo de conmutación trifásico
ES2762998T3 (es) Disposición de barras conductoras
US9660356B1 (en) Semiconductor device
ES2886497T3 (es) Dispositivo de conversión de potencia
US9106124B2 (en) Low-inductance power semiconductor assembly
US10003280B2 (en) Semiconductor module, upper and lower arm kit, and three-level inverter
CN106537586B (zh) 高电流、低切换损耗SiC功率模块
ES2661075T3 (es) Disposición de convertidor de corriente con un convertidor de corriente multifase
US8362829B2 (en) Semiconductor device
KR20130135979A (ko) 역방향 도통 전력 반도체 스위치를 포함하는 모듈식 다중 컨버터
US10199376B2 (en) Monolithic cell for an integrated circuit and especially a monolithic switching cell
US10008411B2 (en) Parallel plate waveguide for power circuits
ES2893700T3 (es) Arquitectura de un conmutador trifásico
US8269304B2 (en) MOS gate power semiconductor device with anode of protection diode connected to collector electrode
US10229974B2 (en) Semiconductor device and power conversion device
ES2852775T3 (es) Aparato de conversión de potencia
US20160352211A1 (en) Semiconductor module
ES2901380T3 (es) Convertidor de potencia de conmutación configurado para controlar al menos una fase de un receptor eléctrico polifásico con al menos tres fases
US20110049563A1 (en) Mos gate power semiconductor device
WO2016124255A1 (en) High power electrical module and high power electrical circuit
CN101236964B (zh) 具有开关元件和两个二极管的半导体装置
US9076836B2 (en) Semiconductor device
ES2856875T3 (es) Convertidor de potencia multinivel
WO2016058639A1 (en) Power converter circuit
EP4297087A1 (en) Power electronic module with parallely connected power electronic devices