ES2872334T3

ES2872334T3 - Arquitectura del transceptor de detección de fallos de bus y método de funcionamiento del transceptor

Info

Publication number: ES2872334T3
Application number: ES15731030T
Authority: ES
Inventors: Richard Jansen; Scott Lindner; Boris Glass; Gianluca Furano
Original assignee: Agence Spatiale Europeenne
Current assignee: Agence Spatiale Europeenne
Priority date: 2015-06-18
Filing date: 2015-06-18
Publication date: 2021-11-02
Anticipated expiration: 2035-06-18
Also published as: US10565042B2; WO2016202396A8; US20180189129A1; EP3311539B1; WO2016202396A1; EP3311539A1

Abstract

Un método de funcionamiento de un transceptor (100) para comunicar una señal de voltaje en un bus de señalización diferencial, en donde el transceptor (100) comprende un terminal de salida y una cadena de uno o más transistores (301 - 306) conectados entre el terminal de salida y un nivel (VDD) de voltaje predeterminado, y en donde el transceptor (100) puede conmutarse entre un estado activo en el que el nivel (VDD) de voltaje predeterminado se aplica al terminal de salida, y un estado inactivo en el que el nivel (VDD) de voltaje predeterminado no se aplica al terminal de salida, el método que comprende: una etapa de detección de detectar continuamente una primera cantidad que depende de una corriente que fluye a través de un primer transistor (301) en la cadena de transistores (301 - 306); una etapa de determinación de fallos para determinar si la primera cantidad detectada satisface una o más condiciones de error; y una etapa de control de conmutación del transceptor (100) al estado inactivo si se determina que la primera cantidad detectada satisface al menos una de las una o más condiciones de error, en donde la etapa de detección implica detectar una segunda cantidad indicativa de una corriente que fluye a través del primer transistor (301) en una primera dirección; y la etapa de determinación de fallos implica: comparar la segunda cantidad detectada con un primer umbral; y determinar que la primera cantidad satisface una condición de error si la segunda cantidad detectada excede el primer umbral, y caracterizado porque la etapa de detección además implica detectar una tercera cantidad indicativa de una corriente que fluye a través del primer transistor (301) en una segunda dirección opuesta a la primera dirección; y la etapa de determinación de fallos implica además: comparar la tercera cantidad detectada con un segundo umbral; y determinar que la primera cantidad satisface una condición de error si la tercera cantidad detectada excede el segundo umbral.

Description

DESCRIPCIÓN

Arquitectura del transceptor de detección de fallos de bus y método de funcionamiento del transceptor

Campo técnico

Esta solicitud se refiere a un método de funcionamiento de un transceptor para comunicar una señal de voltaje en un bus de señalización diferencial, y a un transceptor para comunicar una señal de voltaje en un bus de señalización diferencial.

Antecedentes

En las naves espaciales, el ordenador de a bordo usa el bus MIL-BUS 1553B de comunicación para el control y la supervisión de la plataforma y la carga útil de la nave espacial. La implementación de este bus es voluminosa, consume mucha energía y está limitada en el número de terminales que pueden conectarse al bus. Con el aumento de la complejidad de las naves espaciales, el número de unidades en la plataforma y la carga útil a controlar aumenta para un peso y un presupuesto de energía decrecientes. Estos nuevos requisitos pueden ser satisfechos por el bus de red de área de controlador (en inglés, Controller Area Network, CAN), que ha sido desarrollado para aplicaciones de control en el sector de la automoción. El protocolo de comunicación de bus CAN se ha usado en varias naves espaciales principalmente en órbitas terrestres bajas con la capa física de comunicación implementada con transceptores CAN comerciales mejorados. Para las órbitas geoestacionarias, que presentan un entorno de radiación más severo, se requiere un transceptor tolerante a la radiación.

Además, los procesos de semiconductor complementario de óxido metálico (en inglés, Complementary Metal-Oxide-Semiconductor, CMOS) convencionales no están optimizados para un alto rendimiento de corriente como se requeriría para un transceptor CAN, lo que da como resultado una caída de voltaje alto entre el nivel de voltaje de alimentación y el nivel de voltaje de salida dominante diferencial. Por ejemplo, para un nivel de voltaje de alimentación de 3 V, sería difícil incluso alcanzar un nivel de voltaje de salida dominante diferencial de 1,5 V.

Además, a diferencia del bus MIL-BUS 1553B que se usa entre unidades y está limitado a 30 nodos, el bus CAN puede tener más de 100 nodos de unidades entre equipos e intraequipos. La adición de subramas en el bus puede aumentar este número de diez a cien veces. Para tal cantidad de interfaces, el enfoque convencional de usar un transceptor separado para traducir la señal CMOS del controlador CAN a los niveles del bus CAN ya no es factible y se debería buscar una integración eficiente del transceptor con el digital. Esto implica que en lugar de usar un proceso CMOS analógico de alto voltaje especial para cumplir con los requisitos eléctricos y de radiación de CAN para el transceptor, se debería usar un proceso CMOS digital, como también se usa para el controlador CAN. Sin embargo, estos procesos digitales tolerantes a la radiación no se han optimizado para la capacidad de alto voltaje.

Por lo tanto, hay una necesidad de un transceptor para un bus de señalización diferencial que no sufra una caída de voltaje alto entre el nivel de voltaje de alimentación y el nivel de voltaje diferencial dominante. Hay una necesidad adicional de un transceptor tolerante a la radiación. Hay todavía una necesidad adicional de un transceptor tolerante a la radiación y tolerante al alto voltaje.

El documento US 2014/359190 A1 describe técnicas y circuitos para determinar, con un controlador de bus, una condición de sobrecorriente en una línea de señal de un bus eléctrico. En particular, el método descrito incluye detectar una corriente a través de al menos una rama de un circuito controlador acoplado a un bus para controlar al menos una línea de señal del bus. Cada rama incluye un conmutador conectado a la alimentación o a tierra, seguido en serie por una carga, que está conectada a la entrada. El método incluye además determinar una condición de sobrecorriente en la al menos una rama basada en al menos en parte en la corriente detectada y en la respuesta al cambio. En respuesta a determinar la condición de sobrecorriente, el circuito de apagado puede enviar una señal sobre la ruta de datos para abrir total o parcialmente el conmutador asociado.

Compendio

En vista de estas necesidades, el presente documento propone un método para el funcionamiento de un transceptor para comunicar una señal de voltaje en un bus de señalización diferencial y un transceptor para comunicar una señal de voltaje en un bus de señalización diferencial, que tiene las características de las respectivas reivindicaciones independientes.

Un aspecto de la descripción se refiere a un método de funcionamiento de un transceptor para comunicar una señal de voltaje en un bus de señalización diferencial. El transceptor comprende un terminal de salida (puerto de salida) y una cadena de uno o más transistores conectados entre el terminal de salida y un nivel de voltaje predeterminado. El transceptor se conmuta entre un estado activo en el que se aplica el nivel de voltaje predeterminado al terminal de salida, y un estado inactivo (pasivo) en el que no se aplica un nivel de voltaje determinado al terminal de salida. El estado activo puede corresponder al estado dominante del transceptor, y el estado inactivo puede corresponder al estado recesivo del transceptor. Es posible que el transceptor no incluya diodos de puerto de bus de corriente inversa para el terminal de salida. El método comprende una etapa de detección de detectar (determinar) una primera cantidad que depende de una corriente que fluye a través de un primer transistor (transistor supervisado) en la cadena de transistores. La primera cantidad se puede detectar durante el estado activo del transceptor. El método comprende además una etapa de determinación de fallos para determinar si la primera cantidad detectada satisface una o más condiciones de error (condiciones de fallo). El método comprende todavía además una etapa de control de conmutar el transceptor al estado inactivo si se determina que la primera cantidad detectada satisface al menos una de las una o más condiciones de error.

Empleando el método propuesto, devolviendo al transceptor al estado inactivo, el transceptor puede protegerse de manera fiable de una pluralidad de condiciones de fallo que de otro modo podrían dañar el transceptor. En particular, dicha protección se logra de manera activa, es decir, conmutando el transceptor al estado inactivo. Por lo tanto, no es necesario proporcionar uno o más diodos (diodos de puerto de bus de corriente inversa) de protección en el transceptor (es decir, en un circuito controlador de bus del transceptor). Convencionalmente, tales diodos no están optimizados para un alto rendimiento de corriente, por lo que proporcionar diodos de protección dimensionados apropiadamente daría como resultado una caída de voltaje considerable entre el nivel de voltaje predeterminado y un nivel de voltaje en el terminal de salida en modo dominante. En consecuencia, el método propuesto permite reducir la caída de voltaje. Supervisando continuamente la primera cantidad, se pueden detectar varios estados de fallo del bus de señalización diferencial, que incluye las condiciones de sobrecorriente resultantes, por ejemplo, de cortocircuitos de bus simples o bus dobles, y se puede evitar la propagación de fallos. Conmutando el transceptor al estado inactivo en caso de que se produzca una condición de fallo del bus, se puede evitar el agravamiento y la exposición continua del transceptor a la condición de fallo del bus, y el transceptor puede protegerse contra daños.

Además, se sabe que los dispositivos analógicos específicos, tal como los diodos de alta capacidad de corriente, no están disponibles en un proceso digital estándar. Por lo tanto, obviando la necesidad de emplear diodos de protección de alta capacidad de corriente en el transceptor, el método presentado permite la integración del transceptor con los circuitos digitales del control de bus (por ejemplo, control CAN) y la interfaz. Por lo tanto, se puede realizar un transceptor tolerante a la radiación en procesos digitales tolerantes a la radiación estándar disponibles, por ejemplo, para aplicaciones espaciales.

Además, el método propuesto que incluye la detección de fallos del bus y la protección del controlador también permite la detección de un estado de fallo del bus y la prevención de la propagación de fallos. Empleando el método propuesto, se pueden identificar fallos de cortocircuito simples o dobles del bus de señalización diferencial, así como líneas abiertas simples y dobles del bus de señalización diferencial.

La etapa de detección implica detectar una segunda cantidad indicativa de una corriente que fluye a través del primer transistor en una primera dirección. La segunda cantidad puede ser un ejemplo de la primera cantidad. La primera dirección puede ser una dirección de polarización inversa. La etapa de determinación de fallos implica comparar la segunda cantidad detectada con un primer umbral. La etapa de determinación de fallos comprende además determinar que la primera cantidad satisface una condición de error si la segunda cantidad detectada excede el primer umbral.

La etapa de detección además implica detectar una tercera cantidad indicativa de una corriente que fluye a través del primer transistor en una segunda dirección. La tercera cantidad puede ser otro ejemplo de la primera cantidad. La segunda dirección es la opuesta a la primera dirección. Por ejemplo, la segunda dirección puede ser una dirección de polarización directa. La etapa de determinación de fallos puede implicar comparar la tercera cantidad detectada con un segundo umbral. La etapa de determinación de fallos puede comprender además determinar que la primera cantidad satisface una condición de error si la tercera cantidad detectada excede el segundo umbral.

En consecuencia, el método propuesto es capaz de detectar una sobrecorriente que fluye a través del terminal de salida del transceptor tanto en la dirección de polarización inversa (modo de polarización inversa) como en la dirección de polarización directa (modo de polarización directa). En este caso, la dirección de polarización directa corresponde a una corriente que fluye desde un terminal (terminal H) de salida conectado a una línea H (línea de voltaje más alto) del bus de señalización diferencial, es decir, hacia la línea H, o a una corriente que fluye hacia un terminal (terminal L) de salida conectado a una línea L (línea de voltaje inferior) del bus de señalización diferencial, es decir, fuera de la línea L. La dirección de polarización inversa corresponde a una corriente que fluye hacia el terminal de salida conectado a la línea H, es decir, fuera de la línea H, o a una corriente que fluye hacia el terminal de salida conectado a la línea L, es decir, hacia la línea L. Apagando el controlador (es decir, devolviendo el transceptor al estado inactivo) al detectar tal sobrecorriente, el transceptor puede protegerse contra daños, en particular sin recurrir a diodos de protección para evitar una corriente de polarización inversa.

En las realizaciones, la etapa de detección puede implicar detectar una cuarta cantidad indicativa de un valor integrado de valores de muestra de corrientes respectivas que fluyen a través del primer transistor en tiempos los hacia los respectivos finales de los períodos en una secuencia de períodos en los que el transceptor está en el estado activo. La cuarta cantidad puede ser otro ejemplo de la primera cantidad. Un tiempo hacia el final de un período en el que el transceptor está en el estado activo puede entenderse como un tiempo durante dicho período en el que la corriente fluye a través de, por ejemplo, el primer transistor y el voltaje en, por ejemplo, el primer transistor se ha estabilizado, por ejemplo, después de una fase inicial de fluctuación. La etapa de determinación de fallos puede implicar comparar la cuarta cantidad detectada con un tercer umbral. La etapa de determinación de fallos puede comprender además determinar que la primera cantidad satisface una condición de error si la cuarta cantidad detectada no excede el tercer umbral.

Muestreando la corriente en el terminal de salida durante el estado activo, el método propuesto es capaz de detectar una condición de subcorriente que surge durante el estado activo. Además de proteger al controlador para que no sufra daños, el método propuesto puede detectar un estado de fallo del bus de señalización diferencial, y evitar la propagación de fallos.

En las realizaciones, la etapa de detección puede implicar proporcionar un segundo transistor (transistor de detección) que es una copia a escala (réplica) del primer transistor (transistor supervisado). La etapa de detección puede comprender además aplicar los mismos voltajes a los terminales del segundo transistor que están presentes en los respectivos terminales del primer transistor. Las cantidades segunda y tercera pueden ser indicativas de una corriente que fluye a través del segundo transistor. Detectar la cuarta cantidad puede implicar cargar intermitente un condensador en los tiempos hacia los respectivos finales de dichos períodos por un voltaje derivado de la corriente que fluye a través del segundo transistor. La cuarta cantidad puede ser indicativa de un voltaje a través del condensador.

En las realizaciones, el transceptor puede comprender además un segundo terminal de salida y una segunda cadena de uno o más transistores conectados entre el segundo terminal de salida y un segundo nivel de voltaje predeterminado. El segundo nivel de voltaje predeterminado puede aplicarse al segundo terminal de salida durante el estado activo del transceptor, y el segundo nivel de voltaje predeterminado es posible que no se aplique al segundo terminal de salida durante el estado inactivo del transceptor. La etapa de detección puede implicar detectar una quinta cantidad indicativa de un valor integrado de valores de muestra de diferencias respectivas entre la corriente que fluye en el primer transistor y una corriente que fluye en un tercer transistor (transistor supervisado) en la segunda cadena en los tiempos hacia los respectivos finales de los períodos en una secuencia de períodos en los que el transceptor está en estado activo. La quinta cantidad puede ser indicativa de una magnitud de dicho valor integrado. La quinta cantidad puede ser otro ejemplo de la primera cantidad. Un tiempo hacia el final de un período en el que el transceptor está en el estado activo puede entenderse como un tiempo durante dicho período en el que la corriente fluye a través de, por ejemplo, el primer transistor y el voltaje en, por ejemplo, el primer transistor se ha estabilizado, por ejemplo, después de una fase inicial de fluctuación. La etapa de determinación de fallos puede implicar comparar la quinta cantidad detectada con un cuarto umbral. La etapa de determinación de fallos puede implicar además determinar que la primera cantidad satisface una condición de error si la quinta cantidad detectada excede el cuarto umbral.

Muestreando la corriente diferencial en los terminales de salida durante el estado activo, el método propuesto es capaz de detectar un desequilibrio entre las corrientes que fluyen a través de los terminales de salida del transceptor durante el estado activo. Además de proteger al controlador de sufrir daños, se puede detectar un estado de fallo del bus de señalización diferencial por el método propuesto, y se puede evitar la propagación de fallos.

En las realizaciones, la etapa de detección puede implicar proporcionar un cuarto transistor (transistor de detección) que es una copia a escala (réplica) del tercer transistor (transistor supervisado). La etapa de detección puede implicar además aplicar los mismos voltajes a los terminales del cuarto transistor que están presentes en los respectivos terminales del tercer transistor. Detectar la quinta cantidad puede implicar cargar intermitentemente un segundo condensador en los tiempos hacia los respectivos finales de dichos períodos por un voltaje derivado de una diferencia entre una corriente que fluye a través del segundo transistor y una corriente que fluye a través del cuarto transistor. La quinta cantidad puede ser indicativa de un voltaje en el segundo condensador.

En las realizaciones, el método puede comprender detectar una sexta cantidad dependiendo de un nivel de voltaje en el terminal de salida. El método puede comprender además comparar la sexta cantidad detectada con al menos un quinto umbral. El método puede comprender todavía además conmutar el transceptor al estado inactivo si la sexta cantidad detectada no está dentro de un intervalo determinado por el al menos un quinto umbral.

Muestreando el voltaje diferencial entre los terminales de salida del transceptor durante el estado activo, el método propuesto es capaz de detectar voltaje diferencial insuficiente, que puede ser indicativo de un fallo del bus de señalización diferencial. De este modo, además de proteger al controlador de sufrir daños, se puede detectar un estado de fallo del bus de señalización diferencial por el método propuesto, y se puede evitar la propagación de fallos.

En las realizaciones, el transceptor puede comprender además un segundo terminal de salida y una segunda cadena de uno o más transistores conectados entre el segundo terminal de salida y un segundo nivel de voltaje predeterminado. El segundo nivel de voltaje predeterminado puede aplicarse al segundo terminal de salida durante el estado activo del transceptor, y el segundo nivel de voltaje predeterminado es posible que no se aplique al segundo terminal de salida durante el estado inactivo del transceptor. La etapa de detección puede implicar detectar una séptima cantidad que depende de una diferencia entre el nivel de voltaje en el (primer) terminal de salida y un nivel de voltaje en el segundo terminal de salida. La séptima cantidad se puede determinar (muestrear) en un tiempo hacia el final de un período en el que el transceptor está en el estado activo. La etapa de determinación de fallos puede implicar comparar la séptima cantidad detectada con un sexto umbral. La etapa de control puede implicar conmutar el transceptor al estado inactivo si la séptima cantidad detectada no excede el sexto umbral.

Muestreando el voltaje diferencial entre los terminales de salida del transceptor durante el estado activo, el método propuesto es capaz de detectar una condición de subvoltaje para el voltaje diferencial que surge durante el estado activo. De este modo, además de proteger al controlador de sufrir daños, se puede detectar un estado de fallo del bus de señalización diferencial, y se puede evitar la propagación de fallos.

Como se mencionó anteriormente, las cantidades segunda a quinta pueden estar relacionadas con ejemplos (implementaciones) de la primera cantidad. Se entiende que cualquier combinación de la segunda a la quinta cantidad se puede determinar al mismo tiempo, y que el transceptor puede conmutarse al estado inactivo si alguna de las cantidades detectadas satisface su respectiva condición de error (condición de fallo). Además, se puede detectar cualquiera o todas de las cantidades sexta y séptima, y el transceptor puede conmutarse al estado inactivo si alguna de las cantidades sexta o séptima detectadas satisface su respectiva condición de error (condición de fallo). En particular, las cantidades segunda a cuarta y la cantidad sexta se pueden detectar para cualquiera o ambos terminales de salida de la línea H y de la línea L (terminales H y L) del transceptor.

Otro aspecto de la descripción se refiere a un transceptor para comunicar una señal de voltaje en un bus de señalización diferencial. El transceptor comprende un terminal de salida (puerto de salida) y una cadena de uno o más transistores conectados entre el terminal de salida y un nivel de voltaje predeterminado. El transceptor puede conmutarse entre un estado activo en el que se aplica el nivel de voltaje predeterminado al terminal de salida, y un estado inactivo (pasivo) en el que el nivel de voltaje predeterminado no se aplica al terminal de salida. El estado activo puede corresponder al estado dominante del transceptor, y el estado inactivo puede corresponder al estado recesivo del transceptor. Es posible que el transceptor no incluya diodos de puerto de bus de corriente inversa para el terminal de salida. El transceptor comprende además un detector de corriente (circuito de detección de corriente) para detectar (determinar) una primera cantidad que depende de una corriente que fluye a través de un primer transistor (transistor supervisado) en la cadena de transistores. El detector de corriente puede adaptarse para detectar la primera cantidad durante el estado activo del transceptor. El transceptor comprende además un circuito de determinación de fallos para determinar si la primera cantidad detectada satisface una o más condiciones de error (condiciones de fallo). El transceptor comprende todavía además un circuito de control para conmutar el transceptor al estado inactivo si se determina que la primera cantidad detectada satisface al menos una de las una o más condiciones de error.

El detector de corriente está adaptado para detectar una segunda cantidad indicativa de una corriente que fluye a través del primer transistor en una primera dirección. La segunda cantidad puede ser un ejemplo de la primera cantidad. La primera dirección puede ser una dirección de polarización inversa. El circuito de determinación de fallos comprende un primer comparador que está adaptado para comparar la segunda cantidad detectada con un primer umbral y para emitir un primer indicador de error que indica que la primera cantidad satisface una condición de error si la segunda cantidad detectada excede el primer umbral. El circuito de control puede adaptarse para conmutar el transceptor al estado inactivo si se levanta el primer indicador de error.

El detector de corriente está además adaptado para detectar una tercera cantidad indicativa de una corriente que fluye a través del primer transistor en una segunda dirección. La tercera cantidad puede ser otro ejemplo de la primera cantidad. La segunda dirección es la opuesta a la primera. Por ejemplo, la segunda dirección puede ser una dirección de polarización directa. El circuito de determinación de fallos puede comprender un segundo comparador que está adaptado para comparar la tercera cantidad detectada con un segundo umbral y para emitir un segundo indicador de error que indica que la primera cantidad satisface una condición de error si la tercera cantidad detectada excede el segundo umbral. El circuito de control puede adaptarse para conmutar el transceptor al estado inactivo si se levanta el segundo indicador de error.

En las realizaciones, el detector de corriente puede adaptarse para detectar una cuarta cantidad indicativa de un valor integrado de valores de muestra de las respectivas corrientes que fluyen a través del primer transistor en los tiempos hacia los respectivos finales de los períodos en una secuencia de períodos en los que el transceptor está en estado activo. La cuarta cantidad puede ser otro ejemplo de la primera cantidad. Un tiempo hacia el final de un período en el que el transceptor está en el estado activo puede entenderse como un tiempo durante dicho período en el que la corriente fluye a través de, por ejemplo, el primer transistor y el voltaje en, por ejemplo, el primer transistor se ha estabilizado, por ejemplo, después de una fase inicial de fluctuación. El circuito de determinación de fallos puede comprender un tercer comparador que está adaptado para comparar la cuarta cantidad detectada con un tercer umbral y para emitir un tercer indicador de error que indica que la primera cantidad satisface una condición de error si la cuarta cantidad detectada no excede el tercer umbral. El circuito de control puede adaptarse para conmutar el transceptor al estado inactivo si se levanta el tercer indicador de error.

En las realizaciones, el detector de corriente puede comprender un segundo transistor (transistor de detección) que es una copia a escala (réplica) del primer transistor (transistor supervisado). El detector de corriente puede comprender además un circuito de alimentación adaptado para aplicar los mismos voltajes a los terminales del segundo transistor que están presentes en los respectivos terminales del primer transistor. La segunda y tercera cantidades pueden ser indicativas de una corriente que fluye a través del segundo transistor. El detector de corriente puede comprender todavía además un condensador y medios de conmutación para cargar intermitentemente el condensador. El detector de corriente puede adaptarse para detectar la cuarta cantidad cargando intermitentemente el condensador en los tiempos hacia los respectivos finales de dichos períodos por un voltaje derivado de la corriente que fluye a través del segundo transistor. La cuarta cantidad puede ser indicativa de un voltaje a través del condensador.

En las realizaciones, el transceptor puede comprender además un segundo terminal de salida y una segunda cadena de uno o más transistores conectados entre el segundo terminal de salida y un segundo nivel de voltaje predeterminado. El transceptor puede adaptarse para aplicar el segundo nivel de voltaje predeterminado al segundo terminal de salida durante el estado activo del transceptor, y para no aplicar el segundo nivel de voltaje predeterminado al segundo terminal de salida durante el estado inactivo del transceptor. El detector de corriente puede adaptarse para detectar una quinta cantidad indicativa de un valor integrado de una diferencia entre la corriente que fluye en el primer transistor y una corriente que fluye en un tercer transistor (transistor supervisado) en la segunda cadena. La quinta cantidad puede ser indicativa de una magnitud de dicho valor integrado. La quinta cantidad puede ser otro ejemplo de la primera cantidad. Un tiempo hacia un final de un período en el que el transceptor está en el estado activo puede entenderse como un tiempo durante dicho período en el que la corriente fluye a través de, por ejemplo, el primer transistor y el voltaje en, por ejemplo, el primer transistor se ha estabilizado, por ejemplo, después de una fase inicial de fluctuación. El circuito de determinación de fallos puede comprender un cuarto comparador adaptado para comparar la quinta cantidad detectada con un cuarto umbral, y para emitir un cuarto indicador de error que indica que la primera cantidad satisface una condición de error si la quinta cantidad detectada excede el cuarto umbral. El circuito de control puede adaptarse para conmutar el transceptor al estado inactivo si se levanta el cuarto indicador de error.

En las realizaciones, el detector de corriente puede comprender un cuarto transistor (transistor de detección) que es una copia a escala (réplica) del tercer transistor (transistor supervisado). El detector de corriente puede comprender además un segundo circuito de alimentación adaptado para aplicar los mismos voltajes a los terminales del cuarto transistor que están presentes en los respectivos terminales del tercer transistor. El detector de corriente puede comprender además un segundo condensador. El detector de corriente puede comprender además segundos medios de conmutación para cargar intermitentemente el segundo condensador. El detector de corriente puede adaptarse para cargar intermitentemente el segundo condensador en los tiempos hacia los respectivos finales de dichos períodos por un voltaje derivado de una diferencia entre una corriente que fluye a través del segundo transistor y una corriente que fluye a través del cuarto transistor. La quinta cantidad puede ser indicativa de un voltaje a través del segundo condensador.

En las realizaciones, el transceptor puede comprender además un detector de voltaje (circuito de detección de voltaje) para detectar una sexta cantidad que depende de un nivel de voltaje en el terminal de salida. El transceptor puede comprender además un circuito para comparar la sexta cantidad detectada con al menos un quinto umbral y para emitir un quinto indicador de error si la sexta cantidad detectada no está dentro de un intervalo determinado por el al menos un quinto umbral. El circuito de control puede adaptarse para conmutar el transceptor al estado inactivo si se levanta el quinto indicador de error.

En las realizaciones, el transceptor puede comprender además un segundo terminal de salida y una segunda cadena de uno o más transistores conectados entre el segundo terminal de salida y un segundo nivel de voltaje predeterminado. El transceptor puede adaptarse para aplicar el segundo nivel de voltaje predeterminado al segundo terminal de salida durante el estado activo del transceptor, y para no aplicar el segundo nivel de voltaje predeterminado al segundo terminal de salida durante el estado inactivo del transceptor. El transceptor puede comprender además un detector de voltaje (circuito de detección de voltaje) para detectar una séptima cantidad que depende de una diferencia entre el nivel de voltaje en el (primer) terminal de salida y un nivel de voltaje en el segundo terminal de salida. El transceptor puede comprender además un circuito para comparar la séptima cantidad detectada con un sexto umbral y para emitir un sexto indicador de error si la séptima cantidad detectada no excede el sexto umbral. El circuito de control puede adaptarse para conmutar el transceptor al estado inactivo si se levanta el sexto indicador de error.

Se apreciará que las etapas del método y las características del aparato pueden intercambiarse de muchas formas. En particular, los detalles del aparato descrito se pueden implementar como un método, y viceversa, como apreciará el experto.

Breve descripción de las figuras

Las realizaciones de la descripción se explican a continuación en una manera a modo de ejemplo con referencia a los dibujos adjuntos, en donde

La Fig. 1 ilustra esquemáticamente un diagrama de bloques de un ejemplo de un transceptor según las realizaciones de la descripción;

La Fig. 2 ilustra esquemáticamente un diagrama de bloques de un ejemplo de un circuito controlador de bus del transceptor de la Fig. 1;

Las Fig. 3 y Fig. 4 Ilustran esquemáticamente ejemplos de los circuitos controladores de dos estados del circuito controlador de bus de la Fig. 2;

La Fig. 5 a través de la Fig. 11 ilustra esquemáticamente ejemplos de bloques de detección de fallos del transceptor de la Fig. 1;

La Fig. 12 es un diagrama de flujo que ilustra esquemáticamente un ejemplo de un método de funcionamiento de un transceptor según las realizaciones de la descripción; y

La Fig. 13 a través de la Fig. 22 ilustra esquemáticamente formas de onda de cantidades eléctricas que pueden surgir durante el funcionamiento del transceptor de la Fig. 1.

Descripción detallada

A continuación, se describirá la invención en una manera a modo de ejemplo con referencia a las figuras adjuntas. Los elementos idénticos en las figuras pueden indicarse por números de referencia idénticos, y puede omitirse la descripción repetida de los mismos.

La Fig. 1 ilustra esquemáticamente un diagrama de bloques de un ejemplo de un transceptor 100 según las realizaciones de la descripción. El transceptor 100 comprende un circuito 110 controlador de bus (bloque de controlador de bus), un circuito 120 de receptor de bus (bloque de receptor de bus), un circuito 130 de control (bloque de control), así como uno o más circuitos 142-1, 142-2, 144-1, 144-2, 146-1, 146-2, 148, 152-1, 152-2, 154-1, 154-2, 156 de detección de fallos (bloques de detección de fallos).

El circuito 110 controlador de bus comprende el primer y segundo terminales 111, 112 de salida (termina1H y terminal L) conectados a las respectivas líneas 162-1, 162-2 de señal (línea H y línea L) de un bus de señalización diferencial (por ejemplo, un bus CAN). El transceptor 100 puede conmutarse entre un estado activo (estado dominante) y un estado inactivo (estado recesivo) según una señal TXD de transmisión. En consecuencia, el circuito 110 controlador de bus puede adaptarse para comunicar una señal de voltaje en el bus de señalización diferencial según la señal TXD de transmisión. La señal TXD de transmisión puede ser una señal binaria, por ejemplo. Durante el estado activo del transceptor 100, el circuito 110 controlador de bus puede comunicar un primer nivel de voltaje predeterminado (por ejemplo, un voltaje VDD de alimentación) en la primera línea 162-1 de señal del bus de señalización diferencial, y un segundo nivel de voltaje predeterminado (por ejemplo, un voltaje VSS de tierra) en la segunda línea 162-2 de señal del bus de señalización diferencial. Los niveles de voltaje primero y segundo predeterminados pueden elegirse de modo que se realice un voltaje diferencial suficientemente grande a través de la impedancia terminal del bus de señalización diferencial durante el estado activo. Durante el estado inactivo del transceptor 100, el circuito 110 controlador de bus es posible que no comunique los niveles de voltaje primero y segundo en las líneas 162-1, 162-2 de señal primera y segunda, respectivamente. En su lugar, el circuito 110 controlador de bus puede aplicar una alta impedancia al primer y segundo terminales 111, 112 de salida.

Resumiendo, los terminales H y L están conectados al bus de señalización diferencial y los puertos restantes del circuito 110 controlador de bus están conectados al circuito 130 de control del transceptor 100. Las entradas para el transceptor 100 son las alimentaciones VDD y VSS, activación del controlador y entrada de selección de estado dominante en el bus (señal de transmisión) TXD, y una entrada de muestreo de voltaje y corriente del bus (señal de muestreo, reloj de muestreo).

El resto de los puertos del transceptor 100 son salidas que indican el estado del controlador y el bus, que incluyen uno o más indicadores de error descritos a continuación.

El circuito 120 de receptor de bus comprende terminales de entrada primero y segundo conectados respectivamente a las líneas 162-1, 162-2 de señal primera y segunda . El circuito 120 receptor de bus está adaptado para generar una señal RXD recibida basada en un análisis de los niveles de voltaje en sus terminales de entrada. Más precisamente, el circuito 120 receptor de bus está adaptado para generar la señal RXD recibida basada en un voltaje diferencial correspondiente a una diferencia entre los niveles de voltaje en sus terminales de entrada (o, en términos más generales, basada en a una diferencia entre los niveles de voltaje en las líneas 162-1, 162-2 de señal primera y segunda) del bus de señalización diferencial.

El circuito 110 controlador de bus se ilustra con más detalle en la Fig. 2. El circuito 110 controlador de bus puede comprender un circuito 230 de generación de señales de control (bloque de generación de señales de control) para generar las señales TX, TXB de control (binarias) primera y segunda basadas en la señal TXD de transmisión. Las señales TX, TXB de control primera y segunda pueden ser complementarias entre sí. El circuito 230 de generación de señales de control puede comprender uno o más inversores para generar las señales de control TX, TXB primera y segunda. El circuito 110 controlador de bus puede comprender además un primer y un segundo circuito 210, 220 controlador de dos estados conectados respectivamente al primer y segundo terminales 111, 112 de salida. El primer circuito 210 controlador de dos estados puede ser un circuito de elevación de voltaje (en inglés, pull-up circuit) para conmutar la primera línea 162-1 de señal entre el primer nivel de voltaje predeterminado (por ejemplo, el voltaje VDD de alimentación) y el estado de alta impedancia mencionado anteriormente. El segundo circuito 220 controlador de dos estados puede ser un circuito de descenso de voltaje (en inglés, pull-down circuit) para conmutar la segunda línea 162-2 de señal entre el segundo nivel de voltaje predeterminado (por ejemplo, el voltaje VSS de tierra) y dicho estado de alta impedancia.

Las Fig. 3 y Fig. 4 ilustran esquemáticamente ejemplos del primer y segundo circuito 210, 220 controlador de dos estados, respectivamente. En el ejemplo de estas figuras, el primer circuito 210 controlador de dos estados es un circuito de pull-up y el segundo circuito 220 controlador de dos estados es un circuito de pull-down. En consecuencia, en estos ejemplos, el primer nivel de voltaje predeterminado es el voltaje VDD de alimentación, y el segundo nivel de voltaje predeterminado es el voltaje VSS de tierra. Además, en estos ejemplos, el primer terminal 111 de salida es el terminal H, el segundo terminal 112 de salida es el terminal L, la primera línea 162-1 de señal es la línea H, y la segunda línea 162-2 de señal es el línea L. A menos que se indique lo contrario, las descripciones de la presente descripción se realizan en el contexto de este ejemplo. Sin embargo, la presente descripción no se interpretará como limitada a este ejemplo, y también se entiende que las asignaciones inversas están comprendidas por el alcance de la presente descripción.

Como puede verse en la Fig. 3, el primer circuito 210 controlador de dos estados comprende el primer terminal 111 de salida y una primera cadena de uno o más transistores 301 -306 conectados entre el primer terminal 111 de salida (el terminal H en el presente ejemplo) y el primer nivel de voltaje predeterminado (el voltaje VDD de alimentación en el presente ejemplo). Los transistores 301 -306 de la primera cadena de transistores pueden ser transistores de efecto de campo (en inglés, Field-Effect-Transistors, FET), tales como FET de semiconductor de óxido metálico (en inglés, Metal-Oxide-Semiconductor-FET, MOSFET), por ejemplo. Además, los transistores 301-306 pueden ser MOSFET tolerantes a alto voltaje (por ejemplo, 16 V). Si el primer nivel de voltaje predeterminado es el voltaje de alimentación, los transistores 301-306 pueden ser transistores de semiconductor de óxido metálico de canal positivo (en inglés, Positive-channel Metal-Oxide-Semiconductor, PMOS). En particular, el primer circuito 210 controlador de dos estados no comprende ningún diodo de protección para evitar que fluya una corriente inversa entre el primer terminal 111 de salida y el primer nivel de voltaje predeterminado. En la Fig. 3, la primera cadena de transistores comprende pares de transistores bien conectados (es decir, pares de transistores con su conexión bien compartida con la conexión central). Disponer los transistores en tales pares evita fugas a través de la unión pn-drenaje-pozo (en inglés, pn-drain-well junction) en modo de polarización directa. Sin embargo, la presente descripción no se limita a pares de transistores bien conectados, y cada uno de estos pares puede ser reemplazado por un solo transistor. Entre los transistores 301 -306 de la primera cadena, hay un transistor 301 supervisado (primer transistor) (por ejemplo, el transistor dispuesto más cerca del primer terminal 111 de salida). El primer circuito 210 controlador de dos estados puede adaptarse para detectar voltajes respectivos en el terminal a granel (en inglés, bulk terminal), terminal de puerta y terminal de drenaje del transistor 301 supervisado, y para emitir estos voltajes como señales 172-1, 174-1, 176-1 de voltaje respectivas. Como se explicará con más detalle a continuación, el transceptor 100 puede comprender uno o más transistores de detección (segundos transistores) que son réplicas (a escala) del transistor 301 supervisado, y se aplican a los terminales cuyos voltajes coinciden con los de los respectivos terminales del transistor 301 supervisado, usando las señales 172-1, 174-1, 176-1 de voltaje emitidas por el primer circuito 210 controlador de dos estados. De este modo, se puede replicar el estado de funcionamiento del transistor 310 supervisado, y se puede determinar una corriente que fluye a través del transistor 301 supervisado tanto en el modo de polarización directa como en el modo de polarización inversa, es decir, una versión a escala de esta corriente.

El primer circuito 210 controlador de dos estados puede comprender además una cadena de resistencias 311-314 conectadas entre un nivel de voltaje de la segunda señal TXB de control y el primer terminal 111 de salida. Los terminales de puerta de los transistores 301-306 de la primera cadena de transistores puede conectarse a la cadena de resistencias (por ejemplo, a los respectivos nodos intermedios entre las respectivas resistencias de la cadena de resistencias). De ese modo, se asegura que el voltaje umbral en la condición de polarización inversa sea lo suficientemente bajo para bloquear cualquier corriente a través de los transistores 301-306 de la primera cadena de transistores. El primer circuito 210 controlador de dos estados puede comprender además un circuito precontrolador para conmutar (controlar) los transistores 301-306 de la primera cadena de transistores. Dicho circuito precontrolador puede comprender uno o más transistores 321,322, 323 (por ejemplo, transistores de semiconductor de óxido metálico de canal negativo (en inglés, Negative-channel Metal-Oxide-Semiconductor, NMOS)) conectados entre el segundo nivel de voltaje predeterminado (el voltaje VSS de tierra en el presente ejemplo) y los respectivos nodos intermedios. El número de transistores del circuito precontrolador puede coincidir con el número de (pares de) transistores en la primera cadena de transistores. El primer circuito 210 controlador de dos estados puede comprender además los diodos 331, 332, 333 conectados respectivamente entre los transistores del circuito precontrolador y los nodos intermedios correspondientes. Como se mencionó anteriormente, el primer 210 circuito controlador de dos estados no comprende ningún diodo para bloquear una corriente inversa en la primera cadena de transistores. Los transistores del circuito precontrolador pueden conmutarse (controlarse) según la primera señal TX de control. Conmutar los transistores 321 -323 del circuito precontrolador al estado (completamente) de controlador da como resultado conmutar los transistores 301 -306 de la primera cadena de transistores al estado (completamente) de controlador y, por lo tanto, en la conexión del primer terminal 111 de salida al primer nivel de voltaje predeterminado. Por otro lado, si los transistores 321 -323 del circuito precontrolador están en el estado de no controlador, también los transistores 301 -306 de la primera cadena de transistores están en el estado de no controlador, y el primer terminal 111 de salida presenta una alta impedancia a la primera línea 162-1 de señal (la línea H en el presente ejemplo).

El segundo circuito 220 controlador de dos estados es complementario al primer circuito 210 controlador de dos estados, es decir, puede obtenerse del primer circuito 210 controlador de dos estados reemplazando cualquier PMOS por un NMOS, y viceversa, e intercambiando las señales de control primera y segunda. En consecuencia, como puede verse en la Fig. 4, el segundo circuito 220 controlador de dos estados comprende el segundo terminal 112 de salida (el terminal L en el presente ejemplo) y una segunda cadena de uno o más transistores 401-406 conectados entre el segundo terminal 112 de salida y el segundo nivel de voltaje predeterminado (el voltaje VSS de tierra en el presente ejemplo). Los transistores 401-406 de la segunda cadena de transistores pueden ser FET, tal como MOSFET, por ejemplo. Además, los transistores 401-406 pueden ser MOSFET tolerantes a alto voltaje (por ejemplo, 16 V). Si el segundo nivel de voltaje predeterminado es el voltaje de tierra, los transistores 401 -406 pueden ser transistores NMOS. En particular, el segundo circuito 220 controlador de dos estados no comprende ningún diodo de protección para evitar que fluya una corriente inversa entre el segundo nivel de voltaje predeterminado y el segundo terminal 112 de salida. En la Fig. 4, la segunda cadena de transistores comprende pares de transistores bien conectados (es decir, pares de transistores con su conexión bien compartida con la conexión central). Sin embargo, la presente descripción no se limita a pares de transistores bien conectados, y cada uno de estos pares puede ser reemplazado por un solo transistor. Entre los transistores 401 -406 de la segunda cadena, hay un transistor 401 supervisado (tercer transistor) (por ejemplo, el transistor dispuesto más cerca del segundo nivel de voltaje predeterminado, es decir, el más alejado del segundo terminal 112 de salida). El segundo circuito 220 controlador de dos estados puede adaptarse para detectar los respectivos voltajes en el terminal a granel, terminal de puerta y terminal de drenaje del transistor 401 supervisado, y para emitir estos voltajes como las señales 172-2, 174-2, 176-2 de voltaje respectivas. Como se explicará con más detalle a continuación, el transceptor 100 puede comprender uno o más transistores de detección (cuartos transistores) que son réplicas (a escala) del transistor 401 supervisado, y a cuyos terminales se aplican voltajes que coinciden con los de los respectivos terminales del transistor 401 supervisado, usando las señales 172-2, 174-2, 176-2 de voltaje emitidas por el segundo circuito 220 controlador de dos estados. De ese modo, se puede replicar el estado de funcionamiento del transistor 401 supervisado, y se puede determinar una corriente fluye a través del transistor 401 supervisado tanto en el modo de polarización directa como en el modo de polarización inversa, es decir, se puede determinar una versión a escala de esta corriente.

El segundo circuito 220 controlador de dos estados puede comprender además una cadena de resistencias 411-414 conectadas entre un nivel de voltaje de la primera señal TX de control y el segundo terminal 112 de salida. Los terminales de puerta de los transistores 401 -406 de la segunda cadena de transistores pueden estar conectados a la cadena de resistencias (por ejemplo, a los respectivos nodos intermedios entre las respectivas resistencias de la cadena de resistencias). De este modo, se asegura que el voltaje umbral en condición de polarización inversa sea lo suficientemente bajo para bloquear cualquier corriente a través de los transistores 401 -406 de la segunda cadena de transistores. El segundo circuito 220 controlador de dos estados puede comprender además un circuito precontrolador para conmutar (controlar) los transistores 401 -406 de la segunda cadena de transistores. Dicho circuito precontrolador puede comprender uno o más transistores 421,422, 423 conectados entre el primer nivel de voltaje predeterminado (el voltaje VDD de alimentación en el presente ejemplo) y los respectivos nodos intermedios. El número de transistores del circuito precontrolador puede coincidir con el número de (pares de) transistores en la segunda cadena de transistores. El segundo circuito 220 controlador de dos estados puede comprender además los diodos 431,432, 433 conectados respectivamente entre los transistores del circuito de precontrolador y los nodos intermedios correspondientes. Como se mencionó anteriormente, el segundo circuito 220 controlador de dos estados no comprende ningún diodo para bloquear una corriente inversa en la segunda cadena de transistores. Los transistores 421-423 del circuito precontrolador pueden conmutarse (controlarse) según la segunda señal TXB de control. Conmutar los transistores 421-423 del circuito precontrolador al estado (completamente) de controlador da como resultado conmutar los transistores 401-406 de la segunda cadena de transistores al estado (completamente) de controlador y, por lo tanto, en la conexión del segundo terminal 112 de salida al segundo nivel de voltaje predeterminado. Por otro lado, si los transistores 421-423 del circuito precontrolador están en el estado de no controlador, también los transistores 401-406 de la segunda cadena de transistores están en el estado de no controlador, y el segundo terminal 112 de salida presenta una alta impedancia a la segunda línea 162-2 de señal (la línea L en el presente ejemplo).

El concepto general de la presente descripción se describirá ahora con referencia a la Fig. 12, que es un diagrama de flujo que ilustra un ejemplo de un método de funcionamiento del transceptor 100 según las realizaciones de la descripción. Si bien el ejemplo descrito del método hace referencia a, por ejemplo, el (primer) terminal 111 de salida y el primer transistor 301, puede referirse asimismo, por ejemplo, al segundo terminal 112 de salida y el tercer transistor 401, con modificaciones obvias. En otras palabras, el método ilustrado en la Fig. 12 puede aplicarse tanto al terminal H como terminal de salida, como al terminal L como terminal de salida.

En la etapa S1201 (etapa de detección), se detecta (determina) una primera cantidad que depende de una corriente que fluye a través del primer transistor 301. Por ejemplo, la primera cantidad puede ser dicha corriente en sí misma, puede ser proporcional a dicha corriente, puede ser un voltaje proporcional a dicha corriente, o puede ser una corriente o voltaje proporcional a una suma o diferencia que involucre dicha corriente. A continuación se proporcionarán ejemplos de la primera cantidad. La primera cantidad se puede detectar durante el estado activo del transceptor 100. Dicha detección de la primera cantidad puede ser realizada por un detector de corriente (circuito de detección de corriente) del transceptor 100.

En la etapa S1202 (etapa de determinación de fallos), se determina si la primera cantidad detectada satisface al menos una condición de error (condición de fallo). A continuación se describirán ejemplos de condiciones de error. Dicha determinación de si la primera cantidad detectada satisface al menos una condición de error se puede realizar por un circuito de detección de fallos del transceptor 100.

El método procede a la etapa S1204 si la primera cantidad satisface al menos una condición de error (Sí en la etapa S1203) y, de lo contrario, vuelve a la etapa S1201 (No en la etapa S1203).

En la etapa S1204 (etapa de control), se concluye que existe un fallo, por ejemplo, en el bus de señalización diferencial, y el transceptor 100 se conmuta (vuelve) al estado inactivo (recesivo) para proteger al transceptor 100 contra daños, independientemente de la señal TXD de transmisión . Esta etapa puede ser realizada por el circuito 130 de control, que está conectado al circuito 110 controlador de bus y que puede controlar el circuito 110 controlador de bus. Por ejemplo, el circuito 110 controlador de bus puede conmutarse al estado inactivo.

Volviendo a la Fig. 1, el transceptor 100 puede comprender uno o más circuitos 142-1, 142-2, 144-1, 144-2, 146-1, 146-2, 148, 152-1, 152-2, 154-1, 154-2, 156 de detección de fallos (bloques de detección de fallos). Por ejemplo, el transceptor 100 puede comprender hasta dos primeros circuitos 142-1, 142-2 de detección de fallos (circuitos de detección de sobrecorriente en modo de polarización inversa) para detectar una sobrecorriente en una dirección de polarización inversa en la líneas 162-1, 162-2 de señal primera y segunda, respectivamente. Para la línea H (que incorpora a modo de ejemplo la primera línea 162-1 de señal en el presente ejemplo), la condición de polarización inversa corresponde al caso V(H) > VDD, y para la línea L (que incorpora a modo de ejemplo la segunda línea de señal 162-2 en el presente ejemplo) la condición de polarización inversa corresponde al caso V(L) < VSS, siendo V(H) y V(L) los niveles de voltaje en el terminal H y el terminal L, respectivamente. Ya que el transceptor 100 no comprende diodos de protección en el terminal H (que incorpora a modo de ejemplo el primer terminal 111 de salida en el presente ejemplo) y el terminal L (que incorpora a modo de ejemplo el segundo terminal 112 de salida en el presente ejemplo), los fallos de cortocircuito del bus de señalización diferencial darían como resultado grandes corrientes que fluyen hacia los niveles VDD y VSS de voltaje, respectivamente. Para evitar esta situación, los primeros circuitos 142-1, 142-2 de detección de fallos detectan corrientes inversas excesivas y el circuito 110 controlador de bus del transceptor 100 se apaga (es decir, el transceptor 100 se vuelve al estado inactivo) en tal caso. El uno o más circuitos 142-1, 142-2, 144 1, 144-2, 146-1, 146-2, 148, 152-1, 152-2, 154-1, 154-2, 156 de detección de fallos cada uno puede levantar respectivos indicadores de error descritos con más detalle a continuación. Estos indicadores de error pueden alimentar al circuito 130 de control (no se muestra explícitamente en la Fig. 1).

La Fig. 6 ilustra esquemáticamente un ejemplo del primer circuito 142-1 de detección de fallos (circuito de detección de sobrecorriente en modo de polarización inversa) para la línea H. El primer circuito 142-1 de detección de fallos para la línea H recibe las señales 172-1, 174-1, 176-1 de voltaje que son indicativas de, respectivamente, los voltajes en el terminal a granel, el terminal de puerta, y el terminal de drenaje del primer transistor 301 (transistor supervisado asociado con la línea H). El primer circuito 142-1 de detección de fallos para la línea H comprende un primer subcircuito 610 de detección de corriente para detectar una segunda cantidad que depende de (es indicativa de) la corriente que fluye a través del primer transistor 301, y un primer comparador 640 para comparar la segunda cantidad con un primer valor umbral. El primer subcircuito 610 de detección de corriente está adaptado para detectar la segunda cantidad en modo de polarización inversa, es decir, si el voltaje V(H) en el terminal H excede el voltaje VDD de alimentación (que incorpora a modo de ejemplo el primer nivel de voltaje predeterminado en el presente ejemplo). La segunda cantidad es un ejemplo (implementación) de la primera cantidad. El primer valor umbral se puede proporcionar, por ejemplo, por una fuente 633 de voltaje que da salida a un voltaje predeterminado como el primer valor de umbral. El primer circuito 142-1 de detección de fallos para la línea H está adaptado para levantar un primer indicador OCRH de error si la segunda cantidad excede el primer valor de umbral. Este indicador de error indica una sobrecorriente en modo de polarización inversa en el terminal H. Además, este indicador de error puede corresponder a la salida del primer comparador 640. La segunda cantidad que excede el primer valor umbral es un ejemplo de una condición de error de la primera cantidad.

El primer subcircuito 610 de detección de corriente puede comprender un segundo transistor 615 (transistor de detección asociado con la línea H) que es una réplica a escala del primer transistor 301 (transistor supervisado asociado con la línea H). El primer subcircuito 610 de detección de corriente recibe las señales 172-1, 174-1, 176-1 de voltaje que son indicativas de, respectivamente, los voltajes en el terminal a granel, el terminal de puerta, y el terminal de drenaje del primer transistor 301, y está adaptado para aplicar los respectivos voltajes a los terminales correspondientes del segundo transistor 615. En el modo de polarización inversa, el voltaje V(H) en el termina1H excede el VDD, de modo que una corriente fluye desde el terminal de drenaje del segundo transistor 615 a su terminal fuente que se establece en el nivel de voltaje VDD de alimentación. La corriente que pasa a través del segundo transistor 615 fluye a través de un transistor 623 conectado en cascodo (en inglés, cascode-connected), cuyo terminal de puerta se establece para que su terminal fuente permanezca sustancialmente en el nivel de voltaje de alimentación. El voltaje en el terminal de puerta del transistor 623 conectado en cascodo se genera proporcionando un transistor 624 que es una copia (réplica) del transistor 623 conectado en cascodo. El transistor 624 está conectado entre el nivel de voltaje VDD de alimentación y un nivel de voltaje que se establece por la salida de un bucle de retroalimentación que incluye un amplificador 622 operacional. Los terminales de puerta del transistor 624 y el transistor 623 conectados en cascodo están conectados entre sí. Además, los terminales de puerta y drenaje del transistor 624 están conectados entre sí. Por lo tanto, se puede decir que el transistor 623 conectado en cascodo y el transistor 624 forman un espejo de corriente. Finalmente, la corriente que fluye a través del segundo transistor 615 puede convertirse en un voltaje por un convertidor 632 de corriente-voltaje para compararlo con el primer valor umbral en el primer comparador 640. Alternativamente, el primer circuito 142-1 de detección de fallos para la línea H puede comprender un circuito para comparar la corriente que fluye a través del segundo transistor 615 con una corriente de umbral. El primer subcircuito 610 de detección de corriente puede comprender además las fuentes 631, 625 de corriente conectadas respectivamente entre la fuente y los terminales de drenaje del transistor 623 conectado en cascodo y el transistor 624.

En consecuencia, si el transceptor 100 comprende el primer circuito 142-1 de detección de fallos para el primer terminal 111 de salida (es decir, si el primer terminal 111 de salida es el termina1H), la etapa S1201 de detección en la Fig. 12 puede implicar detectar una segunda cantidad indicativa de una corriente que fluye a través del primer transistor 301 en una primera dirección (por ejemplo, la dirección de polarización inversa). Como se indicó anteriormente, la segunda cantidad puede ser un ejemplo (implementación) de la primera cantidad. La segunda cantidad puede ser indicativa de la corriente que fluye a través del segundo transistor 615 (que es una réplica a escala del primer transistor 301, y a cuyos terminales se aplican los mismos voltajes que los presentes en los terminales del primer transistor 301). La etapa S1202 de determinación de fallos puede implicar comparar la segunda cantidad detectada con un primer umbral, y determinar que la primera cantidad satisface una condición de error si la segunda cantidad detectada excede el primer umbral. En particular, estas etapas también pueden aplicarse al terminal L, con modificaciones obvias.

Según lo anterior, el detector de corriente del transceptor 100 puede comprender el segundo transistor 615 (transistor de detección), y un circuito para aplicar los mismos voltajes a los terminales del segundo transistor 615 que están presentes en los terminales del primer transistor 301 (transistor supervisado). En otras palabras, el detector de corriente puede comprender el primer subcircuito 610 de detección de corriente del primer circuito 142-1 de detección de fallos para la línea H. En consecuencia, el detector de corriente puede adaptarse para detectar dicha segunda cantidad. Además, el circuito de determinación de fallos del transceptor 100 puede comprender el comparador 640 del primer circuito 142-1 de detección de fallos para la línea H y puede configurarse para emitir el primer indicador (OCRH) de error para la línea H. La segunda cantidad que excede el primer valor umbral es un ejemplo de una condición de error de la primera cantidad.

La Fig. 6 se refiere al caso de que se detecte la segunda cantidad con respecto a la línea H. Alternativamente, o además, la segunda cantidad se puede detectar para la línea L. La Fig. 8 ilustra esquemáticamente un ejemplo del primer circuito 142-2 de detección de fallos para la línea L. El primer circuito 142-2 de detección de fallos para la línea L es idéntico al primer circuito 142-1 de detección de fallos para la línea H ilustrado en la Fig. 6, con la salvedad de que los transistores PMOS y NMOS se intercambian, los roles del nivel de voltaje de alimentación y tierra se intercambian, y las corrientes fluyen en dirección opuesta. Además, en lugar de las señales 172-1, 174-1, 176-1 de voltaje indicativas de los niveles de voltaje en los terminales del primer transistor 301, ahora se proporcionan las señales 172-2, 174-2, 176-2 de voltaje indicativas de los niveles de voltaje en los terminales del tercer transistor 401 (transistor supervisado asociado con la línea L) al primer circuito 142-2 de detección de fallos para la línea L. De lo contrario, aplican las mismas consideraciones que con respecto al primer circuito 142-1 de detección de fallos para la línea H (ver Fig. 6), con modificaciones obvias.

Por lo tanto, el primer circuito 142-2 de detección de fallos para la línea L comprende un primer subcircuito 810 de detección de corriente para detectar una segunda cantidad que depende de la corriente que fluye a través del tercer transistor 401, y un primer comparador 840 para comparar la segunda cantidad con un primer valor umbral. El primer subcircuito 810 de detección de corriente está adaptado para detectar la segunda cantidad en modo de polarización inversa, es decir, si el voltaje V(L) en el terminal L no excede el voltaje de tierra. El primer valor umbral se puede proporcionar, por ejemplo, por una fuente 833 de voltaje que da salida a un voltaje predeterminado como el primer valor de umbral. El primer circuito 142-2 de detección de fallos para la línea L está adaptado para levantar un primer indicador OCRL de error si la segunda cantidad excede el primer valor de umbral. Este indicador de error indica una sobrecorriente en modo de polarización inversa en el terminal L. Además, este indicador de error puede corresponder a la salida del primer comparador 840.

El primer subcircuito 810 de detección de corriente puede comprender un cuarto transistor 815 (transistor de detección asociado con la línea L) que es una réplica a escala del tercer transistor 401 (transistor supervisado asociado con la línea L). El primer subcircuito 810 de detección de corriente recibe las señales 172-2, 174-2, 176-2 de voltaje que son indicativas de, respectivamente, los voltajes en el terminal a granel, el terminal de puerta, y el terminal de drenaje del tercer transistor 401, y está adaptado para aplicar los respectivos voltajes a los terminales correspondientes del cuarto transistor 815. En el modo de polarización inversa, el voltaje V(L) en el terminal L está por debajo del voltaje de tierra, de modo que una corriente fluye desde el terminal fuente del cuarto transistor 815 a su terminal de drenaje que se establece en el nivel de voltaje de tierra. La corriente que pasa a través del cuarto transistor 815 fluye a través de un transistor 823 conectado en cascodo, cuyo terminal de puerta se establece para que su terminal fuente permanezca sustancialmente en el nivel de voltaje de tierra. El voltaje en el terminal de puerta del transistor 823 conectado en cascodo se genera proporcionando un transistor 824 que es una copia (réplica) del transistor 823 conectado en cascodo. El transistor 824 está conectado entre el nivel de voltaje VSS de tierra y un nivel de voltaje que se establece por la salida de un bucle de retroalimentación que incluye un amplificador 822 operacional. Los terminales de puerta del transistor 824 y el transistor 823 conectado en cascodo están conectados entre sí. Además, los terminales de puerta y drenaje del transistor 824 están conectados entre sí. Por lo tanto, se puede decir que el transistor 823 conectado en cascodo y el transistor 824 forman un espejo de corriente. Finalmente, la corriente que fluye a través del cuarto transistor 815 puede convertirse en un voltaje por un convertidor 832 de corriente-voltaje para compararlo con el primer valor umbral en el primer comparador 840. Alternativamente, el primer circuito 142-2 de detección de fallos para la línea L puede comprender un circuito para comparar la corriente que fluye a través del cuarto transistor 815 con una corriente de umbral. El primer subcircuito 810 de detección de corriente puede comprender además las fuentes 831, 825 de corriente conectadas respectivamente entre la fuente y los terminales de drenaje del transistor 823 conectado en cascodo y el transistor 824.

Si se proporcionan ambos primeros circuitos 142-1, 142-2 de detección de fallos, la segunda cantidad se puede detectar y supervisar (es decir, compararse con los respectivos primeros umbrales) tanto para la línea H como para la línea L. En este caso, el detector de corriente del transceptor 100 puede comprender además el cuarto transistor 815 (transistor de detección asociado con la línea L), y un circuito para aplicar los mismos voltajes a los terminales del cuarto transistor 815 que están presentes en los terminales del tercer transistor 401 (transistor supervisado asociado con la línea L). En otras palabras, el detector de corriente puede comprender además el primer subcircuito 810 de detección de corriente del primer circuito 142-2 de detección de fallos para la línea L. Además, el circuito de determinación de fallos del transceptor 100 puede comprender además el comparador 840 del primer circuito 142-2 de detección de fallos para la línea L y puede configurarse para emitir el primer indicador (OCRL) de error para la línea L.

Volviendo a la Fig. 1, el transceptor 100 puede comprender además hasta dos segundos circuitos 144-1, 144-2 de detección de fallos (circuitos de detección de sobrecorriente en modo de polarización directa) para detectar una sobrecorriente en una dirección de polarización directa en las líneas 162-1, 162-2 de señal primera y segunda, respectivamente. Para la línea H (que incorpora a modo de ejemplo la primera línea 162-1 de señal en el presente ejemplo), la condición de polarización directa corresponde al caso V(H) < VDD, y para la línea L (que incorpora a modo de ejemplo la segunda línea 162-2 de señal en el presente ejemplo) la condición de polarización directa corresponde al caso V(L) > VSS. Una vez que el circuito 110 controlador de bus está en el estado dominante y una corriente grande pasa a través del circuito 110 controlador de bus, los segundos circuitos 144-1, 144-2 de detección de fallos detectan condiciones bajo las cuales la corriente del bus del controlador (en modo de polarización directa) podría aumentar más allá de los niveles aceptables, de modo que el circuito 110 controlador de bus debería apagarse y el transceptor 100 debería volver al estado recesivo. Tales corrientes más allá de los niveles aceptables pueden dar como resultado fallos de cortocircuito del bus de señalización diferencial en la línea H y/o la línea L.

La Fig. 5 ilustra esquemáticamente un ejemplo del segundo circuito 144-1 de detección de fallos (circuito de detección de sobrecorriente en modo de polarización directa) para la línea H. El segundo circuito 144-1 de detección de fallos para la línea H recibe las señales 172-1, 174-1, 176-1 de voltaje que son indicativas de, respectivamente, los voltajes en el terminal a granel, el terminal de puerta, y el terminal de drenaje del primer transistor 301 (transistor supervisado asociado con la línea H). El segundo circuito 144-1 de detección de fallos para la línea H comprende un segundo subcircuito 510 de detección de corriente para detectar una tercera cantidad que depende de (es indicativa de) la corriente que fluye a través del primer transistor 301, y un segundo comparador 540 para comparar la tercera cantidad con un segundo valor umbral. El segundo subcircuito 510 de detección de corriente está adaptado para detectar la tercera cantidad en modo de polarización directa, es decir, si el voltaje V(H) en el termina1H está por debajo del voltaje VDD de alimentación (que incorpora a modo de ejemplo el primer nivel de voltaje predeterminado en el presente ejemplo). La tercera cantidad es un ejemplo (implementación) de la primera cantidad. El segundo valor umbral se puede alimentar, por ejemplo, por una fuente 533 de voltaje que da salida a un voltaje predeterminado como el segundo valor de umbral. El segundo circuito 144-1 de detección de fallos para la línea H está adaptado para levantar un segundo indicador OCFH de error si la tercera cantidad excede el segundo valor umbral. Este indicador de error indica una sobrecorriente en el modo de polarización directa en el terminal H. Además, este indicador de error puede corresponder a la salida del segundo comparador 540. La tercera cantidad que excede el segundo valor umbral es un ejemplo de una condición de error de la primera cantidad.

El segundo subcircuito 510 de detección de corriente puede comprender un segundo transistor 515 (transistor de detección asociado con la línea H) que es una réplica a escala del primer transistor 301 (transistor supervisado asociado con la línea H). El segundo subcircuito 510 de detección de corriente recibe las señales 172-1, 174-1, 176-1 de voltaje que son indicativas de, respectivamente, los voltajes en el terminal del pozo, el terminal de puerta, y el terminal de drenaje del primer transistor 301, y está adaptado para aplicar los respectivos voltajes a los terminales correspondientes del segundo transistor 515. El nivel de voltaje en el terminal de drenaje del segundo transistor 515 se ajusta dinámicamente con la ayuda de un transistor 523 conectado en cascodo, cuyo voltaje de puerta se controla por medio de un amplificador 522 operacional que recibe la señal 176-1 de voltaje indicativa del voltaje en el terminal de drenaje del primer transistor 301 en uno de sus puertos de entrada. La corriente que pasa a través del transistor 523 conectado en cascodo puede aumentarse por medio de una fuente 531 de corriente, asegurando de este modo una respuesta rápida a una variación en la corriente del controlador. La corriente que pasa a través del segundo transistor 515 fluye a través del transistor 523 conectado en cascodo, y puede convertirse en un voltaje por un convertidor 532 de corriente-voltaje para compararlo con el segundo valor umbral en el segundo comparador 540. Alternativamente, el segundo circuito 144-1 de detección de fallos para la línea H puede comprender un circuito para comparar la corriente que fluye a través del segundo transistor 515 con una corriente umbral. El segundo subcircuito 510 de detección de corriente puede comprender además una fuente 521 de corriente conectada entre los terminales fuente y de drenaje del segundo transistor 515, y la fuente 531 de corriente conectada a través de los puertos de entrada del convertidor 532 de corriente-voltaje.

En consecuencia, si el transceptor 100 comprende el segundo circuito 144-1 de detección de fallos para el primer terminal 111 de salida (es decir, si el primer terminal de salida es el termina1H), la etapa S1201 de detección en la Fig. 12 puede implicar detectar una tercera cantidad indicativa de una corriente que fluye a través del primer transistor 301 en una segunda dirección (opuesta a la primera dirección, por ejemplo, la dirección de polarización directa). Como se indicó anteriormente, la tercera cantidad puede ser un ejemplo (implementación) de la primera cantidad. La tercera cantidad puede ser indicativa de la corriente que fluye a través del segundo transistor 515 (que es una réplica a escala del primer transistor 301, y a cuyos terminales se aplican los mismos voltajes que los presentes en los terminales del primer transistor 301). La etapa S1202 de determinación de fallos puede implicar comparar la tercera cantidad detectada con un segundo umbral, y determinar que la primera cantidad satisface una condición de error si la tercera cantidad detectada excede el segundo umbral. En particular, estas etapas también pueden aplicarse al terminal L, con modificaciones obvias.

Según lo anterior, el detector de corriente del transceptor 100 puede comprender el segundo transistor 515 (transistor de detección), y un circuito para aplicar los mismos voltajes a los terminales del segundo transistor 515 que están presentes en los terminales del primer transistor 301 (transistor supervisado). En otras palabras, el detector de corriente puede comprender el segundo subcircuito 510 de detección de corriente del segundo circuito 144-1 de detección de fallos para la línea H. En consecuencia, el detector de corriente puede adaptarse para detectar dicha tercera cantidad. Además, el circuito de determinación de fallos del transceptor 100 puede comprender el comparador 540 del segundo circuito 144-1 de detección de fallos para la línea H y puede configurarse para emitir el segundo indicador (OCFH) de error para la línea H.

La Fig. 5 se refiere al caso de que se detecte la tercera cantidad con respecto a la línea H. Alternativamente, o además, la tercera cantidad se puede detectar para la línea L. La Fig. 7 ilustra esquemáticamente un ejemplo del segundo circuito 144-2 de detección de fallos para la línea L. El segundo circuito 144-2 de detección de fallos para la línea L es idéntico al segundo circuito 144-1 de detección de fallos para la línea H ilustrada en la Fig. 5, con la salvedad de que los transistores PMOS y NMOS se intercambian, los roles del nivel de voltaje de alimentación y tierra se intercambian, y las corrientes fluyen en dirección opuesta. Además, en lugar de las señales 172-1, 174-1, 176-1 de voltaje indicativas de los niveles de voltaje en los terminales del primer transistor 301, ahora se proporcionan las señales 172-2, 174-2, 176-2 de voltaje indicativas de los niveles de voltaje en los terminales del tercer transistor 401 (transistor supervisado asociado con la línea L) al segundo circuito 144-2 de detección de fallos para la línea L. De lo contrario, aplican las mismas consideraciones que con respecto al segundo circuito 144-1 de detección de fallos para la línea H (ver la Fig. 5), con modificaciones obvias.

Por lo tanto, el segundo circuito 144-2 de detección de fallos para la línea L comprende un segundo subcircuito 710 de detección de corriente para detectar una tercera cantidad que depende de la corriente que fluye a través del tercer transistor 401, y un segundo comparador 740 para comparar la tercera cantidad con un segundo valor umbral. El segundo subcircuito 710 de detección de corriente está adaptado para detectar la tercera cantidad en modo de polarización directa, es decir, si el voltaje V(L) en el terminal L excede el voltaje VSS de tierra. El segundo valor umbral se puede alimentar, por ejemplo, por una fuente 733 de voltaje que da salida a un voltaje predeterminado como segundo valor umbral. El segundo circuito 144-2 de detección de fallos para la línea L está adaptado para levantar un segundo indicador OCFL de error si la tercera cantidad excede el segundo valor de umbral. Este indicador de error indica una sobrecorriente en el modo de polarización directa en el terminal L. Además, este indicador de error puede corresponder a la salida del segundo comparador 740. La tercera cantidad que excede el segundo valor umbral es un ejemplo de una condición de error de la primera cantidad.

El segundo subcircuito 710 de detección de corriente puede comprender un cuarto transistor 715 (transistor de detección asociado con la línea L) que es una réplica a escala del tercer transistor 401 (transistor supervisado asociado con la línea L). El segundo subcircuito 710 de detección de corriente recibe las señales 172-2, 174-2, 176-2 de voltaje que son indicativas de, respectivamente, los voltajes en el terminal a granel/pozo, el terminal de puerta, y el terminal de drenaje del tercer transistor 401, y está adaptado para aplicar respectivos voltajes a los terminales correspondientes del cuarto transistor 715. El nivel de voltaje en el terminal de drenaje del cuarto transistor 715 se ajusta dinámicamente con la ayuda de un transistor 723 conectado en cascodo, cuyo voltaje de puerta se controla por medio de un amplificador 722 que recibe la señal 176-2 de voltaje indicativa del voltaje en el terminal de drenaje del tercer transistor 401 en uno de sus puertos de entrada. La corriente que pasa a través del transistor 723 conectado en cascodo puede aumentarse por medio de una fuente 721 de corriente, asegurando de este modo una respuesta rápida a una variación en la corriente del controlador. La corriente que pasa a través del cuarto transistor 715 fluye a través del transistor 723 conectado en cascodo, y puede convertirse en un voltaje por un convertidor 732 de corriente-voltaje para compararlo con el segundo valor umbral en el segundo comparador 740. Alternativamente, el segundo circuito 144-2 de detección de fallos para la línea L puede comprender un circuito para comparar la corriente que fluye a través del cuarto transistor 715 con una corriente umbral. El segundo subcircuito 710 de detección de corriente puede comprender además una fuente 721 de corriente conectada entre los terminales de fuente y drenaje del cuarto transistor 715, y la fuente 731 de corriente conectada a través de los puertos de entrada del convertidor 732 de corriente-voltaje.

Si se proporcionan ambos segundos circuitos 144-1, 144-2 de detección de fallos, la tercera cantidad se puede detectar y supervisar (es decir, compararse con los respectivos segundos umbrales) tanto para la línea H como para la línea L. En este caso, el detector de corriente del transceptor 100 puede comprender además el cuarto transistor 715 (transistor de detección asociado con la línea L), y un circuito para aplicar los mismos voltajes a los terminales del cuarto transistor 715 que están presentes en los terminales del tercer transistor 401 (transistor supervisado asociado con la línea L). En otras palabras, el detector de corriente puede comprender además el segundo subcircuito 710 de detección de corriente del segundo circuito 144-2 de detección de fallos para la línea L. Además, el circuito de determinación de fallos del transceptor 100 puede comprender además el comparador 740 del segundo circuito 144-2 de detección de fallos para la línea L y puede configurarse para emitir el segundo indicador (OCFL) de error para la línea L.

Con los circuitos de detección de fallos (detectores) anteriores, el circuito 110 controlador de bus (controlador) estará protegido en el estado dominante contra corrientes excesivas que podrían perjudicar o comprometer su vida útil de funcionamiento. Los mismos circuitos que funcionan con el controlador en estado dominante también se pueden usar para probar el estado del bus. Se pueden detectar conexiones de bus de puertos H y L abiertas simples y dobles, así como cortocircuitos simples y dobles.

Volviendo a la Fig. 1, el transceptor 100 puede comprender además hasta dos terceros circuitos 146-1, 146-2 de detección de fallos (circuitos de detección de subcorriente de muestreo) para detectar una subcorriente en una dirección de polarización directa en las líneas de señal 162-1, 162 -2 primera y segunda, respectivamente. Los terceros circuitos 146-1, 146-2 de detección de fallos muestrean la corriente a través de los respectivos puertos H y L en el estado activo (es decir, dominante) del transceptor 100, y comparan las corrientes muestreadas con un valor mínimo esperado. Los valores muestreados por debajo de este umbral son indicativos de una desconexión del puerto respectivo. En consecuencia, las conexiones de los puertos de bus H y L abiertas simples y dobles, así como las fallos de cortocircuito simples y dobles pueden ser detectadas por los terceros circuitos 146-1, 146-2 de detección de fallos. Como medida de seguridad, el circuito 110 controlador de bus del transceptor 100 puede apagarse (es decir, el transceptor 100 puede volver al estado inactivo) en tales casos.

La Fig. 9 ilustra esquemáticamente un ejemplo del tercer circuito 146-1 de detección de fallos (circuito de detección de subcorriente de muestreo) para la línea H. En términos generales, el tercer circuito 146-1 de detección de fallos para la línea H es idéntico al segundo circuito 144-1 de detección de fallos para la línea H, con la diferencia de que la corriente detectada se muestrea en forma de voltaje y se compara con un umbral mínimo. Los tiempos de muestreo para las mediciones de corriente deberían proporcionarse después de que se haya estabilizado la corriente en el terminal H y la línea H. Este es el caso al final (o hacia el final) del período dominante del transceptor 100. En general, se puede decir que los tiempos de muestreo se eligen de modo que la corriente en la línea respectiva del bus de señalización diferencial se haya estabilizado. Las corrientes correspondientes a los voltajes muestreados por debajo del umbral mínimo indican que la corriente completa del puerto no está fluyendo y, en consecuencia, que un circuito abierto está conectado al puerto respectivo.

El tercer circuito 146-1 de detección de fallos para la línea H recibe las señales 172-1, 174-1, 176-1 de voltaje que son indicativas de, respectivamente, los voltajes en el terminal a granel, el terminal de puerta, y el terminal de drenaje del primer transistor 301 (transistor supervisado asociado con la línea H). El tercer circuito 146-1 de detección de fallos para la línea H comprende un tercer subcircuito 910 de detección de corriente para detectar una cuarta cantidad que depende de (es indicativa de) un valor integrado de los valores de muestra de las corrientes respectivas que fluyen a través del primer transistor 301. El tercer subcircuito 910 de detección de corriente puede obtener (muestrear) los valores de muestra hacia los respectivos finales de los períodos en una secuencia de períodos en los que el transceptor 100 está en el estado activo. El tercer circuito 146-1 de detección de fallos para la línea H puede comprender además un tercer comparador 940 para comparar la cuarta cantidad con un tercer valor umbral. El tercer subcircuito 910 de detección de corriente está adaptado para detectar la cuarta cantidad en modo de polarización directa. La cuarta cantidad es un ejemplo (implementación) de la primera cantidad. El tercer valor umbral se puede alimentar, por ejemplo, por una fuente 933 de voltaje que da salida a un voltaje predeterminado como tercer valor de umbral. El tercer circuito 146-1 de detección de fallos para la línea H está adaptado para levantar un tercer indicador UCFH de error si la cuarta cantidad no excede el tercer valor de umbral. Este indicador de error indica una subcorriente (en modo de polarización directa) en el terminal H. Además, este indicador de error puede corresponder a la salida del tercer comparador 940. La cuarta cantidad que no excede el tercer valor umbral es un ejemplo de una condición de error de la primera cantidad.

El tercer subcircuito 910 de detección de corriente comprende un subcircuito 905, cuya configuración y función corresponde a la del segundo subcircuito 510 de detección de corriente del segundo circuito 144-1 de detección de fallos para la línea H ilustrada en la Fig. 5. En consecuencia, el subcircuito 905 comprende un segundo transistor 915 (transistor de detección asociado con la línea H) que es una réplica a escala del primer transistor 301 (transistor supervisado asociado con la línea H). El subcircuito 905 recibe las señales 172-1, 174-1, 176-1 de voltaje que son indicativas de, respectivamente, los voltajes en el terminal a granel, el terminal de puerta, y el terminal de drenaje del primer transistor 301, y está adaptado para aplicar los respectivos voltajes a los terminales correspondientes del segundo transistor 915. El subcircuito 905 comprende además un transistor 923 conectado en cascodo, un amplificador 922 operacional, un convertidor 932 de corriente-voltaje, y fuentes 921, 931 de corriente. Para más detalles relacionados con el subcircuito 905 del tercer subcircuito 910 de detección de corriente, se hace referencia a la descripción del segundo subcircuito 510 de detección de corriente, que es directamente aplicable a dicho subcircuito 905 del tercer subcircuito 910 de detección de corriente.

El subcircuito 910 de detección de corriente comprende, además del subcircuito 905, medios 950 de conmutación (por ejemplo, un conmutador controlable) y un condensador 960. El subcircuito 905 emite un voltaje que depende de una corriente que fluye a través del segundo transistor 915. Los medios 950 de conmutación, bajo el control de una señal SMP de muestreo que indica los tiempos de muestreo, cargan intermitentemente el condensador 960, es decir, cargan el condensador 960 con el voltaje de salida del subcircuito 905 en los tiempos de muestreo indicados por la señal SMP de muestreo. Como se indicó anteriormente, estos tiempos de muestreo son tiempos hacia los respectivos finales de los períodos dominantes del transceptor 100, o en términos más generales, los tiempos en los que la corriente en la línea respectiva del bus de señalización diferencial ya se ha establecido y no está sujeta a fluctuaciones (significativas) que de otro modo interferirían con la medición.

Si el transceptor 100 comprende el tercer circuito 146-1 de detección de fallos para el primer terminal 111 de salida (es decir, si el primer terminal de salida es el terminal H), la etapa S1201 de detección en la Fig. 12 puede implicar detectar una cuarta cantidad indicativa de un valor integrado de valores de muestra de las corrientes respectivas que fluyen a través del primer transistor 301. Los valores de muestra pueden obtenerse (muestrearse) en los tiempos hacia los respectivos finales de los períodos en una secuencia de períodos en los que el transceptor 100 está en estado activo. Detectar la cuarta cantidad puede implicar cargar intermitentemente un condensador en dichos tiempos por un voltaje derivado de una corriente que fluye a través del segundo transistor 915. Como se indicó anteriormente, la cuarta cantidad puede ser un ejemplo (implementación) de la primera cantidad. La etapa S1202 de determinación de fallos puede implicar comparar la cuarta cantidad detectada con un tercer umbral y determinar que la primera cantidad satisface una condición de error si la cuarta cantidad detectada no excede el tercer umbral. En particular, estas etapas también pueden aplicarse al terminal L, con modificaciones obvias.

Según lo anterior, el detector de corriente del transceptor 100 puede comprender el segundo transistor 915 (transistor de detección), y un circuito para aplicar los mismos voltajes a los terminales del segundo transistor 915 que están presentes en los terminales del primer transistor 301 (transistor supervisado). En otras palabras, el detector de corriente puede comprender el tercer subcircuito 910 de detección de corriente del tercer circuito 146-1 de detección de fallos para la línea H. En consecuencia, el detector de corriente puede adaptarse para detectar dicha cuarta cantidad. En particular, el detector de corriente puede adaptarse para detectar la cuarta cantidad cargando intermitentemente el condensador 960 en los tiempos de muestreo, por ejemplo, hacia los respectivos finales de los períodos en los que el transceptor 100 está en el estado dominante, por un voltaje derivado de la corriente que fluye a través del segundo transistor 915. La cuarta cantidad puede ser indicativa de un voltaje a través del condensador 960. Además, el circuito de determinación de fallos del transceptor 100 puede comprender el comparador 940 del tercer circuito 146-1 de detección de fallos para la línea H y puede configurarse para emitir el tercer indicador (UCFH) de error para la línea H.

La Fig. 9 se refiere al caso de que se detecte la cuarta cantidad con respecto a la línea H. Alternativamente, o además, la cuarta cantidad se puede detectar para la línea L. La Fig. 10 ilustra esquemáticamente un ejemplo del tercer circuito 146-2 de detección de fallos para la línea L. El tercer circuito 146-2 de detección de fallos para la línea L es idéntico al tercer circuito 146-1 de detección de fallos para la línea H ilustrada en la Fig. 9, con la salvedad de que los transistores PMOS y NMOS se intercambian, los roles del nivel de voltaje de alimentación y tierra se intercambian, y las corrientes fluyen en dirección opuesta. Además, en lugar de las señales 172-1, 174-1, 176-1 de voltaje indicativas de los niveles de voltaje en los terminales del primer transistor 301, ahora se proporcionan las señales 172-2, 174-2, 176-2 de voltaje indicativas de los niveles de voltaje en el los terminales del tercer transistor 401 (transistor supervisado asociado con la línea L) al tercer circuito 146-2 de detección de fallos para la línea L. De lo contrario, se aplican las mismas consideraciones que con respecto al tercer circuito 146-1 de detección de fallos para la línea H (ver Fig. 9), con modificaciones obvias.

Por lo tanto, el tercer circuito 146-2 de detección de fallos para la línea L comprende un tercer subcircuito 1010 de detección de corriente para detectar una cuarta cantidad que depende de la corriente que fluye a través del tercer transistor 401, y un tercer comparador 1040 para comparar la cuarta cantidad con un tercer valor umbral. El tercer circuito 146-2 de detección de fallos para la línea L comprende además medios 1050 de conmutación (por ejemplo, un conmutador controlable) y un condensador 1060. El tercer subcircuito 1010 de detección de corriente comprende un subcircuito 1005, cuya configuración y función corresponden al del segundo subcircuito 710 de detección de corriente del segundo circuito 144-2 de detección de fallos para la línea L ilustrada en la Fig. 7, al que se hace referencia para más detalles.

El tercer circuito 146-2 de detección de fallos para la línea L está adaptado para levantar un tercer indicador UCFL de error si la cuarta cantidad no excede el tercer valor de umbral. Este indicador de error indica una subcorriente (en modo de polarización directa) en el terminal L. Además, este indicador de error puede corresponder a la salida del tercer comparador 1040. La tercera cantidad que no excede el tercer valor umbral es un ejemplo de una condición de error de la primera cantidad.

Si se proporcionan ambos terceros circuitos 146-1, 146-2 de detección de fallos, la cuarta cantidad se puede detectar y supervisar (es decir, compararse con los respectivos terceros umbrales) tanto para la línea H como para la línea L. En este caso, el detector de corriente del transceptor 100 puede comprender además un cuarto transistor 1015 (transistor de detección asociado con la línea L), y un circuito para aplicar los mismos voltajes a los terminales del cuarto transistor 1015 que están presentes en los terminales del tercer transistor 401 (transistor supervisado asociado con la línea L). En otras palabras, el detector de corriente puede comprender además el tercer subcircuito 1010 de detección de corriente del tercer circuito 146-2 de detección de fallos para la línea L. Además, el circuito de determinación de fallos del transceptor 100 puede comprender además el comparador 1040 del tercer circuito 146-2 de detección de fallos para la línea L y puede configurarse para emitir el tercer indicador (UCFL) de error para la línea L.

Volviendo a la Fig. 1, el transceptor 100 puede comprender además un cuarto circuito 148 de detección de fallos (circuito de detección de desequilibrio de corriente de muestreo) para detectar un desequilibrio en la corriente que fluye hacia la línea H y fuera de la línea L durante el estado dominante del transceptor 100. En términos generales, el detector de desequilibrio de corriente de muestreo muestrea la corriente a través del puerto H y L para el transceptor 100 en estado activo, es decir, dominante en el bus, y compara los valores de corriente del puerto H y L. Las desviaciones entre los valores de corriente de los puertos H y L que exceden un valor preestablecido son indicativas de un cortocircuito o circuito abierto existente en el bus de señalización diferencial. Como medida de seguridad, el circuito 110 controlador de bus del transceptor 100 puede apagarse (es decir, el transceptor 100 puede volver al estado inactivo) en tales casos.

La Fig. 11 ilustra esquemáticamente un ejemplo del cuarto circuito 148 de detección de fallos (circuito de detección de desequilibrio de corriente de muestreo). En términos generales, el circuito de detección de desequilibrio de corriente de muestreo deriva versiones reducidas de las dos corrientes de puerto, de manera análoga al circuito de detección de sobrecorriente para la condición de polarización directa (ver la Fig. 5) y compara estas versiones reducidas entre sí para derivar la corriente de diferencia. Esta corriente diferencia se convierte en voltaje y se muestrea para compararla con un valor máximo tanto para resultados positivos como negativos. La diferencia en las corrientes de los puertos H y L que exceden este valor máximo derivado es indicativa de que parte de las corrientes del puerto tienen una ruta alternativa o ninguna ruta a la alimentación y, por lo tanto, son indicativas de un fallo de cortocircuito o un circuito de bus abierto.

Dicho de otra manera, el circuito de detección de desequilibrio de corriente de muestreo muestrea la corriente a través de los terminales H y L para el circuito 110 controlador de bus en estado activo, es decir, dominante en el bus, y compara los valores de corriente del puerto H y L. Las desviaciones entre los valores de corriente de los puertos H y L que exceden un valor preestablecido son indicativas que existe un cortocircuito o un circuito abierto en el bus de señalización diferencial. La presencia de una indicación de fallo de los circuitos de detección de los segundos circuitos 144-1, 144-2 de detección de fallos (que levanta los segundos indicadores OCFH y OCFL de error) indica que hay un fallo de cortocircuito.

El cuarto circuito 148 de detección de fallos recibe las señales 172-1, 174-1, 176-1 de voltaje que son indicativas de, respectivamente, los voltajes en el terminal a granel, el terminal de puerta, y el terminal de drenaje del primer transistor 301 (transistor supervisado asociado con la línea H), así como las señales 172-2, 174-2, 176-2 de voltaje que son indicativas de, respectivamente, los voltajes en el terminal a granel, el terminal de puerta, y el terminal de drenaje del tercer transistor 401 (transistor supervisado asociado con la línea L). El cuarto circuito 148 de detección de fallos comprende un cuarto subcircuito 1110 de detección de corriente para detectar una quinta cantidad que depende de (es indicativa de) un valor integrado de valores de muestra de diferencias respectivas entre la corriente que fluye en el primer transistor 301 (transistor supervisado asociado con la línea H) y el tercer transistor 401 (transistor supervisado asociado con la línea L). El cuarto subcircuito 1110 de detección de corriente puede obtener (muestrear) los valores de muestra hacia los respectivos finales de los períodos en una secuencia de períodos en los que el transceptor 100 está en el estado activo, similar a, por ejemplo, los terceros circuitos 146-1, 146-2 de detección de fallos descritos anteriormente. El cuarto circuito 148 de detección de fallos puede comprender además un cuarto comparador 1140A para comparar la quinta cantidad con un cuarto valor umbral. La quinta cantidad es un ejemplo (implementación) de la primera cantidad. El cuarto valor umbral se puede alimentar, por ejemplo, por una fuente 1133A de voltaje. El cuarto circuito 148 de detección de fallos está adaptado para levantar un cuarto indicador UBFH de error si la quinta cantidad excede el cuarto valor umbral. Este indicador de error indica un desequilibrio entre la corriente que fluye a través del terminal H y la corriente que fluye a través del terminal L, es decir, la corriente que fluye a través del termina1H es mayor que la corriente que fluye a través del terminal L más allá de un umbral predeterminado. Además, este indicador de error puede corresponder a la salida del cuarto comparador 1140A. La quinta cantidad que excede el cuarto valor umbral es un ejemplo de una condición de error de la primera cantidad. El cuarto circuito 148 de detección de fallos puede comprender además otro cuarto comparador 1140B y otra fuente 1133B de voltaje para comparar el negativo de la quinta cantidad (es decir, una versión con signo invertido de la quinta cantidad) con otro cuarto valor de umbral alimentado por la otra fuente 1133B de voltaje, y puede adaptarse para levantar otro cuarto indicador UBFL de error si el inverso de la quinta cantidad no excede el otro cuarto valor de umbral.

El cuarto subcircuito 1110 de detección de corriente comprende un subcircuito 1105A para detectar una versión a escala de la corriente que fluye a través del primer transistor 301 (es decir, en la línea H), y un subcircuito 1105B para detectar una versión a escala de la corriente que fluye a través del tercer transistor 401 (es decir, fuera de la línea L). El subcircuito 1105A corresponde al segundo subcircuito 510 de detección de corriente del segundo circuito 144-1 de detección de fallos para la línea H (ver la Fig. 5), con la salvedad de que el subcircuito 1105A no comprende equivalentes al convertidor 532 de corriente-voltaje y la fuente 531 de corriente de dicho segundo subcircuito 510 de detección de corriente. En consecuencia, el subcircuito 1105A comprende un segundo transistor 1115A (transistor de detección asociado con la línea H) que es una réplica a escala del primer transistor 301. La corriente que fluye a través del segundo transistor 1115A es emitida por el subcircuito 1105A. Para más detalles sobre el subcircuito 1105A, se hace referencia a la descripción del segundo subcircuito 510 de detección de corriente, que es directamente aplicable a dicho subcircuito 1105A. El subcircuito 1105B corresponde al segundo subcircuito 710 de detección de corriente del segundo circuito 144-2 de detección de fallos para la línea L (ver la Fig. 7), con la salvedad de que el subcircuito 1105B no comprende equivalentes al convertidor 732 de corriente-voltaje y la fuente 731 de corriente de dicho segundo subcircuito 710 de detección de corriente. En consecuencia, el subcircuito 1105B comprende un cuarto transistor 1115B (transistor de detección asociado con la línea L) que es una réplica a escala del tercer transistor 401. La corriente que fluye a través del cuarto transistor 1115B es emitida por el subcircuito 1105B. Para más detalles sobre el subcircuito 1105B, se hace referencia a la descripción del segundo subcircuito 710 de detección de corriente, que es directamente aplicable a dicho subcircuito 1105B.

El subcircuito 1110 de detección de corriente comprende, además de los subcircuitos 1105A, 1105B, medios 1150 de conmutación (por ejemplo, un conmutador controlable) y un condensador 1160. El subcircuito 1105A emite una corriente que depende de una corriente que fluye a través del primer transistor 301 (es decir, indicativo de una corriente que fluye a través del segundo transistor 1115A). El subcircuito 1105B emite una corriente que depende de una corriente que fluye a través del tercer transistor 401 (es decir, indicativa de una corriente que fluye a través del cuarto transistor 1115B). El medio 1150 de conmutación, bajo el control de una señal SMP de muestreo que indica los tiempos de muestreo, carga intermitentemente el condensador 1160, es decir, carga el condensador 1160 con un voltaje derivado de la diferencia entre las salidas de corriente de los subcircuitos 1105A, 1105B, en los tiempos de muestreo indicadas por la señal SMP de muestreo. Como se indicó anteriormente, estos tiempos de muestreo son los tiempos hacia los respectivos finales de los períodos dominantes del transceptor 100, o en términos más generales, los tiempos en los que las corrientes en las líneas respectivas del bus de señalización diferencial ya se han estabilizado y no están sujetas a fluctuaciones (significativas) que de otro modo interferirían con la medición.

Si el transceptor 100 comprende el cuarto circuito 148 de detección de fallos, la etapa S1201 de detección en la Fig. 12 puede implicar detectar una quinta cantidad indicativa de un valor integrado de valores de muestra de diferencias respectivas entre la corriente que fluye en el primer transistor 301 y la corriente que fluye a través del tercer transistor. Los valores de muestra se pueden obtenerse (muestrearse) en los tiempos hacia los respectivos finales de los períodos en una secuencia de períodos en los que el transceptor 100 está en el estado activo. Detectar la quinta cantidad puede implicar cargar intermitente de un condensador 1160 en dichos tiempos por un voltaje derivado de una diferencia entre una corriente que fluye a través del segundo transistor 1115A y una corriente que fluye a través del cuarto transistor 1115B. Como se indicó anteriormente, la quinta cantidad puede ser un ejemplo (implementación) de la primera cantidad. La etapa S1202 de determinación de fallos puede implicar comparar la quinta cantidad detectada con un cuarto umbral, y determinar que la primera cantidad satisface una condición de error si la quinta cantidad detectada excede el cuarto umbral. La etapa S1202 de determinación de fallos puede implicar además comparar un negativo (es decir, versión con signo invertido) de la quinta cantidad detectada con otro cuarto umbral, y determinar que la primera cantidad satisface una condición de error si la quinta cantidad detectada no excede el otro cuarto umbral.

Según lo anterior, el detector de corriente del transceptor 100 puede comprender el segundo transistor 1115A (transistor de detección), y un circuito para aplicar los mismos voltajes a los terminales del segundo transistor 1115A que están presentes en los terminales del primer transistor 301 (transistor supervisado). El detector de corriente del transceptor 100 puede comprender además el cuarto transistor 1115B (transistor de detección), y un circuito para aplicar los mismos voltajes a los terminales del cuarto transistor 1115B que están presentes en los terminales del tercer transistor 401 (transistor supervisado). En otras palabras, el detector de corriente puede comprender el cuarto subcircuito 1110 de detección de corriente del cuarto circuito 148 de detección de fallos. En consecuencia, el detector de corriente puede adaptarse para detectar dicha quinta cantidad. En particular, el detector de corriente puede adaptarse para detectar la quinta cantidad cargando intermitentemente el condensador 1160 en los tiempos de muestreo, por ejemplo, hacia los respectivos finales de los períodos en los que el transceptor 100 está en el estado dominante, por un voltaje derivado de una diferencia entre la corriente que fluye a través del segundo transistor 1115A y la corriente que fluye a través del cuarto transistor 1115B. La quinta cantidad puede ser indicativa de un voltaje a través del condensador 1160. Además, el circuito de determinación de fallos del transceptor 100 puede comprender uno o ambos de los cuartos comparadores 1140A, 1140B del cuarto circuito 148 de detección de fallos y puede configurarse para emitir el(los) cuarto(s) indicador(es) (UBFH, UBFL) de error.

Si bien la detección de condiciones de sobrecorriente protege el circuito 110 controlador de bus contra corrientes excesivas tanto en condiciones de polarización directa como en condiciones de polarización inversa, puede ser preferible para cortocircuitos a voltajes muy altos o bajos que el circuito 110 controlador de bus no esté activado en absoluto. Tales condiciones se pueden identificar usando el detector de sobrevoltaje descrito a continuación.

Volviendo a la Fig. 1, el transceptor puede comprender además hasta cuatro quintos circuitos 152-1, 152-2, 154-1, 154-2 de detección de fallos (circuitos de detección de sobrevoltaje positivo y negativo) respectivamente adaptados para detectar un sobrevoltaje positivo en la línea H , un sobrevoltaje positivo en la línea L, una sobrevoltaje negativo en la línea H, y un sobrevoltaje negativo en la línea L. Los quintos circuitos 152-1, 154-1 de detección de fallos para la línea H reciben una entrada indicativa del voltaje (instantáneo) en el termina1H. Por ejemplo, los quintos circuitos 152-1, 154-1 de detección de fallos para la línea H pueden conectarse a la línea H. Los quintos circuitos 152-2, 154-2 de detección de fallos para la línea L reciben una entrada indicativa del voltaje (instantáneo) en el terminal L. Por ejemplo, los quintos circuitos 152-2, 154-2 de detección de fallos para la línea L pueden conectarse a la línea L.

Según lo anterior, el transceptor 100 puede comprender un detector de voltaje que está adaptado para detectar una sexta cantidad que depende de un nivel de voltaje en el terminal H. El transceptor 100 puede comprender además un circuito para comparar la sexta cantidad detectada con al menos un quinto umbral (por ejemplo, uno o dos quintos umbrales), por ejemplo, por medio de uno o más comparadores (el número de comparadores correspondiente al número de quintos umbrales) y para emitir un quinto indicador (OVPH, OVNH) de error si la sexta cantidad detectada no está dentro de un intervalo determinado por el al menos un quinto umbral. Si la sexta cantidad detectada excede la superior (la más alta, por ejemplo, la más positiva) de los quintos umbrales, puede levantarse un quinto indicador (OVPH) de error que indica un sobrevoltaje positivo en la línea H. Si la sexta cantidad detectada no excede la menor (la más baja, por ejemplo, la más negativa) de los quintos umbrales, puede levantarse un quinto indicador (OVNH) de error que indica un sobrevoltaje negativo en la línea H.

Si el transceptor 100 comprende uno o ambos de los quintos circuitos 152-1, 154-1, 148 de detección de fallos, la etapa S1201 de detección en la Fig. 12 puede implicar detectar una sexta cantidad que depende de un nivel de voltaje en el terminal de salida. La etapa S1202 de determinación de fallos puede implicar comparar la sexta cantidad detectada con el al menos un quinto umbral. Además, la etapa de control puede implicar conmutar el transceptor al estado inactivo si la sexta cantidad detectada no está dentro de un intervalo determinado por el al menos un quinto umbral, por ejemplo, si la sexta cantidad detectada excede la superior (la más alta, por ejemplo, la más positiva) de los quintos umbrales o no excede la inferior (la más baja, por ejemplo, la más negativa) de los quintos umbrales. La etapa S1201 de detección en la Fig. 12 puede implicar detectar una sexta cantidad que depende de un nivel de voltaje en cualquiera de los terminales de salida (o en ambos terminales de salida), con modificaciones evidentes en las etapas restantes.

En consecuencia, el transceptor 100 puede comprender un detector de voltaje que está adaptado para detectar una sexta cantidad que depende del nivel de voltaje en el terminal L. El transceptor 100 puede comprender además un circuito para comparar esta sexta cantidad detectada con al menos un quinto umbral (por ejemplo, uno o dos quintos umbrales), por ejemplo, por medio de uno o más comparadores (el número de comparadores correspondiente al número de quintos umbrales) y para emitir un quinto indicador (OVPL, OVNL) de error si la sexta cantidad detectada no está dentro de un intervalo determinado por el al menos un quinto umbral. Si la sexta cantidad detectada excede la superior (la más alta, por ejemplo, la más positiva) de los quintos umbrales, puede levantarse un quinto indicador (OVPL) de error que indica un sobrevoltaje positivo en la línea L. Si la sexta cantidad detectada no excede la menor (la más baja, por ejemplo, la más negativa) de los quintos umbrales, puede levantarse un quinto indicador (OVNL) de error que indica una sobrevoltaje negativo en la línea L.

Volviendo a la Fig. 1, el transceptor puede comprender además un sexto circuito 156 de detección de fallos (circuito de detección de subvoltaje muestreado) para detectar un subvoltaje del voltaje diferencial muestreado entre el terminal H y el terminal L. Un valor muestreado de la diferencia de voltaje en los terminales H y L en un estado en el que el circuito 110 controlador de bus está activo y la señal se ha establecido en el bus de señalización diferencial es indicativo de una impedancia presente entre los terminales H y L. Un voltaje diferencial muestreado por debajo de un umbral dado indica un cortocircuito entre las líneas H y L del bus de señalización diferencial. Dicho de otra manera, la salida del circuito 120 de receptor de bus se muestrea al final del período dominante, después de que se hayan estabilizado todas las señales en el controlador y el bus. Este valor se puede comparar con el voltaje mínimo que debería realizar el controlador en un bus sin fallos. En consecuencia, el fallo para alcanzar este voltaje diferencial mínimo en el bus es indicativo de un cortocircuito entre las líneas de bus H y L o un cortocircuito de las líneas de bus H y L a un controlador externo.

El sexto circuito 156 de detección de fallos (circuito de detección de subvoltaje muestreado) detecta una séptima cantidad que depende de una diferencia entre el nivel de voltaje en el terminal de salida y un nivel de voltaje en el segundo terminal de salida. La séptima cantidad puede muestrearse en los tiempos en o hacia los respectivos finales de los períodos en los que el transceptor 100 está en el estado activo, similar a por ejemplo, el caso de los terceros circuitos 146-1, 146-2 de detección de fallos o el cuarto circuito 148 de detección de fallos descritos anteriormente. El muestreo se puede realizar cargando intermitentemente un condensador del sexto circuito 156 de detección de fallos por la diferencia de voltaje entre el nivel V(H) de voltaje en el terminal H, y el nivel V(L) de voltaje en el terminal L, en los respectivos tiempos de muestra hacia los respectivos finales de los períodos en una secuencia de períodos en los que el transceptor 100 está en el estado activo. El sexto circuito 156 de detección de fallos compara la séptima cantidad detectada con un sexto umbral, y levanta un sexto indicador (RX_SMP) de error si la séptima cantidad no excede el sexto umbral.

En otras palabras, el transceptor 100 puede comprender un detector de voltaje para detectar una séptima cantidad que depende de una diferencia entre el nivel de voltaje en el terminal de salida y un nivel de voltaje en el segundo terminal de salida. El detector de voltaje puede adaptarse para muestrear la séptima cantidad en los tiempos en o hacia los respectivos finales de los períodos en los que el transceptor 100 está en el estado activo. El transceptor 100 puede comprender además un circuito para comparar la séptima cantidad detectada con un sexto umbral y para emitir un sexto indicador de error si la séptima cantidad detectada no excede el sexto umbral. El circuito 130 de control puede adaptarse para conmutar el transceptor 100 al estado inactivo si se levanta el sexto indicador de error.

En consecuencia, la etapa S1201 de detección en la Fig. 12 puede implicar detectar una séptima cantidad que depende de una diferencia entre el nivel de voltaje en el (primer) terminal de salida y un nivel de voltaje en el segundo terminal de salida (es decir, en el terminal H y el terminal L). Detectar la séptima cantidad puede implicar cargar intermitente un condensador por la diferencia de voltaje entre el nivel V(H) de voltaje en el termina1H, y el nivel V(L) de voltaje en el terminal L, en los respectivos tiempos de muestreo hacia los respectivos finales de los períodos en una secuencia de períodos en los que el transceptor 100 está en el estado activo. La etapa S1202 de determinación de fallos puede implicar comparar la séptima cantidad detectada con un sexto umbral. La etapa S1204 de control puede implicar conmutar el transceptor 100 (es decir, el circuito 110 controlador de bus) al estado inactivo si la séptima cantidad detectada no excede el sexto umbral.

Los circuitos 146-1, 146-2, 148, 156 de detección de fallos tercero, cuarto, y sexto requieren el funcionamiento del circuito 110 controlador de bus para inducir el estado dominante en el bus. Esto solo será posible siempre que el bus esté por defecto en estado recesivo. El fallo para detectar el estado recesivo del bus después de un período de tiempo dado también es indicativo de un fallo del bus. En consecuencia, se puede levantar un séptimo indicador (RX) de error, y el transceptor 100 puede volver al estado recesivo si se levanta el séptimo indicador de error.

A continuación se proporciona un compendio de los indicadores de error que se pueden levantar en los circuitos de detección de fallos del transceptor 100 según las realizaciones de la descripción. El estado del circuito 110 controlador de bus se indica por indicadores OCRH, OCRL de error (indicadores de primer error), OCFH, OCFL (indicadores de segundo error), y OVHP, OVHN, OVLP, OVLN (indicadores de quinto error). De estos, OCRH indica una sobrecorriente para el puerto H en voltajes superiores a VDD, OCRL indica una sobrecorriente para el puerto L en voltajes por debajo de VSS, OCFL indica una sobrecorriente para el puerto H en voltajes por debajo de VDD, OCFl indica una sobrecorriente para el puerto L en voltajes superiores a VSS, OVHP indica un sobrevoltaje para el puerto H en voltajes superiores a VDD, OVHN indica un sobrevoltaje para el puerto H en voltajes por debajo de VSS, OVLP indica un sobrevoltaje para el puerto L en voltajes superiores a VDD, y OVLN indica un sobrevoltaje para el puerto L en voltajes por debajo de VSS. El estado del bus de señalización diferencial se indica por los indicadores UCFH, UCFL de error (tercer indicador de error), UBFH, UBFL (cuarto indicador de error), RX_SMP (sexto indicador de error), y RX (séptimo indicador de error). De estos, UCFH indica que la corriente para el puerto H para el estado dominante es demasiado baja, UCFL indica que la corriente para el puerto L para el estado dominante es demasiado baja, UBFH indica que la corriente para el puerto H es significativamente menor que el del puerto L, UBFL indica que la corriente para el puerto L es significativamente menor que la del puerto H, RX_SMP indica que el voltaje diferencial en el estado dominante no es suficiente (por ejemplo, debido a la presencia de un fallo de cortocircuito), y RX indica el estado del bus, es decir, en caso de que se detecte un estado dominante durante demasiado tiempo, se indica un fallo del bus levantando el indicador RX de error.

Una vez que se han realizado las mediciones de corriente y voltaje muestreadas y se ha detectado el estado de fallo del bus, se puede evitar la propagación del fallo desactivando el transceptor 100.

Los indicadores de error anteriores permiten deshabilitar el circuito 110 controlador de bus en caso de que se produzca un estado anormal, evitando de este modo que el circuito 110 controlador de bus sufra daños, y aumentando, por lo tanto, la vida útil del circuito 110 controlador de bus. Además, analizar los indicadores de error permite inferir el estado del bus de señalización diferencial. Es decir, el estado del bus de señalización diferencial se puede determinar a través del detector de desequilibrio muestreado (cuarto circuito 148 de detección de fallos) y detectores de subcorriente muestreados (terceros circuitos 146-1, 146-2 de detección de fallos), junto con el controlador en estado dominante (indicador RX de error). Los detectores de subcorriente H o L muestreados detectan una sola línea de bus H o L de circuito abierto, respectivamente. Los detectores de subcorriente H y L muestreados detectan un circuito abierto doble para las líneas de bus H y L. El detector de corriente de desequilibrio muestreado detecta un cortocircuito en la línea de bus H o L. Una corriente de puerto H más alta que L es indicativa de un cortocircuito de la línea de bus H a un voltaje por debajo de la alimentación, o un circuito abierto de la línea de bus L, o de un cortocircuito de la línea de bus L a un voltaje por debajo de tierra. A la inversa, una corriente de puerto L más alta que H es indicativa de un cortocircuito de la línea de bus L a un voltaje mayor que la alimentación de tierra, o un circuito abierto de la línea de bus H, o de un cortocircuito de la línea de bus H a un voltaje superior al voltaje de alimentación. Se detectará un cortocircuito entre las líneas de bus H y L por la salida del receptor muestreada (sexto circuito 156 de detección de fallos). Estas condiciones de bus se pueden detectar dentro de un bit dominante transmitido, a diferencia de las implementaciones actuales de transceptores CAN. En principio, es posible una respuesta más rápida siempre que el bus se haya estabilizado. En particular, se pueden detectar todas las condiciones de circuito abierto y cortocircuito, y se puede determinar la naturaleza exacta del fallo del bus.

Como se indicó anteriormente, los detectores de sobrecorriente (primeros circuitos 142-1, 142-2 de detección de fallos y segundos circuitos 144-1, 144-2 de detección de fallos) y detectores de subcorriente (terceros circuitos 146-1, 146-2 de detección de fallos) junto con los detectores de sobrevoltaje (quintos circuitos 152-1, 152-2, 154-1, 154-2 de detección de fallos) detectarán condiciones de corriente y voltaje excesivas para el circuito 110 controlador de bus y con la desactivación del circuito 110 controlador de bus permite la protección del circuito 110 controlador de bus. El circuito 130 de control puede activarse por una combinación OR de los indicadores de error descritos en la presente descripción.

El transceptor 100 puede comprender cualquiera o todos los circuitos de detección de fallos descritos anteriormente. En una realización preferida, el transceptor 100 comprende los primeros circuitos 142-1, 142-2 de detección de fallos para las líneas H y L, respectivamente. En otra realización preferida, el transceptor 100 comprende además los segundos circuitos 144-1, 144-2 de detección de fallos para las líneas H y L, respectivamente. En otra realización preferida más, el transceptor 100 comprende además los terceros circuitos 146-1, 146-2 de detección de fallos para las líneas H y L, respectivamente. En otra realización preferida más, el transceptor 100 comprende además el cuarto circuito 148 de detección de fallos. En otra realización preferida más, el transceptor 100 comprende además los quintos circuitos 152-1, 152-2, 154-1, 154-2 de detección de fallos para las líneas H y L, respectivamente. En otra realización preferida más, el transceptor 100 comprende además el sexto circuito 156 de detección de fallos.

En términos generales, los principales efectos técnicos logrados por la presente descripción son dobles. En primer lugar, se puede realizar un transceptor (por ejemplo, un transceptor CAN) sin bloquear diodos o transistores bipolares en los puertos. Esto se logra por la prevención de fugas en el estado recesivo del circuito 110 controlador de bus a través de la prevención de fugas de pozo con conexiones de pozo emparejadas comunes, prevención de fugas de canal inverso con transistores MOS acoplados en serie, y por la protección del circuito 110 controlador de bus en el estado dominante a través de la desactivación por la detección de sobrecorriente inversa para los puertos H y L, la detección de sobrecorriente directa para ambos puertos H y L, y la prevención de que el controlador entre en el estado dominante tras la detección de sobrevoltaje tanto para el puerto H como para el puerto L. En segundo lugar, el estado del bus se puede determinar a través de la reutilización de los circuitos de medición de corriente del puerto para la detección de sobrecorriente en modo muestreado durante el estado dominante del circuito controlador de bus por la detección de subcorriente del puerto H y L del controlador, detección de desequilibrio de corriente del puerto H y L del controlador, y determinación del voltaje de bus diferencial mínimo inducido por el controlador por el receptor muestreado. Esto permite la determinación del estado del bus en términos de líneas de bus abiertas simples y/o dobles y en cortocircuito. Estos dos efectos técnicos están relacionados ya que los circuitos de detección de sobrecorriente y sobrevoltaje no solo indican el estado de funcionamiento excesivo del controlador, sino que también pueden determinar el estado del bus de señalización diferencial. La información del estado del bus de señalización diferencial se puede complementar con la medición de corriente muestreada del controlador y el receptor para dar una indicación completa de si el fallo del bus ocurre a través de circuitos abiertos o cortocircuitos simples o dobles. El estado de fallo del bus y la respuesta adecuada a nivel de chip o sistema evita que ocurra una mayor propagación de fallos en la red de bus.

A continuación, se describirán los resultados de la simulación para el funcionamiento a modo de ejemplo del transceptor 100 según las realizaciones de la descripción.

La Fig. 13 ilustra formas de onda que pueden ocurrir durante el funcionamiento normal del transceptor 100, que incluyen las señales OCFH y OCFL (indicadores de error) de sobrecorriente de polarización directa para la línea H y la línea L, respectivamente. Las formas de onda 1310-1360 indican, de arriba a abajo, la señal OCFL de sobrecorriente de polarización directa para la línea L, la señal OCFH de sobrecorriente de polarización directa para la línea H, el nivel de voltaje en el terminal L, el nivel de voltaje en el terminal H, la señal RXD recibida, y la señal TXD de transmisión. Los indicadores de error de sobrecorriente de polarización directa para los terminales H y L no están activados (es decir, son cero), ya que no se detecta un exceso de corriente.

Acortar, por ejemplo, la línea de bus H (línea H) a 500mV provoca que un exceso de corriente fluya hacia el terminal H (puerto H) del circuito 110 controlador de bus. Esto se detecta por el detector de sobrecorriente de polarización directa como se ilustra en la Fig. 14, en el que las formas de onda 1410-1460 son las mismas que las formas de onda en la Fig. 13. El indicador OCFH de error se levanta tan pronto como la señal TXD de transmisión pasa al estado alto (bit dominante), que indica una sobrecorriente que fluye a través del termina1H en dirección de polarización directa. La misma funcionalidad de detección de sobrecorriente, aunque no se muestra aquí, también se aplica al terminal L. Debe tenerse en cuenta que para este fallo de cortocircuito, el circuito 120 receptor de bus tampoco puede detectar el estado dominante transmitido del bus.

Para cortocircuitos de los puertos H y L a voltajes moderados, el funcionamiento del tiempo de vida del controlador puede garantizarse con la detección de estas condiciones de sobrecorriente, estableciendo el circuito 110 controlador de bus en el estado recesivo. Sin embargo, para voltajes de cortocircuito excesivos, este ya no es el caso y el circuito 110 controlador de bus preferiblemente ni siquiera debería estar encendido. Estas condiciones son detectadas por los detectores de sobrevotaje para voltajes de cortocircuito directo e inverso. Actualmente se omiten los resultados de la simulación para los circuitos de detección de sobrevoltaje.

La Fig. 15 ilustra formas de onda adicionales que pueden ocurrir durante el funcionamiento normal del transceptor 100, que incluye las señales OCRH y OCRL (indicadores de error) de sobrecorriente de polarización inversa para la línea H y la línea L, respectivamente. Las formas de onda 1510-1560 indican, de arriba a abajo, la señal OCRL de sobrecorriente de polarización inversa para la línea L, la señal OCRH de sobrecorriente de polarización inversa para la línea H, el nivel de voltaje en el terminal L, el nivel de voltaje en el termina1H, la señal RXD recibida, y la señal TXD de transmisión. Los indicadores de error de sobrecorriente de polarización inversa para los terminales H y L no están activados (es decir, son cero), ya que no se detecta un exceso de corriente.

Sin embargo, con la línea de bus H en cortocircuito a 7V, por ejemplo, el puerto H en el controlador en modo dominante consumirá un exceso de corriente. Esto se detecta por el detector de sobrecorriente de polarización inversa como se muestra en las formas de onda de la Fig. 16. Las formas de onda 1610-1660 que se muestran en esta figura son las mismas que en la Fig. 15. El indicador OCRH de error se levanta tan pronto como la señal TXD de transmisión pasa al estado alto (bit dominante), que indica una sobrecorriente que fluye a través del termina1H en la dirección de polarización inversa. La misma funcionalidad de detección de sobrecorriente, aunque no se muestra aquí, también se aplica al terminal L. Debe tenerse en cuenta que en este caso, el circuito 120 receptor de bus todavía puede decodificar la señal transmitida.

La Fig. 17 ilustra formas de onda adicionales que pueden ocurrir durante el funcionamiento normal del transceptor 100, que incluyen las señales UCFH y UCFL (indicadores de error) de subcorriente (polarización directa) para la línea H y la línea L, respectivamente. Las formas de onda 1710-1750 indican, de arriba a abajo, el nivel de voltaje en el terminal L, el nivel de voltaje en el terminal H, la señal TXD de transmisión, la señal UCFh de subcorriente para la línea H, y la señal UCFL de subcorriente para la línea L. El controlador está en estado recesivo y conmuta al estado dominante en t=5ps. No existe circuito abierto en la línea de bus y todas las señales son nominales. En particular, los indicadores de error de subcorriente (polarización directa) para los terminales H y L no están activados (es decir, son cero), ya que no se detecta subcorriente.

Si ahora, por ejemplo, el puerto H está desconectado de la línea de bus H, la corriente que fluye fuera del puerto H se reduce y cae por debajo del umbral establecido y activa el detector de subcorriente para el puerto H. Esto se ilustra en la Fig. 18, en el que las formas de onda 1810-1850 son las mismas que en la Fig. 17. En t=8ps, el puerto H del transceptor se desconecta de la línea de bus H. En consecuencia, el indicador UCFH de error se activa y se muestreará al final de la transmisión del bit dominante.

La Fig. 19 ilustra formas de onda adicionales que pueden ocurrir durante el funcionamiento normal del transceptor 100, que incluye las señales UBFH y UBFL de desequilibrio de corriente (polarización directa) para la línea H y la línea L, respectivamente. Las formas de onda 1910-1960 indican, de arriba a abajo, el voltaje V(H) - V(L) diferencial, el nivel de voltaje en el terminal L, el nivel de voltaje en el terminal H, la señal TXD de transmisión, la señal UBFH de desequilibrio de corriente (polarización directa) para la línea H, y la señal UBFL de desequilibrio de corriente (polarización directa) para la línea L. El controlador está en estado recesivo y conmuta al estado dominante en t=10^s y vuelve al estado recesivo en t=15^s. No existe ningún cortocircuito en la línea de bus y todas las señales son nominales. En particular, los indicadores de error de desequilibrio de corriente (polarización directa) para los terminales H y L no están activados (es decir, son cero), ya que no se detecta ningún desequilibrio de corriente.

Sin embargo, una vez que el puerto H se cortocircuita a un voltaje fijo, por ejemplo, 3V, habrá una diferencia en la corriente que fluye dentro y fuera de los puertos H y L. Esto se ilustra en la Fig. 20, en el que las formas de onda 2010 2060 son las mismas que en la Fig. 19. En t=8^s, el puerto H se desconecta de la línea de bus H. En t=12^s, la línea de bus H está en cortocircuito a 3V, lo que provoca un desequilibrio en las corrientes de los puertos H y L. Este desequilibrio y, en consecuencia, el cortocircuito en la línea H se detecta por el detector de corriente de desequilibrio y muestreado al final de la transmisión de bit dominante. En consecuencia, el indicador UBFL de error se activa una vez que la línea de bus H se cortocircuita a 3V.

El receptor de línea de bus con umbral ajustado se puede usar para muestrear el voltaje de línea de bus diferencial y compararlo con el requisito de voltaje diferencial mínimo. El fallo para alcanzar este voltaje es indicativo de que ha ocurrido un cortocircuito entre la línea de bus H y L, o un cortocircuito de una de las líneas de bus con un voltaje cercano al de la otra línea de bus. Esto se ilustra en la Fig. 21 y la Fig. 22. En la Fig. 21, las formas de onda 2110-2150 indican, de arriba a abajo, la señal RX_SMP de recepción muestreada, el voltaje V(H) - V(L) diferencial, el nivel de voltaje en el terminal L, el nivel de voltaje en el terminal H, y la señal TXD de transmisión. Todas las señales son nominales.

La Fig. 22 muestra el caso de que se aplica un cortocircuito entre las líneas de bus H y L en t=3^s. Las formas de onda 2210-2260 son las mismas que en la Fig. 21. Aplicar el cortocircuito entre las líneas de bus H y L reduce el voltaje diferencial del bus por debajo del requisito mínimo y esto se detecta por el indicador RX_SMP en el sentido de que no rastrea el estado de transmisión del controlador. Es necesaria una versión muestreada del estado de recepción de la línea de bus para garantizar que el voltaje en la línea de bus se haya estabilizado para garantizar que no se produzcan detecciones de fallos erróneas. El estado del receptor se muestrea con la señal TXD de datos del controlador, de modo que el estado final del bus se muestreará y se mantendrá una vez que se haya establecido al final del bit dominante transmitido. Esto se puede comparar con el estado transmitido.

Si bien la presente descripción hace referencia con frecuencia a un bus CAN, no debe interpretarse como limitado en su aplicabilidad a los buses CAN. En su lugar, debe entenderse que la presente descripción se refiere a y es aplicable a cualquier bus de señalización diferencial unipolar. Asimismo, la presente descripción no debe interpretarse como limitada en su aplicabilidad a naves espaciales.

Además, si bien la presente descripción se refiere a la detección de corriente a través de una réplica a escala de los transistores supervisados, la presente descripción no debe interpretarse como limitada a este tipo de detección de corriente, y también pueden aplicarse medios alternativos para detectar corrientes. Por ejemplo, puede disponerse una resistencia en serie en serie con el transistor supervisado respectivo, y se puede detectar en la resistencia en serie un voltaje indicativo de una corriente que fluye a través del transistor supervisado respectivo.

También debe tenerse en cuenta que las características del aparato descritas anteriormente corresponden a las características del método respectivo que pueden no describirse explícitamente, por razones de concisión, y viceversa. Se considera que la descripción del presente documento se extiende también a tales características del método, y viceversa.

Debe tenerse en cuenta además que la descripción y los dibujos simplemente ilustran los principios del método y aparato propuestos. Los expertos en la técnica podrán implementar diversas disposiciones que, aunque no se describen o muestran explícitamente en la presente memoria, incorporan los principios de la invención. Además, todos los ejemplos y formas de realización descritos en el presente documento tienen como objetivo principal servir únicamente de explicación para ayudar al lector a comprender los principios del método y aparato propuestos.

Claims

REIVINDICACIONES

1. Un método de funcionamiento de un transceptor (100) para comunicar una señal de voltaje en un bus de señalización diferencial, en donde el transceptor (100) comprende un terminal de salida y una cadena de uno o más transistores (301 - 306) conectados entre el terminal de salida y un nivel (VDD) de voltaje predeterminado, y en donde el transceptor (100) puede conmutarse entre un estado activo en el que el nivel (VDD) de voltaje predeterminado se aplica al terminal de salida, y un estado inactivo en el que el nivel (VDD) de voltaje predeterminado no se aplica al terminal de salida, el método que comprende:

una etapa de detección de detectar continuamente una primera cantidad que depende de una corriente que fluye a través de un primer transistor (301) en la cadena de transistores (301 - 306);

una etapa de determinación de fallos para determinar si la primera cantidad detectada satisface una o más condiciones de error; y

una etapa de control de conmutación del transceptor (100) al estado inactivo si se determina que la primera cantidad detectada satisface al menos una de las una o más condiciones de error,

en donde la etapa de detección implica detectar una segunda cantidad indicativa de una corriente que fluye a través del primer transistor (301) en una primera dirección; y

la etapa de determinación de fallos implica:

comparar la segunda cantidad detectada con un primer umbral; y

determinar que la primera cantidad satisface una condición de error si la segunda cantidad detectada excede el primer umbral, y caracterizado porque la etapa de detección además implica detectar una tercera cantidad indicativa de una corriente que fluye a través del primer transistor (301) en una segunda dirección opuesta a la primera dirección; y la etapa de determinación de fallos implica además:

comparar la tercera cantidad detectada con un segundo umbral; y

determinar que la primera cantidad satisface una condición de error si la tercera cantidad detectada excede el segundo umbral.

2. El método según la reivindicación 1,

en donde la etapa de detección implica detectar una cuarta cantidad indicativa de un valor integrado de valores de muestra de las corrientes respectivas que fluyen a través del primer transistor (301) en tiempos los hacia los respectivos finales de los períodos en una secuencia de períodos en los que el transceptor (100) está en el estado activo; y la etapa de determinación de fallos implica:

comparar la cuarta cantidad detectada con un tercer umbral; y

determinar que la primera cantidad satisface una condición de error si la cuarta cantidad detectada no excede el tercer umbral.

3. El método según una cualquiera de las reivindicaciones anteriores, en donde la etapa de detección implica: proporcionar un segundo transistor (615) que es una copia a escala del primer transistor (301); y

aplicar los mismos voltajes a los terminales del segundo transistor (615) que están presentes en los respectivos terminales del primer transistor (301).

4. El método según la reivindicación 3 en su dependencia de la reivindicación 2, en donde la detección de la cuarta cantidad implica cargar intermitentemente un condensador (960) en los tiempos hacia los respectivos finales de dichos períodos por un voltaje derivado de la corriente que fluye a través del segundo transistor (615).

5. El método según una cualquiera de las reivindicaciones anteriores,

en donde el transceptor (100) comprende además un segundo terminal de salida y una segunda cadena de uno o más transistores (401 - 406) conectados entre el segundo terminal de salida y un segundo nivel (VSS) de voltaje predeterminado, en donde se aplica el segundo nivel (VSS) de voltaje determinado al segundo terminal de salida durante el estado activo del transceptor (100), y en donde el segundo nivel de voltaje predeterminado no se aplica al segundo terminal de salida durante el estado inactivo del transceptor (100);

la etapa de detección implica detectar una quinta cantidad indicativa de un valor integrado de valores de muestra de diferencias respectivas entre la corriente que fluye en el primer transistor (301) y una corriente que fluye en un tercer transistor (401) en la segunda cadena (401 - 406) en los tiempos hacia los respectivos finales de los períodos en una secuencia de períodos en los que el transceptor (100) está en el estado activo; y

la etapa de determinación de fallos implica:

comparar la quinta cantidad detectada con un cuarto umbral; y

determinar que la primera cantidad satisface una condición de error si la quinta cantidad detectada excede el cuarto umbral.

6. El método según la reivindicación 5 en su dependencia de la reivindicación 3,

en donde la etapa de detección implica:

proporcionar un cuarto transistor (815) que es una copia a escala del tercer transistor (401); y

aplicar los mismos voltajes a los terminales del cuarto transistor (815) que están presentes en los respectivos terminales del tercer transistor; y

detectar la quinta cantidad implica cargar intermitentemente un segundo condensador en los tiempos hacia los respectivos finales de dichos períodos por un voltaje derivado de una diferencia entre una corriente que fluye a través del segundo transistor (615) y una corriente que fluye a través del cuarto transistor (815).

7. El método según una cualquiera de las reivindicaciones anteriores, que además comprende:

detectar una sexta cantidad que depende de un nivel de voltaje en el terminal de salida;

comparar la sexta cantidad detectada con al menos un quinto umbral; y

conmutar el transceptor (100) al estado inactivo si la sexta cantidad detectada no está dentro de un intervalo determinado por el al menos un quinto umbral.

8. El método según una cualquiera de las reivindicaciones anteriores,

en donde el transceptor (100) comprende además un segundo terminal de salida y una segunda cadena de uno o más transistores conectados entre el segundo terminal de salida y un segundo nivel de voltaje predeterminado, en donde el segundo nivel de voltaje predeterminado se aplica al segundo terminal de salida durante el estado activo del transceptor (100), y en donde el segundo nivel de voltaje predeterminado no se aplica al segundo terminal de salida durante el estado inactivo del transceptor (100);

la etapa de detección implica detectar una séptima cantidad dependiendo de una diferencia entre el nivel de voltaje en el terminal de salida y un nivel de voltaje en el segundo terminal de salida;

la etapa de determinación de fallos implica comparar la séptima cantidad detectada con un sexto umbral; y la etapa de control implica conmutar el transceptor (100) al estado inactivo si la séptima cantidad detectada no excede el sexto umbral.

9. Un transceptor (100) para comunicar una señal de voltaje en un bus de señalización diferencial, que comprende un terminal de salida y una cadena de uno o más transistores (301 - 306) conectados entre el terminal de salida y un nivel (VDD) de voltaje predeterminado, y que es conmutable entre un estado activo en el que el nivel (VDD) de voltaje predeterminado se aplica al terminal de salida, y un estado inactivo en el que el nivel (VDD) de voltaje predeterminado no se aplica al terminal de salida, el transceptor (100) que comprende además:

un detector de corriente para detectar continuamente una primera cantidad que depende de una corriente que fluye a través de un primer transistor (301) en la cadena de transistores (301 - 306);

un circuito de determinación de fallos para determinar si la primera cantidad detectada satisface una o más condiciones de error; y

un circuito (130) de control para conmutar el transceptor (100) al estado inactivo si se determina que la primera cantidad detectada satisface al menos una de las una o más condiciones de error,

en donde el detector de corriente está adaptado para detectar una segunda cantidad indicativa de una corriente que fluye a través del primer transistor (301) en una primera dirección; y

el circuito de determinación de fallos comprende un primer comparador (640) que está adaptado para comparar la segunda cantidad detectada con un primer umbral y para emitir un primer indicador (OCRH) de error que indica que la primera cantidad satisface una condición de error si la segunda cantidad detectada excede el primer umbral, y caracterizado porque el detector de corriente está además adaptado para detectar una tercera cantidad indicativa de una corriente que fluye a través del primer transistor (301) en una segunda dirección opuesta a la primera dirección; y el circuito de determinación de fallos comprende además un segundo comparador (540) que está adaptado para comparar la tercera cantidad detectada con un segundo umbral y para emitir un segundo indicador (OCFH) de error que indica que la primera cantidad satisface una condición de error si la tercera cantidad detectada excede el segundo umbral.

10. El transceptor (100) según la reivindicación 9,

en donde el detector de corriente está adaptado para detectar una cuarta cantidad indicativa de un valor integrado de valores de muestra de las corrientes respectivas que fluyen a través del primer transistor (301) en los tiempos hacia los respectivos finales de los períodos en una secuencia de períodos en los que el transceptor (100) está en estado activo; y

el circuito de determinación de fallos comprende un tercer comparador (940) que está adaptado para comparar la cuarta cantidad detectada con un tercer umbral y para generar un tercer indicador (UCFH) de error que indica que la primera cantidad satisface una condición de error si la cuarta cantidad detectada no excede el tercer umbral.

11. El transceptor (100) según la reivindicación 9 o 10, en donde el detector de corriente comprende:

un segundo transistor (615) que es una copia a escala del primer transistor (301); y

un circuito de alimentación adaptado para aplicar los mismos voltajes a los terminales del segundo transistor (615) que están presentes en los respectivos terminales del primer transistor (301).

12. El transceptor (100) según la reivindicación 11, en su dependencia de la reivindicación 10, en donde el detector de corriente comprende un condensador (960) y medios de conmutación para cargar intermitentemente el condensador (960); y

el detector de corriente está adaptado para detectar la cuarta cantidad cargando intermitentemente el condensador (960) en los tiempos hacia los respectivos finales de dichos períodos por un voltaje derivado de la corriente que fluye a través del segundo transistor (615).

13. El transceptor (100) según una cualquiera de las reivindicaciones 9 a 12, que comprende además:

un segundo terminal de salida y una segunda cadena de uno o más transistores (401 - 406) conectados entre el segundo terminal de salida y un segundo nivel (VSS) de voltaje predeterminado, en donde el segundo nivel (VSS) de voltaje predeterminado se aplica al segundo terminal de salida durante el estado activo del transceptor (100), y en donde el segundo nivel (VSS) de voltaje predeterminado no se aplica al segundo terminal de salida durante el estado inactivo del transceptor (100),

en donde el detector de corriente está adaptado para detectar una quinta cantidad indicativa de un valor integrado de una diferencia entre la corriente que fluye en el primer transistor (301) y una corriente que fluye en un tercer transistor (401) en la segunda cadena (401 - 406) ; y

el circuito de determinación de fallos comprende un cuarto comparador (1140A, 1140B) adaptado para comparar la quinta cantidad detectada con un cuarto umbral, y para emitir un cuarto indicador (UBFL) de error que indica que la primera cantidad satisface una condición de error si la quinta cantidad determinada excede el cuarto umbral.