CN117116935A - 静电释放保护电路及芯片 - Google Patents

静电释放保护电路及芯片 Download PDF

Info

Publication number
CN117116935A
CN117116935A CN202311210401.5A CN202311210401A CN117116935A CN 117116935 A CN117116935 A CN 117116935A CN 202311210401 A CN202311210401 A CN 202311210401A CN 117116935 A CN117116935 A CN 117116935A
Authority
CN
China
Prior art keywords
leakage protection
esd
protection channel
voltage
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311210401.5A
Other languages
English (en)
Inventor
唐永生
高兴波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Lipson Microelectronics Co ltd
Original Assignee
Chengdu Lipson Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Lipson Microelectronics Co ltd filed Critical Chengdu Lipson Microelectronics Co ltd
Priority to CN202311210401.5A priority Critical patent/CN117116935A/zh
Publication of CN117116935A publication Critical patent/CN117116935A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00Secondary cells; Manufacture thereof
    • H01M10/42Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/20Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Protection Of Static Devices (AREA)

Abstract

本申请涉及一种静电释放保护电路及芯片。所述静电释放保护电路包括至少两个ESD模块以及漏电保护通道和控制模块;至少两个ESD模块串联后与检测端连接,漏电保护通道的一端连接于相邻两个ESD模块之间;控制模块基于检测端的电压与阈值电压,控制漏电保护通道开启或关闭;其中,漏电保护通道在开启时用于降低ESD模块因干扰信号产生的漏电流对检测端的电压影响。本申请能够降低ESD模块因干扰信号产生的漏电流对检测端的电位(电压)的影响,能够尽可能的保证检测端的电压所表征的工作状态的准确性,避免电路中与检测端电位相关的功能电路受到影响。

Description

静电释放保护电路及芯片
技术领域
本申请涉及集成电路技术领域,特别是涉及一种静电释放保护电路及芯片。
背景技术
在芯片设计中,静电防护关系到芯片的可靠性。芯片中一般设置有ESD(Electro-Static Discharge,静电释放)模块,可理解为用于防护ESD的器件。通常采用多个ESD模块串联后连接于高低电位之间,以增加耐压性,避免电路受到静电影响。然而传统方案中,ESD模块受到干扰信号时会急剧产生较大的漏电流,导致芯片的相关检测功能受到影响。
发明内容
基于此,有必要针对上述技术问题,提供一种能够避免检测功能受影响的静电释放保护电路及芯片。
第一方面,本申请提供了一种静电释放保护电路,包括:
至少两个ESD模块以及漏电保护通道和控制模块;
至少两个ESD模块串联后与检测端连接,漏电保护通道的一端连接于相邻两个ESD模块之间;
控制模块基于检测端的电压与阈值电压,控制漏电保护通道开启或关闭;其中,漏电保护通道在开启时用于降低ESD模块因干扰信号产生的漏电流对检测端的电压影响。
在其中一个实施例中,当检测端为至少两个ESD模块的低电位端时,漏电保护通道在开启时用于将流向检测端的漏电流进行分流;
当检测端为至少两个ESD模块的高电位端时,漏电保护通道在开启时用于向检测端提供电流。
在其中一个实施例中,至少两个ESD模块串联于电源端和检测端之间,漏电保护通道的一端连接于相邻两个ESD模块之间,另一端连接接地端;或,
至少两个ESD模块串联于检测端与接地端之间,漏电保护通道的一端连接于相邻两个ESD模块之间,另一端连接电源端。
在其中一个实施例中,若检测端的电压小于阈值电压,控制模块控制漏电保护通道开启,以降低ESD模块因干扰信号产生的漏电流影响检测端的电压所表征的工作状态为正常时的概率;
若检测端的电压大于等于阈值电压,控制模块控制漏电保护通道关闭,以避免检测端的电压被漏电保护通道拉低或抬高而影响检测端的电压所表征的工作状态。
在其中一个实施例中,阈值电压小于ESD模块的正向导通电压。
在其中一个实施例中,漏电保护通道包括开关单元;
开关单元用于在控制模块的控制下导通或断开,以使漏电保护通道开启或关闭。
在其中一个实施例中,漏电保护通道还包括电阻元件;
电阻元件与开关单元串联形成串联电路,串联电路的一端连接于任意相邻的两个ESD模块之间。
在其中一个实施例中,漏电保护通道的数量为一个,漏电保护通道所连接的相邻两个ESD模块中的一个为邻近至少两个ESD模块串联后所连接的高电位端的ESD模块;
或,漏电保护通道的数量为多个,部分或任意相邻的两个ESD模块之间连接一个漏电保护通道。
在其中一个实施例中,开关单元为至少一个MOS管。
在其中一个实施例中,当至少两个ESD模块串联于电源端和检测端之间,漏电保护通道的一端连接于相邻两个ESD模块之间,另一端连接接地端时,MOS管为NMOS管。
在其中一个实施例中,当至少两个ESD模块串联于检测端与接地端之间,漏电保护通道的一端连接于相邻两个ESD模块之间,另一端连接电源端时,MOS管为PMOS管。
在其中一个实施例中,开关单元包括第一NMOS管和第二NMOS管;
第一NMOS管的栅端和第二NMOS管的栅端短接,并基于控制模块的控制使第一NMOS管和第二NMOS管同时导通或断开;
第一NMOS管的源端与第二NMOS管的源端连接;
第一NMOS管的漏端用于直接或间接连接在相邻的两个ESD模块之间,第二NMOS管的漏端用于直接或间接接地。
第二方面,本申请还提供了一种芯片,芯片中包括有上述的静电释放保护电路。
在其中一个实施例中,芯片为锂电池保护芯片,在静电释放保护电路中,检测端为过流检测端。
上述静电释放保护电路及芯片,静电释放保护电路包括至少两个ESD模块以及漏电保护通道和控制模块;至少两个ESD模块串联后与检测端连接,漏电保护通道的一端连接于相邻两个ESD模块之间;控制模块基于检测端的电压与阈值电压,控制漏电保护通道开启或关闭;其中,漏电保护通道在开启时用于降低ESD模块因干扰信号产生的漏电流对检测端的电压影响。基于漏电保护通道开启或关闭,本申请能够降低ESD模块因干扰信号产生的漏电流对检测端的电位(电压)的影响,尽可能的保证检测端的电压所表征的工作状态的准确性,避免电路中与检测端电位相关的功能电路受到影响。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为传统方案中ESD模块受到干扰产生漏电流示意图;
图2a为一实施例的静电释放保护电路的一种电路结构;
图2b为一实施例的静电释放保护电路的另一种电路结构;
图3a为一个实施例中漏电保护通道的一种连接方式示意图;
图3b为一个实施例中漏电保护通道的另一种连接方式示意图;
图4为另一个实施例中漏电保护通道的连接方式示意图;
图5a为一实施例的漏电保护通道中开关单元的一种结构;
图5b为一实施例的漏电保护通道中开关单元的另一种结构;
图6a为一实施例的漏电保护通道中串联电路的一种结构;
图6b为一实施例的漏电保护通道中串联电路的另一种结构;
图7a为一实施例的串联电路中开关单元和电阻元件的一种连接方式;
图7b为一实施例的串联电路中开关单元和电阻元件的另一种连接方式;
图8为一实施例的静电释放保护电路的等效电路;
图9a为一实施例的开关单元的一种MOS结构示意图;
图9b为图9a中开关单元的等效电路;
图10a为一实施例的开关单元的另一种MOS结构示意图;
图10b为图10a中开关单元的等效电路;
图11a为另一实施例的开关单元的一种MOS结构示意图;
图11b为图11a中开关单元的等效电路;
图12a为一具体实施例的开关单元;
图12b为图12a中开关单元的等效电路;
图13a为另一具体实施例的开关单元;
图13b为图13a中开关单元的等效电路。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
可以理解,术语“第一”、“第二”等是用于区别类似的对象,而不用于描述特定的顺序或先后次序。应该理解这样使用的数字描述符在适当情况下可以互换,以便本申请实施例能够以除了在这里图示或描述的那些以外的顺序实施,且“第一”、“第二”等所区分的对象通常为一类,并不限定对象的个数,例如第一对象可以是一个,也可以是多个。
可以理解,“至少一个”是指一个或多个,“多个”是指两个或两个以上。“元件的至少部分”是指元件的部分或全部。
示例性地,芯片中的两个端子之间一般设置有ESD模块,通常多个ESD模块串联于高低电位之间,以增加芯片的耐压性,即不易被静电影响。通常,该高低电位可以分别为电源端与检测端,其中电源端为高电位,检测端为低电位;该高低电位也可以分别为检测端与接地端,其中检测端为高电位。检测端电位可以理解为多个ESD模块所形成静电保护通道的保护电位,当ESD模块受到干扰信号影响时,因载流子的流动,ESD模块会产生漏电流,漏电流从高电位流向低电位,导致检测端的电位异常变化,进而导致芯片的相关检测功能受到影响。
需要说明的是,本申请实施例中漏电流是因干扰信号产生的一种异常电流,即还未发生静电释放时,ESD模块受干扰漏电所产生的。干扰信号通常为如射频等电磁波信号。
如图1所示,以锂电池保护芯片为例:多个ESD模块串联于VDD端(电源端)与VM端之间,VM端为锂电池保护芯片的过流检测端,该芯片基于VM电压来检测电池是否充电过流、放电过流或短路等。VM电压可表示为:VM=i*R0+V0,其中,i为漏电流,R0为芯片外的限流电阻,V0为与电池和芯片连接的外围电路电压,其电压大小是随着如电池等外围电路的状态浮动的。
如图1所示,传统方案中当ESD模块受到干扰信号影响时会急剧产生较大的漏电流,漏电流会从VDD端流向VM端,导致VM端电压不准确,进而导致VM端电压所表征的充电过流、放电过流或短路等检测功能受到影响。
为此,针对ESD模块受到干扰信号时会急剧产生较大的漏电流,导致检测端的电位异常变化,进而芯片的相关检测功能受到影响这一问题,本申请发明人提出了静电释放保护电路。其中,该静电释放保护电路,包括:至少两个ESD模块以及漏电保护通道和控制模块;至少两个ESD模块串联后与检测端连接,漏电保护通道的一端连接于相邻两个ESD模块之间;控制模块基于检测端的电压与阈值电压,控制漏电保护通道开启或关闭;其中,漏电保护通道在开启时用于降低ESD模块因干扰信号产生的漏电流对检测端的电压影响。如此,该静电释放保护电路能够降低ESD模块受干扰产生的漏电流对ESD的保护电位(可理解为检测端电位)的影响,尽可能的保证检测端的电压所表征的工作状态的准确性,避免电路中与检测端电位(或称为检测端电压)相关的功能电路受到影响。
具体而言,当检测端为至少两个ESD模块的低电位端时,漏电保护通道在开启时用于将流向检测端的漏电流进行分流;当检测端为至少两个ESD模块的高电位端时,漏电保护通道在开启时用于向检测端提供电流。
接下来,本发明以图2a、图2b的一实施结构对检测端分别为低电位端、高电位端时的漏电保护通道的工作原理进行说明。其中,在下述实施例中,漏电保护通道的另一端连接接地端、电源端等仅为一种示例。实际中,当检测端为至少两个ESD模块的低电位端时,漏电保护通道的另一端也可以连接其他电位节点,如比检测端的电位高或低的电位节点,最终实现在开启时能将流向检测端的漏电流进行分流,以减少流向检测端的漏电流,达到降低ESD模块因干扰信号产生的漏电流对检测端的电压影响即可。同理,当检测端为至少两个ESD模块的高电位端时,漏电保护通道的另一端也可以连接其他电位节点,最终实现在开启时向检测端提供电流,以降低所述ESD模块因干扰信号产生的漏电流对所述检测端的电压影响。
如图2a、图2b所示,一实施例的静电释放保护电路可以包括:漏电保护通道202、控制模块204以及至少两个ESD模块206;其中,如图2a所示,至少两个ESD模块206串联于电源端和检测端之间,漏电保护通道202的一端连接于相邻两个ESD模块206之间,另一端连接接地端(GND);或,如图2b所示,至少两个ESD模块206串联于检测端与接地端(GND)之间,漏电保护通道202的一端连接于相邻两个ESD模块206之间,另一端连接电源端;控制模块204基于检测端的电压与阈值电压,控制漏电保护通道202开启或关闭。
具体而言,通过一端连接于相邻两个ESD模块206之间的漏电保护通道202,由控制模块204基于检测端的电压与阈值电压,控制漏电保护通道202开启或关闭,能够尽量降低ESD模块206产生的漏电流对检测端的电压所表征的工作状态的影响,避免电路实际是在正常工作状态,但因漏电流导致检测端电压检测不准确,而造成系统误判。
在本申请各个实施例中,ESD模块206具体可以采用栅源端短接的NMOS结构实现,如NMOS结构的漏端用于连接电源端,源端、栅端用于连接检测端;或,NMOS结构的漏端用于连接检测端,源端、栅端用于连接接地端。当然,ESD模块206即前述的ESD模块也可以采用NPN双极型晶体管等实现,本发明对此不作限制。可便于理解的,ESD模块206可以按照图2a和图2b所示的处于反向截止状态的等效二极管201来理解,其处于反向截止时可理解为一个大电阻,使得静电难易释放,从而保护电路。
示例性地,多个ESD模块串联,设置在芯片中的两个端子之间,能够增加芯片的耐压性,使得芯片不易被静电影响。在一个示例性的实施例中,芯片可以是锂电池保护芯片。可以理解,上述ESD模块还可以采用其他形式,而不限于上述实施例已经提到的形式,只要其能够达到完成静电释放保护的功能即可。
当静电释放保护电路的结构如图2a所示,在不具有漏电保护通道202的情况下,ESD模块206受干扰产生的漏电流方向为由电源端流向检测端,使得检测端的电压异常增大,可能会影响检测端的电压实际应表征的工作状态,造成系统误判。而在具有如本申请提出的漏电保护通道202的情况下,控制模块204可以基于检测端的电压与阈值电压,控制漏电保护通道202开启或关闭,漏电保护通道202在开启时可以作为电流传输通道,在关闭时理论上可以阻断电流传输。由于在图2a中,漏电保护通道202在开启时可以作为电流传输通道将漏电流进行分流(分流方向如标记d所示),使得流向检测端的漏电流减少,进而能够降低漏电流对检测端的电压所表征的正常工作状态的影响。
当静电释放保护电路的结构如图2b所示,在不具有漏电保护通道202的情况下,ESD模块206受干扰产生的漏电流方向为由检测端流向接地端(GND),会将检测端的电压拉低,使得检测端的电压异常减小,影响检测端的电压实际应表征的正常工作状态,造成系统误判。而在具有如本申请提出的漏电保护通道202的情况下,控制模块204可以基于检测端的电压与阈值电压,控制漏电保护通道202开启或关闭,而漏电保护通道202在开启时可以作为电流传输通道,在关闭时理论上可以阻断电流传输。由于在图2b中,漏电保护通道202接电源电压,其在开启时可以作为电流传输通道向检测端和接地端(GND)分别传输电流,由于向检测端传输的电流方向(电流方向如标记e所示)与靠近检测端的ESD模块206产生的漏电流方向相反,可以使得检测端电压基本不变,以降低漏电流对检测端的电压所表征的工作状态为正常时的影响;或者说因漏电保护通道202所提供的电流的存在,尽可能使得漏电流不足以将检测端的电压拉低至使其所表征的工作状态变化的电压阈值,以降低漏电流影响检测端的电压所表征的工作状态为正常时的概率。
进一步地,为了实现对漏电保护通道202开启或关闭的控制,在一个示例性的实施例中,控制模块204可以用于产生控制信号控制漏电保护通道202开启或关闭;其中,可以通过设置一个阈值电压与检测端的电压进行比较,并根据比较的结果产生控制信号,漏电保护通道202受该控制信号控制。可选地,控制信号可以指触发信号,控制模块204可以包括电压检测电路和比较电路;该电压检测电路与检测端耦接,且配置为获取检测端的电压;该比较电路,与电压检测电路的输出端耦接,且配置为将检测端的电压和阈值电压进行比较,以输出触发信号,漏电保护通道202受该触发信号控制。
可选地,比较电路可以采用比较器电路予以实现,该比较器电路具有进行比较正相输入端Vin(+)和反相输入端Vin(-)的电压的功能。在一个具体示例中,反相输入端Vin(-)的电压为阈值电压,当正相输入端Vin(+)的电压大于反相输入端Vin(-)的电压时,输出端Vout输出高电平。当反相输入端Vin(-)的电压大于正相输入端Vin(+)的电压时,输出端Vout输出低电平。
在本申请实施例中,阈值电压的大小,可以根据ESD模块的正向导通电压来确定,避免检测端的电压过大后导致ESD模块正向导通,而使得漏电保护通道还未关闭,检测端的电压又会被漏电保护通道拉低。
可选的,阈值电压的大小,还可以进一步考虑根据用于确定检测端的电压所表征的工作状态为异常时的参考电压来确定,进而能够尽量降低漏电流对检测端所表征的正常工作状态的影响;其中,本申请实施例对阈值电压的大小的具体设置方式并无限定。本申请通过设置阈值电压,使得控制模块能够合理控制漏电保护通道开启或关闭,以尽量降低漏电流导致的检测端电压异常而最终使得其所表征的工作状态不准确的概率。
在一个示例性的实施例中,若检测端的电压小于阈值电压,控制模块控制漏电保护通道开启,以降低ESD模块因干扰信号产生的漏电流影响检测端的电压所表征的工作状态为正常时的概率;若检测端的电压大于等于阈值电压,控制模块控制漏电保护通道关闭,以避免检测端的电压被漏电保护通道拉低或抬高而影响检测端的电压所表征的工作状态。
示例性地,如图2a所示,至少两个ESD模块206可以串联于电源端和检测端之间,漏电保护通道202的一端连接于相邻两个ESD模块206之间,另一端连接接地端(GND),基于上述电路结构和阈值电压,控制模块204控制漏电保护通道202的开启或关闭。当检测端的电压小于阈值电压时,控制模块204控制漏电保护通道202开启作为电流传输通道,使得ESD模块206受干扰产生的漏电流,可以由漏电保护通道202分流(使得有电流沿图2a所示的d方向流向接地端);其中,漏电保护通道202的整个等效电阻越小,越能分流更多的漏电流,从而减少流向检测端的漏电流。当检测端的电压大于(或等于)阈值电压时,控制模块204控制漏电保护通道202关闭阻断电流传输,以避免ESD模块206可能正向导通,使得有电流沿图2a所示的c方向从检测端流向接地端(GND),导致检测端电压被拉低的情况发生。
示例性地,如图2b所示,至少两个ESD模块206串联于检测端与接地端(GND)之间,漏电保护通道202的一端连接于相邻两个ESD模块206之间,另一端连接电源端,基于上述电路结构和阈值电压,控制模块204控制漏电保护通道202的开启或关闭。当检测端的电压小于阈值电压时,控制模块204控制漏电保护通道202开启作为电流传输通道向检测端和接地端(GND)分别传输电流,可以在ESD模块206受到干扰产生漏电流(该漏电流会拉低检测端电压)的情况下,有电流沿图2b所示的e方向从电源端VDD流向检测端,从而平衡漏电流,使得检测端电压基本不变。同时,电源端电位高于接地端(GND),也有电流沿图2b所示的f方向从电源端流向接地端(GND),但由于ESD模块206处于截止状态,类似于一个大电阻,因此,漏电保护通道202导通所输出的大部分电流基本都流向了检测端,使检测端的电压被漏电流拉低部分被抬高。当检测端的电压大于(或等于)阈值电压时,控制模块204控制漏电保护通道202关闭阻断电流传输,以避免电源电压(电源端VDD)通过漏电保护通道202,沿图2b所示的e方向向检测端流电流,导致检测端的电压由被过度抬高的情况发生。
为了进一步阐释本申请方案,以芯片为锂电池保护芯片,漏电保护通道的一端连接于相邻两个ESD模块之间,另一端耦接接地端(GND)为例予以说明,初始状态下,检测端的电压(此时为VM电压)通常为0,所表征的工作状态为正常,因此需要开启漏电保护通道,为ESD模块可能受到干扰信号影响而急剧产生大的漏电流做好准备,使得当有大量漏电流产生时可以从漏电保护通道卸电,大大减少流向检测端的漏电流,从而降低漏电流影响检测端的电压所表征的工作状态为正常的概率,或者降低VM电压因漏电流异常增大而被误判为放电过流或短路的概率。随着如电池等外围电路的工作,在锂电保护芯片中,检测端的电压(此时为VM电压)会因前述公式中V0的增大而增大,超出其表征的工作状态为正常的参考阈值。例如,锂电发生放电过流时,检测端的电压会变得很大,至少会导致距离检测端最近的ESD模块导通,若不关闭漏电保护通道,则会导致检测端电位被漏电保护通道拉低,进而导致检测端的检测功能不准确,无法准确判断出例如电池放电过流等情况,显然,此种情况下需要及时关闭漏电保护通道。
本申请实施例中,控制模块在检测端的电压小于阈值电压时控制漏电保护通道开启,在检测端的电压大于等于阈值电压时控制漏电保护通道关闭,可以保证检测端检测的准确性,避免电路中与检测端电位相关的功能电路受到影响。
上述静电释放保护电路,通过设置漏电保护通道,由控制模块基于检测端的电压与阈值电压,控制漏电保护通道开启或关闭,能够降低ESD模块受干扰产生的漏电流,对检测端的电位(电压)的影响,尽可能的保证检测端的电压所表征的工作状态的准确性,避免电路中与检测端电位相关的功能电路受到影响。
在一个示例性的实施例中,阈值电压小于ESD模块的正向导通电压。具体地,在根据ESD模块的正向导通电压来确定阈值电压的大小时,阈值电压需要小于ESD模块的正向导通电压,以尽可能在检测端电压小于阈值电压前,做好应对漏电流的准备,进而避免例如距离检测端最近的ESD模块因检测端电压过大而导通,此时若还未将漏电保护通道关闭,则会导致检测端电位被漏电保护通道拉低的情况。
在其中一个实施例中,阈值电压可以大于等于用于确定检测端的电压所表征的工作状态为异常时的参考阈值;其中,参考阈值大于0。具体而言,参考阈值可以指用于判断检测端处于异常工作状态下的参考电压,其中,参考电压大于0;通过设置阈值电压大于等于用于确定检测端的电压所表征的工作状态为异常时的参考阈值,本申请实施例能够较为准确的衡量检测端的电压所表征的工作状态,尽量保证在检测端的电压所表征的工作状态为正常时,避免漏电流对检测端的电位(电压)的影响。
以锂电池保护芯片为例,检测端VM的电压正常时一般为0,而检测端VM超出正常范围会变得很大,甚至大于等于电源端(VDD)电压。可选地,参考电压可以是放电过流阈值电压;需要说明的是,放电过流阈值电压仅是一个用于确定检测端的电压所表征的工作状态为异常时的参考阈值的示例,本申请对此并无限定。以锂电池保护芯片为例,随着外部电路正常放电,前述公式中的V0变大,检测端电压也正常随着变大,若检测端电压大于放电过流阈值,此时检测端电压所表征的工作状态即为放电过流状态,即说明电池放电过流。由于整个系统已经在放电过流状态了,本实施例中阈值电压大于该参考电压,此时再基于阈值电压关闭漏电保护通道,进而可以最大可能性的保证ESD模块因干扰信号产生的漏电流不会影响检测端的电压所表征的正常工作状态。换句话说,本实施例中,在检测端电压所表征的工作状态都为正常的情况下,漏电保护通道是一直开启的,所以即使ESD模块因干扰信号产生有漏电流,检测端的电压所表征的正常工作状态也几乎不会受影响。
以上,本申请实施例提出阈值电压大于等于用于判断检测端处于异常工作状态下的参考电压,进而可以尽量避免在检测端所表征的工作状态为正常时,漏电流对检测端的影响。
在其中一个实施例中,阈值电压也可以小于用于确定检测端的电压所表征的工作状态为异常时的参考阈值其中,参考阈值大于0。具体地,参考阈值可以指用于判断检测端处于异常工作状态下的参考电压,其中,参考电压大于0;通过设置阈值电压小于用于确定检测端的电压所表征的工作状态为异常时的参考阈值,本申请实施例能够尽量避免影响检测端所表征的工作状态为正常时的概率。
以锂电池保护芯片为例,检测端VM的电压正常时一般为0,而检测端VM超出正常范围会变得很大。示例性地,参考电压可以是放电过流阈值电压。需要说明的是,放电过流阈值电压仅是一个用于确定检测端的电压所表征的工作状态为异常时的参考阈值的示例,本申请对此并无限定。若阈值电压小于放电过流阈值电压,则相当于在检测端电压所表征的工作状态都为正常的情况下,就关闭漏电保护通道。虽然在漏电保护通道关闭与系统为放电过流状态的期间,ESD模块可能受干扰信号产生有漏电流导致检测端电压受影响,但相比现有技术而言,本实施例也在一定程度上降低了ESD模块因干扰信号产生的漏电流,影响所述检测端的电压所表征的工作状态为正常时的概率。
以上,本申请实施例提出阈值电压小于用于判断检测端处于异常工作状态下的参考电压(如放电过流阈值电压),可以在检测端指示的工作状态为正常的情况下,尽量降低漏电流对检测端所表征的正常工作状态的影响。
在一个示例性的实施例中,漏电保护通道的数量为一个;漏电保护通道所连接的相邻两个ESD模块中的一个为邻近所述至少两个ESD模块串联后所连接的高电位端的ESD模块。即当至少两个ESD模块串联于电源端和检测端之间,漏电保护通道的一端连接于相邻两个ESD模块之间,另一端连接接地端时,漏电保护通道所连接的相邻的两个ESD模块中的一个为邻近电源端的ESD模块;而当至少两个ESD模块串联于检测端与接地端之间,漏电保护通道的一端连接于相邻两个ESD模块之间,另一端连接电源端时,漏电保护通道所连接的相邻的两个ESD模块中的一个为邻近检测端的ESD模块。
如图3a所示,以漏电保护通道的一端连接于相邻两个ESD模块之间,另一端耦接接地端(GND)为例,当有多个ESD模块串联时,漏电保护通道的数量可以为一个,漏电保护通道与离电源端最近的两个ESD模块(ESD模块302、ESD模块304)的节点A连接,其中,ESD模块302为邻近电源端的ESD模块,如此,在例如电源端为高电位,而ESD模块受干扰产生漏电流的情况下,可以更有效的将漏电流快速通过漏电保护通道泄放。
如图3b所示,以漏电保护通道的一端连接于相邻两个ESD模块之间,另一端连接电源端为例,漏电保护通道与离检测端最近的两个ESD模块(ESD模块302、ESD模块304)的节点B连接,其中,ESD模块302为邻近检测端的ESD模块,如此,在ESD模块受干扰产生漏电流的情况下,更有效的使部分电流通过漏电保护通道从电源端流向检测端,进而可以平衡漏电流,使得检测端电位基本不变。
需要说明的是,尽管图3a、图3b中未示出控制模块,图3a、图3b中的静电释放保护电路还可以包括控制模块,在此不再赘述。
在一个示例性的实施例中,漏电保护通道的数量为多个;其中,部分或任意相邻的两个ESD模块之间连接一个漏电保护通道。具体而言,在ESD模块的数量为多个时,即有多个ESD模块串联的情况下,漏电保护通道的数量也可以为多个,例如,任意相邻两个ESD模块之间都可以连接一个漏电保护通道;又如,部分相邻的两个ESD模块之间连接一个漏电保护通道。其中,ESD模块的数量可以根据电路的耐压需求或耐压要求确定;示例性地,串联的ESD模块数量越多,耐压越高。
以漏电保护通道的一端连接于相邻两个ESD模块之间,另一端耦接接地端(GND)为例,如图4所示,当有多个ESD模块串联时,漏电保护通道的数量可以为多个,一个漏电保护通道可以与相邻两个ESD模块的节点A1连接,另一个漏电保护通道可以与相邻两个ESD模块的节点A2连接,依此类推。需要说明的是,尽管图4中未示出控制模块,图4中的静电释放保护电路还可以包括控制模块,在此不再赘述。
可选地,为了便于控制模块可以控制漏电保护通道的开启或关闭,漏电保护通道可以包括开关。以下一些示例对漏电保护通道进行说明,可以理解,上述漏电保护通道还可以包括其他器件或采用其他形式,而不限于上述实施例已经提到的形式。
如图5a、图5b所示,一实施例的漏电保护通道包括开关单元502;开关单元502用于在控制模块的控制下导通或断开,以使漏电保护通道开启或关闭。具体而言,为了便于控制模块可以控制漏电保护通道的开启或关闭,控制模块可以通过导通或断开开关单元的形式,使漏电保护通道在开启时可以作为电流传输通道,在关闭时可以阻断电流传输。其中,开关单元502导通时,漏电保护通道开启;开关单元502断开时,漏电保护通道关闭。
如图5a所示,开关单元502的一端连接于相邻两个ESD模块之间,另一端连接接地端(GND);其中,开关单元502用于在控制模块的控制下导通或断开,以使漏电保护通道开启或关闭。示例性地,开关单元502可以采用开关的形式。如图5b所示,开关单元502的一端连接于相邻两个ESD模块之间,另一端连接电源端;其中,开关单元502用于在控制模块的控制下导通或断开,以使漏电保护通道开启或关闭。可选地,开关单元502可以采用开关的形式。
可以理解,上述开关单元还可以采用其他形式,而不限于上述实施例已经提到的形式,只要其能够达到使漏电保护通道在开启时可以作为电流传输通道,在关闭时可以阻断电流传输的功能即可。
在一个示例性的实施例中,漏电保护通道还可以包括电阻元件;电阻元件与开关单元串联形成串联电路,串联电路的一端连接于任意相邻的两个ESD模块之间,另一端连接接地端或电源端。具体地,漏电保护通道还可以包括电阻元件,该电阻元件可以与开关单元串联形成串联电路,进而控制模块可以通过导通或断开开关单元的形式,控制为串联电路的漏电保护通道的开启或关闭。在本实施例中,电阻元件可以保护开关单元,例如避免开关单元被击穿。
示例性地,如图6a所示,电阻元件与开关单元串联形成串联电路,串联电路的一端连接于任意相邻的两个ESD模块之间,另一端连接接地端(GND)。如图6b所示,电阻元件与开关单元串联形成串联电路,串联电路的一端连接于任意相邻的两个ESD模块之间,另一端连接电源端。需要说明的是,图6a和图6b中,串联电路中开关单元与电阻元件的连接次序仅为示意性说明,本申请实施例对此并无限定。
在一个示例性的实施例中,在串联电路中,开关单元的一端连接在相邻两个ESD模块之间,另一端经电阻元件连接接地端;或,开关单元的一端经电阻元件连接在相邻两个ESD模块之间,另一端连接接地端。具体而言,本申请实施例的串联电路中,开关单元和电阻元件可以互换位置。以漏电保护通道的一端连接于相邻两个ESD模块之间,另一端耦接接地端(GND)为例,如图7a所示,开关单元的一端连接在相邻两个ESD模块之间,另一端经电阻元件连接接地端(GND);如图7b所示,开关单元的一端经电阻元件连接在相邻两个ESD模块之间,另一端连接接地端(GND)。需要说明的是,尽管图7a、图7b中未示出控制模块,图7a、图7b中的静电释放保护电路还可以包括控制模块,在此不再赘述。
其中,可以通过配置电阻元件的阻值,调节漏电保护通道对电流的传输能力,如尽可能使电流更多地通过漏电保护通道释放;例如,配置电阻元件的阻值小于ESD模块反向截止时的等效电阻,使漏电保护通道对电流的阻挡效果更小,进而更有利于漏电流从漏电保护通道卸电。
在一个示例性的实施例中,当检测端为至少两个ESD模块的低电位端时,漏电保护通道中的电阻元件的阻值小于漏电保护通道与检测端之间的所有ESD模块受到干扰信号时的等效电阻阻值之和,进而更有利于漏电流从漏电保护通道卸电。以漏电保护通道的一端连接于相邻两个ESD模块之间,另一端耦接接地端(GND)为例,如图8所示,R表示ESD模块受到干扰信号时的等效电阻阻值,r表示电阻元件的阻值,K表示开关单元,漏电保护通道与两个ESD模块的节点A连接,通过配置电阻元件的阻值r小于节点A与检测端之间的所有ESD模块的等效电阻阻值R之和,使漏电保护通道对电流的阻挡效果更小,进而更有利于漏电流从漏电保护通道卸电。可选地,节点A的两个ESD模块中的一个可以为邻近电源端的ESD模块。示例性地,在节点A与检测端之间的所有ESD模块均未连接漏电保护通道的情况下,可以配置电阻元件的阻值r小于2R,从而有利于漏电释放。
在一个示例性的实施例中,开关单元为至少一个MOS管。MOS管的栅端与控制模块连接,在控制模块的控制下导通或关闭,以实现漏电保护通道的导通或关闭。
在一个示例性的实施例中,当至少两个ESD模块串联于电源端和检测端之间,漏电保护通道的一端连接于相邻两个ESD模块之间,另一端连接接地端时,MOS管为NMOS管。具体地,当检测端正常时,由于漏电保护通道的另一端连接接地端(GND),MOS管的源漏两端电位基本为0,本申请实施例提出开关单元采用NMOS管,此时NMOS管的内阻很小,控制模块提供较小的电压就可以开启,有利于降低电路功耗。
其中,开关单元断开时,漏电保护通道虽然断开了,但MOS管仍然有寄生二极管的存在,因此随着检测端的电压正常增大,仍然可能经过该寄生二极管与地导通,进而使得检测端的电位受到影响,导致检测端的检测准确性降低。例如,当系统发生放电过流时,检测端的电压是1V,因采用MOS管的开关单元断开后的寄生二极管的存在,则检测端的电位会被拉低,比如被拉到0.7V,导致检测不准确,无法判断出系统放电过流。为此,本申请提出以下一些示例:
示例性地,以开关单元为NMOS管为例,如图9a所示,开关单元为一个NMOS管,NMOS管的栅端基于控制模块的控制信号使NMOS管导通或断开,NMOS管的漏端连接在相邻的两个ESD模块之间,源端经电阻元件(r)接地;如图9b所示,等效的寄生二极管连接方式中,NMOS管的寄生二极管与ESD模块的等效二极管反向,该寄生二极管反向截止,使得电流难以从检测端经寄生二极管流向地,即使检测端的电压变大使得ESD模块导通,检测端的电位也不会被拉低,影响其检测准确性。
可选地,以开关单元为NMOS管为例,如图10a所示,开关单元为一个NMOS管,NMOS管的栅端基于控制模块的控制信号使NMOS管导通或断开,NMOS管的漏端经电阻元件(r)连接在相邻的两个ESD模块之间,源端接地;如图10b所示,等效的寄生二极管连接方式中,NMOS管的寄生二极管与ESD模块的等效二极管反向,该寄生二极管反向截止,使得电流难以从检测端经寄生二极管流向地,即使检测端的电压变大使得ESD模块导通,检测端的电位也不会被拉低,影响其检测准确性。
其中,图9b和图10b中的S可以理解为MOS的沟道,当MOS管的栅端基于控制模块的控制信号使NMOS管导通时,MOS的沟道导通,相当于一根导线,将开关单元中的寄生二极管短路。
示例性地,以至少两个NMOS管串联构成开关单元为例,如图11a所示,开关单元包括至少两个NMOS管,其中,相邻两个NMOS管中,一个NMOS管的栅端和另一个NMOS管的栅端短接,并基于控制模块的控制信号,使该相邻两个NMOS管导通或断开;相邻两个NMOS管中,一个NMOS管的漏端与另一个NMOS管的源端连接;至少两个NMOS管中,邻近检测端的NMOS管的源端用于直接或间接连接在相邻的两个ESD模块之间,邻近接地端的NMOS管的漏断用于直接或间接接地(GND)。如图11b所示,等效的寄生二极管连接方式中,相邻两个寄生二极管正向串联,且导通方向与ESD模块的等效二极管方向一致,从而增加了导通阈值,使得检测端的电位不易被拉到地。
示例性地,开关单元也可以采用多个NMOS管串联,进而多个寄生二极管正向串联,且导通方向与ESD的等效二极管方向一致,虽然在检测端过大时ESD导通,但由于多个寄生二极管正向串联增加了导通阈值,使得检测端的电位也不容易被拉到地。本申请实施例通过采用多个MOS管串联的方式,可以提高开关单元的耐压性,不容易被击穿,使得检测端电压不易被拉低。
示例性地,开关单元也可以采用如图12a所示结构,如图12a所示,开关单元可以包括第一NMOS管和第二NMOS管,其中,第一NMOS管的栅端和第二NMOS管的栅端短接,并基于控制模块的控制信号,使第一NMOS管和第二NMOS管导通或断开;第一NMOS管的漏端与第二NMOS管的漏端连接;第一NMOS管的源端用于直接或间接连接在相邻的两个ESD模块之间,第二NMOS管的源端用于直接或间接接地。开关单元中两个NMOS管串联且漏端相连,如图12b所示,等效的寄生二极管连接方式中,其中靠近ESD模块的一个NMOS管的寄生二极管的导通方向与ESD的等效二极管方向一致增加了导通阈值,而另一个远离ESD模块的NMOS管的寄生二极管反向截止,使得电流无法从检测端经寄生二极管流向地,进而检测端的电位不会被地拉低,从而可以保证检测端的检测精度。
示例性地,开关单元也可以采用如图13a所示结构,开关单元包括第一NMOS管和第二NMOS管;第一NMOS管的栅端和第二NMOS管的栅端短接,并基于控制模块的控制使第一NMOS管和第二NMOS管同时导通或断开;第一NMOS管的源端与第二NMOS管的源端连接;第一NMOS管的漏端用于直接或间接连接在相邻的两个ESD模块之间,第二NMOS管的漏端用于直接或间接接地。开关单元中两个NMOS管串联且源端、体端相连,如图13b所示,等效的寄生二极管连接方式中,其中一个靠近ESD模块的NMOS管的寄生二极管反向截止,而远离ESD模块的一个NMOS管的寄生二极管的导通方向与ESD的等效二极管方向一致增加了导通阈值,使得电流无法从检测端经寄生二极管流向地,进而检测端的电位不会被地拉低,从而可以保证检测端的检测精度。
在一个示例性的实施例中,当至少两个ESD模块串联于检测端与接地端之间,漏电保护通道的一端连接于相邻两个ESD模块之间,另一端连接电源端时,MOS管为PMOS管。
具体而言,在至少两个ESD模块串联于检测端与接地端(GND)之间,漏电保护通道的一端连接于相邻两个ESD模块之间,另一端连接电源端的情况下,本申请实施例提出开关单元采用PMOS管。当检测端正常时,由于漏电保护通道的另一端接电源电压,MOS管的源端电位基本为VDD,本申请实施例通过使用PMOS管,容易将MOS开启。关于开关单元采用PMOS管时,随着开关单元断开,PMOS管仍然有寄生二极管的存在,其解决寄生二极管所带来的相关实施方案参考前述开关单元采用NMOS管时的类似解释,在此不多赘述。
上述静电释放保护电路中,至少两个ESD模块串联于电源端和检测端之间,漏电保护通道的一端连接于相邻两个ESD模块之间,另一端连接接地端(GND);或,至少两个ESD模块串联于检测端与接地端之间,漏电保护通道的一端连接于相邻两个ESD模块之间,另一端连接电源端;进而,控制模块可以基于检测端的电压与阈值电压,控制漏电保护通道开启或关闭。
本申请能够降低ESD模块受干扰产生的漏电流,对检测端的电位(电压)的影响,尽可能的保证检测端的电压所表征的工作状态的准确性,进而可以避免电路中与检测端电位相关的功能电路受到影响。
基于同样的发明构思,本申请实施例还提供了一种芯片,芯片中包括有上述的静电释放保护电路。其中,该芯片所提供的解决问题的实现方案与上述静电释放保护电路中所记载的实现方案相似,故下面所提供的一个或多个芯片实施例中的具体限定可以参见上文中对于静电释放保护电路的限定,在此不再赘述。
在一个示例性的实施例中,提供了一种芯片,芯片中包括有上述的静电释放保护电路。在其中一个实施例中,芯片为锂电池保护芯片,在静电释放保护电路中,检测端为过流检测端。
具体而言,以锂电保护芯片,ESD模块为NMOS,漏端接电源VDD(钳位电压),源端和栅端接VM为例,基于本申请,可以限制因干扰导致的漏端与栅源端之间的漏电对VM的影响。
其中,通过一端连接于相邻两个ESD模块之间的漏电保护通道,由控制模块基于芯片VM端的电压与阈值电压,控制漏电保护通道开启或关闭,漏电保护通道在开启时用于降低ESD模块因干扰信号产生的漏电流对VM的电压影响,以避免电路实际是在正常工作状态,漏电流导致VM端电压检测不准确,进而被误判电池放电过流或短路等问题。
需要说明的是,本申请实施例中的芯片、锂电池保护芯片等仅为示例性说明,静电释放保护电路可以应用于芯片,也可以应用于集成了该芯片的电子设备,对此不作具体限制。
在本说明书的描述中,参考术语“有些实施例”、“其他实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中,对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本申请范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请的保护范围应以所附权利要求为准。

Claims (14)

1.一种静电释放保护电路,其特征在于,包括:
至少两个ESD模块以及漏电保护通道和控制模块;
所述至少两个ESD模块串联后与检测端连接,所述漏电保护通道的一端连接于相邻两个所述ESD模块之间;
所述控制模块基于所述检测端的电压与阈值电压,控制所述漏电保护通道开启或关闭;其中,所述漏电保护通道在开启时用于降低所述ESD模块因干扰信号产生的漏电流对所述检测端的电压影响。
2.根据权利要求1所述的电路,其特征在于,
当所述检测端为所述至少两个ESD模块的低电位端时,所述漏电保护通道在开启时用于将流向所述检测端的所述漏电流进行分流;
当所述检测端为所述至少两个ESD模块的高电位端时,所述漏电保护通道在开启时用于向所述检测端提供电流。
3.根据权利要求1或2所述的电路,其特征在于,
所述至少两个ESD模块串联于电源端和检测端之间,所述漏电保护通道的一端连接于相邻两个所述ESD模块之间,另一端连接接地端;或,
所述至少两个ESD模块串联于检测端与接地端之间,所述漏电保护通道的一端连接于相邻两个所述ESD模块之间,另一端连接电源端。
4.根据权利要求1或2所述的电路,其特征在于,
若所述检测端的电压小于所述阈值电压,所述控制模块控制所述漏电保护通道开启,以降低所述ESD模块因干扰信号产生的漏电流影响所述检测端的电压所表征的工作状态为正常时的概率;
若所述检测端的电压大于等于所述阈值电压,所述控制模块控制所述漏电保护通道关闭,以避免所述检测端的电压被所述漏电保护通道拉低或抬高而影响所述检测端的电压所表征的工作状态。
5.根据权利要求4所述的电路,其特征在于,所述阈值电压小于所述ESD模块的正向导通电压。
6.根据权利要求1所述的电路,其特征在于,所述漏电保护通道包括开关单元;
所述开关单元用于在所述控制模块的控制下导通或断开,以使所述漏电保护通道开启或关闭。
7.根据权利要求6所述的电路,其特征在于,所述漏电保护通道还包括电阻元件;
所述电阻元件与所述开关单元串联形成串联电路,串联电路的一端连接于任意相邻的两个所述ESD模块之间。
8.根据权利要求2所述的电路,其特征在于,所述漏电保护通道的数量为一个,所述漏电保护通道所连接的相邻两个所述ESD模块中的一个为邻近所述至少两个ESD模块串联后所连接的高电位端的ESD模块;
或,所述漏电保护通道的数量为多个,部分或任意相邻的两个所述ESD模块之间连接一个所述漏电保护通道。
9.根据权利要求6或7所述的电路,其特征在于,所述开关单元为至少一个MOS管。
10.根据权利要求9所述的电路,其特征在于,当所述至少两个ESD模块串联于电源端和检测端之间,所述漏电保护通道的一端连接于相邻两个所述ESD模块之间,另一端连接接地端时,所述MOS管为NMOS管。
11.根据权利要求9所述的电路,其特征在于,当所述至少两个ESD模块串联于检测端与接地端之间,所述漏电保护通道的一端连接于相邻两个所述ESD模块之间,另一端连接电源端时,所述MOS管为PMOS管。
12.根据权利要求10所述的电路,其特征在于,所述开关单元包括第一NMOS管和第二NMOS管;
所述第一NMOS管的栅端和所述第二NMOS管的栅端短接,并基于所述控制模块的控制使所述第一NMOS管和所述第二NMOS管同时导通或断开;
所述第一NMOS管的源端与所述第二NMOS管的源端连接;
所述第一NMOS管的漏端用于直接或间接连接在相邻的两个所述ESD模块之间,所述第二NMOS管的漏端用于直接或间接接地。
13.一种芯片,其特征在于,所述芯片中包括有权利要求1至12中任一项所述的静电释放保护电路。
14.根据权利要求13所述的芯片,其特征在于,所述芯片为锂电池保护芯片,在所述静电释放保护电路中,所述检测端为过流检测端。
CN202311210401.5A 2023-09-19 2023-09-19 静电释放保护电路及芯片 Pending CN117116935A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311210401.5A CN117116935A (zh) 2023-09-19 2023-09-19 静电释放保护电路及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311210401.5A CN117116935A (zh) 2023-09-19 2023-09-19 静电释放保护电路及芯片

Publications (1)

Publication Number Publication Date
CN117116935A true CN117116935A (zh) 2023-11-24

Family

ID=88811019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311210401.5A Pending CN117116935A (zh) 2023-09-19 2023-09-19 静电释放保护电路及芯片

Country Status (1)

Country Link
CN (1) CN117116935A (zh)

Similar Documents

Publication Publication Date Title
US8058845B2 (en) Battery state monitoring circuit and battery apparatus
US9081069B2 (en) Protection IC and method of monitoring a battery voltage
US10714934B2 (en) Electrostatic discharge protection device, detection circuit and protection method thereof
CN101588062B (zh) 半导体集成电路的保护电路、其驱动方法及系统
US11271558B2 (en) Smart electronic switch
US7450358B2 (en) ESD protective circuit for an electronic circuit having two or more supply voltages
US10193538B2 (en) Semiconductor device
US10965118B2 (en) Over voltage/energy protection apparatus
US7471494B2 (en) Output circuit
CN111739458B (zh) 驱动电路和显示驱动芯片
US8243404B2 (en) ESD protection circuit with merged triggering mechanism
CN112786570A (zh) 具有静电放电保护机制的集成电路
US11824349B2 (en) Electrostatic discharge protection circuit
EP4366116A9 (en) Battery protection chip, battery system, and battery protection method
CN117116935A (zh) 静电释放保护电路及芯片
CN216774327U (zh) 电池保护芯片及电池系统
US11688896B2 (en) Cell count determination device, charger, battery pack, and charging system
CN110138375B (zh) 一种用于芯片管脚的电路
US11630471B2 (en) Over voltage detection and protection
US11811221B2 (en) Electrostatic discharge protection device
US20230154919A1 (en) Protection of a domain of an integrated circuit against overvoltages
CN117810945B (zh) 电源反向保护电路、芯片及电子设备
CN116896363B (zh) 一种nmos控制电路和电池保护芯片
US20240230727A9 (en) Detector circuit
US20240222359A1 (en) Electrostatic discharge protection circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination