ES2744316T3 - Métodos y aparato para señalización de predicción intra para grandes bloques para codificadores y decodificadores de vídeo - Google Patents

Métodos y aparato para señalización de predicción intra para grandes bloques para codificadores y decodificadores de vídeo Download PDF

Info

Publication number
ES2744316T3
ES2744316T3 ES17192048T ES17192048T ES2744316T3 ES 2744316 T3 ES2744316 T3 ES 2744316T3 ES 17192048 T ES17192048 T ES 17192048T ES 17192048 T ES17192048 T ES 17192048T ES 2744316 T3 ES2744316 T3 ES 2744316T3
Authority
ES
Spain
Prior art keywords
block
intra
large block
intra prediction
syntax element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES17192048T
Other languages
English (en)
Inventor
Yunfei Zheng
Qian Xu
Xiaoan Lu
Peng Yin
Rojals Joel Sole
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InterDigital VC Holdings Inc
Original Assignee
InterDigital VC Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42710491&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=ES2744316(T3) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by InterDigital VC Holdings Inc filed Critical InterDigital VC Holdings Inc
Application granted granted Critical
Publication of ES2744316T3 publication Critical patent/ES2744316T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/593—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial prediction techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/11—Selection of coding mode or of prediction mode among a plurality of spatial predictive coding modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/147—Data rate or code amount at the encoder output according to rate distortion criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H04N19/159—Prediction type, e.g. intra-frame, inter-frame or bidirectional frame prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/189—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding
    • H04N19/196—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding being specially adapted for the computation of encoding parameters, e.g. by averaging previously computed encoding parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H04N19/463—Embedding additional information in the video signal during the compression process by compressing encoding parameters before transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/96—Tree coding, e.g. quad-tree coding

Abstract

Una unidad de almacenamiento que encarna un programa informático que comprende instrucciones para realizar las etapas siguientes cuando el programa informático se ejecuta por un procesador: decodificar datos de imagen para al menos un bloque grande en una imagen determinando que ha de ser realizada predicción intra para el al menos un bloque grande, en donde el al menos un bloque grande tiene un tamaño de bloque grande mayor que un tamaño de unidad de codificación básica, el tamaño de bloque grande que es uno de 32x32 y 64x64 y el tamaño de unidad de codificación básica que es 16x16, en donde se señala la predicción intra para el al menos un bloque grande: - decodificando un elemento de sintaxis de señalización de división binaria que especifica si el bloque grande se divide además en cuatro subbloques dimensionados por igual; - decodificando un modo de predicción intra para dicho bloque grande en el caso donde dicho elemento de sintaxis de señalización de división binaria especifica que el bloque grande no se divide aún más; de otro modo en el caso donde dicho elemento de sintaxis de señalización de división binaria especifica que el bloque grande se divide aún más: - decodificar para cada subbloque, en el caso donde dicho subbloque es 32x32, un elemento de sintaxis de señalización de división binaria que especifica si el subbloque 32x32 se divide además en cuatro bloques de unidad de codificación básica dimensionados por igual y decodificar un modo de predicción intra para dicho subbloque 32x32 en el caso donde dicho elemento de sintaxis de señalización de división binaria especifica que dicho subbloque 32x32 no se divide aún más; y - decodificar para cada subbloque, en el caso donde dicho subbloque es 16x16, un único tipo de división intra espacial, el único tipo de división intra espacial que es determinable de entre una pluralidad de tipos de división intra espacial.

Description

DESCRIPCIÓN
Métodos y aparato para señalización de predicción intra para grandes bloques para codificadores y decodificadores de vídeo
Campo técnico
La presente invención se refiere de manera general a codificación y decodificación de vídeo y, más particularmente, a métodos y aparato para señalización de predicción intra para bloques grandes para codificadores y decodificadores de vídeo.
Antecedentes
Los estándares más modernos de codificación de vídeo emplean diversos modos de codificación para reducir eficazmente las correlaciones en los dominios espacial y temporal. Por ejemplo, en el estándar de Codificación de Vídeo Avanzada (AVC) Parte 10 del Grupo de Expertos de Imágenes en Movimiento 4 (MPEG-4) de la Organización Internacional para Estandarización/Comisión Electrotécnica Internacional (ISO/IEC)/Recomendación H.264 del Sector de Telecomunicaciones, Unión Internacional de Telecomunicaciones (ITU-T) (en lo sucesivo el “Estándar AVC de MPEG-4”), una imagen puede ser codificada intra o inter. En imágenes intra, todos los macrobloques se codifican en modos intra, explotando de esta manera correlaciones espaciales dentro de la imagen. Los modos intra se pueden clasificar en los tres siguientes tipos: INTRA4x4; INTRA8x8; e INTRA16x16. INTRA4x4 e INTRA8x8 soportan 9 modos de predicción intra e INTRA16x16 soporta 4 modos de predicción intra.
INTRA4x4 e INTRA8x8 soportan los 9 siguientes modos de predicción intra: predicción vertical; horizontal; DC; diagonal abajo/izquierda; diagonal abajo/derecha; vertical izquierda; horizontal abajo; vertical derecha; y horizontal arriba. INTRA16x16 soporta los 4 siguientes modos de predicción intra: predicción vertical; horizontal; DC; y plana. Volviendo a la FIG. 1, los modos de predicción INTRA4x4 e INTRA8x8 se indican de manera general mediante el número de referencia 100. En la FIG. 1, el número de referencia 0 indica un modo de predicción vertical, el número de referencia 1 indica un modo de predicción horizontal, el número de referencia 3 indica un modo de predicción diagonal abajo/izquierda, el número de referencia 4 indica un modo de predicción diagonal abajo/derecha, el número de referencia 5 indica un modo de predicción vertical derecha, el número de referencia 6 indica un modo de predicción horizontal abajo, el número de referencia 7 indica un modo de predicción vertical izquierda, y el número de referencia 8 indica un modo de predicción horizontal arriba. El modo de DC, que es parte de los modos de predicción INTRA4x4 e INTRA8x8, no se muestra. Volviendo a la FIG. 2, los modos de predicción INTRA 16x16 se indican de manera general mediante el número de referencia 200. En la FIG. 2, el número de referencia 0 indica un modo de predicción vertical, el número de referencia 1 indica un modo de predicción horizontal, y el número de preferencia 3 indica un modo de predicción plano. El modo DC, que es parte de los modos de predicción INTRA16x16, no se muestra.
INTRA4x4 usa una transformada coseno discreta (DCT) 4x4. INTRA8x8 usa transformadas 8x8. INTRA16x16 usa transformadas 4x4 en cascada. Para la señalización, INTRA4x4 e INTRA8x8 comparten el mismo tipo de macrobloque (mb_type) 0 y se diferencian por una bandera de tamaño de transformada (transform_8x8_size_flag). Entonces la elección de modo de predicción intra en INTRA4x4 o INTRA8x8 se señala por el modo más probable posiblemente con un modo restante si es necesario. Para INTRA16x16, todos los modos de predicción intra junto con un tipo de patrón de bloque codificado (cbp) se señalan en mb_ type, que usa un valor de mb_ type de 1 a 24. La TABLA 1 muestra la señalización detallada para tipos de macrobloques para segmentos codificados Intra (segmentos I). Si un tamaño de bloque más grande que 16x16 se usa para predicción intra, entonces se enfrentan distintos problemas posibles, como sigue.
(1) Si se añade predicción INTRA32x32 o INTRA64x64, simplemente extendiendo el mb_ type en el Estándar AVC de MPEG-4, causará demasiado sobredimensionamiento para esos dos nuevos modos y, además, no permitirán un tipo jerárquico de predicción intra. Un ejemplo de un tipo jerárquico de predicción intra se explica como sigue. Si se usa un bloque 32x32 como bloque grande y permitimos que las subdivisiones sean 16x16 entonces, para cada subdivisión 16x16, se deberían permitir INTrA4x4, INTRA8x8, INTRA16x16.
(2) Si se usa una transformada más grande (tal como una transformada 16x16) en lugar de una transformada en cascada para INTRA16x16, entonces no se puede aplicar señalización actual.
(3) Deberíamos dar diferente prioridad para modos de predicción intra en lugar de un tipo de división intra.
TABLA 1
Figure imgf000003_0001
Existen algunos planteamientos de la técnica anterior con relación a señalar de divisiones de movimiento (inter) grandes en extensiones del Estándar AVC de MPEG-4. Un ejemplo de cómo se señalan divisiones de movimiento (inter) grandes en extensiones del Estándar AVC de MPEG-4 se describen con respecto a un primer planteamiento de la técnica anterior. El primer planteamiento de la técnica anterior describe cómo se hace la señalización para bloques 32x32 o bloques 64x64 usando una estructura de codificación jerárquica.
Además, en adición a los tamaños de división de movimiento existentes (16x16, 16x8, 8x16, 8x8, 8x4, 4x8 y 4x4) en el Estándar AVC de MPEG-4, también se ha propuesto codificación inter para una extensión del Estándar AVC de MPEG-4 usando divisiones 32x32, 32x16, y 16x32. Volviendo a la FIG. 3, las divisiones de movimiento para uso en bloques 32x32 se indican de manera general mediante el número de referencia 300. Las divisiones incluyen 32x32, 32x16, 16x32, y 16x16. Las divisiones 16x16 se pueden dividir además en divisiones de tamaños 16x16, 16x8, 8x16, y 8x8. Además, las divisiones 8x8 se pueden dividir además en divisiones de tamaños 8x8, 8x4, 4x8, y 4x4.
Para cada bloque 32x32, el modo SALTAR o el modo DIRECTO se señala usando una mb32_skip_flag de una forma similar a la realizada para otros modos del Estándar AVC de MPEG-4. Además, el mb_type original para una división MxN (M=8, o 16 y N=8, o 16) en el Estándar AVC de MPEG-4 también se usa para señalar una división 2Mx2N en un bloque 32x32. Si el mb32_type de un 32x32 indica que se usa una división 16x16, entonces los cuatro bloques 16x16 se señalan en orden de escaneado de cuadro usando los mismos elementos de sintaxis que macroblock_layer() en el Estándar AVC de MPEG-4. Cada bloque 16x16 se puede dividir además de la manera de árbol cuádruple, desde el tamaño 16x16 hacia abajo hasta el tamaño 4x4.
Para el tamaño de macrobloque 64x64, las siguientes divisiones se añaden por encima de las divisiones usadas en bloques 32x32: 64x64, 64x32, y 32x64. De esta manera, se añade una capa más jerárquica en la división de macrobloque por encima del tamaño de bloque 32x32. El mb_type original para una división de macrobloque MxN (M=8, o 16 y N=8, o 16) en el Estándar AVC de MPEG-4 se usa para señalar una división de macrobloque 4Mx4N en macrobloques 64x64. Si se usa una división de macrobloque 32x32 para un bloque 64x64, entonces cada bloque 32x32 se manejará de la misma manera que se ha descrito anteriormente.
No obstante, la literatura existente no aborda cómo se señala el modo intra grande, donde se define el modo intra grande que quiere decir predicción intra que implica bloques de división que tienen un tamaño igual o mayor que 32x32.
El documento US 2008/123977 A1 describe un codificador de imagen que incluye una unidad de generación de imagen predicha que genera una imagen predicha según una pluralidad de modos de predicción. En reglas tabuladas de un valor predicho que establecen reglas convencionales de modos de predicción intra no se compilan con y un valor predicho mejor se juzga a partir de la continuidad de un patrón de imagen.
Además, el artículo Kim J. et al.: “Enlarging MB size for high fidelity video coding beyond HD”, 36. Reunión de VCEG; 8-10-2008 - 10-10-2008; San Diego, EE.UU.; (Grupo de Expertos de Codificación de Vídeo de SG. 16 de ITU-T), 5 de octubre de 2008 (05-10-2008), XP030003643 describe un método que comprende codificación de datos de imagen para al menos un bloque grande en una imagen señalando predicción para el al menos un bloque grande, en donde la predicción se señala seleccionando un tamaño de unidad de codificación básica y asignando un único tipo de división para el tamaño de unidad de codificación básica, el único tipo de división que se selecciona de entre una pluralidad de tipos de división intra espacial. La arquitectura extendida con la estructura de MB agrandado se propone primero para ME&MC pero no se pueden abordar aún nuevos diseños de núcleos de transformada, predicción intra, transformadas DC luma/croma, modelos de contexto CABAC y filtros de desbloqueo para MB agrandado.
Compendio
Estos y otros inconvenientes y desventajas de la técnica anterior se abordan por los presentes principios, que se dirigen a métodos y aparato para señalar predicción intra para bloques grandes para codificadores y decodificadores de vídeo.
Según un aspecto de los presentes principios, se proporciona un aparato. El aparato incluye un codificador de vídeo para codificar datos de imagen para al menos un bloque grande en una imagen señalizando predicción intra para el al menos un bloque grande. La predicción intra se señala seleccionando un tamaño de unidad de codificación básica y asignando un único tipo de división intra espacial para el tamaño de unidad de codificación básica. El único tipo de división intra espacial puede seleccionarse de entre una pluralidad de tipos de división intra espacial. El al menos un bloque grande tiene un tamaño de bloque grande mayor que un tamaño de bloque de la unidad de codificación básica. La predicción intra es predicción intra de capa jerárquica y se realiza para el al menos un bloque grande por al menos una de división del tamaño de bloque grande al tamaño de unidad de codificación básica y unión desde el tamaño de unidad de codificación básica al tamaño de bloque grande.
Según otro aspecto de los presentes principios, se proporciona un método en un codificador de vídeo. El método incluye codificar datos de imagen para al menos un bloque grande en una imagen señalizando predicción intra para el al menos un bloque grande. La predicción intra se señala seleccionando un tamaño de unidad de codificación básica y asignando un único tipo de división intra espacial para el tamaño de unidad de codificación básica. El único tipo de división intra espacial puede seleccionarse de entre una pluralidad de tipos de división intra espacial. El al menos un bloque grande tiene un tamaño de bloque grande mayor que un tamaño de bloque de la unidad de codificación básica. La predicción intra es predicción intra de capa jerárquica y se realiza para el al menos un bloque grande por al menos una de división del tamaño de bloque grande al tamaño de unidad de codificación básica y unión desde el tamaño de unidad de codificación básica al tamaño de bloque grande.
Según aun otro aspecto de los presentes principios, se proporciona un aparato. El aparato incluye un decodificador de vídeo para decodificar datos de imagen para al menos un bloque grande en una imagen determinando que debe realizarse predicción intra para el al menos un bloque grande. La predicción intra se determina determinando un tamaño de unidad de codificación básica y determinando un único tipo de división intra espacial para el tamaño de unidad de codificación básica. El único tipo de división intra espacial puede determinarse de entre una pluralidad de tipos de división intra espacial. El al menos un bloque grande tiene un tamaño de bloque grande mayor que un tamaño de bloque de la unidad de codificación básica. La predicción intra es predicción intra de capa jerárquica y se realiza para el al menos un bloque grande por al menos una de división del tamaño de bloque grande al tamaño de unidad de codificación básica y unión desde el tamaño de unidad de codificación básica al tamaño de bloque grande.
Según todavía otro aspecto de los presentes principios, se proporciona un método en un decodificador de vídeo. El método incluye decodificar datos de imagen para al menos un bloque grande en una imagen determinando que debe realizarse predicción intra para el al menos un bloque grande. La predicción intra se determina determinando un tamaño de unidad de codificación básica y determinando un único tipo de división intra espacial para el tamaño de unidad de codificación básica. El único tipo de división intra espacial puede determinarse de entre una pluralidad de tipos de división intra espacial. El al menos un bloque grande tiene un tamaño de bloque grande mayor que un tamaño de bloque de la unidad de codificación básica. La predicción intra es predicción intra de capa jerárquica y se realiza para el al menos un bloque grande por al menos una de división del tamaño de bloque grande al tamaño de unidad de codificación básica y unión desde el tamaño de unidad de codificación básica al tamaño de bloque grande.
Estos y otros aspectos, rasgos y ventajas de los presentes principios llegarán a ser evidentes a partir de la siguiente descripción detallada de realizaciones ejemplares, que ha de ser leída en conexión con los dibujos anexos.
Breve descripción de los dibujos
Los presentes principios se pueden entender mejor según las siguientes figuras ejemplares, en las que:
la FIG. 1 es un diagrama que muestra modos de predicción INTRA4x4 e INTRA8x8 a los que se pueden aplicar los presentes principios;
la FIG. 2 es un diagrama que muestra modos de predicción INTRA16x16 a los que se pueden aplicar los presentes principios;
la FIG. 3 es un diagrama que muestra divisiones de movimiento para uso en bloques 32x32 a las que se pueden aplicar los presentes principios;
la FIG. 4 es un diagrama de bloques para un codificador de vídeo ejemplar al que se pueden aplicar los presentes principios según una realización de los presentes principios;
la FIG. 5 es un diagrama de bloques para un decodificador de vídeo ejemplar al que se pueden aplicar los presentes principios según una realización de los presentes principios;
la FIG. 6 es un diagrama de bloques para divisiones jerárquicas ejemplares a las que se pueden aplicar los presentes principios según una realización de los presentes principios;
las FIG. 7A y 7B representan un diagrama de flujo para un método ejemplar para codificación de datos de imagen para bloques grandes mediante señalización de predicción intra para los bloques grandes según una realización de los presentes principios; y
las FIG. 8A y 8B representan un diagrama de flujo que muestra un método ejemplar para decodificar datos de imagen para bloques grandes determinando que ha de ser aplicada predicción intra a los bloques grandes según una realización de los presentes principios.
Descripción detallada
Los presentes principios se dirigen a métodos y aparato para señalización de predicción intra para bloques grandes para codificadores y decodificadores de vídeo.
La presente descripción ilustra los presentes principios. De esta manera se apreciará que los expertos en la técnica serán capaces de idear diversas disposiciones que, aunque no se describen o se muestran explícitamente en la presente memoria, encarnen los presentes principios y se incluyen dentro de su espíritu y alcance.
Todos los ejemplos y lenguaje condicional expuesto en la presente memoria se pretenden con propósitos pedagógicos para ayudar al lector en la comprensión de los presentes principios y los conceptos contribuidos por el inventor o los inventores para avanzar la técnica, y han de ser interpretados como que son sin limitación a tales ejemplos y condiciones expuestos específicamente.
Además, todas las declaraciones en la presente memoria que exponen principios, aspectos, y realizaciones de los presentes principios, así como ejemplos específicos de los mismos, se pretenden que abarquen tanto equivalentes estructurales como funcionales de los mismos. Adicionalmente, se pretende que tales equivalentes incluyan tanto equivalentes conocidos actualmente así como equivalentes desarrollados en el futuro, es decir, cualquier elemento desarrollado que realice la misma función, con independencia de la estructura.
De esta manera, por ejemplo, se apreciará por los expertos en la técnica que los diagramas de bloques presentados en la presente memoria representan vistas conceptuales de circuitería ilustrativa que encarna los presentes principios. De manera similar, se apreciará que se muestran explícitamente cualesquiera gráficos de flujo, diagramas de flujo, diagramas de transición de estado, pseudocódigos, y similares representan diversos procesos que se pueden representar sustancialmente en medios legibles por ordenador y así ejecutar por un ordenador o procesador, ya sea o no tal ordenador o procesador.
Las funciones de los diversos elementos mostrados en las figuras se pueden proporcionar a través del uso de hardware dedicado así como hardware capaz de ejecutar software en asociación con software adecuado. Cuando se proporciona por un procesador, las funciones se pueden proporcionar por un procesador dedicado, por un único procesador compartido, o por una pluralidad de procesadores individuales, algunos de los cuales pueden ser compartidos. Además, el uso explícito del término “procesador” o “controlador” no se debería interpretar que se refiere exclusivamente a hardware capaz de ejecutar software, y puede incluir implícitamente, sin limitación, hardware de procesador digital de señal (“DSP”), memoria de sólo lectura (“ROM”) para almacenar software, memoria de acceso aleatorio (“RAM”), y almacenamiento no volátil.
También se puede incluir otro hardware, convencional y/o personalizado. De manera similar, cualquier conmutador mostrado en las figuras es solamente conceptual. Su función se puede llevar a cabo a través de la operación de lógica de programa, a través de lógica dedicada, a través de la interacción de control de programa y lógica dedicada, o incluso manualmente, la técnica particular que es seleccionable por el implementador como se entiende más específicamente a partir del contexto.
En las reivindicaciones de esta, cualquier elemento expresado como medio para realizar una función específica se pretende que abarque cualquier forma de realización de esa función incluyendo, por ejemplo, a) una combinación de elementos de circuito que realiza esa función o b) software de cualquier forma, incluyendo, por lo tanto, microprogramas, microcódigo o similares, combinados con circuitería adecuada para ejecutar ese software para realizar la función. Los presentes principios que se definen por tales reivindicaciones residen en el hecho de que las funcionalidades proporcionadas por los diversos medios expuestos se combinan y traen juntos de la manera que exigen las reivindicaciones. De esta manera se considera que cualquier medio que pueda proporcionar esas funcionalidades es equivalente a los mostrados en la presente memoria.
La referencia en la especificación a “una realización” de los presentes principios, así como otras variantes de la misma, significa que un rasgo, estructura, características, etc., particular descrita en conexión con la realización se incluyen en al menos una realización de los presentes principios. De esta manera, las apariciones de la frase “en una realización”, así como cualquier otra variante, que aparecen en diversos lugares en toda la especificación no se refieren todas necesariamente a la misma realización.
Se ha de apreciar que el uso de cualquiera de los siguientes “/”, “y/o”, y “en al menos uno de”, por ejemplo, en los casos de “A/B”, “A y/o B” y “al menos uno de A y B”, se pretende que abarque la selección de la primera opción enumerada (A) solamente, o la selección de la segunda opción enumerada (B) solamente, o la selección de ambas opciones (A y B). Como ejemplo adicional, en los casos de “A, B, y/o C” y “al menos uno de A, B, y C”, tal frase se pretende que abarque la selección de la primera opción enumerada (A) solamente, o la selección de la segunda opción enumerada (B) solamente, o la selección de la tercera opción enumerada (C) solamente, o la selección de la primera y la segunda opciones enumeradas (A y B) solamente, o la selección de la primera y la tercera opciones enumeradas (A y C) solamente, o la selección de la segunda y la tercera opciones enumeradas (B y C) solamente, o la selección de todas de las tres opciones enumeradas (A y B y C). Esto se puede extender, como es fácilmente evidente por un experto en ésta y las técnicas relacionadas, para tantos elementos enumerados.
Además, se ha de apreciar que mientras que una o más realizaciones de los presentes principios se describen en la presente memoria con respecto a una extensión del estándar AVC de MPEG-4, los presentes principios no se limitan solamente a esta extensión y/o este estándar y, de esta manera, se pueden utilizar con respecto a otros estándares, recomendaciones, y extensiones de codificación de vídeo de los mismos, mientras que se mantiene el espíritu de los presentes principios.
Como se usa en la presente memoria, “sintaxis de alto nivel” se refiere a sintaxis presente en el flujo de bits que reside jerárquicamente por encima de la capa de macrobloque. Por ejemplo, sintaxis de alto nivel, como se usa en la presente memoria, puede referirse a, pero no se limita a, sintaxis a nivel de cabecera de segmento, nivel de Información de Mejora Suplementaria (SEI), nivel de Conjunto de Parámetros de Imagen (PPS), nivel de Conjunto de Parámetros de Secuencia (SPS) y nivel de cabecera de unidad de Capa de Abstracción de Red (NAL).
También, como se usa en la presente memoria, las palabras “fotografía” e “imagen” se usan intercambiablemente y se refieren a una imagen fija o una fotografía de una secuencia de vídeo. Como se muestra, una fotografía puede ser un cuadro o un campo.
Adicionalmente, como se usa en la presente memoria, la palabra “señalar” se refiere a indicar algo a un decodificador correspondiente. Por ejemplo, el codificador puede señalar que la predicción intra está diseñada para ser usada para un bloque grande particular (como se define en la presente memoria) con el fin de hacer al decodificador consciente de qué tipo de predicción particular (por ejemplo, intra o inter) se usó en el lado del codificador. De esta forma, el mismo tipo de predicción se puede usar tanto en el lado del codificador como en el lado del decodificador. De esta manera, por ejemplo, un codificador puede transmitir una indicación (es decir, señalar) para un bloque grande particular que va a ser realizada predicción intra en ese bloque grande para permitir simplemente que el decodificador conozca y seleccione el mismo tipo de predicción para ese bloque grande. Ha de ser apreciado que la señalización se puede realizar de una variedad de formas. Por ejemplo, uno o más elementos de sintaxis, banderas, etc. se pueden usar para señalar información a un decodificador correspondiente.
Volviendo a la FIG. 4, un codificador de vídeo ejemplar al que se pueden aplicar los presentes principios según una realización de los presentes principios se indica de manera general mediante el número de referencia 400.
El codificador de vídeo 400 incluye un almacenador temporal de orden de cuadros 410 que tiene una salida en comunicación de señal con una entrada no inversora de un combinador 485. Una salida del combinador 485 está conectada en comunicación de señal con una primera entrada de un transformador y cuantificador 425. Una salida del transformador y cuantificador 425 está conectada en comunicación de señal con una primera entrada de un codificador de entropía 445 y una primera entrada de un transformador inverso y cuantificador inverso 450. Una salida del codificador de entropía 445 está conectada en comunicación de señal con una primera entrada no inversora de un combinador 490. Una salida del combinador 490 está conectada en comunicación de señal con una primera entrada de un almacenador temporal de salida 435.
Una primera salida de un controlador de codificador 405 está conectada en comunicación de señal con una segunda entrada del almacenador temporal de ordenación de cuadros 410, una segunda entrada del transformador inverso y cuantificador inverso 450, una entrada de un módulo de decisión de tipo de imagen 415, una entrada de un módulo de decisión de tipo de macrobloque (MB-type) 420, una segunda entrada de un módulo de predicción súper intra 460, una segunda entrada de un filtro de desbloqueo 465, una primera entrada de un compensador de movimiento 470, una primera entrada de un estimador de movimiento 475, y una segunda entrada de un almacenador temporal de imagen de referencia 480.
Una segunda salida del controlador de codificador 405 está conectada en comunicación de señal con una primera entrada de un insertador de Información de Mejora Suplementaria (SEI) 430, una segunda entrada del transformador y cuantificador 425, una segunda entrada del codificador de entropía 445, una segunda entrada del almacenador temporal de salida 435, y una entrada del insertador de Conjunto de Parámetros de Secuencia (SPS) y Conjunto de Parámetros de Imagen (PPS) 440.
Una primera salida del módulo de decisión de tipo de imagen 415 está conectada en comunicación de señal con una tercera entrada de un almacenador temporal de ordenación de cuadros 410. Una segunda salida del módulo de decisión de tipo de imagen 415 está conectada en comunicación de señal con una segunda entrada de un módulo de decisión de tipo macrobloque 420.
Una salida del insertador de Conjunto de Parámetros de Secuencia (SPS) y Conjunto de Parámetros de Imagen (PPS) 440 está conectada en comunicación de señal con una tercera entrada no inversora del combinador 490.
Una salida del cuantificador inverso y transformador inverso 450 está conectada en comunicación de señal con una primera entrada de no inversión de un combinador 419. Una salida del combinador 419 está conectada en comunicación de señal con una primera entrada del módulo de predicción súper intra 460 y una primera entrada del filtro de desbloqueo 465. Una salida del filtro de desbloqueo 465 está conectada en comunicación de señal con una primera entrada de un almacenador temporal de imagen de referencia 480. Una salida del almacenador temporal de imagen de referencia 480 está conectada en comunicación de señal con una segunda entrada del estimador de movimiento 475. Una primera salida del estimador de movimiento 475 está conectada en comunicación de señal con una segunda entrada del compensador de movimiento 470. Una segunda salida del estimador de movimiento 475 está conectada en comunicación de señal con una tercera entrada del codificador de entropía 445.
Una salida del compensador de movimiento 470 está conectada en comunicación de señal con una primera entrada de un conmutador 497. Una salida del módulo de predicción súper intra 460 está conectada en comunicación de señal con una segunda entrada del conmutador 497. Una salida del módulo de decisión de tipo de macrobloque 420 está conectada en comunicación de señal con una tercera entrada del conmutador 497. La tercera entrada del conmutador 497 determina si la entrada de “datos” del conmutador (en comparación con la entrada de control, es decir, la tercera entrada) va a ser proporcionada o no por el compensador de movimiento 470 o el módulo de predicción súper intra 460. La salida del conmutador 497 está conectada en comunicación de señal con una segunda entrada no inversora del combinador 419 y con una entrada inversora del combinador 485.
Las entradas del almacenador temporal de ordenación de cuadros 410 y el controlador de codificador 405 están disponibles como entrada del codificador 400, para recibir una imagen de entrada 401. Además, una entrada del insertador de Información de Mejora Suplementaria (SEI) 430 está disponible como entrada del codificador 400, para recibir metadatos. Una salida del almacenador temporal de salida 435 está disponible como salida del codificador 400, para emitir un flujo de bits.
Volviendo a la FIG. 5, un decodificador de vídeo ejemplar al que se pueden aplicar los presentes principios según una realización de los presentes principios se indica de manera general mediante el número de referencia 500.
El decodificador de vídeo 500 incluye un almacenador temporal de entrada 510 que tiene una salida conectada en comunicación de señal con una primera entrada del decodificador de entropía 545. Una primera salida del decodificador de entropía 545 está conectada en comunicación de señal con una primera entrada de un transformador inverso y cuantificador inverso 550. Una salida del transformador inverso y cuantificador inverso 550 está conectada en comunicación de señal con una segunda entrada no inversora de un combinador 525. Una salida del combinador 525 está conectada en comunicación de señal con una segunda entrada del filtro de desbloqueo 565 y una primera entrada de un módulo de predicción súper intra 560. Una segunda salida del filtro de desbloqueo 565 está conectada en comunicación de señal con una primera entrada de un almacenador temporal de imagen de referencia 580. Una salida del almacenador temporal de imagen de referencia 580 está conectada en comunicación de señal con una segunda entrada de un compensador de movimiento 570.
Una segunda salida del decodificador de entropía 545 está conectada en comunicación de señal con una tercera entrada del compensador de movimiento 570 y una primera entrada del filtro de desbloqueo 565. Una tercera salida del decodificador de entropía 545 está conectada en comunicación de señal con una entrada de un controlador de decodificador 505. Una primera salida del controlador de decodificador 505 está conectada en comunicación de señal con una segunda entrada del decodificador de entropía 545. Una segunda salida del controlador de decodificador 505 está conectada en comunicación de señal con una segunda entrada del transformador inverso y cuantificador inverso 550. Una tercera salida del controlador de decodificador 505 está conectada en comunicación de señal con una tercera entrada del filtro de desbloqueo 565. Una cuarta salida del controlador de decodificador 505 está conectada en comunicación de señal con una segunda entrada del módulo de predicción de súper intra 560, con una primera entrada del compensador de movimiento 570, y con una segunda entrada del almacenador temporal de imagen de referencia 580.
Una salida del compensador de movimiento 570 está conectada en comunicación de señal con una primera entrada de un conmutador 597. Una salida del módulo de predicción súper intra 560 está conectada en comunicación de señal con una segunda entrada del conmutador 597. Una salida del conmutador 597 está conectada en comunicación de señal con una primera entrada no inversora del combinador 525.
Una entrada del almacenador temporal de entrada 510 está disponible como entrada del decodificador 500, para recibir un flujo de bits de entrada. Una primera salida del filtro de desbloqueo 565 está disponible como salida del decodificador 500, para emitir una imagen de salida.
Como se ha señalado anteriormente, los presentes principios se dirigen a métodos y aparato para señalar predicción intra para bloques grandes de codificadores y decodificadores de vídeo. Además, como se ha señalado anteriormente, bloques grandes, a los que se pueden aplicar los presentes principios, se define que quiere decir que tienen un tamaño igual o mayor que 32x32.
En una realización, por facilidad de notación, dividimos la señalización de predicción intra en las dos siguientes partes: sip_type (tipo de división intra espacial, que puede ser INTRA4x4, INTRA8x8, INTRA16x16, etc.), e intra_pred_mode (tal como, por ejemplo, 9 Modos de Predicción Intra dentro de INTRA4x4 e INTRA8x8) dentro de cada sip_type. En más detalle con respecto a una realización particular, proponemos las tres siguientes reglas para los presentes principios: (1) seleccionar una unidad de codificación básica; (2) permitir predicción intra de capa jerárquica o bien dividiendo desde un tipo de predicción intra más grande o bien uniendo a partir de la unidad de codificación básica; y (3) para cada sip_type, asignar una prioridad más alta al intra_pred_mode que se usa más frecuentemente. Con respecto a la Regla (1), permitamos varios sip_types para la unidad de codificación básica.
Una realización
En una realización, establecemos que la unidad de codificación básica sea 16x16. En esta unidad de codificación, permitimos que sip_type sea INTRA4x4, INTRA8x8 e INTRA16x16. También permitimos precisión intra de capa jerárquica como se muestra en la FIG. 6.
Volviendo a la FIG. 6, las divisiones jerárquicas ejemplares a las que se pueden aplicar los presentes principios se indican de manera general mediante el número de referencia 600. En esta realización, si el tamaño del bloque más grande se establece a 64x64, entonces usamos “señalización de división” para permitir predicción intra de capa jerárquica. Es decir, en una realización, añadimos intra64_flag. Si intra64_flag es igual a 1, entonces se usa INTRA64x64. De otro modo, si intra64_flag es igual a 0, entonces dividimos un bloque 64x64611 en cuatro bloques 32x32 621. Para cada uno de los bloques 32x32 621, añadimos intra32_flag. Si intra32_flag es igual a 1, entonces se usa INTRA32x32. De otro modo, si intra32_flag es igual a 0, entonces todos los tipos sip permitidos en la unidad de codificación básica 16x16 se permiten aquí (es decir, para los bloques 32x32 621) también. Para intra_pred_mode en INTRA16x16, tenemos modo DC y los modos direccionales, estos últimos que permiten diferentes tipos de predicciones direccionales enviando la información de modo. De esta manera, un bloque de predicción intra 32x32 621 se puede dividir además en 4 bloques de predicción intra 16x16631. Uno o más de los 4 bloques de predicción intra 16x16631 se pueden dividir además a modo DC (no mostrado), un modo 16x16641, un modo 8x8 651, y un modo 4x4 661. En esta realización, suponemos que tiene los cuatro siguientes modos de predicción intra 16x16: DC; horizontal (HOR); vertical (VER); y multidireccional (Multi-DIR). El intra_pred_mode se señala considerando la prioridad de cada modo. En INTRA16x16, dado que el modo DC se usa más a menudo que otros modos, añadimos INTRA16x16_DC en la tabla sip_type antes de INTRA16x16. Entonces eliminamos la indicación de most_probable_mode en intra_pred_mode para INTRA16x16. En su lugar, los otros 3 modos (16x16, 8x8, y 4x4) se indican absolutamente.
Sintaxis
Ilustramos un ejemplo de sintaxis para esta realización en la TABLA 2 y la TABLA 3. En particular, la TABLA 2 muestra una especificación ejemplar de tipos de sip para una unidad de codificación 16x16 según una realización de los presentes principios, y la TABLA 3 muestra modos de predicción INTRA16x16 ejemplares según una realización de los presentes principios. Para INTRA32x32/INTRA64x64, se usan los mismos modos que INTRA16x16. Para señalización, sustituimos la indicación most_probable_mode con intra32_DC_flag e intra64_DC_flag dado que se usa DC principalmente. Entonces codificamos absolutamente otro intra_pred_mode.
La señalización intra_pred_mode para INTRA4x4 e INTRA8x8 se puede realizar exactamente igual que en el Estándar AVC de MPEG-4, así que no enumeraremos estos modos en ninguna de las tablas.
TABLA 2
Figure imgf000009_0002
TABLA 3
Figure imgf000009_0003
La TABLA 4 muestra la sintaxis de capa de macrobloque ejemplar, según una realización de los presentes principios.
TABLA 4
Figure imgf000009_0001
Figure imgf000010_0001
Las semánticas de algunos de los elementos de sintaxis de la TABLA 4 son como sigue:
Intra64_flag igual a 1 especifica que se usa INTRA64x64. Intra64_flag igual a 0 especifica que un bloque grande 64x64 se divide además en divisiones 32x32.
Intra64_DC_flag igual a 1 especifica que el intra_pred_mode es el modo DC para INTRA64x64. Intra64_DC_flag igual a 0 especifica que el intra_pred_mode no es el modo DC para INTRA64x64.
intra_pred_mode_64 especifica un modo de predicción intra (que no incluye el modo DC) para INTRA64x64.
intra64_multidir_index especifica el índice del ángulo para el modo Multi_Dir en INTRA64x64.
Intra32_flag [i] igual a 1 especifica que se usa INTRA32x32 para el bloque grande 32x32 de orden i. Intra32_flag [i] igual a 0 especifica que el bloque grande 32x32 de orden i se divide además en divisiones 16x16.
intra32_DC_flag [i] igual a 1 especifica que el intra_pred_mode es el modo DC para INTRA32x32 para el bloque 32x32 de orden i. intra32_DC_flag[i] igual a 0 especifica que el intra_pred_mode no es el modo DC para INTRA32x32 para el bloque 32x32 de orden i.
intra_pred_mode_32 [i] especifica el modo de predicción intra (que no incluye el modo DC) para INTRA32x32 para el bloque grande 32x32 de orden i.
intra32_multidir_index especifica el índice del ángulo para el modo Multi_Dir en INTRA32x32.
sip_type [i] especifica el tipo de división intra espacial para la unidad de codificación de bloque básica en el bloque 16x16 de orden i.
intra_pred_mode_16 [i] especifica el modo de predicción intra (que no incluye el modo DC) para INTRA16x16 para el bloque grande 16x16 de orden i.
Intra16_multidir_index especifica el índice del ángulo para el modo Multi_Dir en INTRA16x16 para el bloque 16x16 de orden i.
Otra realización
En otra realización, seleccionamos adaptativamente que la unidad de bloque grande sea 32x32 o 64x64. La selección se puede señalar usando uno o más elementos de sintaxis de alto nivel. En una realización, si se selecciona 32x32, entonces sólo eliminamos toda la sintaxis relacionada con 64x64.
En otra realización, la predicción de capa intra jerárquica puede implicar la unión de la unidad de codificación básica. Por ejemplo, si la unidad de bloque más grande es 64x64 y la unidad de codificación básica es 16x16, entonces usamos una bandera (is_all_16x16_coding) para indicar si todos de los bloques 16x16 dentro de un bloque 64x64 son del tipo de codificación 16x16. Si is_all_16x16_coding es igual a 1, entonces esto indica que se usa el tipo de codificación 16x16 y detenemos la señalización. De otro modo, usamos una bandera (is_all_32x32_coding) para indicar si todos de los bloques 32x32 dentro de un bloque 64x64 son del tipo de codificación 32x32. Si is_all_32x32_coding es igual a 1, entonces esto indica que todos de los bloques 32x32 dentro de un bloque 64x64 son del tipo de codificación 32x32. De otro modo, si is_all_32x32_coding y is_all_16x16_coding son iguales a 0, entonces esto indica que se usa INTRA64x64.
En otra realización, introducimos un tipo SIP para una unidad de bloques (large_sip_type) que tiene un tamaño no menor que 16x16. Los tres tipos se denominan como sigue: large_intra_16x16; large_intra_32x32; y large_intra_64x64. large_intra_16x16 significa que todos los bloques 16x16 dentro de un bloque grande son del tipo de codificación 16x16. large_intra_32x32 significa que todos los bloques 32x32 dentro de un bloque grande son del tipo de codificación 32x32. En una realización, large_intra_32x32 se puede combinar con la realización descrita anteriormente con intra32_flag para permitir predicción intra jerárquica. large_intra_64x64 significa que todos los bloques 64x64 dentro de un bloque grande se codifican como INTRA64x64.
En otra realización, introducimos varias tablas sip/modo. Las tablas se pueden almacenar previamente tanto en un codificador como un decodificador, o las tablas se pueden especificar por el usuario y transmitir usando uno o más elementos de sintaxis de alto nivel. La TABLA 5 muestra la sintaxis de capa de macrobloque ejemplar, según una realización de los presentes principios.
TABLA 5
Figure imgf000011_0001
Figure imgf000012_0001
Las semánticas de algunos de los elementos de sintaxis de la TABLA 5 son como sigue:
is_all_16x16_coding igual a 1 especifica que todos los bloques 16x16 dentro de un bloque grande están codificados por un tipo de codificación 16x16. is_all_16x16_coding igual a 0 especifica que el bloque grande no está codificado por un tipo de codificación 16x16.
is_all_32x32_coding igual a 1 especifica que todos los bloques 32x32 dentro de un bloque grande están codificados por un tipo de codificación 32x32. is_all_32x32_coding igual a 0 especifica que el bloque grande no está codificado por un tipo de codificación 32x32.
Volviendo a las FIG. 7A y 7B, que juntas representan un método ejemplar para codificación de datos de imagen para bloques grandes señalizando predicción intra para los bloques grandes, indicados de manera general por el número de referencia 700. El método 700 incluye un bloque de inicio 705 que pasa el control a un bloque de función 710. El bloque de función 710 realiza una inicialización, y pasa el control a un bloque de límite de bucle 715. El bloque de límite de bucle 715 realiza un bucle (en lo sucesivo también bucle 1) sobre bloques 64x64 (es decir, bloques que tienen un tamaño de bloque de 64x64), y pasa el control a un bloque de función 785 y un bloque de límite de bucle 720.
El bloque de función 785 realiza una decisión de modo 64x64 intra, establece una bandera Intra64_DC en base a RD64 (es decir, la distorsión de tasa resultante de la decisión de modo 64x64 intra), y pasa el control a un bloque de decisión 770.
El bloque de límite de bucle 720 realiza un bucle (en lo sucesivo también bucle 2) sobre cuatro bloques 32x32 (es decir, los cuatro bloques que tienen un tamaño de bloque de 32x32 y obtenidos a partir del bloque 64x64 actual que se procesa por el bucle 1), y pasa el control a un bloque de función 790 y un bloque de límite de bucle 725.
El bloque de función 790 realiza una decisión de modo 32x32 Intra, establece la bandera Intra32_DC en base a RD32 (es decir, la distorsión de tasa resultante de la decisión de modo 32x32 intra), y pasa el control a un bloque de decisión 750.
El bloque de límite de bucle 725 realiza un bucle (en lo sucesivo también bucle 3) sobre cuatro bloques 16x16 (es decir, los cuatro bloques que tienen un tamaño de bloque de 16x16 y obtenidos a partir del bloque 32x32 actual que se procesa por el bucle 2), y pasa el control a un bloque de función 730 y un bloque de función 735.
El bloque de función 730 evalúa el modo Intra 16x16_DC, y pasa el control a un bloque de función 740. El bloque de función 735 evalúa otros modos 16x16 (es decir, otro distinto de Intra 16x16_DC) y por debajo (por ejemplo, 8x8, 4x4, etc.), y pasa el control al bloque de función 740.
El bloque de función 740 realiza una decisión de modo 16x16 basado en RD16 (es decir, la distorsión de tasa resultante de la decisión de modo 16x16 intra), entonces acumula la RD16 de cada bloque 16x16 para obtener TotRD16 (que indica la distorsión de tasa total del bloque 32x32 entero cuando se codifica mediante cuatro bloques 16x16), y pasa el control a un bloque de límite de bucle 745. El bloque de límite de bucle 745 termina el bucle (es decir, el bucle 3) sobre los bloques 16x16, y pasa el control al bloque de decisión 750.
El bloque de decisión 750 determina si RD32 < TotRD16 o no (es decir, si el coste de la distorsión de tasa para un bloque 32x32 actual es menor que el coste de distorsión de tasa total para los cuatro bloques 16x16 obtenidos a partir del bloque 32x32 actual). Si es así, entonces el control se pasa a un bloque de función 755. De otro modo, el control se pasa a un bloque de función 742.
El bloque de función 755 establece Intra32_flag igual a uno, y pasa el control a un bloque de función 760. El bloque de función 742 establece Intra32_flag igual a cero, y pasa el control al bloque de función 760.
El bloque de función 760 establece una acumulación de la RD32 de cada bloque 32x32 a TotRD32 para indicar la distorsión de tasa total del bloque 64x64 entero cuando se codifica mediante cuatro bloques 32x32, y pasa el control a un bloque de límite de bucle 765. El bloque de límite de bucle 765 termina el bucle (es decir, bucle 2) sobre los bloques 32x32, y pasa el control a un bloque de decisión 770.
El bloque de decisión 770 determina si RD64 < TotRD32 o no (es decir, si el coste de distorsión de tasa para un bloque 64x64 actual es menor que el coste de distorsión de tasa total para los cuatro bloques 32x32 obtenidos a partir del bloque 64x64 actual). Si es así, entonces el control se pasa a un bloque de función 775. De otro modo, el control se pasa a un bloque de función 780.
El bloque de función 775 establece Intra64_flag igual a uno, y pasa el control a un bloque de límite de bucle 795. El bloque de función 780 establece Intra64_flag igual a cero, y pasa el control al bloque de función 795.
El bloque de función 795 termina el bucle (es decir, bucle 1) sobre los bloques 64x64, y pasa el control a un bloque de función 797. El bloque de función 797 codifica con entropía las banderas, intra_pred_mode, y un residuo, y pasa el control a un bloque final 799.
Volviendo a las FIG. 8A y 8B, que juntas representan un método ejemplar para decodificar datos de imagen para bloques grandes determinando que la predicción intra ha de ser aplicada a los bloques grandes, indicado de manera general por el número de referencia 800. El método 800 incluye un bloque de inicio 805 que pasa el control a un bloque de función 808. El bloque de función 808 inicializa el decodificador y entonces pasa el control a un bloque de función 810. El bloque de función 810 analiza sintácticamente el flujo de bits, y pasa el control a un bloque de límite de bucle 815. El bloque de límite de bucle 815 realiza un bucle (en lo sucesivo bucle 1) sobre bloques 64x64, y pasa el control a un bloque de decisión 820. El bloque de decisión 820 determina si Intra64_flag se establece o no igual a uno. Si es así, entonces el control se pasa a un bloque de función 885. De otro modo, el control se pasa a un bloque de límite de bucle 825.
El bloque de función 885 determina si intra64_DC_flag se establece o no igual a uno. Si es así, entonces el control se pasa a un bloque de función 887. De otro modo, el control se pasa a un bloque de función 888. El bloque de función 887 realiza predicción DC 64x64 intra, y entonces pasa el control a un bloque de función 890. El bloque de función 888 realiza predicciones 64x64 intra distintas de modo DC 64x64 intra y entonces pasa el control a un bloque de función 890. El bloque de función 890 decodifica un bloque 64x64 actual, y pasa el control a un bloque de límite de bucle 880. El bloque de límite de bucle 880 termina el bucle (es decir, bucle 1) sobre los bloques 64x64, y pasa el control a un bloque final 899.
El bloque de límite de bucle 825 realiza un bucle (en lo sucesivo bucle 2) sobre cuatro bloques 32x32, y pasa el control a un bloque de decisión 830. El bloque de decisión 830 determina si Intra32_flag es o no igual a uno. Si es así, entonces el control se pasa a un bloque de función 835. De otro modo, el control se pasa a un bloque de límite de bucle 845.
El bloque de función 835 determina si Intra32_DC_flag es o no igual a uno. Si es así, entonces el control se pasa a un bloque de función 837. De otro modo, el control se pasa a un bloque de función 838. El bloque de función 837 realiza una predicción DC intra32x32, y pasa el control a un bloque de función 840. El bloque de función 838 realiza una predicción intra distinta del modo DC 32x32 intra, y entonces pasa el control al bloque de función 840. El bloque de función 840 decodifica un bloque 32x32, y pasa el control a un bloque de límite de bucle 875.
El bloque de límite de bucle 875 termina el bucle (es decir, bucle 2) sobre los bloques 32x32, y pasa el control al bloque de límite de bucle 880.
El bloque de límite de bucle 845 realiza un bucle (en lo sucesivo bucle 3) sobre cuatro bloques 16x16, y pasa el control a un bloque de decisión 850. El bloque de decisión 850 determina si sip_type = Intra16_DC o no. Si es así, entonces el control se pasa a un bloque de función 855. De otro modo, el control se pasa a un bloque de función 860.
El bloque de función 855 realiza predicción de modo Intra16x16_DC, y pasa el control a un bloque de función 865. El bloque de función 860 realiza predicción de modo usando otros modos de predicción intra (es decir, distintos del modo Intra16x16_DC), y pasa el control al bloque de función 865.
El bloque de función 865 decodifica un bloque 16x16, y pasa el control a un bloque de límite de bucle 870. El bloque de límite de bucle 870 termina el bucle (es decir, bucle 3) sobre los bloques 16x16, y pasa el control al bloque de límite de bucle 875.
Se dará ahora una descripción de algunas de las muchas ventajas/rasgos concurrentes de la presente invención, algunos de los cuales se han mencionado anteriormente. Por ejemplo, una ventaja/rasgo es un aparato que tiene un codificador de vídeo para codificar datos de imagen para al menos un bloque grande en una imagen señalizando predicción intra para al menos un bloque grande. La predicción intra se señala seleccionando un tamaño de unidad de codificación básica y asignando un único tipo de división intra espacial para el tamaño de unidad de codificación básica. El único tipo de división intra espacial es seleccionable de entre una pluralidad de tipos de división intra espacial. El al menos un bloque grande tiene un tamaño de bloque grande mayor que un tamaño de bloque de la unidad de codificación básica. La predicción intra es predicción intra de capa jerárquica y se realiza para el al menos un bloque grande por al menos una de división del tamaño de bloque grande al tamaño de unidad de codificación básica y unión desde el tamaño de unidad de codificación básica al tamaño de bloque grande.
Otra ventaja/rasgo es el aparato que tiene el codificador de vídeo como se ha descrito anteriormente, en donde para cada uno de la pluralidad de tipos de división intra espacial, se asigna una prioridad más alta a un modo de predicción intra particular que se usa más frecuentemente entre una pluralidad de modos de predicción intra disponibles.
Aún otra ventaja/rasgo es el aparato que tiene el codificador de vídeo como se ha descrito anteriormente, en donde se selecciona adaptativamente el tamaño de bloque grande.
Todavía otra ventaja/rasgo es el aparato que tiene el codificador de vídeo como se ha descrito anteriormente, en donde la señalización se realiza usando uno o más elementos de sintaxis de alto nivel.
Además, otra ventaja/rasgo es el aparato que tiene el codificador de vídeo como se ha descrito anteriormente, en donde al menos una tabla de tipo de división intra espacial y una tabla de modo de predicción intra está almacenada previamente y se usa por el codificador de vídeo para codificar el al menos un bloque grande. La al menos una de la tabla de tipo de división intra espacial y la tabla de modo de predicción intra se dispone para estar almacenada previamente y usada por un decodificador de vídeo correspondiente para decodificar el al menos un bloque grande.
Además, otra ventaja/rasgo es el aparato que tiene el codificador de vídeo como se ha descrito anteriormente, en donde al menos una de una tabla de tipo de división intra espacial y una tabla de modo de predicción intra, se usa por el codificador de vídeo para codificar el al menos un bloque grande, y se transmite por el codificador de vídeo usando uno o más elementos de sintaxis de alto nivel.
Estos y otros rasgos y ventajas de los presentes principios se pueden comprobar fácilmente por un experto ordinario en la técnica pertinente en base a las enseñanzas en la presente memoria. Se ha de entender que las enseñanzas de los presentes principios se pueden implementar en diversas formas de hardware, software, microprogramas, procesadores de propósito especial, o combinaciones de los mismos.
Más preferiblemente, las enseñanzas de los presentes principios se implementan como una combinación de hardware y software. Además, el software se puede implementar como un programa de aplicaciones encarnado de manera tangible en una unidad de almacenamiento de programa. El programa de aplicaciones se puede cargar a, y ejecutar por, una máquina que comprende cualquier arquitectura adecuada. Preferiblemente, la máquina se implementa en una plataforma informática que tiene hardware tal como una o más unidades centrales de procesamiento (“CPU”), una memoria de acceso aleatorio (“RAM”), e interfaces de entrada/salida (“I/O”). La plataforma informática también puede incluir un sistema operativo y código de microinstrucciones. Los diversos procesos y funciones descritos en la presente memoria pueden ser o bien parte del código de microinstrucciones o bien parte del programa de aplicaciones, o cualquier combinación de los mismos, que se pueden ejecutar por una CPU. Además, otras diversas unidades periféricas pueden estar conectadas a la plataforma informática tales como una unidad de almacenamiento de datos adicional y una unidad de impresión.
Se ha de entender además que, debido a que algunos componentes del sistema constituyentes y métodos representados en los dibujos anexos se implementan preferiblemente en software, las conexiones reales entre los componentes de sistema o los bloques de función de proceso pueden diferir dependiendo de la manera en que se programan los presentes principios. Dadas las enseñanzas en la presente memoria, un experto ordinario en la técnica pertinente será capaz de contemplar éstas y similares implementaciones o configuraciones de los presentes principios.
Aunque las realizaciones ilustrativas se han descrito en la presente memoria con referencia a los dibujos anexos, ha de ser entendido que los presentes principios no están limitados a esas precisas realizaciones, y que diversos cambios y modificaciones se pueden efectuar en las mismas por un experto ordinario en la técnica pertinente sin apartarse del alcance de los presentes principios. Todos de tales cambios y modificaciones se pretende que estén incluidos dentro del alcance de los presentes principios como se expone en las reivindicaciones adjuntas.

Claims (8)

REIVINDICACIONES
1. Una unidad de almacenamiento que encarna un programa informático que comprende instrucciones para realizar las etapas siguientes cuando el programa informático se ejecuta por un procesador:
decodificar datos de imagen para al menos un bloque grande en una imagen determinando que ha de ser realizada predicción intra para el al menos un bloque grande,
en donde el al menos un bloque grande tiene un tamaño de bloque grande mayor que un tamaño de unidad de codificación básica, el tamaño de bloque grande que es uno de 32x32 y 64x64 y el tamaño de unidad de codificación básica que es 16x16, en donde se señala la predicción intra para el al menos un bloque grande:
- decodificando un elemento de sintaxis de señalización de división binaria que especifica si el bloque grande se divide además en cuatro subbloques dimensionados por igual;
- decodificando un modo de predicción intra para dicho bloque grande en el caso donde dicho elemento de sintaxis de señalización de división binaria especifica que el bloque grande no se divide aún más;
de otro modo en el caso donde dicho elemento de sintaxis de señalización de división binaria especifica que el bloque grande se divide aún más:
- decodificar para cada subbloque, en el caso donde dicho subbloque es 32x32, un elemento de sintaxis de señalización de división binaria que especifica si el subbloque 32x32 se divide además en cuatro bloques de unidad de codificación básica dimensionados por igual y decodificar un modo de predicción intra para dicho subbloque 32x32 en el caso donde dicho elemento de sintaxis de señalización de división binaria especifica que dicho subbloque 32x32 no se divide aún más; y
- decodificar para cada subbloque, en el caso donde dicho subbloque es 16x16, un único tipo de división intra espacial, el único tipo de división intra espacial que es determinable de entre una pluralidad de tipos de división intra espacial.
2. La unidad de almacenamiento de la reivindicación 1, que comprende además decodificar al menos un elemento de sintaxis de señalización de unión binaria que especifica si los bloques dimensionados de unidad de codificación básica se unen en un bloque dimensionado grande.
3. La unidad de almacenamiento de la reivindicación 1, en donde al menos una de una tabla de tipo de división intra espacial y una tabla de modo de predicción intra está almacenada previamente y se usa por el procesador para decodificar el al menos un bloque grande.
4. La unidad de almacenamiento de la reivindicación 1, en donde al menos una de una tabla de tipo de división intra espacial y una tabla de modo de predicción intra se recibe por el procesador usando uno o más elementos de sintaxis de alto nivel y se usa por el procesador para decodificar el al menos un bloque grande (810).
5. Una unidad de almacenamiento que encarna un programa informático que comprende instrucciones para realizar las etapas siguientes cuando el programa informático se ejecuta por un procesador:
codificar datos de imagen para al menos un bloque grande en una imagen determinando que ha de ser realizada predicción intra para el al menos un bloque grande (820, 830),
en donde el al menos un bloque grande tiene un tamaño de bloque grande mayor que un tamaño de unidad de codificación básica, el tamaño de bloque grande que es uno de 32x32 y 64x64 y el tamaño de unidad de codificación básica que es 16x16,
en donde se señala la predicción intra para el al menos un bloque grande:
- codificando un elemento de sintaxis de señalización de división binaria que especifica si el bloque grande se divide aún más en cuatro subbloques dimensionados por igual;
- codificando un modo de predicción intra para dicho bloque grande en el caso donde dicho elemento de sintaxis de señalización de división binaria especifica que el bloque grande no se divide aún más;
de otro modo en el caso donde dicho elemento de sintaxis de señalización de división binaria especifica que el bloque grande se divide aún más:
- codificar para cada subbloque, en el caso donde dicho subbloque es 32x32, un elemento de sintaxis de señalización de división binaria que especifica si dicho subbloque 32x32 se divide aún más en cuatro bloques de unidad de codificación básica dimensionados por igual y codificar un modo de predicción intra para dicho subbloque 32x32 en el caso donde dicho elemento de sintaxis de señalización de división binaria especifica que dicho subbloque 32x32 no se divide aún más; y
- codificar para cada subbloque, en el caso donde dicho subbloque es 16x16, un único tipo de división intra espacial, el único tipo de división intra espacial que es determinable de entre una pluralidad de tipos de división intra espacial.
6. La unidad de almacenamiento de la reivindicación 5, que comprende además codificar al menos un elemento de sintaxis de señalización de unión binaria que especifica si los bloques dimensionados de unidad de codificación básica se unen en un bloque dimensionado grande.
7. La unidad de almacenamiento de la reivindicación 5, en donde al menos una de una tabla de tipo de división intra espacial y una tabla de modo de predicción intra está almacenada previamente y se usa por el procesador para codificar el al menos un bloque grande.
8. La unidad de almacenamiento de la reivindicación 5, en donde al menos una de una tabla de tipo de división intra espacial y una tabla de modo de predicción intra se codifica por dicho procesador usando uno o más elementos de sintaxis de alto nivel y se usa por el procesador para codificar el al menos un bloque grande (810).
ES17192048T 2009-07-01 2010-06-29 Métodos y aparato para señalización de predicción intra para grandes bloques para codificadores y decodificadores de vídeo Active ES2744316T3 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US22217709P 2009-07-01 2009-07-01

Publications (1)

Publication Number Publication Date
ES2744316T3 true ES2744316T3 (es) 2020-02-24

Family

ID=42710491

Family Applications (2)

Application Number Title Priority Date Filing Date
ES10743254.4T Active ES2657965T3 (es) 2009-07-01 2010-06-29 Métodos y aparato para señalización de predicción intra para grandes bloques para codificadores y decodificadores de vídeo
ES17192048T Active ES2744316T3 (es) 2009-07-01 2010-06-29 Métodos y aparato para señalización de predicción intra para grandes bloques para codificadores y decodificadores de vídeo

Family Applications Before (1)

Application Number Title Priority Date Filing Date
ES10743254.4T Active ES2657965T3 (es) 2009-07-01 2010-06-29 Métodos y aparato para señalización de predicción intra para grandes bloques para codificadores y decodificadores de vídeo

Country Status (12)

Country Link
US (4) US20120106629A1 (es)
EP (3) EP3579558A1 (es)
JP (5) JP5918128B2 (es)
KR (6) KR101939016B1 (es)
CN (11) CN104811719A (es)
DK (2) DK2449782T3 (es)
ES (2) ES2657965T3 (es)
HK (10) HK1212841A1 (es)
HU (2) HUE044615T2 (es)
PL (2) PL3288268T3 (es)
PT (2) PT3288268T (es)
WO (1) WO2011002504A1 (es)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101527085B1 (ko) * 2009-06-30 2015-06-10 한국전자통신연구원 인트라 부호화/복호화 방법 및 장치
PL3288268T3 (pl) * 2009-07-01 2019-11-29 Interdigital Vc Holdings Inc Sposoby i urządzenie do sygnalizacji predykcji wewnątrz-ramkowej dla dużych bloków do koderów i dekoderów wideo
KR101624649B1 (ko) * 2009-08-14 2016-05-26 삼성전자주식회사 계층적인 부호화 블록 패턴 정보를 이용한 비디오 부호화 방법 및 장치, 비디오 복호화 방법 및 장치
KR101457396B1 (ko) * 2010-01-14 2014-11-03 삼성전자주식회사 디블로킹 필터링을 이용한 비디오 부호화 방법과 그 장치, 및 디블로킹 필터링을 이용한 비디오 복호화 방법 및 그 장치
CN102804782A (zh) 2010-01-15 2012-11-28 三星电子株式会社 用于预测编码的使用可变分区的视频编码的方法和设备以及用于预测编码的使用可变分区的视频解码的方法和设备
WO2012005520A2 (en) * 2010-07-09 2012-01-12 Samsung Electronics Co., Ltd. Method and apparatus for encoding video by using block merging, and method and apparatus for decoding video by using block merging
US8526495B2 (en) * 2010-11-22 2013-09-03 Mediatek Singapore Pte. Ltd. Apparatus and method of constrained partition size for high efficiency video coding
US9060174B2 (en) 2010-12-28 2015-06-16 Fish Dive, Inc. Method and system for selectively breaking prediction in video coding
US20120170648A1 (en) * 2011-01-05 2012-07-05 Qualcomm Incorporated Frame splitting in video coding
KR101824241B1 (ko) * 2011-01-11 2018-03-14 에스케이 텔레콤주식회사 인트라 부가정보 부호화/복호화 장치 및 방법
US9788019B2 (en) * 2011-03-09 2017-10-10 Hfi Innovation Inc. Method and apparatus of transform unit partition with reduced complexity
PL3139596T3 (pl) * 2011-09-13 2020-03-31 Hfi Innovation Inc. Sposób i urządzenie do kodowania wewnątrzklatkowego w HEVC
EP2740263B1 (en) * 2011-09-16 2019-02-27 HFI Innovation Inc. Method and apparatus for prediction mode and partition mode syntax coding for coding units in hevc
KR20130049525A (ko) * 2011-11-04 2013-05-14 오수미 잔차 블록 복원을 위한 역변환 방법
HUE051999T2 (hu) * 2011-12-13 2021-04-28 Jvc Kenwood Corp Videókódoló készülék, videókódoló eljárás, videókódoló program, videódekódoló készülék, videodekódoló eljárás és videódekódoló program
CN107566836B (zh) 2011-12-23 2020-04-07 韩国电子通信研究院 图像解码方法、图像编码方法和记录介质
US9538239B2 (en) 2012-08-13 2017-01-03 Gurulogic Microsystems Oy Decoder and method for decoding encoded input data containing a plurality of blocks or packets
US10412414B2 (en) 2012-08-13 2019-09-10 Gurulogic Microsystems Oy Decoder and method for decoding encoded input data containing a plurality of blocks or packets
CN104168480B (zh) * 2014-09-09 2017-07-04 西安电子科技大学 基于hevc标准的帧内预测编码模式快速选择方法
US10623774B2 (en) * 2016-03-22 2020-04-14 Qualcomm Incorporated Constrained block-level optimization and signaling for video coding tools
CN117255195A (zh) 2017-05-17 2023-12-19 株式会社Kt 用于解码视频的方法和用于编码视频的方法
EP3451665A1 (en) * 2017-09-01 2019-03-06 Thomson Licensing Refinement of internal sub-blocks of a coding unit
WO2019244116A1 (en) * 2018-06-21 2019-12-26 Beijing Bytedance Network Technology Co., Ltd. Border partition in video coding
CN117729327A (zh) * 2018-09-03 2024-03-19 华为技术有限公司 用于帧内预测的方法和装置
CN111277840B (zh) * 2018-12-04 2022-02-08 华为技术有限公司 变换方法、反变换方法以及视频编码器和视频解码器
US11172197B2 (en) * 2019-01-13 2021-11-09 Tencent America LLC Most probable mode list generation scheme
US11949863B2 (en) * 2021-08-02 2024-04-02 Tencent America LLC Geometric partition mode with intra block copy

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060285A (en) * 1989-05-19 1991-10-22 Gte Laboratories Incorporated Hierarchical variable block size address-vector quantization using inter-block correlation
KR100209410B1 (ko) 1995-03-28 1999-07-15 전주범 영상 신호 부호화 장치
WO1997017797A2 (en) 1995-10-25 1997-05-15 Sarnoff Corporation Apparatus and method for quadtree based variable block size motion estimation
AUPP918699A0 (en) 1999-03-12 1999-04-15 Canon Kabushiki Kaisha Encoding method and appartus
EP2099228B1 (en) 2001-09-14 2014-11-12 NTT DoCoMo, Inc. Coding method, decoding method, coding apparatus, decoding apparatus, image processing system, coding program, and decoding program
US6980596B2 (en) * 2001-11-27 2005-12-27 General Instrument Corporation Macroblock level adaptive frame/field coding for digital video content
CN1640146A (zh) * 2002-03-05 2005-07-13 皇家飞利浦电子股份有限公司 用于分层视频编码的方法和系统
US7302006B2 (en) * 2002-04-30 2007-11-27 Hewlett-Packard Development Company, L.P. Compression of images and image sequences through adaptive partitioning
JP3940657B2 (ja) * 2002-09-30 2007-07-04 株式会社東芝 動画像符号化方法と装置及び動画像復号化方法と装置
HUP0301368A3 (en) * 2003-05-20 2005-09-28 Amt Advanced Multimedia Techno Method and equipment for compressing motion picture data
KR20050026318A (ko) * 2003-09-09 2005-03-15 삼성전자주식회사 인트라 스킵 모드를 포함하는 비디오 인코딩_디코딩 장치및 방법
EP1730695A2 (en) 2004-03-09 2006-12-13 Thomson Research Funding Corporation Reduced resolution update mode for advanced video coding
WO2006004331A1 (en) 2004-07-07 2006-01-12 Samsung Electronics Co., Ltd. Video encoding and decoding methods and video encoder and decoder
JP4247680B2 (ja) 2004-07-07 2009-04-02 ソニー株式会社 符号化装置、符号化方法、符号化方法のプログラム及び符号化方法のプログラムを記録した記録媒体
WO2006087314A1 (en) * 2005-02-18 2006-08-24 Thomson Licensing Method for deriving coding information for high resolution images from low resoluton images and coding and decoding devices implementing said method
US20080123977A1 (en) * 2005-07-22 2008-05-29 Mitsubishi Electric Corporation Image encoder and image decoder, image encoding method and image decoding method, image encoding program and image decoding program, and computer readable recording medium recorded with image encoding program and computer readable recording medium recorded with image decoding program
US20080123947A1 (en) * 2005-07-22 2008-05-29 Mitsubishi Electric Corporation Image encoding device, image decoding device, image encoding method, image decoding method, image encoding program, image decoding program, computer readable recording medium having image encoding program recorded therein
CN103118254B (zh) * 2005-09-26 2016-01-20 三菱电机株式会社 运动图像编码装置以及运动图像译码装置
JP2007116351A (ja) * 2005-10-19 2007-05-10 Ntt Docomo Inc 画像予測符号化装置、画像予測復号装置、画像予測符号化方法、画像予測復号方法、画像予測符号化プログラム、及び画像予測復号プログラム
EP1972144B1 (en) 2006-01-09 2017-03-29 Thomson Licensing Method and apparatus for providing reduced resolution update mode for multi-view video coding
CN100584026C (zh) * 2006-03-27 2010-01-20 华为技术有限公司 交织模式下的视频分层编码方法
KR100791299B1 (ko) * 2006-04-11 2008-01-04 삼성전자주식회사 다 계층 기반의 비디오 인코딩 방법 및 장치
KR101261526B1 (ko) * 2006-07-04 2013-05-06 삼성전자주식회사 영상의 부호화 방법 및 장치, 복호화 방법 및 장치
CN101507280B (zh) * 2006-08-25 2012-12-26 汤姆逊许可公司 用于降低分辨率划分的方法和装置
CN101150719B (zh) * 2006-09-20 2010-08-11 华为技术有限公司 并行视频编码的方法及装置
CN100571390C (zh) * 2006-12-21 2009-12-16 联想(北京)有限公司 一种h264视频编码快速模式选择方法和装置
CN101001382B (zh) * 2006-12-25 2010-09-01 海信集团有限公司 一种avs视频标准的帧内预测及重建方法
CN101222641B (zh) 2007-01-11 2011-08-24 华为技术有限公司 帧内预测编解码方法及其装置
KR101365570B1 (ko) * 2007-01-18 2014-02-21 삼성전자주식회사 인트라 예측 부호화, 복호화 방법 및 장치
US8204313B2 (en) * 2007-08-30 2012-06-19 Leica Geosystems Ag Rapid, spatial-data viewing and manipulating including data partition and indexing
US9237357B2 (en) * 2007-09-02 2016-01-12 Lg Electronics Inc. Method and an apparatus for processing a video signal
BRPI0818649A2 (pt) * 2007-10-16 2015-04-07 Thomson Licensing Métodos e aparelho para codificação e decodificação de vídeo em superblocos geometricamente particionados.
JP5004180B2 (ja) * 2007-11-07 2012-08-22 Ｋｄｄｉ株式会社 動画像符号化装置および復号装置
US20090154567A1 (en) * 2007-12-13 2009-06-18 Shaw-Min Lei In-loop fidelity enhancement for video compression
KR100951301B1 (ko) * 2007-12-17 2010-04-02 한국과학기술원 비디오 부호화에서의 화면간/화면내 예측 부호화 방법
US8798137B2 (en) * 2008-02-29 2014-08-05 City University Of Hong Kong Bit rate estimation in data or video compression
KR20090129926A (ko) 2008-06-13 2009-12-17 삼성전자주식회사 영상 부호화 방법 및 그 장치, 영상 복호화 방법 및 그 장치
CN101340581B (zh) * 2008-08-15 2010-06-02 上海富瀚微电子有限公司 一种基于m算法的帧内预测模式选择方法及其实现装置
US8503527B2 (en) 2008-10-03 2013-08-06 Qualcomm Incorporated Video coding with large macroblocks
US8483285B2 (en) * 2008-10-03 2013-07-09 Qualcomm Incorporated Video coding using transforms bigger than 4×4 and 8×8
US8619856B2 (en) * 2008-10-03 2013-12-31 Qualcomm Incorporated Video coding with large macroblocks
US8634456B2 (en) * 2008-10-03 2014-01-21 Qualcomm Incorporated Video coding with large macroblocks
US10455248B2 (en) * 2008-10-06 2019-10-22 Lg Electronics Inc. Method and an apparatus for processing a video signal
CN101394565B (zh) * 2008-10-20 2011-08-17 成都九洲电子信息系统有限责任公司 一种帧内预测方法
KR101665547B1 (ko) * 2009-02-06 2016-10-12 톰슨 라이센싱 비디오 인코더 및 디코더에 대한 암묵적 및 반-암묵적 인트라 모드의 신호 발신을 위한 방법 및 장치
WO2010131903A2 (en) * 2009-05-12 2010-11-18 Lg Electronics Inc. Method and apparatus for processing a video signal
KR101527085B1 (ko) * 2009-06-30 2015-06-10 한국전자통신연구원 인트라 부호화/복호화 방법 및 장치
PL3288268T3 (pl) * 2009-07-01 2019-11-29 Interdigital Vc Holdings Inc Sposoby i urządzenie do sygnalizacji predykcji wewnątrz-ramkowej dla dużych bloków do koderów i dekoderów wideo

Also Published As

Publication number Publication date
DK2449782T3 (en) 2018-02-05
KR20180004329A (ko) 2018-01-10
US11936876B2 (en) 2024-03-19
HK1213402A1 (zh) 2016-06-30
HK1213408A1 (zh) 2016-06-30
CN104853205A (zh) 2015-08-19
WO2011002504A1 (en) 2011-01-06
HK1212842A1 (zh) 2016-06-17
CN104853202A (zh) 2015-08-19
CN104853204A (zh) 2015-08-19
HK1213407A1 (zh) 2016-06-30
JP6415472B2 (ja) 2018-10-31
JP2020115669A (ja) 2020-07-30
CN104853207A (zh) 2015-08-19
CN104796717A (zh) 2015-07-22
HK1213403A1 (zh) 2016-06-30
JP6688341B2 (ja) 2020-04-28
US20120106629A1 (en) 2012-05-03
HUE035547T2 (en) 2018-05-02
CN104853203B (zh) 2019-11-26
US20210385460A1 (en) 2021-12-09
HK1213404A1 (zh) 2016-06-30
JP5918128B2 (ja) 2016-05-18
KR102109244B1 (ko) 2020-05-11
KR20200049909A (ko) 2020-05-08
EP3288268A1 (en) 2018-02-28
CN102484709A (zh) 2012-05-30
CN102484709B (zh) 2015-06-10
CN104822066A (zh) 2015-08-05
CN104796717B (zh) 2018-11-06
HK1212841A1 (zh) 2016-06-17
CN104811719A (zh) 2015-07-29
PL2449782T3 (pl) 2018-04-30
JP2023029886A (ja) 2023-03-07
EP2449782B1 (en) 2017-12-06
HK1214058A1 (zh) 2016-07-15
KR101939016B1 (ko) 2019-01-15
PL3288268T3 (pl) 2019-11-29
CN104853203A (zh) 2015-08-19
KR102505806B1 (ko) 2023-03-06
HK1213405A1 (zh) 2016-06-30
JP2018174580A (ja) 2018-11-08
US20180070088A1 (en) 2018-03-08
CN104853207B (zh) 2018-06-26
PT2449782T (pt) 2018-02-06
EP3288268B1 (en) 2019-07-31
JP7184841B2 (ja) 2022-12-06
JP2012532489A (ja) 2012-12-13
HUE044615T2 (hu) 2019-11-28
KR20120052267A (ko) 2012-05-23
CN104869417A (zh) 2015-08-26
US20230379474A1 (en) 2023-11-23
EP3579558A1 (en) 2019-12-11
KR20200144159A (ko) 2020-12-28
CN104853206A (zh) 2015-08-19
HK1213406A1 (zh) 2016-06-30
KR102194679B1 (ko) 2020-12-24
KR20170016015A (ko) 2017-02-10
DK3288268T3 (da) 2019-09-16
ES2657965T3 (es) 2018-03-07
EP2449782A1 (en) 2012-05-09
US11082697B2 (en) 2021-08-03
PT3288268T (pt) 2019-09-19
JP2016178645A (ja) 2016-10-06
KR20230035152A (ko) 2023-03-10

Similar Documents

Publication Publication Date Title
ES2744316T3 (es) Métodos y aparato para señalización de predicción intra para grandes bloques para codificadores y decodificadores de vídeo
ES2706905T3 (es) Método y aparato para codificar y descodificar intra crominancia
JP6553221B2 (ja) ビデオ符号化方法及びビデオ符号化装置
ES2767926T3 (es) Codificación y descodificación de intra-predicción mejoradas usando representaciones planas
KR101382101B1 (ko) 감소된 해상도의 파티셔닝을 위한 방법 및 장치
ES2895270T3 (es) Codificación de mensajes SEI de MCTS-EIS de una unidad de acceso
CN113196769B (zh) 对与运动信息预测子有关的信息进行编码和解码
TWI815969B (zh) 視訊編碼和解碼
CN113056910B (zh) 用于视频编码的运动矢量预测子索引编码
KR20220110300A (ko) 서브픽처들, 슬라이스들 및 타일들을 지원하는 비디오 코딩
JP2023508880A (ja) 画像セグメントの順序付け
JP2022546898A (ja) ビデオ画像処理方法、装置、および記憶媒体
CN116723322A (zh) 编码方法和装置、解码方法和装置以及存储介质
AU2012232972A1 (en) Method, apparatus and system for encoding and decoding the prediction units of a coding unit
CN112868231B (zh) 视频编码和解码