JP6415472B2 - ビデオエンコーダおよびデコーダについての大きなブロックにつきイントラ予測を信号伝達する方法および装置 - Google Patents

Description

（関連出願の相互参照）
本願は、米国特許仮出願番号第６１／２２２，１７７号（２００９年７月１日出願、代理人整理番号ＰＵ０９００８２）の利益を主張し、当該出願は参照されることにより、その内容は全体として本明細書に参考として包含されている。

本発明の原理は、一般にビデオ符号化および復号化に関し、より詳細にはビデオエンコーダおよびデコーダについての大きなブロックにつきイントラ予測を信号伝達する方法および装置に関する。

直近のビデオ符号化標準は、種々の符号化モードを採用し、空間ドメインと時間ドメインの相関を効果的に減少させている。例えば、国際標準化機構／国際電気標準会議（ＩＳＯ／ＩＥＣ）動画専門グループ４（ＭＰＥＧ−４；Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ−４）のパート１０、高度動画像圧縮符号化（ＡＶＣ；Ａｄｖａｎｃｅｄ Ｖｉｄｅｏ Ｃｏｄｉｎｇ）規格／国際電気通信連合電気通信セクタ（ＩＴＵ−Ｔ）Ｈ．２６４勧告（以下「ＭＰＥＧ−４ＡＶＤ規格」という）においては、動画はフレーム内符号化またはフレーム間符号化が可能である。イントラピクチャでは、すべてのマクロブロックは、イントラ・モードで符号化されるため、ピクチャ内の空間的相関を活用することができる。イントラ・モードは以下の３つのタイプに分類できる：ＩＮＴＲＡ４×４，ＩＮＴＲＡ８×８，ＩＮＴＲＡ１６×１６である。ＩＮＴＲＡ４×４およびＩＮＴＲＡ８×８は９つのＩＮＴＲＡ予測モードに対応しており、ＩＮＴＲＡ１６×１６は４つのｉｎｔｒａ予測モードに対応している。

ＩＮＴＲＡ４×４およびＩＮＴＲＡ８×８は、以下の９つのイントラ予測モードに対応している：垂直、水平、ＤＣ、斜め左下、斜め右下、垂直左、水平下、垂直右、水平上予測である。ＩＮＴＲＡ１６×１６は、以下の４つのイントラ予測モードに対応している：垂直、水平、ＤＣ、平面予測である。図１を参照すると、ＩＮＴＲＡ４×４およびＩＮＴＲＡ８×８予測モードは、全体的に参照番号１００により示されている。図１では、参照番号０は垂直予測モードを示しており、参照番号１は水平予測モードを示しており、参照番号３は斜め左下モードを示しており、参照番号４は斜め右下予測モードを示しており、参照番号５は垂直右予測モードを示しており、参照番号６は水平下予測モードを示しており、参照番号７は、垂直左予測モードを示しており、参照番号８は水平上予測モードを示している。ＤＣモードはＩＮＴＲＡ４×４およびＩＮＴＲＡ８×８予測モードの一部であり、図示されていない。図２を参照すると、ＩＮＴＲＡ１６×１６予測モードは、参照番号２００により全体的に示されている。図２においては、参照番号０が垂直予測モードを示しており、参照番号１が水平予測モード１を示しており、参照番号３が平面予測モードを示している。ＤＣモードは、ＩＮＴＲＡ１６×１６予測モードの一部であり、図示されていない。

ＩＮＴＲＡ４×４は、４×４離散コサイン変換（ＤＣＴ）を使用している。ＩＮＴＲＡ８×８は、８×８変換を使用している。ＩＮＴＲＡ１６×１６は、縦続型４×４変換を使用している。信号伝達のために、ＩＮＴＲＡ４×４およびＩＮＴＲＡ８×８は、同一のマクロブロックタイプ（ｍｂ＿ｔｙｐｅ）０を共有し、変換サイズフラグ（ｔｒａｎｓｆｏｒｍ＿８×８＿ｓｉｚｅ＿ｆｌａｇ）により区別される。そしてＩＮＴＲＡ４×４またはＩＮＴＲＡ８×８のイントラ予測モードの選択は、必要であれば、おそらく残りのモードと共に最も確からしいモードにより信号伝達される。ＩＮＴＲＡ１６×１６については、符号化ブロックパターン（ｃｂｐ）タイプと共に、すべてのイントラ予測モードがｍｂ＿ｔｙｐｅで信号伝達され、これはｍｂ＿ｔｙｐｅ値１〜２４を使用している。表１は、イントラ符号化スライス（Ｉスライス）についてのマクロブロックタイプのための詳細な信号伝達を示している。１６×１６より大きなブロックサイズがイントラ予測に使用される場合は、以下のようにいくつかの起こりうる課題に直面する。

（１）単にＭＰＥＧ―４ＡＶＣ規格のｍｂ＿ｔｙｐｅを単に拡張することにより、ＩＮＴＲＡ３２×３２またはＩＮＴＲＡ６４×６４予測が追加される場合、これらの２つの新たなモードに過剰なオーバーヘッドを引きおこし、さらにイントラ予測の階層型を許容しない。イントラ予測の階層型の具体例は以下のように説明される。３２×３２ブロックが大きなブロックとして使用され、サブパーティションを１６×１６として許容すると、各１６×１６サブパーティションについては、ＩＮＴＲＡ４×４、ＩＮＴＲＡ８×８、ＩＮＴＲＡ１６×１６が許容されるべきである。
（２）縦続型変換の代わりにより大きなサイズの変換（１６×１６変換など）がＩＮＴＲＡ１６×１６に使用されると、現在の信号伝達は適用できない。
（３）一つのイントラ・パーティション・タイプ内のイントラ予測モードにつき、種々な優先的扱いをする必要がある。

ＭＰＥＧ―４ ＡＶＣ規格の拡張における大きな動作（インター）パーティションの信号伝達に関し、いくつかの先行技術アプローチが存在する。ＭＰＥＧ―４ ＡＶＣ規格の拡張において、どの程度大きな動作（インター）パーティションが信号伝達されるかの一つの具体例は、最初の先行技術アプローチに関して記載されている。最初の先行技術アプローチは、階層的符号化構造を使用して、３２×３２ブロックまたは６４×６４ブロックにつき、どのように信号伝達がなされるかを記載している。

さらに、ＭＰＥＧ―４ ＡＶＣ規格の既存の動作パーティションサイズ（１６×１６，１６×８，８×１６，８×８，８×４，４×８，４×４）に加え、３２×３２，３２×１６，１６×３２パーティションを使用して、ＭＰＥＧ―４ ＡＶＣ規格の拡張につき、インター符号化も提案されてきた。図３を参照すると、３２×３２ブロックに使用される動作パーティションは、参照番号３００により全体的に示されている。当該パーティションには、３２×３２，３２×１６，１６×３２，１６×１６がある。１６×１６パーティションは更に、サイズ１６×１６，１６×８，８×１６，８×８のパーティションに細分化できる。また８×８のパーティションは、サイズ８×８，８×４，４×８，４×４のパーティションに更に細分化できる。

各３２×３２のブロックについては、ＳＫＩＰモードまたはＤＩＲＥＣＴモードが、ｍｂ３２＿ｓｋｉｐ＿ｆｌａｇを使用して、ＭＰＥＧ―４ ＡＶＣ規格の他のモードについて行われたのと同様の態様で信号伝達される。さらにＭＰＥＧ―４ ＡＶＣ規格のＭ×Ｎ（Ｍ＝８または１６かつＮ＝８または１６）パーティションについての本来のｍｂ＿ｔｙｐｅも、３２×３２ブロックの２Ｍ×２Ｎパーティションを信号伝達するためにも使用される。３２×３２のｍｂ３２＿ｔｙｐｅが、１６×１６パーティションが使用されることを示している場合、４つの１６×１６ブロックが、ＭＰＥＧ―４ ＡＶＣ規格のｍａｃｒｏｂｌｏｃｋ＿ｌａｙｅｒ（）と同一のシンタックス要素を使用することにより、ラスタスキャン順序で信号伝達される。各１６×１６ブロックは、四分木手法で更にサイズ１６×１６からサイズ４×４に至るまで分割することができる。

６４×６４のマクロブロックサイズについては、３２×３２ブロックで使用されるパーティションに加え、以下のパーティションが追加される。すなわち６４×６４、６４×３２、３２×６４である。よってもう一つの階層的なレイヤが、ブロックサイズ３２×３２に加え、マクロブロックパーティションに追加される。６４×６４マクロブロックの４Ｍ×４Ｎマクロブロックパーティションを信号伝達するために、ＭＰＥＧ―４ ＡＶＣ規格のＭ×Ｎ（Ｍ＝８または１６かつＮ＝８または１６）マクロブロックパーティションについての本来のｍｂ＿ｔｙｐｅが使用される。３２×３２マクロブロックパーティションが６４×６４ブロックに使用されると、各３２×３２ブロックは、上記で記載したのと同様の態様で処理される。

しかし既存の文献は、大きいイントラ・モードが、３２×３２と等しいか、それより大きいサイズのパーティションブロックを伴うイントラ予測を意味するように定義される場合、どの程度の大きさのイントラ・モードが信号伝達されるかの問題を扱っていない。

先行技術の上記かつ他の欠点および不都合は、本発明の原理により対処されており、これはビデオエンコーダおよびデコーダについての大きなブロックにつきイントラ予測を信号伝達する方法および装置を対象としている。

本発明の原理の一つの態様によると、一つの装置が提供されている。当該装置は、少なくとも一つの大きなブロックにつきイントラ予測を信号伝達することにより、ピクチャ内の少なくとも一つの大きなブロックにつき、ピクチャデータを符号化するビデオエンコーダを含んでいる。イントラ予測は、基本的符号化単位サイズを選択し、基本的符号化単位サイズについての単一の空間イントラ・パーティション・タイプを割り当てることにより信号伝達される。単一の空間イントラ・パーティション・タイプは、複数の空間イントラ・パーティション・タイプから選択可能である。少なくとも一つの大きなブロックは、基本的符号化単位のブロックサイズより大きい、大きなブロックサイズを有する。イントラ予測は、階層的なレイヤイントラ予測であり、大きなブロックサイズから基本的符号化単位サイズに分割すること、および基本的符号化単位サイズから大きなブロックサイズに結合することの少なくとも一つにより、少なくとも一つの大きなブロックにつき実行される。

本発明の原理の別の態様によれば、ビデオエンコーダにおける一つの方法が提供される。当該方法は、少なくとも一つの大きなブロックにつきイントラ予測を信号伝達することにより、ピクチャ内の少なくとも一つの大きなブロックにつき、ピクチャデータを符号化するステップを含んでいる。基本的符号化単位サイズを選択し、基本的符号化単位サイズについての単一の空間イントラ・パーティション・タイプを割り当てることにより、イントラ予測は信号伝達される。単一の空間イントラ・パーティション・タイプは、複数の空間イントラ・パーティション・タイプから選択可能である。少なくとも一つの大きなブロックは、基本的符号化単位のブロックサイズより大きい、大きなブロックサイズを有する。イントラ予測は、階層的なレイヤイントラ予測であり、大きなブロックサイズから基本的符号化単位サイズに分割すること、および基本的符号化単位サイズから大きなブロックサイズに結合することの少なくとも一つにより、少なくとも一つの大きなブロックにつき実行される。

本発明の原理のさらに別の態様によれば、一つの装置が提供される。当該装置は、イントラ予測が少なくとも一つの大きなブロックにつき実行されるべきことを決定することにより、ピクチャ内の少なくとも一つの大きなブロックにつき、ピクチャデータを復号化するビデオデコーダを含んでいる。イントラ予測は、基本的符号化単位サイズを決定し、基本的符号化単位サイズにつき、単一の空間イントラ・パーティション・タイプを決定することにより、決定される。単一の空間イントラ・パーティション・タイプは、複数の空間イントラ・パーティション・タイプから決定可能である。少なくとも一つの大きなブロックは、基本的符号化単位のブロックサイズより大きい、大きなブロックサイズを有する。イントラ予測は、階層的なレイヤイントラ予測であり、大きなブロックサイズから基本的符号化単位サイズに分割すること、および基本的符号化単位サイズから大きなブロックサイズに結合することの少なくとも一つにより、少なくとも一つの大きなブロックにつき実行される。

本発明の原理のさらに別の態様によれば、ビデオデコーダにおける一つの方法が提供される。当該方法は、イントラ予測が少なくとも一つの大きなブロックにつき実行されるべきことを決定することにより、ピクチャ内の少なくとも一つの大きなブロックにつき、ピクチャデータを復号化するステップを含んでいる。イントラ予測は、基本的符号化単位サイズを決定し、基本的符号化単位サイズにつき、単一の空間イントラ・パーティション・タイプを決定することにより、決定される。単一の空間イントラ・パーティション・タイプは、複数の空間イントラ・パーティション・タイプから決定可能である。少なくとも一つの大きなブロックは、基本的符号化単位のブロックサイズより大きい、大きなブロックサイズを有する。イントラ予測は、階層的なレイヤイントラ予測であり、大きなブロックサイズから基本的符号化単位サイズに分割すること、および基本的符号化単位サイズから大きなブロックサイズに結合することの少なくとも一つにより、少なくとも一つの大きなブロックにつき実行される。

本発明の原理の上記および他の態様、特徴および利点は、添付図面に関連して解釈される例示的実施形態の以下の詳細な説明から明らかになる。

本発明の原理は、以下の例示的図面によりより良く理解できる。
本発明の原理を適用できるＩＮＴＲＡ４×４およびＩＮＴＲＡ８×８予測モードを示す概略図である。 本発明の原理を適用できるＩＮＴＲＡ１６×１６予測モードを示す概略図である。 本発明の原理を適用できる３２×３２ブロックに使用する動作パーティションを示す概略図である。 本発明の原理の実施形態により、本発明の原理を適用できる例示的ビデオエンコーダのブロック図である。 本発明の原理の実施形態により、本発明の原理を適用できる例示的ビデオデコーダのブロック図である。 本発明の原理の実施形態により、本発明の原理を適用できる例示的階層的パーティションのブロック図である。 本発明の原理の実施形態により、大きなブロックについて、イントラ予測を信号伝達することにより、大きなブロックについてピクチャデータを符号化する例示的方法の流れ図を示す。 本発明の原理の実施形態により、大きなブロックについて、イントラ予測を信号伝達することにより、大きなブロックについてピクチャデータを符号化する例示的方法の流れ図を示す。 本発明の原理の実施形態により、イントラ予測が大きなブロックに適用されるべきことを決定することにより、大きなブロックについてピクチャデータを復号化する例示的方法を示す流れ図を示す。 本発明の原理の実施形態により、イントラ予測が大きなブロックに適用されるべきことを決定することにより、大きなブロックについてピクチャデータを復号化する例示的方法を示す流れ図を示す。

本発明の原理は、ビデオエンコーダおよびビデオデコーダについての大きなブロックにつきイントラ予測を信号伝達する方法および装置を対象としている。

本説明は、本発明の原理を記述している。よって当業者は、種々の構成配置を考案し、本明細書に明示的に記述されておらず、または図示されていない場合であっても、本発明の原理を採用してその趣旨および範囲に含めることが可能であることが理解される。

本明細書に列挙されたすべての具体例および条件付文言は、技術を進歩させるために発明者（ら）が提供する本発明の原理および概念を理解する際に、読み手を助けるという教育目的を有しており、特に列挙されたかかる具体例および条件に限定することがないものとして解釈されるべきである。

また、本発明の原理の原則、態様および実施形態を列挙する本明細書中のすべての記述、ならびにこれらの特定の具体例は、これらの構造的かつ機能的な均等物の双方を包含することを意図としている。また、かかる均等物は、現在知られており、かつ将来開発される均等物、すなわち構造に関わらず、同一の機能を発揮する開発されたいずれの構成要件も包含することを意図している。

よって、例えば、本明細書で提示されたブロック図は、本発明の原理を具体化する例示的回路の概念図を表現していることが、当業者により理解されるであろう。同様に、いずれのフローチャート、流れ図、状態遷移図、擬似コード等も、コンピュータまたはプロセッサが明示的に示されているか否かにかかわらず、コンピュータ読み取り可能媒体に十分に表現することができ、コンピュータまたはプロセッサによりそのように実行される種々のプロセスを表現することが理解されるであろう。

図面に示された種々の要素の機能は、専用ハードウェアならびに適切なソフトエアと関連してソフトウェアを実行できるハードウェアの使用を介して提供できる。プロセッサにより提供される場合、機能は単一の専用プロセッサにより提供されてもよいし、単一の共有プロセッサにより提供されてもよいし、一部を共有できる複数の個別のプロセッサにより提供されてもよい。また、「プロセッサ」または「コントローラ」の文言の明示的使用は、ソフトウェアを実行することができるハードウェアのみを言及するように解釈されるべきではなく、黙示的にディジタル信号プロセッサ（ＤＳＰ）ハードウェア、ソフトウェアを記憶する読み出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、不揮発性記憶装置を含むが、これに限定されない。

従来型および／またはカスタムの他のハードウェアが含まれてもよい。同様に、図示されたいずれのスイッチも概念的に過ぎない。その機能は、プログラムロジックの動作を介して、専用のロジックを介して、プログラム制御および専用のロジックの相互作用を介して、あるいは手動でも実行でき、特定の技術は、コンテキストからより詳細に理解されるように、実施者により選択可能である。

本明細書の請求項において、特定の機能を実行するための手段として表わされる任意の要素は、例えば、ａ）その機能を実行する複数の回路素子の組み合わせ、またはｂ）ファームウェア、マイクロコードなどを含む任意の形態のソフトウェアであって、その機能を実行する当該ソフトウェアを実行するための適切な回路と組み合わされたものなどを含め、当該機能を実行する任意の方法を含むことが意図されている。請求項によって定義される本発明の原理は、列挙される様々な手段によって提供される機能が、請求項によって提唱される手法で組み合わされ、かつ結合されるという事実に属する。したがって、これらの機能を提供することができるいずれの手段も、本明細書に示されているものと均等であるとみなされる。

明細書中の本発明の原理の「一つの実施形態」または「ある実施形態」並びにその他の変形に対する言及は、実施形態との関連で記載される特定の特徴、構造、特性等が、本発明の原理の少なくとも一つの実施形態に含まれることを意味している。よって、明細書全体を通して様々な箇所に現れている「一つの実施形態においては」または「ある実施形態においては」のフレーズの出現、並びに他のいずれの変形も、必ずしも全てが同一の実施形態に言及しているものではない。

例えば、「Ａ／Ｂ」、「Ａおよび／またはＢ」、「ＡおよびＢの少なくとも一つ」という場合の以下の「／」、「および／または」、および「少なくとも一つの」のいずれかの使用は、最初に挙げたオプション（Ａ）のみの選択を含むか、２番目に列記されたオプション（Ｂ）のみの選択を含むか、双方のオプション（ＡおよびＢ）の選択を意図していると理解されるべきである。他の具体例としては、「Ａ，Ｂおよび／またはＣ」と「Ａ、Ｂ、Ｃのうち少なくとも一つ」の場合は、当該フレーズは、最初に挙げられたオプション（Ａ）のみの選択を含むか、第２番目に挙げられたオプション（Ｂ）のみの選択を含むか、第３番目に挙げられたオプション（Ｃ）のみの選択を含むか、第１および第２番目に挙げられたオプション（ＡおよびＢ）のみの選択を含むか、第１および第３番目に挙げられたオプション（ＡおよびＣ）のみの選択を含むか、第２および第３番目に挙げられたオプション（ＢおよびＣ）のみの選択を含むか、３つすべてのオプション（ＡおよびＢおよびＣ）の選択を含むことを意図している。上記は、当該技術分野および関連する技術分野の当業者に直ちに明らかなように、列挙された多くの項目についても拡張適用できる。

さらに、本発明の原理の１つ以上の実施形態が、ＭＰＥＧ―４ ＡＶＣ規格の拡張に関して、本明細書に記載されており、一方で本発明の原理は、この拡張および／またはこの規格にのみ限定されるものではないため、本発明の原理の趣旨を維持しつつ、他のビデオ符号化標準、勧告、およびその拡張に関しても利用できる点が理解されるべきである。

本明細書で使用される際、「ハイレベル・シンタックス」は、マクロブロックレイヤよりも上の階層に存在するビットストリーム内に存在するシンタックスをいう。例えば、本明細書において使用されているハイレベル・シンタックスは、スライスヘッダレベルのシンタックス、付加拡張情報（ＳＥＩ）レベルのシンタックス、ピクチャパラメータセット（ＰＰＳ）レベルのシンタックス、シーケンスパラメータセット（ＳＰＳ）レベルのシンタックス、及びネットワーク抽象化レイヤ（ＮＡＬ）ユニットヘッダレベルのシンタックスを指す場合もあるが、これらに限定されない。

さらに本明細書で使用される際に、「ピクチャ」および「画像」の用語は、互換可能に使用され、静止画またはビデオシーケンスからのピクチャを指す。周知のように、ピクチャはフレームあるいはフィールドであってもよい。

さらに本明細書で使用される際に、「信号伝達」の用語は、対応するデコーダに何かを示すことを指す。例えば、いずれの特定の予測タイプ（例えば、イントラまたはインター）がエンコーダ側で使用されたかをデコーダに知らせるために、（本明細書で定義される）特定の大きなブロックにイントラ予測が使用されるように指定されることをエンコーダは信号伝達することができる。このように、同一の予測タイプがエンコーダ側とデコーダ側の双方で使用できる。よって例えば、単にデコーダが当該大きなブロックにつき同一の予測タイプを知り、かつこれを選択できるように、当該大きなブロック上でイントラ予測が実行されるべきである、という特定の大きなブロックに関する表示（すなわち信号）を、エンコーダは送信できる。信号伝達は種々の態様で実現できることが理解されるべきである。例えば、対応するデコーダに情報を信号伝達するために、１つ以上のシンタックス要素、フラグ等を使用してもよい。

図４を参照すると、本発明の原理の実施形態に従って本発明の原理が適用できる例示的ビデオエンコーダは、参照番号４００により全体的に表示されている。

ビデオエンコーダ４００は、コンバイナ４８５の非反転入力と信号通信する出力を備えたフレーム順序付けバッファ４１０を含む。コンバイナ４８５の出力は、変換器および量子化器４２５の第１の入力と信号通信により接続されている。変換器および量子化器４２５の出力は、エントロピーコーダ４４５の第１の入力、ならびに逆変換器および逆量子化器４５０の第１の入力と信号通信により接続されている。エントロピーコーダ４４５の出力は、コンバイナ４９０の第１の非反転入力と信号通信により接続されている。コンバイナ４９０の出力は、出力バッファ４３５の第１の入力と信号通信により接続されている。

エンコーダコントローラ４０５の第１の出力は、フレーム順序付けバッファ４１０の第２の入力と、逆変換器および逆量子化器４５０の第２の入力と、ピクチャタイプ決定モジュール４１５の入力と、マクロブロック（ｍａｃｒｏｂｌｏｃｋ）タイプ（ＭＢ‐タイプ）決定モジュール４２０の入力と、超イントラ予測モジュール４６０の第２の入力と、デブロッキングフィルタ４６５の第２の入力と、動き補償手段４７０の第１の入力と、動き予測手段４７５の第１の入力と、参照ピクチャバッファ４８０の第２の入力と信号通信により接続されている。

エンコーダコントローラ４０５の第２の出力は、付加拡張情報（ＳＥＩ）インサータ４３０の第１の入力と、変換器および量子化器４２５の第２の入力と、エントロピーコーダ４４５の第２の入力と、出力バッファ４３５の第２の入力と、シーケンスパラメータセット（ＳＰＳ）およびピクチャパラメータセット（ＰＰＳ）インサータ４４０の入力と信号通信により接続されている。

ピクチャタイプ決定モジュール４１５の第１の出力は、フレーム順序付けバッファ４１０の第３の入力と信号通信により接続されている。ピクチャタイプ決定モジュール４１５の第２の出力は、マクロブロック−タイプ決定モジュール４２０の第２の入力と信号通信により接続されている。

シーケンスパラメータセット（ＳＰＳ）およびピクチャパラメータセット（ＰＰＳ）インサータ４４０の出力は、コンバイナ４９０の第３の非反転入力と信号通信により接続されている。

逆量子化器および逆変換器４５０の出力は、コンバイナ４１９の第１の非反転入力と信号通信により接続されている。コンバイナ４１９の出力は、超イントラ予測モジュール４６０の第１の入力と、デブロッキングフィルタ４６５の第１の入力と信号通信により接続されている。デブロッキングフィルタ４６５の出力は、参照ピクチャバッファ４８０の第１の入力と信号通信により接続されている。参照ピクチャバッファ４８０の出力は、動き予測手段４７５の第２の入力と信号通信により接続されている。動き予測手段４７５の第１の出力は、動き補償手段４７０の第２の入力と信号通信により接続されている。動き予測手段４７５の第２の出力は、エントロピーコーダ４４５の第３の入力と信号通信により接続されている。

動き補償手段４７０の出力は、スイッチ４９７の第１の入力と信号通信により接続されている。超イントラ予測モジュール４６０の出力は、スイッチ４９７の第２の入力と信号通信により接続されている。マクロブロック−タイプ決定モジュール４２０の出力は、スイッチ４９７の第３の入力と信号通信により接続されている。スイッチ４９７の第３の入力は、（制御入力、すなわち第３の入力と比較して）スイッチの「データ」入力が、動き補償手段４７０または超イントラ予測モジュール４６０により提供されるべきか否かを決定する。スイッチ４９７の出力は、コンバイナ４１９の第２の非反転入力およびコンバイナ４８５の反転入力と信号通信により接続されている。

フレーム順序付けバッファ４１０およびエンコーダコントローラ４０５の入力は、入力ピクチャ４０１を受信するためのエンコーダ４００の入力として利用可能である。また、付加拡張情報（ＳＥＩ）インサータ４３０の入力は、メタデータを受信するためのエンコーダ４００の入力として利用可能である。出力バッファ４３５の出力は、ビットストリームを出力するためのエンコーダ４００の出力として利用可能である。

図５を参照すると、本発明の原理の実施形態により本発明の原理が適用可能な例示的ビデオデコーダが、参照番号５００により全体的に示されている。

ビデオデコーダ５００は、エントロピーデコーダ５４５の第１の入力と信号通信により接続されている出力を備えた入力バッファ５１０を含んでいる。エントロピーデコーダ５４５の第１の出力は、逆変換器および逆量子化器５５０の第１の入力と信号通信により接続されている。逆変換器および逆量子化器５５０の出力は、コンバイナ５２５の第２の非反転入力と信号通信により接続されている。コンバイナ５２５の出力は、デブロッキングフィルタ５６５の第２の入力と超イントラ予測モジュール５６０の第１の入力と信号通信により接続されている。デブロッキングフィルタ５６５の第２の出力は、参照ピクチャバッファ５８０の第１の入力と信号通信により接続されている。参照ピクチャバッファ５８０の出力は、動き補償手段５７０の第２の入力と信号通信により接続されている。

エントロピーデコーダ５４５の第２の出力は、動き補償手段５７０の第３の入力と、デブロッキングフィルタ５６５の第１の入力と信号通信により接続されている。エントロピーデコーダ５４５の第３の出力は、デコーダコントローラ５０５の入力と信号通信により接続されている。デコーダコントローラ５０５の第１の出力は、エントロピーデコーダ５４５の第２の入力と信号通信により接続されている。デコーダコントローラ５０５の第２の出力は、逆変換器および逆量子化器５５０の第２の入力と信号通信により接続されている。デコーダコントローラ５０５の第３の出力は、デブロッキングフィルタ５６５の第３の入力と信号通信により接続されている。デコーダコントローラ５０５の第４の出力は、スーパーイントラ予測モジュール５６０の第２の入力、動き補償手段５７０の第１の入力、参照ピクチャバッファ５８０の第２の入力と信号通信により接続されている。

動き補償手段５７０の出力は、スイッチ５９７の第１の入力と信号通信により接続されている。超イントラ予測モジュール５６０の出力は、スイッチ５９７の第２の入力と信号通信により接続されている。スイッチ５９７の出力は、コンバイナ５２５の第１の非反転入力と信号通信により接続されている。

入力バッファ５１０の入力は、入力ビットストリームを受信するためのデコーダ５００の入力として利用可能である。デブロッキングフィルタ５６５の第１の出力は、出力ピクチャを出力するためのデコーダ５００の出力として利用可能である。

上記で言及したように、本発明の原理は、ビデオエンコーダおよびデコーダについての大きなブロックにつきイントラ予測を信号伝達する方法および装置を対象とする。また上記で言及したように、本発明の原理を適用できる大きなブロックは、３２×３２と等しいか、それより大きいサイズのブロックを意味するように定義される。

ある実施形態においては、言及を容易にするために、イントラ予測の信号伝達を以下の２つの部分に分割する。ｓｉｐ＿ｔｙｐｅ（空間イントラ・パーティション・タイプであって、ＩＮＴＲＡ４×４，ＩＮＴＲＡ８×８，ＩＮＴＲＡ１６×１６等であってもよい）、および各ｓｉｐ＿ｔｙｐｅ内のイントラ予測モード（ｉｎｔｒａ＿ｐｒｅｄ＿ｍｏｄｅ）（例えば、ＩＮＴＲＡ４×４およびＩＮＴＲＡ８×８内の９つのイントラ予測モードなど）である。特定の実施形態に関連してより詳細には、本発明の原理に関する以下の３つのルールを提案する。（１）基本的符号化単位を選択し、（２）最大イントラ予測タイプから分割すること、あるいは基本的符号化単位から結合することにより、階層的なレイヤイントラ予測を可能にし、（３）各ｓｉｐ＿ｔｙｐｅについて、最も頻繁に使用されるイントラ予測モード（ｉｎｔｒａ＿ｐｒｅｄ＿ｍｏｄｅ）に対し、より高い優先度を割り当てる。ルール（１）に関しては、基本的符号化単位について複数のｓｉｐ＿ｔｙｐｅ（空間イントラ・パーティション・タイプ）を認める。

ある実施形態においては、基本的符号化単位を１６×１６に設定する。この符号化単位では、ｓｉｐ＿ｔｙｐｅ（空間イントラ・パーティション・タイプ）をＩＮＴＲＡ４×４，ＩＮＴＲＡ８×８，ＩＮＴＲＡ１６×１６とすることができる。さらに図６に示すような階層的なレイヤイントラ予測を可能にする。

図６を参照すると、本発明の原理を適用できる例示的階層的パーティションは、参照番号６００により全体的に示されている。この実施形態においては、最大ブロックサイズが６４×６４に設定されている場合、階層的なレイヤイントラ予測を可能にするために、「信号伝達の分割」を利用する。すなわち、ある実施形態では、ｉｎｔｒａ６４＿ｆｌａｇを加える。ｉｎｔｒａ６４＿ｆｌａｇが１に等しい場合は、ＩＮＴＲＡ６４×６４が使用される。あるいはｉｎｔｒａ６４＿ｆｌａｇが０に等しい場合は、６４×６４ブロック６１１を４つの３２×３２ブロック６２１に分割する。各３２×３２ブロック６２１については、ｉｎｔｒａ３２＿ｆｌａｇを加える。ｉｎｔｒａ３２＿ｆｌａｇが１に等しい場合は、ＩＮＴＲＡ３２×３２が使用される。あるいはｉｎｔｒａ３２＿ｆｌａｇが０に等しい場合は、１６×１６基本的符号化単位で認められるすべてのｓｉｐ＿ｔｙｐｅ（空間イントラ・パーティション・タイプ）が（すなわち３２×３２ブロック６２１に関して）ここでも認められる。ＩＮＴＲＡ１６×１６のイントラ予測モード（ｉｎｔｒａ＿ｐｒｅｄ＿ｍｏｄｅ）については、ＤＣモード、方向モードがあり、後者はモード情報を送信することにより、異なるタイプの方向予測を可能にしている。よって、３２×３２イントラ予測ブロック６２１は、更に４つの１６×１６イントラ予測ブロック６３１に分割できる。４つの１６×１６イントラ予測ブロック６３１のうち１つ以上は、更にＤＣモード（図示せず）、１６×１６モード６４１、８×８モード６５１，４×４モード６６１に分割できる。この実施形態においては、以下の４つの１６×１６イントラ予測モード、すなわちＤＣ、水平（ＨＯＲ）、垂直（ＶＥＲ）、多方向（Ｍｕｌｔｉ−ＤＩＲ）を有すると仮定する。イントラ予測モード（ｉｎｔｒａ＿ｐｒｅｄ＿ｍｏｄｅ）は、各モードの優先度を考慮して信号伝達される。ＩＮＴＲＡ１６×１６においては、ＤＣモードが他のモードより頻繁に使用されるため、ＩＮＴＲＡ１６×１６の前にｓｉｐ＿ｔｙｐｅ（空間イントラ・パーティション・タイプ）テーブルにＩＮＴＲＡ１６×１６＿ＤＣを加える。そして、ＩＮＴＲＡ１６×１６についてのイントラ予測モード（ｉｎｔｒａ＿ｐｒｅｄ＿ｍｏｄｅ）の最優先モード（ｍｏｓｔ＿ｐｒｏｂａｂｌｅ＿ｍｏｄｅ）表示を削除する。その代わりに他の３つのモード（１６×１６，８×８，４×４）が確実に表示される。

シンタックス
表２および表３にこの実施形態に関するシンタックスの具体例を記述する。特に表２は、本発明の原理の実施形態に従った１６×１６符号化ユニットについてのｓｉｐ ｔｙｐｅ（空間イントラ・パーティション・タイプ）の例示的仕様を示し、表３は、本発明の原理の実施形態に従った例示的ＩＮＴＲＡ１６×１６予測モードを示している。ＩＮＴＲＡ３２×３２／ＩＮＴＲＡ６４×６４については、ＩＮＴＲＡ１６×１６と同一のモードが使用される。信号伝達については、ＤＣが最も頻繁に使用されるため、最優先モード（ｍｏｓｔ＿ｐｒｏｂａｂｌｅ＿ｍｏｄｅ）表示をｉｎｔｒａ３２＿ＤＣ＿ｆｌａｇおよびｉｎｔｒａ６４＿ＤＣ ｆｌａｇで置き換える。そして他のイントラ予測モード（ｉｎｔｒａ＿ｐｒｅｄ＿ｍｏｄｅ）を確実に符号化する。

ＩＮＴＲＡ４×４およびＩＮＴＲＡ８×８についてのイントラ予測モード（ｉｎｔｒａ＿ｐｒｅｄ＿ｍｏｄｅ）信号伝達は、ＭＰＥＧ―４ ＡＶＣ規格におけるのと全く同様に実行することができるため、いずれの表にもこれらのモードは挙げないこととする。

表４は、本発明の原理の実施形態により、例示的マクロブロックレイヤシンタックスを示している。

表４の一部のシンタックス要素のセマンティクスは以下の通りである。

１に等しいＩｎｔｒａ６４＿ｆｌａｇは、ＩＮＴＲＡ６４×６４が使用されることを指定している。０と等しいＩｎｔｒａ６４＿ｆｌａｇは、６４×６４の大きなブロックが３２×３２の区画に更に分割されることを指定している。

１に等しいＩｎｔｒａ６４＿ＤＣ＿ｆｌａｇは、ＩＮＴＲＡ６４×６４についてのｉｎｔｒａ＿ｐｒｅｄ＿ｍｏｄｅ（イントラ予測モード）がＤＣモードであることを指定している。０と等しいＩｎｔｒａ６４＿ＤＣ＿ｆｌａｇは、ＩＮＴＲＡ６４×６４につき、ｉｎｔｒａ＿ｐｒｅｄ＿ｍｏｄｅ（イントラ予測モード）がＤＣモードではないことを指定している。

ｉｎｔｒａ＿ｐｒｅｄ＿ｍｏｄｅ＿６４は、ＩＮＴＲＡ６４×６４につき（ＤＣモードを含まない）イントラ予測モードを指定している。

Ｉｎｔｒａ６４＿ｍｕｌｔｉｄｉｒ＿ｉｎｄｅｘは、ＩＮＴＲＡ６４×６４のＭｕｌｔｉ＿Ｄｉｒモードにつき角度の指数を指定している。

１に等しいｉｎｔｒａ３２＿ｆｌａｇ[ｉ]は、ＩＮＴＲＡ３２×３２が、ｉ番目の３２×３２の大きなブロックに使用されることを指定している。０に等しいＩｎｔｒａ３２＿ｆｌａｇ[ｉ]は、ｉ番目の３２×３２の大きなブロックが、更に１６×１６のパーティションに更に分割されることを指定している。

１に等しいｉｎｔｒａ３２＿ＤＣ＿ｆｌａｇ[ｉ]は、ｉｎｔｒａ＿ｐｒｅｄ＿ｍｏｄｅ（イントラ予測モード）が、ｉ番目の３２×３２のブロックにつき、ＩＮＴＲＡ３２×３２のためのＤＣモードであることを指定している。０に等しいｉｎｔｒａ３２＿ＤＣ＿ｆｌａｇ[ｉ]は、ｉ番目の３２×３２ブロックにつき、ｉｎｔｒａ＿ｐｒｅｄ＿ｍｏｄｅ（イントラ予測モード）が、ＩＮＴＲＡ３２×３２のためのＤＣモードではないことを指定している。

ｉｎｔｒａ＿ｐｒｅｄ＿ｍｏｄｅ＿３２[ｉ]は、ｉ番目の３２×３２の大きなブロックにつき、ＩＮＴＲＡ３２×３２のための（ＤＣモードを含まない）イントラ予測モードを指定している。

Ｉｎｔｒａ３２＿ｍｕｌｔｉｄｉｒ＿ｉｎｄｅｘは、ＩＮＴＲＡ３２×３２のＭｕｌｔｉ＿Ｄｉｒ（多方向）モードにつき角度の指数を指定している。

ｓｉｐ＿ｔｙｐｅ[ｉ]は、ｉ番目の１６×１６のブロックの基本的ブロック符号化単位についての空間イントラ・パーティション・タイプを指定している。

Ｉｎｔｒａ＿ｐｒｅｄ＿ｍｏｄｅ＿１６[ｉ]は、ｉ番目の１６×１６のブロックにつき、ＩＮＴＲＡ１６×１６のための（ＤＣモードを含まない）イントラ予測モードを指定している。

Ｉｎｔｒａ１６＿ｍｕｌｔｉｄｉｒ＿ｉｎｄｅｘは、ｉ番目の１６×１６のブロックにつき、ＩＮＴＲＡ１６×１６のＭｕｌｔｉ＿Ｄｉｒモードについての角度の指数を指定している。

他の実施形態においては適宜、大きなブロック単位を３２×３２または６４×６４であるように選択する。選択は、１つ以上のハイレベル・シンタックス要素を使用して信号伝達することができる。ある実施形態において３２×３２が選択される場合、６４×６４に関連するすべてのシンタックスを単に削除するだけである。

他の実施形態では、階層的なレイヤイントラ予測は、基本的符号化単位から結合することを伴う場合がある。例えば、最大ブロック単位が６４×６４であり、基本的符号化単位が１６×１６の場合、「一つの６４×６４のブロック内の１６×１６のブロックのすべてが１６×１６符号化タイプである場合」を表示するのに、一つのフラグ（ｉｓ＿ａｌｌ＿１６×１６＿ｃｏｄｉｎｇ）を使用する。（ｉｓ＿ａｌｌ＿１６×１６＿ｃｏｄｉｎｇ）が１に等しい場合は、これは、１６×１６符号化タイプが使用されることを示しており、信号伝達を中止する。他の場合は、一つの６４×６４のブロック内の３２×３２のブロックのすべてが３２×３２符号化タイプである場合を表示するのに、一つのフラグ（ｉｓ＿ａｌｌ＿３２×３２＿ｃｏｄｉｎｇ）を使用する。（ｉｓ＿ａｌｌ＿３２×３２＿ｃｏｄｉｎｇ）が１に等しい場合は、これは、一つの６４×６４のブロック内の３２×３２のブロックのすべてが３２×３２符号化タイプであることを示している。他の場合は、（ｉｓ＿ａｌｌ＿３２×３２＿ｃｏｄｉｎｇ）および（ｉｓ＿ａｌｌ＿１６×１６＿ｃｏｄｉｎｇ）が０に等しい場合は、これは、ＩＮＴＲＡ６４×６４が使用されることを示している。

他の実施形態では、１６×１６以上のサイズのブロック単位（ｌａｒｇｅ＿ｓｉｐ＿ｔｙｐｅ）につきＳＩＰ ｔｙｐｅ（空間イントラ・パーティション・タイプ）を導入する。３つのタイプは以下を指す：ｌａｒｇｅ＿ｉｎｔｒａ＿１６×１６；ｌａｒｇｅ＿ｉｎｔｒａ＿３２×３２；ｌａｒｇｅ＿ｉｎｔｒａ＿６４×６４である。ｌａｒｇｅ＿ｉｎｔｒａ＿１６×１６は、一つの大きなブロック内のすべての１６×１６のブロックは、１６×１６符号化タイプであることを意味している。ｌａｒｇｅ＿ｉｎｔｒａ＿３２×３２は、一つの大きなブロック内のすべての３２×３２のブロックは、３２×３２符号化タイプであることを意味している。ある実施形態においては、ｌａｒｇｅ＿ｉｎｔｒａ＿３２×３２は、上記の実施形態とｉｎｔｒａ３２＿ｆｌａｇと共に組合せることにより、階層的なイントラ予測が可能になる。ｌａｒｇｅ＿ｉｎｔｒａ＿６４×６４は、一つの大きなブロック内のすべての６４×６４のブロックは、ＩＮＴＲＡ６４×６４として符号化されることを意味する。

他の実施形態においては、複数のｓｉｐ／ｍｏｄｅテーブルを導入することができる。テーブルは、エンコーダおよびデコーダの双方に事前に格納することができ、あるいはテーブルはユーザ指定であってもよく、１つ以上のハイレベル・シンタックス要素を使用して送信できる。表５は、本発明の原理一つの実施形態に従って例示的マクロブロックレイヤシンタックスを示している。

表５の一部のシンタックス要素のセマンティクスは以下の通りである。

１に等しい（ｉｓ＿ａｌｌ＿１６×１６＿ｃｏｄｉｎｇ）は、一つの大きなブロック内のすべての１６×１６のブロックは、１６×１６符号化タイプにより符号化されることを指定している。０に等しい（ｉｓ＿ａｌｌ＿１６×１６＿ｃｏｄｉｎｇ）は、大きなブロックは１６×１６符号化タイプにより符号化されないことを指定している。

１に等しい（ｉｓ＿ａｌｌ＿３２×３２＿ｃｏｄｉｎｇ）は、一つの大きなブロック内のすべての３２×３２のブロックは、３２×３２符号化タイプにより符号化されることを指定している。０に等しい（ｉｓ＿ａｌｌ＿３２×３２＿ｃｏｄｉｎｇ）は、大きなブロックが３２×３２符号化タイプにより符号化されないことを指定している。

図７Ａおよび７Ｂを参照すると、これらの図は共に、大きなブロックについてのイントラ予測を信号伝達することにより、大きなブロックについてのピクチャデータを符号化する例示的方法を表しており、全体的に参照番号７００により示されている。当該方法７００は、制御を機能ブロック７１０に渡す開始ブロック７０５を含んでいる。機能ブロック７１０は初期設定を行い、制御をループ端ブロック７１５に渡す。ループ端ブロック７１５は、６４×６４ブロック（すなわち６４×６４のブロックサイズを有するブロック）をループ（以下「ループ１」ともいう）にかけ、制御を機能ブロック７８５およびループ端ブロック７２０に渡す。

機能ブロック７８５は、Ｉｎｔｒａ６４×６４モード決定を行い、Ｉｎｔｒａ６４＿ＤＣ ｆｌａｇをＲＤ６４（すなわち、Ｉｎｔｒａ６４×６４モード決定から生じるレート歪み）に基づいて設定し、制御を決定ブロック７７０に渡す。

ループ端ブロック７２０は、４つの３２×３２ブロック（すなわち３２×３２のブロックサイズを有し、現６４×６４ブロックがループ１により処理されることにより得られる４つのブロック）をループ（以下「ループ２」ともいう）にかけ、制御ブロック７９０およびループ端ブロック７２５に制御を渡す。

機能ブロック７９０は、Ｉｎｔｒａ３２×３２モード決定を行い、Ｉｎｔｒａ３２＿ＤＣ ｆｌａｇをＲＤ３２（すなわち、Ｉｎｔｒａ３２×３２モード決定から生じるレート歪み）に基づいて設定し、制御を決定ブロック７５０に渡す。

ループ端ブロック７２５は、４つの１６×１６ブロック（すなわち１６×１６のブロックサイズを有し、現３２×３２ブロックがループ２により処理されることにより得られる４つのブロック）をループ（以下「ループ３」ともいう）にかけ、機能ブロック７３０および機能ブロック７３５に制御を渡す。

機能ブロック７３０は、Ｉｎｔｒａ１６×１６＿ＤＣモードを判定し、制御を機能ブロック７４０に渡す。機能ブロック７３５は、他の１６×１６モード（すなわちＩｎｔｒａ１６×１６＿ＤＣ以外）およびそれ以下のモード（例えば、８×８，４×４等）を判定し、制御を機能ブロック７４０に渡す。

機能ブロック７４０は、ＲＤ１６（すなわち、ｉｎｔｒａ１６×１６モード決定から生じるレート歪み）に基づいて、１６×１６モード決定を行い、次に（４つの１６×１６ブロックにより符号化された場合の３２×３２ブロック全体の全レート歪みを示す）ＴｏｔＲＤ１６を得るために、各１６×１６ブロックのＲＤ１６を蓄積し、制御をループ端ブロック７４５に渡す。ループ端ブロック７４５は、１６×１６ブロックのループ（すなわち「ループ３」）を閉じ、決定ブロック７５０に制御を渡す。

決定ブロック７５０は、ＲＤ３２＜ＴｏｔＲＤ１６か否か（すなわち、現３２×３２ブロックについてのレート歪コストが、現３２×３２ブロックから得られた４つの１６×１６ブロックについての全レート歪コストより少ないか否か）を判断する。そうであれば、制御が機能ブロック７５５に渡される。そうでない場合は、制御は機能ブロック７４２に渡される。

機能ブロック７５５は、１に等しいＩｎｔｒａ３２＿ｆｌａｇを設定し、機能ブロック７６０に制御を渡す。機能ブロック７４２は、０に等しいＩｎｔｒａ３２＿ｆｌａｇを設定し、機能ブロック７６０に制御を渡す。

機能ブロック７６０は、各３２×３２ブロックのＲＤ３２の蓄積をＴｏｔＲＤ３２に設定し、４つの３２×３２ブロックにより符号化された場合に全６４×６４ブロックの全レート歪を表示し、ループ端ブロック７６５に制御を渡す。ループ端ブロック７６５は、３２×３２ブロックのループ（すなわちループ２）を閉じ、決定ブロック７７０に制御を渡す。

決定ブロック７７０は、ＲＤ６４＜ＴｏｔＲＤ３２か否か（すなわち、現６４×６４ブロックについてのレート歪コストが、現６４×６４ブロックから得られた４つの３２×３２ブロックについての全レート歪コストより少ないか否か）を判断する。そうであれば、制御が機能ブロック７７５に渡される。そうでない場合は、制御は機能ブロック７８０に渡される。

機能ブロック７７５は、１に等しいＩｎｔｒａ６４＿ｆｌａｇを設定し、ループ端ブロック７９５に制御を渡す。機能ブロック７８０は、０に等しいＩｎｔｒａ６４＿ｆｌａｇを設定し、機能ブロック７９５に制御を渡す。

機能ブロック７９５は、６４×６４ブロックのループ（すなわちループ１）を閉じ、機能ブロック７９７に制御を渡す。機能ブロック７９７は、フラグ、イントラ予測モード（ｉｎｔｒａ＿ｐｒｅｄ＿ｍｏｄｅ）、残余をエントロピー符号化し、終了ブロック９９に制御を渡す。

図８Ａおよび図８Ｂを参照すると、これらの図は共に、イントラ予測が大きなブロックに適用されるべきと決定することにより、大きなブロックについてピクチャデータを復号化する例示的方法を表しており、全体的に参照番号８００により示されている。当該方法８００は、機能ブロック８０８に制御を渡す開始ブロック８０５を含んでいる。機能ブロック８０８はデコーダを初期化した後、機能ブロック８１０に制御を渡す。機能ブロック８１０はビットストリームを構文解析し、ループ端ブロック８１５に制御を渡す。ループ端ブロック８１５は６４×６４ブロックをループ（以下「ループ１」）にかけ、決定ブロック８２０に制御を渡す。決定ブロック８２０は、Ｉｎｔｒａ６４＿ｆｌａｇが１に等しく設定されているか否かを判断する。そうであれば、制御が機能ブロック８８５に渡される。そうでない場合は、制御はループ端ブロック８２５に渡される。

機能ブロック８８５は、ｉｎｔｒａ６４＿ＤＣ ｆｌａｇが１に等しく設定されているか否かを判断する。そうであれば、制御が機能ブロック８８７に渡される。そうでない場合は、制御は機能ブロック８８８に渡される。機能ブロック８８７は、ｉｎｔｒａ６４×６４ＤＣ予測を行った後、機能ブロック８９０に制御を渡す。機能ブロック８８８は、ｉｎｔｒａ６４×６４ＤＣモード以外のｉｎｔｒａ６４×６４予測を行った後、制御ブロック８９０に制御を渡す。機能ブロック８９０は、現６４×６４ブロックを復号化し、ループ端ブロック８８０に制御を渡す。ループ端ブロック８８０は、６４×６４ブロックのループ（すなわちループ１）を閉じ、終了ブロック８９９に制御を渡す。

ループ端ブロック８２５は、４つの３２×３２ブロックをループ（以下「ループ２」という）にかけ、決定ブロック８３０に制御を渡す。決定ブロック８３０は、Ｉｎｔｒａ３２＿ｆｌａｇが１に等しいか否かを判断する。そうであれば、制御は機能ブロック８３５に渡される。そうでない場合は、制御はループ端ブロック８４５に渡される。

機能ブロック８３５は、Ｉｎｔｒａ３２＿ＤＣ＿ｆｌａｇが１に等しいか否かを判断する。そうであれば、制御は機能ブロック８３７に渡される。そうでない場合は、制御は機能ブロック８３８に渡される。機能ブロック８３７は、ｉｎｔｒａ３２×３２ＤＣ予測を行い、制御を機能ブロック８４０に渡す。機能ブロック８３８は、ｉｎｔｒａ３２×３２ＤＣモード以外のイントラ予測を行った後、機能ブロック８４０に制御を渡す。機能ブロック８４０は、３２×３２ブロックを復号化し、ループ端ブロック８７５に制御を渡す。

ループ端ブロック８７５は、３２×３２ブロックのループ（すなわちループ２）を閉じ、ループ端ブロック８８０に制御を渡す。

ループ端ブロック８４５は、４つの１６×１６ブロックをループ（以下「ループ３」という）にかけ、決定ブロック８５０に制御を渡す。決定ブロック８５０は、ｓｉｐ＿ｔｙｐｅ（空間イントラ・パーティション・タイプ）＝Ｉｎｔｒａ１６＿ＤＣであるか否かを判断する。そうであれば、制御は機能ブロック８５５に渡される。そうでない場合は、制御は機能ブロック８６０に渡される。

機能ブロック８５５は、Ｉｎｔｒａ１６×１６＿ＤＣモード予測を行い、機能ブロック８６５に制御を渡す。機能ブロック８６０は、他のイントラ予測モード（すなわち、Ｉｎｔｒａ１６×１６＿ＤＣモード以外）を使用してモード予測を行い、機能ブロック８６５に制御を渡す。

機能ブロック８６５は１６×１６ブロックを復号化し、ループ端ブロック８７０に制御を渡す。ループ端ブロック８７０は、１６×１６ブロックのループ（すなわちループ３）を閉じ、ループ端ブロック８７５に制御を渡す。

本発明の多くの付随する利点／特徴の幾つかに関する記載がなされており、その一部は上述されている。例えば、一つの利点／特徴は、装置が、少なくとも一つの大きなブロックにつき、イントラ予測を信号伝達することにより、ピクチャ内の少なくとも一つのブロックについてのピクチャデータを符号化するビデオエンコーダを有しているという点である。イントラ予測は、基本的符号化単位サイズを選択し、基本的符号化単位サイズについての単一の空間イントラ予測タイプを割り当てることにより信号伝達される。単一の空間イントラ・パーティション・タイプは、複数の空間イントラ・パーティション・タイプから選択可能である。少なくとも一つの大きなブロックは、基本的符号化単位のブロックサイズより大きい大きなブロックサイズを有する。イントラ予測は、階層的なレイヤイントラ予測であり、大きなブロックサイズから基本的符号化単位サイズに分割し、基本的符号化単位サイズから大きなブロックサイズに結合することの少なくとも一つにより、少なくとも一つの大きなブロックにつき実行される。

他の利点／特徴は、装置が上記したビデオエンコーダを有し、複数の空間イントラ・パーティション・タイプの各々については、複数の利用可能なイントラ予測モードのうち最も頻繁に使用される特定のイントラ予測モードに対し、より高い優先度が割り当てられる、という点である。

更にもう一つの利点／特徴は、装置が上記したビデオエンコーダを有し、大きなブロックサイズが適宜、選択されるという点である。

更にもう一つの利点／特徴は、装置が上記したビデオエンコーダを有し、信号伝達は、１つ以上のハイレベル・シンタックス要素を使用して行われる、という点である。

また他の利点／特徴は、装置が上記したビデオエンコーダを有し、空間イントラ・パーティション・タイプテーブルおよびイントラ予測モードテーブルの少なくとも一つが事前に格納され、ビデオエンコーダにより使用され、少なくとも一つの大きなブロックを符号化する、という点である。空間イントラ・パーティション・タイプテーブルおよびイントラ予測モードテーブルの少なくとも一つは、事前に格納され、対応するビデオデコーダにより使用され、少なくとも一つの大きなブロックを復号化するように構成されている。

更に他の利点／特徴は、装置が上記したビデオエンコーダを有し、空間イントラ・パーティション・タイプテーブルおよびイントラ予測モードテーブルの少なくとも一つがビデオエンコーダにより使用され、少なくとも一つの大きなブロックを符号化し、かつ一つ以上のハイレベル・シンタックス要素を使用して、ビデオエンコーダにより送信される、という点である。

本発明の原理の上記および他の特徴および利点は、本明細書に記載された教示に基づき、関連する技術分野の当業者により容易に確認できる。本発明の原理の教示は、様々な形態のハードウェア、ソフトウェア、ファームウェア、専用プロセッサまたはこれらの組合せにより実施できる。

最も好ましくは、本発明の原理の教示は、ハードウェアおよびソフトウェアの組合せとして実施される。さらにソフトウェアは、プログラム記憶装置上で実体的に具現化されるアプリケーションプログラムとして実施されてもよい。アプリケーションプログラムは、何らかの適切なアーキテクチャを有するマシンにアップロードされ、そのマシンによって実行されてもよい。好ましくは、マシンは１つ以上の中央処理装置（ＣＰＵ）、ランダムアクセスメモリ（ＲＡＭ）、および入力／出力（Ｉ／Ｏ）インターフェース等のハードウェアを有するコンピュータ・プラットフォーム上で実施される。コンピュータ・プラットフォームには、オペレーティングシステムおよびマイクロインストラクションコードを含んでいてもよい。本明細書に記載される種々の処理および機能は、マイクロインストラクションコードの一部、アプリケーションプログラムの一部、またはそのいずれの組合せであってもよく、ＣＰＵにより実行されるものであってもよい。また他の種々の周辺装置は、補助データ記憶装置および印刷装置等のコンピュータ・プラットフォームに接続されていてもよい。

添付図面に記載された構成システム要素および方法の一部は、ソフトウェアによって好適に実施されるため、システム構成要素間又はプロセス機能ブロック間の実際の接続は、本発明の原理がプログラミングされる態様によって異なる場合があることが理解されるべきである。本明細書に記載された教示を前提とすると、当業者は、本発明の原理のこれらおよび類似の実装または構造を予測することができるであろう。

例示的実施形態が添付の図面を参照して本明細書中で記載されてきたが、当然に、本発明の原理はこれらの厳密な実施形態に限られず、様々な変更及び改変が、本発明の原理の範囲及び趣旨から逸脱することなく、当該実施形態において当業者によって行われ得る。全てのこのような変更及び改変は、添付の特許請求の範囲に記載されている本発明の原理の範囲内に包含されることが意図される。

Claims (19)

1. ピクチャ内の少なくとも一つの大きなブロックにつき、イントラ予測が実行されることを決定することにより、前記少なくとも一つの大きなブロックのためのピクチャデータを復号化するステップを備える、ビデオデコーダにおける復号化方法であって、
   前記少なくとも一つの大きなブロックは、基本的符号化単位サイズより大きい、３２×３２以上の大きなブロックサイズを有し、
   前記イントラ予測は、階層的なレイヤイントラ予測であり、前記少なくとも一つの大きなブロックにつき、
   前記大きなブロックを前記基本的符号化単位サイズに至るまで階層的に分割するように、前記大きなブロックが４つの同一のサイズのサブブロックにさらに分割されるかどうかを規定する少なくとも一つのバイナリ分割信号伝達シンタックス要素を復号化するステップと、
   少なくとも一つの基本的符号化単位サイズのブロックについて、複数の空間イントラ・パーティション・タイプから決定可能である、単一の空間イントラ・パーティション・タイプを復号化するステップと、を含む、前記復号化方法。
2. 基本的符号化単位サイズのブロックを大きなサイズのブロックに結合するかどうかを規定する少なくとも一つのバイナリ結合信号伝達シンタックス要素を復号化するステップをさらに含む、請求項１に記載の方法。
3. 空間イントラ・パーティション・タイプテーブルおよびイントラ予測モードテーブルの少なくとも一つが事前に格納されビデオデコーダにより使用されて、前記少なくとも一つの大きなブロックを復号化する、請求項１に記載の方法。
4. 空間イントラ・パーティション・タイプテーブルおよびイントラ予測モードテーブルの少なくとも一つは、一つ以上のハイレベル・シンタックス要素を使用して前記ビデオデコーダにより受信され、前記ビデオデコーダにより使用されて前記少なくとも一つの大きなブロックを復号化する、請求項１に記載の方法。
5. ピクチャ内の少なくとも一つの大きなブロックにつき、イントラ予測が実行されることを決定することにより、前記少なくとも一つの大きなブロックのためのピクチャデータを符号化するステップを備える、ビデオエンコーダにおける符号化方法であって、
   前記少なくとも一つの大きなブロックは、基本的符号化単位サイズより大きい、３２×３２以上の大きなブロックサイズを有し、
   前記イントラ予測は、階層的なレイヤイントラ予測であり、前記少なくとも一つの大きなブロックにつき、
   前記大きなブロックを前記基本的符号化単位サイズに至るまで階層的に分割するように、前記大きなブロックが４つの同一のサイズのサブブロックにさらに分割されるかどうかを規定する少なくとも一つのバイナリ分割信号伝達シンタックス要素を符号化するステップと、
   少なくとも一つの基本的符号化単位サイズのブロックについて、複数の空間イントラ・パーティション・タイプから決定可能である、単一の空間イントラ・パーティション・タイプを符号化するステップと、を含む、前記符号化方法。
6. 基本的符号化単位サイズのブロックを大きなサイズのブロックに結合するかどうかを規定する少なくとも一つのバイナリ結合信号伝達シンタックス要素を符号化するステップをさらに含む、請求項５に記載の方法。
7. 空間イントラ・パーティション・タイプテーブルおよびイントラ予測モードテーブルの少なくとも一つが事前に格納され前記ビデオエンコーダにより使用されて、前記少なくとも一つの大きなブロックを符号化する、請求項５に記載の方法。
8. 空間イントラ・パーティション・タイプテーブルおよびイントラ予測モードテーブルの少なくとも一つは、一つ以上のハイレベル・シンタックス要素を使用して前記ビデオエンコーダにより符号化され、前記ビデオエンコーダにより使用されて前記少なくとも一つの大きなブロックを符号化する、請求項５に記載の方法。
9. ピクチャ内の少なくとも一つの大きなブロックにつき、イントラ予測が実行されることを決定することにより、前記少なくとも一つの大きなブロックのためのピクチャデータを復号化する手段を備えるビデオデコーダであって、
   前記少なくとも一つの大きなブロックは、基本的符号化単位サイズより大きい、３２×３２以上の大きなブロックサイズを有し、
   前記イントラ予測は、階層的なレイヤイントラ予測であり、前記少なくとも一つの大きなブロックにつき、
   前記大きなブロックを前記基本的符号化単位サイズに至るまで階層的に分割するように、前記大きなブロックが４つの同一のサイズのサブブロックにさらに分割されるかどうかを規定する少なくとも一つのバイナリ分割信号伝達シンタックス要素を復号化し、
   少なくとも一つの基本的符号化単位サイズのブロックについて、複数の空間イントラ・パーティション・タイプから決定可能である、単一の空間イントラ・パーティション・タイプを復号化するように構成された前記復号化する手段によって実行される、前記ビデオデコーダ。
10. 前記復号化する手段は、基本的符号化単位サイズのブロックをより大きなサイズのブロックに結合するかどうかを規定する少なくとも一つのバイナリ結合信号伝達シンタックス要素を復号化するようにさらに構成された、請求項９に記載のビデオデコーダ。
11. 空間イントラ・パーティション・タイプテーブルおよびイントラ予測モードテーブルの少なくとも一つが事前に格納され前記ビデオデコーダにより使用されて、前記少なくとも一つの大きなブロックを復号化する、請求項９に記載のビデオデコーダ。
12. 空間イントラ・パーティション・タイプテーブルおよびイントラ予測モードテーブルの少なくとも一つは、一つ以上のハイレベル・シンタックス要素を使用して前記ビデオデコーダにより受信され、前記ビデオデコーダにより使用されて前記少なくとも一つの大きなブロックを復号化する、請求項９に記載のビデオデコーダ。
13. ピクチャ内の少なくとも一つの大きなブロックにつき、イントラ予測が実行されることを決定することにより、前記少なくとも一つの大きなブロックのためのピクチャデータを符号化する手段を備えるビデオエンコーダであって、
    前記少なくとも一つの大きなブロックは、基本的符号化単位サイズより大きい、３２×３２以上の大きなブロックサイズを有し、
    前記イントラ予測は、階層的なレイヤイントラ予測であり、前記少なくとも一つの大きなブロックにつき、
    前記大きなブロックを前記基本的符号化単位サイズに至るまで階層的に分割するように、前記大きなブロックが４つの同一のサイズのサブブロックにさらに分割されるかどうかを規定する少なくとも一つのバイナリ分割信号伝達シンタックス要素を符号化し、
    少なくとも一つの基本的符号化単位サイズのブロックについて、複数の空間イントラ・パーティション・タイプから決定可能である、単一の空間イントラ・パーティション・タイプを符号化するように構成された前記符号化する手段によって実行される、前記ビデオエンコーダ。
14. 前記符号化する手段は、基本的符号化単位サイズのブロックを大きなサイズのブロックに結合するかどうかを規定する少なくとも一つのバイナリ結合信号伝達シンタックス要素を符号化するようにさらに構成されている、請求項１３に記載のビデオエンコーダ。
15. 空間イントラ・パーティション・タイプテーブルおよびイントラ予測モードテーブルの少なくとも一つが事前に格納され前記ビデオエンコーダにより使用されて、前記少なくとも一つの大きなブロックを符号化する、請求項１３に記載のビデオエンコーダ。
16. 空間イントラ・パーティション・タイプテーブルおよびイントラ予測モードテーブルの少なくとも一つは、一つ以上のハイレベル・シンタックス要素を使用して前記ビデオエンコーダにより符号化され、前記ビデオエンコーダにより使用されて前記少なくとも一つの大きなブロックを符号化する、請求項１３に記載のビデオエンコーダ。
17. ピクチャ内の少なくとも一つの大きなブロックにつき、イントラ予測が実行されることを決定することにより得られる、前記少なくとも一つの大きなブロックを表す符号化されたピクチャデータを送信する手段であって、前記少なくとも一つの大きなブロックは、基本的符号化単位サイズより大きい、３２×３２以上の大きなブロックサイズを有し、前記イントラ予測は、階層的なレイヤイントラ予測である、前記符号化されたピクチャデータを送信する手段と、
    前記大きなブロックを前記基本的符号化単位サイズに至るまで階層的に分割するように、前記大きなブロックが４つの同一のサイズのサブブロックにさらに分割されるかどうかを規定する少なくとも一つのバイナリ分割信号伝達シンタックス要素を送信する手段と、
    少なくとも一つの基本的符号化単位サイズのブロックについて、複数の空間イントラ・パーティション・タイプから決定可能である、単一の空間イントラ・パーティション・タイプを表す符号化されたデータを送信する手段と、を含む、送信機。
18. 基本的符号化単位サイズのブロックを大きなサイズのブロックに結合するかどうかを規定する少なくとも一つのバイナリ結合信号伝達シンタックス要素を送信する手段をさらに含む、請求項１７に記載の送信機。
19. 前記少なくとも一つの大きなブロックを符号化するために使用される、一つ以上のハイレベル・シンタックス要素において符号化される空間イントラ・パーティション・タイプテーブルおよびイントラ予測モードテーブルを表す符号化されたデータを送信する手段をさらに含む、請求項１７に記載の送信機。

Images