ES2727033T3 - Método para compartir puertos de entrada y salida - Google Patents

Método para compartir puertos de entrada y salida Download PDF

Info

Publication number
ES2727033T3
ES2727033T3 ES12150641T ES12150641T ES2727033T3 ES 2727033 T3 ES2727033 T3 ES 2727033T3 ES 12150641 T ES12150641 T ES 12150641T ES 12150641 T ES12150641 T ES 12150641T ES 2727033 T3 ES2727033 T3 ES 2727033T3
Authority
ES
Spain
Prior art keywords
inverter
data
input
slave
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES12150641T
Other languages
English (en)
Inventor
Jong Wook Jeon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LS Electric Co Ltd
Original Assignee
LSIS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSIS Co Ltd filed Critical LSIS Co Ltd
Application granted granted Critical
Publication of ES2727033T3 publication Critical patent/ES2727033T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/493—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel
    • G—PHYSICS
    • G08—SIGNALLING
    • G08G—TRAFFIC CONTROL SYSTEMS
    • G08G1/00—Traffic control systems for road vehicles
    • G08G1/09—Arrangements for giving variable traffic instructions
    • G08G1/095—Traffic lights
    • G—PHYSICS
    • G08—SIGNALLING
    • G08G—TRAFFIC CONTROL SYSTEMS
    • G08G1/00—Traffic control systems for road vehicles
    • G08G1/07—Controlling traffic signals
    • G08G1/075—Ramp control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Programmable Controllers (AREA)

Abstract

Un método para compartir, mediante un inversor maestro (10), los puertos de entrada y salida en un sistema que comprende el inversor maestro (10) que incluye una primera unidad interfaz (11) y un inversor esclavo (20) que incluye una segunda unidad interfaz (21), donde la primera unidad interfaz (11) se conecta a la segunda unidad interfaz (21), el método se caracteriza por: - almacenar los datos que se usan por el inversor maestro (10) y los datos que se usan por el inversor esclavo (20) en el inversor maestro (10); - transmitir, por el inversor maestro (10), una trama de solicitud que solicita el uso de un puerto de salida del inversor esclavo (20) al inversor esclavo (20); - transmitir, por el inversor maestro (10), los datos que se van a transmitir a través del puerto de salida del inversor esclavo (20) entre los datos almacenados hacia el inversor esclavo (20); y - recibir, por el inversor maestro (10), los datos del inversor esclavo (20) cuando hay datos que se usan por el inversor maestro (10) entre los datos recibidos a través de un puerto de entrada del inversor esclavo (20).

Description

DESCRIPCIÓN
Método para compartir puertos de entrada y salida
Antecedentes de la descripción
Campo
Las enseñanzas de acuerdo con las modalidades ilustrativas de esta presente descripción se refieren generalmente a un método para compartir puertos de entrada y salida, y más particularmente a un método para compartir puertos de entrada y salida configurados para su uso en un inversor que acciona un motor.
Antecedentes
Generalmente, un inversor para accionar un motor se monta con una variedad de puertos de entrada y salida que incluyen una entrada digital (DI), una salida digital (DO), una entrada analógica (AI), y una salida analógica (AO). La Figura 1 ilustra los puertos de entrada/salida de un inversor de acuerdo con la técnica anterior.
Con referencia a la Figura 1, un inversor (100) incluye los puertos DI1 a DI7 (110), un puerto DO1 (111) que es una salida del transistor, un puerto DO2 (112) que es una salida de relé, un puerto AI1 (113) que es una entrada de voltaje, un puerto AI2 (114) que es una entrada de voltaje, un puerto AO1 (115) que es una salida de voltaje, y un puerto AO2 (116) que es una salida de corriente. Además, el inversor (100) incluye una unidad interfaz (120) para comunicarse con un dispositivo exterior.
Los puertos de entrada/salida se usan para la retroalimentación de varios sensores (presión, posición, punto de contacto, temperatura, velocidad del flujo y flujo, etc.) para cada dispositivo o una salida de un medidor, y el número de puertos de entrada/salida requeridos y los tipos de puertos de entrada/salida requeridos varían por inversor incluso en un sistema. Además, cada inversor tiene una variedad de parámetros (por ejemplo, escala analógica, valor de desfase, etc.) de puertos de entrada/salida, y se configura para acoplarse al sistema.
La Figura 2 ilustra un sistema que usa dos inversores de acuerdo con la técnica anterior. Con referencia a la Figura 2, el sistema que usa dos inversores de acuerdo con la técnica anterior incluye el primer y segundo inversores (200, 300), un controlador de nivel superior (400) y un sensor (500). En el sistema antes mencionado, el primer inversor (200) recibe una señal del sensor (500), el controlador de nivel superior (400) y el segundo inversor (300) a través de un puerto AI (211), un puerto DI (212) y un puerto AI (213).
Mientras tanto, en un caso existe la necesidad de introducir otra señal al primer inversor (200) del sensor (500), en un módulo de entrada de extensión (230) montado convencionalmente. Sin embargo, existe la desventaja de que la adición del módulo de entrada de extensión (230) aumenta el costo, y el segundo inversor (300) se deja con un puerto de entrada superpuesto que conlleva a una desventaja que afecta el uso eficiente del dispositivo.
La materia anterior más cercana en el documento US6281664 B1 se refiere a un generador equipado con un inversor de doble voltaje que tiene dos sistemas inversores, y un aparato generador que tiene estos generadores conectados en paralelo.
El documento JP2008178236 se refiere a un aparato inversor provisto de la función de programación visual que puede hacer un movimiento de operación maestro/esclavo sin usar PLC, y se proporciona su aparato de programación. El documento US2003/025398A1 se refiere a un aparato inversor de conexión múltiple que tiene una pluralidad de inversores conectados para la multiplexación.
Resumen
La presente descripción se ha hecho para resolver las desventajas anteriores de la técnica anterior y por lo tanto un objeto de la presente descripción es proporcionar un método para compartir puertos de entrada y salida configurados para compartir puertos de entrada y salida conectando al menos dos inversores montados en un interruptor de circuito a través de las unidades de interfaz respectivas.
La presente invención proporciona un método para compartir puertos de entrada y salida de acuerdo con la reivindicación 1. Las modalidades preferidas se definen en las reivindicaciones dependientes.
Los temas técnicos a resolver por la presente descripción no se limitan a la descripción mencionada anteriormente, y cualquier otro problema técnico no mencionado hasta ahora se apreciará claramente a partir de la siguiente descripción por parte del experto en la materia. Es decir, la presente descripción se entenderá más fácilmente y otros objetos, características, detalles y ventajas de la misma resultarán más evidentes en el curso de la siguiente descripción explicativa, que se proporciona, sin pretender implicar ninguna limitación de la descripción, con referencia a los dibujos adjuntos.
Un objetivo de la invención es solucionar al menos uno o más de los problemas y/o desventajas anteriores en su totalidad o en parte y proporcionar al menos las ventajas descritas en la presente descripción. Para lograr al menos los objetos anteriores, en su totalidad o en parte, y de acuerdo con los propósitos del descripción, como se incorpora y se describe ampliamente, y en un aspecto general de la presente invención, se proporciona un método para compartir puertos de entrada/salida en un sistema formado con un inversor maestro que incluye una primera unidad interfaz y un inversor esclavo que incluye una segunda unidad interfaz, donde la primera y segunda unidades de interfaz están conectadas, el método comprende: transmitir datos a un puerto de salida del inversor esclavo al inversor esclavo; y recibir datos introducidos a un puerto de entrada del inversor esclavo.
Preferentemente, pero no necesariamente, el método comprende además transmitir una trama de solicitud que solicita el uso de un puerto de salida del inversor esclavo al inversor esclavo.
Preferentemente, pero no necesariamente, la trama de solicitud se transmite junto con los datos emitidos.
Preferentemente, pero no necesariamente, el método comprende además almacenar los datos introducidos y emitidos a través de los puertos de entrada/salida del inversor maestro y los puertos de entrada/salida del inversor esclavo.
Preferentemente, pero no necesariamente, los datos se almacenan por mapeo a los puertos de entrada/salida respectivos.
Preferentemente, pero no necesariamente, la etapa de transmitir los datos se realiza a través de la primera y la segunda unidades de interfaz.
Preferentemente, pero no necesariamente, la etapa de recibir datos se realiza a través de la primera y la segunda unidades de interfaz.
En otro aspecto general de la presente invención, se proporciona un método para compartir puertos de entrada/salida en un sistema formado con un inversor maestro que incluye una primera unidad interfaz y un inversor esclavo que incluye una segunda unidad interfaz, donde la primera y segunda unidades de interfaz están conectadas, el método comprende: emitir los datos transmitidos junto con una trama de solicitud a través del puerto de salida en un caso en el que el inversor maestro solicita la trama de solicitud que solicita el uso del puerto de salida; y transmitir los datos usados por el inversor maestro entre los datos recibidos a través del puerto de entrada al inversor maestro.
Preferentemente, pero no necesariamente, el método comprende además almacenar los datos introducidos y emitidos a través de los puertos de entrada/salida del inversor maestro y a través de los puertos de entrada/salida del inversor esclavo.
Preferentemente, pero no necesariamente, los datos se mapean mediante cada puerto de entrada/salida y se almacenan.
Preferentemente, pero no necesariamente, la etapa de transmitir datos incluye transmitir a través de la segunda unidad interfaz y la primera unidad interfaz.
El método para compartir los puertos de entrada/salida de acuerdo con la presente descripción tiene un efecto ventajoso en que los puertos de entrada/salida en un sistema pueden usarse al máximo, libres de una solicitud adicional del módulo de extensión, para permitir un uso efectivo del sistema y reducir la carga de costos adicionales.
Breve descripción de los dibujos
Los dibujos acompañantes, que se incluyen para proporcionar una comprensión adicional de la descripción y que se incorporan y constituyen una parte de esta solicitud, ilustran las modalidades ilustrativas de la descripción, y junto con la descripción sirven para explicar los principios de la descripción. En los dibujos:
La Figura 1 es una vista esquemática que ilustra los puertos de entrada/salida de un inversor de acuerdo con la técnica anterior;
La Figura 2 es una vista esquemática que ilustra un sistema que usa dos inversores de acuerdo con la técnica anterior; La Figura 3 es una vista esquemática que ilustra un sistema inversor de acuerdo con una modalidad ilustrativa de la presente descripción;
La Figura 4a es una vista esquemática que explica los datos almacenados en el almacenamiento de un inversor maestro de acuerdo con una modalidad ilustrativa de la presente descripción;
La Figura 4b es una vista esquemática que explica los datos almacenados en el almacenamiento de un inversor esclavo de acuerdo con una modalidad ilustrativa de la presente descripción;
La Figura 5 es un diagrama de flujo que ilustra un método para compartir puertos de entrada/salida en un inversor ejecutado por un controlador de un inversor maestro de acuerdo con una modalidad ilustrativa de la presente descripción; y
La Figura 6 es un diagrama de flujo que ilustra un método para compartir puertos de entrada/salida en un inversor ejecutado por un controlador de un inversor esclavo de acuerdo con una modalidad ilustrativa de la presente descripción.
Descripción detallada
Una modalidad ilustrativa se describirá más completamente en lo adelante con referencia a los dibujos acompañantes, en los que se muestran algunas modalidades ilustrativas. El presente concepto inventivo puede, sin embargo, llevarse a la práctica de muchas maneras diferentes y no debe limitarse a la modalidad ilustrativa de la presente invención. Más bien, esta modalidad ilustrativa se proporciona para que esta descripción sea exhaustiva y completa, y transmita completamente el alcance del presente concepto inventivo a los expertos en la técnica.
Se entenderá que cuando se hace referencia a un elemento como "encendido", "conectado a" o "acoplado a" otro elemento o capa, este puede encenderse, conectarse o acoplarse directamente al otro elemento o capa o pueden estar presentes elementos o capas intermedias. Por el contrario, cuando se hace referencia a un elemento como que está "encendido directamente", "conectado directamente" o "acoplado directamente" a otro elemento o capa, no hay elementos intermedios o capas presentes. Los números de referencia iguales se refieren a los mismos elementos a lo largo de la descripción.
Se entenderá que, aunque los términos primero, segundo, tercero, etc. pueden usarse en la presente descripción para describir varios elementos, componentes, regiones, capas y/o secciones, estos elementos, componentes, regiones, capas y/o secciones no deben limitarse por estos términos. Estos términos se usan solamente para distinguir un elemento, componente, región, capa o sección de otra región, capa o sección. Por lo tanto, un primer elemento, componente, región, capa o sección descrita más abajo puede denominarse como un segundo elemento, componente, región, capa o sección sin apartarse de las enseñanzas del presente concepto inventivo.
Como se usa en la presente descripción, las formas singulares "un", "una" y "el" pretenden incluir también las formas en plural, a menos que el contexto indique claramente lo contrario. Se entenderá además que los términos "comprende" y/o "que comprende," cuando se usan en esta descripción, especifican la presencia de características, regiones, etapas, operaciones, elementos, y/o componentes establecidos, pero no excluye la presencia o adición de una o más de otras características, regiones, etapas, operaciones, elementos, componentes, y/o sus grupos.
A menos que se defina lo contrario, todos los términos (incluyendo los términos técnicos y científicos) usados en la presente descripción tienen el mismo significado que entiende comúnmente un experto en la técnica a la que pertenece este concepto inventivo. Se entenderá además que los términos, tales como los definidos en los diccionarios comúnmente usados, deben interpretarse como que tienen un significado que es consistente con su significado en el contexto de la técnica relevante y no se interpretarán en un sentido idealizado o excesivamente formal a menos que se defina expresamente en la presente descripción.
Además, "ilustrativo" se usa simplemente para significar un ejemplo, y no el mejor. También se debe apreciar que las características, capas y/o elementos representados en la presente descripción se ilustran con dimensiones y/u orientaciones particulares entre sí por motivos de simplicidad y facilidad de comprensión, y que las dimensiones y/u orientaciones reales pueden diferir sustancialmente de las ilustradas. Como puede usarse en la presente descripción, los términos "sustancialmente" y "aproximadamente" proporcionan una tolerancia aceptada por la industria para su correspondiente término y/o relatividad entre elementos.
Las descripciones de los componentes bien conocidos y técnicas de procesamiento se omiten de manera que no obstruyan innecesariamente las modalidades de la descripción. En los dibujos, el tamaño y los tamaños relativos de los componentes y regiones pueden exagerarse por claridad.
En lo sucesivo, un método para compartir puertos de entrada y salida de acuerdo con la presente descripción se describirá en detalle con referencia a los dibujos adjuntos.
La Figura 3 es una vista esquemática que ilustra un sistema inversor de acuerdo con una modalidad ilustrativa de la presente descripción.
Con referencia a la Figura 3, el sistema de acuerdo con la presente descripción incluye un inversor maestro (10), un inversor esclavo (20), una unidad sensora (30) y un controlador de nivel superior (40).
El inversor maestro (10) incluye un AI1 maestro (MAI1), MAI2 y un DI maestro (MDI) de los puertos de entrada, y un AO maestro (MAO) y un DO maestro (MDO) de los puertos de salida, una unidad interfaz (11), un controlador (12) y un almacenamiento (13). El inversor esclavo (20) incluye un AI1 esclavo (SAI1), SAI2 y un DI esclavo (SDI) de los puertos de entrada, un AO esclavo (SAO) y un DO esclavo (SDO) de los puertos de salida, una unidad interfaz (21), un controlador (22) y un almacenamiento (23).
Debe ser evidente que los puertos de entrada/salida del inversor maestro (10) y el inversor esclavo (20) no se limitan a esto, y que el número de puertos puede determinarse por los tipos de inversores. Además, el número de AI, AO, DI y DO no está limitado como se ilustra, y puede suponerse además que existen varios puertos de acuerdo con los tipos de estos.
Con referencia a la Figura 3, el inversor maestro (10) es un inversor que necesita puertos de entrada/salida adicionales, y el inversor esclavo (20) es un inversor que tiene más puertos de entrada/salida para responder a la solicitud de información relacionada con el inversor maestro de entrada/salida (10). Es decir, la selección del inversor maestro y del inversor esclavo es relativa, de manera que un operador puede elegir selectivamente el inversor maestro (10) y el inversor esclavo (20).
El inversor maestro (10) y el inversor esclavo (20) intercambian periódicamente la información de datos de entrada/salida mutuamente a través de las unidades de interfaz respectivas (11, 12). Aunque las operaciones de la presente descripción pueden realizarse a través del controlador de nivel superior (40), las operaciones pueden realizarse preferentemente mediante los controladores (12, 22) de cada inversor (10, 20).
En comparación con la Figura 2, en lugar de introducir una señal de "retroalimentación de presión" de la unidad sensora (30) mediante el montaje de un módulo de entrada de extensión (230) en el inversor maestro (10), la señal se introduce a través de SAI1 del inversor esclavo (20), y la señal de entrada se recibe por las unidades de interfaz (11, 21). En el dibujo, aunque se ejemplifica compartir solamente el puerto de entrada (SAI1), debe ser evidente para los expertos en la técnica que pueden usarse tanto el puerto de entrada como el puerto de salida. Aunque dos inversores se ejemplifican para funcionar como un inversor maestro y un inversor esclavo en la Figura 3, debería ser evidente que el número de inversores no se limita a esto, y la presente descripción puede aplicarse a un caso donde los puertos de entrada/salida son compartidos por varios inversores.
Los controladores respectivos (12, 22) del inversor maestro (10) y el inversor esclavo (20) pueden almacenar los datos usados por los respectivos inversores en las respectivas direcciones (13, 23) como los formatos mostrados en las Figuras 4a y 4b. La Figura 4a es una vista esquemática que explica los datos almacenados en el almacenamiento del inversor maestro de acuerdo con una modalidad ilustrativa de la presente descripción y la Figura 4b es una vista esquemática que explica los datos almacenados en el almacenamiento del inversor esclavo de acuerdo con una modalidad ilustrativa de la presente descripción.
Con referencia a la Figura 4a, los datos de entrada/salida (datos de IO maestro) del inversor maestro (10) y los datos de entrada/salida (datos de IO esclavo) del inversor esclavo (20) se almacenan en el almacenamiento (13) del inversor maestro (10). Además, como se muestra en la Figura 4b, los datos de entrada/salida (datos de IO esclavo) del inversor esclavo (10) y los datos de entrada/salida (datos de IO maestro) del inversor maestro (10) se almacenan en el almacenamiento (23) del inversor esclavo (20). Como se ilustra, los datos se almacenan en un formato de mapa. Es decir, los puertos de entrada/salida pueden designarse, y los datos comunicados pueden almacenarse a través de los puertos relevantes.
En lo sucesivo, el desempeño del método por los controladores (12, 22) de la Figura 3 se ilustrará con referencia a los dibujos acompañantes.
La Figura 5 es un diagrama de flujo que ilustra un método para compartir puertos de entrada/salida entre los inversores ejecutados por el controlador (12) del inversor maestro (10) de acuerdo con una modalidad ilustrativa de la presente descripción. Con referencia a la Figura 5, el controlador (12) del inversor maestro (10) procesa la secuencia de entrada/salida dentro del inversor maestro (10) (S51), y transmite los datos de salida a través de los puertos de salida (SAO, SDO) del inversor esclavo (20), al controlador (22) del inversor esclavo (20) a través de las unidades de interfaz (11,21), en un caso donde existen datos de salida que se transmiten a través de los puertos de salida (SAO, SDO) del inversor esclavo (20) (S53), donde también se transmite una trama de solicitud que solicita el uso del puerto de salida del inversor esclavo (20).
Además, en un caso hay una respuesta del inversor esclavo (20) (S55), es decir, en un caso donde se introducen datos a los puertos de entrada (SAI1, SAI2, SDI) del inversor esclavo (20), los datos de entrada de los puertos de entrada (SAI1, SAI2, SDI) recibidos a través de las unidades de interfaz (11,21) se almacenan en el almacenamiento (13), el cual puede usarse para la secuencia interna.
La Figura 6 es un diagrama de flujo que ilustra un método para compartir puertos de entrada/salida entre inversores ejecutado por el controlador (22) del inversor esclavo (20) de acuerdo con una modalidad ilustrativa de la presente descripción.
Con referencia a la Figura 6, en un caso en el que una trama de solicitud de uso de los puertos de salida (SAO, SDO) del inversor esclavo (20) se recibe del controlador (12) del inversor maestro (10) (S61), el controlador (22) del inversor esclavo (20) almacena los datos que se transmiten a través del puerto de salida relevante (S63), y los transmite a través de los puertos de salida (SAO,SDO).
Además, en un caso se usan los datos usados por el inversor maestro (10) entre los datos recibidos a través de un puerto de entrada del inversor esclavo (20) {que puede determinarse fácilmente por el controlador (22) debido a que los datos que se usan se almacenan previamente como se muestra en la Figura 4b}, los datos pueden transmitirse al controlador (11) del inversor maestro (10) a través de las unidades de interfaz (21, 11). El controlador (12) del inversor maestro (10) puede recibir los datos introducidos a través de los puertos de entrada (SAI, SDI) del inversor esclavo (20), a través de las unidades de interfaz (21,22), las cuales pueden usarse para la secuencia interna.
Como es evidente a partir de lo anterior, el método para compartir los puertos de entrada y salida de acuerdo con la presente descripción tiene una aplicabilidad industrial en la que los puertos de entrada/salida en un sistema pueden usarse al máximo, libres de una solicitud de módulo de extensión adicional, para permitir un uso efectivo del sistema y reducir la carga de costos adicionales.

Claims (8)

  1. REIVINDICACIONES
    i. Un método para compartir, mediante un inversor maestro (10), los puertos de entrada y salida en un sistema que comprende el inversor maestro (10) que incluye una primera unidad interfaz (11) y un inversor esclavo (20) que incluye una segunda unidad interfaz (21), donde la primera unidad interfaz (11) se conecta a la segunda unidad interfaz (21), el método se caracteriza por:
    - almacenar los datos que se usan por el inversor maestro (10) y los datos que se usan por el inversor esclavo (20) en el inversor maestro (10);
    - transmitir, por el inversor maestro (10), una trama de solicitud que solicita el uso de un puerto de salida del inversor esclavo (20) al inversor esclavo (20);
    - transmitir, por el inversor maestro (10), los datos que se van a transmitir a través del puerto de salida del inversor esclavo (20) entre los datos almacenados hacia el inversor esclavo (20); y
    - recibir, por el inversor maestro (10), los datos del inversor esclavo (20) cuando hay datos que se usan por el inversor maestro (10) entre los datos recibidos a través de un puerto de entrada del inversor esclavo (20).
  2. 2. El método de la reivindicación 1, caracterizado porque la trama de solicitud se transmite junto con los datos a transmitir.
  3. 3. El método de la reivindicación 1 o 2, caracterizado porque los datos se almacenan por mapeo a los puertos de entrada/salida respectivos.
  4. 4. El método de cualquiera de las reivindicaciones 1 a 3, caracterizado porque la etapa de transmitir los datos se lleva a cabo a través de la primera y la segunda unidad interfaz (11, 21).
  5. 5. El método de cualquiera de las reivindicaciones 1 a 4, caracterizado porque la etapa de recibir datos se realiza a través de la primera y la segunda unidad interfaz (11,21).
  6. 6. Un método para compartir, mediante un inversor esclavo, los puertos de entrada y salida en un sistema que comprende un inversor maestro (10) que incluye una primera unidad interfaz (11) y el inversor esclavo (20) que incluye una segunda unidad interfaz (21), donde la primera unidad interfaz (11) se conecta a la segunda unidad interfaz (21), el método comprende:
    - almacenar los datos que se usan por el inversor maestro (10) y los datos que se usan por el inversor esclavo (20) en el inversor esclavo (20);
    - transmitir, por el inversor esclavo (20), los datos transmitidos junto con una trama de solicitud a través del puerto de salida en caso de que el inversor maestro (10) transmita la trama de solicitud que solicita el uso del puerto de salida del inversor esclavo (20); y
    - transmitir, por el inversor esclavo (20), los datos que se usan por el inversor maestro (10) entre los datos recibidos a través del puerto de entrada del inversor esclavo (20) al inversor maestro (10).
  7. 7. El método de la reivindicación 6, caracterizado porque los datos se mapean mediante cada puerto de entrada/salida y se almacenan.
  8. 8. El método de la reivindicación 6 o 7, caracterizado porque la etapa de transmitir datos incluye transmitir a través de la segunda unidad interfaz y la primera unidad interfaz (21, 11).
ES12150641T 2011-01-17 2012-01-10 Método para compartir puertos de entrada y salida Active ES2727033T3 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110004698A KR101159023B1 (ko) 2011-01-17 2011-01-17 인버터간 입출력포트 공유 방법

Publications (1)

Publication Number Publication Date
ES2727033T3 true ES2727033T3 (es) 2019-10-11

Family

ID=45497841

Family Applications (1)

Application Number Title Priority Date Filing Date
ES12150641T Active ES2727033T3 (es) 2011-01-17 2012-01-10 Método para compartir puertos de entrada y salida

Country Status (5)

Country Link
US (1) US8850094B2 (es)
EP (1) EP2477322B1 (es)
KR (1) KR101159023B1 (es)
CN (1) CN102594324B (es)
ES (1) ES2727033T3 (es)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101522264B1 (ko) * 2013-08-28 2015-05-21 엘에스산전 주식회사 마스터 인버터와 슬레이브 인버터 간 입출력 장치 공유 시스템

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281664B1 (en) * 1999-01-13 2001-08-28 Honda Giken Kogyo Kabushiki Kaisha Generator and generator apparatus
DE10060429A1 (de) * 1999-12-16 2001-07-12 Caterpillar Inc Verfahren und Vorrichtung zur Leistungsübertragung
JP4641124B2 (ja) * 2001-08-02 2011-03-02 本田技研工業株式会社 多重結合インバータ装置
JP2004064731A (ja) 2002-06-03 2004-02-26 Sharp Corp ローノイズブロックダウンコンバータ
JP2008178236A (ja) * 2007-01-19 2008-07-31 Yaskawa Electric Corp インバータ装置とそのプログラミング装置
KR100908433B1 (ko) * 2007-02-28 2009-07-20 코아인텍주식회사 Ｋｖｍ을 이용한 자동 백업 장치 및 방법
US8106765B1 (en) * 2007-12-10 2012-01-31 George Lee Ackerson Electrical power source connection with fault safeguards
RU2507571C2 (ru) 2008-01-28 2014-02-20 Конинклейке Филипс Электроникс Н.В. Архитектура беспроводного сенсорного узла с автономной потоковой передачей данных

Also Published As

Publication number Publication date
KR101159023B1 (ko) 2012-06-21
EP2477322A3 (en) 2017-12-20
CN102594324B (zh) 2014-11-05
US20120182773A1 (en) 2012-07-19
EP2477322B1 (en) 2019-02-27
CN102594324A (zh) 2012-07-18
EP2477322A2 (en) 2012-07-18
US8850094B2 (en) 2014-09-30

Similar Documents

Publication Publication Date Title
US20170055366A1 (en) Power electronic subassembly with capacitor
ES2170575T3 (es) Sistema de proteccion de ocupantes con una unidad central de proceso, sensores y varios modulos de control con capacidad de comunicacion conectados a traves de un sistema de bus para el disparo de dispositivos para la proteccion de ocupantes.
ES2532466T3 (es) Dispositivo y procedimiento para la transmisión de datos entre un aparato de medición de la posición y una electrónica siguiente
WO2015087138A3 (en) Power transmitting device, and power transfer system
EP1429340A3 (en) Memory system having two-way ring topology and memory device and memory module for ring topology memory system
EP2530600A3 (en) Memory controllers with dynamic port priority assignment capabilities
ES2401452T3 (es) Aparato de control con aparato de cálculo y módulo periférico, que están interconectados a través de un bus de varios hilos en serie
ES2727033T3 (es) Método para compartir puertos de entrada y salida
US20220206701A1 (en) Memory system including a memory controller
JP2013187998A5 (es)
US7540213B2 (en) Gearshift lever
US20190130840A1 (en) Display device
ES2199808T3 (es) Sistema de direccion y de freno para un vehiculo automovil.
US10630148B2 (en) Actuator having a position sensor
RU2012157096A (ru) Сеть и блок расширения, а также способ функционирования сети
ES2348269T3 (es) Dispositivo de campo de dos hilos para la tecnica de automatizacion de procesos, para la conexion al menos de un elemento sensor.
US9666147B2 (en) Data driving apparatus providing data signals to data lines in a display apparatus
EP3085069B1 (en) Vehicle camera constructed according to the modular concept and motor vehicle with such a camera
KR102448543B1 (ko) 표시 장치 및 그의 패드 정렬 검사 방법
US10202020B2 (en) Electric compressor control system and electric compressor for vehicular air conditioning device provided with said system
JP6330629B2 (ja) 半導体装置
WO2016121015A1 (ja) フィールドプログラマブルゲートアレイ
ES2804505T3 (es) Sistema de extensión de la red PLC
ES2710494T3 (es) Procedimiento para un funcionamiento a prueba de fallos de un sistema de control apto para la red
JP6351273B2 (ja) 入出力ユニット