ES2656492T3 - Procesamiento orientado a tareas como entornos informáticos auxiliar a primario - Google Patents

Procesamiento orientado a tareas como entornos informáticos auxiliar a primario Download PDF

Info

Publication number
ES2656492T3
ES2656492T3 ES05103329.8T ES05103329T ES2656492T3 ES 2656492 T3 ES2656492 T3 ES 2656492T3 ES 05103329 T ES05103329 T ES 05103329T ES 2656492 T3 ES2656492 T3 ES 2656492T3
Authority
ES
Spain
Prior art keywords
processing component
primary
auxiliary
computer system
auxiliary processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES05103329.8T
Other languages
English (en)
Inventor
Adrian M. Chandley
William J. Westerinen
Chad L. Magendanz
Christopher Allen Schoppa
Dale C. Crosier
Jason Michael Anderson
Juan J. Perez
Jr. Kenneth W. Stufflebeam
Pasquale Demaio
Steven T. Kaneko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsoft Technology Licensing LLC
Original Assignee
Microsoft Technology Licensing LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsoft Technology Licensing LLC filed Critical Microsoft Technology Licensing LLC
Application granted granted Critical
Publication of ES2656492T3 publication Critical patent/ES2656492T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5044—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering hardware capabilities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)
  • Control Or Security For Electrophotography (AREA)

Abstract

Un sistema informático (200), que comprende: un componente de procesamiento primario (201, 233) y un componente de procesamiento auxiliar (202; 215), en el que cada uno de los componentes de procesamiento primario y auxiliar comprende un tiempo de ejecución de aplicación y en el que las tareas de baja intensidad se alojan en el componente de procesamiento auxiliar; un suministro de alimentación (203) conectado a los componentes de procesamiento primario y auxiliar, en el que la conexión entre el suministro de alimentación y dicho componente de procesamiento primario se puede conmutar y en el que la conexión entre dicho suministro de alimentación y dicho componente de procesamiento auxiliar está siempre activa; una interfaz de comando y control entre dicho componente de procesamiento primario y dicho componente de procesamiento auxiliar; y un controlador de comunicación sensible a conmutar unos predeterminados de los componentes periféricos entre dicho componente de procesamiento primario y dicho componente de procesamiento auxiliar de acuerdo con requisitos para ejecutar una aplicación en dicho sistema informático.

Description

5
10
15
20
25
30
35
40
45
50
55
DESCRIPCIÓN
Procesamiento orientado a tareas como entornos informáticos auxiliar a primario Campo de la invención
La presente invención se refiere, en general, al campo de los dispositivos informáticos. Más en particular, la presente invención se refiere a un sistema informático que incorpora un procesador auxiliar para ejecutar aplicaciones mientras un sistema informático primario se encuentra en un estado inactivo o no disponible.
Antecedentes de la invención
Los sistemas informáticos convencionales solo aportan utilidad cuando los mismos se encuentran en un estado "encendido", es decir, el sistema informático está encendido y funcionando. Por lo tanto, cuando un sistema informático se encuentra en un estado inactivo o un modo de espera (de baja potencia), el sistema informático se encuentra no disponible y es incapaz de realizar el procesamiento.
Los usuarios o las tareas automatizadas, tales como actualizaciones periódicas de información, desean a menudo una interacción inmediata con un dispositivo informático. No obstante, un grave inconveniente del dispositivo informático convencional es el tiempo que lleva al mismo quedar disponible cuando el dispositivo informático no se encuentra activo. Los sistemas convencionales que están inactivos, en un modo de espera, o experimentando fallos, no se encuentran listos para su uso y se han de arrancar, o de activarse desde el modo de espera, o de reiniciarse para eliminar el fallo. El proceso de arranque/activación puede variar de unos pocos segundos a decenas de segundos. Una solución es dejar el dispositivo informático en un estado activo. No obstante, esto conduce a un consumo de energía aumentado y los dispositivos informáticos que se encuentran en un estado activo generan calor y emisiones acústicas, lo que puede no ser aceptable en muchos entornos.
Otro inconveniente de los dispositivos portátiles convencionales es que preparar los mismos para su uso puede ser pesado o poco práctico. Por ejemplo, puede ser necesario que un portátil se saque de una bolsa, y se abra para obtener acceso a la información. Sería beneficioso si tales dispositivos incluyeran una pantalla montada en el borde u otra pantalla auxiliar, que podría ojearse mientras aún se encuentra en la bolsa, y ciertamente no requeriría que se abriera el portátil.
Además de lo anterior, los sistemas informáticos convencionales se están usando en la actualidad para implementar características que se han implementado tradicionalmente en dispositivos autónomos. Por ejemplo, los sistemas informáticos convencionales se están usando para implementar grabadoras de vídeo digital (DVR, digital video recorder), reproducción de audio, telefonía, etc. La adición de estas características requiere que el sistema informático se encuentre disponible 24 horas al día/7 días a la semana debido a que se podría pedir al sistema en cualquier momento que grabara un programa de televisión, que reprodujera música o que atendiera una llamada telefónica entrante o saliente.
Por lo tanto, existe la necesidad de un sistema y procedimiento de provisión de un sistema informático que se pueda colocar en un estado de baja potencia, al tiempo que siga siendo capaz de procesar tareas de baja intensidad. La presente invención proporciona una solución de este tipo.
El documento US 2002/095609 A1 se refiere a un aparato de múltiples procesadores. En un ejemplo, un sistema informático comprende una sección de procesamiento de alta velocidad que incluye un procesador de alta velocidad, una memoria, un bus de alta velocidad y una sección de interfaz de bus de alta velocidad de un adaptador de bus. Una sección de procesamiento de baja velocidad incluye un procesador de baja velocidad y una memoria. Además, hay unos primeros medios de conmutación para controlar la activación de la memoria incluida en la sección de procesamiento de alta velocidad y unos segundos medios de conmutación para controlar la activación de la memoria incluida en la sección de procesamiento de baja velocidad. Cuando el procesador de alta velocidad completa el procesamiento de un programa de aplicación y se coloca en un estado de inactividad mediante la atribución de un nuevo programa de aplicación al procesador de baja velocidad, el procesador de alta velocidad realiza un acceso de escritura a un registro del adaptador de bus para cambiar de ese modo un valor de un bit para la sección de procesamiento de alta velocidad. Una señal que representa el cambio del valor de bit para la sección de procesamiento de alta velocidad del registro se notifica a unos medios de control de activación, con lo cual una sección de conmutación se cambia a un lado de detención de señal de reloj para detener de ese modo el suministro de la señal de reloj al procesador de alta velocidad y el bus de alta velocidad. Además, de forma simultánea, los primeros medios de conmutación para controlar la activación de la memoria incluida en la sección de procesamiento de alta velocidad se cambian a un lado de baja tensión para colocar de ese modo la fuente de alimentación de la memoria en un estado tal que la memoria puede contener datos pero no se puede acceder a los mismos. Cuando el procesador de baja velocidad completa el procesamiento del programa de aplicación atribuido, el procesador de baja velocidad realiza un acceso de escritura al registro del adaptador de bus para ajustar de ese modo el bit para la sección de procesamiento de baja velocidad a un valor que representa la inactivación. Una señal que representa el cambio del bit para la sección de procesamiento de baja velocidad al valor que representa la inactivación se notifica a los medios de control de activación. Por lo tanto, una sección de conmutación se cambia a un lado de detención de señal de reloj para detener de ese modo el suministro de la señal de reloj al procesador de baja velocidad. Además,
5
10
15
20
25
30
35
40
45
50
55
de forma simultánea, los segundos medios de conmutación se cambian al sitio de desconexión de las fuentes de alimentación para desconectar de ese modo el suministro de alimentación a la memoria incluida en la sección de procesamiento de baja velocidad.
El documento US 2002/066048 A1 se refiere a disposiciones de sistemas portátiles que tienen unos modos dobles de procesador de alto nivel/bajo nivel. En el modo de funcionamiento de un primer aparato, todos los componentes están alimentados excepto por un procesador de bajo nivel así como cualquier componente de apoyo para procesadores de bajo nivel que no sea necesario para el modo de funcionamiento del primer aparato. A la inversa, en un segundo modo de funcionamiento, todos los componentes están alimentados, excepto por un procesador de alto nivel y de alta capacidad de procesamiento así como cualquier componente de apoyo para procesadores de alto nivel y de alta capacidad de procesamiento que no sea necesario para el modo de funcionamiento del segundo aparato.
El documento WO 02/054198 A se refiere a sistemas informáticos que tienen un consumo de energía bajo. El sistema informático incluye dos unidades de procesamiento y una unidad de programación. La primera unidad de procesamiento es la unidad de procesamiento más energéticamente eficiente, pero tiene un bajo rendimiento de computación. La segunda unidad de procesamiento es la unidad de procesamiento menos energéticamente eficiente, pero tiene un alto rendimiento de computación. En un ejemplo, las unidades de procesamiento se están ejecutando de forma concurrente y cada unidad de procesamiento tiene un sistema operativo multitarea en ejecución en la misma.
El documento US 5 142 684 A se refiere a técnicas para conservar energía en dispositivos controlados por microprocesador. Un regulador de conmutación ajustable proporciona alimentación para una memoria, un microprocesador de alto rendimiento, un microprocesador de bajo rendimiento y un circuito integrado para aplicaciones específicas. Si un nivel de batería se encuentra por encima de un nivel crítico, el microprocesador de bajo rendimiento activa un suministro de alimentación de alta tensión usando el regulador de conmutación ajustable y activa el microprocesador de alto rendimiento.
El documento US 6 501 999 B1 se refiere a sistemas informáticos móviles de múltiples procesadores que tienen un procesador integrado con un conjunto de chips. El sistema presentado implementa al menos dos procesadores de diferentes niveles de rendimiento en el consumo de energía para lograr tanto el alto rendimiento global como el tiempo de funcionamiento prolongado en un modo de funcionamiento de batería. En un ejemplo, la alimentación al procesador energéticamente eficiente puede permanecer activa en todo momento, pero la alimentación al procesador de alto rendimiento se desconecta siempre que el proceso energéticamente eficiente esté funcionando para ejecutar una instrucción.
El documento US 6 446 215 B1 se refiere a técnicas para controlar las transiciones de estados de gestión de alimentación entre dispositivos conectados por medio de una interfaz redireccionada por reloj.
Sumario de la invención
El objeto de la presente invención es la reducción del consumo de energía de los sistemas de la técnica anterior.
Este objeto se soluciona mediante la materia objeto de las reivindicaciones independientes.
En las reivindicaciones dependientes se definen algunas realizaciones preferidas.
La presente invención se dirige a un sistema informático que incluye un microprocesador auxiliar además de la unidad de procesamiento central del sistema. El microprocesador auxiliar también se puede integrar con el procesador central del sistema, en donde se proporciona acceso a los componentes a un microprocesador auxiliar tanto integrado como externo de una forma similar. El sistema auxiliar utiliza un tiempo de ejecución de aplicación separado para los procesos y es capaz de funcionar incluso cuando el sistema primario se encuentra en un estado "inactivo". Se pueden proporcionar procedimientos para el equilibrado de carga basándose en las necesidades de computación en relación con requisitos de consumo de energía. Los procesos que no hacen un uso de computación intensivo, por ejemplo, se envían al sistema auxiliar de baja potencia.
Se pueden enviar notificaciones, datos y comandos entre procesos que funcionan bajo el control de los procesadores separados, por medio de buses de conexión comunes tales como USB. Además, los componentes a los que puede acceder el sistema informático global, incluyendo sistemas de representación, indicadores, dispositivos de almacenamiento y componentes de E/S, se pueden compartir entre los sistemas auxiliar y principal. La presente invención prevé una capacidad de procesamiento escalonable que reduce de forma significativa el consumo de energía global.
De acuerdo con una realización preferida, se proporciona un sistema informático que incluye un sistema informático primario que tiene una primera CPU y una primera memoria, un sistema informático auxiliar que tiene una segunda CPU u otro dispositivo lógico y una segunda memoria, un suministro de alimentación conectado a los sistemas informáticos primarios y auxiliares, y un controlador de comunicación que conmuta unos predeterminados de los componentes periféricos entre el sistema informático primario y el sistema informático auxiliar de tal modo que los
componentes se comparten entre el sistema informático primario y el sistema informático auxiliar.
De acuerdo con otra realización preferida, se proporciona un procedimiento de equilibrado de carga de servicios basándose en el procesamiento de requisitos de consumo de energía en un sistema informático que tiene un sistema informático primario y un sistema informático auxiliar. El procedimiento incluye determinar una carga de 5 sistema actual sobre un sistema primario, hacer referencia a una lista de componentes y determinar un requisito de consumo de energía de una aplicación que se va a ejecutar. Si la aplicación es una tarea de baja intensidad, el procesamiento de la aplicación es realizado por el sistema informático auxiliar y, si la aplicación es una tarea de alta intensidad, el procesamiento de la aplicación es realizado por el sistema informático primario.
De acuerdo con aún otra realización, se proporciona un sistema para computación asimétrica que incluye un sistema 10 informático primario que tiene una CPU de alta potencia y una primera memoria, un sistema informático auxiliar que tiene una CPU de baja potencia y una segunda memoria, un suministro de alimentación conectado a los sistemas informáticos primarios y auxiliares, unos componentes periféricos que comunican con el sistema informático primario y el sistema informático auxiliar, y un controlador de comunicación que conmuta unos predeterminados de los componentes periféricos entre el sistema informático primario y el sistema informático auxiliar de tal modo que los 15 componentes se comparten entre el sistema informático primario y el sistema informático auxiliar.
Características y ventajas adicionales de la invención se evidenciarán a partir de la siguiente descripción detallada de realizaciones ilustrativas que sigue con referencia a los dibujos adjuntos.
Breve descripción de los dibujos
El sumario anterior, así como la siguiente descripción detallada de realizaciones preferidas, se entenderá mejor 20 cuando se lea junto con los dibujos adjuntos. Para fines de ilustración de la presente invención, en los dibujos se muestran unas construcciones a modo de ejemplo de la invención; no obstante, la invención no se limita a los medios y procedimientos específicos que se divulgan. En los dibujos:
la figura 1 es un diagrama de bloques que muestra un ordenador personal convencional;
la figura 2 es un diagrama de bloques de un sistema general para compartir componentes basándose en un 25 estado de alimentación de un sistema primario o auxiliar;
la figura 3 es un diagrama de bloques que muestra un componente de procesador auxiliar como un periférico de USB alimentado por separado para el dispositivo informático primario;
la figura 4 es un diagrama de bloques de un sistema para compartir componentes usando un elemento de conmutación de PCI Express; la figura 5 es un diagrama de bloques de un sistema para compartir componentes 30 en el que el elemento de conmutación de PCI Express está contenido en un conjunto de chips de puente sur;
la figura 6 es un diagrama de bloques de un sistema para compartir componentes usando una LAN interna; la figura 7 es un diagrama de bloques de un sistema para compartir componentes usando una arquitectura de concentrador de USB;
la figura 8 es un diagrama de bloques de un sistema para realizar el equilibrado de carga de aplicaciones entre el 35 sistema primario y el sistema auxiliar; y
la figura 9 es un diagrama de bloques de un sistema para compartir componentes usando un conmutador distribuido.
Descripción detallada de realizaciones preferidas Ordenador personal convencional
40 La figura 1 ilustra un ejemplo de un entorno de sistema informático personal 100 convencional. Los componentes del ordenador 110 pueden incluir, pero no se limitan a, una unidad de procesamiento 120, una memoria de sistema 130 y un bus de sistema 121 que acopla diversos componentes de sistema, incluyendo la memoria de sistema, con la unidad de procesamiento 120. El bus de sistema 121 puede ser cualquiera de diversos tipos de estructuras de bus, incluyendo un bus de memoria o controlador de memoria, un bus de periféricos y un bus local usando cualquiera de 45 una diversidad de arquitecturas de bus. A modo de ejemplo, y no de limitación, tales arquitecturas incluyen el bus de Arquitectura Estándar de la Industria (ISA, Industry Standard Architecture), el bus de Arquitectura de Microcanal (MCA, Micro Channel Architecture), el bus de ISA Potenciada (EISA, Enhanced ISA), el bus local de la Asociación para Estándares Electrónicos y de Vídeo (VESA, Video Electronics Standards Association) y el bus de Interconexión de Componentes Periféricos (PCI, Peripheral Component Interconnect) (que también se conoce como bus 50 Mezzanine (entresuelo)), el bus de Interconexión de Componentes Periféricos Express (PCI Express) y el Bus de Gestión de Sistemas (SM Bus, Systems Management Bus).
El ordenador 110 incluye, por lo general, una diversidad de medios legibles por ordenador. Los medios legibles por ordenador pueden ser cualesquiera medios disponibles a los que se pueda acceder por medio del ordenador 110, e incluyen unos medios tanto volátiles como no volátiles, extraíbles y no extraíbles. A modo de ejemplo y no de 55 limitación, los medios legibles por ordenador pueden comprender medios de almacenamiento informático y medios de comunicación. Los medios de almacenamiento informático incluyen unos medios tanto volátiles como no volátiles, extraíbles y no extraíbles implementados en cualquier procedimiento o tecnología para el almacenamiento de información, tales como instrucciones legibles por ordenador, estructuras de datos, módulos de programa u otros
5
10
15
20
25
30
35
40
45
50
55
60
datos. Los medios de almacenamiento informático incluyen, pero no se limitan a, memoria RAM, ROM, EEPROM, flash u otra tecnología de memoria, CD-ROM, discos versátiles digitales (DVD, digital versatile disk) u otro almacenamiento de disco óptico, casetes magnéticos, cintas magnéticas, almacenamientos de disco magnético u otros dispositivos de almacenamiento magnético o cualquier otro medio que pueda ser usado para almacenar la información deseada y al cual se pueda acceder por medio del ordenador 110. Los medios de comunicación incorporan, por lo general, instrucciones legibles por ordenador, estructuras de datos, módulos de programa u otros datos en una señal de datos modulada, tal como una onda portadora u otro mecanismo de transporte e incluyen cualquier medio de entrega de información. La expresión “señal de datos modulada” quiere decir una señal que tiene una o más de sus características ajustadas o cambiadas de un modo tal como para codificar la información de la señal. A modo de ejemplo y no de limitación, los medios de comunicación incluyen medios cableados, tales como una red cableada o una conexión cableada directa, y medios inalámbricos, tales como medios acústicos, de RF, de infrarrojos y otros medios inalámbricos. Las combinaciones de cualquiera de los anteriores también se debería incluir dentro del alcance de los medios legibles por ordenador.
La memoria de sistema 130 incluye unos medios de almacenamiento informático en la forma de una memoria volátil y/o no volátil, tal como una ROM 131 y una RAM 132. Un sistema básico de entrada/salida 133 (BIOS, basic input/output system), que contiene las rutinas básicas que ayudan a transferir información entre los elementos dentro del ordenador 110, tales como durante el arranque, por lo general se almacena en la ROM 131. La RAM 132 contiene, por lo general, datos y/o módulos de programa a los que se puede acceder inmediatamente y/o sobre los que se puede estar operando en la actualidad por medio de la unidad de procesamiento 120. A modo de ejemplo y no de limitación, la figura 1 ilustra el sistema operativo 134, los programas de aplicación 135, otros módulos de programa 136 y los datos de programa 137.
El ordenador 110 también puede incluir otros medios de almacenamiento informático extraíbles/no extraíbles y volátiles/no volátiles. Solo a modo de ejemplo, la figura 1 ilustra una unidad de disco duro 141 que lee de o escribe en unos medios magnéticos no extraíbles no volátiles, una unidad de disco magnético 151 que lee de o escribe en un disco magnético extraíble no volátil 152 y una unidad de disco óptico 155 que lee de o escribe en un disco óptico extraíble no volátil 156, tal como un CD-ROM u otros medios ópticos. Otros medios de almacenamiento informático extraíbles/no extraíbles y volátiles/no volátiles que se pueden usar en el sistema operativo a modo de ejemplo incluyen, pero no se limitan a, casetes de cinta magnética, tarjetas de memoria flash, discos versátiles digitales, cintas digitales de vídeo, RAM de estado sólido, memorias ROM de estado sólido, y similares. La unidad de disco duro 141, por lo general, se conecta al bus de sistema 121 a través de una interfaz de memoria no extraíble tal como la interfaz 140 y la unidad de disco magnético 151 y la unidad de disco óptico 155, por lo general, se conectan al bus de sistema 121 por una interfaz de memoria extraíble, tal como la interfaz 150.
Las unidades y sus medios de almacenamiento informático asociados que se han analizado en lo que antecede y que se ilustran en la figura 1, proporcionan el almacenamiento de instrucciones legibles por ordenador, estructuras de datos, módulos de programa y otros datos para el ordenador 110. Por ejemplo, en la figura 1 la unidad de disco duro 141 se ilustra como el sistema operativo de almacenamiento 144, los programas de aplicación 145, otros módulos de programa 146 y los datos de programa 147. Obsérvese que estos componentes pueden ser o bien los mismos que o bien diferentes del sistema operativo 134, los programas de aplicación 135, otros módulos de programa 136 y los datos de programa 137. Se dan números diferentes al sistema operativo 144, a los programas de aplicación 145, a otros módulos de programa 146 y a los datos de programa 147 para ilustrar que, como mínimo, son copias diferentes. Un usuario puede introducir comandos e información en el ordenador 110 a través de dispositivos de entrada, tales como un teclado 162 y un dispositivo apuntador 161, al que se hace referencia comúnmente como ratón, bola de seguimiento o almohadilla táctil. Otros dispositivos de entrada (que no se muestran) pueden incluir un micrófono, una palanca de control, un controlador para juegos, una antena parabólica, un escáner o similares. Estos y otros dispositivos de entrada con frecuencia se conectan a la unidad de procesamiento 120 a través de una interfaz de entrada de usuario 160 que está acoplada al bus de sistema, pero puede estar conectada por otra interfaz y estructuras de bus, tales como un puerto paralelo, un puerto de juegos o un bus serie universal (USB, universal serial bus). Un monitor 191 u otro tipo de dispositivo de pantalla también está conectado al bus de sistema 121 por medio de una interfaz, tal como una interfaz de vídeo 190. Además del monitor, los ordenadores también pueden incluir otros dispositivos periféricos de salida, tales como unos altavoces 197 y una impresora 196, que pueden estar conectados a través de una interfaz de periféricos de salida 195.
El ordenador 110 puede operar en un entorno de red usando conexiones lógicas a uno o más ordenadores remotos, tales como el ordenador remoto 180. El ordenador remoto 180 puede ser un ordenador personal, un servidor, un encaminador, un PC de red, un dispositivo del mismo nivel u otro nodo de red común y, por lo general, incluye muchos o la totalidad de los elementos que se han descrito en lo que antecede en relación con el ordenador 110, a pesar de que en la figura 1 solo se ha ilustrado un dispositivo de almacenamiento en memoria 181. Las conexiones lógicas ilustradas incluyen una red de área local (LAN, local area network) 171 y una red de área amplia (WAN, wide area network) 173, pero también pueden incluir otras redes. Tales entornos de red son comunes en oficinas, redes informáticas empresariales, intranets e Internet.
Cuando se usa en un entorno de red LAN, el ordenador 110 está conectado a la red LAN 171 a través de una interfaz o adaptador de red 170. Cuando se usa en un entorno de red WAN, el ordenador 110 por lo general incluye un módem 172 u otros medios para establecer comunicaciones por la red WAN 173, tal como Internet. El módem
5
10
15
20
25
30
35
40
45
50
55
172, que puede ser interno o externo, puede ser conectado al bus de sistema 121 por medio de la interfaz de entrada del usuario 160 u otro mecanismo apropiado. En un entorno de red, los módulos de programa ilustrados en relación con el ordenador 110 o porciones de los mismos pueden almacenados en un dispositivo de almacenamiento en memoria remota. A modo de ejemplo y no de limitación, la figura 1 ilustra programas de aplicación remotos 185 como que residen en un dispositivo de memoria 181. Se ha de apreciar que las conexiones de red que se muestran son a modo de ejemplo y que se pueden usar también otros medios para establecer un enlace de comunicaciones entre los ordenadores.
Sistema a modo de ejemplo para proporcionar entornos informáticos auxiliares y primarios.
Haciendo referencia a continuación a las figuras 2 y 3, se ilustra una visión de conjunto de un sistema 200 para compartir componentes basándose en un estado de alimentación de un sistema o bien primario o bien auxiliar. El sistema 200 incluye un primer complejo raíz (sistema primario) 201 que tiene una memoria y una CPU primaria. El sistema primario es análogo al ordenador 110 convencional, debido a que el mismo tiene una potencia de procesamiento lo bastante alta para manejar tareas complejas. Un segundo complejo raíz (sistema auxiliar) 202 incluye una CPU auxiliar (de baja potencia) y una memoria. El sistema auxiliar 202 puede ser un dispositivo de baja potencia, que tiene una cantidad más pequeña de potencia de procesamiento, análogo a una PDA. Ambos complejos raíz pueden ser alimentados por un suministro de alimentación 208 que proporciona una fuente de alimentación conmutada al sistema primario 201 y el sistema auxiliar 202.
La figura 3 ilustra una implementación a modo de ejemplo del sistema auxiliar 202. El sistema auxiliar 202 incluye un procesador integrado 239, un cargador de arranque/almacén de aplicaciones 240, un cliente de USB 241, una memoria caché de datos auxiliar 242 que actúa como un almacén no volátil y una conexión de comunicación de I2C 243. El sistema auxiliar 202 puede recibir entradas por medio de un USB 247, un SMBus 246 y una entrada/salida de propósito general (GPIO, General Purpose Input Output) 244 (por medio de los accionadores 245). También se puede proporcionar un sistema de representación 224.
Usando las arquitecturas de las figuras 2 y 3, las aplicaciones pueden funcionar en cada uno de los sistemas de procesamiento 201 o 202 (es decir, un complejo raíz primario o secundario, un sistema auxiliar) por separado del estado de alimentación de cada sistema. Además, tanto el sistema de procesamiento primario 201 como el sistema de procesamiento auxiliar 202 pueden señalizar al otro eventos de reactivación y de suspensión por medio de buses de comando de sistema tales como el SMBus 246. Por último, si ambos sistemas están funcionando, los procesos en uno u otro sistema pueden comunicar entre sí, enviando notificaciones y datos a través de buses comunes tales como USB. En este modelo, el sistema primario trata el sistema auxiliar como un periférico de USB.
Además de lo anterior, se pueden compartir componentes del sistema informático global. El sistema auxiliar 202 utiliza su propio tiempo de ejecución de aplicación separado para los procesos, que permite que el sistema auxiliar ejecute aplicaciones que concuerdan con los escenarios que se han de lograr mientras el sistema primario 201 se encuentra en un estado "inactivo' o "no disponible". El suministro de alimentación 203 proporciona una salida a una interfaz de controlador de anfitrión 204 para indicar que un complejo particular se encuentra en un estado activo. Entonces, la interfaz de controlador de anfitrión conmuta el control de los periféricos, tales como un indicador 205, una unidad de disco duro 206, un sistema de representación auxiliar 207, etc., entre el sistema primario 201 y el sistema auxiliar 202, al sistema que está encendido.
La presente invención mejora esta arquitectura mediante la provisión de una compartición de cualquier componente físicamente parte del sistema 200 o ubicado remotamente y accesible por el sistema 200. En una arquitectura de PC típica, se accede a componentes tales como almacenamiento, sistemas de representación primarios y auxiliares, accionadores, componentes de medios de soporte físico (sintonizador de TV, codificador/descodificador de mpeg, etc.), periféricos, etc., y estos son controlados únicamente por medio del tiempo de ejecución y la CPU primaria. Si cualquiera de los componentes se comparte con otros sistemas informáticos externos, esto es a través de recursos compartidos de red. Asimismo, no hay mecanismo alguno que posibilite que los componentes en un PC tales como unidades de disco duro, periféricos y componentes accionados por USB, sistemas de representación primarios y auxiliares, etc., se pongan a disposición para su uso por un segundo sistema (en la placa o fuera de la misma) cuando la CPU primaria y el sistema operativo están "inactivos".
La presente invención proporciona algunas realizaciones para las cuales se pueden poseer, acceder a y/o compartir componentes en una placa madre (o conectados de otro modo) entre procesadores y sistemas operativos con independencia del estado "activo/inactivo" aparente de cualquiera que sea la CPU que "posee" el componente. Haciendo referencia a la figura 4, se ilustra una realización de la presente invención que posibilita una compartición de componentes y recursos entre el sistema primario 201 que tiene un procesador primario 208 y el sistema auxiliar 202 que tiene un procesador auxiliar 211. Los procesadores primario y auxiliar son asimétricos en la presente invención. Cada sistema incluye su propio controlador de anfitrión (el controlador de anfitrión primario 209 y el controlador de anfitrión auxiliar 210) para comunicar con dispositivos de aguas abajo. El sistema primario 201 puede tener un monitor 217 como un sistema de representación.
Un conmutador de PCI Express "inteligente" 212 incluye dos puentes de P2P de aguas arriba 213 y 214, cada uno con su bus de PCI interno independiente y múltiples puentes de P2P de aguas abajo 218, 219 y 220. Cada puente
5
10
15
20
25
30
35
40
45
50
55
de P2P de aguas abajo conecta con cada bus de PCI interno. A diferencia de un conmutador de PCI Express convencional, cada puente de P2P de aguas abajo tiene la capacidad de configurarse para responder a los ejercicios de enumeración de uno u otro bus de PCI interno. Un gestor de puente 216 contiene un registro de control de configuración interno para definir el puente de P2P de aguas abajo al que ha de responder cada bus de aguas arriba. Se ignoran las comunicaciones procedentes de otros buses de PCI.
Tal como se ha hecho notar anteriormente, el conmutador de PCI Express 212 puede conmutar cualquier componente entre los dos sistemas 201 y 202. Tal como se ilustra, un teclado 221, un ratón 222, la unidad de disco duro 206, la memoria flash 223, una interfaz de usuario (sistema de representación) auxiliar 224 y los accionadores auxiliares 225 se pueden conmutar entre los sistemas. No se tiene por objeto que esta lista sea una lista exhaustiva, debido a que se pueden acoplar y conmutar otros componentes entre los sistemas 201 y 202.
Por lo tanto, de acuerdo con la presente invención, ambos complejos raíz 201 y 202 se conectan a puertos de aguas arriba (por ejemplo, el P2P 213 y el P2P 214) en el conmutador 212. En este sentido, se puede acceder a todos los componentes de aguas abajo por parte de uno u otro complejo raíz.
Además, el conmutador de PCI inteligente posibilita una compartición simultánea de componentes. De esta forma, unos tiempos de ejecución y sistemas primarios y auxiliares pueden ambos escribir datos en el sistema auxiliar 224, con independencia de si el sistema de representación era físicamente "parte" del conjunto de componentes del sistema primario o del del sistema auxiliar. de forma similar, los medios digitales se podrían transmitir por secuencias a través de componentes de audio con independencia de a qué puerto de aguas abajo estaban conectados los componentes de audio.
La gestión de energía de ACPI es manejada por separado por los complejos raíz. Cuando el sistema primario 201 pasa a un estado "inactivo", este envía un evento de ACPI a la totalidad de sus componentes conocidos. Aquellos componentes aguas abajo del conmutador de PCI inteligente 212, en la LAN interna, o concentrador de USB inteligente (que se describen en lo sucesivo), permanecen activos, siempre que el otro complejo raíz (es decir, el sistema auxiliar 202) esté activo. Además, algunos componentes tienen unas restricciones de gestión de energía muy malas. Por ejemplo, habitualmente los componentes de USB no se pueden colocar en un estado de espera y se han de desconectar completamente si el sistema primario 201 entra en un modo de espera. De acuerdo con la presente invención, estos dispositivos pueden ser gestionados por el procesador auxiliar 211 cuando el procesador primario 208 entra en un estado de espera o inactivo para posibilitar un nivel de gestión de energía en estos dispositivos.
La figura 5 ilustra como una visión de conjunto que el conmutador de PCI Express 212 se podría alojar, por ejemplo, en el conjunto de chips de puente sur. Tal como es conocido por los expertos en la materia, el conjunto de chips de puente sur comunica con, por ejemplo, unos dispositivos de E/S de red 229, un almacenamiento en disco (por ejemplo, el disco duro 206), los periféricos de USB 228 y los controles de HID 227. Los controles de HID son una fuente de datos o receptor de datos asociado con un dispositivo HIDClass. Un ejemplo de una fuente de datos, o control de entrada, es un botón. Un ejemplo de un receptor de datos, o control de salida, es un LED. Se obtienen datos de control y se envían a un dispositivo mediante el uso de notificaciones de HID.
Tal como reconocerá un experto en la materia, están surgiendo nuevos escenarios informáticos que requieren una disponibilidad continua (24 horas al día, 7 días a la semana) o instantánea de la computación. Tales escenarios incluyen, pero no se limitan a, gestionar aparatos y electrónica de consumo. Por lo tanto, es necesario un medio inteligente de gestionar el consumo de energía y el ruido de ventilador al tiempo que se reconocen y se manejan eventos de forma apropiada para alcanzar las expectativas de los usuarios de apagado de un sistema, de reducción al mínimo de los costes asociados con el usuario y de provisión de un sistema (ruido) respetuoso con el medio ambiente.
La presente invención reduce el consumo de energía global y elimina el uso de ventilador (es decir, las emisiones acústicas) debido a que las operaciones y tareas de baja intensidad se pueden encontrar siempre disponibles mediante el alojamiento de las mismas en el sistema auxiliar 202. Por ejemplo, el ordenador 110 convencional proporciona la capacidad de reproducir un archivo de audio digital mientras se edita una hoja de cálculo y se supervisa correo electrónico. No obstante, si todo lo que se requiere es reproducir un archivo de audio digital, entonces el ordenador 110 tiene mucha más potencia de procesamiento de la que es necesaria y supone una merma excesiva a la electricidad procedente o bien de un suministro de alimentación o bien de una batería. De acuerdo con la presente invención, el sistema auxiliar 202 podría alojar la tarea de reproducción de archivos de audio, y se puede apagar el sistema primario 201.
Adicionalmente, el sistema auxiliar 202 puede responder a eventos que es necesario manejar inmediatamente, tales como responder a llamadas de VoIP o comprobaciones de autorización de seguridad, etc. Esto proporciona el suficiente tiempo para activar el sistema primario 201 para manejar eventos que no son tan críticos con respecto al tiempo, o cuyo manejo requiere la totalidad de los recursos del sistema primario.
La presente invención también es útil para una interacción basada en temporizador. A pesar de que el sistema primario 201 soporta el concepto de evento de temporizador de reactivación, llevar al mismo a un estado útil puede
5
10
15
20
25
30
35
40
45
50
55
llevar 30 segundos o más. Por lo tanto, en un escenario de grabadora de vídeo digital (DVR, digital video recorder), el sistema primario 201 perdería 30 segundos de tiempo de grabación si el mismo estuviera enviando un flujo de medios para su almacenamiento. No obstante, el sistema auxiliar 202 posibilita una transmisión por secuencias bidireccional de procesos y se puede hacer que esté disponible sin los costes obligatorios de suministro de alimentación o de batería si este se habilitara con el procesador primario. El sistema auxiliar 202 también puede hacer uso de las mismas ayudas de soporte físico para la codificación/descodificación de medios que el sistema primario 201. Un modelo relacionado de la presente invención tiene por objeto soportar un flujo de datos distribuido, tal como reencaminar un flujo de TV digital de un sistema de representación primario a un sistema de representación auxiliar, en el que el sistema de representación auxiliar está físicamente asociado con un tiempo de ejecución y un procesador auxiliar.
Un beneficio adicional es que el sistema auxiliar 202 funciona incluso cuando el sistema primario 201 se encuentra en un estado "inactivo" o ha fallado. Por consiguiente, el sistema auxiliar 202 se puede usar para supervisar e interrogar al sistema primario 201 en caso de un problema en el sistema primario 201.
Haciendo referencia a continuación a la figura 6, se ilustra una realización en la que se usa una LAN interna para compartir componentes. Cada componente se puede direccionar por medio de su propia dirección de Protocolo de Internet. Una placa madre de sistema 233 se puede conectar a un controlador de periféricos 215 por medio de una red de Ethernet. La placa madre 233 puede direccionar cada uno de los periféricos (por ejemplo, la interfaz de usuario 224, el vídeo 234, el audio 232, la unidad de disco duro 230, la unidad de memoria flash 233) conectados al controlador de periféricos 215 por medio de una dirección de Protocolo de Internet. El controlador de periféricos 215 está conectado "siempre activo" al suministro de alimentación 203.
El controlador de periféricos 215 es responsable de representar y asignar la identidad de componentes individuales y el acceso para cada componente que controla este a una dirección de Protocolo de Internet individual externamente visible. Pudiera ser que hubiera una única dirección de IP que representara el controlador de periféricos y que, cuando se consultase, el controlador de periféricos pudiera proporcionar o publicar una lista de capacidades con detalles de comando y o de direccionamiento.
Haciendo referencia a continuación a la figura 7, se ilustra una realización en la que se implementa una arquitectura de concentrador de USB para hacer que los componentes se encuentren disponibles entre múltiples complejos raíz. Cada complejo raíz 201 y 202 observa los componentes compartidos como periféricos de USB. Esta realización utiliza un concentrador de USB modificado 249 que puede conmutar entre las líneas de aguas arriba para un acceso síncrono de los componentes de aguas abajo, similar al conmutador de PCI Express 212.
Haciendo referencia a la figura 8, se ilustra otro aspecto de la presente invención dirigido al equilibrado de carga de servicios basándose en el procesamiento de requisitos de consumo de energía. A medida que se ejecuta una aplicación 235, un gestor de procesador 236 determina una carga de sistema actual (es decir, la carga sobre el procesador primario 208) y hace referencia a una lista enumerada de componentes (por ejemplo, una unidad óptica, una unidad de disco, codificadores/descodificadores, etc.) que están funcionando. Una lista de este tipo se puede obtener a partir de información contenida en la lista de tareas. Si la aplicación 235 es una tarea simple y de baja intensidad, el gestor de procesador 236 la deriva al sistema auxiliar 202. Mientras que, si la aplicación es una tarea de alta intensidad, el gestor de procesador 236 la deriva al sistema primario 201. Además, algunas aplicaciones pueden utilizar los recursos de ambos procesadores. Asimismo, es posible dividir en particiones las plataformas y tareas para el procesador y el tiempo de ejecución apropiados para su ejecución. Este equilibrado de carga proporciona un uso más eficiente de los recursos de sistema.
Los resultados de tener esta funcionalidad en el gestor de procesador 236 son que los componentes de alto consumo de energía de un sistema se pueden apagar completamente cuando se están ejecutando aplicaciones de baja intensidad. Ambos procesadores 208 y 211 pueden compartir los componentes de la arquitectura de PC tal como el disco duro, dispositivos de entrada, etc. Las aplicaciones 235 se pueden escribir usando un único modelo de aplicación.
Haciendo referencia a continuación a la figura 9, se ilustran componentes conectados por medio de un conmutador "distribuido" (que se muestran como 237 y 238). El acceso por parte de los sistemas o bien primario o bien auxiliar 201 y 202 se realiza por medio de este conmutador, es como si el acceso fuera local a cualquiera que sea el procesador que está dirigiendo el control. Los dos extremos del conmutador distribuido conectan entre sí por medio de cualquiera de un número de transportes físicos tales como, pero sin limitarse a, IrDA, Bluetooth y 802.11x.
A pesar de que la presente invención se ha descrito en conexión con las realizaciones preferidas de las diversas figuras, se ha de entender que se pueden usar otras realizaciones similares o se pueden realizar modificaciones y adiciones a la realización descrita para realizar la misma función de la presente invención sin apartarse de la misma. Por ejemplo, un experto en la materia reconocerá que la presente invención, tal como se describe en la presente solicitud, puede ser de aplicación a cualquier dispositivo o entorno informático, ya sea cableado o inalámbrico, y se puede aplicar a cualquier número de tales dispositivos informáticos conectados por medio de una red de comunicaciones, y que interaccionan a través de la red. Además, se debería resaltar que se contemplan una diversidad de plataformas informáticas, incluyendo sistemas operativos de dispositivos de mano y otros sistemas
operativos específicos de la aplicación, en especial debido a que continúa proliferando el número de dispositivos inalámbricos en red. Lo que es más, la presente invención se puede implementar en o a través de una pluralidad de dispositivos o chips de procesamiento, y el almacenamiento se puede efectuar de forma similar a través de una pluralidad de dispositivos. Por lo tanto, la presente invención no se debería limitar a realización individual alguna, 5 sino que más bien se debería interpretar en cuanto a su extensión y ámbito de acuerdo con las reivindicaciones adjuntas.

Claims (23)

  1. 5
    10
    15
    20
    25
    30
    35
    40
    45
    50
    REIVINDICACIONES
    1. Un sistema informático (200), que comprende:
    un componente de procesamiento primario (201, 233) y un componente de procesamiento auxiliar (202; 215), en el que cada uno de los componentes de procesamiento primario y auxiliar comprende un tiempo de ejecución de aplicación y en el que las tareas de baja intensidad se alojan en el componente de procesamiento auxiliar; un suministro de alimentación (203) conectado a los componentes de procesamiento primario y auxiliar, en el que la conexión entre el suministro de alimentación y dicho componente de procesamiento primario se puede conmutar y en el que la conexión entre dicho suministro de alimentación y dicho componente de procesamiento auxiliar está siempre activa;
    una interfaz de comando y control entre dicho componente de procesamiento primario y dicho componente de procesamiento auxiliar; y
    un controlador de comunicación sensible a conmutar unos predeterminados de los componentes periféricos entre dicho componente de procesamiento primario y dicho componente de procesamiento auxiliar de acuerdo con requisitos para ejecutar una aplicación en dicho sistema informático.
  2. 2. El sistema informático de la reivindicación 1, en el que la compartición de datos y de notificaciones se realiza por medio de una comunicación interproceso entre dicho componente de procesamiento primario y dicho componente de procesamiento auxiliar, y en el que dicho componente de procesamiento auxiliar está conectado por medio de un bus USB y es tratado como un periférico de USB por dicho componente de procesamiento primario.
  3. 3. El sistema informático de la reivindicación 2, en el que dicho controlador de comunicación está dispuesto para conmutar unos componentes predeterminados de entre los componentes periféricos entre dicho componente de procesamiento primario y dicho componente de procesamiento auxiliar, de tal modo que dichos componentes periféricos se comparten entre dicho componente de procesamiento primario y dicho componente de procesamiento auxiliar.
  4. 4. El sistema informático de la reivindicación 1, en el que cada uno de dicho componente de procesamiento primario y dicho componente de procesamiento auxiliar comprende un controlador de anfitrión conectado a dicho controlador de comunicación para comunicar con dispositivos de aguas abajo.
  5. 5. El sistema informático de la reivindicación 4, en el que dicho controlador de comunicación comprende un controlador de comunicación de PCI Express que tiene un puente de P2P de aguas arriba para cada uno de dicho componente de procesamiento primario y dicho componente de procesamiento auxiliar y unos puentes de P2P de aguas abajo que conectan con componentes periféricos, y
    en el que cada uno de dichos puentes de P2P de aguas arriba comunica con cada puente de P2P de aguas abajo por medio de un bus de PCI interno.
  6. 6. El sistema informático de la reivindicación 5, en el que dicho controlador de comunicación comprende un gestor de puente que conserva un registro de control de configuración interno para definir a qué puente de P2P de aguas arriba ha de responder cada puente de P2P de aguas abajo.
  7. 7. El sistema informático de la reivindicación 6, en el que dichos componentes periféricos se comparten de forma simultánea entre dicho componente de procesamiento primario y dicho componente de procesamiento auxiliar por medio de dicho controlador de comunicación.
  8. 8. El sistema informático de la reivindicación 1, en el que dicho componente de procesamiento auxiliar proporciona una interacción basada en temporizador, y en el que dicho componente de procesamiento auxiliar activa dicho componente de procesamiento primario en respuesta a un evento.
  9. 9. El sistema informático de la reivindicación 1, en el que dicho componente de procesamiento auxiliar es un sistema de baja potencia y en el que dicho componente de procesamiento auxiliar está adaptado para ejecutar aplicaciones cuando dicho componente de procesamiento primario se encuentra no disponible.
  10. 10. El sistema informático de la reivindicación 1, en el que dicho controlador de comunicación comprende una LAN interna y en el que los componentes periféricos se direccionan por medio de su dirección de Protocolo de Internet.
  11. 11. El sistema informático de la reivindicación 1, en el que dicho controlador de comunicación comprende un conmutador distribuido, y en el que se accede a componentes periféricos mediante o bien dicho componente de procesamiento primario o bien dicho componente de procesamiento auxiliar por medio de dicho conmutador distribuido como si el acceso fuera local.
  12. 12. El sistema informático de la reivindicación 1, en el que la alimentación de los componentes periféricos que no están habilitados para entrar en un estado de espera es gestionada por dicho componente de procesamiento auxiliar.
  13. 13. El sistema informático de la reivindicación 1, en el que:
    5
    10
    15
    20
    25
    30
    35
    40
    45
    50
    el componente de procesamiento primario tiene una CPU de alta potencia y una primera memoria, y el componente de procesamiento auxiliar tiene una CPU de baja potencia y una segunda memoria.
  14. 14. El sistema informático de la reivindicación 13, en el que la compartición de datos y de notificaciones se realiza por medio de una comunicación interproceso entre dicho componente de procesamiento primario y dicho componente de procesamiento auxiliar, y en el que dicho componente de procesamiento auxiliar está conectado por medio de un bus USB y es tratado como un periférico de USB por dicho componente de procesamiento primario.
  15. 15. El sistema informático de la reivindicación 13, en el que dicho controlador de comunicación está dispuesto para conmutar unos predeterminados componentes de entre los componentes periféricos entre dicho componente de procesamiento primario y dicho componente de procesamiento auxiliar, de tal modo que dichos componentes periféricos se comparten entre dicho componente de procesamiento primario y dicho componente de procesamiento auxiliar.
  16. 16. El sistema informático de la reivindicación 13, en el que dicho controlador de comunicación comprende un controlador de comunicación de PCI Express que tiene un puente de P2P de aguas arriba para cada uno de dicho componente de procesamiento primario y dicho componente de procesamiento auxiliar y unos puentes de P2P de aguas abajo que conectan con dichos componentes periféricos, y
    en el que cada uno de dichos puentes de P2P de aguas arriba comunica con cada puente de P2P de aguas abajo por medio de un bus de PCI interno.
  17. 17. El sistema informático de la reivindicación 13, en el que dicho componente de procesamiento auxiliar proporciona una interacción basada en temporizador, y en el que dicho componente de procesamiento auxiliar activa dicho componente de procesamiento primario en respuesta a un evento.
  18. 18. El sistema informático de la reivindicación 13, en el que dicho controlador de comunicación comprende una LAN interna y en el que dichos componentes periféricos se direccionan por medio de su dirección de Protocolo de Internet.
  19. 19. El sistema informático de la reivindicación 13, en el que dicho controlador de comunicación comprende un concentrador de USB, y en el que dichos componentes periféricos son vistos por dicho componente de procesamiento primario y dicho componente de procesamiento auxiliar como periféricos de USB.
  20. 20. El sistema informático de la reivindicación 13, en el que dicho controlador de comunicación comprende un conmutador distribuido, y en el que se accede a dichos componentes periféricos mediante o bien dicho componente de procesamiento primario o bien dicho componente de procesamiento auxiliar por medio de dicho conmutador distribuido como si el acceso fuera local.
  21. 21. Un procedimiento de equilibrado de carga de servicios basándose en el procesamiento de requisitos de consumo de energía en un sistema informático que tiene un componente de procesamiento primario (201; 233), un componente de procesamiento auxiliar (202; 215) y un controlador de comunicación, comprendiendo cada uno de los componentes de procesamiento primario y auxiliar un tiempo de ejecución de aplicación, estando los componentes de procesamiento primario y auxiliar conectados a un suministro de alimentación (203), en el que la conexión entre el suministro de alimentación y dicho componente de procesamiento primario se puede conmutar y en el que la conexión entre dicho suministro de alimentación y dicho componente de procesamiento auxiliar está siempre activa, siendo el controlador de comunicación sensible a conmutar unos predeterminados de los componentes periféricos entre dicho componente de procesamiento primario y dicho componente de procesamiento auxiliar de acuerdo con requisitos para ejecutar una aplicación en dicho sistema informático, comprendiendo el procedimiento:
    determinar una carga de sistema actual sobre el componente de procesamiento primario; hacer referencia a una lista de componentes;
    determinar un requisito de consumo de energía de una aplicación que se va a ejecutar; y
    si la aplicación es una tarea de baja intensidad, el procesamiento de la aplicación es realizado por dicho componente de procesamiento auxiliar y, si la aplicación es una tarea de alta intensidad, el procesamiento de la aplicación es realizado por dicho componente de procesamiento primario.
  22. 22. El procedimiento de la reivindicación 21, que comprende adicionalmente compartir recursos de dicho componente de procesamiento primario y dicho componente de procesamiento auxiliar de tal modo que la aplicación utiliza recursos de ambos componentes.
  23. 23. El procedimiento de la reivindicación 22, que comprende adicionalmente proporcionar una interacción basada en temporizador de tal modo que dicho componente de procesamiento auxiliar activa dicho componente de procesamiento primario en respuesta a un evento.
ES05103329.8T 2004-04-28 2005-04-25 Procesamiento orientado a tareas como entornos informáticos auxiliar a primario Active ES2656492T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/834,322 US7152171B2 (en) 2004-04-28 2004-04-28 Task-oriented processing as an auxiliary to primary computing environments
US834322 2004-04-28

Publications (1)

Publication Number Publication Date
ES2656492T3 true ES2656492T3 (es) 2018-02-27

Family

ID=34939484

Family Applications (1)

Application Number Title Priority Date Filing Date
ES05103329.8T Active ES2656492T3 (es) 2004-04-28 2005-04-25 Procesamiento orientado a tareas como entornos informáticos auxiliar a primario

Country Status (7)

Country Link
US (2) US7152171B2 (es)
EP (1) EP1591909B1 (es)
JP (1) JP4878444B2 (es)
KR (1) KR101246997B1 (es)
CN (1) CN1694086A (es)
ES (1) ES2656492T3 (es)
TW (1) TWI412938B (es)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7577771B2 (en) * 2004-05-03 2009-08-18 Microsoft Corporation Caching data for offline display and navigation of auxiliary information
US7660914B2 (en) 2004-05-03 2010-02-09 Microsoft Corporation Auxiliary display system architecture
US7511682B2 (en) 2004-05-03 2009-03-31 Microsoft Corporation Context-aware auxiliary display platform and applications
US7558884B2 (en) * 2004-05-03 2009-07-07 Microsoft Corporation Processing information received at an auxiliary computing device
US20050270988A1 (en) * 2004-06-04 2005-12-08 Dehaemer Eric Mechanism of dynamic upstream port selection in a PCI express switch
US20060294401A1 (en) * 2005-06-24 2006-12-28 Dell Products L.P. Power management of multiple processors
WO2007081218A1 (en) * 2006-01-10 2007-07-19 Cupp Computing As Dual mode power-saving computing system
US7898500B2 (en) * 2006-05-22 2011-03-01 Microsoft Corporation Auxiliary display within a primary display system
US8615623B2 (en) 2006-08-09 2013-12-24 Nec Corporation Internet connection switch and internet connection system
TW200832214A (en) * 2007-01-16 2008-08-01 Asustek Comp Inc Portable computer
US7882377B2 (en) * 2007-04-30 2011-02-01 Hewlett-Packard Development Company, L.P. Electronic device with flexible processing system
US8051279B2 (en) * 2007-12-27 2011-11-01 Nvidia Corporation Method and system for enabling an auxiliary system to retrieve system information from a computing device
CN101470509B (zh) * 2007-12-27 2011-04-27 联想(北京)有限公司 计算机系统的控制方法、该计算机系统及笔记本电脑
CN101471833B (zh) * 2007-12-29 2012-01-25 联想(北京)有限公司 一种数据处理方法和装置
CN101470675B (zh) * 2007-12-29 2011-03-30 联想(北京)有限公司 一种数据输出方法和装置
CN101620462A (zh) * 2008-07-03 2010-01-06 鸿富锦精密工业（深圳）有限公司 计算机装置
CN101661304B (zh) 2008-08-25 2011-07-27 联想(北京)有限公司 一种计算机及其输入设备共用方法
US8121960B2 (en) * 2009-02-04 2012-02-21 International Business Machines Corporation Portal performance optimization
KR101512493B1 (ko) * 2009-02-06 2015-04-15 삼성전자주식회사 저전력 시스템온칩
US8364857B2 (en) * 2009-08-31 2013-01-29 Qualcomm Incorporated Wireless modem with CPU and auxiliary processor that shifts control between processors when in low power state while maintaining communication link to wireless network
US8650335B2 (en) * 2010-06-23 2014-02-11 International Business Machines Corporation Measurement facility for adapter functions
EP2482196B1 (en) * 2011-01-31 2016-06-29 Canon Kabushiki Kaisha Image processing apparatus, printing apparatus and controlling method in image processing apparatus
KR101760422B1 (ko) * 2011-05-11 2017-07-31 엘지전자 주식회사 이동 단말기 및 그 제어방법
GB2491666A (en) * 2011-06-08 2012-12-12 Inst Information Industry Green computing heterogeneous computer system
CN102495756B (zh) * 2011-11-07 2016-09-14 北京中星微电子有限公司 操作系统在不同的中央处理器之间切换的方法及系统
KR101324604B1 (ko) * 2012-05-25 2013-11-01 전자부품연구원 다중 대기 상태 운용 방법 및 이를 적용한 방송수신장치
TW201443630A (zh) * 2013-05-15 2014-11-16 Fih Hong Kong Ltd 電子裝置及其使用方法
US9836637B2 (en) * 2014-01-15 2017-12-05 Google Llc Finger print state integration with non-application processor functions for power savings in an electronic device
JP6246603B2 (ja) 2014-01-21 2017-12-13 ルネサスエレクトロニクス株式会社 タスクスケジューラ機構、オペレーティングシステム及びマルチプロセッサシステム
US20170010915A1 (en) * 2014-01-31 2017-01-12 Hewlett Packard Enterprise Development Lp Performing processing tasks using an auxiliary processing unit
JP6087306B2 (ja) * 2014-03-14 2017-03-01 西日本電信電話株式会社 ゲートウェイ装置
US10157162B2 (en) * 2016-06-27 2018-12-18 Intel Corporation External universal boosting agent device that improves computing performance by managing the offloading of application tasks for connected electronic devices
CN107577329A (zh) * 2016-07-04 2018-01-12 上海中兴软件有限责任公司 一种数据信息的显示方法和装置
EP4177710A4 (en) 2020-10-28 2024-01-10 Samsung Electronics Co., Ltd. ELECTRONIC DEVICE AND ITS OPERATING METHOD

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142684A (en) * 1989-06-23 1992-08-25 Hand Held Products, Inc. Power conservation in microprocessor controlled devices
TW327213B (en) * 1993-06-25 1998-02-21 Vtech Computers Inc A multiprocessor computer apparatus
US6446215B1 (en) * 1999-08-20 2002-09-03 Advanced Micro Devices, Inc. Method and apparatus for controlling power management state transitions between devices connected via a clock forwarded interface
US6501999B1 (en) * 1999-12-22 2002-12-31 Intel Corporation Multi-processor mobile computer system having one processor integrated with a chipset
JP2001184147A (ja) * 1999-12-27 2001-07-06 Sanyo Electric Co Ltd 携帯電子機器
JP2001202155A (ja) * 2000-01-18 2001-07-27 Hitachi Ltd 低消費電力処理装置
US6836850B2 (en) * 2000-11-30 2004-12-28 Intel Corporation Portable system arrangements having dual high-level-/low-level processor modes
US6986066B2 (en) * 2001-01-05 2006-01-10 International Business Machines Corporation Computer system having low energy consumption
JP2002215597A (ja) * 2001-01-15 2002-08-02 Mitsubishi Electric Corp マルチプロセッサ装置

Also Published As

Publication number Publication date
KR20060047535A (ko) 2006-05-18
JP2005332386A (ja) 2005-12-02
EP1591909B1 (en) 2017-11-22
US20070067658A1 (en) 2007-03-22
EP1591909A3 (en) 2007-10-24
CN1694086A (zh) 2005-11-09
US7152171B2 (en) 2006-12-19
US20050246563A1 (en) 2005-11-03
TW200622683A (en) 2006-07-01
EP1591909A2 (en) 2005-11-02
US7275167B2 (en) 2007-09-25
KR101246997B1 (ko) 2013-03-25
TWI412938B (zh) 2013-10-21
JP4878444B2 (ja) 2012-02-15

Similar Documents

Publication Publication Date Title
ES2656492T3 (es) Procesamiento orientado a tareas como entornos informáticos auxiliar a primario
JP4611210B2 (ja) 非メインｃｐｕ／ｏｓベースの動作環境
US7631199B2 (en) Various methods and apparatuses for power states in a controller
US6360327B1 (en) System with control registers for managing computer legacy peripheral devices using an advanced configuration power interface software power management system
JP4970560B2 (ja) 特定の機能を維持しながら消費電力を低減するコンピュータ
TWI564704B (zh) 省電處理器架構
US7793127B2 (en) Processor state restoration and method for resume
KR101920980B1 (ko) 멀티-운영 체제 디바이스들에 대한 액세스 격리
US7647509B2 (en) Method and apparatus for managing power in a processing system with multiple partitions
JP4383641B2 (ja) 表示制御装置およびコンピュータシステム並びにパワーマネージメント方法
JP2009518703A (ja) 複数の中断された実行時イメージを伝達する方法及びシステム
JP5715658B2 (ja) コンピュータに安全な動作環境を構築する方法、コンピュータ・プログラムおよびコンピュータ
US7636861B2 (en) Bus technique for controlling power states of blades in a blade enclosure
US6732216B2 (en) Peripheral switching device with multiple sets of registers for supporting an ACPI full-operation state
US8140878B2 (en) Power conservation technique for blade computer systems
US20120166746A1 (en) Security Device
US20080168264A1 (en) Configuring a device for operation on a computing platform
US7003658B2 (en) Method for user setup of memory throttling register in north bridge via BIOS to save power
CN101419560B (zh) 一种基于可扩展固件接口的操作系统切换方法
JP4846862B2 (ja) 情報処理装置および省電力制御方法
TWI489264B (zh) 中介軟體電源管理
US11500449B1 (en) Adaptive remediation for modern standby
JP4703757B2 (ja) 情報処理装置
JP2010009453A (ja) 情報処理装置およびデバイス設定制御方法