ES2625275T3

ES2625275T3 - Método y sistema de filtrado adaptativo basado en una sub-banda de error

Info

Publication number: ES2625275T3
Application number: ES12885440.3T
Authority: ES
Inventors: Dongyuan SHI; Dongmei He; Meng CAI
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2012-09-27
Filing date: 2012-09-27
Publication date: 2017-07-19
Anticipated expiration: 2032-09-27
Also published as: EP2897334A4; CN103004086A; EP2897334A1; WO2014047854A1; US9419826B2; US20150207649A1; CN103004086B; EP2897334B1

Abstract

Un método de filtrado adaptativo ajustado por al menos un algoritmo de mínimos cuadrados LMS sobre la base de una sub-banda de error, que comprende: recibir, por un filtro adaptativo, una señal de entrada, realizar un procesamiento de filtrado adaptativo sobre la señal de entrada en función de un factor de ponderación de filtrado adaptativo actualmente memorizado en el filtro adaptativo, con el fin de obtener L señales de filtrado adaptativo, y transmitir las L señales de filtrado adaptativo a un subtractor; recibir, por el subtractor, una señal de referencia y las L señales de filtrado adaptativo, realizar un cálculo en función de la señal de referencia y de las L señales de filtrado adaptativo para obtener una señal de error, y transmitir la señal de error a un filtro de sub-banda de error, en donde la señal de referencia es una señal generada después de que la señal de entrada pase a través de un canal real; recibir, por el filtro de sub-banda de error, la señal de error, realizar un procesamiento de filtrado de análisis de subbanda sobre la señal de error para obtener N señales de sub-banda de error, y transmitir las N señales de subbanda de error a un actualizador de ponderación adaptativa, recibir, por 20 un filtro de análisis de señal de entrada, la señal de entrada, realizar un procesamiento de filtrado de análisis de sub-banda sobre la señal de entrada para obtener N señales de sub-banda de entrada, y transmitir las N señales de sub-banda de entrada al actualizador de ponderación adaptativa; y recibir, por el actualizador de ponderación adaptativa, las N señales de sub-banda de error y las M señales de sub banda de entrada, efectuar en cálculo función de las N señales de sub-banda de error y de las M señales de subbanda de entrada para obtener una nueva ponderación del filtrado adaptativo, y sustituir la ponderación de filtrado adaptativo actualmente memorizada en el filtro adaptativo por la nueva ponderación de filtrado adaptativo; en donde el filtro adaptativo tiene L ramas que comprenden una primera rama a una L-ésima rama, y cada rama tiene un puerto de entrada y un puerto de salida, en donde L es un número entero positivo; cuando L es igual a 1, M multiplicadores, M-1 sumadores y M-1 retardadores de reloj M están dispuestos en la Lésima rama, en donde los M multiplicadores son un multiplicador 0 a un multiplicador M-1, los M-1 sumadores son un sumador 1 a un sumador M-1 y los M-1 retardadores de reloj M son un retardador 1 de reloj M a un retardador M- 1 de reloj M; cada retardador tiene un puerto de entrada y un puerto de salida, cada multiplicador tiene un puerto de entrada y un puerto de salida y cada sumador tiene dos puertos de entrada y un puerto de salida, M es un número entero positivo, y un puerto de entrada de la L-ésima rama está conectado a puertos de entrada del multiplicador 0 al multiplicador M-1, un puerto de salida del multiplicador 0 está conectado a un puerto de entrada del retardador 1 de reloj M, un puerto de salida de cada uno de un multiplicador 1 al multiplicador M-1 está conectado a un puerto de entrada de cada uno del sumador 1 al sumador M-1 y un puerto de salida de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M está conectado al otro puerto de entrada del sumador 1 al sumador M-1; a continuación, la recepción, por un filtro adaptativo, de una señal de entrada, realizando un procesamiento de filtrado adaptativo sobre la señal de entrada en función de una ponderación de filtrado adaptativo actualmente memorizada en el filtro adaptativo de manera que se obtenga una señal de filtrado adaptativo comprende: en la 1ª rama, recibir, por cada uno del multiplicador 0 al multiplicador M-1, la señal de entrada por intermedio del puerto de entrada de la L-ésima rama, y efectuar una multiplicación sobre la señal de entrada en función de una ponderación de filtro adaptativo memorizada en cada uno de los multiplicadores, para obtener una señal de salida de multiplicador generada por cada uno del multiplicador 0 al multiplicador M-1; proporcionar, a la salida, por cada uno del multiplicador 0 al multiplicador M-1, por intermedio de un puerto de salida de cada uno del multiplicador 0 al multiplicador M-1, la señal de salida del multiplicador generada por cada uno del multiplicador 0 al multiplicador M-1; efectuar, por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M, un procesamiento de retardo de reloj M sobre una señal recibida en un puerto de entrada de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M, para obtener una señal de retardo de reloj M generada por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M; proporcionar, a la salida, por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M, por intermedio del puerto de salida de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M, la señal de retardo de reloj M generada por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M; efectuar, por el sumador 1 al sumador M-1, un procesamiento de adición sobre las señales recibidas por intermedio de dos puertos 60 de entrada que corresponden a cada uno del sumador 1 al sumador M-1, para obtener una señal de salida de sumador generada por cada uno del sumador 1 al sumador M-1, y proporcionar, a la salida, por cada uno del sumador 1 al sumador M-1, por intermedio de un puerto de salida correspondiente a cada uno del sumador 1 al sumador M-1, la señal de salida del sumador generada por cada uno del sumador 1 al sumador M-1; y cuando L es mayor que 1, un retardador de reloj (L-1), M multiplicadores, M-1 sumadores y M-1 retardadores de reloj M están dispuestos en la L-ésima rama, en donde los M multiplicadores son un multiplicador 0 a un multiplicador M- 1, los M-1 sumadores son un sumador 1 a un sumador M-1 y los M-1 retardadores de reloj M son un retardador 1 de reloj M a un retardador M-1 de reloj M; cada retardador tiene un puerto de entrada y puerto de salida, cada multiplicador tiene un puerto de entrada y un puerto de salida y cada sumador tiene dos puertos de entrada y un puerto de salida; y en la L-ésima rama, un puerto de entrada de la L-ésima rama está conectado a un puerto de entrada del retardador de reloj (L-5 1), un puerto de salida del retardador de reloj (L-1) está conectado a puertos de entrada de todos los multiplicadores, un puerto de salida del multiplicador 0 está conectado a un puerto de entrada del retardador 1 de reloj M, un puerto de salida de cada uno del multiplicador 1 al multiplicador M-1 está conectado a un puerto de entrada de cada uno del sumador 1 al sumador M-1, y un puerto de salida de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M está conectado al otro puerto de entrada de cada uno del sumador 1 al sumador M-1; a continuación, la recepción, por un filtro adaptativo, de una señal de entrada, la realización de un procesamiento de filtrado adaptativo sobre la señal de entrada en función de una ponderación de filtrado adaptativo actualmente memorizada en el filtro adaptativo, con el fin de obtener una señal de filtrado adaptativo comprende: en la L-ésima rama, la recepción, por el retardador de reloj (L-1), de la señal de entrada por intermedio del puerto de entrada del retardador de reloj (L-1), y realizar un procesamiento de retardo de reloj (L-1) sobre la señal de entrada para generar una señal de retardo de reloj (L-1); proporcionar, a la salida, por el retardador de reloj (L-1), la señal de retardo de reloj (L-1) por intermedio del puerto de salida del retardador de reloj (L-1); la recepción, por cada uno del multiplicador 0 al multiplicador M-1, de la señal de retardo de reloj (L-1) por intermedio del puerto de entrada de la Lésima rama, y realizar una multiplicación sobre la señal de retardo de reloj (L-1) en función de una ponderación de filtrado adaptativo memorizada en cada uno de los multiplicadores, para obtener una señal de salida del multiplicador generada por cada uno del multiplicador 0 al multiplicador M-1; proporcionar, a la salida, por cada uno del multiplicador 0 al multiplicador M-1 por intermedio de un puerto de salida de cada uno del multiplicador 0 al multiplicador M-1, la señal de salida del multiplicador generada por cada uno del multiplicador 0 al multiplicador M-1; realizar, por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M, un procesamiento de retardo de reloj M sobre una señal recibida en un puerto de entrada de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M, con el fin de obtener una señal de retardo generada por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M; proporcionar, a la salida, por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M por intermedio del puerto de salida de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M, la señal de retardo generada por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M; realizar, por cada uno del sumador 1 al sumador M-1, un procesamiento de adición sobre las señales recibidas por intermedio de dos puertos de entrada correspondientes a cada uno del sumador 1 al sumador M-1, con el fin de obtener una señal de salida de sumador generada por cada uno del sumador 1 al sumador M-1, y proporcionar, a la salida, por cada uno del sumador 1 al sumador M-1, por intermedio de un puerto de salida correspondiente a cada uno del sumador 1 al sumador M-1, la señal de salida de sumador generada por cada uno del sumador 1 al sumador M-1.

Description

5

10

15

20

25

30

35

40

45

50

55

60

65

DESCRIPCION

Metodo y sistema de filtrado adaptativo basado en una sub-banda de error CAMPO TECNICO

La presente invencion se refiere al campo de tecnologfas de procesamiento de senales y en particular, a un metodo de filtrado adaptativo y un sistema basado en una sub-banda de error.

ANTECEDENTES DE LA INVENCION

Un filtrado adaptativo se aplica ampliamente en campos tales como identificacion de sistemas, cancelacion de interferencias de ecos y ecualizacion de canales y un metodo mas frecuentemente utilizado es un metodo de filtrado transversal ajustado por el algoritmo LMS (Least Mean Square, algoritmo de mmimos cuadrados). Mas concretamente, un algoritmo adaptativo se utiliza para corregir automaticamente un vector de ponderacion en funcion de una senal de error de estimacion, de modo que la senal de error consiga una media de mmimos cuadrados; sin embargo, la convergencia del metodo disminuye a medida que aumenta el valor del factor de ponderacion de un filtro.

Con el fin de mejorar la convergencia de un algoritmo del metodo de filtrado transversal ajustado por LMS, un banco de filtros de analisis se anade en una ruta de una senal de entrada, de modo que se reduzca la autocorrelacion de la senal de entrada, con lo que se mejora la convergencia del algoritmo. Sin embargo, puesto que la senal de entrada pasa a traves de un grupo de filtros de analisis, se necesita, ademas, un grupo de filtros integrados para restablecer la senal cuando funciona el grupo de filtros; de esta manera, aumenta, en gran medida, la complejidad de una estructura del dispositivo de filtrado adaptativo, con lo que se aumenta la cantidad de calculo de un algoritmo de filtrado adaptativo completo, por lo que es difmil aplicar el algoritmo de filtrado adaptativo a un sistema digital de procesamiento de alta velocidad.

El documento GB 2439988 A da a conocer un filtro adaptativo que tiene un conjunto de filtros de sub-banda para descomponer la senal entrante y la senal de error en varias senales de sub-banda y que genera ponderaciones de coeficientes de sub-banda a partir de las senales de sub-banda.

SUMARIO DE LA INVENCION

La presente invencion da a conocer un metodo de filtrado adaptativo de conformidad con la reivindicacion 1 y un sistema en conformidad con la reivindicacion 4 sobre la base de una sub-banda de error, con el fin de reducir la cantidad de calculo de un algoritmo de filtrado adaptativo.

En conformidad con el metodo de filtrado adaptativo y el sistema basado en una sub-banda de error que se dan a conocer en las formas de realizacion de la presente invencion, un procesamiento de filtrado de analisis se realiza sobre una senal de error y una senal de entrada con el fin de obtener una senal de sub-banda de error y una senal de sub-banda de entrada respectivamente; se realiza un calculo en funcion de la senal de sub-banda de entrada y la senal de sub-banda de error para obtener una nueva ponderacion de filtrado adaptativo, y se actualiza un factor de ponderacion en un filtro adaptativo, de modo que cuando funciona el filtro adaptativo, el filtro adaptativo puede utilizar directamente una ponderacion actualizada para realizar un procesamiento de filtro adaptativo sobre la senal de entrada, con el fin de obtener una senal de filtrado adaptativo. En comparacion con una solucion tecnica en la tecnica anterior, en donde el procesamiento de filtrado de analisis necesita realizarse primero sobre una senal de entrada, y un resultado del procesamiento se aplica a la entrada de un filtro adaptativo para realizar un procesamiento adaptativo con el fin de obtener una senal de sub-banda de filtrado adaptativo, y luego, se puede obtener una senal de filtrado adaptativo realizando un procesamiento de filtrado integrado sobre la senal de sub- banda de filtrado adaptativo, en la presente invencion, sin que exista necesidad de restablecer un resultado del procesamiento de un filtro adaptativo; en comparacion con la solucion tecnica dada a conocer en la tecnica anterior, se omite un filtro integrado para la reconstruccion de la senal, con lo que se reduce la cantidad de calculo de un algoritmo de filtrado adaptativo.

BREVE DESCRIPCION DE LOS DIBUJOS

Para describir las soluciones tecnicas en las formas de realizacion de la presente invencion o en la tecnica anterior con mayor claridad, a continuacion se introducen, de forma concisa, los dibujos adjuntos requeridos para describir las formas de realizacion de la tecnica anterior. Evidentemente, los dibujos adjuntos en la descripcion siguiente muestran solamente algunas formas de realizacion de la presente invencion y un experto en esta tecnica puede derivar todavfa otros dibujos a partir de estos dibujos adjuntos sin necesidad de esfuerzos creativos.

La Figura 1 es un diagrama de bloques de composicion de un sistema de filtrado adaptativo sobre la base de una sub-banda de error en conformidad con la presente invencion,

5

10

15

20

25

30

35

40

45

50

55

60

65

La Figura 2 es un diagrama de flujo de un metodo de filtrado adaptativo sobre la base de una sub-banda de error en conformidad con la forma de realizacion 1 de la presente invencion;

La Figura 3 es un diagrama de flujo de otro metodo de filtrado adaptativo sobre la base de una sub-banda de error en conformidad con la forma de realizacion 1 de la presente invencion;

La Figura 4 es un diagrama de bloques de composicion de un filtro adaptativo en conformidad con la presente invencion,

La Figura 5 es un diagrama de bloques de composicion de un filtro de sub-banda de error en conformidad con la presente invencion;

La Figura 6 es un diagrama de flujo de un metodo de filtrado adaptativo sobre la base de una sub-banda de error en conformidad con la forma de realizacion 2 de la presente invencion;

La Figura 7 es un diagrama de bloques de composicion de un sistema de filtrado adaptativo sobre la base de una sub-banda de error en conformidad con la forma de realizacion 2 de la presente invencion; y

La Figura 8 es un diagrama de bloques d composicion de un sistema de filtrado adaptativo sobre la base de una sub-banda de error en conformidad con la forma de realizacion 3 de la presente invencion.

DESCRIPCION DETALLADA DE LAS FORMAS DE REALIZACION

A continuacion se describe, de forma clara y completa, las soluciones tecnicas de las formas de realizacion de la presente invencion haciendo referencia a los dibujos adjuntos en dichas formas de realizacion de la presente invencion. Evidentemente, las formas de realizacion descritas son simplemente una parte y no la totalidad de las formas de realizacion de la presente invencion. Todas las demas formas de realizacion obtenidas por un experto en esta tecnica, basadas en las formas de realizacion de la presente invencion, sin necesidad de esfuerzos creativos, deberan caer dentro del alcance de proteccion de la presente invencion.

Forma de realizacion 1

Esta forma de realizacion de la presente invencion da a conocer un metodo de filtrado adaptativo sobre la base de una sub-banda de error, en donde el metodo puede aplicarse a un sistema de filtrado adaptativo ilustrado en la Figura 1, y el sistema incluye: un filtro adaptativo, un subtractor, un filtro de sub-banda de error, un filtro de analisis de senal de entrada y un actualizador de ponderacion adaptativa.

Un puerto de entrada del filtro adaptativo esta configurado para recibir una senal de entrada, y un puerto de salida del filtro adaptativo esta conectado a un puerto de entrada del subtractor; el otro puerto de entrada del subtractor esta configurado para recibir una senal de referencia, y un puerto de salida del subtractor esta conectado al filtro de sub-banda de error; un puerto de entrada del filtro de analisis de la senal de entrada esta configurado para recibir la senal de entrada, y un puerto de salida del filtro de analisis de senal de entrada esta conectado a un puerto de entrada del actualizador de ponderacion adaptativa; y un puerto de salida del filtro de sub-banda de error esta conectado al otro puerto de entrada del actualizador de ponderacion adaptativa.

La senal de entrada es una senal digital, que es una senal a procesarse por el filtro adaptativo; y la senal de referencia es una senal generada despues de que la senal de entrada pase a traves de un canal real, en donde el canal real puede ser un dispositivo de procesamiento de senal ffsico o puede ser una ruta de propagacion de senal en el espacio libre, lo que no esta limitado en esta forma de realizacion de la presente invencion.

Segun se ilustra en la Figura 2, sobre la base del sistema de filtrado adaptativo anterior, el metodo incluye:

101. Un filtro adaptativo recibe una senal de entrada, realiza un procesamiento de filtrado adaptativo sobre la senal de entrada en funcion del factor de ponderacion del filtrado adaptativo actualmente memorizado en el filtro adaptativo, con el fin de obtener una senal de filtrado adaptativo y transmitir la senal de filtrado adaptativo a un subtractor.

Cuando el factor de ponderacion de filtrado adaptativo actualmente memorizado en el filtro adaptativo no se actualiza por un actualizador de ponderacion adaptativa, el factor de ponderacion del filtrado adaptativo es un valor por defecto pre-memorizado, y un valor del valor por defecto puede ser un valor empmco en el campo tecnico; despues de que el actualizador de ponderacion adaptativa actualice el coeficiente de ponderacion del filtrado adaptativo actualmente memorizado en el filtro adaptativo, el factor de ponderacion del filtrado adaptativo actualmente memorizado en el filtro adaptativo es un factor de ponderacion de filtrado adaptativo actualizado.

Conviene senalar que la senal de filtro adaptativo no es simplemente una sola senal, y el numero de senales de filtrado adaptativo depende del numero derivaciones del filtro adaptativo. En el filtro adaptativo, una rama de

5

10

15

20

25

30

35

40

45

50

55

derivacion del filtro adaptativo genera una senal de filtro adaptativo.

102. El subtractor recibe una senal de referencia y la senal de filtrado adaptativo, realiza un calculo en funcion de la senal de referencia y de la senal de filtrado adaptativo con el fin de obtener una senal de error, y transmite la senal de error a un filtro de sub-banda de error.

103. El filtro de sub-banda de error recibe la senal de error, realiza un procesamiento de filtrado de analisis de sub- banda sobre la senal de error con el fin de obtener una senal de sub-banda de error, y transmite la senal de sub- banda de error a un actualizador de ponderacion adaptativa.

Conviene senalar que la senal de sub-banda de error no es simplemente una sola senal, y el numero de senales de sub-banda de error depende del numero de divisiones de bandas de frecuencias del filtro de sub-banda de error. En el filtro de sub-banda de error, una rama del filtro de sub-banda de error genera una senal de sub-banda de error.

104. Un filtro de analisis de senal de entrada recibe la senal de entrada, realiza un procesamiento de filtrado de analisis de sub-banda sobre la senal de entrada para obtener una senal de sub-banda de entrada, y transmite la senal de sub-banda de entrada al actualizador de ponderacion adaptativa.

Conviene senalar que la senal de sub-banda de entrada no es simplemente una sola senal, y el numero de senales de sub-banda de entrada depende del numero de divisiones de banda de frecuencia del filtro de analisis de senal de entrada. En el filtro de analisis de la senal de entrada, una rama del filtro de entrada genera M senales de sub-banda de entrada, en donde M es el numero de divisiones de banda de frecuencia del filtro de analisis de senal de entrada.

105. El actualizador de ponderacion adaptativa recibe la senal de sub-banda de error y la senal de sub-banda de entrada, realiza un calculo en funcion de la senal de sub-banda de error y de la senal de sub-banda de entrada con el fin de obtener una nueva ponderacion de filtrado adaptativo y sustituye a la ponderacion de filtrado adaptativo actualmente memorizada en el filtro adaptativo con la nueva ponderacion de filtrado adaptativo.

Para un metodo de calculo de la nueva ponderacion de filtrado adaptativo, puede hacerse referencia a la formula a siguiente y dicha formula es concretamente:

A A *A-1

Sik(n +1) = Sik(n) + 2//^] a,e, {n)xB(n - k)

/-()

/ = 0,1.......(Af-1)

k = 0,1......(tt-1)

M

(Formula a)

en donde Sik (n+1) es una ponderacion de filtrado adaptativo actualizada, S,k(n) es una ponderacion de filtrado adaptativo actual, y y ai son ambas constantes prestablecidas, L es el numero de derivaciones de un filtro adaptativo, M es el numero de sub-bandas obtenido por medio de un procesamiento de filtrado de analisis, ei (n), es un valor de senal de error de una primera rama y xu (n - k) es un valor de senal de entrada de una i-esima componente de la primera rama.

Conviene senalar que cuando una diferencia entre una senal de salida real y una senal de salida de filtrado adaptativo, que se obtiene realizando un filtrado adaptativo sobre la senal de entrada utilizando la ponderacion del filtrado adaptativo actual, fluctua constantemente en un margen relativamente pequeno, es decir, cuando la senal de error es objeto de convergencia, con lo que puede considerarse que el filtro adaptativo puede simular un canal real. En este caso, necesita proporcionarse, a la salida, una senal del filtro adaptativo. Por lo tanto, las siguientes etapas estan dispuestas despues de la etapa 102 y segun se ilustra en la Figura 3, el metodo incluye, ademas:

106. Un detector de convergencia determina si la senal de error es objeto de convergencia.

107. Si el detector de convergencia determina que la senal de error es objeto de convergencia, controlar el subtractor para generar una senal de simulacion en conformidad con la senal de filtrado adaptativo y proporcionar, a la salida, la senal de simulacion.

Mas concretamente, un metodo de puesta en practica en el que el detector de convergencia controla el subtractor para generar una senal de simulacion en funcion de la senal de filtrado adaptativo puede ser: cuando existe solamente una senal de filtrado adaptativo unica, controlar el subtractor para proporcionar directamente, a la salida, la senal adaptativa unica como una senal de simulacion; y cuando existen multiples senales de filtrado adaptativo, realizar un calculo de adicion sobre las multiples senales de filtrado adaptativo con el fin de obtener una senal de simulacion.

5

10

15

20

25

30

35

40

45

50

55

60

65

Ademas, conviene senalar que esta forma de realizacion de la presente invencion da a conocer un filtro adaptativo, y una estructura del filtro adaptativo se ilustra en la Figura 4. El filtro tiene L ramas que incluyen una primera rama a una L-esima rama, y cada rama tiene un puerto de entrada y un puerto de salida, en donde L es un numero entero positivo.

Cuando L es igual a 1, M multiplicadores, M-1 sumadores y M-1 retardadores de reloj M estan dispuestos en la L- esima rama, en donde los M multiplicadores son un multiplicador 0 a un multiplicador M-1, los M-1 sumadores son un sumador 1 a un sumador M-1 y los M-1 retardadores de reloj M son un retardador 1 de reloj M a un retardador M- 1 de reloj M; cada retardador tiene un puerto de entrada y un puerto de salida, cada multiplicador tiene un puerto de entrada y un puerto de salida y cada sumador tiene dos puertos de entrada y un puerto de salida, M es un numero entero positivo, y un puerto de entrada de la L-esima rama esta conectado a puertos de entrada del multiplicador 0 al multiplicador M-1, un puerto de salida del multiplicador 0 esta conectado a un puerto de entrada del retardador 1 de reloj M, un puerto de salida de cada uno de un multiplicador 1 al multiplicador M-1 esta conectado a un puerto de entrada de cada uno del sumador 1 al sumador M-1 y un puerto de salida de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M esta conectado al otro puerto de entrada del sumador 1 al sumador M-1.

A continuacion, la recepcion, por un filtro adaptativo, de una senal de entrada, la realizacion de un procesamiento de filtrado adaptativo sobre la senal de entrada en funcion de un factor de ponderacion de filtrado adaptativo actualmente memorizado en el filtro adaptativo de manera que se obtenga una senal de filtrado adaptativo comprende:

En la L-esima rama, recibir, por cada uno del multiplicador 0 al multiplicador M-1, la senal de entrada por intermedio del puerto de entrada de la L-esima rama, y efectuar una multiplicacion sobre la senal de entrada en funcion de un factor de ponderacion de filtrado adaptativo memorizado en cada uno de los multiplicadores, con el fin de obtener una senal de salida de multiplicador generada por cada uno del multiplicador 0 al multiplicador M-1; proporcionar, a la salida, por cada uno del multiplicador 0 al multiplicador M-1, por intermedio de un puerto de salida de cada uno del multiplicador 0 al multiplicador M-1, la senal de salida del multiplicador generada por cada uno del multiplicador 0 al multiplicador M-1; efectuar, por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M, un procesamiento de retardo de reloj M sobre una senal recibida en un puerto de entrada de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M, con el fin de obtener una senal de retardo de reloj M generada por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M; proporcionar, a la salida, por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M, por intermedio del puerto de salida de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M, la senal de retardo de reloj M generada por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M; realizar, por el sumador 1 al sumador M-1, un procesamiento de adicion sobre las senales recibidas por intermedio de dos puertos de entrada que corresponden a cada uno del sumador 1 al sumador M-1, con el fin de obtener una senal de salida de sumador generada por cada uno del sumador 1 al sumador M-1, y proporcionar, a la salida, por cada uno del sumador 1 al sumador M-1, por intermedio de un puerto de salida correspondiente a cada uno del sumador 1 al sumador M-1, la senal de salida del sumador generada por cada uno del sumador 1 al sumador M-1.

Cuando L es mayor que 1, un retardador de reloj (L-1), M multiplicadores, M-1 sumadores y M-1 retardadores de reloj M estan dispuestos en la L-esima rama, en donde los M multiplicadores son un multiplicador 0 a un multiplicador M-1, los M-1 sumadores son un sumador 1 a un sumador M-1 y los M-1 retardadores de reloj M son un retardador 1 de reloj M a un retardador M-1 de reloj M; cada retardador tiene un puerto de entrada y puerto de salida, cada multiplicador tiene un puerto de entrada y un puerto de salida y cada sumador tiene dos puertos de entrada y un puerto de salida; y en la L-esima rama, un puerto de entrada de la L-esima rama esta conectado a un puerto de entrada del retardador de reloj (L-1), un puerto de salida del retardador de reloj (L-1) esta conectado a puertos de entrada de todos los multiplicadores, un puerto de salida del multiplicador 0 esta conectado a un puerto de entrada del retardador 1 de reloj M, un puerto de salida de cada uno del multiplicador 1 al multiplicador M-1 esta conectado a un puerto de entrada de cada uno del sumador 1 al sumador M-1, y un puerto de salida de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M esta conectado al otro puerto de salida de cada uno del sumador 1 al sumador M-1.

A continuacion, la recepcion, por un filtro adaptativo, de una senal de entrada, la realizacion de un procesamiento de filtrado adaptativo sobre la senal de entrada en funcion de un factor de ponderacion de filtrado adaptativo actualmente memorizado en el filtro adaptativo, con el fin de obtener una senal de filtrado adaptativo que comprende:

en la L-esima rama, la recepcion, por el retardador de reloj (L-1), de la senal de entrada por intermedio del puerto de entrada del retardador de reloj (L-1), y realizar un procesamiento de retardo de reloj (L-1) sobre la senal de entrada para generar una senal de retardo de reloj (L-1); proporcionar, a la salida, por el retardador de reloj (L-1), la senal de retardo de reloj (L-1) por intermedio del puerto de salida del retardador de reloj (L-1); la recepcion, por cada uno del multiplicador 0 al multiplicador M-1, de la senal de retardo de reloj (L-1) por intermedio del puerto de entrada de la L- esima rama, y realizar una multiplicacion sobre la senal de retardo de reloj (L-1) en funcion de un factor de ponderacion de filtrado adaptativo memorizado en cada uno de los multiplicadores, con el fin de obtener una senal

5

10

15

20

25

30

35

40

45

50

55

60

65

de salida del multiplicador generada por cada uno del multiplicador 0 al multiplicador M-1; proporcionar, a la salida, por cada uno del multiplicador 0 al multiplicador M-1 por intermedio de un puerto de salida de cada uno del multiplicador 0 al multiplicador M-1, la senal de salida del multiplicador generada por cada uno del multiplicador 0 al multiplicador M-1; realizar, por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M, un procesamiento de retardo de reloj M sobre una senal recibida en un puerto de entrada de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M, con el fin de obtener una senal de retardo generada por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M; proporcionar, a la salida, por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M por intermedio del puerto de salida de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M, la senal de retardo generada por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M; realizar, por cada uno del sumador 1 al sumador M-1, un procesamiento de adicion sobre las senales recibidas por intermedio de dos puertos de entrada correspondientes a cada uno del sumador 1 al sumador M-1, con el fin de obtener una senal de salida de sumador generada por cada uno del sumador 1 al sumador M-1, y proporcionar, a la salida, por cada uno del sumador 1 al sumador M-1, por intermedio de un puerto de salida correspondiente a cada uno del sumador 1 al sumador M-1, la senal de salida de sumador generada por cada uno del sumador 1 al sumador M-1.

Por supuesto, esta forma de realizacion de la presente invencion no esta limitada a que solamente pueda utilizarse una estructura del filtro adaptativo anterior para realizar un metodo de filtrado adaptativo sobre la base de una sub- banda de error, y un filtro FIR (Respuesta Finita al Impulso) normalmente utilizado en el campo tecnico puede utilizarse tambien para poner en practica el metodo de filtrado adaptativo basado en una sub-banda de error.

Esta forma de realizacion de la presente invencion da a conocer, ademas, un filtro de sub-banda de error y una estructura del filtro de sub-banda de error segun se ilustra en la Figura 5. El filtro tiene N ramas que incluyen una primera rama a una N-esima rama y cada rama tiene un puerto de entrada y un puerto de salida, en donde N es un numero entero positivo.

Cuando X es igual a 1, un filtro de paso bajo, un multiplicador X-1 y un decimador X-1 estan dispuestos en una X- esima rama; un puerto de entrada del filtro de paso bajo esta conectado a un puerto de entrada de la X-esima rama, un puerto de salida del filtro de paso bajo esta conectado a un puerto de entrada del multiplicador X-1, un puerto de salida del multiplicador X-1 esta conectado al decimador X-1 y un puerto de salida del decimador X-1 esta conectado a un puerto de salida de la X-esima rama.

A continuacion, la recepcion, por el filtro de sub-banda de error, de la senal de error, la realizacion de un procesamiento de filtrado de analisis de sub-banda sobre la senal de error para obtener una senal de sub-banda de error, que comprende:

recibir, por el filtro de paso bajo, la senal de error por intermedio del puerto de entrada del filtro de paso bajo, y realizar un procesamiento de filtrado sobre la senal de error en funcion del ajuste de paso de banda del filtro de paso bajo para obtener una senal de filtro de paso bajo; proporcionar, a la salida, por el filtro de paso bajo, la senal de filtro de paso bajo por intermedio del puerto de salida del filtro de paso bajo; realizar, por el multiplicador X-1, en funcion de un factor de ponderacion memorizado en el multiplicador X-1, un procesamiento de multiplicacion sobre una senal recibida por intermedio del puerto de entrada del multiplicador X-1, con el fin de obtener una senal de salida del multiplicador; proporcionar, a la salida, por el multiplicador X-1, la senal de salida del multiplicador por intermedio del puerto de salida del multiplicador X-1; realizar, por el decimador X-1, X veces un procesamiento de muestreo descendente sobre una senal recibida por intermedio de un puerto de entrada del decimador X-1, con el fin de obtener una senal de sub-banda de error de la X-esima rama; y proporcionar, a la salida, por el decimador X-1, la senal de sub-banda de error de la X-esima rama por intermedio del puerto de salida del decimador X-1.

Cuando X es mayor que 1 y menor que N-1, un filtro de paso de banda, un retardador de reloj (X-1), un multiplicador X-1 y un decimador X-1 estan dispuestos en una X-esima rama; un puerto de entrada del filtro de paso de banda esta conectado a un puerto de entrada de la X-esima rama, un puerto de salida del filtro de paso de banda esta conectado a un puerto de entrada del retardador de reloj (X-1), un puerto de salida del retardador de reloj (X-1) esta conectado a un puerto de entrada del multiplicador X-1, un puerto de salida del multiplicador X-1 esta conectado al decimador X-1, y un puerto de salida del decimador X-1 esta conectado a un puerto de salida de la X-esima rama.

recibir, por el filtro de paso de banda, la senal de error por intermedio del puerto de entrada del filtro de paso de banda, y realizar un procesamiento de filtrado sobre la senal de error en funcion del ajuste del paso de banda del filtro de paso de banda con el fin de obtener una senal de filtro de paso de banda; proporcionar, a la salida, por el filtro de paso de banda, la senal de filtro de paso de banda por intermedio del puerto de salida del filtro de paso de banda; realizar, por el retardador de reloj (X-1), un procesamiento de retardo de reloj (X-1) sobre una senal recibida por intermedio del puerto de entrada del retardador de reloj (X-1), con el fin de obtener una senal de retardo; proporcionar, a la salida, por el retardador de reloj (X-1), la senal de retardo por intermedio del puerto de salida del retardador de reloj (X-1); realizar, por el multiplicador X-1 en funcion de un factor de ponderacion memorizado en el

5

10

15

20

25

30

35

40

45

50

55

60

65

multiplicador X-1, un procesamiento de multiplicacion sobre una senal recibida por intermedio del puerto de entrada del multiplicador X-1, con el fin de obtener una senal de salida del multiplicador; proporcionar, a la salida, por el multiplicador X-1, la senal de salida del multiplicador por intermedio del puerto de salida del multiplicador X-1; realizar, por el decimador X-1, X veces un procesamiento de muestreo descendente sobre una senal recibida por intermedio de un puerto de entrada del decimador X-1, con el fin de obtener una senal de sub-banda de error de la X-esima rama; y proporcionar, a la salida, por el decimador X-1, la senal de sub-banda de error de la X-esima rama por intermedio del puerto de salida del decimador X-1.

Cuando X es igual a N, un filtro de paso alto, un retardador de reloj (X-1), un multiplicador X-1 y un decimador X-1 estan dispuestos en una X-esima rama; un puerto de entrada del filtro de paso alto esta conectado a un puerto de entrada de la X-esima rama, un puerto de salida del filtro de paso alto esta conectado a un puerto de entrada del retardador de reloj (X-1), un puerto de salida del retardador de reloj (X-1) esta conectado a un puerto de entrada del multiplicador X-1, un puerto de salida del multiplicador X-1 esta conectado al decimador X-1 y un puerto de salida del decimador X-1 esta conectado a un puerto de salida de la X-esima rama.

A continuacion, la recepcion, por el filtro de sub-banda de error, de la senal de error, realizar un procesamiento de filtrado de analisis de sub-banda sobre la senal de error para obtener al menos una senal de sub-banda de error, comprende:

recibir, por el filtro de paso alto, la senal de error por intermedio del puerto de entrada del filtro de paso alto, y realizar un procesamiento de filtrado sobre la senal de error en funcion del ajuste de paso alto del filtro de paso alto con el fin de obtener una senal de filtro de paso alto; proporcionar, a la salida, por el filtro de paso alto, la senal de filtro de paso alto por intermedio del puerto de salida del filtro de paso alto; realizar, por el retardador de reloj (X-1), un procesamiento de retardo de reloj (X-1) sobre una senal recibida por intermedio del puerto de entrada del retardador de reloj (X-1), con el fin de obtener una senal de retardo; proporcionar, a la salida, por el retardador de reloj (X-1), la senal de retardo por intermedio del puerto de salida del retardador de reloj (X-1); realizar, por el multiplicador X-1 en funcion de un factor de ponderacion memorizado en el multiplicador X-1, un procesamiento de multiplicacion sobre una senal recibida por intermedio del puerto de entrada del multiplicador X-1, con el fin de obtener una senal de salida del multiplicador; proporcionar, a la salida, por el multiplicador X-1, la senal de salida del multiplicador por intermedio del puerto de salida del multiplicador X-1; realizar, por el decimador X-1, X veces un procesamiento de muestreo descendente sobre una senal recibida por intermedio de un puerto de entrada del decimador X-1, con el fin de obtener una senal de sub-banda de error de la X-esima rama; y proporcionar, a la salida, por el decimador X-1, una senal de sub-banda de error de la X-esima rama por intermedio del puerto de salida del decimador X-1.

Por supuesto, esta forma de realizacion de la presente invencion no esta limitada a que solamente una estructura del filtro de sub-banda de error anterior pueda utilizarse para poner en practica un metodo de filtrado adaptativo sobre una sub-banda de error y un filtro de analisis de sub-banda normalmente utilizado en el campo tecnico puede emplearse tambien para poner en practica el metodo de filtrado adaptativo en una sub-banda de error.

Ademas, una estructura del filtro de analisis de senal de entrada es similar a la estructura del filtro de sub-banda de error, y un metodo para el procesamiento de filtrado de analisis sobre una senal de entrada es tambien similar a un metodo de procesamiento de una senal de error por el filtro de sub-banda de error, que no se describe en detalle en esta forma de realizacion de la presente invencion.

En conformidad con el metodo de filtrado adaptativo que esta basado en una sub-banda de error y dado a conocer en esta forma de realizacion de la presente invencion, se realiza un procesamiento de filtrado de analisis sobre una senal de error y una senal de entrada con el fin de obtener una senal de sub-banda de error y una senal de sub- banda de entrada, respectivamente, se realiza un calculo en funcion de la senal de sub-banda de entrada y de la senal de sub-banda de error con el fin de obtener un nuevo factor de ponderacion de filtrado adaptativo, y un factor de ponderacion en un filtro adaptativo es objeto de actualizacion, de modo que cuando funciona el filtro adaptativo, el filtro adaptativo puede utilizar directamente una ponderacion actualizada para realizar un procesamiento de filtro adaptativo sobre la senal de entrada, con el fin de obtener una senal de filtrado adaptativo. En comparacion con una solucion tecnica en la tecnica anterior, en donde necesita realizarse primero un procesamiento de filtrado de analisis sobre una senal de entrada, y un resultado de procesamiento se aplica a la entrada de un filtro adaptativo para realizar un procesamiento adaptativo con el fin de obtener una senal de sub-banda de filtrado adaptativo, y luego, una senal de filtrado adaptativo puede obtenerse utilizando un procesamiento de filtrado integrado sobre la senal de sub-banda de filtrado adaptativo, en la presente invencion, un resultado del procesamiento de un filtro adaptativo no necesita restablecerse; en comparacion con la solucion tecnica dada a conocer en la tecnica anterior, se omite un filtro integrado para reconstruccion de la senal, con lo que se reduce la cantidad de calculo de un algoritmo de filtrado adaptativo.

Forma de realizacion 2

Sobre la base de una descripcion de una arquitectura del sistema que se ilustra en la Figura 1, en la que el numero de sub-bandas es 2, se utiliza a modo de ejemplo en esta forma de realizacion de la presente invencion para

5

10

15

20

25

30

35

40

45

50

describir espedficamente un metodo de filtrado adaptativo que esta basado en una sub-banda de error y se da a conocer en esta forma de realizacion de la presente invencion. Segun se ilustra en la Figura 6, el metodo incluye:

201. Un filtro adaptativo y un filtro de analisis de la senal de entrada reciben una senal de entrada x(n).

202. El filtro adaptativo realiza un procesamiento de filtrado adaptativo sobre x(n) en funcion de un factor de ponderacion de filtrado adaptativo actual para generar L senales de salida de filtrado adaptativo y0(n), yi(n), ..., e yL(n), y transmite las senales y0(n), yi(n), ..., y yL(n) a un subtractor.

L es el numero de derivaciones del filtro adaptativo.

203. El filtro de analisis de senal de entrada realiza un procesamiento de filtrado de analisis de sub-banda sobre x(n) para obtener cuatro senales de sub-banda de entrada X00(n), X0i(n), xi0(n) y x-n(n), y transmite las senales X00(n), X0i(n), xi0(n), x-n(n), y xi(n) a un actualizador de ponderacion adaptativa.

204. El subtractor recibe las senales y0(n), yi(n), ..., y yL(n) y una senal de referencia d(n), obtiene una diferencia entre

i 0

y d(n) como una senal de error e(n) y transmite e(n) a un filtro de sub-banda de error.

205. El filtro de sub-banda de error realiza un procesamiento de filtrado de analisis sobre e(n) para obtener dos senales de sub-banda de error e0(n) y ei(n), y transmite las senales e0(n) y ei(n) al actualizador de ponderacion adaptativa.

206. El actualizador de ponderacion adaptativa obtiene una nueva ponderacion de filtrado adaptativo en funcion de x00(n), x0i(n), xi0(n), x-n(n), e0(n), y ei(n) con referencia a la formula 2 siguiente:

A A

•Vo*(n +1) = .vat(«) + 2/j[a()e0(n)xfJn -k) + alel(n)x[0(n - k)]

A A

* i* (» +1) = si* (ji)+2 ju[a0e0 (m).yoi {n-k) + a^ («)*, 1 (« - *)]

(Formula b)

imagen1

en donde k es igual a 0, 1, o 2

207. El actualizador de ponderacion adaptativa sustituye la ponderacion de filtrado adaptativo actual en el filtro adaptativo con la nueva ponderacion de filtrado adaptativo.

En esta forma de realizacion, un proceso de derivacion de una formula de actualizacion del coeficiente de ponderacion, es decir, la formula b, es espedficamente como sigue:

Una funcion de coste un algoritmo de filtrado adaptativo se supone que es:

imagen2

entonces, la formula de actualizacion del coeficiente de ponderacion puede expresarse como:

A A pj

S„,(w + l) = Sm (n)-ju— ------- m = 0,1 (2)

t?S„(n)

en donde Sm (n) = [sm,i, Sm2, ■■■,Sm,k]T, k = i,2, •••, L/2-i, y en la formula, L es un coeficiente de derivacion de un filtro; y

imagen3

5

10

15

20

25

30

Una funcion de transferencia del filtro adaptativo es:

imagen4

una salida de senal mediante un filtro es:

Y(z) = X(z)S(z) = X(z)So(z2) + X(z)z-' 5i(z2) (5)

una senal de error es:

E(z)=D(z)-Y(z) (6)

en funcion de una relacion entre la entrada y salida del filtro de sub-banda de error, pudiendose expresiones siguientes:

1

Eo(z) =~[E(z )H0(z1,'1)-\- E(-zi;2)H0(-z'/2)] El (z) = kE(zxn)H, (zm) + E{-z'n)Hx{-zin)\

(7)

puesto que

imagen5

w£l=-x^

di(z) <1(»

cEj-z'1-)

dS0(z)

= ~X(rzU2) (11),

imagen6

suponiendo

5

10

15

20

25

aw

dS,{z)

M

(■50(z)

*'u=-

65i(2)'

y

d^O)

a^(z)

dSu(z)

y las formulas (8) y (9) pueden expresarse como

imagen7

imagen8

imagen9

con referencia a (14), (13), y (12), la formula (2) puede expresarse de nuevo como:

A A

5o*(n +1) = sok(«) + 2ju[anE{e()(n)xm(n - k)} + a]£{e,(n)xn)(n - k)}]

imagen10

imagen11

una formula de actualizacion de ponderacion de un algoritmo LMS puede obtenerse sustituyendo un valor de referencia por un valor instantaneo:

A A

Sok (» +1) = 50* (») + 2ju[a0e0(n)xw(n - k) + a,e1(/7).Y10(« - k)]

A A

su- (« + !) = s\k (n) + 2{i[a0e0(n)xm(n - k) + alel(n)xll(n - 4)] de conformidad con las formulas (13) y (12), puede obtenerse lo siguiente:

5

10

15

20

25

30

35

imagen12

En esta forma de realizacion, un proceso de derivacion para convergencia del algoritmo de filtrado adaptativo incluye lo siguiente:

una descomposicion de multifase se realiza sobre una funcion de transferencia S(z) de un canal real; entonces, se puede expresarse una senal de referencia como:

D(z) = X{z)S0{z)+ X{z)zASl{z) (18)

la formula (6) puede expresarse como:

A A

£(z) = X(z)[S0(r)-So(z-)] + X(z)[z lS,{z7)-z 1 <Si(z2)] (19) suponiendo que Vo (z) = So (z) - So (z) y V (z) = Si (z) - S(z), la formula anterior puede expresarse ahora como:

E(z)=X(zy0(z2)+X(z)z '(/(z2) (20)

que se sustituye en (7), con lo que se obtiene lo siguiente:

E0(z) = Xw(z)V0(z) + X0l(z)V0(z)

El(z) = Xw(z)v0(z)+Xn(z)Vl(z)

una expresion en el dominio del tiempo en (21) es:

e0(n) = xa)(M)vo(«) + xo1(w)vl(«)

= ^(»)y,(«) + xu(»)vi («)

en donde

xft = [%(»), %(n -1),xlk(n - L / 2 +1)], /, k = 1,2;

puede obtenerse lo que sigue sustituyendo la formula anterior en la formula de actualizacion de ponderacion (16):

(22)

imagen13

V,(« +1) = Vt(n) - 2jua0xm(n)xTm(n)v0(«) -2//a0x0,(n)x'l(n)v,(«)

- 2/jalxu(n)xl]0(n)\0(n) -2palxn(n)xrn(n)vl(n)

Las formulas (23) y (24) se expresan en una forma de un vector como sigue:

5

10

15

20

25

30

35

40

45

V0(«+l)’

V^H + 1)

vo(")'

.v,(«)

-2//[a0A() + alAl]

en donde

A„ =

A, =

xoo(*)xoo(«) xoo(")xoi(«) _X0i(n)x£,(n) xoi(»Ki(«).

xioO)xfo(w) xio*»xn(«) _xu (n)xfo(«) x,i(«)xu(«).

para (25), un valor medio se toma como sigue:

v0(«)‘

v,(/?)_

(26)

(27)

(25)

v0(b + 1)

.v,(« + l)

= E

vi(«).

-2/iE[anA0 + or. A, ]£

v0(»)"

vi («)_

(28)

suponiendo O = £[0^0 + aiAi],

la formula anterior puede expresarse como la expresion clasica siguiente:

£(«+1)-\\-2/i<f>]z{n) (29)

en este caso, X00 (n), X01 (n), X10 (n), y X11 (n) son componentes analtticas de x y tienen diferentes componentes espectrales y un producto interior de X00 (n), X0i(n), X10 (n), y X11 (n) es cero; por lo tanto, xoo (n), X01 (n), xi0(n), y xii(n) no estan en correlacion. A continuacion, puede conocerse que A0, Ai, y O son matrices diagonales definidas positivas.

Un valor de croquis de O se supone como:

\ <A < — <al (30)

entonces, una condicion para la convergencia del algoritmo de filtrado adaptativo es:

imagen14

En esta forma de realizacion, se realiza una descripcion solamente suponiendo que el numero de sub-bandas es 2; sin embargo, un algoritmo de filtrado adaptativo que esta basado en una sub-banda de error y se da a conocer en esta forma de realizacion de la presente invencion no esta limitado a un procesamiento basado en solamente dos sub-bandas. Si el numero de sub-bandas se amplfa a M, una condicion de convergencia del algoritmo de filtrado adaptativo es como sigue:

En primer lugar, se realiza una descomposicion de multifase del grupo M sobre un filtro de estimacion S(z):

imagen15

en este caso, una funcion de coste es:

J(n) = E\anel («) + a^(n) + ■ • • + («)} (33)

y una formula de actualizacion de ponderacion de S(z) es:

imagen16

5

10

15

20

25

30

L es el numero de derivaciones de S(z). La formula (28) puede ampliarse como:

imagen17

<D = anO)0 + a,0>, + • • ■ + aM (36)

en donde

imagen18

k = 0,1,-,(M-1)

en este caso, una condicion de convergencia es:

imagen19

para facilidad de descripcion, se supone, en este caso, que una longitud de S(n) es 8, y el numero de sub-bandas es 4.

®=!>*** (39^

imagen20

en donde

suponiendo

xkj(n)-[bk(l + 4n) bk(! + 4n + 4)]‘ (41) rt (m) = E[bt (n)bk(n + w)] (42),

<!>, =

MO): rk (4) Ml) M5) M2) M<D rt(3) n(7)

>-k(4): MO) M3) M1) rk (2) M2) MD r*(3)

MD: M3) MO) '7(4) MD M5) '7(2) M«)

rk (?) r,(3) r,(6) M 2) r,( 5) rt(l) r, (4) MO)

(43)

En este caso, se supone que las funciones de transferencia de cuatro ramas del filtro de sub-banda de error son Ho

5

10

15

20

25

30

35

40

(ew), Hi (ew), H2 (elw), y H3 (ew), cuyos anchos de banda son n/4. Suponiendo que una banda de paso de H(elw) es [-n /8, n / 8] y una ganancia de banda de paso es 1, se puede obtener un grupo de filtros mediante traslacion del filtro.

Hk(eJ0>) = H{eU{m ffll),) + ff(ew,l'“) (44)

en donde

(Oj. — {2k + l)(^r/8), k — 0,1,2,3 (45)

Una funcion de densidad de espectro de potencia de x(n) se supone como:

P(eJor) - J/;(.P(ei(a ^)) + P(ena r">)) (46)

I,- 0

en donde una ganancia de P(ew) en el ancho de banda es 1, y el ancho de banda es [-n /8, n / 8]. Entonces, una funcion del espectro de potencia de b(n) es:

Pt(efa) = Px(eia){| H(ei(a-t0t)) |2 +1 H(eJ{a~ai))\2} (47)

P(ew) y H(ew) tienen una misma propiedad, y por lo tanto, (47) puede expresarse tambien como:

pk = P(eJa)rk (P{eila-a*))+P(ei{a~at))) (48)

Una transformada de Fourier inversa se realiza en la formula anterior:

rk(n) = 2rkp(n)cos(cokn) (49) p(n) es la transformada de Fourier inversa de P(ew).

Suponiendo

</(«) = ''/■(«) (50)

<-0

entonces

imagen21

suponiendo que ak es igual a c / rk, entonces

q(n) = 2cp(n)Y,cos( a>kn) (52)

Puesto que u>k = (2k+1)/(n/8), k = 0, 1, 2, 3, cuando n = 8m, m =... -2, -1,0,1,2,...

5

10

15

20

25

30

35

40

45

50

55

60

imagen22

no es igual a 0; ademas, puesto que una funcion senoidal p(n) es igual a 0 cuando n = 8m,m =... - 2, -1,1,2,... q(n) no es igual a 0 solamente cuando n=0; entonces, O = q (0)I. Por lo tanto, el algoritmo tiene una convergencia adecuada. Puede deducirse de la formula anterior que el numero de condiciones de una matriz de autocorrelacion de senal es 1 (un valor de croquis maximo de la matriz dividido por un valor de croquis mmimo de la matriz); sin embargo, el numero de condiciones de una matriz de autocorrelacion de entrada de un algoritmo de filtrado adaptativo es mayor que 1. De conformidad con una teona de un algoritmo adaptativo, puede deducirse que una velocidad de convergencia de filtrado adaptativo disminuye cuando aumenta el numero de condiciones de una matriz de autocorrelacion. Por lo tanto, una velocidad de convergencia de filtrado adaptativo sobre la base de una sub-banda de error es mas elevada.

Ademas, conviene senalar que el metodo del filtrado adaptativo que esta basado en una sub-banda de error y dado a conocer en esta forma de realizacion de la presente invencion, podra no solamente utilizarse para simular un canal digital, sino que tambien podra usarse para simular un canal analogico. Si ha de simularse un canal digital, el metodo de filtrado adaptativo que esta basado en una sub-banda de error y dado a conocer en esta forma de realizacion de la presente invencion podra utilizarse directamente. Si ha de simularse un canal analogico, un sistema de Sigma-Delta necesita introducirse ademas en esta forma de realizacion de la presente invencion, y el sistema incluye: un modulador de Sigma-Delta, configurado para realizar un sobremuestreo sobre una senal de entrada analogica a una velocidad mas elevada que una tasa de muestreo de Nyquist; un conversor de digital a analogico de Sigma-Delta, configurado para realizar una conversion de digital a analogico sobre los datos; y un conversor de analogico a digital de Sigma-Delta, configurado para realizar una conversion de analogico a digital sobre los datos. Un sistema de filtrado adaptativo, en el que se introduce el sistema Sigma-Delta, se ilustra en la Figura 7.

En conformidad con el metodo de filtrado adaptativo que esta basado en una sub-banda de error y dado a conocer en esta forma de realizacion de la presente invencion, se realiza un procesamiento de filtrado de analisis sobre una senal de error y una senal de entrada con el fin de obtener una senal de sub-banda de error y una senal de sub- banda de entrada, respectivamente; se realiza un calculo en funcion de la senal de sub-banda de entrada y la senal de sub-banda de error con el fin de obtener una nueva ponderacion de filtrado adaptativo, y se actualiza un factor de ponderacion en un filtro adaptativo, de modo que cuando funciona el filtro adaptativo, el filtro adaptativo puede utilizar directamente una ponderacion actualizada para realizar un procesamiento de filtro adaptativo sobre la senal de entrada, con el fin de obtener una senal de filtrado adaptativo. En comparacion con una solucion tecnica en la tecnica anterior, en la que necesita realizarse primero un procesamiento de filtrado de analisis sobre una senal de entrada, y un resultado de procesamiento se aplica como entrada a un filtro adaptativo para realizar un procesamiento adaptativo para obtener una senal de sub-banda de filtrado adaptativo y entonces, puede obtenerse una senal de filtrado adaptativo realizando un procesamiento de filtrado integrado sobre la senal de sub-banda de filtrado adaptativo, en la presente invencion, no necesita restablecerse un resultado del procesamiento de un filtro adaptativo; en comparacion con la solucion tecnica proporcionada en la tecnica anterior, se omite un filtro integrado para reconstruccion de la senal, con lo que se reduce la cantidad de calculo de un algoritmo de filtrado adaptativo.

Forma de realizacion 3

Esta forma de realizacion de la presente invencion da a conocer un sistema de filtrado adaptativo basado en una sub-banda de error. Haciendo referencia a la Figura 1, el sistema incluye: un filtro adaptativo, un subtractor, un filtro de sub-banda de error, un filtro de analisis de senal de entrada y un actualizador de ponderacion adaptativa.

El filtro adaptativo esta configurado para recibir una senal de entrada, realizar un procesamiento de filtrado adaptativo sobre la senal de entrada en funcion de una ponderacion de filtrado adaptativo actualmente memorizada en el filtro adaptativo, con el fin de obtener una senal de filtrado adaptativo, y para transmitir la senal de filtrado adaptativo al subtractor.

El subtractor esta configurado para recibir una senal de referencia y la senal de filtrado adaptativo, para realizar un calculo en funcion de la senal de referencia y de la senal de filtrado adaptativo con el fin de obtener una senal de error y para transmitir la senal de error al filtro de sub-banda de error, en donde la senal de referencia es una senal generada despues de que la senal de entrada pase a traves de un canal real.

El filtro de sub-banda de error esta configurado para recibir la senal de error, para realizar un procesamiento de filtrado de analisis de sub-banda sobre la senal de error con el fin de obtener una senal de sub-banda de error y para transmitir la senal de sub-banda de error al actualizador de ponderacion adaptativa.

El filtro de analisis de senal de entrada esta configurado para recibir la senal de entrada, para realizar un procesamiento de filtrado de analisis de sub-banda sobre la senal de entrada con el fin de obtener una senal de sub- banda de entrada y transmitir la senal de sub-banda de entrada al actualizador de ponderacion adaptativa.

5

10

15

20

25

30

35

40

45

50

55

60

65

El actualizador de ponderacion adaptativa esta configurado para recibir la senal de sub-banda de error y la senal de sub-banda de entrada, para realizar un calculo en funcion de la senal de sub-banda de error y la senal de sub-banda de entrada con el fin de obtener un nueva ponderacion de filtrado adaptativo y para sustituir la ponderacion de filtrado adaptativo actualmente memorizada en el filtro adaptativo con la nueva ponderacion de filtrado adaptativo.

De modo opcional, haciendo referencia a la Figura 4, el filtro adaptativo anterior tiene L ramas que incluyen una primera rama a una L-esima rama, y cada rama tiene un puerto de entrada y un puerto de salida, en donde L es un numero entero positivo;

cuando L es igual a 1, M multiplicadores, M-1 sumadores y M-1 retardadores de reloj M estan dispuestos en la L- esima rama, en donde los M multiplicadores son un multiplicador 0 a un multiplicador M-1, los M-1 sumadores son un sumador 1 a un sumador M-1 y los M-1 retardadores de reloj M son un retardador 1 de reloj M a un retardador M- 1 de reloj M; cada retardador tiene un puerto de entrada y un puerto de salida, cada multiplicador tiene un puerto de entrada y un puerto de salida y cada sumador tiene dos puertos de entrada y un puerto de salida, M es un numero entero positivo, y un puerto de entrada de la L-esima rama esta conectado a puertos de entrada del multiplicador 0 al multiplicador M-1, un puerto de salida del multiplicador 0 esta conectado a un puerto de entrada del retardador 1 de reloj M, un puerto de salida de cada uno de un multiplicador 1 al multiplicador M-1 esta conectado a un puerto de entrada de cada uno del sumador 1 al sumador M-1 y un puerto de salida de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M esta conectado al otro puerto de salida de cada uno del sumador 1 al sumador M-1; y

cuando L es mayor que 1, un retardador de reloj (L-1), M multiplicadores, M-1 sumadores y M-1 retardadores de reloj M estan dispuestos en la L-esima rama, en donde los M multiplicadores son un multiplicador 0 a un multiplicador M- 1, los M-1 sumadores son un sumador 1 a un sumador M-1 y los M-1 retardadores de reloj M son un retardador 1 de reloj M a un retardador M-1 de reloj M; cada retardador tiene un puerto de entrada y puerto de salida, cada multiplicador tiene un puerto de entrada y un puerto de salida y cada sumador tiene dos puertos de entrada y un puerto de salida; y en la L-esima rama, un puerto de entrada de la L-esima rama esta conectado a un puerto de entrada del retardador de reloj (L-1), un puerto de salida del retardador de reloj (L-1) esta conectado a puertos de entrada de todos los multiplicadores, un puerto de salida del multiplicador 0 esta conectado a un puerto de entrada del retardador 1 de reloj M, un puerto de salida de cada uno de un multiplicador 1 al multiplicador M-1 esta conectado a un puerto de entrada de cada uno del sumador 1 al sumador M-1, y un puerto de salida de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M esta conectado al otro puerto de entrada de cada uno del sumador 1 al sumador M-1.

De modo opcional, haciendo referencia a la Figura 5, el filtro de sub-banda de error anterior tiene N ramas que incluyen una primera rama a una N-esima rama, y cada rama tiene un puerto de entrada y un puerto de salida, en donde N es un numero entero positivo;

cuando X es igual a 1, un filtro de paso bajo, un multiplicador X-1 y un decimador X-1 estan dispuestos en una X- esima rama; un puerto de entrada del filtro de paso bajo esta conectado a un puerto de entrada de la X-esima rama, un puerto de salida del filtro de paso bajo esta conectado a un puerto de entrada del multiplicador X-1, un puerto de salida del multiplicador X-1 esta conectado al decimador X-1 y un puerto de salida del decimador X-1 esta conectado a un puerto de salida de la X-esima rama;

cuando X es mayor que 1 y menor que N-1, un filtro de paso de banda, un retardador de reloj (X-1), un multiplicador X-1 y un decimador X-1 estan dispuestos en una X-esima rama; un puerto de entrada del filtro de paso de banda esta conectado a un puerto de entrada de la X-esima rama, un puerto de salida del filtro de paso de banda esta conectado a un puerto de entrada del retardador de reloj (X-1), un puerto de salida del retardador de reloj (X-1) esta conectado a un puerto de entrada del multiplicador X-1, un puerto de salida del multiplicador X-1 esta conectado al decimador X-1, y un puerto de salida del decimador X-1 esta conectado a un puerto de salida de la X-esima rama; y

De modo opcional, segun se ilustra en la Figura 8, el sistema incluye, ademas, un detector de convergencia.

El detector de convergencia esta configurado para determinar si la senal de error es objeto de convergencia; y si se determina que la senal de error es objeto de convergencia, controlar el subtractor para generar una senal de simulacion en funcion de la senal de filtrado adaptativo y proporcionar, a la salida, la senal de simulacion.

En conformidad con el aparato de filtrado adaptativo que esta basado en una sub-banda de error y dado a conocer en esta forma de realizacion de la presente invencion, se realiza un procesamiento de filtrado de analisis sobre una senal de error y una senal de entrada con el fin de obtener una senal de sub-banda de error y una senal de sub-

5

10

15

20

25

banda de entrada, respectivamente; se realiza un calculo en funcion de la senal de sub-banda de entrada y de la senal de sub-banda de error con el fin de obtener una nueva ponderacion de filtrado adaptativo, de modo que cuando una senal se proporcione a la salida, no necesite restablecerse la senal de entrada. En comparacion con una solucion tecnica dada a conocer en la tecnica anterior, se omite un filtro integrado para reconstruccion de la senal, con lo que se reduce la cantidad de calculo de un algoritmo de filtrado adaptativo.

Sobre la base de las descripciones anteriores de las formas de realizacion, un experto en esta tecnica puede entender claramente que la presente invencion puede ponerse en practica mediante software en adicion al hardware universal necesario o mediante hardware. En la mayona de las circunstancias operativas, lo anterior es una forma de realizacion preferida. Sobre la base de dicho conocimiento, las soluciones tecnicas de la presente invencion esencialmente, o la parte que contribuye a la tecnica anterior, pueden ponerse en practica en una forma de un producto informatico. El producto informatico se memoriza en un soporte de memorizacion legible, tal como un disco flexible, un disco duro o un disco optico de un ordenador, e incluye varias instrucciones para ordenar a un dispositivo informatico (que puede ser un ordenador personal, un servidor o un dispositivo de red) para realizar los metodos descritos en las formas de realizacion de la presente invencion.

Las descripciones anteriores son simplemente formas de realizacion espedficas de la presente invencion, pero no estan previstas para limitar el alcance de proteccion de la presente invencion. Cualquier variacion o sustitucion facilmente creadas por un experto en esta tecnica dentro del alcance tecnico dado a conocer en la presente invencion deberan caer dentro del alcance de proteccion de la presente invencion. Por lo tanto, el alcance de proteccion de la presente invencion estara sujeto al alcance de proteccion de las reivindicaciones.

Claims

5

10

15

20

25

30

35

40

45

50

55

60

65

REIVINDICACIONES

1. Un metodo de filtrado adaptativo ajustado por al menos un algoritmo de mmimos cuadrados LMS sobre la base de una sub-banda de error, que comprende:

recibir, por un filtro adaptativo, una senal de entrada, realizar un procesamiento de filtrado adaptativo sobre la senal de entrada en funcion de un factor de ponderacion de filtrado adaptativo actualmente memorizado en el filtro adaptativo, con el fin de obtener L senales de filtrado adaptativo, y transmitir las L senales de filtrado adaptativo a un subtractor;

recibir, por el subtractor, una senal de referencia y las L senales de filtrado adaptativo, realizar un calculo en funcion de la senal de referencia y de las L senales de filtrado adaptativo para obtener una senal de error, y transmitir la senal de error a un filtro de sub-banda de error, en donde la senal de referencia es una senal generada despues de que la senal de entrada pase a traves de un canal real;

recibir, por el filtro de sub-banda de error, la senal de error, realizar un procesamiento de filtrado de analisis de sub- banda sobre la senal de error para obtener N senales de sub-banda de error, y transmitir las N senales de sub- banda de error a un actualizador de ponderacion adaptativa,

recibir, por un filtro de analisis de senal de entrada, la senal de entrada, realizar un procesamiento de filtrado de analisis de sub-banda sobre la senal de entrada para obtener N senales de sub-banda de entrada, y transmitir las N senales de sub-banda de entrada al actualizador de ponderacion adaptativa; y

recibir, por el actualizador de ponderacion adaptativa, las N senales de sub-banda de error y las M senales de sub- banda de entrada, efectuar en calculo funcion de las N senales de sub-banda de error y de las M senales de sub- banda de entrada para obtener una nueva ponderacion del filtrado adaptativo, y sustituir la ponderacion de filtrado adaptativo actualmente memorizada en el filtro adaptativo por la nueva ponderacion de filtrado adaptativo;

en donde el filtro adaptativo tiene L ramas que comprenden una primera rama a una L-esima rama, y cada rama tiene un puerto de entrada y un puerto de salida, en donde L es un numero entero positivo;

cuando L es igual a 1, M multiplicadores, M-1 sumadores y M-1 retardadores de reloj M estan dispuestos en la L- esima rama, en donde los M multiplicadores son un multiplicador 0 a un multiplicador M-1, los M-1 sumadores son un sumador 1 a un sumador M-1 y los M-1 retardadores de reloj M son un retardador 1 de reloj M a un retardador M- 1 de reloj M; cada retardador tiene un puerto de entrada y un puerto de salida, cada multiplicador tiene un puerto de entrada y un puerto de salida y cada sumador tiene dos puertos de entrada y un puerto de salida, M es un numero entero positivo, y un puerto de entrada de la L-esima rama esta conectado a puertos de entrada del multiplicador 0 al multiplicador M-1, un puerto de salida del multiplicador 0 esta conectado a un puerto de entrada del retardador 1 de reloj M, un puerto de salida de cada uno de un multiplicador 1 al multiplicador M-1 esta conectado a un puerto de entrada de cada uno del sumador 1 al sumador M-1 y un puerto de salida de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M esta conectado al otro puerto de entrada del sumador 1 al sumador M-1;

a continuacion, la recepcion, por un filtro adaptativo, de una senal de entrada, realizando un procesamiento de filtrado adaptativo sobre la senal de entrada en funcion de una ponderacion de filtrado adaptativo actualmente memorizada en el filtro adaptativo de manera que se obtenga una senal de filtrado adaptativo comprende:

en la 1a rama, recibir, por cada uno del multiplicador 0 al multiplicador M-1, la senal de entrada por intermedio del puerto de entrada de la L-esima rama, y efectuar una multiplicacion sobre la senal de entrada en funcion de una ponderacion de filtro adaptativo memorizada en cada uno de los multiplicadores, para obtener una senal de salida de multiplicador generada por cada uno del multiplicador 0 al multiplicador M-1; proporcionar, a la salida, por cada uno del multiplicador 0 al multiplicador M-1, por intermedio de un puerto de salida de cada uno del multiplicador 0 al multiplicador M-1, la senal de salida del multiplicador generada por cada uno del multiplicador 0 al multiplicador M-1; efectuar, por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M, un procesamiento de retardo de reloj M sobre una senal recibida en un puerto de entrada de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M, para obtener una senal de retardo de reloj M generada por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M; proporcionar, a la salida, por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M, por intermedio del puerto de salida de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M, la senal de retardo de reloj M generada por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M; efectuar, por el sumador 1 al sumador M-1, un procesamiento de adicion sobre las senales recibidas por intermedio de dos puertos de entrada que corresponden a cada uno del sumador 1 al sumador M-1, para obtener una senal de salida de sumador generada por cada uno del sumador 1 al sumador M-1, y proporcionar, a la salida, por cada uno del sumador 1 al sumador M-1, por intermedio de un puerto de salida correspondiente a cada uno del sumador 1 al sumador M-1, la senal de salida del sumador generada por cada uno del sumador 1 al sumador M-1; y

cuando L es mayor que 1, un retardador de reloj (L-1), M multiplicadores, M-1 sumadores y M-1 retardadores de reloj M estan dispuestos en la L-esima rama, en donde los M multiplicadores son un multiplicador 0 a un multiplicador M-

5

10

15

20

25

30

35

40

45

50

55

60

65

1, los M-1 sumadores son un sumador 1 a un sumador M-1 y los M-1 retardadores de reloj M son un retardador 1 de reloj M a un retardador M-1 de reloj M; cada retardador tiene un puerto de entrada y puerto de salida, cada multiplicador tiene un puerto de entrada y un puerto de salida y cada sumador tiene dos puertos de entrada y un puerto de salida; y en la L-esima rama, un puerto de entrada de la L-esima rama esta conectado a un puerto de entrada del retardador de reloj (L-1), un puerto de salida del retardador de reloj (L-1) esta conectado a puertos de entrada de todos los multiplicadores, un puerto de salida del multiplicador 0 esta conectado a un puerto de entrada del retardador 1 de reloj M, un puerto de salida de cada uno del multiplicador 1 al multiplicador M-1 esta conectado a un puerto de entrada de cada uno del sumador 1 al sumador M-1, y un puerto de salida de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M esta conectado al otro puerto de entrada de cada uno del sumador 1 al sumador M-1;

a continuacion, la recepcion, por un filtro adaptativo, de una senal de entrada, la realizacion de un procesamiento de filtrado adaptativo sobre la senal de entrada en funcion de una ponderacion de filtrado adaptativo actualmente memorizada en el filtro adaptativo, con el fin de obtener una senal de filtrado adaptativo comprende:

en la L-esima rama, la recepcion, por el retardador de reloj (L-1), de la senal de entrada por intermedio del puerto de entrada del retardador de reloj (L-1), y realizar un procesamiento de retardo de reloj (L-1) sobre la senal de entrada para generar una senal de retardo de reloj (L-1); proporcionar, a la salida, por el retardador de reloj (L-1), la senal de retardo de reloj (L-1) por intermedio del puerto de salida del retardador de reloj (L-1); la recepcion, por cada uno del multiplicador 0 al multiplicador M-1, de la senal de retardo de reloj (L-1) por intermedio del puerto de entrada de la L- esima rama, y realizar una multiplicacion sobre la senal de retardo de reloj (L-1) en funcion de una ponderacion de filtrado adaptativo memorizada en cada uno de los multiplicadores, para obtener una senal de salida del multiplicador generada por cada uno del multiplicador 0 al multiplicador M-1; proporcionar, a la salida, por cada uno del multiplicador 0 al multiplicador M-1 por intermedio de un puerto de salida de cada uno del multiplicador 0 al multiplicador M-1, la senal de salida del multiplicador generada por cada uno del multiplicador 0 al multiplicador M-1; realizar, por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M, un procesamiento de retardo de reloj M sobre una senal recibida en un puerto de entrada de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M, con el fin de obtener una senal de retardo generada por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M; proporcionar, a la salida, por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M por intermedio del puerto de salida de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M, la senal de retardo generada por cada uno del retardador 1 de reloj M al retardador M-1 de reloj M; realizar, por cada uno del sumador 1 al sumador M-1, un procesamiento de adicion sobre las senales recibidas por intermedio de dos puertos de entrada correspondientes a cada uno del sumador 1 al sumador M-1, con el fin de obtener una senal de salida de sumador generada por cada uno del sumador 1 al sumador M-1, y proporcionar, a la salida, por cada uno del sumador 1 al sumador M-1, por intermedio de un puerto de salida correspondiente a cada uno del sumador 1 al sumador M-1, la senal de salida de sumador generada por cada uno del sumador 1 al sumador M-1.
2. El metodo segun la reivindicacion 1, en donde el filtro de sub-banda de error tiene N ramas que comprenden una primera rama a una N-esima rama y cada rama tiene un puerto de entrada y un puerto de salida, en donde N es un numero entero positivo;

cuando X es igual a 1, un filtro de paso bajo, un multiplicador X-1 y un decimador X-1 estan dispuestos en una X- esima rama; un puerto de entrada del filtro de paso bajo esta conectado a un puerto de entrada de la X-esima rama, un puerto de salida del filtro de paso bajo esta conectado a un puerto de entrada del multiplicador X-1, un puerto de salida del multiplicador X-1 esta conectado al decimador X-1 y un puerto de salida del decimador X-1 esta conectado a un puerto de salida de la X-esima rama;

a continuacion, la recepcion, por el filtro de sub-banda de error, de la senal de error, la realizacion de un procesamiento de filtrado de analisis de sub-banda sobre la senal de error para obtener al menos una senal de sub- banda de error, comprende:

recibir, por el filtro de paso bajo, la senal de error por intermedio del puerto de entrada del filtro de paso bajo, y realizar un procesamiento de filtrado sobre la senal de error en funcion del ajuste de paso de banda del filtro de paso bajo para obtener una senal de filtro de paso bajo; proporcionar, a la salida, por el filtro de paso bajo, la senal de filtro de paso bajo por intermedio del puerto de salida del filtro de paso bajo; realizar, por el multiplicador X-1, en funcion de un factor de ponderacion memorizado en el multiplicador X-1, un procesamiento de multiplicacion sobre una senal recibida por intermedio del puerto de entrada del multiplicador X-1, para obtener una senal de salida del multiplicador; proporcionar, a la salida, por el multiplicador X-1, la senal de salida del multiplicador por intermedio del puerto de salida del multiplicador X-1; realizar, por el decimador X-1, X veces un procesamiento de muestreo descendente sobre una senal recibida por intermedio de un puerto de entrada del decimador X-1, con el fin de obtener una senal de sub-banda de error de la X-esima rama; y proporcionar, a la salida, por el decimador X-1, la senal de sub-banda de error de la X-esima rama por intermedio del puerto de salida del decimador X-1;

cuando X es mayor que 1 y menor que N-1, un filtro de paso de banda, un retardador de reloj (X-1), un multiplicador X-1 y un decimador X-1 estan dispuestos en una X-esima rama; un puerto de entrada del filtro de paso de banda esta conectado a un puerto de entrada de la X-esima rama, un puerto de salida del filtro de paso de banda esta

5

10

15

20

25

30

35

40

45

50

55

60

65

conectado a un puerto de entrada del retardador de reloj (X-1), un puerto de salida del retardador de reloj (X-1) esta conectado a un puerto de entrada del multiplicador X-1, un puerto de salida del multiplicador X-1 esta conectado al decimador X-1, y un puerto de salida del decimador X-1 esta conectado a un puerto de salida de la X-esima rama;

a continuacion, la recepcion, por el filtro de sub-banda de error, de la senal de error, la realizacion de un procesamiento de filtrado de analisis de sub-banda sobre la senal de error para obtener al menos una senal de sub- banda de error, comprende:

recibir, por el filtro de paso de banda, la senal de error por intermedio del puerto de entrada del filtro de paso de banda, y realizar un procesamiento de filtrado en la senal de error en funcion del ajuste del paso de banda del filtro de paso de banda para obtener una senal de filtro de paso de banda; proporcionar, a la salida, por el filtro de paso de banda, la senal de filtro de paso de banda por intermedio del puerto de salida del filtro de paso de banda; realizar, por el retardador de reloj (X-1), un procesamiento de retardo de reloj (X-1) sobre una senal recibida por intermedio del puerto de entrada del retardador de reloj (X-1), con el fin de obtener una senal de retardo; proporcionar, a la salida, por el retardador de reloj (X-1), la senal de retardo por intermedio del puerto de salida del retardador de reloj (X-1); realizar, por el multiplicador X-1 en funcion de un factor de ponderacion memorizado en el multiplicador X-1, un procesamiento de multiplicacion sobre una senal recibida por intermedio del puerto de entrada del multiplicador X-1, con el fin de obtener una senal de salida del multiplicador; proporcionar, a la salida, por el multiplicador X-1, la senal de salida del multiplicador por intermedio del puerto de salida del multiplicador X-1; realizar, por el decimador X-1, X veces un procesamiento de muestreo descendente sobre una senal recibida por intermedio de un puerto de entrada del decimador X-1, con el fin de obtener una senal de sub-banda de error de la X-esima rama; y proporcionar, a la salida, por el decimador X-1, la senal de sub-banda de error de la X-esima rama por intermedio del puerto de salida del decimador X-1; y

cuando X es igual a N, un filtro de paso alto, un retardador de reloj (X-1), un multiplicador X-1 y un decimador X-1 estan dispuestos en una X-esima rama; un puerto de entrada del filtro de paso alto esta conectado a un puerto de entrada de la X-esima rama, un puerto de salida del filtro de paso alto esta conectado a un puerto de entrada del retardador de reloj (X-1), un puerto de salida del retardador de reloj (X-1) esta conectado a un puerto de entrada del multiplicador X-1, un puerto de salida del multiplicador X-1 esta conectado al decimador X-1 y un puerto de salida del decimador X-1 esta conectado a un puerto de salida de la X-esima rama;

a continuacion, la recepcion, por el filtro de sub-banda de error, de la senal de error, realizar un procesamiento de filtrado de analisis de sub-banda sobre la senal de error para obtener al menos una senal de sub-banda de error, comprende:

recibir, por el filtro de paso alto, la senal de error por intermedio del puerto de entrada del filtro de paso alto, y realizar un procesamiento de filtrado sobre la senal de error en funcion del ajuste de paso alto del filtro de paso alto con el fin de obtener una senal de filtro de paso alto; proporcionar, a la salida, por el filtro de paso alto, la senal de filtro de paso alto por intermedio del puerto de salida del filtro de paso alto; realizar, por el retardador de reloj (X-1), un procesamiento de retardo de reloj (X-1) sobre una senal recibida por intermedio del puerto de entrada del retardador de reloj (X-1), con el fin de obtener una senal de retardo; proporcionar, a la salida, por el retardador de reloj (X-1), la senal de retardo por intermedio del puerto de salida del retardador de reloj (X-1); realizar, por el multiplicador X-1 en funcion de un factor de ponderacion memorizado en el multiplicador X-1, un procesamiento de multiplicacion sobre una senal recibida por intermedio del puerto de entrada del multiplicador X-1, con el fin de obtener una senal de salida del multiplicador; proporcionar, a la salida, por el multiplicador X-1, la senal de salida del multiplicador por intermedio del puerto de salida del multiplicador X-1; realizar, por el decimador X-1, X veces un procesamiento de muestreo descendente sobre una senal recibida por intermedio de un puerto de entrada del decimador X-1, con el fin de obtener una senal de sub-banda de error de la X-esima rama; y proporcionar, a la salida, por el decimador X-1, la senal de sub-banda de error de la X-esima rama por intermedio del puerto de salida del decimador X-1.
3. El metodo segun cualquiera de las reivindicaciones 1 a 2, en donde despues de la recepcion, por el subtractor, de una senal de referencia y las L senales de filtrado adaptativo, realizar un calculo en funcion de la senal de referencia y de las L senales de filtrado adaptativo para obtener una senal de error, cuyo metodo comprende, ademas:

determinar, por un detector de convergencia, si la senal de error es objeto de convergencia; y

si se determina que la senal de error es objeto de convergencia, controlar, por el detector de convergencia, el subtractor para generar una senal de simulacion en funcion de la senal de filtrado adaptativo y proporcionar, a la salida, la senal de simulacion.
4. Un sistema de filtrado adaptativo ajustado por un algoritmo de mmimos cuadrados LMS sobre la base de una sub-banda de error, que comprende:

un filtro adaptativo, configurado para recibir una senal de entrada; realizar un procesamiento de filtrado adaptativo

5

10

15

20

25

30

35

40

45

50

55

60

65

sobre la senal de entrada en funcion de un factor de ponderacion del filtrado adaptativo actualmente memorizado en el filtro adaptativo, con el fin de obtener senales de filtrado adaptativo; y transmitir las senales de filtrado adaptativo a un subtractor;

el subtractor, configurado para recibir una senal de referencia y las L senales de filtrado adaptativo, realizar un calculo en funcion de la senal de referencia y de las L senales de filtrado adaptativo con el fin de obtener una senal de error,

y transmitir la senal de error a un filtro de sub-banda de error, en donde la senal de referencia es una senal generada despues de que la senal de entrada pase a traves de un canal real;

el filtro de sub-banda de error, configurado para recibir la senal de error, realizar un procesamiento de filtrado de analisis de sub-banda sobre la senal de error para obtener N senales de sub-banda de error y transmitir las N senales de sub-banda de error a un actualizador de ponderacion adaptativa;

un filtro de analisis de senal de entrada, configurado para recibir la senal de entrada, realizar un procesamiento de filtrado de analisis de sub-banda sobre la senal de entrada para obtener M senales de sub-banda de entrada y transmitir las M senales de sub-banda de entrada al actualizador de ponderacion adaptativa; y

el actualizador de ponderacion adaptativa, configurado para recibir las N senales de sub-banda de error y las M senales de sub-banda de entrada, realizar un calculo en funcion de las N senales de sub-banda de error y las M senales de sub-banda de entrada con el fin de obtener un nuevo factor de ponderacion de filtrado adaptativo, y sustituir el factor de ponderacion de filtrado adaptativo actualmente memorizado en el filtro adaptativo con el nuevo factor de ponderacion de filtrado adaptativo;

en donde el filtro adaptativo tiene L ramas que comprenden una primera rama a una L-esima rama, y cada rama tiene un puerto de entrada y un puerto de salida, en donde L es un numero entero positivo;

cuando L es igual a 1, M multiplicadores, M-1 sumadores y M-1 retardadores de reloj M estan dispuestos en la L- esima rama, en donde los M multiplicadores son un multiplicador 0 a un multiplicador M-1, los M-1 sumadores son un sumador 1 a un sumador M-1 y los M-1 retardadores de reloj M son un retardador 1 de reloj M a un retardador M- 1 de reloj M; cada retardador tiene un puerto de entrada y un puerto de salida, cada multiplicador tiene un puerto de entrada y un puerto de salida y cada sumador tiene dos puertos de entrada y un puerto de salida, M es un numero entero positivo, y un puerto de entrada de la L-esima rama esta conectado a puertos de entrada del multiplicador 0 al multiplicador M-1, un puerto de salida del multiplicador 0 esta conectado a un puerto de entrada del retardador 1 de reloj M, un puerto de salida de cada uno de un multiplicador 1 al multiplicador M-1 esta conectado a un puerto de entrada de cada uno del sumador 1 al sumador M-1 y un puerto de salida de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M esta conectado al otro puerto de entrada de cada uno del sumador 1 al sumador M-1; y

cuando L es mayor que 1, un retardador de reloj (L-1), M multiplicadores, M-1 sumadores y M-1 retardadores de reloj M estan dispuestos en la L-esima rama, en donde los M multiplicadores son un multiplicador 0 a un multiplicador M- 1, los sumadores M-1 son un sumador 1 a un sumador M-1, y los M-1 retardadores de reloj M son un retardador 1 de reloj M a un retardador M-1 de reloj M; cada retardador M tiene un puerto de entrada y un puerto de salida, cada multiplicador tiene un puerto de entrada y un puerto de salida y cada sumador tiene dos puertos de entrada y un puerto de salida; y en la L-esima rama, un puerto de entrada de la L-esima rama esta conectado a un puerto de entrada del retardador de reloj (L-1), un puerto de salida del retardador de reloj (L-1) esta conectado a puertos de entrada de todos los M multiplicadores, un puerto de salida del multiplicador 0 esta conectado a un puerto de entrada del retardador 1 de reloj M, un puerto de salida de cada uno de un multiplicador 1 al multiplicador M-1 esta conectado a un puerto de entrada de cada uno del sumador 1 al sumador M-1, y un puerto de salida de cada uno del retardador 1 de reloj M al retardador M-1 de reloj M esta conectado al otro puerto de entrada de cada uno del sumador 1 al sumador M-1.
5. El sistema segun la reivindicacion 4, en donde el filtro de sub-banda de error tiene N ramas que comprenden una primera rama a una N-esima rama, y cada rama tiene un puerto de entrada y un puerto de salida, en donde N es un numero entero positivo;

cuando X es igual a 1, un filtro de paso bajo, un multiplicador X-1 y un decimador X-1 estan dispuestos en una X- esima rama; un puerto de entrada del filtro de paso bajo esta conectado a un puerto de entrada de la X-esima rama, un puerto de salida del filtro de paso bajo esta conectado a un puerto de entrada del multiplicador X-1, un puerto de salida del multiplicador X-1 esta conectado al decimador X-1 y un puerto de salida del decimador X-1 esta conectado a un puerto de salida de la X-esima rama;

cuando X es mayor que 1 y menor que N-1, un filtro de paso de banda, un retardador de reloj (X-1), un multiplicador X-1 y un decimador X-1 estan dispuestos en una X-esima rama; un puerto de entrada del filtro de paso de banda esta conectado a un puerto de entrada de la X-esima rama, un puerto de salida del filtro de paso de banda esta conectado a un puerto de entrada del retardador de reloj (X-1), un puerto de salida del retardador de reloj (X-1) esta

conectado a un puerto de entrada del multiplicador X-1, un puerto de salida del multiplicador X-1 esta conectado al decimador X-1 y un puerto de salida del decimador X-1 esta conectado a un puerto de salida de la X-esima rama; y

cuando X es igual a N, un filtro de paso alto, un retardador de reloj (X-1), un multiplicador X-1 y un decimador X-1 5 estan dispuestos en una X-esima rama; un puerto de entrada del filtro de paso alto esta conectado a un puerto de entrada de la X-esima rama, un puerto de salida del filtro de paso alto esta conectado a un puerto de entrada del retardador de reloj (X-1), un puerto de salida del retardador de reloj (X-1) esta conectado a un puerto de entrada del multiplicador X-1, un puerto de salida del multiplicador X-1 esta conectado al decimador X-1 y un puerto de salida del decimador X-1 esta conectado a un puerto de salida de la X-esima rama.

10
6. El sistema segun cualquiera de las reivindicaciones 4 a 5 que comprende, ademas:

un detector de convergencia, configurado para determinar si la senal de error es objeto de convergencia; y si se determina que la senal de error es objeto de convergencia, controlar el subtractor para generar una senal de 15 simulacion de conformidad con la senal de filtrado adaptativo y proporcionar, a la salida, la senal de simulacion.