ES2561178B2 - Método y sistema para la adquisición de datos digitales con reducción de potencia - Google Patents

Método y sistema para la adquisición de datos digitales con reducción de potencia Download PDF

Info

Publication number
ES2561178B2
ES2561178B2 ES201531300A ES201531300A ES2561178B2 ES 2561178 B2 ES2561178 B2 ES 2561178B2 ES 201531300 A ES201531300 A ES 201531300A ES 201531300 A ES201531300 A ES 201531300A ES 2561178 B2 ES2561178 B2 ES 2561178B2
Authority
ES
Spain
Prior art keywords
module
data
memory module
sensor module
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES201531300A
Other languages
English (en)
Other versions
ES2561178A1 (es
Inventor
Carlos Sancho De Mingo
Pedro Pablo PASCUAL GONZÁLEZ
Dámaso BENITO DEL MONTE
Ángel Rufino CEZÓN DOMÍNGUEZ
Jaime de la Peña Llerandi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Metro de Madrid SA
Original Assignee
Metro de Madrid SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Metro de Madrid SA filed Critical Metro de Madrid SA
Priority to ES201531300A priority Critical patent/ES2561178B2/es
Publication of ES2561178A1 publication Critical patent/ES2561178A1/es
Application granted granted Critical
Publication of ES2561178B2 publication Critical patent/ES2561178B2/es
Priority to PCT/ES2016/070638 priority patent/WO2017042417A1/es
Priority to EP16843722.6A priority patent/EP3349133A4/en
Priority to ARP160102785A priority patent/AR105997A1/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/40—Data acquisition and logging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/22—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using light-emitting devices, e.g. LED, optocouplers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

Método y sistema para la adquisición de datos digitales con reducción de potencia.#La presente invención se refiere a un método y un sistema para la adquisición de datos digitales con reducción de potencia en circuitos secuenciales síncronos controlados por una señal de sincronismo con periodo T. Comprende recibir un dato de entrada durante un primer ciclo de sincronismo; enviarlo a un módulo de memoria; solicitar, ya en un segundo ciclo de sincronismo, una lectura de datos de entrada desde un microprocesador al módulo de memoria; proporcionar el dato almacenado al microprocesador; a continuación recibir un segundo dato de entrada en el módulo captador durante el mismo segundo ciclo de sincronismo; enviarlo al módulo de memoria; y sustituir en el módulo de memoria el primer dato almacenado por el segundo dato.

Description

5
10
15
20
25
30
35
40
45
50
DESCRIPCION
Metodo y sistema para la adquisicion de datos digitales con reduction de potencia CAMPO TECNICO DE LA INVENCION
La presente invention tiene aplicacion en el campo de la electronica digital y mas especlficamente en la adquisicion de datos digitales durante procesos de control con reduccion de potencia disipada, como por ejemplo las tarjetas de control de los aparatos de aire acondicionado.
ANTECEDENTES DE LA INVENCION
Actualmente, el control de procesos requiere de la lectura de senales analogicas y digitales. Las lecturas de las entradas son procesadas por una unidad central de control que, de acuerdo a la logica implementada, activa las salidas correspondientes para controlar el proceso.
Para realizar las lecturas de senales de tension digitales pueden encontrarse en el estado del arte diferentes soluciones tanto con aislamiento optico como sin aislamiento.
Por ejemplo, en el caso de medidas continuas sin aislamiento donde la medida se hace de forma continua, hay que llegar a un compromiso entre la corriente con la que se hace la medida y la disipacion del circuito, ya que la potencia disipada por el circuito es el producto de la tension lelda por la corriente de lectura. En este punto es importante remarcar que en sistemas ruidosos, si la corriente de medida es baja, pueden producirse falsas medidas por tensiones inducidas. Asl mismo, tambien cuando las tensiones a leer estan fijadas por contactores o reles se pueden producir fallos en la lectura porque los contactos se ensucian.
En la figura 1 se representa, sin incluir las redes de filtrado R/C ni el resto de componentes necesarios, el circuito mas simple para un caso de medidas continuas sin aislamiento, donde la lectura se realiza mediante un partidor resistivo. El valor de la corriente con la que se realiza la medida esta fijado por los valores de las resistencias (1, 2) y el valor de la tension a medir (4), dependiendo linealmente la corriente de la tension a medir. Con este sistema la potencia disipada depende cuadraticamente de la tension a medir.
De forma muy similar, se puede utilizar un circuito en el que una de las resistencias anteriores se sustituye por una fuente de corriente para realizar la lectura. El valor de la corriente con la que se realiza la medida esta fijado por la fuente de corriente y es independiente del valor de la tension a medir. Con este sistema la potencia disipada depende linealmente de la tension a medir.
Otra de las soluciones del estado del arte responde tambien a un circuito de medida continua de la senal de tension, pero en este caso con aislamiento. En sistemas ruidosos es habitual aislar electricamente las senales de control y la logica de control. De igual forma que en los circuitos sin aislamiento hay que llegar a un compromiso entre la corriente de medida y la potencia disipada, teniendo los mismos problemas. Los circuitos empleados son basicamente los mismos que se han explicado sin aislamiento, pero con la particularidad de que estos introducen un opto-acoplador de aislamiento para separar las referencias de tension. La lectura se realiza entonces mediante una resistencia o fuente de corriente y el opto-acoplador se puede colocar antes o despues del captador (3), aunque si se coloca despues del captador se necesitara una tension auxiliar aislada de la tension del control.
Por ultimo, el caso de los circuitos de medida no continua de la senal de tension, donde para evitar los problemas de medir con baja corriente y no disipar mucha potencia se emplean
5
10
15
20
25
30
35
40
45
50
circuitos que mantienen activa la entrada solo durante el tiempo necesario para hacer la medida, de tal forma que solo se disipa potencia mientras se esta haciendo la medida y la potencia media es muy baja. El gran inconveniente de este tipo de circuitos es que el sistema de control tiene que estar esperando la medida durante el tiempo que dure esta. Si ademas se requiere aislamiento, tambien pueden colocarse opto-acopladores antes o despues del captador para aislar tanto la medida como la senal de activacion. Pero en estos casos los tiempos necesarios para hacer la medida son superiores a los tiempos sin aislamiento ya que hay que sumar los retardos introducidos por los opto-acopladores, por lo que para minimizar este problema se suelen usar opto-acopladores rapidos cuyos foto-transistores no pueden soportar tensiones altas, del orden de 60V.
Por todo lo anterior, se echa en falta en el estado del arte una solucion para la lectura de senales de tension digitales en el control de procesos, que permita evitar bajas corrientes de medida y a la vez aislar los circuitos sin sufrir largos tiempos de espera ni generar grandes cantidades de potencia disipada que perjudiquen a los equipos por el incremento de calor que se produce. Todo ello, preferiblemente sin grandes modificaciones de los sistemas ni requisitos especiales en la entrada de las senales.
DESCRIPCION DE LA INVENCION
La presente invention resuelve los problemas mencionados anteriormente en la lectura de senales de tension digitales mediante un sistema para la adquisicion de datos digitales en circuitos secuenciales slncronos controlados por una senal de sincronismo con perlodo T (pudiendo ser fijo o variable). El sistema comprende los siguientes elementos:
- un modulo captador que lee datos de entrada con un perlodo T, donde el perlodo puede ser fijo o variable;
- un modulo de memoria que almacena los datos de entrada recibidos por el modulo controlador;
- un modulo controlador que solicita lecturas de los datos de entrada al modulo de memoria y recibe los datos de entrada almacenados por el modulo de memoria correspondientes al perlodo anterior a la solicitud de lectura;
Adicionalmente, el modulo captador puede comprender un circuito de activacion que consiste en un sistema optoacoplado en sentido inverso que inhabilita el modulo captador cuando no es necesario adquirir datos de entrada. De esta forma se consigue ventajosamente reducir el consumo de potencia a los instantes en que es necesario adquirir datos de entrada.
Opcionalmente, el modulo captador puede contar con un circuito de aislamiento de separation galvanica. Ventajosamente se protegen de este modo los sistemas de control ante senales importunas.
Se contempla, en una de las realizaciones de la invencion, que el modulo de memoria comprenda un biestable de tipo latch.
La senal de sincronismo que controla el circuito puede ser generada en un modulo de sincronismo que ademas, se contempla en una de las realizaciones particulares, que genere tambien una senal de activacion para el modulo captador y una senal de almacenaje para el modulo de memoria. De esta forma quedan perfectamente sincronizadas la adquisicion y almacenaje de datos con las lecturas del microprocesador.
El modulo de sincronismo, de acuerdo a una de las realizaciones de la invencion, comprende un reloj que genera una senal de activacion con un perlodo fijo.
5
10
15
20
25
30
35
40
45
50
El modulo de sincronismo, de acuerdo a una de las realizaciones de la invention, comprende un reloj que genera una senal de activation con un perlodo variable.
De acuerdo a una de las realizaciones de la invencion, se contempla que las corrientes de polarization a las que se someten los elementos del sistema sean iguales o mayores que 10 mA.
Los datos digitales a adquirir, de acuerdo a una de las realizaciones de la invencion, corresponden a una senal de tension en el entorno de los 110V.
Se contempla la posibilidad de incorporar la presente invencion a un sistema de control de aire acondicionado como los que se instalan en los vagones de metro u otro tipo de vehlculos climatizados. Asl, de acuerdo a una de las realizaciones particulares, el sistema de la presente invencion puede comprender una tarjeta de control de un sistema de aire acondicionado.
El modulo de control, de acuerdo a una de las realizaciones de la invencion, comprende un microprocesador.
Un segundo aspecto de la invencion se refiera a un metodo para la adquisicion de datos digitales en circuitos secuenciales slncronos controlados por una senal de sincronismo con perlodo T (el cual puede ser fijo o variable). El metodo comprende los pasos de:
a) recibir un primer dato de entrada en el modulo captador, en un primer ciclo de sincronismo;
b) enviar el primer dato desde el modulo captador a un modulo de memoria;
c) solicitar, en un segundo ciclo de sincronismo, una lectura de datos de entrada desde un microprocesador al modulo de memoria;
d) proporcionar el primer dato al microprocesador desde el modulo de memoria;
e) recibir un segundo dato de entrada en el modulo captador, en el segundo ciclo de sincronismo;
f) enviar el segundo dato desde el modulo captador al modulo de memoria
g) sustituir en el modulo de memoria el primer dato almacenado por el segundo dato.
Adicionalmente, se contempla habilitar el modulo captador para recibir datos de entrada con un perlodo T de acuerdo a la senal de sincronismo.
Cuando no es necesaria ninguna lectura de datos de entrada, de acuerdo a una de las realizaciones de la invencion se contempla inhabilitar el modulo captador.
Opcionalmente, antes de recibir un primer y un segundo datos de entrada en el modulo captador, se contempla en una de las realizaciones enviar previamente una senal de activacion desde el modulo de sincronismo al modulo captador.
La presente invencion puede configurarse para repetir clclicamente los pasos a)-g), de acuerdo al perlodo establecido T, de forma que ventajosamente se mantiene siempre un dato en el modulo de memoria disponible para ser leldo por el microprocesador. Ventajosamente, el dato puede ser entregado al instante y sin demora ya que ante una petition del microprocesador el dato entregado corresponde al ciclo de sincronismo anterior.
Enviar un dato desde el modulo captador al modulo de memoria, de acuerdo a una de las realizaciones de la presente invencion, puede comprende polarizar un optoacoplador insertado en el modulo captador al recibir una senal de entrada y a continuation transmitir su estado a un biestable de tipo latch en el modulo de memoria. El tiempo requerido para estas operaciones es evitado ventajosamente al solicitar una lectura desde el microprocesador desfasando las
5
10
15
20
25
30
35
40
45
50
lecturas entregadas en un perlodo.
Enviar datos al modulo de memoria, de acuerdo a una de las realizaciones de la invencion puede comprender ademas recibir en el modulo de memoria previamente una senal de almacenaje enviada desde el modulo de sincronismo.
Por tanto, la presente invencion resuelve el problema existente en el estado del arte de lecturas disipativas que implican los sistemas de lectura continua, especialmente cuando la tension a medir es alta y se necesita medir con suficiente corriente (tlpicamente entre 10mA y 20mA). Frente a este problema, la presente invencion plantea un procedimiento de lectura para las medidas de tension digital no continua y muy poco disipativa, pero que a diferencia de otras soluciones no continuas y con aislamiento del estado del arte, no tiene largos tiempos de espera sino que entrega el dato inmediatamente tras la solicitud del procesador. Esto revierte en un consumo de potencia mlnimo que evita el calentamiento del sistema tan danino para los componentes electronicos como las tarjetas de control.
Ademas, la presente invencion puede ser implementada en sistemas existentes sin necesidad de modificar la logica de control y los opto-acopladores utilizados no necesitan ser rapidos, ya que su retardo no afecta a la disponibilidad de los datos en el microprocesador.
DESCRIPCION DE LOS DIBUJOS
Para complementar la description que se esta realizando y con objeto de ayudar a una mejor comprension de las caracterlsticas de la invencion, se acompana como parte integrante de dicha descripcion, un juego de figuras en donde con caracter ilustrativo y no limitativo, se ha representado lo siguiente:
Figura 1.- muestra un circuito de lectura de senal tension digital de medida continua y sin aislamiento, de acuerdo a una solution del estado del arte.
Figura 2.- muestra un diagrama de bloques donde, de acuerdo a una de las realizaciones de la invencion, se puede observar con detalle los modulos que comprenden el sistema de adquisicion de datos digitales con reduction de potencia.
Figura 3.- muestra un diagrama donde se pueden ver simultaneamente los tiempos de adquisicion de datos digitales.
Figura 4.- muestra un esquema del modulo captador donde, de acuerdo a una realization particular, se ha anadido un circuito de control encargado de bloquear la polarization del opto acoplador siempre que no sea necesario realizar ninguna lectura.
Figura 5.- muestra un esquema del modulo de memoria, donde de acuerdo a una realizacion particular de la invencion se ha modificado el modulo de memoria anadiendo una senal de control.
Figura 6.- muestra un esquema del modulo de sincronismo del sistema de acuerdo a una de las realizaciones de la invencion.
DESCRIPCION DETALLADA DE LA INVENCION
Lo definido en esta descripcion detallada se proporciona para ayudar a una comprension exhaustiva de la invencion. En consecuencia, las personas medianamente expertas en la tecnica reconoceran que son posibles variaciones, cambios y modificaciones de las realizaciones descritas en la presente memoria sin apartarse del ambito de la invencion. Ademas, la descripcion de funciones y elementos bien conocidos en el estado del arte se omite por claridad y concision.
Por supuesto, las realizaciones de la invencion pueden ser implementadas en una amplia variedad de plataformas arquitectonicas, protocolos, dispositivos y sistemas, por lo que los
5
10
15
20
25
30
35
40
45
50
disenos e implementaciones especlficas presentadas en este documento, se proporcionan unicamente con fines de ilustracion y comprension, y nunca para limitar aspectos de la invention.
La presente invencion divulga un metodo y un sistema de lectura de datos digitales que reduce la disipacion de potencia sin modificar los niveles de entrada y aislando estos circuitos de entrada de los dispositivos de control para su protection, donde se realizan multiples lecturas de senales digitales de tension/corriente de distinta Indole, para ser adaptadas y entregadas a un sistema de control de lectura secuencial mediante circuitos capaces de aislar las distintas partes del circuito y controlar cada una de las lecturas en funcion de las solicitudes realizadas por el control de forma independiente al tiempo de lectura requerido y sin modificar los niveles de tension y corriente requeridos por la entrada. Para ello, el sistema entrega al procesador el dato almacenado en un tiempo t-T, utilizando el periodo T entre solicitudes del procesador para almacenar un nuevo dato.
De acuerdo a una de las realizaciones, un modulo de control realiza una petition de un dato de medida de la senal digital de tension periodicamente con periodo T. Para leer este dato se realiza una medida no continua de la senal de entrada con aislamiento sincronizada con las peticiones del control, de forma que cada periodo T se realiza una medida que se almacena en un registro y que sera la medida que se entregue al control a la siguiente peticion. Por tanto, cuando el control pida un dato en un tiempo t se le entrega el dato medido y almacenado en la anterior peticion t-T y se realiza una nueva medida que se almacena para la siguiente peticion.
La presente invencion, de acuerdo a una de las realizaciones, cuenta para su funcionamiento con varios modulos de adaptation y generation de senales de control. Se parte de un sistema micro procesado de entradas digitales de lectura secuencial, donde inicialmente se cuenta con un sistema de adaptacion de senales encargado de adaptar los niveles hacia un sistema de control, que se encarga de leer dichas entradas de forma secuencial. A la entrada de todo sistema, existen unas condiciones de entrada que determinan los niveles de tension y corriente necesarios, asl como un periodo (T) de lectura de la senal implementada por el procesador. Sin variar estos parametros la presente invencion realiza lecturas periodicas de las entradas, almacenando el valor obtenido en un buffer y entregando el valor almacenado al procesador en su siguiente solicitud. Para realizar estas lecturas, puede utilizarse la propia senal generada por el procesador, de manera que se renueva el valor almacenado despues de cada solicitud de lectura. Por tanto, la presente invencion logra reducir ventajosamente la potencia disipada sin necesidad de modificar las condiciones de entrada ni control.
La figura 2 muestra un diagrama de bloques donde, de acuerdo a una de las realizaciones de la invencion, se puede observar con mayor detalle los modulos que comprenden el sistema de adquisicion de datos digitales con reduction de potencia. En dicha figura se incluyen los siguientes modulos:
- Un captador de entrada (21): configurado para adaptar los niveles de senal de entrada y que cuenta con un circuito de desactivacion y, de acuerdo a una realization particular, con circuitos de separation galvanica que protegen los sistemas de control ante senales importunas.
- Un biestable (22) que almacena las lecturas realizadas a la entrada
- Un microprocesador (23) configurado para ejercer el control del sistema y realizar lecturas de buses de datos de forma secuencial.
- Un modulo de sincronismo (24) del sistema que genera una senal (28) /LE que activa el captador de entrada y almacenaje de lectura en el biestable.
- Un circuito (25) de activation del captador de entrada.
En cuanto a la secuencia de funcionamiento del sistema, de acuerdo a una de las realizaciones
6
5
10
15
20
25
30
35
40
45
50
de la invention, comienza con el arranque. En el arranque del sistema todavla no se ha procedido a realizar ninguna lectura, el captador se encuentra bloqueado y el dato almacenado en el biestable es desconocido. A continuation, el microprocesador comienza la lectura de datos activando una senal /OE (26) y recibiendo el dato (27) almacenado en el biestable. Una vez finalizada la lectura, el modulo de sincronismo de sistema genera la senal /LE (28) que se encarga de activar el captador de entrada y almacenar la lectura obtenida en el biestable. De esta forma, el dato valido queda almacenado en el biestable a la espera de una nueva lectura por parte del microprocesador. El microprocesador realizara otra lectura repitiendo clclicamente la misma secuencia anterior, la cual se representa en la figura 3, donde se pueden ver los tiempos de adquisicion de datos digitales en diferentes llneas para la entrada en el captador (30), biestable (22), datos almacenados en el biestable (27), senal /OE (26) y senal /LE (28). Cabe remarcar la disminucion de consumo de potencia, que como se ve en la figura 3 se reduce al tercer periodo, sin modificar las condiciones de funcionamiento, de forma que puede ser incorporado en sistemas ya desarrollados sin necesidad de modificar los parametros basicos del sistema, es decir, manteniendo la tension de las senales de entrada y evitando grandes modificaciones del sistema. Particularmente, el procesador no necesita ninguna modification ya que la presente invencion almacena los datos leldos y los entrega al procesador en el siguiente ciclo de lectura. Tambien se mantienen las corrientes de polarization de entrada evitando asl efectos no deseados como los falsos positivos debidos a pequenas derivaciones o el desgaste ("fretting” en ingles), acompanado a veces de dano corrosivo, que aparece en ocasiones en superficies con una cierta rugosidad y viene ocasionado por desplazamientos relativos oscilatorios de muy pequena amplitud, como por ejemplo, una vibration, entre piezas que se encuentran en contacto bajo carga.
Una de las realizaciones de la presente invencion se refiere a la aplicacion del metodo y sistema descrito anteriormente para las tarjetas de control de los sistemas de aire acondicionado, como por ejemplo en los montados en los vehlculos de transporte de viajeros como vagones de metro. Las caracterlsticas de diseno de estos vehlculos exigen que las tarjetas de control trabajen con tensiones auxiliares en el entorno de los 110V para sus entradas digitales, comunes a todos los dispositivos (no obstante son tolerables variaciones considerables y pueden admitirse grandes fluctuaciones en la tension). Ademas debido a las caracterlsticas de los dispositivos de aparellaje que comandan la polarizacion de estas entradas, la corriente de polarizacion no deberla ser menor a 10 mA para evitar problemas de fretting, asl como pequenas derivaciones.
Este tipo de sistemas testea cada una de las entradas mediante un circuito de adaptation de corriente, la cual polariza el diodo de un dispositivo opto-acoplador y a su salida la senal es almacenada de forma transparente en un elemento de memoria, por ejemplo un biestable de tipo latch, comandado a su salida por el procesador.
En las entradas digitales de este tipo de tarjetas, a partir de la senal de entrada se polariza el optoacoplador transmitiendo el estado a la parte aislada que es almacenada inmediatamente en un latch y de esta forma el procesador, por medio de una senal de petition de lectura del procesador (nos referiremos a ella como "/OE”) que el mismo controla, puede obtener en el bus de datos los estados de cada una de las entradas.
El inconveniente de este modelo es la potencia que es necesario disipar en cada una de las entradas activas, en torno a 1,1W, de acuerdo a la siguiente funcion:
1 T
P, = v, * I,dt = V,*I, = 110V * 10mA * 1 = 1,1W (1)
de forma que, tal y como se muestra en (1), para un periodo T del canal activo la tension e intensidad aplicada son constantes, por lo que la potencia disipada sera de 1,1W, si se tiene en cuenta las entradas totales, por ejemplo 24 entradas iguales, la potencia maxima disipada alcanzarla los 26,4W. Esta disipacion genera una gran cantidad de calor que se traduce en mal
5
10
15
20
25
30
35
40
45
50
funcionamiento, acortamiento de la vida de la propia tarjeta, asl como un derroche de potencia no justificado.
La presente invention resuelve este caso concreto facilmente, teniendo en cuenta que las tarjetas de este tipo contienen el circuito de adaptation en una tarjeta supletoria facilmente insertable, con lo que basta con sustituir este circuito de adaptacion de acuerdo a la presente invencion y siguiendo todos los parametros indicados por el sistema como se detalla a continuacion.
La figura 4 representa un esquema del modulo captador (21) donde, de acuerdo a una realization particular, se ha anadido un circuito de control (41) encargado de bloquear la polarization del opto acoplador siempre que no sea necesario realizar ninguna lectura. Para ello, se intercala un sistema opto acoplado en sentido inverso (42) capaz de soportar los valores de tension y corriente del sistema. De esta forma, el circuito 41 se encarga de activar la entrada siempre que es necesario realizar una lectura a traves de la senal /LE1 (28), la cual se genera en el modulo de sincronismo que se detalla mas adelante.
La figura 5 representa un esquema del modulo de memoria (22), donde de acuerdo a una realizacion particular de la invencion consiste en un biestable de tipo latch. Dado que el tiempo de lectura de las entradas esta limitado por el modulo de sincronismo, hay que sincronizar esta lectura con el almacenamiento de los datos dentro del Latch por lo que el modulo de memoria se ha modificado anadiendo una senal de habilitacion del Latch interno, que llamaremos LE, capaz de garantizar que en el momento de la lectura el dato que tenemos a la entrada del Latch es un dato valido y donde ademas, la senal /OE generada por el procesador se utiliza en el modulo de sincronismo para generar el resto de senales de control necesarias.
En cuanto al modulo micro procesador (23), realmente se mantiene invariable, lo que representa una de las ventajas de la presente invencion, que consigue una reduction de potencia sin necesidad de modificar los parametros externos ni sistemas de control tanto a nivel hardware como software. De este modo, cuando se requiere una lectura de las entradas al sistema, basta con activar la senal de habilitacion y los datos son entregados en el bus de datos para su interpretation con la unica salvedad que el dato obtenido sera el leldo en un tiempo t-T con un periodo correspondiente al utilizado por el propio procesador. Por tanto, el unico requerimiento para un correcto funcionamiento es que el microprocesador realice las lecturas de las entradas de forma secuencial y que el periodo de lectura sea superior al requerido por el modulo de sincronismo para escribir el dato en el modulo de memoria.
La figura 6 representa el modulo de sincronismo (24) del sistema, el cual se encarga de generar las senales necesarias para activar el captador de entrada y almacenar el dato obtenido en el modulo de memoria. Para ello, se ha implementado en esta realizacion particular, un circuito monoestable activo a la extincion de la senal /OE de manera que garantice la veracidad del dato obtenido. La senal generada LE para el almacenamiento del dato en el modulo de memoria estara activa hasta que se garantice un dato valido proporcionado desde la entrada por la activation de la senal /LE1.
Finalmente, para resaltar las ventajas obtenidas por la presente invencion, podemos fijarnos en la reduccion de potencia disipada que se obtiene en este ejemplo concreto desarrollado de acuerdo a la presente invencion y compararlo con las cifras iniciales. Por tanto, como ya se comento anteriormente y de acuerdo a la funcion (1), la potencia disipada por cada una de las entradas activas durante un periodo T es de 1,1W. Teniendo en cuenta que en este caso particular se realiza una lectura de la entrada cada 50ms, el tiempo que el captador debe estar activo para almacenar el dato es de aproximadamente 200ps, con lo que obtenemos una potencia disipada de:
imagen1
200 * 10“6
50 *io-3
= 4,4 mW
Donde,
tLE, periodo de activacion del captador
Toe, periodo entre dos lecturas del procesador
Es evidente que el sistema implementado de acuerdo a la presente invencion maneja unos valores de potencia mfimos (comparados con los valores iniciales) sin necesidad de modificar 5 las condiciones de trabajo de los dispositivos de entrada y sin modificar los circuitos de control tanto en lo que se refiere a su disposition hardware como software.

Claims (15)

  1. 5
    10
    15
    20
    25
    30
    35
    40
    45
    50
    REIVINDICACIONES
    1. - Sistema para la adquisicion de datos digitales en circuitos secuenciales slncronos controlados por una senal con perlodo T caracterizado por que comprende los siguientes elementos:
    - un modulo captador que lee los datos de entrada con un perlodo T;
    - un modulo de memoria que almacena los datos de entrada leldos por el modulo captador;
    - un modulo controlador que solicita lecturas de los datos de entrada al modulo de memoria y recibe los datos de entrada almacenados por el modulo de memoria correspondientes al perlodo anterior a la solicitud de lectura;
  2. 2. - Sistema de acuerdo a la reivindicacion 1 donde el modulo captador ademas comprende un circuito de activacion que inhabilita el modulo captador cuando no es necesario adquirir datos de entrada
  3. 3. - Sistema de acuerdo a la reivindicacion 2 el circuito de activacion comprende un sistema optoacoplado en sentido inverso.
  4. 4. - Sistema de acuerdo a cualquiera de las reivindicaciones anteriores donde el modulo de memoria es un biestable de tipo latch.
  5. 5. - Sistema de acuerdo a cualquiera de las reivindicaciones que ademas comprende un modulo de sincronismo que genera la senal de sincronismo que controla el circuito y ademas genera una senal de activacion para el modulo captador y una senal de almacenaje para el modulo de memoria.
  6. 6. - Sistema de acuerdo a cualquiera de las reivindicaciones anteriores donde el modulo captador comprende un circuito de aislamiento de separation galvanica.
  7. 7. - Sistema de acuerdo a cualquiera de las reivindicaciones anteriores donde los elementos comprenden unas corrientes de polarization iguales o mayores de 10 mA.
  8. 8. - Sistema de acuerdo a cualquiera de las reivindicaciones anteriores que ademas comprende una tarjeta de control de un sistema de aire acondicionado.
  9. 9. - Metodo para la adquisicion de datos digitales en circuitos secuenciales slncronos controlados por una senal de sincronismo con perlodo T , caracterizado por que comprende los pasos de:
    a) recibir un primer dato de entrada en el modulo captador, en un primer ciclo de sincronismo;
    b) enviar el primer dato desde el modulo captador a un modulo de memoria;
    c) solicitar, en un segundo ciclo de sincronismo, una lectura de datos de entrada desde un modulo controlador al modulo de memoria;
    d) proporcionar el primer dato al modulo controlador desde el modulo de memoria;
    e) recibir un segundo dato de entrada en el modulo captador, en el segundo ciclo de sincronismo;
    f) enviar el segundo dato desde el modulo captador al modulo de memoria
    g) sustituir en el modulo de memoria el primer dato almacenado por el segundo dato.
  10. 10. - Metodo de acuerdo a la reivindicacion 9 que ademas comprende habilitar el modulo captador para recibir datos de entrada con un perlodo T de acuerdo a la senal de sincronismo.
  11. 11. - Metodo de acuerdo a cualquiera de las reivindicaciones anteriores que ademas comprende inhabilitar el modulo captador cuando no es necesaria ninguna lectura.
  12. 12. - Metodo de acuerdo a cualquier de las reivindicaciones anteriores 9-11 donde los pasos a)- 5 g) se repiten clclicamente, de acuerdo a un perlodo T, de forma que en el modulo de memoria
    siempre hay disponible un dato para ser leldo por el modulo controlador.
  13. 13. - Metodo de acuerdo a cualquier de las reivindicaciones anteriores 9-12 donde enviar un dato desde el modulo captador al modulo de memoria comprende polarizar un optoacoplador
    10 insertado en el modulo captador al recibir una senal de entrada y a continuation transmitir su estado a un biestable de tipo latch en el modulo de memoria.
  14. 14. - Metodo de acuerdo a cualquiera de las reivindicaciones anteriores 9-13 donde recibir un primer y un segundo datos de entrada en el modulo captador, ademas comprende enviar
    15 previamente una senal de activacion desde un modulo de sincronismo al modulo captador.
  15. 15. - Metodo de acuerdo a cualquiera de las reivindicaciones anteriores 9-14 donde enviar datos al modulo de memoria, ademas comprende recibir en el modulo de memoria previamente una senal de almacenaje enviada desde el modulo de sincronismo.
    20
ES201531300A 2015-09-11 2015-09-11 Método y sistema para la adquisición de datos digitales con reducción de potencia Active ES2561178B2 (es)

Priority Applications (4)

Application Number Priority Date Filing Date Title
ES201531300A ES2561178B2 (es) 2015-09-11 2015-09-11 Método y sistema para la adquisición de datos digitales con reducción de potencia
PCT/ES2016/070638 WO2017042417A1 (es) 2015-09-11 2016-09-12 Método y sistema para la adquisición de datos digitales con reducción de potencia
EP16843722.6A EP3349133A4 (en) 2015-09-11 2016-09-12 METHOD AND SYSTEM FOR DETECTING DIGITAL DATA WITH POWER REDUCTION
ARP160102785A AR105997A1 (es) 2015-09-11 2016-09-12 Método y sistema para la adquisición de datos digitales con reducción de potencia

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ES201531300A ES2561178B2 (es) 2015-09-11 2015-09-11 Método y sistema para la adquisición de datos digitales con reducción de potencia

Publications (2)

Publication Number Publication Date
ES2561178A1 ES2561178A1 (es) 2016-02-24
ES2561178B2 true ES2561178B2 (es) 2016-07-12

Family

ID=55346447

Family Applications (1)

Application Number Title Priority Date Filing Date
ES201531300A Active ES2561178B2 (es) 2015-09-11 2015-09-11 Método y sistema para la adquisición de datos digitales con reducción de potencia

Country Status (4)

Country Link
EP (1) EP3349133A4 (es)
AR (1) AR105997A1 (es)
ES (1) ES2561178B2 (es)
WO (1) WO2017042417A1 (es)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151866A (en) * 1990-03-30 1992-09-29 The Dow Chemical Company High speed power analyzer
DE19730158A1 (de) * 1997-07-14 1999-02-18 Endress Hauser Gmbh Co Meßanordnung
CA2314573C (en) * 2000-01-13 2009-09-29 Z.I. Probes, Inc. System for acquiring data from a facility and method
US20020078173A1 (en) * 2000-09-25 2002-06-20 Horn Paul H. Data acquisition system and method
US6384758B1 (en) * 2000-11-27 2002-05-07 Analog Devices, Inc. High-speed sampler structures and methods
US7053614B2 (en) * 2004-04-08 2006-05-30 Varian, Inc. Optimized channel controller for NMR apparatus
US8660810B2 (en) * 2011-04-19 2014-02-25 Schneider Electric It Corporation System and method to calculate RMS current and true power in a multidrop sensor network
GB2490340B (en) * 2011-04-27 2015-02-18 Northern Design Electronics Ltd Improvements in and relating to voltage measurement
JP5701810B2 (ja) * 2012-04-06 2015-04-15 株式会社東芝 センサデータ記録装置、方法及びプログラム
JP6001334B2 (ja) * 2012-05-31 2016-10-05 ルネサスエレクトロニクス株式会社 半導体装置、バッテリ状態監視モジュール及び車輌システム

Also Published As

Publication number Publication date
EP3349133A1 (en) 2018-07-18
AR105997A1 (es) 2017-11-29
WO2017042417A1 (es) 2017-03-16
EP3349133A4 (en) 2019-06-12
ES2561178A1 (es) 2016-02-24

Similar Documents

Publication Publication Date Title
TWI278676B (en) Optical transceiver module and control method thereof
ES2561178B2 (es) Método y sistema para la adquisición de datos digitales con reducción de potencia
JP3977592B2 (ja) データ処理装置
ES2779124T3 (es) Método para gestionar la comunicación entre un elemento seguro y un dispositivo anfitrión
KR20150026737A (ko) Ｐｕｆ를 갖는 보안 장치
CN110753320A (zh) 一种列车车载加密装置及列车车载加密机
ES2854830T3 (es) Procedimiento para la determinación de un fallo en las líneas de conexión entre una unidad central y múltiples componentes electrónicos independientes entre sí
EP2336844A1 (en) A method of choosing a functioning mode of an integrated circuit device and relative device
JP2011078201A (ja) 組電池システム
KR910012974A (ko) 카드형 반도체 장치
CN102541128B (zh) 一种传感器的偏置电压控制电路
CN108519955A (zh) 一种热插拔模块和一种PCIe接口的插拔方法和系统
CN104160579A (zh) 基于存储的电池特性对电池充电
CN201369042Y (zh) 测试装置
KR101041469B1 (ko) 서데스를 이용한 다중화 제어시스템의 데이터 공유 장치 및방법
KR100652747B1 (ko) 공유버스를 구비한 이동 통신 단말기 및 그 공유 방법
US20100264982A1 (en) Electronic circuit and method of masking current requirements of an electronic circuit
CN108364671B (zh) 半导体存储器的奇偶校验装置及半导体存储器
CN113126734B (zh) 一种单总线芯片的电源电路
KR200319358Y1 (ko) 클럭신호발생장치
JP2017054454A (ja) 半導体装置および中継基板
CN108710428A (zh) 用于接口供电的方法及装置
TW201227257A (en) A monitor system of the power sequence signal and the method
ES2369024T3 (es) Interruptor de fuga a tierra.
JP2013084254A (ja) メモリーカード及びそれを備えたメインボード並びにコンピュータ

Legal Events

Date Code Title Description
FG2A Definitive protection

Ref document number: 2561178

Country of ref document: ES

Kind code of ref document: B2

Effective date: 20160712