ES2553152B1 - Método para la detección y corrección de errores en memorias volátiles - Google Patents

Método para la detección y corrección de errores en memorias volátiles Download PDF

Info

Publication number
ES2553152B1
ES2553152B1 ES201430854A ES201430854A ES2553152B1 ES 2553152 B1 ES2553152 B1 ES 2553152B1 ES 201430854 A ES201430854 A ES 201430854A ES 201430854 A ES201430854 A ES 201430854A ES 2553152 B1 ES2553152 B1 ES 2553152B1
Authority
ES
Spain
Prior art keywords
detection
calculates
coding
check words
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES201430854A
Other languages
English (en)
Other versions
ES2553152A1 (es
Inventor
Jorge Pleite Guerra
Andrés JIMÉNEZ OLAZÁBAL
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universidad Carlos III de Madrid
Original Assignee
Universidad Carlos III de Madrid
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universidad Carlos III de Madrid filed Critical Universidad Carlos III de Madrid
Priority to ES201430854A priority Critical patent/ES2553152B1/es
Publication of ES2553152A1 publication Critical patent/ES2553152A1/es
Application granted granted Critical
Publication of ES2553152B1 publication Critical patent/ES2553152B1/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

La invención describe un método para la detección y corrección de múltiples errores en los datos almacenados en la memoria volátil de un sistema electrónico, como los causados por radiación cósmica en sistemas aeroespaciales, basado en una codificación/decodificación piramidal a través de los llamados bits semilla HSB que son soldados o fijados físicamente en la placa del circuito impreso.#La fase de codificación agrupa en bloques los bits de la memoria seleccionados de forma equiespaciada, calcula las palabras de chequeo de detección y corrección para cada bloque, y calcula y fija físicamente los bits semilla HSB.#La fase de decodificación calcula periódicamente en dos funciones duplicadas las palabras de chequeo de detección y corrección de cada bloque, detecta y corrige errores en estas palabras de chequeo a partir de los bits semilla HSB fijados en codificación, y detecta y corrige errores en los datos almacenados en la memoria.

Description

imagen1
imagen2
imagen3
imagen4
imagen5
imagen6
imagen7
imagen8
imagen9
imagen10
imagen11
imagen12
imagen13
imagen14

Claims (1)

  1. imagen1
    imagen2
ES201430854A 2014-06-03 2014-06-03 Método para la detección y corrección de errores en memorias volátiles Active ES2553152B1 (es)

Priority Applications (1)

Application Number Priority Date Filing Date Title
ES201430854A ES2553152B1 (es) 2014-06-03 2014-06-03 Método para la detección y corrección de errores en memorias volátiles

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ES201430854A ES2553152B1 (es) 2014-06-03 2014-06-03 Método para la detección y corrección de errores en memorias volátiles

Publications (2)

Publication Number Publication Date
ES2553152A1 ES2553152A1 (es) 2015-12-04
ES2553152B1 true ES2553152B1 (es) 2016-10-07

Family

ID=54704676

Family Applications (1)

Application Number Title Priority Date Filing Date
ES201430854A Active ES2553152B1 (es) 2014-06-03 2014-06-03 Método para la detección y corrección de errores en memorias volátiles

Country Status (1)

Country Link
ES (1) ES2553152B1 (es)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111462861B (zh) * 2020-03-30 2023-09-26 上海联影医疗科技股份有限公司 辐射控制修复方法、装置、计算机设备及存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6085348A (en) * 1990-10-17 2000-07-04 Canon Kabushiki Kaisha Error correction code encoder and decoder
US6604222B1 (en) * 1999-04-30 2003-08-05 Rockwell Collins, Inc. Block code to efficiently correct adjacent data and/or check bit errors
TWI258135B (en) * 2002-01-25 2006-07-11 Sony Corp Information recording device and method, information reproducing device and method, recording medium, and disc recording medium
US7203890B1 (en) * 2004-06-16 2007-04-10 Azul Systems, Inc. Address error detection by merging a polynomial-based CRC code of address bits with two nibbles of data or data ECC bits
US8230316B2 (en) * 2008-01-25 2012-07-24 Nevion Usa, Inc. Forward error correction for burst and random packet loss for real-time multi-media communication
JP5309889B2 (ja) * 2008-10-27 2013-10-09 ソニー株式会社 データ処理装置および方法、並びにプログラム

Also Published As

Publication number Publication date
ES2553152A1 (es) 2015-12-04

Similar Documents

Publication Publication Date Title
BR112018010196A2 (pt) separação de link e correção de erro de arranjo em um sistema de memória
CL2017002954A1 (es) Copia intra bloque a nivel de segmento y otras mejoras de la codificación de video
EP3453022A4 (en) INTERNAL ERROR DETECTION AND CORRECTION (ECC) WITH ADDITIONAL SYSTEM BITS
EP2770507A3 (en) Memory circuits, method for accessing a memory and method for repairing a memory
EP2479897A3 (en) Decoding device and decoding method
GB201706212D0 (en) Imaging module for supporting printed circuit boards in a predetermined angular relationship inside an imaging reader, and method of assembly
WO2014020032A3 (de) Hochverfügbares rechnersystem, arbeitsverfahren und dessen verwendung
FR3041806B1 (fr) Dispositif de memoire non volatile, par exemple du type eeprom, ayant une capacite memoire importante, par exemple 16mbits
WO2016184571A3 (de) Messverfahren und messanordnung für ein abbildendes optisches system
IT201700062788A1 (it) Sistema di elaborazione, relativo circuito integrato, dispositivo e procedimento
BR112017018314A2 (pt) dispositivo de perfuração de paridade para codificação da informação de sinalização de comprimento fixo, e método de perfuração de paridade utilizando o mesmo
GB201702056D0 (en) Module or arrangement for, and method of, reading a target by image capture with an imaging reader having offset imaging and aiming systems
BR112015029860A2 (pt) modo de acompanhamento de um dispositivo de processamento em sistemas de rastreamento de instruções
WO2014182516A3 (en) Methods, systems, and devices for detecting and resolving risks associated with shipped objects
IT201800001633A1 (it) Sistema di elaborazione, relativo circuito integrato, dispositivo e procedimento
IT201700050166A1 (it) Sistema di elaborazione, relativo circuito integrato, dispositivo e procedimento
ES2553152B1 (es) Método para la detección y corrección de errores en memorias volátiles
FR3052571B1 (fr) Procede de calibration d'une horloge d'un circuit de carte a puce, et systeme associe
BR112017010593A2 (pt) disposição de detector de raios x, sistema de imageamento, método para o imageamento por tomossíntese com contraste de fase de raios x, elemento de programa de computador para controlar uma disposição ou um sistema, e mídia legível por computador
GB2577120B (en) Error detection within an integrated circuit chip
DK2950199T3 (da) Printmetode, indretning til realisering af printmetoden samt et tilsvarende computerprogram og et tilsvarende computerlæsbart hukommelsesmedium
IT201700062830A1 (it) Sistema di elaborazione, relativo circuito integrato, dispositivo e procedimento
IT201700050153A1 (it) Modulo hardware di sicurezza, relativo sistema di elaborazione, circuito integrato e dispositivo
BR112018008912A2 (pt) mídia não transitória legível por computador, sistema de verificação de regras e método
EP4322731A3 (en) Electronic circuit and data storage system

Legal Events

Date Code Title Description
FG2A Definitive protection

Ref document number: 2553152

Country of ref document: ES

Kind code of ref document: B1

Effective date: 20161007