ES2477560T3 - Receptor en un nodo de bus de una red de bus - Google Patents

Receptor en un nodo de bus de una red de bus Download PDF

Info

Publication number
ES2477560T3
ES2477560T3 ES10710772.4T ES10710772T ES2477560T3 ES 2477560 T3 ES2477560 T3 ES 2477560T3 ES 10710772 T ES10710772 T ES 10710772T ES 2477560 T3 ES2477560 T3 ES 2477560T3
Authority
ES
Spain
Prior art keywords
input
voltage
bus
signal
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES10710772.4T
Other languages
English (en)
Inventor
Petar Tomic
Klaus Adler
Roland Seifert
Harald Kemmann
Ingo Laskiwitz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TAPKO TECHNOLOGIES GmbH
Gira Giersiepen GmbH and Co KG
Original Assignee
TAPKO TECHNOLOGIES GmbH
Gira Giersiepen GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TAPKO TECHNOLOGIES GmbH, Gira Giersiepen GmbH and Co KG filed Critical TAPKO TECHNOLOGIES GmbH
Application granted granted Critical
Publication of ES2477560T3 publication Critical patent/ES2477560T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
    • H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

Receptor en un nodo de bus de una red de bus, especialmente una red EIB, que está acoplado a una línea de bus (Bus+, Bus-) que proporciona al receptor una señal formada por impulsos de bit, cuyo receptor comprende - un amplificador diferencial (Q1A, Q1B, Q2A, Q2B) que presenta una primera entrada (E1) y una segunda entrada (E2), así como al menos una salida (RxD), aplicándose a la primera entrada (E1) una tensión de referencia (Uref) y aplicándose a la segunda entrada (E2) una tensión portadora de la señal que está diseñada de modo que aparezca una señal en la salida (RxD) únicamente cuando el valor absoluto de la tensión en la segunda entrada (E2) sea mayor que el valor absoluto de la tensión de referencia (Uref) en la primera entrada, caracterizado por que está prevista una fuente de tensión (+U2) que, por un lado, proporciona la tensión portadora de la señal y de la cual, por otro lado, se deriva la tensión de referencia (Uref), estando conectada una resistencia de reacoplamiento (R6) entre la salida (RxD) y la primera entrada (E1) del amplificador diferencial

Description

5
10
15
20
25
30
35
40
45
50
E10710772
02-07-2014
DESCRIPCIÓN
Receptor en un nodo de bus de una red de bus.
La presente invención concierne a un receptor en un nodo de bus de una red de bus, especialmente una red EIB, que está acoplado a una línea de bus que proporciona al receptor una señal formada por impulsos de bit.
Las redes de bus sirven para establecer una conexión en red entre varios aparatos de comunicación. A este fin, estos aparatos contienen cada uno de ellos un nodo de bus con un emisor, un receptor y eventualmente una alimentación de tensión que alimenta el circuito interno y a ser posible también, en caso de que estén presentes, los circuitos de aplicación.
Los nodos de bus que deberán utilizarse en una red EIB tienen que satisfacer estrictos requisitos que se han establecido en el Manual Konnex, Versión 2.0. Sobre la base de estos requisitos se efectúa una certificación de los aparatos terminados. En estos se encuentran prescritos unos ensayos determinados para asegurar las diversas propiedades.
En la figura 1 se representa en la imagen parcial (a) una secuencia de bits de un ejemplo de telegrama EIB que se genera en correspondencia con una secuencia de impulsos de una señal de emisión, y en la imagen parcial (b) se muestran los detalles de un impulso de bit individual. Bus+ es la tensión de bus nominal. Bus- representa, para la consideración adicional, el potencial común, es decir, el potencial de masa. La señal EIB de un impulso de emisión individual se define a partir de la tensión de bus nominal Bus+ por una irrupción de tensión temporalmente limitada y sincronizada en el período t con el impulso de emisión, identificada por Ua1 y Ua2 y designada en general como impulso activo. Con el fin de minimizar la energía al enviar un mensaje se efectúa seguidamente una elevación de tensión definida Ue hasta más allá de la tensión de bus nominal Bus+, que inicia el llamado impulso de compensación. En cooperación con un módulo de reactancia actuante como convertidor de impedancia de las fuentes de alimentación del bus, que representa aquí al mismo tiempo un acumulador de energía, se efectúa después de cada señal activa (impulso de emisión) un retorno de energía a la línea de bus. Seguidamente, se atenúa el impulso de compensación como una función exponencial hasta que, después de transcurrido el período de bit T, aparece el bit siguiente de un telegrama. El impulso de compensación tiene que estar entonces completamente atenuado para que se aseguren condiciones de tensión definidas para el bit siguiente. El Manual Konnex, Versión 2.0, define también, por ejemplo, los límites de tolerancia que tienen que observar los valores de tensión en las más diferentes condiciones.
Dependiendo de la configuración del bus, la longitud de las líneas, el número de aparatos conectados al bus y la magnitud efectiva de la tensión continua del bus se amortigua la señal de tensión de un emisor y esta señal, en ciertas circunstancias, llega al receptor con tan sólo una amplitud muy pequeña. Sin embargo, la señal útil debe tener todavía una clara relación de señal/ruido con las perturbaciones y ruidos acoplados en la línea de bus. Además, se tienen que filtrar y eliminar de la señal las porciones superpuestas de alta frecuencia del acoplamiento.
Sin embargo, se tiene que, por otro lado, el receptor no puede ser sobreexcitado, ya que las sobreexcitaciones pueden conducir a una deformación tal de la señal que ésta ya no sea reconocida como señal útil. Se presentan altos niveles de señal, por ejemplo, cuando en la línea de bus están dispuestos dos aparatos uno cerca de otro, emitiendo uno y recibiendo el otro, a la vez que hay un pequeño número de aparatos en la línea de bus y se presenta adicionalmente una alta tensión continua del bus. Por tanto, para impedir sobreexcitaciones, las señales no podrán sobrepasar un valor umbral superior para los límites de tolerancia funcional.
Por tanto, el rango de tensión dinámico de un receptor está también definido. En este caso, rigen para los receptores en una red EIB los valores de la tabla 1 siguiente. Se indican los valores de tensión en los que un receptor retransmite la señal de tensión para su evaluación por la unidad de control o bien tiene que bloquear dicha señal, con lo que se fija un valor umbral inferior para los límites de tolerancia funcional.
Tabla 1
Paso de ensayo
Ua1(V) Ua2(V) ¿Recepción?
1
9 9 Sí
2
0,7 0,5 Sí
3
0,2 0,2 No
En el Manual Konnex, Versión 2.0, Volumen 8: KNX System Conformance Testing, Part 2: Medium Dependant Layers Test, Chapter 2: TP1 Physical and Link Layer, Test 5.2-Sensitivity, se describe un método de medida con el que se pueden comprobar las propiedades necesarias del receptor. Se tienen que alcanzar entonces los valores de tensión de la tabla 1 para que sea posible una certificación del receptor EIB ensayado.
Se conoce por el documento US 5,689,199 un receptor con un amplificador diferencial que presenta una primera entrada y una segunda entrada, así como al menos una salida, aplicándose a la primera entrada una tensión de
5
10
15
20
25
30
35
40
45
50
E10710772
02-07-2014
referencia y aplicándose a la segunda entrada una tensión portadora de la señal que está diseñada de modo que aparezca en la salida una señal únicamente cuando el valor absoluto de la tensión en la segunda entrada sea mayor que el valor absoluto de la tensión de referencia en la primera entrada. El amplificador diferencial allí descrito, construido en tecnología bipolar, actúa como un comparador con una histéresis que puede generarse realimentando una señal de tensión - proporcional a la señal de salida de una fuente de corriente - a una entrada de tensión del amplificador diferencial, preferiblemente a la entrada del amplificador diferencial en la que está presente el potencial de referencia. El amplificador diferencial puede estar conectado preferiblemente como un circuito espejo de corriente.
Para tales circuitos de reacoplamiento es conocido, por ejemplo por el documento EP 0 736 975 A1, el recurso de emplear grandes valores de resistencia a fin de evitar que el circuito tenga una amplificación indeseablemente pequeña. El circuito descrito como estado de la técnica en el documento EP 0 736 975 A1 utiliza una resistencia de reacoplamiento de 1 megaohmio.
El problema de la invención consiste en configurar el receptor descrito al principio de modo que esté optimizado en lo que respecta a sensibilidad, dinámica y seguridad frente a perturbaciones. Asimismo, deberá estar diseñado como resistente a la sobreexcitación, debiendo ser posible al mismo tiempo una adaptación del nivel de salida a la tensión de entrada admisible de una unidad de control conectada, por ejemplo un microprocesador.
Este problema se resuelve con un receptor según la reivindicación 1. Ejecuciones ventajosas son objeto de las reivindicaciones subordinadas. En la reivindicación 5 se indica un uso.
Según la invención, se ha previsto una fuente de tensión que, por un lado, proporciona la tensión portadora de la señal y de la cual, por otro lado, se deriva la tensión de referencia. Se asegura así que la tensión portadora de la señal esté siempre en una relación determinada con la tensión de referencia, pudiendo elegirse la última en función de la profundidad de la señal (Ua1, Ua2, véase la figura 1).
En este circuito se ha previsto también, para asegurar la estabilidad en el comportamiento del circuito del receptor, una resistencia de reacoplamiento que acopla la salida con la primera entrada. Se confieren así al circuito las ventajosas propiedades de una báscula de Schmitt.
Por tanto, la invención confiere a un amplificador diferencial una función de comparador que elimina la dependencia de, por ejemplo, la tensión base-emisor de un transistor, la cual se emplea en el estado de la técnica para observar el valor umbral inferior para los límites de tolerancia funcional.
Preferiblemente, el amplificador diferencial está constituido al menos por un primer transistor y un segundo transistor en conexión de emisor con una resistencia de emisor común, formando la base del primer transistor la segunda entrada del amplificador diferencial y formando la base del segundo transistor la primera entrada de dicho amplificador. En esta ejecución se podría considerar entonces la primera entrada como una entrada de comparador positiva en la que está presente la tensión de referencia. La segunda entrada podría considerarse como una entrada de comparador negativa a la que se aplica la señal entrante. Por tanto, la tensión de referencia fija el valor umbral inferior para los límites de tolerancia funcional según la tabla 1.
Asimismo, se ha previsto ventajosamente que el colector del primer transistor forme la salida.
Según una ejecución preferida de la invención, el amplificador diferencial presenta un espejo de corriente cuya entrada está unida con el colector del segundo transistor y cuya salida está unida con el colector del primer transistor. Con esta medida se contrarresta una sobreexcitación, ya que se define aquí un valor umbral para el límite de tolerancia funcional superior que, por motivos técnicos del circuito, no puede ser sobrepasado.
Por último, la invención describe el uso de un receptor según cualquiera de las reivindicaciones 1 a 4 en un circuito integrado para aplicaciones específicas (ASIC -Application Specific Integrated Circuit) que podría comprender entonces también otras partes de circuito, por ejemplo un emisor, una alimentación de tensión, una fuente de alimentación de tensión y similares.
En lo que sigue se explicará la invención con más detalle ayudándose del dibujo adjunto.
La figura 1 muestra en la imagen parcial (a) una secuencia de bits de un ejemplo de telegrama EIB y en la imagen parcial (b) los detalles de un impulso de bit de la secuencia de bits.
La figura 2 muestra un esquema equivalente de un receptor según un ejemplo de realización de la presente invención.
La figura 3 muestra un ejemplo de realización de un receptor según la presente invención en una construcción discreta.
En la descripción siguiente y en los dibujos se exponen numerosos detalles determinados. Sin embargo, se entiende
5
10
15
20
25
30
35
40
45
50
55
E10710772
02-07-2014
que las formas de realización de la presente invención pueden implementarse en la práctica sin estos detalles determinados. En otros casos, se deben suprimir circuitos, estructuras y técnicas bien conocidos para no dificultar la comprensión de la invención. Se entiende que en las formas de realización representadas pueden realizarse numerosas modificaciones y variaciones sin salirse del ámbito de la invención. Por tanto, los ejemplos de realización representados deberán considerarse como descriptivos y no como limitativos. En particular, es imaginable que, aun cuando los ejemplos de realización están construidos con transistores bipolares, se pueden utilizar otras tecnologías, con lo que el circuito se podría materializar, por ejemplo, con transistores de efecto de campo.
La figura 2 muestra un esquema equivalente para un receptor según la presente invención, con el que se explicará la funcionalidad de comparador. Un comparador K es alimentado por una tensión U1 que se ha ajustado a un valor más alto que todas las demás tensiones presentes en el circuito. En la entrada positiva del comparador K, que corresponde a una primera entrada E1 de un amplificador diferencial, está presente una tensión de referencia Uref que forma un valor umbral inferior para los límites de tolerancia funcional. Como se describirá más adelante en relación con la figura 3, esta tensión de referencia Uref se deriva de una tensión de alimentación preferiblemente estabilizada U2. Esta tensión U2 porta también la señal que ha sido filtrada y eliminada de la línea de bus, especialmente de Bus+, y dicha tensión se aplica junto con la señal a la entrada negativa del comparador K, que corresponde a la segunda entrada E2 del amplificador diferencial. El comparador K compara las tensiones en sus entradas positiva y negativa y emite de manera correspondiente una señal de salida en su salida RxD. Una resistencia de reacoplamiento R6, que une la salida RxD del comparador K con su entrada positiva, estabiliza el comportamiento del comparador.
La figura 3 muestra una forma de realización de un receptor según la presente invención en un modo de construcción discreta. En este caso, los transistores sustancialmente idénticos Q1A y Q1B, que están dispuestos en conexión de emisor con una resistencia de emisor común R2, forman el amplificador diferencial propiamente dicho, el cual se complementa con un espejo de corriente formado por los transistores Q2A y Q2B. U1 es una primera tensión de alimentación que alimenta el amplificador diferencial con función de comparador, sirviendo la resistencia R2 para ajustar la corriente de emisor. U2 es una segunda tensión de alimentación que esta estabilizada y sirve para ajustar exactamente los valores umbral requeridos para los límites de tolerancia funcional. Prefijando la tensión U2 en la base del transistor Q1A o del transistor Q1B se tiene que, adicionalmente a la tensión de un trayecto baseemisor, se regula a su valor la tensión de emisor, que es ciertamente también la tensión de alimentación del comparador. La base del transistor Q1A forma una segunda entrada E2 del amplificador diferencial y la base del transistor Q1B forma una primera entrada E1 del amplificador diferencial.
En la salida Rxd se transmite la señal útil procesada a la unidad de control, por ejemplo un microprocesador. Dado que, como se ha descrito anteriormente, se ha reducido la tensión de alimentación, la señal en RxD está también adaptada a la tensión de entrada admisible de la unidad de control.
Se aplica directamente la tensión U2 a la segunda entrada E2 a través de la resistencia R4. En esta segunda entrada E2 está presente también la señal de bus que ha sido extraída de la tensión de bus Bus+ por medio del condensador C1, que proporciona un desacoplamiento de tensión continua. La tensión U2 sirve así como tensión portadora de la señal. Se ha previsto un diodo D1 para proteger la segunda entrada E2 contra sobretensiones. Además, la resistencia R1 forma, juntamente con las capacidades de entrada del transistor Q1A y del diodo D1, un filtro contra las porciones de alta frecuencia en la señal entrante.
La primera entrada E1 está conectada a través de la resistencia R5 a un divisor de tensión constituido por las resistencias R3 y R7, en el cual se toma la tensión de referencia Uref. El divisor de tensión R3, R7 está dimensionado de modo que esta tensión esté un poco por debajo de la tensión U2.
Una resistencia R6 está conectada como resistencia de reacoplamiento entre la salida RxD y la primera entrada E1. Se ajusta así una ligera histéresis que proporciona la estabilidad en el comportamiento del receptor.
Gracias a la funcionalidad del amplificador diferencial el transistor Q1A está bloqueado en estado de reposo, mientras que el transistor Q2A está en conducción. La salida RxD es baja.
Cuando una señal de bits tiene un nivel dentro de los dos valores umbral para los límites de tolerancia funcional según la tabla 1, se transmite la señal de la entrada Bus+ a la entrada E2 a través del condensador C1 y la resistencia R1. Dado que la señal tiene una polaridad negativa, se reduce la tensión U2 y ésta sobrepasa como valor absoluto la tensión de referencia Uref en la entrada E1. El transistor Q1A es puesto ahora en conducción y el transistor Q2A es bloqueado. La salida RxD es alta para el tiempo de duración de la señal de bits.
Una señal de bus con un nivel por debajo del valor umbral inferior para los límites de tolerancia funcional no provoca ninguna conmutación en el amplificador diferencial, ya que dicha señal no sobrepasa en valor absoluto la tensión de referencia Uref.
Una señal de bus por encima del valor umbral superior para el límite de tolerancia funcional no conduce a una sobreexcitación, ya que la corriente de base constante para el transistor Q2A de la rama de referencia Q1B y Q2B
E10710772
02-07-2014
impide un aumento de la corriente en la rama Q1A y Q2A. No se deforma así la señal entrante.
Con un dimensionamiento óptimo de las resistencias R1, R4, el divisor de tensión R3, R7 y la resistencia de reacoplamiento R6 se puede conseguir el comportamiento del receptor respecto de la sensibilidad, la dinámica y la seguridad frente a perturbaciones requeridas.
Las características de la invención reveladas en la presente descripción, en el dibujo y en las reivindicaciones pueden ser esenciales para la materialización de la invención tanto tomadas individualmente como tomadas en cualquier combinación de unas con otras.

Claims (4)

  1. E10710772
    02-07-2014
    REIVINDICACIONES
    1. Receptor en un nodo de bus de una red de bus, especialmente una red EIB, que está acoplado a una línea de bus (Bus+, Bus-) que proporciona al receptor una señal formada por impulsos de bit, cuyo receptor comprende
    -un amplificador diferencial (Q1A, Q1B, Q2A, Q2B) que presenta una primera entrada (E1) y una segunda
    5 entrada (E2), así como al menos una salida (RxD), aplicándose a la primera entrada (E1) una tensión de referencia (Uref) y aplicándose a la segunda entrada (E2) una tensión portadora de la señal que está diseñada de modo que aparezca una señal en la salida (RxD) únicamente cuando el valor absoluto de la tensión en la segunda entrada (E2) sea mayor que el valor absoluto de la tensión de referencia (Uref) en la primera entrada, caracterizado por que está prevista una fuente de tensión (+U2) que, por un lado, proporciona la tensión
    10 portadora de la señal y de la cual, por otro lado, se deriva la tensión de referencia (Uref), estando conectada una resistencia de reacoplamiento (R6) entre la salida (RxD) y la primera entrada (E1) del amplificador diferencial.
  2. 2. Receptor según la reivindicación 1, caracterizado por que el amplificador diferencial (Q1A, Q1B, Q2A, Q2B) está constituido al menos por un primer transistor (Q1A) y un segundo transistor (Q1B) en conexión de emisor con una
    15 resistencia de emisor común (R2), formando la base del primer transistor (Q1A) la primera entrada (E2) del amplificado diferencial y formando la base del segundo transistor (Q1B) la primera entrada (E1) de dicho amplificador.
  3. 3. Receptor según la reivindicación 2, caracterizado por que el colector del primer transistor (Q1A) forma la salida (RxD).
    20 4. Receptor según la reivindicación 2, caracterizado por que el amplificador diferencial (Q1A, Q1B, Q2A, Q2B) presenta un espejo de corriente (Q2A, Q2B) cuya entrada está unida con el colector del segundo transistor (Q1B) y cuya salida está unida con el colector del primer transistor (Q1A).
  4. 5. Uso de un receptor según cualquiera de las reivindicaciones 1 a 4 en un circuito eléctrico para aplicaciones específicas.
    6
ES10710772.4T 2010-02-05 2010-02-05 Receptor en un nodo de bus de una red de bus Active ES2477560T3 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/DE2010/000132 WO2011095142A1 (de) 2010-02-05 2010-02-05 Empfänger in einem busknoten eines busnetzes

Publications (1)

Publication Number Publication Date
ES2477560T3 true ES2477560T3 (es) 2014-07-17

Family

ID=43086387

Family Applications (1)

Application Number Title Priority Date Filing Date
ES10710772.4T Active ES2477560T3 (es) 2010-02-05 2010-02-05 Receptor en un nodo de bus de una red de bus

Country Status (5)

Country Link
EP (1) EP2532129B1 (es)
CN (1) CN102754401B (es)
ES (1) ES2477560T3 (es)
RU (1) RU2543963C2 (es)
WO (1) WO2011095142A1 (es)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3038807B1 (fr) * 2015-07-09 2017-07-21 Continental Automotive France Dispositif d'emetteur-recepteur apte a etre connecte sur un reseau de communication par bus de type can ou flexray

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4430032C1 (de) * 1994-08-24 1995-06-08 Sgs Thomson Microelectronics Hysteresebehafteter Komparator in Bipolar-Technik
US5587674A (en) 1994-12-30 1996-12-24 Sgs-Thomson Microelectronics, Inc. Comparator with built-in hysteresis
JP3698828B2 (ja) * 1996-08-29 2005-09-21 富士通株式会社 信号伝送システム、半導体装置モジュール、入力バッファ回路、及び半導体装置
ITMI20051248A1 (it) * 2005-07-01 2007-01-02 Vimar Spa Modem per bus per impianti elettrici civili ed industriali
RU2310270C1 (ru) * 2005-12-29 2007-11-10 Юрий Владимирович Агрич Прецизионный кмоп усилитель
US7885629B2 (en) * 2006-08-03 2011-02-08 Broadcom Corporation Circuit with Q-enhancement cell having programmable bias current slope

Also Published As

Publication number Publication date
WO2011095142A1 (de) 2011-08-11
RU2012137383A (ru) 2014-03-10
EP2532129A1 (de) 2012-12-12
CN102754401B (zh) 2015-07-22
CN102754401A (zh) 2012-10-24
EP2532129B1 (de) 2014-06-18
RU2543963C2 (ru) 2015-03-10

Similar Documents

Publication Publication Date Title
US9316680B2 (en) Method, device and circuitry for detecting a failure on a differential bus
US10284388B2 (en) Communication system
US20160196230A1 (en) System and Method for a Low Emission Network
US9298908B1 (en) Methods and apparatus for setting the address of a module using a voltage
JP2009232671A (ja) 組電池の制御装置
US10530612B2 (en) Subscriber station for a bus system and method for reducing line-related emissions in a bus system
ES2836493T3 (es) Ajuste de parámetros de comunicación mediante el uso de RACH.
ES2514320T3 (es) Captador activo de energía de bus de comunicaciones para un sistema de comunicación de señal diferencial
ES2434265T3 (es) Dispositivo y procedimiento para proporcionar una tensión de alimentación en un nodo de bus de una red en bus
ES2477560T3 (es) Receptor en un nodo de bus de una red de bus
JP5418208B2 (ja) 通信信号処理装置及び通信装置
ES2264012T3 (es) Circuito de proteccion para la proteccion frente a sobretensiones para un transceptor can-bus.
ES2350736T3 (es) Conexión de bus para el acoplamiento de un aparato de campo en un bus de campo.
US9638725B2 (en) Optical receiver and light reception current monitoring method
ES2763308T3 (es) Módulo esclavo para monitorear un sistema eléctrico
WO2022134379A1 (zh) 总线通信电路及装置
JP2011119909A (ja) 受信処理装置及び通信装置
EP2680440A3 (en) Communication circuit and semiconductor device
TWI640162B (zh) 重置電路及電子設備
CN106712764B (zh) 通讯隔离与电平转换电路
JP5592596B2 (ja) 論理パルス信号を変換する方法及び回路
US7830155B2 (en) Two-wire active sensor interface circuit
US8983402B2 (en) Transceiver with wake up detection
US9954629B2 (en) Repeater and signal attenuation method thereof
US20220311638A1 (en) Emission reduction device and method for reducing the emissions of a transceiver device for a serial bus system