CN102754401B - 在总线网络的总线节点中的接收器 - Google Patents

在总线网络的总线节点中的接收器 Download PDF

Info

Publication number
CN102754401B
CN102754401B CN201080063221.3A CN201080063221A CN102754401B CN 102754401 B CN102754401 B CN 102754401B CN 201080063221 A CN201080063221 A CN 201080063221A CN 102754401 B CN102754401 B CN 102754401B
Authority
CN
China
Prior art keywords
voltage
bus
input
signal
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080063221.3A
Other languages
English (en)
Other versions
CN102754401A (zh
Inventor
P.托米克
K.阿德勒
R.塞弗特
H.科曼
I.拉斯基维茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TAPKO TECHNOLOGIES GmbH
Gira Giersiepen GmbH and Co KG
Original Assignee
TAPKO TECHNOLOGIES GmbH
Gira Giersiepen GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TAPKO TECHNOLOGIES GmbH, Gira Giersiepen GmbH and Co KG filed Critical TAPKO TECHNOLOGIES GmbH
Publication of CN102754401A publication Critical patent/CN102754401A/zh
Application granted granted Critical
Publication of CN102754401B publication Critical patent/CN102754401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
    • H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及一种在总线网络的、特别是EIB网络的总线节点中的接收器，所述总线节点被耦合在给所述接收器提供由位脉冲组成的信号的总线线路（Bus+，Bus-）上，该接收器具有差分放大器（Q1A，Q1B，Q2A，Q2B），所述差分放大器具有第一输入端（E1）和第二输入端（E2）以及至少一个输出端（RxD），其特征在于，在所述第一输入端（E1）上施加参考电压（Uref）并且在所述第二输入端（E2）上施加携带信号的电压，这样设计所述携带信号的电压，使得只有当在该第二输入端（E2）上的电压的绝对值大于在该第一输入端上的所述参考电压（Uref）的绝对值时才在所述输出端（RxD）上出现信号。

Description

在总线网络的总线节点中的接收器
技术领域
本发明涉及一种在总线网络的总线节点中、特别是在EIB网络的总线节点中的接收器，所述总线节点耦合在给接收器提供由位脉冲组成的信号的总线线路上。
背景技术
总线网络用于将可通信的设备彼此联网。另外这些设备分别包含具有发送器、接收器和必要时电压源的总线节点，所述电压源用于内部电路以及尽可能地也用于（如果存在的话）应用电路。
用在EIB网络中的总线节点必须满足严格的要求，在Konnex Handbuch（Version 2.0）中规定了这些要求。根据这些要求来验证所完成的设备。在此，为了确保多种特性而规定了确定的测试。
图1中，在子图（a）中示出了来自EIB示例图的位序列，根据发送信号的脉冲序列产生所述EIB示例图，在子图（b）中示出了单个位脉冲的细节。Bus+是标称总线电压，Bus-示出了共同电位（也就是接地电位）用于其他的观测。通过时间上限制的并且在持续时间Δt内与发送脉冲同步的、由Ua1和Ua2表示的通常称为有效脉冲的电压降，从标称总线电压Bus+起，定义单个发送脉冲的EIB信号。为了在发送信息时能量最小化，所以在标称的总线电压Bus+之上突出了规定的升压Ue，其引入所谓的补偿脉冲。在扼流圈模块作为总线电源设备的阻抗变换器的合作中，在此所述扼流圈模块同时是能量存储器，在每个有效信号（发送脉冲）之后向总线线路上进行能量反馈。然后补偿脉冲作为指数函数衰减，直到在位周期T结束之后出现电报的下一位（Bit）。此后，补偿脉冲必须完全地衰减，由此确保用于下一位的规定的电压条件。Konnex Handbuch（Version 2.0）也规定了例如电压值在不同条件下必须遵守的容许极限。
取决于总线配置、线路长度、总线上连接的设备数目以及总线直流电压的有效大小，发送器的电压信号被衰减并且可能仅以非常小的幅度到达接收器。然而，相对于在总线线路上耦合的干扰以及噪声，有效信号还必须有明显的信号噪声比。此外，必须从信号中过滤出耦合的叠加高频部分。
但是另一方面接收器不允许被过载，因为过载可以导致这样的信号变形，使得其不再被识别为有效信号。高的信号电平例如在这样的情况下发生：在总线线路上设备数目少并且附加地总线直流电压高的情况下，当两个设备彼此邻近地位于总线线路上，其中一个发送并且另一个接收。为了避免过载，因此不允许信号超过用于功能容许极限的上阈值。
由此同样地规定接收器的动态的电压范围。在此，下面的表1中的数值适用于在EIB网络中的接收器。电压值被示出，其中接收器传输电压信号以便控制单元进行分析或者接收器必须阻止电压信号，由此规定了用于功能容许极限的下阈值。
表1
  测试步骤   Ua1（V）   Ua2（V） 是否接收？
  1   9   9   是
  2   0.7   0.5   是
  3   0.2   0.2   否
在Konnex Handbuch(Version 2.0)的“Volume 8:KNX SystemConformance Testing,Part2:Medium Dependent Layers Test,Chapter 2:TP1Physical and Link Layer,.Test 5.2-Sensitivity”中描述了一种测量方法，借助所述测量方法可以验证接收器所要求的特性。在此，表1中的电压值必须满足，由此可以对被测的EIB接收器进行验证。
从US 5689199中公开了一种具有差分放大器的接收器，该差分放大器具有第一输入端和第二输入端以及至少一个输出端，其中，在第一输入端上施加参考电压并且在第二输入端上施加携带信号的电压，这样设计所述携带信号的电压，使得只有在第二输入端的电压绝对值大于在第一输入端的电压绝对值时才在输入端出现信号。那里所描述的以双极型技术所构造的差分放大器作为具有滞后的比较器起作用，可以这样生成所述滞后，使得与电源输出信号成比例的电压信号被反馈至差分放大器的电压输入端、优选地反馈至差分放大器的施加有参考电压的输入端。可以将差分放大器优选地设计为电流镜像电路。
对于这种反馈电路，例如从EP 0 736 975A1中公知的是，使用大的电阻值以便避免电路具有不期望的小的增益。在EP 0 736 975A1中作为现有技术所描述的电路使用了一兆欧姆的反馈电阻。
发明内容
本发明要解决的技术问题是，这样设计开头所描述的接收器，使得其在针对灵敏性，动态性以及抗干扰性被优化。其也应当被设计为防过载的，其中同时应当可以将输出电平与所连接的控制单元（例如微处理器）的允许的输入电压相匹配。
所述技术问题通过根据权利要求1所述的接收器来解决。优选的设计是从属权利要求的内容。在权利要求5中对应用进行了说明。
根据本发明设置了电压源，一方面该电压源提供了携带信号的电压并且另一方面从该电压源中导出参考电压。由此确保了携带信号的电压总是与参考电压具有确定的关系，其中后者可以依赖于信号深度（Ua1，Ua2，参见图1）被选择。
在该电路中，为了确保接收器电路性能的稳定性同样设置了反馈电阻，该反馈电阻将输出端与第一输入端耦合。由此该电路被赋予了施密特触发器的有利特性。
本发明由此赋予了差分放大器一种比较器功能，所述比较器功能排除了例如与晶体管的基极-发射极电压之间的依赖性，所述基极-发射极电压在现有技术中用于遵守针对功能容许极限的下阈值。
优选地，差分放大器至少由在具有共同的发射极电阻的共发射极电路中的第一晶体管和第二晶体管构成，其中第一晶体管的基极形成差分放大器的第二输入端并且第二晶体管的基极形成差分放大器的第一输入端。然后在该设计中第一输入端被视为正的比较器输入端，在其上施加参考电压。第二输入端被视为负的比较其输入端，在其上施加到达的信号。由此，参考电压规定了根据表1的功能容许极限的下阈值。
此外有利地设置了，第一晶体管的集电极形成输出端。
根据本发明的有利构造，差分放大器具有电流镜，该电流镜的输入端与第二晶体管的集电极相连接并且该电流镜的输出端与第一晶体管的集电极相连接。借助该措施阻碍了过载，原因是此处定义了用于上方的功能容许极限的阈值，所述功能容许极限由于电路技术的缘故不能被超过。
最后，本发明描述了在特定应用的集成电路（ASIC，Application SpecificIntegrated Circuit，专用集成电路）中使用根据权利要求1至6任一项所述的接收器，所述特定应用的集成电路也可以包含其他的电路元件，例如发送器、电压供应、电压电源等。
附图说明
下面依据附图进一步地阐述本发明。
图1在子图（a）中示出了来自EIB示例图的位序列，并且在子图（b）中示出了位序列中的位脉冲的细节。
图2示出了根据本发明实施例的接收器的等效电路图。
图3以离散结构示出了根据本发明的接收器的实施例。
具体实施方式
在下面的描述中以及在附图中提到了很多确定的细节。然而要理解的是，可以在实践中不具有这些特定细节地转换本发明的实施方式。在其他情况下，忽略了良好公知的电路、结构以及技术，以便不使得对本发明的理解困难。要理解的是，在所示出的实施形式中可以采取很多地改动和变动，而不超出本发明的范围。所示出的实施例应当在被视为描述性的而不是限制性的。特别地可以考虑，尽管借助双极型晶体管构造了实施例，但是可以使用其他的技术，从而可以例如借助场效应晶体管来实现电路。
图2示出了根据本发明的接收器的等效电路图，借此要解释比较器功能。比较器K由电压U1供电，所述电压比所有其他在电路中存在的电压更高。在比较器K的与差分放大器的第一输入端E1相应的正输入端上，施加参考电压Uref，其形成用于功能容许极限的下阈值。所述参考电压Uref就像结合图3所描述的那样从优选稳定的供电电压U2处导出。该电压U2也携带了从总线线路、尤其从Bus+中滤出的信号，并且与该信号一起被置于比较器K的与差分放大器的第二输入端E2相应的负输入端。比较器K比较在其正负输入端上的电压并且相应地在其输出端RxD上给出输出信号。将比较器K的输出端RxD与其正输入端相连接的反馈电阻R6使得比较器的性能稳定。
图3以离散的构造示出了根据本发明的接收器的实施形式。在此，在共发射极电路中被布置了共同的发射极电阻的、基本上相同的晶体管Q1A和Q1B构成了实际上的差分放大器，通过由晶体管Q2A和Q2B构成的电流镜对该差分放大器进行补充。U1是给具有比较器功能的差分放大器供电的第一供电电压，其中电阻R2用于调节发射极电流。U2是第二供电电压，其是稳定的并且用于精确地调整针对功能容许极限的所需阈值。通过在晶体管Q1A的或晶体管Q1B的基极上预先给定电压U2，（同样是比较器的供电电压的）发射极电压被调节到其值，附加地基极-发射极结的电压也被调节。晶体管Q1A的基极构成差分放大器的第二输入端E2，晶体管Q1B的基极构成差分放大器的第一输入端E1。
在输出端RxD上，处理过的有用信号被进一步传输给控制单元、例如微处理器。由于供电电压如上所述被拉低，RxD上的信号也与控制单元所允许的输入电压相匹配。
电压U2通过电阻R4被直接置于第二输入端E2上。在这个第二输入端E2上也施加借助用于直流电压退耦的电容C1从总线电压Bus+中获得的总线信号。由此，电压U2用作携带信号的电压。设置二极管D1以用于针对过压来保护第二输入端E2。附加地，电阻R1与晶体管Q1A的输入端电容以及二极管D1一起构成了针对到达的信号中的高频部分的滤波器。
第一输入端E1通过电阻R5连接到由电阻R3和R7组成的分压器上，在其上量取参考电压Uref。分压器R3、R7这样被设计，使得这个电压稍稍低于电压U2。
电阻R6作为反馈电阻被连接在输出端RxD与第一输入端E1之间。借此调节了轻微的滞后，这保证了接收器特性的稳定性。
通过差分放大器的功能，晶体管Q1A在静止状态下截止，晶体管Q2A接通（durchgeschaltet）。输出端RxD处于低。
如果此时位信号具有位于根据表1用于功能容许极限的两个阈值之间的电平，则信号由输入端Bus+通过电容C1和电阻R1被传输到输入端E2。由于信号具有负的极性，所以电压U2被拉低并且作为绝对值超过在输入端E1处的参考电压Uref。晶体管Q1A此时接通，晶体管Q2A截止。输出端RxD对于位信号持续期间是高的。
具有比用于功能容许极限的下阈值低的电平的总线信号在差分放大器上不造成转换，原因是其在绝对值上没有超过参考电压Uref。
在用于功能容许极限的上阈值之上的总线信号不引起过载，原因是晶体管Q2A的恒定的来自参考支路Q1B和Q2B的基极电流阻止了在支路Q1A和Q2A中的电流上升。由此，到达的信号不变形。
在电阻R1、R4、分压器R3、R7以及反馈电阻R6的最优设计中，可以针对所需灵敏性、动态性以及抗干扰性来实现接收器的性能。
在上面的描述中、在附图中以及在权利要求中所公开的本发明的特征基本上既可以单独地也可以任意组合地用于实现本发明。

Claims (6)

1.一种在总线网络的总线节点中的接收器，所述总线节点被耦合在给所述接收器提供由位脉冲组成的信号的总线线路(Bus+，Bus-)上，该接收器具有差分放大器(Q1A，Q1B，Q2A，Q2B)，所述差分放大器具有第一输入端(E1)和第二输入端(E2)以及至少一个输出端(RxD)，
其中，在所述第一输入端(E1)上施加参考电压(Uref)并且在所述第二输入端(E2)上施加携带信号的电压，这样设计所述携带信号的电压，使得只有当在该第二输入端(E2)上的电压的绝对值大于在该第一输入端上的所述参考电压(Uref)的绝对值时才在所述输出端(RxD)上出现信号，
其特征在于，电压源(+U2)被设置，其一方面提供携带信号的电压并且另一方面从其中导出所述参考电压(Uref)，其中，在所述差分放大器的输出端(RxD)与第一输入端(E1)之间连接了反馈电阻(R6)。
2.根据权利要求1所述的接收器，其特征在于，所述差分放大器(Q1A，Q1B，Q2A，Q2B)至少由在具有共同发射极电阻(R2)的共发射极电路中的第一晶体管(Q1A)以及第二晶体管(Q1B)构成，其中，所述第一晶体管(Q1A)的基极形成所述第二输入端(E2)并且所述第二晶体管(Q1B)的基极形成所述第一输入端(E1)。
3.根据权利要求2所述的接收器，其特征在于，所述第一晶体管(Q1A)的集电极形成所述输出端(RxD)。
4.根据权利要求2所述的接收器，其特征在于，所述差分放大器(Q1A，Q1B，Q2A，Q2B)具有电流镜(Q2A，Q2B)，所述电流镜的输入端与所述第二晶体管(Q1B)的集电极相连接并且其输出端与所述第一晶体管(Q1A)的集电极相连接。
5.根据权利要求1所述的接收器，其特征在于，所述总线网络是EIB网络。
6.根据权利要求1至5任一项所述的接收器在特定的电路中的使用。
CN201080063221.3A 2010-02-05 2010-02-05 在总线网络的总线节点中的接收器 Active CN102754401B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/DE2010/000132 WO2011095142A1 (de) 2010-02-05 2010-02-05 Empfänger in einem busknoten eines busnetzes

Publications (2)

Publication Number Publication Date
CN102754401A CN102754401A (zh) 2012-10-24
CN102754401B true CN102754401B (zh) 2015-07-22

Family

ID=43086387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080063221.3A Active CN102754401B (zh) 2010-02-05 2010-02-05 在总线网络的总线节点中的接收器

Country Status (5)

Country Link
EP (1) EP2532129B1 (zh)
CN (1) CN102754401B (zh)
ES (1) ES2477560T3 (zh)
RU (1) RU2543963C2 (zh)
WO (1) WO2011095142A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3038807B1 (fr) * 2015-07-09 2017-07-21 Continental Automotive France Dispositif d'emetteur-recepteur apte a etre connecte sur un reseau de communication par bus de type can ou flexray

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689199A (en) * 1994-08-24 1997-11-18 Sgs-Thomson Microelectronics Gmbh Comparator with hysteresis in bipolar technology
CN101176269A (zh) * 2005-07-01 2008-05-07 维马股份公司 用于建筑物和工业电气系统的总线调制解调器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587674A (en) * 1994-12-30 1996-12-24 Sgs-Thomson Microelectronics, Inc. Comparator with built-in hysteresis
JP3698828B2 (ja) * 1996-08-29 2005-09-21 富士通株式会社 信号伝送システム、半導体装置モジュール、入力バッファ回路、及び半導体装置
RU2310270C1 (ru) * 2005-12-29 2007-11-10 Юрий Владимирович Агрич Прецизионный кмоп усилитель
US7885629B2 (en) * 2006-08-03 2011-02-08 Broadcom Corporation Circuit with Q-enhancement cell having programmable bias current slope

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689199A (en) * 1994-08-24 1997-11-18 Sgs-Thomson Microelectronics Gmbh Comparator with hysteresis in bipolar technology
CN101176269A (zh) * 2005-07-01 2008-05-07 维马股份公司 用于建筑物和工业电气系统的总线调制解调器

Also Published As

Publication number Publication date
ES2477560T3 (es) 2014-07-17
WO2011095142A1 (de) 2011-08-11
RU2543963C2 (ru) 2015-03-10
EP2532129A1 (de) 2012-12-12
EP2532129B1 (de) 2014-06-18
CN102754401A (zh) 2012-10-24
RU2012137383A (ru) 2014-03-10

Similar Documents

Publication Publication Date Title
US9831916B2 (en) Method and system for transmitting data via direct current lines
US3970805A (en) Active hybrid circuit
CN105164915A (zh) 用于需要较少连接的太阳能模块的测量、控制和收集优化设备
US8416069B2 (en) Systems and methods for controlling communication over a power distribution network
CN104348689B (zh) Lin总线模块
US7697251B2 (en) Powered communications interface with DC current imbalance compensation
US7859427B2 (en) Bidirectional, DC-isolated transmission channel
US20080043992A1 (en) Feedback impedance control for driving a signal
JP2013250086A (ja) 蓄電装置システムおよび蓄電装置システムの通信方法
CN102754401B (zh) 在总线网络的总线节点中的接收器
KR20070116666A (ko) 양방향 데이터 전송을 위한 통신 회로, 이를 포함하는 자동 테스트 장치 및 양방향 데이터 전송 방법
US20230378938A1 (en) Systems, Apparatuses, and Methods for Pulse Shaping in High Voltage Power Systems
CN204119243U (zh) 一种跨频带双向电力线载波信道模拟装置
CN217901940U (zh) 一种用于二极管浪涌电流测试电路及测试设备
CN107995544B (zh) 电压控制电路、耳机类型检测配置电路、驱动电路及方法
CN202014236U (zh) 一种输入/输出隔离模块
CN106374905B (zh) 信号传输电路及通信设备
WO2021057360A1 (zh) 一种信号处理方法、通信芯片以及通信装置
KR102650792B1 (ko) 데이터 전송을 위한 양방향 전류 변조를 갖는 네트워크 통신 시스템
CN109302194B (zh) Mbus主机接收电路
CN107733469B (zh) 一种电力线宽带载波通信抗干扰电路
JP3074920B2 (ja) 伝送信号送受信機及び送受信等化回路
JP4637820B2 (ja) データバスシステムにおける接地オフセットの補償用配置
CN102742232B (zh) 总线网络的总线节点中的用于生成对应于发送信号的位信号的发送级以及用于从发送信号中生成位信号的方法
WO2006118644A2 (en) Logic threshold acquisition circuits and methods using reversed peak detectors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant