ES2392690T3 - Método, aparato y sistema para sincronización de horas en un sistema OFDM - Google Patents

Método, aparato y sistema para sincronización de horas en un sistema OFDM Download PDF

Info

Publication number
ES2392690T3
ES2392690T3 ES10183785T ES10183785T ES2392690T3 ES 2392690 T3 ES2392690 T3 ES 2392690T3 ES 10183785 T ES10183785 T ES 10183785T ES 10183785 T ES10183785 T ES 10183785T ES 2392690 T3 ES2392690 T3 ES 2392690T3
Authority
ES
Spain
Prior art keywords
clock
master
slave
time
time stamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES10183785T
Other languages
English (en)
Inventor
Guijin Xu
Guozhu Long
Ruzhou Feng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Application granted granted Critical
Publication of ES2392690T3 publication Critical patent/ES2392690T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2662—Symbol synchronisation
    • H04L27/2663—Coarse synchronisation, e.g. by correlation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2668—Details of algorithms
    • H04L27/2669—Details of algorithms characterised by the domain of operation
    • H04L27/2672—Frequency domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2668—Details of algorithms
    • H04L27/2673—Details of algorithms characterised by synchronisation parameters
    • H04L27/2676—Blind, i.e. without using known symbols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2668—Details of algorithms
    • H04L27/2681—Details of algorithms characterised by constraints
    • H04L27/2682—Precision
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2668—Details of algorithms
    • H04L27/2681—Details of algorithms characterised by constraints
    • H04L27/2688—Resistance to perturbation, e.g. noise, interference or fading
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2689—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation
    • H04L27/2691—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation involving interference determination or cancellation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electric Clocks (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

Un método para sincronización de horas en un sistema de multiplexación por División de Frecuencias Ortogonales, OFDM, que comprende: la obtención (11) de una marca de tiempo de envío maestra, una marca de tiempo de recepción esclava, una marca de tiempo de envío esclava y una marca de tiempo de recepción maestra, en donde la marca de tiempo de envío maestra es el instante de tiempo obtenido desde un reloj maestro cuando una posición específica de un primer símbolo específico se envía en el lado del reloj maestro (31), la marca de tiempo de recepción esclava es el instante desde un reloj esclavo cuando se recibe la posición específica del primer símbolo específico en el lado del reloj esclavo (32), la marca de tiempo de envío esclava es el instante desde el reloj esclavo cuando se envía una posición específica de un segundo símbolo específico en el lado del reloj esclavo y la marca de tiempo de recepción maestra es el instante del reloj maestro cuando se recibe la posición específica del segundo símbolo específico en el lado del reloj maestro; en donde la posición específica del primer símbolo específico es la posición después del prefijo cíclico del primer símbolo y en donde la posición específica del segundo símbolo específico es la posición después del prefijo cíclico del segundo símbolo específico y ajustar la hora de reloj esclavo en función del desplazamiento calculado a partir de las marcas de tiempo para sincronizar con la hora de reloj del reloj maestro.

Description

Método, aparato y sistema para sincronización de horas en un sistema OFDM
Campo de la invención
La presente invención se refiere a una tecnología de comunicaciones y en particular, a un método, aparato y sistema para sincronización de horas.
Antecedentes de la invención
Con la aparición de las tecnologías de comunicaciones móviles de la tercera generación (3G) y tecnologías móviles digitales más avanzadas, son todavía mayores las necesidades de sincronización de horas. Para cumplir los requisitos de coste, seguridad y servicio, la sincronización de horas se hace más importante. Actualmente, la precisión de la sincronización de horas requerida por los servicios móviles es del orden de magnitud de microsegundos. Sin embargo, resulta difícil poner en práctica una sincronización de horas de alta precisión.
El protocolo de tiempos de precisión (PTP) de IEEE 1588 da a conocer un mecanismo básico para una sincronización de horas de precisión entre los denominados reloj maestro y reloj esclavo. El mecanismo necesita recoger suficiente información de marcas de tiempo enviada entre el reloj maestro y el reloj esclavo y ajustar la sincronización de horas entre el reloj maestro y el reloj esclavo en función de la información de marcas de tiempo recogida.
La técnica anterior tiene al menos los inconvenientes siguientes: para la mayoría de los sistemas ópticos y de Ethernet, se puede utilizar una señal de pulsos de sincronización para iniciar operativamente la obtención de la información necesaria sobre marcas de tiempo. Por ejemplo, las marcas de tiempo se obtienen en el borde de una señal de trama transmitida y en el borde de una señal de trama recibida. Sin embargo, en los sistemas de transmisión de banda de paso que transmiten señales continuamente en unidades de símbolos, por ejemplo, sistemas basados en multitonos discretos (DMT) y sistemas basados en la multiplexación por división en frecuencias ortogonales (OFDM), no existe ninguna separación obvia entre símbolos y para el extremo receptor resulta difícil obtener la información de marca de tiempo, lo que dificulta la puesta en práctica de una sincronización de horas de precisión entre el reloj maestro y el reloj esclavo.
El documento D1 (realización de un protocolo de tiempos de precisión a través de redes de área personal inalámbricas de baja tasa de transmisión) describe el diseño y puesta en práctica del protocolo de tiempos de precisión a través de redes de área personal inalámbrica de baja tasa de transmisión (LR-WPANs). Para conseguir una alta precisión en las redes LR-WPAN, se analizan los factores de latencia y de fluctuación en entornos inalámbricos y se establece como objetivo la reducción al mínimo de estos factores (véase resumen de D1).
El documento D2 (US 6 243 369 B1) describe un sistema de comunicación de datos bidireccional. “Existe un algoritmo que puede realizarse en un proceso de capas TC o MAC o en la lógica de inserción 340 de la Figura 8 para determinar la iniciación del punto de inserción, para una marca de tiempo. Este algoritmo está basado en la observación de que una trama FEQ en 64-QAM está constituida por 64 paquetes MPEG de 13 bytes y en 256-QAM, una trama FEQ está constituida por 50 paquetes MPEG de 6 bytes. Utilizando esta información, el algoritmo determina exactamente en dónde dentro del paquete de MPEG, en el que estará incorporado el mensaje de sincronización, insertar el mensaje de sincronización de modo que esté completamente encapsulado dentro del paquete de MPEG” (véase documento D2, col. 25, líneas 59 - 66).
Sumario de la invención
Formas de realización de la presente invención dan a conocer un método según la reivindicación 1, un aparato según la reivindicación 6 y un sistema según la reivindicación 11 para la sincronización de horas para poner en práctica la sincronización de horas entre el reloj maestro y el reloj esclavo en sistemas de comunicación que transmiten señales continuamente en unidades de símbolos.
En formas de realización de la presente invención, en sistemas de comunicación que transmiten señales en unidades de símbolos, una posición específica predeterminada de un símbolo específico se utiliza como el borde de iniciación operativa para obtener la información de marca de tiempo y la sincronización de horas se realiza entre el reloj maestro y el reloj esclavo en función de la información de marca de tiempo obtenida. De este modo, la sincronización de horas se pone en práctica entre el reloj maestro y el reloj esclavo en sistemas de comunicación que transmiten señales continuamente en unidades de símbolos.
Breve descripción de los dibujos
Para un mejor conocimiento de la solución técnica dada a conocer en la presente invención o en la técnica anterior, los dibujos adjuntos para ilustrar las formas de realización de la presente invención o de la técnica anterior se proporcionan a continuación. Evidentemente, los dibujos adjuntos son solamente ejemplos y los expertos en esta técnica pueden deducir otros dibujos a partir de dichos dibujos adjuntos sin necesidad de esfuerzos creativos.
La Figura 1a ilustra un mecanismo básico para la sincronización de horas en un escenario operativo de aplicación en una forma de realización de la presente invención;
La Figura 1b es un diagrama de flujo de un método para sincronización de horas en una forma de realización de la presente invención;
La Figura 2 es un diagrama de flujo de otro método para sincronización de horas en una forma de realización de la presente invención;
La Figura 3 es un diagrama de flujo de otro método para sincronización de horas en una forma de realización de la presente invención;
La Figura 4a es un diagrama de flujo de otro método para sincronización de horas en una forma de realización de la presente invención;
La Figura 4b ilustra una primera instancia de aplicación de determinación de un desplazamiento temporal medio en una forma de realización de la presente invención;
La Figura 4c ilustra una segunda instancia de aplicación de determinación de un desplazamiento temporal medio en una forma de realización de la presente invención;
La Figura 5 es un primer diagrama esquemático que ilustra un sistema de línea de abonado digital (DSL) de transmisión de banda de paso en un escenario operativo de aplicación en una forma de realización de la presente invención;
La Figura 6 es un segundo diagrama esquemático que ilustra un sistema DSL de transmisión de banda de paso en un escenario operativo de aplicación en una forma de realización de la presente invención;
La Figura 7 representa una estructura de un aparato para sincronización de horas en una forma de realización de la presente invención;
La Figura 8 representa una estructura de otro aparato para sincronización de horas en una forma de realización de la presente invención y
La Figura 9 representa una estructura de un sistema para sincronización de horas en una forma de realización de la presente invención.
Descripción detallada de las formas de realización
La solución técnica dada a conocer por la presente invención se describe a continuación haciendo referencia a los dibujos adjuntos. Evidentemente, las formas de realización descritas a continuación son solamente ejemplos, sin cubrir todas las formas de realización de la presente invención. Los expertos en esta técnica pueden deducir otras formas de realización a partir de las formas de realización aquí dadas sin necesidad de realizar ningún esfuerzo creativo y todas dichas formas de realización están cubiertas en el alcance de protección de la presente invención.
La Figura 1a ilustra un mecanismo básico para sincronización de horas en un escenario operativo de aplicación en una forma de realización de la presente invención. Según se ilustra en la Figura 1a, el mecanismo básico para la sincronización de horas se puede describir brevemente como sigue:
El reloj maestro envía periódicamente un elemento de información de sincronización (Sync). Después de enviar la información Sync, el reloj maestro envía un elemento de información de seguimiento Follow_Up que incluye una marca de tiempo, en donde la marca de tiempo registra el tiempo real (en lo sucesivo referido como la marca de tiempo de envío maestra Tm1) del reloj maestro cuando el reloj maestro envía la información Sync. El reloj esclavo registra el tiempo (en adelante referido como la marca de tiempo de recepción esclava Ts1) del reloj esclavo cuando el reloj esclavo recibe la información Sync.
Después de recibir la información Sync, el reloj esclavo envía una solicitud de retraso (Delay_Req) que incluye una marca de tiempo al reloj maestro, en donde la marca de tiempo registra el tiempo (en adelante referido como la marca de tiempo de envío esclava Ts2) del reloj esclavo cuando el reloj esclavo envía la demanda Delay_Req 4. Después de recibir la demanda Delay_Req, el reloj maestro envía una respuesta de retraso (Delay_Resp) que incluye una marca de tiempo al reloj esclavo, en donde la marca de tiempo registra el tiempo (en adelante referido como la marca de tiempo de recepción maestra Tm2) del reloj maestro cuando el reloj maestro recibe el mensaje Delay_Req.
De este modo, cuando el reloj esclavo recibe el mensaje Delay_Resp, se obtiene cuatro marcas de tiempo, esto es, Tm1, Ts1, Ts2 y Tm2. El reloj esclavo puede calcular el desplazamiento entre el reloj maestro y el reloj esclavo y el retraso del enlace de transmisión en función de los valores de Tm1, Ts1, Ts2 y Tm2. El retraso del enlace de transmisión incluye un
retraso del enlace de transmisión de enlace descendente (Delay1) y un retraso del enlace de transmisión de enlace ascendente (Delay2). El retraso del enlace de transmisión desde el reloj maestro al reloj esclavo es el Delay1 y el retraso del enlace de transmisión desde el reloj esclavo al reloj maestro es el Delay2. El desplazamiento temporal, el retraso Delay1 y el retraso Delay2 cumplen la relación siguiente:
Desplazamiento = Ts1 - Tm1 - Delay1 (1)
Desplazamiento = Ts2 - Tm2 - Delay2 (2)
Suponiendo que Delay1 es igual a Delay2, es decir Delay1 = Delay2, se puede obtener la fórmula siguiente:
Desplazamiento = (Ts1 + Ts2 - Tm1 - Tm2) / 2 (3)
La hora de reloj del reloj esclavo se puede sincronizar con la hora de reloj del reloj maestro en función del desplazamiento calculado utilizando la fórmula (3).
En esta forma de realización, el mecanismo precedente se utiliza en sistemas de comunicación que transmiten señales en unidades de símbolos, por ejemplo, sistemas DMT y OFDM. La separación entre símbolos es difícil de determinar porque los símbolos se transmiten continuamente en los sistemas DMT y OFDM. De este modo, para aplicar el mecanismo precedente a los sistemas DMT y OFDM, un borde de iniciación operativa para obtener información de marcas de tiempo necesita determinarse en estos sistemas de comunicación. En esta forma de realización, la posición específica de un símbolo específico se determina, en primer lugar, en el reloj maestro y en el reloj esclavo, es decir, la posición preestablecida del símbolo preestablecido se utiliza como el borde de iniciación operativa para obtener la información de marcas de tiempo.
La Figura 1 es un diagrama de flujo de un método para sincronización de horas en una forma de realización de la presente invención. En esta forma de realización, el método para la sincronización de horas se ejecuta por el dispositivo de reloj esclavo. Según se ilustra en la Figura 1a y en la Figura 1b, el método para la sincronización de horas en esta forma de realización incluye las etapas siguientes:
Etapa 11: Obtener una marca de tiempo de envío maestra, una marca de tiempo de recepción esclava, una marca de tiempo de envío esclava y una marca de tiempo de recepción maestra, en donde la marca de tiempo de envío maestra es la hora de reloj del reloj maestro que se recibe por el reloj esclavo y que es objeto de lectura por el reloj maestro en el momento del envío de una posición específica preestablecida de un primer símbolo específico, siendo la marca de tiempo de recepción esclava la hora de reloj del reloj esclavo que es objeto de lectura por el reloj esclavo en el momento de recibir la posición específica del primer símbolo específico, la marca de tiempo de envío esclava es la hora de reloj del reloj esclavo que es objeto de lectura por el reloj esclavo en el momento de envío de una posición específica de un segundo símbolo específico y la marca de tiempo de recepción maestra es la hora de reloj del reloj maestro que es objeto de lectura por el reloj maestro en el momento de recibir la posición específica del segundo símbolo específico.
En sistemas que transmiten señales continuamente en unidades de símbolos, la posición específica de un símbolo específico se puede preestablecer para iniciar operativamente la lectura de la hora de reloj local. La posición puede ser la posición inicial del símbolo. La posición inicial del símbolo puede ser la posición después del prefijo cíclico del símbolo. Durante la puesta en práctica real, la posición después de la protección de interferencia intersímbolos (ISI) es la posición inicial del símbolo. Además, el final del símbolo o cualquier posición intermedia del símbolo se puede utilizar como la posición específica para iniciar operativamente la obtención de la marca de tiempo.
Para realizar la sincronización de horas entre el reloj maestro y el reloj esclavo, la lectura de la marca de tiempo de envío maestra, marca de tiempo de recepción maestra, marca de tiempo de envío esclava y marca de tiempo de recepción maestra se inicia en las posiciones correspondientes del símbolo. Es decir, los Tm1, los Ts1, los Ts2 y los Tm2 ilustrados en la Figura 1a se obtienen en este momento. Los Tm1 y Tm2 que el reloj maestro lee en la posición específica del primer símbolo específico y el segundo símbolo específico puede transmitirse en mensajes relacionados ilustrados en la Figura 1a y los mensajes se envían al homólogo. De este modo, el reloj esclavo puede obtener los Tm1, Ts1, Ts2 y Tm2 en función de las posiciones específicas del reloj esclavo en el primer símbolo específico y el segundo símbolo específico, es decir, el Ts1 y el Ts2.
Etapa 12: Ajustar la hora de reloj del reloj esclavo en función de las marcas de tiempo obtenidas para sincronizar con la hora de reloj del reloj maestro.
Según Tm1, Ts1, Ts2 y Tm2, el desplazamiento entre la hora de reloj del reloj maestro y la hora de reloj del reloj esclavo se pueden calcular utilizando la fórmula (3). La hora de reloj del reloj esclavo se ajusta en función del desplazamiento calculado, de modo que la hora de reloj del reloj esclavo esté sincronizada con la hora de reloj del reloj maestro.
En esta forma de realización, en sistemas de comunicación que transmiten señales en unidades de símbolos, se utiliza una posición específica predeterminada de un símbolo específico como el borde de iniciación operativa para obtener
información de marcas de tiempo; cuando se alcanza la posición específica del símbolo específico, la acción de obtener la marca de tiempo de envío maestra, la marca de tiempo de recepción esclava, se inicia la marca de tiempo de envío esclava o la marca de tiempo de recepción maestra se inicia y el tiempo se sincroniza entre el reloj maestro y el reloj esclavo en función de la información de marca de tiempo obtenida. De este modo, la sincronización de horas se pone en práctica entre el reloj maestro y el reloj esclavo en el sistema que transmite señales continuamente en unidades de símbolos.
La Figura 2 es un diagrama de flujo de otro método para sincronización de horas en una forma de realización de la presente invención. En esta forma de realización, el método para la sincronización de horas se ejecuta por el dispositivo de reloj maestro. Según se indica en Figura 2, el método para sincronización de horas en esta forma de realización incluye las etapas siguientes:
Etapa 21: Obtener una marca de tiempo de envío maestra y una marca de tiempo de recepción maestra, en donde la marca de tiempo de envío maestra es la hora de reloj del reloj maestro que es objeto de lectura por el reloj maestro en el momento de enviar una posición específica preestablecida de un primer símbolo específico y la marca de tiempo de recepción maestra es la hora de reloj del reloj maestro que es objeto de lectura por el reloj maestro en el momento de recibir una posición específica preestablecida de un segundo símbolo específico.
Las posiciones específicas del primer símbolo específico y del segundo símbolo específico están preestablecidas para iniciar operativamente el reloj maestro o el reloj esclavo para efectuar la lectura de la hora de reloj local. Por ejemplo, la posición específica del primer símbolo específico se utiliza para iniciar operativamente el reloj maestro para efectuar la lectura de la hora de reloj local (es decir, el Tm1) en el momento de enviar la posición específica del primer símbolo específico y la posición específica del segundo símbolo específico se utiliza para iniciar operativamente el reloj maestro para efectuar la lectura de la hora de reloj local (es decir, Tm2) en el momento de la recepción de la posición específica del segundo símbolo específico. El primer símbolo específico es distinto del segundo símbolo específico pero las posiciones específicas de los dos símbolos específicos pueden ser las mismas. Por ejemplo, la posición inicial del primer símbolo específico y la posición inicial del segundo símbolo específico se pueden preestablecer para las posiciones específicas del primer símbolo específico y del segundo símbolo específico, respectivamente.
Etapa 22: Enviar la marca de tiempo de envío maestra y la marca de tiempo de recepción maestra al reloj esclavo, de modo que el reloj esclavo ajuste la hora de reloj del reloj esclavo para sincronizar la hora de reloj del reloj maestro.
La posición específica del primer símbolo específico se utiliza también para iniciar operativamente el reloj esclavo para efectuar la lectura de tiempo de reloj local (es decir, el Ts1) en el momento de la recepción de la posición específica del primer símbolo específico. La posición específica del segundo símbolo específico se utiliza también para iniciar operativamente el reloj esclavo para efectuar la lectura de la hora de reloj local (es decir, el Ts2) en el momento de enviar la posición específica del segundo símbolo específico.
El reloj esclavo puede ajustar la hora de reloj en el reloj esclavo en función de los valores Tm1, Ts1, Ts2 y Tm2 para sincronizar con la hora de reloj del reloj maestro. Los detalles correspondientes se proporcionan en la etapa 12 representada en la Figura 1b.
En esta forma de realización, en sistemas de comunicación que transmitan señales en unidades de símbolos, la posición específica predeterminada de un símbolo específico se utiliza como el borde del iniciador operativo para obtener la información de la marca de tiempo; cuando la posición específica del símbolo específico se alcanza, se inicia la acción de lectura de la marca de tiempo y el reloj maestro envía la marca de tiempo leída al reloj esclavo, de modo que el reloj esclavo se sincronice con el tiempo del reloj maestro. De este modo, en sistemas que transmiten señales en unidades de símbolos, la sincronización de horas se pone en práctica entre el reloj maestro y el reloj esclavo. La Figura 3 es un diagrama de flujo de otro método para sincronización de horas en una forma de realización de la presente invención. En esta forma de realización, el símbolo de la marca de tiempo obtenida se corrige en función de la información de fase de sub-portadoras que forman el símbolo específico, por ejemplo, la información de fase de una portadora única. Según se ilustra en la Figura 3, el método para la sincronización de horas, en esta forma de realización, incluye las etapas siguientes:
Etapa 31: El reloj maestro realiza la lectura de la hora de reloj local (es decir, el Tm1) del reloj maestro en el momento de enviar una posición específica de un primer símbolo específico y envía el Tm1 al reloj esclavo.
Etapa 32: El reloj esclavo realiza la lectura de la hora de reloj local (es decir, la marca de tiempo de recepción esclava Ts1') del reloj esclavo en el momento de recibir la posición específica del primer símbolo específico.
En esta forma de realización, la posición específica del primer símbolo específico o un segundo símbolo específico puede ser la posición inicial del símbolo específico. Cuando el reloj maestro o el reloj esclavo es el extremo receptor que recibe la información de sincronización, se puede utilizar un algoritmo anterior para determinar la posición inicial del símbolo (es decir, el algoritmo de sincronización de símbolos) para calcular la posición inicial del símbolo específico y la marca de tiempo de recepción maestra o la marca de tiempo de recepción esclava se obtiene en la posición inicial del símbolo específico.
Sin embargo, debido a impactos de factores tales como ruido, no linealidad de canales y límite de la tasa de muestreo, la posición inicial del símbolo específico obtenido utilizando el algoritmo de sincronización de símbolos puede ser algo distinta de la posición inicial real del símbolo específico. En particular en bandas de enlace ascendente con bajas 5 frecuencias, la linealidad de respuesta de frecuencia del canal, en estas bandas, es muy deficiente debido a la tasa de muestreo baja, lo que causa un gran error en el cálculo de la posición inicial. Si se utiliza el algoritmo de sincronización de símbolos para calcular la posición inicial del símbolo, se obtienen los valores de Ts1' y Tm2'. El error de desplazamiento basado en Ts1' o Tm2' se puede incrementar, con lo que se reduce la precisión de la sincronización de horas entre el reloj esclavo y el reloj maestro. Para aumentar la precisión de la sincronización de horas entre el reloj
10 esclavo y el reloj maestro, se puede realizar la corrección de símbolos en la posición específica del símbolo específico. En esta forma de realización, el símbolo de la marca de tiempo se corrige en función de la información de fase de subportadoras que forman el símbolo específico; por ejemplo, la información de fase de una portadora única.
Etapa 33: El reloj esclavo obtiene una diferencia de fase Δφ de cualquiera de las sub-portadoras que forman el primer 15 símbolo específico relativo a la posición específica del símbolo específico en el reloj maestro y en el reloj esclavo.
El símbolo específico suele consistir en múltiples sub-portadoras. En esta etapa, la diferencia de fase es una diferencia de fase de cualquiera de las sub-portadoras relativas a la posición inicial del símbolo específico en el reloj maestro y en el reloj esclavo. La información de inicialización o información de ecualizador del dominio de la frecuencia (FEQ) del
20 dispositivo receptor en el reloj maestro o en el reloj esclavo, transmite la diferencia de fase de la sub-portadora en el reloj maestro y en el reloj esclavo. De este modo, la diferencia de fase de cualquier sub-portadora relativa a la posición inicial del símbolo específico en el reloj maestro y el reloj esclavo se puede pre-obtener en función de la información de inicialización o la información de FEQ del dispositivo receptor en el reloj maestro o en el reloj esclavo.
25 Ahora bien, la diferencia de fase se puede obtener en función de la fase de la señal sub-portadora relativa a la posición inicial del símbolo en un lado y la fase de la señal sub-portadora relativa a la posición inicial calculada del símbolo en el otro lado. Más concretamente, la fase de la señal de sub-portadora relativa a la posición inicial del símbolo es ya conocida cuando el dispositivo de reloj maestro o el dispositivo de reloj esclavo envía algunas señales específicas durante la inicialización. Por ejemplo, si la fase de una señal de sub-portadora, relativa a la posición inicial del símbolo
30 específico es cero grados, la fase de la señal sub-portadora relativa a la posición inicial calculada del símbolo específico en el reloj esclavo puede ser no cero grados, por ejemplo, 45 grados, puesto que existen algunos errores entre la posición inicial calculada del símbolo específico y la posición inicial real del símbolo específico. En este caso, la diferencia de fase de la señal de sub-portadora a la posición inicial del símbolo específico en el reloj maestro y en el reloj esclavo se puede obtener en esta forma de realización, por ejemplo, Δφ = 45º.
35 Para aumentar la fiabilidad y precisión en el proceso de corrección y para reducir los impactos negativos causados por factores tales como ruido selectivo de la frecuencia, una señal sub-portadora con una mejor relación señal/ruido se puede seleccionar para realizar la corrección de símbolos.
40 Etapa 34: El reloj esclavo determina el desplazamiento temporal Δt correspondiente a Δφ.
Por ejemplo, la diferencia de fase obtenida (Δφ = 45º) se convierte en el Δt. De forma opcional, el Δt es igual a la diferencia de fase dividida por la velocidad angular.
45 Etapa 35: El reloj esclavo corrige el valor de Ts1' en función del Δt y obtiene el Ts1.
El desplazamiento temporal calculado por el reloj esclavo en función de las sub-portadoras que forman el primer símbolo específico se utilizan para corregir el Ts1'. El desplazamiento temporal calculado por el reloj maestro en función de las sub-portadoras que forman el segundo símbolo específico se utiliza para corregir el Tm2'. La etapa de realizar la
50 corrección de símbolos en el Ts1' o el Tm2' puede incluir: substraer el Δt desde el Ts1' o el Tm2' y obtener el Ts1 o el Tm2.
En esta etapa, los valores de Ts1' y Tm2' que se obtienen en la posición específica del símbolo específico con un gran error se corrigen para los Ts1 y Tm2 que se obtienen en la posición específica real del símbolo específico.
55 Etapa 36: El reloj esclavo efectúa la lectura de la hora de reloj local (es decir, el Ts2) del reloj esclavo en el momento de envío de la posición específica del segundo símbolo específico y envía el segundo símbolo específico al reloj maestro.
Etapa 37: El reloj maestro efectúa la lectura de la hora de reloj local (es decir, el Tm2') del reloj maestro en el momento 60 de recibir la posición específica del segundo símbolo específico.
Etapa 38: El reloj maestro determina un desplazamiento temporal correspondiente a la diferencia de fase de cualquiera de las sub-portadoras que forman el segundo símbolo específico relativo a la posición específica del símbolo específico en el reloj maestro y en el reloj esclavo, corrige el Tm2' en función del desplazamiento temporal y obtiene el Tm2.
En esta etapa, el método para corregir el Tm2' por el reloj maestro es similar al método para corregir el Ts1' por el reloj esclavo en la etapa 33 a etapa 35 y no se describirá con más detalle a continuación.
Etapa 39: El reloj maestro envía el Tm2 al reloj esclavo.
Etapa 310: El reloj esclavo ajusta la hora de reloj del reloj esclavo en función del Tm1, Ts2, el Ts1 y el Tm2 para sincronizar con la hora de reloj del reloj maestro.
Si los valores de Tm1, Ts2, Ts1 y Tm2 se sustituyen en la fórmula (3) se obtiene el desplazamiento entre el reloj maestro y el reloj esclavo. La hora de reloj del reloj esclavo se ajusta en función del desplazamiento para sincronizar con la hora de reloj del reloj maestro.
En esta forma de realización, el Tm2' y el Ts1' se corrigen en función del desplazamiento temporal correspondiente a la diferencia de fase de una portadora única en el reloj maestro y el reloj esclavo, de modo que el Tm2 y el Ts1 son los más próximos a las marcas de tiempo que se obtienen por el extremo receptor en la posición específica real del símbolo específico. De este modo, el error del desplazamiento temporal entre el reloj maestro y el reloj esclavo se reduce y se mejora la precisión de la sincronización de horas entre el reloj esclavo y el reloj maestro.
La Figura 4a es un diagrama de flujo de otro método para la sincronización de horas en una forma de realización de la presente invención. En esta forma de realización, los símbolos de las marcas de tiempo obtenidas se corrigen en función de la información de fase de las sub-portadoras que forman los símbolos específicos. Por ejemplo, la información de fase de al menos dos portadoras. Según se ilustra en la Figura 4a, el método para la sincronización de horas, en esta forma de realización, incluye las etapas siguientes:
Las etapas 41 a 42 son similares a las etapas 31 a 32 y no se describirán con mayor detalle.
Etapa 43: El reloj esclavo obtiene diferencias de fase de al menos dos sub-portadoras que forman el primer símbolo específico relativo a la posición específica del símbolo específico en el reloj maestro y en el reloj esclavo.
Si el error entre la posición específica calculada del símbolo específico y la posición específica real del símbolo específico es mayor que un periodo de sub-portadora, el símbolo puede corregirse en función de la información de fase de un grupo de sub-portadoras (por ejemplo, dos o más sub-portadoras). El método para obtener la diferencia de fase de cualquiera de las sub-portadoras en esta etapa es similar a la etapa 33 y no se describe con más detalle a continuación.
Etapa 44: El reloj esclavo determina el desplazamiento temporal medio de cada diferencia de fase, corrige el Ts1' en función del desplazamiento temporal medio y obtiene el Ts1.
La Figura 4b ilustra la primera instancia de aplicación de determinación del desplazamiento temporal medio en una forma de realización de la presente invención. La coordenada horizontal del subgráfico en la esquina superior izquierda de la Figura 4b se refiere al número de secuencia de sub-portadoras y la coordenada vertical se refiere a la fase. Para aumentar la precisión de la sincronización de horas de todas las sub-portadoras que forman símbolos, dos o más subportadoras con una mejor relación de señal a ruido y respuesta de frecuencia lineal se pueden seleccionar en esta disposición. Es decir, cada portadora que transmite este grupo de sub-portadoras tiene un desplazamiento temporal aproximadamente igual. El subgráfico en la esquina superior derecha de la Figura 4b muestra que un algoritmo de procesamiento de números se utiliza para ajustar la curva en la subgráfica en la esquina superior izquierda de la Figura 4b en una línea recta. Por ejemplo, el algoritmo de errores cuadráticos medios mínimos se puede utilizar para ajustar la subgráfica en la esquina superior izquierda de la Figura 4b en la línea recta representada en la subgráfica en la esquina superior derecha de la Figura 4b. La subgráfica en la esquina inferior derecha de la Figura 4b se refiere a la pendiente de la curva en la esquina superior de la Figura 4b. La subgráfica en la esquina superior izquierda de la Figura 4b se refiere al desplazamiento temporal de cada sub-portadora que está cubierta desde la pendiente mostrada en la subgráfica en la esquina inferior derecha de la Figura 4b. Si el grupo seleccionado de sub-portadoras tiene una buena linealidad de respuesta de frecuencia, el desplazamiento temporal correspondiente a la diferencia de fase de cada sub-portadora es aproximadamente igual, lo que se representa por una línea recta en la subgráfica en la esquina inferior izquierda de la Figura 4b. El desplazamiento temporal medio Δt se calcula en función de todos los desplazamientos temporales; la corrección de símbolos se realiza en la posición específica calculada del símbolo específico y la posición específica corregida del símbolo específico se obtiene de este modo.
La Figura 4c ilustra la segunda instancia de aplicación de la determinación del desplazamiento temporal medio en una forma de realización de la presente invención. Si cada sub-portadora en un grupo de sub-portadoras tiene una respuesta de frecuencia lineal deficiente, el método representado en la Figura 4c se puede utilizar para determinar el desplazamiento temporal medio correspondiente a la información de fase de cada sub-portadora para reducir el error corrección de símbolos. La diferencia entre el método en la Figura 4b y el método en la Figura 4c es como sigue: en la Figura 4c, la subgráfica en la esquina superior izquierda se convierte en la gráfica de pendiente en la esquina inferior derecha, el desplazamiento temporal de cada sub-portadora en la esquina inferior izquierda de la Figura 4c se obtiene en función del gráfico de la pendiente.
Una vez obtenido el desplazamiento temporal de cada portadora, el valor medio de todos los desplazamientos temporales se calcula y se obtiene el desplazamiento temporal medio Δt. Por ejemplo, se calcula el valor medio de cinco desplazamientos temporales mostrado en la subgráfica en la esquina inferior izquierda de la Figura 4c y se obtiene el desplazamiento temporal medio Δt. La corrección se símbolos se realiza en la marca de tiempo de recepción esclava o la marca de tiempo de recepción maestra en función del valor de Δt. Por ejemplo, el Δt se substrae del valor de Ts1' o del Tm2' obtenido y se obtiene el Ts1 o el Tm2.
En esta etapa, el reloj esclavo corrige el Ts1' que se obtiene por el reloj esclavo en la posición específica calculada del símbolo específico con un gran error para el Ts1 que se obtiene en la posición específica real del símbolo específico.
Las etapas 45 a 46 son similares a las etapas 36 a 37 y no se describen con más detalle en esta descripción.
Etapa 47: El reloj maestro determina un desplazamiento temporal medio correspondiente a la diferencia de fase de al menos dos sub-portadoras que forman el segundo símbolo específico relativo a la posición específica del símbolo específico en el reloj maestro y el reloj esclavo, corrige el valor de Tm2' según el desplazamiento temporal medio y obtiene el Tm2.
En esta etapa, el método para corregir el Tm2' por el reloj maestro es similar al método para corregir el Ts1' por el reloj esclavo en la etapa 43 a la etapa 44 y no se describirá aquí con más detalle.
En esta etapa, el reloj maestro corrige el Tm2' que se obtiene en la posición específica calculada del símbolo específico con un gran error para el Tm2 que se obtiene en la posición específica real del símbolo específico.
Las etapas 48 a 49 son similares a las etapas 39 a 310 y se no se describirán con más detalle.
En estas forma de realización, los valores de Tm2' y de Ts1' se corrigen en función al desplazamiento temporal medio correspondiente a la diferencia de fase de cada portadora en un grupo de al menos dos sub-portadoras que forman el primero segundo símbolo específico relativo al reloj maestro y al reloj esclavo, de modo Tm2 y Ts1 sean lo más próximo posible a la marca de tiempo obtenida en la posición específica real del símbolo específico. De este modo, el error de desplazamiento temporal entre el reloj maestro y el reloj esclavo se reduce y se mejora la precisión de la sincronización de horas entre el reloj esclavo y el reloj maestro. En esta forma de realización, el símbolo se puede corregir cuando el error entre la posición específica calculada del símbolo específico y la posición específica real del símbolo específico es mayor que un periodo de sub-portadora, con lo que se mejora la precisión de la sincronización de horas.
Las formas de realización precedentes, representadas en la Figura 1a a Figura 4c, se describen suponiendo que el retraso Delay1 es igual al Delay2. Si el retraso Delay1 no es igual al Delay2, la relación de mapeado de correspondencia entre el Delay1 y el Delay2 necesita determinarse para calcular el desplazamiento en función del mecanismo básico representado en la Figura 1a y la fórmula (1) y la fórmula (2). Es decir, el desplazamiento necesita calcularse en función de los valores de Tm1, Ts1, Ts2 y Tm2 y la relación de mapeado de correspondencia entre el retraso Delay1 y el Delay2. A continuación, el reloj esclavo ajusta la hora de reloj local utilizando el desplazamiento para sincronizar con la hora de reloj local del reloj maestro.
A continuación se describe la relación de mapeado de correspondencia entre el retraso Delay1 y el Delay2 con referencia a la línea de abonado digital (DSL) de la transmisión de banda de paso.
La tecnología de DSL es una tecnología de transmisión de alta velocidad que transmite datos a través de un cable de pares trenzados. La línea DSL de transmisión de banda de paso incluye una línea de abonado digital asimétrica (ADSL) y una línea de abonado digital de muy alta velocidad (VDSL). Varias líneas VDSLs de transmisión de banda de paso realizan la modulación y demodulación utilizando la tecnología de modulación de DMT. La Figura 5 es el primer diagrama esquemático que ilustra un sistema de DSL de transmisión de banda de paso en un escenario operativo de aplicación en una forma de realización de la presente invención. Según se ilustra en la Figura 5, el sistema DSL de transmisión de banda de paso incluye una unidad de oficina central (CO) y un equipo de instalaciones del cliente (CPE). La unidad CO y el equipo CPE transmiten datos a través de un cable de pares trenzados. La unidad CO está situada en el reloj maestro y el equipo CPE está situado en el reloj esclavo. La hora de reloj del CPE necesita sincronizarse con la hora de reloj de la CO.
La CO o el CPE se pueden dividir en tres subcapas sobre un medio físico, esto es, subcapa de convergencia dependiente del protocolo de transporte, subcapa de TC dependiente de medios físicos (PMD-TC) y subcapa dependiente de medios físico (PMD). Puesto que el retraso de ruta causado por el cable de pares trenzados entre la CO y el CPE es pequeño, los dos extremos del cable de pares trenzados se pueden utilizar como puntos de referencia para la lectura de la información del reloj local bajo circunstancias similares, esto es, la obtención de las marcas de tiempo. Sin embargo, ambos extremos del cable de pares trenzados y el circuito híbrido que está adaptado para convertir una señal analógica en dos señales de línea telefónica no suelen soportar las funciones de lectura y de escritura. Por lo tanto, en esta forma de realización, las marcas de tiempo se obtiene en una subcapa cerca del cable de pares trenzados (es decir, la subcapa de PMD), con el fin de reducir el error de desplazamiento causado por el retraso del dispositivo y para mejorar la precisión de la sincronización de horas.
La Figura 6 es un segundo diagrama esquemático que ilustra un sistema DSL de transmisión de banda de paso en un escenario operativo de aplicación en una forma de realización de la presente invención. En la Figura 6, solamente se ilustra el dispositivo de subcapa de PMD en la CO y el CPE en el sistema DSL. El dispositivo de subcapa PMD en la CO incluye un circuito de envío de señal digital de CO, un circuito de envío de señal analógica de CO, un circuito de recepción de señal digital de CO y un circuito de recepción de señal analógica de CO. El dispositivo de subcapa de PMD en el CPE incluye un circuito de envío de señal digital de CPE, un circuito de envío de señal analógica de CPE, un circuito receptor de señal digital CPE y un circuito receptor de señal analógica de CPE. Los retrasos generados por el circuito de envío de señal digital de CO, el circuito de recepción de señal digital de CO, el circuito de envío de señal digital de CPE y el circuito de recepción de señal digital de CPE pueden obtenerse directamente utilizando la información de diseño del circuito existente, el método de prueba o el método de emulación. Los retrasos generados por estos circuitos se denominan información de retraso de dispositivos.
En el enlace descendente desde la CO al CPE, los retrasos generados incluyen el retraso Δt1 del circuito de envío de señal digital de CO, el retraso Δt2 del circuito de envío de señal analógica de CO, el retraso Δt3 de la ruta de enlace descendente, el retraso Δt2’ del circuito receptor de señal analógica de CPE y el retraso Δt1’ del circuito receptor de señal digital de CPE. Δt1 y Δt2 se refieren a la información de retraso del dispositivo maestro. Δt2’ y Δt1’ se refieren a la información de retraso del dispositivo esclavo y Δt3 se refiere a la información de retraso de ruta de enlace descendente. Por lo tanto, el retraso Delay1 cumple la fórmula siguiente:
Delay1 = Δt1+Δt2+Δt3+Δt2’+Δt1’ (4)
En el enlace ascendente desde el equipo CPE a la unidad CO, los retrasos generados incluyen el retraso Δt4 del circuito receptor de señal digital de CO, el retraso Δt5 del circuito receptor de señal analógica de CO, el retraso Δt6 de la ruta de enlace ascendente, el retraso Δt5’ del circuito de envío de señal analógica de CPE y el retraso Δt4’ del circuito de envío de señal digital de CPE. Δt4 y Δt5 se refieren a la información de retraso del dispositivo maestro. Δt 5’ y Δt4’ se refieren a la información de retraso del dispositivo esclavo y Δt6 se refiere a la información de retraso de ruta de enlace ascendente. Por lo tanto, el retraso Delay2 cumple la fórmula siguiente:
Delay2 = Δt4+Δt5+Δt6+Δt5’+Δt4’ (5)
En general, el retraso Delay1 no es igual al retraso Delay2. La diferencia entre el Delay1 y el Delay2 suele ser mayor que 1 μS, lo que afecta a la precisión de la sincronización de horas, en gran medida. En aplicaciones, la relación de mapeado de correspondencia entre el retraso Delay1 y el retraso Delay2 puede procesarse de forma aproximada y la relación de funciones entre el Delay1 y el Delay2 se establece. Por ejemplo:
Delay2 = f (Delay1) (6)
En la fórmula (6), la función f puede ser una función lineal o no lineal. Posteriormente, f se cambia a una función lineal para simplificar el cálculo del desplazamiento.
Durante la puesta en práctica de la presente invención, el inventor mide y analiza los retrasos (mostrados en la fórmula (4)) en la Figura 6 utilizando el método de emulación de circuitos o medición. El inventor encuentra el resultado siguiente: los retrasos Δt2 y Δt5 que ocurren cuando el circuito de envío de la señal analógica de CO y el circuito de recepción de señal analógica de CO procesan diferentes sub-portadoras están próximos a un valor fijo; los retrasos Δt2’ y Δt5’, que se producen cuando el circuito de envío de señal analógica de CPE y el circuito receptor de señal analógica de CPE procesan diferentes sub-portadoras que están próximas a un valor fijo. Comprobando las características del cable de pares trenzados, el inventor encuentra que el retraso Δt3 de ruta de enlace descendente y el retraso Δt6 de la ruta de enlace ascendente del cable de pares trenzados tienen relaciones específicas en cada punto de frecuencia. Por ejemplo,
Delay (48 + 16 x 4,3125 KHz) ≈ 1,07 x Delay (96 + 16 x 4,3125 KHz) (7)
Esta fórmula significa que el tiempo para transmitir la señal próxima de 48 x 4,3125 KHz de enlace ascendente, en el cable de pares trenzados, es 1,07 veces mayor que el necesario para transmitir la señal próxima de 96 x 4,3125 KHz.
Basado en el análisis precedente, la fórmula (6) se puede simplificar como sigue:
Delay2 = a * Delay1 + b (8)
En la fórmula (8), el retraso Delay1 puede ser un retraso de una señal de enlace descendente en el cable de pares trenzados y el retraso Delay2 puede ser el retraso de una señal de enlace ascendente en el cable de pares trenzados; a y b se refieren a coeficientes fijos, cuyos valores específicos pueden obtenerse en función de los retrasos de los dispositivos de enlace descendente y de enlace ascendente y de las características de retraso de las líneas de enlace ascendente y enlace descendente.
Si se combinan las fórmulas (1), (2) y (8), se puede calcular el desplazamiento.
Como alternativa, cada marca de tiempo puede pre-corregirse en función del retraso del dispositivo con el fin de realizar la sincronización de horas en función de cada marca de tiempo corregida. Los valores Tm1, Ts1, Ts2 y Tm2, representados en la Figura 6, se refieren a las marcas de tiempo obtenidas a la entrada de la subcapa de PMD. En esta forma de realización, las marcas de tiempo obtenidas se pueden corregir en función de la información del retraso del dispositivo de la subcapa de PMD, de modo que las marcas de tiempo corregidas se obtienen en ambos extremos del cable de pares trenzados. Por ejemplo, las marcas de tiempo después de que se considere el retraso del dispositivo son como sigue:
Tm1'’ = Tm1 + Δt1 + Δt2 (9)
Ts1'’ = Ts1 - (Δt1’ + Δt2’) (10)
Tm2'’ = Tm2 - (Δt4 + Δt5) (11)
Ts2'’ = Ts2 + (Δ4’ + Δ5`) (12)
En este caso, los retrasos Delay2 y Delay1 son equivalentes a los retrasos Delay2’ y Delay1’ en ambos extremos del cable de pares trenzados, en donde los retrasos Delay2’ y Delay1’ se refieren al retraso de ruta de enlace ascendente y retrasos de ruta de enlace descendente del cable de pares trenzados. Según las fórmulas 1, 2, 4 y 5 y 9 a 12, se pueden obtener las fórmulas siguientes:
Delay2’ = a * Delay1’ (13)
Desplazamiento = Ts1'’ -Tm1'’ - Delay1’ (14)
Desplazamiento = Ts2’’ - Tm2’’ + Delay2’ (15)
En la fórmula (13), a se refiere a un coeficiente fijo, cuyo valor específico puede obtenerse en función de las características del retraso de las líneas de enlace ascendente y de enlace descendente del cable de pares trenzados. En una forma de realización preferida, a puede ser cualquier valor que cumpla la relación 1 < a < 1.1. El desplazamiento se puede calcular según las fórmulas (13) a (15). La hora de reloj del equipo CPE se puede ajustar en función del desplazamiento para sincronizar con la hora de reloj de la unidad CO. En esta forma de realización, las marcas de tiempo obtenidas se corrigen en función de la información de retraso del dispositivo de subcapa de PMD, de modo que se pueda simplificar la relación de mapeado de correspondencia entre el retraso de enlace ascendente y el retraso de enlace descendente como la relación de mapeado entre el retraso de ruta de enlace ascendente y el retraso de ruta de enlace descendente. De este modo, las marcas de tiempo corregidas se obtienen en ambos extremos del cable de pares trenzados. Por lo tanto, el error de desplazamiento entre la CO y el CPE se reduce y se mejora la precisión de la sincronización de horas.
Basándose en el sistema DSL ilustrado en la Figura 6, a continuación se describe el proceso de corregir las marcas de tiempo en el enlace descendente desde la CO al CPE y en el enlace ascendente desde el CPE a la CO con referencia al método de corrección de símbolos y al método para determinar la relación de mapeado de correspondencia entre el retraso de enlace ascendente y el retraso de enlace descendente.
1. Enlace descendente desde la CO al CPE: El circuito de envío de señal digital de CO efectúa la lectura de la hora local de la CO (es decir, obtiene el Tm1) en la posición específica del símbolo específico; cuando el símbolo específico se transmite al circuito receptor de señal digital de CPE a través del enlace descendente, el circuito receptor de señal digital de CPE efectúa la lectura de la hora local del CPE (es decir, obtiene el Ts1') en la posición específica precalculada del símbolo específico. A continuación, se corrigen los valores de Tm1 y de Ts1'. Este proceso de corrección incluye tres partes:
(1)
Corrección de Ts1' por el CPE: El CPE corrige el Ts1' utilizando el método representado en la Figura 3 o Figura 4a en función del desplazamiento temporal correspondiente a la diferencia de fase de la sub-portadora. De este modo, el valor Ts1 es objeto de lectura en la posición específica real del símbolo específico.
(2)
Corrección del Ts1 por el CPE: El CPE corrige el Ts1 utilizando el Δt1’ y Δt2’ pre-obtenidos aplicando la fórmula (10). De este modo, el Ts1’’ se obtiene en un lado próximo al CPE del cable de pares trenzados.
(3)
Corrección de Tm1 por la CO: La CO corrige el Tm1 utilizando el Δt1 y Δt2 pre-obtenidos en función de la fórmula (9). De este modo, el Tm1’’ se obtiene en un lado en donde el cable de pares trenzados está próximo a la CO.
Sobre la base de la descripción precedente, se puede obtener la fórmula siguiente: Desplazamiento = Ts1’’ - Tm1’’ - Delay1’
= (Ts1 - (Δt1’ + Δt2’)) - (Tm1 + Δt1 + Δt2) - Delay1’ (16)
2. Enlace ascendente desde el CPE a la CO: El circuito de envío de señal digital de CPE efectúa la lectura de la hora local del CPE (es decir, obtiene el Ts2) en la posición específica del símbolo específico; cuando el símbolo específico se transmite al circuito receptor de señal digital de CO a través del enlace ascendente, el circuito receptor de señal digital de CO efectúa la lectura de la hora local de la CO (es decir, obtiene el Tm2') en la posición específica precalculada del
10 símbolo específico. A continuación, se corrigen Ts2 y Tm2'. Este proceso de corrección incluye también tres partes:
(1) Corrección del Tm2' por la CO: La CO corrige el Tm2’ utilizando el método ilustrado en la Figura 3 o la Figura 4a en función del desplazamiento temporal correspondiente a la diferencia de fase de la sub-portadora. De este modo, el Tm2 se obtiene en la posición específica real del símbolo específico.
(2) Corrección del Tm2 por la CO: La CO corrige el Tm2 utilizando el Δt4 y Δt5 pre-obtenidos según la fórmula (11). De este modo, el valor Tm2’’ se obtiene en un lado próximo a la CO del cable de pares trenzados.
(3) Corrección del Ts2 por el CPE: El CPE corrige el Ts2 utilizando Δt4’ y Δt5’ pre-obtenidos según la fórmula (12). De 20 este modo, el Ts2’’ se obtiene en un lado en donde el cable de pares trenzados está próximo al CPE.
Sobre la base de la descripción precedente, se puede obtener la fórmula siguiente:
Desplazamiento = Ts2’’ - Tm2’’ + Delay2’
= (Ts2 + (Δt4’ + Δt5’)) - (Tm2 - (Δt4 + Δt5)) + Delay2’ (17)
Puesto que Delay2’ = a * Delay1’, el desplazamiento, Delay1’ y Delay2’ se pueden obtener. La hora de reloj de CPE se ajusta en función del desplazamiento con el fin de sincronizar con la hora de reloj de CO.
30 En esta forma de realización, la marca de tiempo se obtiene cuando el dispositivo de subcapa PMD recibe / envía la posición específica del símbolo específico; las marcas de tiempo obtenidas por el extremo receptor se corrigen en función de la diferencia de fase de la sub-portadora en la CO y en el CPE; la relación de mapeado de correspondencia entre el retraso de enlace ascendente y el retraso de enlace descendente se simplifica de esta manera; la corrección
35 secundaria se realiza en la marca de tiempo en función de la información de retraso del dispositivo de subcapa PMD en CO y CPE. De este modo, el error del desplazamiento entre CO y CPE se reduce en gran medida y se mejora la precisión de la sincronización de horas.
La Figura 7 representa una estructura de un aparato para sincronización de horas en una forma de realización de la 40 presente invención. Según se ilustra en la Figura 7, el aparato para sincronización de horas incluye un módulo de obtención de marcas de tiempo 71 y un módulo de ajuste de la hora 72.
El módulo de obtención de marcas de tiempo 71 está adaptado para obtener la marca de tiempo de envío maestra, la marca de tiempo de recepción, la marca de tiempo de envío esclava y la marca de tiempo de recepción maestra. La 45 marca de tiempo de envío maestra es la hora de reloj del reloj maestro que se recibe por el reloj esclavo y efectúa la lectura por el reloj maestro en el momento de envío de una posición específica preestablecida de un primer símbolo específico; la marca de tiempo de recepción esclava es la hora de reloj del reloj esclavo que se lee por el reloj esclavo en el momento de recibir la posición específica del primer símbolo específico; la marca de tiempo de envío esclava es la hora de reloj del reloj esclavo que es objeto de lectura por el reloj esclavo en el momento de enviar una posición
50 específica de un segundo símbolo específico y la marca de tiempo de recepción maestra es la hora de reloj del reloj maestro que es objeto de lectura por el reloj maestro en el momento de recepción de la posición específica del segundo símbolo específico.
El módulo de ajuste de la hora 72 está adaptado para ajustar la hora de reloj del reloj esclavo en función de las marcas 55 de tiempo obtenidas para sincronizar con la hora de reloj del reloj maestro.
Sobre la base de la solución técnica precedente, de forma opcional, la marca de tiempo de recepción maestra se puede corregir por el reloj maestro en función de la información de fase de sub-portadoras que forman el segundo símbolo específico. El módulo de ajuste de la hora 72 puede incluir, además, una unidad correctora de marcas de tiempo de 60 recepción esclava 721 y una primera unidad de ajuste de la hora 722. La unidad correctora de marcas de tiempo de recepción esclava 721 está adaptada para corregir la marca de tiempo receptora esclava en función de la información de fase de las sub-portadoras que forman el primer símbolo específico. La primera unidad de ajuste de la hora 722 está adaptada para ajustar la hora de reloj del reloj esclavo en función de la marca de tiempo de envío maestra, la marca de tiempo de envío esclava, la marca de tiempo de recepción de esclava corregida y la marca de tiempo de recepción
65 maestra corregida para sincronizar con la hora de reloj del reloj maestro.
De forma opcional, la unidad correctora de marca de tiempo de recepción esclava 721 está adaptada, además, para obtener una diferencia de fase de cualquiera de las sub-portadoras que forman el primer símbolo específico relativo a la posición específica del primer símbolo específico en el reloj maestro y en el reloj esclavo; determinar un desplazamiento temporal correspondiente a la diferencia de fase y corregir la marca de tiempo de recepción esclava en función del desplazamiento temporal. Ahora bien, la unidad correctora de marca de tiempo de recepción esclava 721 está adaptada, además, para: obtener diferencias de tiempo de al menos dos sub-portadoras que forman el primer símbolo específico, en donde las diferencias de fase son diferencias de fase de cada sub-portadora relativa a la posición específica del primer símbolo específico en el reloj maestro y en el reloj esclavo; determinar desplazamientos temporales correspondientes a cada diferencia de fase; determinar un desplazamiento temporal medio de todos los desplazamientos temporales y corregir la marca de tiempo de recepción esclava en función del desplazamiento temporal medio.
De forma opcional, en la solución precedente, la marca de tiempo de envío maestra es la hora de reloj del reloj maestro que es objeto de lectura por un dispositivo PMD maestro en el reloj maestro en el momento del envío de la posición específica preestablecida de un primer símbolo específico; la marca de tiempo de recepción esclava es la hora de reloj del reloj esclavo que es objeto de lectura por un dispositivo PMD en el reloj esclavo en el momento de la recepción de la posición específica del primer símbolo específico; la marca de tiempo de envío esclava es la hora de reloj del reloj esclavo que es objeto de lectura por el dispositivo PMD en el reloj esclavo en el momento de envío de una posición específica de un segundo símbolo específico y la marca de tiempo receptora maestra es la hora de reloj del reloj maestro que es objeto de lectura por el dispositivo PMD en el reloj maestro en el momento de recibir la posición específica del segundo símbolo específico.
Además, la marca de tiempo de envío maestra y la marca de tiempo de recepción maestra pueden ser marcas de tiempo correspondientes al tiempo de reloj del reloj maestro que se corrige por el reloj maestro en función de la información de retraso pre-obtenida del dispositivo PMD maestro. El módulo de ajuste de la hora 72 puede incluir una unidad de determinación de retraso de ruta 723, una unidad correctora de retrasos del dispositivo esclavo 724 y una segunda unidad de ajuste de la hora 725. La unidad de determinación de retraso de rutas 723 está adaptada para determinar la relación de mapeado de correspondencia entre el reloj maestro y el reloj esclavo y entre el retraso de ruta de enlace ascendente y el retraso de ruta de enlace descendente. La unidad correctora del retraso del dispositivo esclavo 724 está adaptada para corregir la marca de tiempo de envío esclava y la marca de tiempo de recepción de esclava en función de la información del retraso del dispositivo esclavo pre-obtenido del dispositivo PMD esclavo en el reloj esclavo. La segunda unidad de ajuste de la hora 725 está adaptada para ajustar la hora de reloj del reloj esclavo en función de las marcas de tiempo corregidas y de la relación de mapeado entre el retraso de ruta de enlace ascendente y el retraso de ruta de enlace descendente.
En formas de realización de la presente invención, en sistemas de comunicación que transmiten señales en unidades de símbolos, la posición específica predeterminada de un símbolo específico se utiliza como el borde de iniciación operativa para obtener la información de la marca de tiempo y la sincronización de tiempo se realiza entre el reloj maestro y el reloj esclavo en función de la información de marca de tiempo obtenida. De este modo, la sincronización de horas se realiza entre el reloj maestro y el reloj esclavo en sistemas de comunicación que transmiten señales continuamente en unidades de símbolos. En esta forma de realización, la forma de realización específica del aparato para sincronización de horas no está limitada. Puede ser un dispositivo de reloj esclavo, por ejemplo, el equipo CPE. El mecanismo para poner en práctica la sincronización de horas entre el reloj maestro y el reloj esclavo está ya ilustrada en la Figura 1a a la Figura 6.
La Figura 8 representa una estructura de otro aparato para sincronización de horas en una forma de realización de la presente invención. Según se ilustra en la Figura 8, el aparato para sincronización de horas incluye un módulo de obtención de marcas de tiempo 81 y un módulo de envío de marcas de tiempo 82.
El módulo de obtención de marcas de tiempo 81 está adaptado para obtener la marca de tiempo de envío maestra y la marca de tiempo de recepción maestra. La marca de tiempo de envío maestra es la hora de reloj del reloj maestro que es objeto de lectura por el reloj maestro en el momento del envío de una posición específica preestablecida de un primer símbolo específico. La marca de tiempo de recepción maestra es la hora de reloj del reloj maestro que es objeto de lectura por el reloj maestro en el momento de recibir una posición específica preestablecida de un segundo símbolo específico.
El módulo de envío de marcas de tiempo 82 está adaptado para enviar la marca de tiempo de envío maestra y la marca de tiempo de recepción maestra al reloj esclavo, de modo que el reloj esclavo ajuste la hora de reloj del reloj esclavo para sincronizar con la hora de reloj del reloj maestro.
Sobre la base de la solución técnica precedente, el módulo de envío de marcas de tiempo 82 puede incluir, además, una unidad correctora de marcas de tiempo de recepción maestra 821 y una unidad de envío de marcas de tiempo 822. La unidad correctora de marcas de tiempo de recepción maestra 821 está adaptada para corregir la marca de tiempo de recepción maestra en función de la información de fase de las sub-portadoras que forman el segundo símbolo específico. En consecuencia, la unidad de envío de marcas de tiempo 822 está adaptada para enviar la marca de tiempo de envío maestra y la marca de tiempo de recepción maestra corregidas.
De forma opcional, la unidad correctora de marcas de tiempo de recepción maestra 821 está adaptada, además, para: obtener una diferencia de fase de cualquiera de las sub-portadoras relativas a la posición específica del segundo símbolo específico en el reloj maestro y en el reloj esclavo; determinar un desplazamiento temporal correspondiente a la diferencia de fase y corregir la marca de tiempo de recepción maestra en función del desplazamiento temporal. Ahora bien, la unidad correctora de marcas de tiempo de recepción maestra 821 está adaptada, además, para: obtener diferencias de fase de al menos sub-portadoras, en donde las diferencias de fase son diferencias de fase de cada subportadora relativa a la posición específica del segundo símbolo específico en el reloj maestro y en el reloj esclavo; determinar los desplazamientos temporales correspondientes a cada diferencia de fase; determinar un desplazamiento temporal medio de todos los desplazamientos temporales y corregir la marca de tiempo de recepción maestra en función del desplazamiento temporal medio.
De forma opcional, la marca de tiempo de envío maestra es la hora de reloj del reloj maestro que es objeto de lectura por el dispositivo PMD maestro sobre el reloj maestro en el momento de envío de la posición específica del primer símbolo específico. La marca de tiempo de recepción maestra es la hora de reloj del reloj maestro que es objeto de lectura por el dispositivo PMD en el reloj maestro en el momento de recibir la posición específica del segundo símbolo específico.
Además, el módulo de envío de marcas de tiempo 82 puede incluir una unidad correctora de retrasos de dispositivos maestros 823. La unidad de correctora de retrasos de dispositivos maestros 823 se puede adaptar para corregir las marcas de tiempo de envío maestra y la marca de tiempo de recepción maestra en función de la información de retraso del dispositivo maestro pre-obtenida del dispositivo PMD maestro. En consecuencia, la unidad de envío de marca de tiempo 822 está adaptada, además, para enviar la marca de tiempo de envío maestra y la marca de tiempo de recepción maestra corregidas por la unidad correctora de retrasos de dispositivos maestros 823.
En esta forma de realización, en sistemas de comunicación que transmitan señales en unidades de símbolos, la posición específica predeterminada de un símbolo específico se utiliza como el borde de iniciación operativa para obtener la información de marcas de tiempo; cuando la posición específica del símbolo específico se alcanza, se inicia operativamente la acción de lectura de la marca de tiempo y la marca de tiempo leída se envía al reloj esclavo, de modo que el reloj esclavo sincroniza con la hora de reloj maestro. De este modo, en el sistema que transmita señales en unidades de símbolos, la sincronización del tiempo se realiza entre el reloj maestro y el reloj esclavo. En esta forma de realización, la forma de representación específica del aparato para sincronización de horas no está limitada. Puede ser un dispositivo de reloj maestro, por ejemplo, la CO. El mecanismo para poner en práctica la sincronización de horas entre el reloj maestro y el reloj esclavo está ya ilustrada en las Figuras 1a a la Figura 6.
La Figura 9 muestra una estructura de un sistema para sincronización de horas en una forma de realización de la presente invención. Según se ilustra en la Figura 9, el sistema para la sincronización de horas incluye un dispositivo de reloj maestro 91 y un dispositivo de reloj esclavo 92.
El dispositivo de reloj maestro 91 está adaptado para: obtener la marca de tiempo de envío maestra y la marca de tiempo de recepción maestra y enviar la marca de tiempo de envío maestra y la marca de tiempo de recepción maestra al dispositivo de reloj esclavo 92.
El dispositivo de reloj esclavo 92 está adaptado para: obtener la marca de tiempo de envío maestra, la marca de tiempo de recepción esclava, la marca de tiempo de envío esclava y la marca de tiempo de recepción maestra y para ajustar la hora de reloj del reloj esclavo, en función de las marcas de tiempo obtenidas para sincronizar con la hora de reloj del reloj maestro.
En la solución técnica precedente, la marca de tiempo de envío maestra es la hora de reloj del reloj maestro que es objeto de lectura por el dispositivo de reloj maestro en el momento de enviar una posición especifica preestablecida de un primer símbolo específico; la marca de tiempo de recepción esclava es la hora de reloj del reloj esclavo, que es objeto de lectura por el dispositivo de reloj esclavo en el momento de recibir la posición específica del primer símbolo específico ; la marca de tiempo de envío esclava es la hora de reloj del reloj esclavo que se lee por el dispositivo de reloj esclavo en el momento del envío de una posición específica de un segundo símbolo específico y la marca de tiempo de recepción maestra es la hora de reloj del reloj maestro que es objeto de lectura por el dispositivo de reloj maestro en el momento de la recepción de la posición específica del segundo símbolo específico.
En el sistema para sincronización de horas en esta forma de realización, la posición específica predeterminada de un símbolo específico se utiliza como el borde de iniciación operativa para la obtención de la información de marcas de tiempo; cuando la posición específica del símbolo específico se alcanza, la acción de lectura de la marca de tiempo se dispara y la marca de tiempo leída se envía al reloj esclavo, de modo que el reloj esclavo sincronice con el tiempo del reloj maestro. De este modo, en sistemas que transmiten señales continuamente en unidades de símbolos, la sincronización de horas se pone en práctica entre el reloj maestro y el reloj esclavo. La Figura 8 representa una estructura detallada del dispositivo de reloj maestro en una forma de realización de la presente invención. La Figura 7 representa una estructura detallada del dispositivo de reloj esclavo en una forma de realización de la presente invención. El mecanismo para poner en práctica la sincronización entre el reloj maestro y el reloj esclavo a través de interacciones entre el dispositivo de reloj maestro y el dispositivo de reloj esclavo está ya ilustrado en las Figuras 1a a 6.
Debe entenderse por los expertos en esta técnica que los dibujos adjuntos son simplemente vistas esquemáticas de formas de realización preferidas y los módulos o procesos en los dibujos adjuntos no son obligatorios en la puesta en práctica de la presente invención.
5 Además, los módulos en el aparato en la forma de realización de la presente invención se pueden distribuir en la forma aquí descrita o distribuirse en otra manera, por ejemplo, en uno o más aparatos de diferentes formas de realización. Los módulos en las formas de realización anteriores se pueden combinar en uno o dividirse en varios submódulos.
El número de serie de las formas de realización anteriormente dado es para claridad de descripción solamente y no 10 representa el orden de preferencia.
Los expertos en esta técnica pueden entender que la totalidad o parte de las etapas del método, según las formas de realización de la presente invención, se pueden realizar mediante un hardware pertinente con instrucciones de programas. El programa se puede memorizar en un medio de almacenamiento legible por ordenador. Cuando se ejecuta
15 el programa, se realizan las etapas del método en función de las formas de realización de la presente invención. El medio de memorización puede ser una memoria de sólo lectura (ROM), una memoria de acceso aleatorio (RAM), un disco magnético o un disco compacto de memoria de solamente lectura (CD-ROM).
Conviene señalar que las formas de realización anteriores se proporcionan simplemente para elaborar la solución técnica
20 de la presente invención, pero no para limitar la presente invención. Aunque la presente invención ha sido descrita en detalle con referencia a las formas de realización anteriores, resulta evidente que los expertos en esta técnica pueden realizar modificaciones a las soluciones técnicas descritas en las formas de realización anteriores o pueden tener sustituciones equivalentes para algunas de las características técnicas sin hacer que la naturaleza de las soluciones técnicas correspondientes se separen del objeto de las formas de realización de la invención.

Claims (12)

  1. REIVINDICACIONES
    1. Un método para sincronización de horas en un sistema de multiplexación por División de Frecuencias Ortogonales, OFDM, que comprende:
    5 la obtención (11) de una marca de tiempo de envío maestra, una marca de tiempo de recepción esclava, una marca de tiempo de envío esclava y una marca de tiempo de recepción maestra, en donde la marca de tiempo de envío maestra es el instante de tiempo obtenido desde un reloj maestro cuando una posición específica de un primer símbolo específico se envía en el lado del reloj maestro (31), la marca de tiempo de recepción esclava es el instante desde un reloj esclavo
    10 cuando se recibe la posición específica del primer símbolo específico en el lado del reloj esclavo (32), la marca de tiempo de envío esclava es el instante desde el reloj esclavo cuando se envía una posición específica de un segundo símbolo específico en el lado del reloj esclavo y la marca de tiempo de recepción maestra es el instante del reloj maestro cuando se recibe la posición específica del segundo símbolo específico en el lado del reloj maestro; en donde la posición específica del primer símbolo específico es la posición después del prefijo cíclico del primer símbolo y en donde la
    15 posición específica del segundo símbolo específico es la posición después del prefijo cíclico del segundo símbolo específico y
    ajustar la hora de reloj esclavo en función del desplazamiento calculado a partir de las marcas de tiempo para sincronizar con la hora de reloj del reloj maestro. 20
  2. 2. El método según la reivindicación 1, en donde la marca de tiempo de recepción maestra se corrige por la información de fase de sub-portadoras en el sistema OFDM que forman el segundo símbolo específico (38);
    la etapa de ajustar la hora de reloj del reloj esclavo en función del desplazamiento calculado a partir de las marcas de 25 tiempo para sincronizar con la hora de reloj del reloj maestro comprende:
    corregir la marca de tiempo de recepción esclava en función de la información de fase de sub-portadoras en el sistema OFDM que forma el primer símbolo específico y
    30 ajustar (310) la hora de reloj del reloj esclavo en función de la marca de tiempo de envío maestra, la marca de tiempo de envío esclava, la marca de tiempo de recepción esclava corregida y la marca de tiempo de recepción maestra corregida para sincronizar con la hora de reloj del reloj maestro.
  3. 3. El método según la reivindicación 2, en donde la etapa de corregir la marca de tiempo de recepción esclava en
    35 función de la información de fase de las sub-portadoras en el sistema OFDM que forman el primer símbolo específico comprende:
    obtener (33) una diferencia de fase de cualquiera de las sub-portadoras en el sistema OFDM que forman el primer símbolo específico relativo a la posición específica del primer símbolo específico en el reloj maestro y en el reloj esclavo; 40 determinar un desplazamiento temporal correspondiente a la diferencia de fase y
    corregir la marca de tiempo de recepción esclava en función del desplazamiento temporal.
    45 4. El método según la reivindicación 2, en donde la etapa de corregir la marca de tiempo de recepción esclava en función de la información de fase de las sub-portadoras en el sistema OFDM que forman el primer símbolo específico comprende:
    obtener (43) diferencias de fase de al menos dos de las sub-portadoras en el sistema OFDM que forman el primer 50 símbolo específico, en donde las diferencias de fase son diferencias de fase de cada sub-portadora relativa a la posición específica del primer símbolo específico en el reloj maestro y en el reloj esclavo;
    determinar los desplazamientos temporales correspondientes a cada diferencia de fase,
    55 determinar un desplazamiento temporal medio de todos los desplazamientos temporales y
    corregir la marca de tiempo de recepción esclava en función del desplazamiento temporal medio.
  4. 5. El método según la reivindicación 1, en donde:
    60 la marca de tiempo de envío maestra es la hora de reloj del reloj maestro que es objeto de lectura por un dispositivo dependiente de medios físicos, PMD, maestro en el reloj maestro en el momento de envío de la posición específica del primer símbolo específico y corregida por el dispositivo PMD maestro en función de la información de retraso del dispositivo maestro pre-obtenida del dispositivo PMD maestro;
    la marca de tiempo de recepción esclava es la hora de reloj del reloj esclavo que es objeto de lectura por un dispositivo PMD esclavo en el reloj esclavo en el momento de recibir la posición específica del primer símbolo específico;
    la marca de tiempo de envío esclava es la hora de reloj del reloj esclavo que es objeto de lectura por el dispositivo PMD esclavo en el momento del envío de la posición específica del segundo símbolo específico y
    la marca de tiempo de recepción maestra es la hora de reloj del reloj maestro que es objeto de lectura por el dispositivo PMD maestro en el momento de recepción de la posición específica del segundo símbolo específico y corregida por el dispositivo PMD maestro en función de la información de retraso del dispositivo maestro;
    la etapa de ajustar la hora de reloj del reloj esclavo en función de las marcas de tiempo obtenidas para sincronizar con la hora de reloj del reloj maestro comprende:
    determinar una relación de mapeado de correspondencia entre el reloj maestro y el reloj esclavo y entre un retraso de ruta de enlace ascendente y un retraso de ruta de enlace descendente;
    corregir la marca de tiempo de envío esclava y la marca de tiempo de recepción esclava en función de la información de retraso del dispositivo esclavo pre-obtenido del dispositivo PMD esclavo y
    ajustar la hora de reloj esclavo en función de las marcas de tiempo corregidas y de la relación de mapeado de correspondencia entre el retraso de ruta de enlace ascendente y el retraso de ruta de enlace descendente para sincronizar con la hora de reloj del reloj maestro.
  5. 6. Un aparato para sincronización de horas en un sistema de multiplexación por división en frecuencias ortogonales, OFDM, que comprende:
    un módulo de obtención de marcas de tiempo (81), adaptado para obtener una marca de tiempo de envío maestra, una marca de tiempo de recepción esclava, una marca de tiempo de envío esclava y una marca de tiempo de recepción maestra, en donde la marca de tiempo de envío maestra es el instante obtenido desde un reloj maestro cuando una posición específica de un primer símbolo específico se envía en el lado del reloj maestro, la marca de tiempo de recepción esclava es el instante desde un reloj esclavo cuando la posición específica del primer símbolo específico es recibida en el lado del reloj esclavo, la marca de tiempo de envío esclava es el instante a partir del reloj esclavo cuando una posición específica de un segundo símbolo específico se envía en el lado del reloj esclavo y la marca de tiempo de recepción maestra es el instante desde el reloj maestro cuando la posición específica del segundo símbolo específico se recibe en el lado del reloj maestro; en donde la posición específica del primer símbolo específico es la posición después del prefijo cíclico del primer símbolo y en donde la posición específica del segundo símbolo específico es la posición después del prefijo cíclico del segundo símbolo específico y
    un módulo de ajuste de la hora (72), adaptado para ajustar la hora de reloj del reloj esclavo en función del desplazamiento calculado a partir de las marcas de tiempo para sincronizar con la hora de reloj del reloj maestro.
  6. 7. El aparato según la reivindicación 6, en donde la marca de tiempo de recepción maestra se corrige por la información de fase de sub-portadoras en el sistema OFDM que forman el segundo símbolo específico y el módulo de ajuste de la hora comprende:
    una unidad correctora de marcas de tiempo de recepción esclava (721), adaptada para corregir la marca de tiempo de recepción esclava en función de la información de fase de sub-portadoras en el sistema OFDM que forman el primer símbolo específico y
    una primera unidad de ajuste de la hora (722), adaptada para ajustar la hora de reloj del reloj esclavo en función de la marca de tiempo de envío maestra, de la marca de tiempo de envío esclava, de la marca de tiempo de recepción esclava corregida y de la marca de tiempo de recepción maestra corregida para sincronizar con la hora de reloj del reloj maestro.
  7. 8.
    El aparato según la reivindicación 7, en donde:
    la unidad correctora de marcas de tiempo de recepción esclava está adaptada, además, para: obtener una diferencia de fase de cualquiera de las sub-portadoras en el sistema OFDM que forman el primer símbolo específico relativo a la posición específica del primer símbolo específico en el reloj maestro y en el reloj esclavo; determinar un desplazamiento temporal correspondiente a la diferencia de fase y corregir la marca de tiempo de recepción esclava en función del desplazamiento del tiempo.
  8. 9.
    El aparato según la reivindicación 7, en donde:
    la unidad correctora de marcas de tiempo de recepción esclava está adaptada, además, para: obtener diferencias de fase de al menos dos de las sub-portadoras en el sistema OFDM que forman el primer símbolo específico, en donde las diferencias de fase son diferencias de fase de cada sub-portadora relativa a la posición específica del primer símbolo
    específico en el reloj maestro y en el reloj esclavo; determinar los desplazamientos temporales correspondientes a cada diferencia de fase; determinar un desplazamiento temporal medio de todos los desplazamientos temporales y corregir la marca de tiempo de recepción esclava en función del desplazamiento temporal medio.
  9. 10. El aparato según la reivindicación 6, en donde:
    la marca de tiempo de envío maestra es la hora de reloj del reloj maestro que es objeto de lectura por un dispositivo dependiente de medios físicos maestro, PMD, del reloj maestro en el momento de envío de la posición específica del primer símbolo específico y corregida por el dispositivo PMD maestro en función de la información de retraso del dispositivo maestro pre-obtenida del dispositivo PMD maestro;
    la marca de tiempo de recepción esclava es la hora de reloj del reloj esclavo que es objeto de lectura por un dispositivo PMD esclavo del reloj esclavo en el momento de recibir la posición específica del primer símbolo específico;
    la marca de tiempo de envío esclava es la hora de reloj del reloj esclavo que es objeto de lectura por el dispositivo PMD esclavo en el momento del envío de la posición específica del segundo símbolo específico y
    la marca de tiempo de recepción maestra es la hora de reloj del reloj maestro que es objeto de lectura por el dispositivo PMD maestro en el momento de la recepción de la posición específica del segundo símbolo específico y corregida por el dispositivo PMD maestro en función de la información de retraso del dispositivo maestro;
    el módulo de ajuste de la hora (72) comprende:
    una unidad de determinación de retraso de ruta (723), adaptada para determinar una relación de mapeado de correspondencia entre el reloj maestro y el reloj esclavo y entre un retraso de ruta de enlace ascendente y un retraso de ruta de enlace descendente;
    una unidad correctora de retraso de dispositivo esclavo (724), adaptada para corregir la marca de tiempo de envío esclava y la marca de tiempo de recepción esclava en función de la información del retraso del dispositivo esclavo preobtenida del dispositivo PMD esclavo y
    una segunda unidad de ajuste de la hora (725), adaptada para ajustar la hora de reloj del reloj esclavo en función de las marcas de tiempo corregidas y la relación de mapeado de correspondencia entre el retraso de ruta de enlace ascendente y el retraso de ruta de enlace descendente para sincronizar con la hora de reloj del reloj maestro.
  10. 11. Un sistema para sincronización de horas en un sistema de Multiplexación por División en Frecuencias Ortogonales, OFDM, que comprende:
    un dispositivo de reloj maestro (91), adaptado para obtener y enviar una marca de tiempo de envío maestra y una marca de tiempo de recepción maestra y
    un dispositivo de reloj esclavo (92), adaptado para: obtener la marca de tiempo de envío maestra, una marca de tiempo de recepción maestra, una marca de tiempo de envío maestra y la marca de tiempo de recepción maestra y ajustar la hora de reloj de un reloj esclavo en función del desplazamiento calculado a partir de las marcas de tiempo para sincronizar con la hora de reloj de un reloj maestro, en donde:
    la marca de tiempo de envío maestra es el instante desde un reloj maestro en que una posición específica de un primer símbolo específico se envía en el lado del reloj maestro; la marca de tiempo de recepción esclava es el instante obtenido de un reloj esclavo cuando la posición específica del primer símbolo específico se recibe en el lado del reloj esclavo; la marca de tiempo de envío esclava es el instante desde el reloj esclavo en que una posición específica de un segundo símbolo específico se envía en el lado del reloj esclavo y la marca de tiempo de recepción maestra es el instante desde el reloj maestro en que la posición específica del segundo símbolo específico se recibe en el lado del reloj maestro; en donde la posición específica del primer símbolo específico es la posición después del prefijo cíclico del primer símbolo y en donde la posición específica del segundo símbolo específico es la posición después del prefijo cíclico del segundo símbolo específico.
  11. 12. El sistema según la reivindicación 11, en donde:
    el dispositivo de reloj maestro está adaptado, además, para: corregir la marca de tiempo de recepción maestra en función de la información de fase de sub-portadoras en el sistema OFDM que forman el segundo símbolo específico y enviar la marca de tiempo de envío maestra y la marca de tiempo de recepción maestra corregida y
    el dispositivo de reloj esclavo está adaptado, además, para: corregir la marca de tiempo de recepción esclava en función de la información de fase de sub-portadoras en el sistema OFDM que forman el primer símbolo específico y ajustar la hora de reloj del reloj esclavo en función de la marca de tiempo de envío maestra, la marca de tiempo de envío esclava, la marca de tiempo de recepción esclava corregida y la marca de tiempo de recepción maestra corregida para sincronizar con la hora de reloj del reloj maestro.
  12. 13. El sistema según la reivindicación 11, en donde:
    5 la marca de tiempo de envío maestra es la hora de reloj del reloj maestro que es objeto de lectura por un dispositivo dependiente de medios físicos maestro, PMD, del reloj maestro en el momento del envío de la posición específica del primer símbolo específico y corregido por el dispositivo PMD maestro en función de la información del retraso del dispositivo maestro pre-obtenida del dispositivo PMD maestro;
    10 la marca de tiempo de recepción esclava es la hora de reloj del reloj esclavo que es objeto de lectura por un dispositivo PMD esclavo del reloj esclavo en el momento de recibir la posición específica del primer símbolo específico y corregida por el dispositivo PMD esclavo en función de la información de retraso del dispositivo esclavo pre-obtenida del dispositivo PMD esclavo;
    15 la marca de tiempo de envío esclava es la hora de reloj del reloj esclavo que es objeto de lectura por el dispositivo PMD esclavo en el momento de enviar la posición específica del segundo símbolo específico y corregida por el dispositivo PMD esclavo según la información de retraso del dispositivo esclavo;
    20 la marca de tiempo de recepción maestra es la hora de reloj del reloj maestro que es objeto de lectura por el dispositivo PMD maestro en el momento de recibir la posición específica del segundo símbolo específico y corregida por el dispositivo PMD maestro en función de la información de retraso del dispositivo maestro y
    el dispositivo de reloj maestro está adaptado, además, para: determinar una relación de mapeado de correspondencia
    25 entre el reloj maestro y el reloj esclavo y entre un retraso de ruta de enlace ascendente y un retraso de ruta de enlace descendente y para ajustar la hora de reloj del reloj esclavo en función de las marcas de tiempo corregidas y la relación de mapeado para sincronizar con la hora de reloj del reloj maestro.
    Reloj maestro Reloj esclavo
    Obtener una marca de tiempo de envío maestra, una marca de tiempode recepción esclava, una marca de tiempo de envío esclava y una marca de tiempo de recepción maestra, en donde la marca de tiempode envío maestra es la hora de reloj del reloj maestro que se recibe por el reloj esclavo y la lectura por el reloj maestro, en el momento denvío de una posición específica preestablecida de un primer símbolo específico, siendo la marca de tiempo de recepción esclava la hora dereloj del reloj esclavo que se lee por el reloj esclavo en el momento de recepción de la posición específica del primer símbolo específico,siendo la marca de tiempo de envío esclava la hora de reloj del relojesclavo que se lee por el reloj esclavo en el momento de envío de una posición específica de un segundo símbolo específico y siendo lamarca de tiempo de recepción maestra la hora de reloj del reloj maestro que se lee por el reloj maestro en el momento de recibir la posición específica del segundo símbolo específico
    Ajustar la hora de reloj del reloj esclavo en función de las marcas de tiempo obtenidas para sincronizar con la hora de reloj del reloj maestro
    Obtener una marca de tiempo de envío maestra y una marca de tiempode recepción maestra, en donde la marca de tiempo de envío maestra es la hora de reloj del reloj maestro que se lee por el reloj maestro enel momento de envío de una posición específica preestablecida de un primer símbolo específico y la marca de tiempo de recepción maestraes la hora de reloj del reloj maestro que se lee por el reloj maestro en el momento de recibir una posición específica preestablecida de un segundo símbolo específico
    Enviar la marca de tiempo de envío maestra y la marca de tiempo de recepción maestra al reloj esclavo, de modo que el reloj esclavo ajustela hora de reloj del reloj esclavo para su sincronización con la hora de reloj del reloj maestro
    El reloj maestro lee la hora de reloj local (es decir, la Tm1) del reloj maestro en el momento de envío de una posición específica de un primer símbolo específico y envía la Tm1 al reloj esclavo
    El reloj esclavo lee la hora de reloj local (es decir, la Ts1’) del reloj esclavo en el momento de recibir la posición específica del primer símbolo específico
    El reloj esclavo obtiene una diferencia de fase de cualquiera de las subportadoras que forman el primer símbolo específico relativo a la posición específica del símbolo específico en el reloj maestro y en el reloj esclavo
    El reloj esclavo determina el desplazamiento temporal t correspondiente a la diferencia de fase ∀
    El reloj esclavo corrige la Ts1’ en función de !t y obtiene la Ts1
    El reloj esclavo lee la hora de reloj local (es decir, la Ts2) del reloj esclavo en elmomento del envío de una posición específica de un segundo símbolo específico y envía el segundo símbolo específico al reloj maestro
    El reloj maestro lee la hora de reloj local (es decir, la Tm2’) del reloj maestro en el momento de recibir la posición específica del segundo símbolo específico
    El reloj maestro determina un desplazamiento temporal correspondiente a la diferencia de fase de cualquiera de las sub-portadoras que forman el segundo símbolo específico relativo a la posición específica del símbolo específico en el reloj maestro y en el reloj esclavo, corrige la Tm2’ en función del desplazamiento temporal y obtiene la Tm2
    El reloj maestro envía la Tm2 al reloj esclavo
    El reloj esclavo ajusta la hora de reloj del reloj esclavo en función de los valoresde Tm1, Ts2, Ts1 y Tm2 para la sincronización con la hora de reloj del reloj maestro El reloj maestro lee la hora de reloj local (es decir, la Tm1) del reloj maestro en el momento de envío de una posición específica de un primer símbolo específico y envía la Tm1 al reloj esclavo
    El reloj esclavo lee la hora de reloj local (es decir, la Ts1’) del reloj esclavo en el momento de recibir la posición específica del primer símbolo específico
    El reloj esclavo obtiene diferencias de fase de al menos dos sub-portadoras queforman el primer símbolo específico relativo a la posición específica del símbolo específico en el reloj maestro y en el reloj esclavo
    El reloj esclavo determina el desplazamiento temporal medio de cada diferenciade fase, corrige la Ts1’ en función del desplazamiento temporal medio y obtiene la Ts1
    El reloj esclavo lee la hora de reloj local (es decir, la Ts2) del reloj esclavo en el momento del envío de una posición específica de un segundo símbolo específico y envía el segundo símbolo específico al reloj maestro
    El reloj maestro lee la hora de reloj local (es decir, la Tm2’) del reloj maestro en el momento de recibir la posición específica del segundo símbolo específico
    El reloj maestro determina un desplazamiento temporal mediocorrespondiente a la diferencia de fase de al menos dos sub-portadoras que forman el segundo símbolo específico relativo a la posición específica del símbolo específico en el reloj maestro y en el reloj esclavo, corrige la Tm2’ en función del desplazamiento temporal medio y obtiene la Tm2
    El reloj maestro envía la Tm2 al reloj esclavo
    El reloj esclavo ajusta la hora de reloj del reloj esclavo en función de los valores de Tm1, Ts2, Ts1 y Tm2 para la sincronización con la hora de reloj del reloj maestro
    FaseFase
    Númerosecuencia sub-Númeroportadora secuencia subportadora
    Sub-portadora i Sub-portadora m Sub-portadora i Sub-portadora m
    Pendiente
    Número
    Número
    secuencia sub
    secuencia sub
    portadora
    portadora
    Sub-portadora i Sub-portadora m Sub-portadora i Sub-portadora m
    CO (en el reloj maestro)
    Extremo transmisorCable de parestrenzados Circuito híbrido
    Extremo receptor
    CPE (en el reloj esclavo)
    Extremo transmisor
    Circuito híbrido Extremo receptor Circuito
    Circuito envíoCircuito envíoCircuito
    recepción señal
    señal digital señal analógica recepción señal
    analógica CPE
    CO (D/A) CO digital CPE (A/D)
    Cable pares Circuito trenzados Circuito híbrido híbrido
    Circuito Circuito envío
    Circuito Circuito envío
    recepción señal señal digital
    recepción señal señal analógica
    analógica CO CPE (D/A)
    digital CO (A/D) CPE
    Unidad correctora marca detiempo recepción esclavaMódulo de ajuste de hora
    Primera unidad ajuste hora
    Módulo obtención marca de tiempo
    Unidad correctora retrasoUnidad determinacióndispositivo esclavoretraso ruta
    Segunda unidad ajuste hora
    Módulo obtención marca de tiempo
    Dispositivo reloj maestro
    Unidad correctora marca de tiempo recepción maestra
    Unidad envío marca de tiempo
    Unidad correctora retraso dispositivo maestro
    Módulo envío marca de tiempo
    Dispositivo reloj esclavo
ES10183785T 2009-09-30 2010-09-30 Método, aparato y sistema para sincronización de horas en un sistema OFDM Active ES2392690T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN200910204972.1A CN102035639B (zh) 2009-09-30 2009-09-30 时间同步方法、装置和系统
CN200910204972 2009-09-30

Publications (1)

Publication Number Publication Date
ES2392690T3 true ES2392690T3 (es) 2012-12-12

Family

ID=43629601

Family Applications (2)

Application Number Title Priority Date Filing Date
ES10183785T Active ES2392690T3 (es) 2009-09-30 2010-09-30 Método, aparato y sistema para sincronización de horas en un sistema OFDM
ES12170906.7T Active ES2477327T3 (es) 2009-09-30 2010-09-30 Método, aparato y sistema para sincronización de horas

Family Applications After (1)

Application Number Title Priority Date Filing Date
ES12170906.7T Active ES2477327T3 (es) 2009-09-30 2010-09-30 Método, aparato y sistema para sincronización de horas

Country Status (7)

Country Link
US (2) US8432851B2 (es)
EP (3) EP2312776B1 (es)
CN (1) CN102035639B (es)
DK (1) DK2498428T3 (es)
ES (2) ES2392690T3 (es)
PL (2) PL2498429T3 (es)
PT (1) PT2312776E (es)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8234395B2 (en) 2003-07-28 2012-07-31 Sonos, Inc. System and method for synchronizing operations among a plurality of independently clocked digital data processing devices
US11106425B2 (en) 2003-07-28 2021-08-31 Sonos, Inc. Synchronizing operations among a plurality of independently clocked digital data processing devices
US10613817B2 (en) 2003-07-28 2020-04-07 Sonos, Inc. Method and apparatus for displaying a list of tracks scheduled for playback by a synchrony group
US11294618B2 (en) 2003-07-28 2022-04-05 Sonos, Inc. Media player system
US8086752B2 (en) 2006-11-22 2011-12-27 Sonos, Inc. Systems and methods for synchronizing operations among a plurality of independently clocked digital data processing devices that independently source digital data
US8290603B1 (en) 2004-06-05 2012-10-16 Sonos, Inc. User interfaces for controlling and manipulating groupings in a multi-zone media system
US11106424B2 (en) 2003-07-28 2021-08-31 Sonos, Inc. Synchronizing operations among a plurality of independently clocked digital data processing devices
US11650784B2 (en) 2003-07-28 2023-05-16 Sonos, Inc. Adjusting volume levels
US9374607B2 (en) 2012-06-26 2016-06-21 Sonos, Inc. Media playback system with guest access
US9977561B2 (en) 2004-04-01 2018-05-22 Sonos, Inc. Systems, methods, apparatus, and articles of manufacture to provide guest access
US8326951B1 (en) 2004-06-05 2012-12-04 Sonos, Inc. Establishing a secure wireless network with minimum human intervention
US8868698B2 (en) 2004-06-05 2014-10-21 Sonos, Inc. Establishing a secure wireless network with minimum human intervention
US8788080B1 (en) 2006-09-12 2014-07-22 Sonos, Inc. Multi-channel pairing in a media system
US9202509B2 (en) 2006-09-12 2015-12-01 Sonos, Inc. Controlling and grouping in a multi-zone media system
US8483853B1 (en) 2006-09-12 2013-07-09 Sonos, Inc. Controlling and manipulating groupings in a multi-zone media system
US7680154B2 (en) * 2007-12-31 2010-03-16 Intel Corporation Methods and apparatus for synchronizing networked audio devices
US9001904B2 (en) * 2010-03-03 2015-04-07 Lantiq Deutschland Gmbh Multi-carrier clock transport and synchronization
CN102244925B (zh) 2010-05-14 2014-05-07 华为技术有限公司 时钟同步方法、用户端设备和时钟同步系统
US11429343B2 (en) 2011-01-25 2022-08-30 Sonos, Inc. Stereo playback configuration and control
US11265652B2 (en) 2011-01-25 2022-03-01 Sonos, Inc. Playback device pairing
US9680567B2 (en) 2011-03-03 2017-06-13 Acacia Communications, Inc. Fault localization and fiber security in optical transponders
US9335785B2 (en) * 2011-07-20 2016-05-10 Aviat U.S., Inc. Systems and methods of clock synchronization between devices on a network
FR2979506B1 (fr) * 2011-08-30 2013-08-30 Bull Sas Procede de synchronisation d'une grappe de serveurs et grappe de serveurs mettant en oeuvre ce procede
WO2012092892A2 (zh) * 2012-02-01 2012-07-12 华为技术有限公司 时间同步方法和设备及系统
JP5696716B2 (ja) * 2012-02-28 2015-04-08 横河電機株式会社 無線通信システム、無線通信方法、及び無線アクセスポイント装置
AT13701U1 (de) * 2012-03-21 2014-06-15 Bachmann Gmbh Verfahren zur Synchronisation von Zeitbasis und Ereignissen in einem verzweigten Verbundnetz, z.B. in Windpark-Netzen
US9729115B2 (en) 2012-04-27 2017-08-08 Sonos, Inc. Intelligently increasing the sound level of player
US9130687B2 (en) 2012-05-23 2015-09-08 Anue Systems, Inc. System and method for direct passive monitoring of packet delay variation and time error in network packet communications
CN104348607B (zh) * 2013-07-29 2017-11-07 深圳光启智能光子技术有限公司 用于可见光通信系统中时钟自动调整的方法和装置
US9008330B2 (en) 2012-09-28 2015-04-14 Sonos, Inc. Crossover frequency adjustments for audio speakers
US9516440B2 (en) 2012-10-01 2016-12-06 Sonos Providing a multi-channel and a multi-zone audio environment
US9471090B2 (en) 2012-11-21 2016-10-18 Starkey Laboratories, Inc. Method and apparatus for synchronizing hearing instruments via wireless communication
CN103857029B (zh) * 2012-11-30 2017-04-05 上海贝尔股份有限公司 一种确定上行链路和下行链路的延时差的方法、装置和设备
EP2929738B1 (en) * 2012-12-05 2019-11-13 Intel Corporation Methods and arrangements for time synchronization and service discovery
US9521449B2 (en) * 2012-12-24 2016-12-13 Intel Corporation Techniques for audio synchronization
CN103441833B (zh) * 2013-08-26 2016-08-10 瑞斯康达科技发展股份有限公司 一种主从设备频率同步方法及系统
US9491727B2 (en) * 2013-09-10 2016-11-08 Anue Systems, Inc. System and method for monitoring network synchronization
US20150103817A1 (en) * 2013-10-11 2015-04-16 Qualcomm Incorporated Global time synchronization server for wireless devices
CN103532792B (zh) * 2013-10-25 2017-11-17 中磊电子（苏州）有限公司 网络频宽测量方法
US9306693B2 (en) * 2013-11-15 2016-04-05 Broadcom Corporation Time synchronization architecture in a network device
CN104702533B (zh) * 2013-12-09 2018-01-26 中国联合网络通信集团有限公司 一种链路时延补偿方法及装置
CN103763056A (zh) * 2013-12-31 2014-04-30 电信科学技术第五研究所 时间同步高精度远程监控的方法
US9226073B2 (en) 2014-02-06 2015-12-29 Sonos, Inc. Audio output balancing during synchronized playback
US9226087B2 (en) 2014-02-06 2015-12-29 Sonos, Inc. Audio output balancing during synchronized playback
CN105577348B (zh) * 2014-10-08 2020-06-30 中兴通讯股份有限公司 一种基于时间同步网的频偏监测方法和装置
WO2016095099A1 (zh) * 2014-12-16 2016-06-23 华为技术有限公司 一种时间同步方法及装置
CN104506298B (zh) * 2014-12-26 2018-08-03 上海交通大学 一种工业网络检测系统时间同步方法
US9665341B2 (en) 2015-02-09 2017-05-30 Sonos, Inc. Synchronized audio mixing
JP6402428B2 (ja) * 2015-03-16 2018-10-10 カルソニックカンセイ株式会社 多重通信装置
US10248376B2 (en) 2015-06-11 2019-04-02 Sonos, Inc. Multiple groupings in a playback system
EP3657344B1 (en) 2015-07-20 2024-04-10 Lattice Semiconductor Corporation Low-speed bus time stamp methods and circuitry
US10764026B2 (en) 2015-07-20 2020-09-01 Lattice Semiconductor Corporation Acoustic gesture recognition systems and methods
CN106921456B (zh) * 2015-12-24 2018-06-19 中国科学院沈阳自动化研究所 基于ptp协议的多跳无线回程网络时间同步误差补偿方法
US10303422B1 (en) 2016-01-05 2019-05-28 Sonos, Inc. Multiple-device setup
US10158997B2 (en) * 2016-04-14 2018-12-18 Apple Inc. Wireless system with secure range determination
US10165534B2 (en) * 2016-06-30 2018-12-25 Imagination Technologies Limited Master synchronisation
US10929314B2 (en) 2016-07-29 2021-02-23 Razer (Asia-Pacific) Pte. Ltd. Interface devices, methods for controlling an interface device, and computer-readable media
US10712997B2 (en) 2016-10-17 2020-07-14 Sonos, Inc. Room association based on name
CA3040295A1 (en) 2016-10-17 2018-04-26 Zomojo Pty Ltd Precision time stamping method and system
CN108023723B (zh) * 2016-11-04 2021-07-09 华为技术有限公司 频率同步的方法以及从时钟
US10863469B2 (en) * 2017-10-11 2020-12-08 Google Llc System and method for accurate timestamping of virtual reality controller data
CN108599885B (zh) * 2018-03-08 2019-07-26 清华大学 高精度时间同步方法
CN109379500B (zh) * 2018-11-01 2021-08-10 厦门亿联网络技术股份有限公司 一种基于以太网的级联会议电话装置及方法
US11115142B1 (en) * 2018-12-21 2021-09-07 Equinix, Inc. Timing synchronization service and distribution system
US11962403B2 (en) 2019-04-01 2024-04-16 Cisco Technology, Inc. Method and apparatus for network time syncing
LU101216B1 (de) * 2019-05-15 2020-11-16 Phoenix Contact Gmbh & Co Technik zur Korrektur eiines Zeitparameters
EP3991350A4 (en) 2019-06-25 2023-08-02 Cisco Technology, Inc. METHOD AND DEVICE FOR HIGH PRECISION TIME STAMPING
US11265722B2 (en) * 2020-03-19 2022-03-01 Jinan University Peripheral-free secure pairing protocol by randomly switching power
US11616587B1 (en) * 2020-11-30 2023-03-28 Meta Platforms, Inc. Remote clock synchronization using network communication and satellite signals
EP4040870B1 (en) * 2021-02-05 2023-05-17 ADVA Optical Networking SE A timing system and a method for receiving clock information from a satellite system
CN113411157B (zh) * 2021-08-20 2021-11-09 浙江国利信安科技有限公司 用于时钟同步的方法、从时钟设备、主时钟设备和系统
CN113676280B (zh) * 2021-08-29 2023-02-03 上海橘盒数字科技有限公司 一种基于Modbus协议的多设备时钟同步方法
CN114221731B (zh) * 2021-12-09 2024-04-16 北京罗克维尔斯科技有限公司 时间同步精度确定方法、系统及电子设备
CN116388919B (zh) * 2023-04-18 2024-05-14 广东高云半导体科技股份有限公司 一种基于工业以太网实现从站同步的方法和从站

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0253096B1 (en) * 1986-05-20 1995-10-25 Mitsubishi Denki Kabushiki Kaisha Time synchronization method in a data transmission system
US4882739A (en) * 1988-01-26 1989-11-21 Computer Sports Medicine, Inc. Method for adjusting clocks of multiple data processors to a common time base
US6122246A (en) * 1996-08-22 2000-09-19 Tellabs Operations, Inc. Apparatus and method for clock synchronization in a multi-point OFDM/DMT digital communications system
US5995483A (en) * 1996-08-22 1999-11-30 Tellabs Operations, Inc. Apparatus and method for upstream clock synchronization in a multi-point OFDM/DMT digital communication system
US6072810A (en) * 1996-11-08 2000-06-06 Alcatel Method to transparently transport an incoming clock signal over a network segment, and related transmitter and receiver unit
US6243369B1 (en) * 1998-05-06 2001-06-05 Terayon Communication Systems, Inc. Apparatus and method for synchronizing an SCDMA upstream or any other type upstream to an MCNS downstream or any other type downstream with a different clock rate than the upstream
GB2342018B (en) * 1998-09-24 2003-11-05 Nokia Mobile Phones Ltd Communication network
EP1093248B1 (en) * 1999-10-13 2003-07-02 STMicroelectronics N.V. Symbol synchronisation in a DMT system with crosstalk interference
US6975610B1 (en) * 2000-06-19 2005-12-13 Koninklijke Philips Electronics N.V. System and method for communicating between a plurality of asynchronous systems
US7126937B2 (en) * 2000-12-26 2006-10-24 Bluesocket, Inc. Methods and systems for clock synchronization across wireless networks
JP4212403B2 (ja) * 2003-04-15 2009-01-21 株式会社東芝 放送信号の送信時刻測定装置及びその測定方法、この送信時刻測定装置を用いた送信装置及び中継装置、及び遅延時間測定装置
US8086752B2 (en) * 2006-11-22 2011-12-27 Sonos, Inc. Systems and methods for synchronizing operations among a plurality of independently clocked digital data processing devices that independently source digital data
US7058089B2 (en) * 2004-02-18 2006-06-06 Rosemount, Inc. System and method for maintaining a common sense of time on a network segment
KR101197280B1 (ko) * 2005-07-15 2012-11-05 삼성전자주식회사 타임 스탬프를 이용한 타임 동기 방법 및 장치
US8724615B1 (en) * 2005-10-11 2014-05-13 Atmel Corporation Method and apparatus for generation of a system master timebase of a computing device using indirect signalling of timing information
US7447931B1 (en) * 2005-12-09 2008-11-04 Rockwell Automation Technologies, Inc. Step time change compensation in an industrial automation network
US7689854B2 (en) * 2006-09-22 2010-03-30 Agilent Technologies, Inc. Method and apparatus for establishing IEEE 1588 clock synchronization across a network element comprising first and second cooperating smart interface converters wrapping the network element
US7730230B1 (en) * 2006-12-29 2010-06-01 Marvell International Ltd. Floating frame timing circuits for network devices
CN101299749B (zh) * 2007-04-30 2011-12-07 华为技术有限公司 网络间的时钟传递方法和时钟传递装置
KR20090032306A (ko) * 2007-09-27 2009-04-01 한국전자통신연구원 네트워크상의 타임 동기화 시스템 및 방법
CN101478358B (zh) * 2008-01-02 2013-01-23 中兴通讯股份有限公司 一种优化时间同步校正的方法和装置
CN101499871B (zh) * 2008-02-03 2013-02-13 大唐移动通信设备有限公司 Sdh网元时延检测方法、时钟同步方法及sdh网元
US8274998B2 (en) * 2008-10-02 2012-09-25 Cortina Systems, Inc. Systems and methods for packet based timing offset determination using timing adjustment information
CN101729180A (zh) * 2008-10-21 2010-06-09 华为技术有限公司 精准时钟同步方法及系统、精准时钟频率/时间同步装置

Also Published As

Publication number Publication date
US8432851B2 (en) 2013-04-30
EP2498428A2 (en) 2012-09-12
US9007989B2 (en) 2015-04-14
EP2498428B1 (en) 2014-04-09
EP2498428A3 (en) 2012-10-31
EP2498429B1 (en) 2014-09-03
DK2498428T3 (da) 2014-06-30
EP2498429A3 (en) 2012-10-31
EP2312776B1 (en) 2012-09-05
PL2312776T3 (pl) 2013-01-31
CN102035639B (zh) 2014-09-17
PT2312776E (pt) 2012-11-06
ES2477327T3 (es) 2014-07-16
EP2498429A2 (en) 2012-09-12
US20110075685A1 (en) 2011-03-31
CN102035639A (zh) 2011-04-27
US20130223577A1 (en) 2013-08-29
EP2312776A1 (en) 2011-04-20
PL2498429T3 (pl) 2015-01-30

Similar Documents

Publication Publication Date Title
ES2392690T3 (es) Método, aparato y sistema para sincronización de horas en un sistema OFDM
ES2437665T3 (es) Método, equipo y sistema para la sincronización de tiempo en xDSL
EP2589171B1 (en) Method for accurate distribution of time to a receiver node in an access network
US8886986B2 (en) Clock synchronization method, customer premises equipment and clock synchronization system
EP2896150B1 (en) Time to time-frequency mapping and demapping for ethernet passive optical network over coax (epoc)
ES2548540T3 (es) Método, aparato y sistema para la sincronización de relojes
EP2312775A1 (en) Physical time-stamping
WO2002095977A1 (es) Procedimiento de sincronizacion para el canal ascendente en una comunicacion punto-multipunto con modulacion ofdm
CN104270238B (zh) 时间同步方法、装置和系统
JP2024506952A (ja) Ｄｏｃｓｉｓ上で位相調整をサポートするためのシステムおよび方法
KR20110057578A (ko) 기지국에 구현되는 비대칭 통신 링크용 시간 동기화 장치 및 그 방법
JP5720053B2 (ja) ネットワークシステム、上位装置及び下位装置