ES2334593T3 - Receptores de radio de conversion multiple. - Google Patents
Receptores de radio de conversion multiple. Download PDFInfo
- Publication number
- ES2334593T3 ES2334593T3 ES99304158T ES99304158T ES2334593T3 ES 2334593 T3 ES2334593 T3 ES 2334593T3 ES 99304158 T ES99304158 T ES 99304158T ES 99304158 T ES99304158 T ES 99304158T ES 2334593 T3 ES2334593 T3 ES 2334593T3
- Authority
- ES
- Spain
- Prior art keywords
- frequency
- radio receiver
- frequencies
- stage
- multiple conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/161—Multiple-frequency-changing all the frequency changers being connected in cascade
- H03D7/163—Multiple-frequency-changing all the frequency changers being connected in cascade the local oscillations of at least two of the frequency changers being derived from a single oscillator
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
Abstract
SE PROPORCIONA UN RECEPTOR DE RADIO DE CONVERSION MULTIPLE QUE COMPRENDE AL MENOS DOS OSCILADORES LOCALES PARA CONVERTIR UNA SEÑAL DE ENTRADA A LAS RESPECTIVAS PRIMERA Y SEGUNDA FRECUENCIAS INTERMEDIAS. CADA OSCILADOR DE CARGA ES UN SINTETIZADOR DE BUCLE UNICO QUE PUEDE SER SINTONIZADO EN ETAPAS DE FRECUENCIA MINIMA PREDETERMINADAS. LOS VALORES DE LA ETAPA EN LOS DOS SINTETIZADORES SE HACEN MULTIPLOS MUTUAMENTE PRIMOS DEL VALOR DE LA ETAPA GLOBAL PEQUEÑA DESEADA. LOS VALORES DE LA ETAPA MAYORES PERMITEN QUE EL RUIDO DE FASE TOTAL DE LOS DOS SINTETIZADORES SEA MENOR QUE EL RUIDO DE FASE DE UN SINTETIZADOR QUE TENGA UN VALOR DE ETAPA IGUAL AL VALOR DE LA ETAPA PEQUEÑA DESEADA. DE ESTA FORMA, EL RUIDO DE FASE PARA UN VALOR DE ETAPA GLOBAL PEQUEÑA DESEADA QUEDA REDUCIDO.
Description
Receptores de radio de conversión múltiple.
La presente invención se refiere a los
receptores de radio de conversión múltiple.
Los principios de un receptor de radio
superheterodino, tal como el representado en la figura 1, son muy
conocidos. Por consiguiente, en la presente memoria únicamente se
hará referencia a las funciones de las diversas partes. El número
de referencia 10 designa la entrada, el 11 designa un filtro
pasabanda sintonizable sintonizado a la frecuencia de la señal de
entrada, el 12 representa un oscilador local sintonizable
sintonizado a una frecuencia que difiere de la de la señal de
entrada en una cantidad igual a la frecuencia intermedia, el 13
representa un mezclador, el 14 representa un filtro pasabanda
centrado en la frecuencia intermedia, el 15 representa un
demodulador u otro tipo de procesador que extrae la información
transmitida por la señal de entrada y el 16 representa la salida.
En la patente US nº 5.610.559, se da a conocer un ejemplo de
receptor de radio que funciona de conformidad con dichos
principios.
Un desarrollo de dicho producto es el receptor
de doble conversión representado en la figura 2. Este receptor
evita las dificultades que conlleva hacer que el filtro pasabanda 11
se sintonice con el objetivo de encontrar la sintonización del
oscilador local 12, y permite mejorar el rechazo de frecuencia
imagen. En este caso también, los principios son muy conocidos y,
en consecuencia, solo se indicarán las funciones de las diversas
partes. El número de referencia 20 representa la entrada, el 21
representa un filtro cuya banda de paso abarca el rango de
frecuencias que se van a recibir, el 22 representa el primer
oscilador local que es sintonizable y que está sintonizado a una
frecuencia que difiere de la de la señal de entrada en una cantidad
igual a la primera frecuencia intermedia, que no es igual a ninguna
de las frecuencias que se van a recibir, el 25 representa el
segundo oscilador local que funciona a una frecuencia que difiere de
la primera frecuencia intermedia en una cantidad igual a la segunda
frecuencia intermedia, el 26 representa el segundo mezclador, el 27
representa un filtro pasabanda centrado en la segunda frecuencia
intermedia, el 28 representa un demodulador u otro tipo de
procesador que extrae la información transmitida por la señal de
entrada y el 29 representa la salida. En la patente US nº 5.390.346,
se facilita un ejemplo de dicho receptor.
En muchos receptores actuales (por ejemplo, los
sintonizadores de televisión para los consumidores), los osciladores
locales comprenden un sintetizador de un solo bucle. La
sintonización del oscilador local se obtiene programando el
sintetizador para que genere frecuencias en pequeños incrementos o
escalones. Los principios del sintetizador, representado en la
figura 3, son muy conocidos, con lo cual también aquí se indican
solo las funciones de las diferentes partes. El número de
referencia 30 representa la fuente de frecuencia de referencia que
habitualmente es un oscilador de cristal, el 31 representa un
divisor que divide la frecuencia de referencia para generar la
frecuencia de comparación (el cociente de división puede ser
programable pero habitualmente se mantiene constante), el 32
representa un detector de fase o de fase-frecuencia
y el 33 representa un filtro de bucle, cuyas características se
eligen para que el bucle se mantenga estable y para optimizar el
rendimiento del sintetizador. El filtro de bucle puede presentar
una entrada de programación 34 para cambiar sus características de
conformidad con la frecuencia que se sintetiza. El número de
referencia 35 representa un oscilador controlado por tensión, el 36
representa un divisor programable cuyo cociente de división se
define por medio de la entrada 37 para elegir la frecuencia que se
va a sintetizar y el 38 es la salida.
En el documento
US-A-5.390.346, se facilita un
ejemplo de dicho sintetizador.
La frecuencia generada por el sintetizador es
nf_{c}, siendo n el cociente de división del divisor
programable 36 y f_{c} la frecuencia de comparación. El
valor n es necesariamente un entero, y por lo tanto, el
incremento de frecuencia más pequeño posible del sintetizador es
f_{c}, a menos que se utilice un diseño más elaborado.
En algunas aplicaciones, es importante que la
cantidad de ruido de fase en el oscilador local sea baja. En el
tipo de sintetizador que se está considerando, existen dos fuentes
principales de ruido de fase. La primera fuente es el ruido de fase
del oscilador astable controlado por tensión. Este ruido
generalmente se reduce al aumentar el desplazamiento de la
frecuencia y en última instancia se estabiliza, y determina en gran
medida el ruido de fase del sintetizador a frecuencias desplazadas
que quedan situadas fuera del ancho de banda del bucle. La segunda
fuente de ruido de fase es el ruido del detector de fase y
posiblemente el ruido de la salida de los divisores que proveen la
señal al mismo. Este ruido tiende a ser ruido blanco y determina en
gran medida el ruido de fase del sintetizador a frecuencias
desplazadas que quedan situadas dentro del ancho de banda del
bucle. Por lo tanto, la elección óptima de ancho de banda de bucle,
por lo que respecta al ruido de fase global, se halla cerca de la
frecuencia a la que las dos fuentes de ruido presentan el mismo
nivel.
La densidad de ruido de fase del sintetizador a
frecuencias desplazadas situadas dentro del ancho de banda del
bucle es proporcional a n^{2}. Por lo tanto, el ruido de
fase puede reducirse reduciendo n. Para una frecuencia de
salida determinada, esto significa incrementar la frecuencia de
comparación y consecuentemente el valor del incremento (con lo cual
el ancho de banda de bucle óptimo también se incrementa). Sin
embargo, se observa que con este diseño simple de bajo coste no se
puede disponer a la vez de un ruido de fase bajo y un valor de
incremento bajo.
La presente invención se define en las
reivindicaciones adjuntas, a las cuales se hará referencia a
continuación.
\newpage
La siguiente descripción detallada de la
presente invención se proporciona a título de ejemplo y hace
referencia a los dibujos adjuntos, en los que:
la figura 1 representa un receptor de radio
superheterodino como el mencionado anteriormente;
la figura 2 representa un receptor de radio de
doble conversión como el mencionado anteriormente;
la figura 3 representa un sintetizador de un
solo bucle como el mencionado anteriormente;
la figura 4 representa un diagrama de flujo para
el cálculo de los parámetros k y l que se van a
utilizar en una forma de realización de la presente invención; y
la figura 5 representa un diagrama de flujo
alternativo para el cálculo de los parámetros k y
l.
En un receptor de doble conversión, se observa
que el ruido de fase para un valor de incremento global pequeño
deseado puede reducirse como se indica a continuación. Tanto el
primero como el segundo osciladores locales utilizados son
sintonizables y comprenden sintetizadores de un solo bucle. Los
valores de incremento utilizados para los dos sintetizadores son
múltiplos primos (enteros) entre sí del valor de incremento global
pequeño deseado. Los valores de incremento más largos permiten que
el ruido de fase total de los dos sintetizadores sea inferior al
ruido de fase de un sintetizador que presenta un valor de incremento
igual al valor de incremento pequeño deseado.
La expresión "primos entre sí" significa
que los enteros no tienen ningún factor común excepto la unidad. La
utilización de dichos múltiplos del valor de incremento pequeño
deseado asegura que el receptor pueda sintonizarse con todos los
valores de incrementos pequeños deseados mediante la elección
adecuada de las frecuencias de los dos osciladores locales. A
menudo resultará práctico elegir múltiplos que sean un par de
números enteros consecutivos, por ejemplo, 5 y 6, debido a que los
enteros consecutivos siempre son primos entre sí. No obstante,
también se observa que dicho tipo de selección no es imprescindible,
ya que por ejemplo es posible utilizar los números 5 y 8 como
múltiplos, aunque sean primos entre sí pero no consecutivos.
Como consecuencia de lo expresado anteriormente,
la primera frecuencia intermedia (i.f.) no es fija, sino que
depende de la frecuencia a la que está sintonizado el receptor. Por
lo tanto, el primer filtro i.f. deberá disponer de un ancho de
banda más amplio que el de la señal que se recibe, aunque esto
normalmente no supondrá ningún problema. Se utilizarán los símbolos
\Delta para designar el valor de incremento pequeño deseado y
p y q para designar los múltiplos mencionados
anteriormente. De forma más particular, los valores de incremento
del primer y el segundo osciladores locales serán p\Delta y
q\Delta, respectivamente. A continuación, la primera i.f.
será una de las frecuencias de un conjunto de p frecuencias
separadas por intervalos de q\Delta. Por lo tanto, el
rango de variación de la primera i.f. será
(p-1)q\Delta =
(pq-q)\Delta. De esta manera, dando a
q el valor más elevado de los dos múltiplos, el rango de
variación de la primera i.f. podrá reducirse al mínimo. El segundo
oscilador local solo necesita sintonizarse a través de un corto
rango, que es igual al rango de variación de la primera i.f., hecho
que puede aprovecharse para reducir la cantidad de ruido de fase en
este oscilador. Resulta ventajoso, aunque no imprescindible,
compartir la fuente de frecuencia de referencia entre los
sintetizadores. Si la fuente de frecuencia de referencia va a
compartirse, su frecuencia debe ser pq\Delta o un múltiplo
entero de esta.
La elección de frecuencias intermedias no es
completamente libre. El conjunto de frecuencias que se van a
recibir es, por definición, el conjunto de frecuencias comprendido
entre la frecuencia más baja que se va a recibir, a intervalos de
\Delta, y la frecuencia más alta que se va a recibir, o un
subconjunto de este. Para el caso general en el que las frecuencias
que se van a recibir no son necesariamente múltiplos enteros de
\Delta, se utilizará \delta para designar el valor de la
diferencia entre las frecuencias que se van a recibir y los
múltiplos enteros de \Delta, siendo (0 \leq \delta <
\Delta/2). Es decir,
f = m\Delta
\pm
\delta
siendo f la frecuencia de la
señal de entrada y m un
entero.
\vskip1.000000\baselineskip
A continuación, tanto la primera i.f. como la
segunda i.f. deberán diferir de cierto múltiplo entero de \Delta
en una cantidad igual a \delta. Es decir,
if_{1} =
m\Delta \pm \delta,
\hskip0.5cmif_{2} = n\Delta \pm \delta
siendo if_{1} la primera
i.f., if_{2} la segunda i.f. y m y n enteros.
(Las frecuencias de la señal de entrada, la primera i.f. y la
segunda i.f. se miden todas de la misma manera, es decir, con
referencia a la frecuencia portadora de la señal o la frecuencia
central de la
señal.)
\vskip1.000000\baselineskip
Sea lo_{2} la frecuencia del segundo
oscilador local.
\newpage
Entonces la elección de la i.f. viene limitada
además por la condición siguiente:
if_{1} \pm
if_{2} =
mq\Delta
en la
que:
"+" se adopta si
lo_{2}>if_{1},
"-" se adopta si "-" si
lo_{2}<if_{1} y
m es un entero.
\vskip1.000000\baselineskip
Esto es así, ya que se cumple:
if_{1} \pm
if_{2} =
lo_{2}
siendo elegido el signo de la
manera indicada
previamente.
\vskip1.000000\baselineskip
Sea f_{1} el centro del rango de
variación de la primera i.f.,
a continuación si p es impar, if_{1}
\pm if_{2} = mq\Delta y
si p es par, if_{1} \pm if_{2} =
hq\Delta/2,
siendo
m un entero y
h un entero impar,
y el signo se elige tal como se ha indicado
anteriormente.
\vskip1.000000\baselineskip
A continuación, cuando se eligen las frecuencias
if_{1} o if_{2}, la elección de una de dichas
frecuencias se limita a las frecuencias separadas por intervalos de
\Delta y la de la otra a las frecuencias separadas por intervalos
de q\Delta.
A título de ejemplo, se va a suponer que el
valor del incremento (\Delta) es 0,16 MHz, que las frecuencias
que se van a recibir difieren en 0,05 MHz (\delta) de los
múltiplos enteros de \Delta, que if_{1} va a situarse
cerca de 1.220 MHz e if_{2} va a situarse cerca de 36,15
MHz, que la frecuencia del segundo oscilador local va a ser
inferior a la primera i.f. y que los múltiplos p y q
son 4 y 5 respectivamente. Se elige una frecuencia if_{2}
de las frecuencias separadas por intervalos de \Delta. A
continuación, if_{2} debe diferir en 0,05 MHz de un
múltiplo de 0,16 MHz, y la frecuencia más cercana a 36,15 MHz es
36,116 MHz (el múltiplo es 217). La diferencia
if_{1}-if_{2} debe ser algún múltiplo
entero impar de 5 x 0,16/2 MHz, ya que p es par. Por lo
tanto, if_{1} debe ser igual a 36,116 MHz más cierto
múltiplo entero impar de 0,416 MHz, y la frecuencia más cercana a
1220 MHz es 1219,86 MHz (el múltiplo es 2.841). El rango de
variación de la primera i.f. es if_{1} \pm
(p-1)q\Delta/2, es decir desde
1.218,616 MHz y 1.221,116 MHz. Estas dos frecuencias se designan
por f_{a} y f_{b} respectivamente. La frecuencia
de referencia compartida, en caso de utilizarse, sería de 3,3 MHz o
un múltiplo de esta. El ejemplo se resume en la Tabla 1 siguiente,
en la que se proporciona también un segundo ejemplo. En la tabla,
m es un entero.
\vskip1.000000\baselineskip
A la vista de estos datos, se puede acabar de
explicar por qué es posible sintonizar el receptor con todos los
incrementos pequeños deseados. Como puede observarse, la elección de
los parámetros descritos anteriormente permite asegurar que la
frecuencia del segundo oscilador local solo necesitará ser múltiplo
de q\Delta y que la frecuencia del primer oscilador local
(lo_{1}) solo necesitará ser múltiplo de p\Delta.
Queda por explicar por qué lo_{1} solo necesita ser un
múltiplo de p\Delta. La frecuencia lo_{1} será
múltiplo de p\Delta si ((lo_{1}l\Delta) mod p) =
0. A continuación, tal como se ha indicado anteriormente, la
primera i.f. es una de las p frecuencias posibles separadas
por intervalos de q\Delta. Para una frecuencia f
determinada, existe un correspondiente conjunto de p valores
posibles para lo_{1}. Pero debido a las propiedades de los
números primos entre sí (teorema del resto chino), los p
valores correspondientes de ((lo_{1}l\Delta) mod p)
serán todos diferentes y, por consiguiente, abarcarán todos los
enteros desde 0 hasta p -1. Así pues, lo_{1} puede
ser siempre un múltiplo de p\Delta, si así se desea.
Los cocientes de división necesarios para el
divisor 36 en los dos sintetizadores pueden calcularse como se
representa en el diagrama de flujo de la figura 4. Debe tenerse en
cuenta que esta no es la única ni tampoco la mejor manera de hallar
los cocientes de división. Los cocientes de división para el primer
y el segundo oscilador local se designan por k y l,
respectivamente. f es la frecuencia de la señal de entrada,
tal como se ha indicado antes. Para poder utilizar el diagrama de
flujo, es necesario elegir los siguientes parámetros: p, q,
f_{a}, f_{b} e if_{2} y decidir si la frecuencia
del segundo oscilador local debe ser más alta o más baja que la
primera i.f.
Los cálculos pueden simplificarse a la
aritmética de enteros de la siguiente manera:
- (a)
- restando \delta de f y sumando \delta a f_{a}, f_{b} e if_{2} (sustituyendo f, f_{a}, f_{b} e if_{2} por sus nuevos valores);
- (b)
- sumando o restando (opcionalmente) de f cierto múltiplo entero de \Delta y, respectivamente, restando o sumando a f_{a}, f_{b} e if_{2} el mismo múltiplo entero de \Delta (sustituyendo además f, f_{a}, f_{b} e if_{2} por sus nuevos valores) y
- (c)
- dividiendo f, f_{a}, f_{b} e if_{2} por \Delta. Estos valores enteros se designarán por f', f_{a'}, f_{b'} e if_{2'}.
\vskip1.000000\baselineskip
A continuación, se pueden calcular los cocientes
de división tal como se representa en el diagrama de flujo de la
figura 5.
En la tabla 2 siguiente, se asumen algunos
valores para f y se continúa con los ejemplos de la tabla 1.
Los valores de k y l de la tabla 2 se obtienen a
partir del diagrama de flujo de la figura 4.
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
Los cocientes de división necesarios para los
dos sintetizadores expresados como una función de la frecuencia de
entrada pueden calcularse cuando se desee mediante circuitos lógicos
o mediante software adecuado ejecutado en un procesador adecuado.
No obstante, si f, f_{a}, f_{b} e if_{2} son
fracciones decimales recurrentes (si los números se representan en
notación decimal) o fracciones binarias recurrentes (si los números
se representan en notación binaria), entonces aparecen
complicaciones debido a que se necesitan operaciones tipo
"aproximadamente igual a" o "definitivamente superior a".
Por consiguiente, puede ser preferible adoptar el sistema de
aritmética de enteros descrito anteriormente. Otra posibilidad será
calcular los cocientes de división de antemano y almacenarlos en una
memoria a la que se accederá cuando sea necesario.
Esta propuesta admite una serie de variantes.
Por ejemplo, puede utilizarse una conversión triple o de orden
superior, en la que dos o más de los osciladores locales se
sintonizan de la manera descrita anteriormente para generar la
frecuencia de recepción deseada.
La presente invención podría utilizarse también
para proveer un rango de opciones más amplio para la segunda IF, en
un receptor de doble conversión. Esto permitiría la reutilización
del diseño de filtración actual en otro receptor cuando la
frecuencia del filtro no se halle suficientemente cerca de una de
las frecuencias n\Delta-\delta. Dicha
reutilización puede llevarse a cabo diseñando un receptor que
funcione con un valor de incremento más pequeño de
\Delta/m, siendo m un entero, y permitiendo, de este
modo, la elección de la segunda IF entre un conjunto de frecuencias
más cercanas unas de otras. La presente invención es beneficiosa,
por ejemplo, en los casos en que el ruido de fase del sintetizador
sea demasiado alto con un valor de incremento de
\Delta/m.
Claims (5)
1. Receptor de radio de conversión múltiple que
comprende por lo menos un primer y segundo osciladores locales (22,
25) para convertir una señal de entrada (20) en una respectiva
primera y segunda frecuencias intermedias, en el que cada oscilador
local es un sintetizador de un solo bucle (30-38)
que puede sintonizarse en unos valores de incremento de frecuencia
mínimos predeterminados, y siendo los valores de incremento de
frecuencia mínimos de los dos osciladores múltiplos primos entre sí
no consecutivos de un valor de incremento de frecuencia global para
el receptor de radio.
2. Receptor de radio de conversión múltiple
según la reivindicación 1, que comprende un primer filtro de
frecuencia (21) acoplado a una entrada (20) y que presenta un ancho
de banda superior al de la señal (20) que se recibe.
3. Receptor de radio de conversión múltiple
según la reivindicación 1 ó 2, en el que los sintetizadores de un
solo bucle (31-38) comparten una fuente de
frecuencia de referencia común (30).
4. Receptor de radio de conversión múltiple
según la reivindicación 1, 2 ó 3, en el que están previstos dos
osciladores locales.
5. Procedimiento para recibir una señal de radio
con un receptor de radio de conversión múltiple, que comprende las
etapas de conversión de una señal de entrada en por lo menos una
primera y segunda frecuencias intermedias, mezclando la señal con
señales de los respectivos primer y segundo osciladores locales, en
el que los osciladores locales son sintetizadores de un solo bucle
que pueden sintonizarse en valores de incremento de frecuencia
mínimos predeterminados, y que comprende además la técnica de
determinación de los valores de incremento de frecuencia del primer
y el segundo osciladores locales, utilizando valores de incremento
de frecuencia múltiplos primos entre sí no consecutivos de un valor
de incremento de frecuencia global del receptor de radio.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9811681 | 1998-05-29 | ||
GB9811681A GB2337883B (en) | 1998-05-29 | 1998-05-29 | Multiple conversion radio receivers |
Publications (1)
Publication Number | Publication Date |
---|---|
ES2334593T3 true ES2334593T3 (es) | 2010-03-12 |
Family
ID=10832979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ES99304158T Expired - Lifetime ES2334593T3 (es) | 1998-05-29 | 1999-05-28 | Receptores de radio de conversion multiple. |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0961399B1 (es) |
DE (1) | DE69941649D1 (es) |
ES (1) | ES2334593T3 (es) |
GB (1) | GB2337883B (es) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2828766B2 (ja) * | 1990-09-25 | 1998-11-25 | 三菱電機株式会社 | 周波数変換装置 |
US5311318A (en) * | 1992-08-17 | 1994-05-10 | Zenith Electronics Corporation | Double conversion digital tuning system using separate digital numbers for controlling the local oscillators |
SE508725C2 (sv) * | 1993-12-21 | 1998-11-02 | Ericsson Telefon Ab L M | Lokaloscillator |
US5390346A (en) * | 1994-01-21 | 1995-02-14 | General Instrument Corporation Of Delaware | Small frequency step up or down converters using large frequency step synthesizers |
US5535432A (en) * | 1994-09-14 | 1996-07-09 | Ericsson Ge Mobile Communications Inc. | Dual-mode satellite/cellular phone with a frequency synthesizer |
FR2728410B1 (fr) * | 1994-12-16 | 1997-01-24 | Thomson Csf | Dispositif de synthese de frequence pour recepteur v/uhf large bande |
-
1998
- 1998-05-29 GB GB9811681A patent/GB2337883B/en not_active Expired - Fee Related
-
1999
- 1999-05-28 ES ES99304158T patent/ES2334593T3/es not_active Expired - Lifetime
- 1999-05-28 EP EP19990304158 patent/EP0961399B1/en not_active Expired - Lifetime
- 1999-05-28 DE DE69941649T patent/DE69941649D1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0961399B1 (en) | 2009-11-25 |
DE69941649D1 (de) | 2010-01-07 |
GB9811681D0 (en) | 1998-07-29 |
EP0961399A1 (en) | 1999-12-01 |
GB2337883B (en) | 2002-12-18 |
GB2337883A (en) | 1999-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5898325A (en) | Dual tunable direct digital synthesizer with a frequency programmable clock and method of tuning | |
US7154978B2 (en) | Cascaded delay locked loop circuit | |
US8013681B2 (en) | Wide spectrum radio transmit architecture | |
KR100538663B1 (ko) | 저잡음분주기 | |
JP6484354B2 (ja) | 電子回路、位相ロックループ、送受信機回路、無線局、及び周波数分割の方法 | |
US6066990A (en) | Frequency divider having a prescaler followed by a programmable counter, and a corresponding prescaler and frequency synthesizer | |
US6040738A (en) | Direct conversion receiver using single reference clock signal | |
US20090153256A1 (en) | Frequency generator | |
US6459341B1 (en) | Voltage controlled oscillation device | |
US7253692B2 (en) | Phase locked loop | |
ES2334593T3 (es) | Receptores de radio de conversion multiple. | |
US7551906B2 (en) | AM/FM radio receiver and local oscillator circuit used therein | |
KR960036338A (ko) | 가변 분주비를 설정하는 장치 및 방법과 이를 활용한 장치 | |
JPS584497B2 (ja) | 局部発振装置 | |
US5710524A (en) | Clock synthesizer for low EMI applications | |
US6002926A (en) | Double superheterodyne type receiving circuit | |
US20090295490A1 (en) | Dds circuit and electronic device having the same | |
US20020090917A1 (en) | Frequency synthesizer and method of generating frequency-divided signal | |
US6459753B2 (en) | Fractional N-divider, and frequency synthesizer provided with a fractional N-divider | |
JP3964426B2 (ja) | 発振器、集積回路、通信装置 | |
Karlquist | A narrow band high-resolution synthesizer using a direct digital synthesizer followed by repeated dividing and mixing | |
KR970005394B1 (ko) | 혼합형 주파수 합성기(Hybrid Frequency Synthesizer) | |
JPH0661744A (ja) | 送受信周波数変換器 | |
CN1866745B (zh) | Pll频率设定电路 | |
JP2848156B2 (ja) | 周波数可変形高周波発振回路 |