ES2328503T5 - Electronic filter device for receiving TV signals - Google Patents
Electronic filter device for receiving TV signals Download PDFInfo
- Publication number
- ES2328503T5 ES2328503T5 ES05789530.2T ES05789530T ES2328503T5 ES 2328503 T5 ES2328503 T5 ES 2328503T5 ES 05789530 T ES05789530 T ES 05789530T ES 2328503 T5 ES2328503 T5 ES 2328503T5
- Authority
- ES
- Spain
- Prior art keywords
- analog
- voltages
- filter device
- digitally modulated
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0254—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being transfered to a D/A converter
- H03J5/0263—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being transfered to a D/A converter the digital values being held in an auxiliary non erasable memory
Abstract
Description
55
1010
15fifteen
20twenty
2525
3030
3535
4040
45Four. Five
50fifty
DESCRIPCIONDESCRIPTION
Dispositivo de filtro electrónico para la recepción de señales de TV Campo TécnicoElectronic filter device for receiving TV signals Technical Field
La presente invención se refiere a un dispositivo de filtro electrónico para la recepción de señales de TV según el preámbulo de la reivindicación 1.The present invention relates to an electronic filter device for receiving TV signals according to the preamble of claim 1.
Técnica AnteriorPrevious Technique
En los años 1980, se usaba ordinariamente un filtro fijado para filtrar y combinar diferentes señales aéreas sobre un cable. Fijado, significa que el instalador necesitaba sustituir el filtro por un filtro totalmente nuevo si las frecuencias de los canales (o simplemente la aplicación completa) cambiaban.In the 1980s, a fixed filter was ordinarily used to filter and combine different aerial signals over a cable. Fixed means that the installer needed to replace the filter with a completely new filter if the frequencies of the channels (or simply the entire application) changed.
En los años 1990 aparecieron los filtros programables en el mercado, los cuales podían ser reprogramados por el instalador en el lugar para que sirviesen para diferentes frecuencias o nuevas aplicaciones, evitando la necesidad de su sustitución por nuevos filtros. El filtro era adecuado para todas las posibles aplicaciones en aquel tiempo, de modo que no existía la necesidad de desarrollar, producir y almacenar diferentes versiones.In the 1990s, programmable filters appeared on the market, which could be reprogrammed by the installer in place to serve different frequencies or new applications, avoiding the need to replace them with new filters. The filter was suitable for all possible applications at that time, so there was no need to develop, produce and store different versions.
Un ejemplo de ese tipo de filtro se describe en el documento GB-A-2272341. Para filtrar los canales de TV deseados de la señal entrante, el dispositivo comprende una pluralidad de elementos que determinan la frecuencia (principalmente (cápsulas variables de regulación) que pueden ser establecidas por medio de tensiones de establecimiento analógicas. Para generar estas tensiones, los valores de la tensión almacenados digitalmente son convertidos en tensiones analógicas por medio de Convertidores de Digital en Analógico (DAC), que son componentes caros. Para limitar el número de DACs, se usa un algoritmo especial en el dispositivo de GB-A- 2272341: una cantidad menor de DACs genera más tensiones analógicas multiplexando cada salida de DAC en varios “lugares de memoria analógicos” (que son por ejemplo circuitos de retención y muestreo) en una “memoria dinámica”, en la que las tensiones analógicas son almacenadas y pasadas sobre los elementos que determinan la frecuencia.An example of that type of filter is described in GB-A-2272341. To filter the desired TV channels of the incoming signal, the device comprises a plurality of elements that determine the frequency (mainly (variable regulation capsules) that can be set by means of analog setting voltages. To generate these voltages, the values of the voltage stored digitally are converted into analog voltages by means of Digital to Analog Converters (DAC), which are expensive components.To limit the number of DACs, a special algorithm is used in the GB-A-2272341 device: a a smaller amount of DACs generates more analog voltages by multiplexing each DAC output in several "analog memory locations" (which are for example retention and sampling circuits) in a "dynamic memory", in which the analog voltages are stored and passed over the elements that determine the frequency.
El dispositivo conocido por el documento GB-A-2272341 tiene no obstante el inconveniente de que, para mantener las tensiones en la memoria dinámica en el nivel deseado, es necesario un algoritmo de reactivación continua para conectar la salida del DAC a intervalos de tiempo regulares a los lugares de memoria analógica. Esta reactivación continua de las tensiones analógicas exige una porción enorme de recursos del microcontrolador. Esto origina la necesidad de sobredimensionar el microcontrolador, lo cual aumenta de nuevo el coste del dispositivo.The device known from GB-A-2272341 has, however, the disadvantage that, in order to keep the voltages in the dynamic memory at the desired level, a continuous reactivation algorithm is necessary to connect the DAC output at regular time intervals to analog memory locations. This continuous reactivation of analog voltages requires a huge portion of microcontroller resources. This causes the need to oversize the microcontroller, which again increases the cost of the device.
Descripción de la InvenciónDescription of the Invention
Un objeto de la presente invención es proporcionar un dispositivo de filtro electrónico para la recepción de señales de TV con circuitos de conversión alternativos para DAC, con lo cual la necesidad de un microcontrolador sobredimensionado puede ser evitada.An object of the present invention is to provide an electronic filter device for the reception of TV signals with alternative conversion circuits for DAC, whereby the need for an oversized microcontroller can be avoided.
Este objeto se consigue según la invención con un dispositivo de filtro electrónico que muestra las características técnicas de la primera reivindicación.This object is achieved according to the invention with an electronic filter device that shows the technical characteristics of the first claim.
El dispositivo de filtro electrónico para la recepción de señales de TV según la invención comprende una pluralidad de elementos de determinación de la frecuencia que son establecidos por medio de una tensión de establecimiento analógica. El dispositivo comprende además una memoria en la cual se almacenan valores digitales representativos de las tensiones de establecimiento analógicas y circuitos de conversión para convertir los valores digitales en tensiones de establecimiento analógicas. El dispositivo se caracteriza porque el circuito de conversión comprende una primera parte para generar una señal modulada digitalmente para cada valor digital, teniendo la señal modulada digitalmente una característica representativa del valor digital, y una segunda parte para convertir cada una de las señales moduladas digitalmente en tensiones de establecimiento analógicas.The electronic filter device for receiving TV signals according to the invention comprises a plurality of frequency determining elements that are established by means of an analog setting voltage. The device further comprises a memory in which digital values representative of the analog setting voltages and conversion circuits are stored to convert the digital values into analog setting voltages. The device is characterized in that the conversion circuit comprises a first part to generate a digitally modulated signal for each digital value, the digitally modulated signal having a characteristic representative of the digital value, and a second part to convert each of the digitally modulated signals into analog setting voltages.
Las señales moduladas digitalmente, que son generadas por la primera parte del circuito de conversión del dispositivo según la invención, son señales digitales cuyo valor binario cambia entre '0' y '1' en un cierto modo, por ejemplo según un modelo regular, en el que la señal transporta una característica que representa el valor digital a partir del cual se origina la señal y que puede ser interpretado. La característica puede ser por ejemplo un ciclo de trabajo, es decir, el tiempo en que la señal es '1' o el tiempo en el que la señal es '0', dividido por el periodo, o una frecuencia a la cual la señal cambia entre '1' y '0' y en sentido contrario, o de cualquier otra característica que pueda ser modulada digitalmente.The digitally modulated signals, which are generated by the first part of the conversion circuit of the device according to the invention, are digital signals whose binary value changes between '0' and '1' in a certain way, for example according to a regular model, in that the signal carries a characteristic that represents the digital value from which the signal originates and that can be interpreted. The characteristic can be for example a duty cycle, that is, the time in which the signal is '1' or the time in which the signal is '0', divided by the period, or a frequency at which the signal switch between '1' and '0' and in the opposite direction, or any other feature that can be digitally modulated.
En el dispositivo de filtro electrónico de la invención, se usa un desvío para convertir las tensiones de establecimiento analógicas a partir de las señales digitales. El modo evidente sería el de usar DACs (uno para cada tensión que haya de ser generada), pero como se ha mencionado esto es indeseable a la vista de su coste. Según la invención, los valores digitales son convertidos primero en señales moduladas digitalmente, las cuales son a su vez convertidas en las tensiones de establecimiento analógicas. La primera parte del circuito de conversión añadeIn the electronic filter device of the invention, a deflection is used to convert the analog setting voltages from the digital signals. The obvious way would be to use DACs (one for each voltage to be generated), but as mentioned this is undesirable in view of its cost. According to the invention, the digital values are first converted into digitally modulated signals, which are in turn converted to the analog setting voltages. The first part of the conversion circuit adds
55
1010
15fifteen
20twenty
2525
3030
3535
4040
45Four. Five
50fifty
5555
algunos componentes digitales al dispositivo, pero estos son generalmente económicos y las señales moduladas generadas digitalmente por ellos son convertibles en tensiones de establecimiento analógicas por medio de componentes menos caros que los DACs, tales como por ejemplo resistores y condensadores. Como un resultado de la utilización del desvío, cada una de las tensiones analógicas puede ser generada por medio de su propia parte dedicada a ello del circuito de conversión, ya no existe la necesidad de compartir diferentes tensiones analógicas sobre la misma línea, como ocurre en el dispositivo de la técnica anterior sobre la salida de los DACs, ni de usar un conmutador dinámico para conectar la tensión derecha al lugar de almacenamiento derecho en la memoria dinámica. Esto elimina la necesidad de un algoritmo de reactivación y un microcontrolador sobredimensionado.some digital components to the device, but these are generally economical and the digitally generated modulated signals by them are convertible into analog setting voltages by means of components less expensive than DACs, such as for example resistors and capacitors. As a result of the use of the diversion, each of the analog voltages can be generated through its own dedicated part of the conversion circuit, there is no longer a need to share different analog voltages on the same line, as occurs in the prior art device on the output of the DACs, or using a dynamic switch to connect the right voltage to the right storage location in the dynamic memory. This eliminates the need for a reactivation algorithm and an oversized microcontroller.
Además, puesto que ya no existe la necesidad de compartir diferentes tensiones analógicas sobre la misma línea, como ocurre en el dispositivo de la técnica anterior sobre la salida de los DACs, ni de usar un conmutador dinámico para conectar la tensión derecha al lugar de almacenamiento analógico derecho en la memoria dinámica, estos componentes bastante caros pueden ser dispensados también, lo cual puede implicar además una reducción en el coste del dispositivo. La eliminación de la reactivación continua de las tensiones analógicas tiene también la ventaja de que las tensiones ya no muestran una fluctuación, la cual está siendo distribuida sobre una gran parte de la placa de circuito impreso que está siempre presente sobre las tensiones que necesitan ser reactivadas continuamente. De esta manera la necesidad de componentes de filtración adicionales para eliminar la fluctuación de las tensiones y evitar que un residuo de la fluctuación aparezca sobre la imagen de TV se evita también, lo cual puede reducir además el coste del dispositivo de la invención.In addition, since there is no need to share different analog voltages on the same line, as in the prior art device on the output of the DACs, or to use a dynamic switch to connect the right voltage to the storage location Analog right in dynamic memory, these quite expensive components can also be dispensed, which can also involve a reduction in the cost of the device. The elimination of the continuous reactivation of the analog voltages also has the advantage that the voltages no longer show a fluctuation, which is being distributed over a large part of the printed circuit board that is always present on the voltages that need to be reactivated. continually. In this way the need for additional filtration components to eliminate the fluctuation of stresses and prevent a residual of the fluctuation from appearing on the TV image is also avoided, which can also reduce the cost of the device of the invention.
Todavía más, puesto que la primera parte del circuito de conversión puede ser completamente digital, la integración de componentes resulta una opción y todos o al menos algunos de los componentes pueden ser integrados en un chip único. Esto puede reducir más el número de componentes separados y consecuentemente reducir más su precio.Moreover, since the first part of the conversion circuit can be completely digital, component integration is an option and all or at least some of the components can be integrated into a single chip. This can further reduce the number of separate components and consequently reduce their price further.
En el dispositivo de filtro electrónico de la invención, la primera parte del circuito de conversión comprende una pluralidad de comparadores, uno para cada señal modulada digitalmente, para comparar una de las señales digitales con un valor de contador, siendo suministrado el valor de contador por un contador que se proporciona para que cuente repetidamente a través de un margen de valores predeterminado que comprende todos los valores digitales posibles. En esta invención, cada comparador genera un '0' mientras su condición de comparación no es satisfecha, y un '1' cuando su condición de comparación es satisfecha, o viceversa. Por consiguiente, una señal modulada digitalmente es generada como se defina anteriormente con un indicativo del ciclo de trabajo del valor digital en la entrada del comparador, y por tanto indicativo de la tensión de establecimiento analógica. Esta invención tiene la ventaja de ser una solución simple y directa para generar las señales moduladas digitalmente a partir de los valores digitales.In the electronic filter device of the invention, the first part of the conversion circuit comprises a plurality of comparators, one for each digitally modulated signal, to compare one of the digital signals with a counter value, the counter value being supplied by a counter that is provided to count repeatedly through a predetermined range of values comprising all possible digital values. In this invention, each comparator generates a '0' while its comparison condition is not satisfied, and a '1' when its comparison condition is satisfied, or vice versa. Therefore, a digitally modulated signal is generated as defined above with an indicative of the duty cycle of the digital value at the comparator input, and therefore indicative of the analog setting voltage. This invention has the advantage of being a simple and direct solution for generating digitally modulated signals from digital values.
El contador puede contar hacia delante o hacia atrás a través de su gama de valores. Para obtener el recuento repetido a través de la gama de valores, este puede ser restablecido periódicamente por un microcontrolador del dispositivo o este puede funcionar en un bucle sin fin. La condición de comparación puede ser “x menor que y”, “x igual o menor que y”, “x mayor que y” o “x igual o mayor que y”. En vez del contador o contadores y los comparadores, pueden ser usados también otros componentes para generar las señales moduladas digitalmente a partir de los valores digitales.The counter can count forward or backward through its range of values. To obtain the repeated count through the range of values, it can be periodically reset by a device microcontroller or it can work in an endless loop. The comparison condition may be "x less than y", "x equal to or less than y", "x greater than y" or "x equal to or greater than y". Instead of the counter or counters and the comparators, other components can also be used to generate the digitally modulated signals from the digital values.
El contador es preferiblemente común para todos los comparadores, de modo que solamente es necesario generar un valor de contador. Soluciones alternativas son que cada comparador tenga su propio contador o que los contadores sean proporcionados para grupos de comparadores. Cuando la anchura de bits de los valores digitales almacenados en la memoria del dispositivo es N, los comparadores son al menos de N bits de anchura y el contador es proporcionado para que cuente repetidamente entre 0 y al menos 2N-1 para cubrir todos los valores digitales posibles.The counter is preferably common for all comparators, so it is only necessary to generate a counter value. Alternative solutions are that each comparator has its own counter or that the counters be provided for groups of comparators. When the bit width of the digital values stored in the device memory is N, the comparators are at least N bits wide and the counter is provided to repeatedly count between 0 and at least 2N-1 to cover all values digital possible.
La primera parte del circuito de conversión comprende preferiblemente un registro común para almacenar copias de los valores digitales almacenados en la memoria. De esta manera se mantiene la memoria separada del circuito de conversión y pueden ser evitados los cambios no intencionados. El registro es preferiblemente común para todos los comparadores, pero son posibles también registros separados para un comparador o grupos de comparadores. Una alternativa más es que los comparadores estén acoplados directamente a la memoria.The first part of the conversion circuit preferably comprises a common register for storing copies of the digital values stored in memory. This keeps the memory separate from the conversion circuit and unintended changes can be avoided. Registration is preferably common for all comparators, but separate records are also possible for a comparator or groups of comparators. An alternative is that comparators are directly coupled to memory.
En una realización preferida del dispositivo de la invención, la primera parte del circuito de conversión está integrada en una Ordenación de Compuertas Programables de Campo (FPGA), un Dispositivo Lógico Programable (PLD), un Dispositivo Lógico Programable Complejo (CPLD), un Circuito Integrado Concreto de Aplicación (ASIC), o cualquier otro circuito integrado programable similar conocido por la persona experta en la técnica. El FPGA es preferido por las razones de que es el mejor compromiso disponible entre precio y facilidad de integración y porque está llegando a ser extensamente usado en el campo.In a preferred embodiment of the device of the invention, the first part of the conversion circuit is integrated in a Field Programmable Gate Management (FPGA), a Programmable Logic Device (PLD), a Complex Programmable Logic Device (CPLD), a Circuit Integrated Concrete Application (ASIC), or any other similar programmable integrated circuit known to the person skilled in the art. FPGA is preferred for the reasons that it is the best compromise available between price and ease of integration and because it is becoming widely used in the field.
Uno o más de los siguientes componentes opcionales del dispositivo de la invención pueden ser integrados junto con la primera parte del circuito de conversión dentro del mismo chip: un microcontrolador, una interfaz de PC, un circuito de detección de RF y/o lógica de interfaz de usuario. La memoria en la que se almacenan los valores digitales puede ser integrada también dentro de este chip.One or more of the following optional components of the device of the invention can be integrated together with the first part of the conversion circuit within the same chip: a microcontroller, a PC interface, an RF detection circuit and / or interface logic of user. The memory in which the digital values are stored can also be integrated into this chip.
55
1010
15fifteen
20twenty
2525
3030
3535
4040
45Four. Five
50fifty
5555
La segunda parte del circuito de conversión comprende una pluralidad de integradores, uno para cada señal modulada digitalmente, Estos integradores, que pueden ser convenientemente incorporados en la forma de redes de RC, generando las deseadas tensiones de establecimiento analógicas a partir de las señales moduladas digitalmente. Los integradores son preferidos por las razones de que son de baja complejidad y económicos.The second part of the conversion circuit comprises a plurality of integrators, one for each digitally modulated signal, These integrators, which can be conveniently incorporated in the form of RC networks, generating the desired analog setting voltages from the digitally modulated signals . Integrators are preferred for the reasons that they are low complexity and economical.
La memoria en la que los valores digitales están almacenados es preferiblemente una memoria no volátil, tal como por ejemplo una EEPROM, de modo que el dispositivo puede ser reprogramado en el lugar. Para permitir la reprogramación en el lugar el dispositivo comprende una interfaz de usuario para permitir que un usuario reprograme los valores digitales.The memory in which the digital values are stored is preferably a non-volatile memory, such as an EEPROM, so that the device can be reprogrammed in place. To allow reprogramming in place the device comprises a user interface to allow a user to reprogram the digital values.
Breve descripción de los dibujosBrief description of the drawings
La invención será explicada mejor por medio de la descripción siguiente y las Figuras que se añaden.The invention will be better explained by means of the following description and the Figures that are added.
La Figura 1 muestra un dispositivo de filtro electrónico de la técnica anterior.Figure 1 shows an electronic filter device of the prior art.
La Figura 2 muestra una primera realización preferida del dispositivo de filtro electrónico de la invención.Figure 2 shows a first preferred embodiment of the electronic filter device of the invention.
La Figura 3 muestra una segunda realización preferida del dispositivo de filtro electrónico de la invención.Figure 3 shows a second preferred embodiment of the electronic filter device of the invention.
Modos de poner en práctica la invenciónWays to practice the invention
El dispositivo de técnica anterior de la Figura 1 es el que se conoce por el documento GB-A-2272341. Comprende un microcontrolador 1, una memoria (NVM) no volátil 2 para almacenar datos de fábrica y reglajes efectuados en el campo por el instalador, una interfaz 3 de PC, por ejemplo para grados más altos de microprogramación cableada o cambio de los reglajes del dispositivo, una lógica 4 de interfaz de usuario con dispositivos 5 de entrada de interfaz de usuario y dispositivos 6 de salida de interfaz de usuario, un circuito 7 de detección de RF para detectar el nivel de RF necesario para una función de compensación automática, una pluralidad de DACs 8 para generar tensiones analógicas, una pluralidad de conmutadores 9 (o multiplexores dinámicos), y una memoria dinámica 10 con “lugares de almacenamiento analógicos” para almacenar tensiones analógicas. Las tensiones analógicas son suministradas por un banco 17 de salidas de tensión y son usadas para establecer elementos de determinación de las frecuencias del circuito de RF. En la Figura 1, la cantidad de DACs es P, la cantidad de conmutadores dinámicos es también P y el número de salidas por conmutador dinámico es Q. Un algoritmo dinámico complejo controlado por el microcontrolador, es activo continuamente y sincroniza el funcionamiento de los DACs y los conmutadores dinámicos. En la ranura 1 de tiempo, los DACs están generando las tensiones analógicas para la salida 1 y todos los conmutadores dinámicos están establecidos en la salida 1. En la ranura de tiempos 2, los DACs están generando las tensiones analógicas para la salida 2 y todos los conmutadores dinámicos están establecidos en la salida 2. Esto continúa hasta que en la ranura Q de tiempos son generadas las últimas tensiones analógicas y dirigidas a las últimas salidas. El resultado es que la memoria dinámica contiene ahora todas las tensiones analógicas P*Q en P*Q lugares de almacenamiento, que están conectados a las P*Q salidas en el banco 17. Como la memoria dinámica no es perfecta y hay consumo en las tensiones analógicas, el algoritmo dinámico tiene que reactivar todos los valores de P*Q repitiendo de modo continuo las acciones efectuadas desde la ranura 1 de tiempo hasta la ranura Q de tiempo. Es evidente que este algoritmo complejo y sin detenciones consume gran cantidad de recursos del microcontrolador. Otro inconveniente es la distribución no deseada de señales de alta frecuencia, que se originan desde el algoritmo complejo, entre los DACs y los conmutadores dinámicos. No hay posibilidad de filtrar estas señales no deseadas fuera, pues esto destruiría completamente el algoritmo complejo, pero no obstante ellas están presentes en una gran parte del PCB.The prior art device of Figure 1 is the one known from GB-A-2272341. It comprises a microcontroller 1, a non-volatile memory (NVM) 2 for storing factory data and adjustments made in the field by the installer, a PC interface 3, for example for higher degrees of wired microprogramming or changing the device settings , a user interface logic 4 with user interface input devices 5 and user interface output devices 6, an RF detection circuit 7 to detect the level of RF necessary for an automatic compensation function, a plurality of DACs 8 for generating analog voltages, a plurality of switches 9 (or dynamic multiplexers), and dynamic memory 10 with "analog storage locations" for storing analog voltages. The analog voltages are supplied by a bank 17 of voltage outputs and are used to establish elements for determining the frequencies of the RF circuit. In Figure 1, the number of DACs is P, the number of dynamic switches is also P and the number of outputs per dynamic switch is Q. A complex dynamic algorithm controlled by the microcontroller is continuously active and synchronizes the operation of the DACs and dynamic switches. In time slot 1, the DACs are generating the analog voltages for output 1 and all dynamic switches are set to output 1. In time slot 2, the DACs are generating the analog voltages for output 2 and all The dynamic switches are set to output 2. This continues until the last analog voltages are generated in the time slot Q and directed to the last outputs. The result is that dynamic memory now contains all analog voltages P * Q at P * Q storage locations, which are connected to the P * Q outputs in bank 17. As dynamic memory is not perfect and there is consumption in the analog voltages, the dynamic algorithm has to reactivate all P * Q values by continuously repeating the actions taken from time slot 1 to time slot Q. It is clear that this complex and non-stop algorithm consumes a large amount of microcontroller resources. Another drawback is the unwanted distribution of high frequency signals, which originate from the complex algorithm, between DACs and dynamic switches. There is no possibility of filtering these unwanted signals outside, as this would completely destroy the complex algorithm, but nonetheless they are present in a large part of the PCB.
En la Figura 2, se muestra una primera posible realización del dispositivo de la invención. Esta realización comprende los componentes siguientes que son similares a los del dispositivo de la técnica anterior de la Figura 1: un microcontrolador 1, una memoria 2 no volátil para almacenar todos los datos de factoría y todos los reglajes hechos en el campo por el instalador, una interfaz 3 de PC, por ejemplo grados superiores de microprogramación cableada o cambio de reglajes del dispositivo, una lógica 4 de interfaz de usuario con dispositivos 5 de entrada de interfaz de usuario y dispositivos 6 de salida de interfaz de usuario, donde los artículos 4 a 6 se usan por ejemplo para cambiar los reglajes, para mostrar una función de igualación automática, y cualquiera de otras posibles funciones, y un circuito 7 de detección de RF para detectar el nivel de RF necesitado para la función de igualación automática. El dispositivo de la Figura 2 difiere del de la Figura 1 en el circuito de conversión, que comprende un contador 11 de N bits, un registrador 12 que comprende al menos M*N bits, M comparadores 13 (al menos de N bits de ancho), un banco integrador 14 con M integradores (uno para cada comparador), y un banco 17 de salida en el que las M tensiones analógicas son presentadas para ser usadas en el circuito de RF (no mostrado) del dispositivo. Los integradores 14 pueden ser aplicados convenientemente como redes de RC, pero son posibles otras aplicaciones. Las tensiones analógicas que son generadas son usadas al menos para la frecuencia que determinan los elementos del circuito de RF (no mostrado), pero pueden ser usadas también para algunos otros circuitos de entrada o salida y posiblemente también otros componentes.In Figure 2, a first possible embodiment of the device of the invention is shown. This embodiment comprises the following components that are similar to those of the prior art device of Figure 1: a microcontroller 1, a non-volatile memory 2 for storing all factory data and all adjustments made in the field by the installer, a PC interface 3, for example higher degrees of wired microprogramming or change of device settings, a user interface logic 4 with user interface input devices 5 and user interface output devices 6, where articles 4 to 6 are used for example to change the settings, to show an automatic matching function, and any other possible functions, and an RF detection circuit 7 to detect the level of RF needed for the automatic matching function. The device of Figure 2 differs from that of Figure 1 in the conversion circuit, which comprises a counter N of 11 bits, a recorder 12 comprising at least M * N bits, M comparators 13 (at least N bits wide ), an integrating bank 14 with M integrators (one for each comparator), and an output bank 17 in which the analog M voltages are presented for use in the RF circuit (not shown) of the device. The integrators 14 can be conveniently applied as RC networks, but other applications are possible. The analog voltages that are generated are used at least for the frequency determined by the elements of the RF circuit (not shown), but can also be used for some other input or output circuits and possibly also other components.
En la realización mostrada en la Figura 2, la interfaz 4-6 de usuario es parte del dispositivo de filtro electrónico. Alternativamente, la interfaz de usuario puede ser también desconectada del dispositivo.In the embodiment shown in Figure 2, the user interface 4-6 is part of the electronic filter device. Alternatively, the user interface can also be disconnected from the device.
55
1010
15fifteen
20twenty
2525
3030
3535
4040
45Four. Five
50fifty
5555
El contador 11, el registrador 12 y los comparadores 13 forman una primera parte del circuito de conversión que se proporciona para convertir los valores digitales almacenados en la memoria 2 en señales moduladas digitalmente que tienen un ciclo de trabajo indicativo del valor digital y por tanto el valor de establecimiento analógico.The counter 11, the register 12 and the comparators 13 form a first part of the conversion circuit that is provided to convert the digital values stored in the memory 2 into digitally modulated signals that have a duty cycle indicative of the digital value and therefore the analog setting value.
La primera parte del circuito de conversión funciona como sigue. El contador 11 de N bits está contando en un bucle sin fin entre 0 y 2N-1 e incrementa cada vez mediante 1 en el régimen del reloj. Cuando este llega a 2N-1, empieza de nuevo en 0 en un procedimiento repetitivo sin detenciones. Al mismo régimen que el reloj, este valor del contador de N bits es aplicado a las entradas A, A', ... de todos los M comparadores 13. El registrador 12 contiene al menos M*N bits enviados una vez desde la memoria 2 no volátil por el microcontrolador 1 tras la reiniciación o reprogramación del dispositivo, que puede ser disparada mediante un instalador por medio de la interfaz 4-6 de usuario. Por tanto el registrador 12 almacena una copia de los valores digitales almacenados en la memoria 2 no volátil. El registrador 12 a su vez aplica estos datos a la entrada B, B',... del comparador 13 respectivo. Como un resultado, cada comparador 13 tiene 2 señales de anchura de N bits que el compara al régimen del reloj. Se supone que la condición que es considerada por cada comparador 13 es “A menor que o igual a B”. El primer comparador 13 emitirá entonces un '1' binario tan largo como el valor sobre la entrada A, es decir, el valor de contador; es menor que o igual al valor sobre la entrada B, es decir uno de los valores digitales. Una vez que el valor sobre la entrada A llega a ser mayor que el valor sobre la entrada B, el comparador generará un '0' binario. DE este modo una señal modulada digitalmente es generada con un ciclo de trabajo que es una representación del valor digital que se origina desde el NVM 2. Por tanto el ciclo de trabajo es una característica modulada digitalmente que está enlazada con el valor digital almacenado. Como una alternativa, la condición de comparación puede ser también “A menor que B”, “A mayor que B” o “A mayor que o igual a B”. En vez del contador (s) y los comparadores, pueden ser usados también otros componentes para generar las señales moduladas digitalmente de los valores digitales.The first part of the conversion circuit works as follows. The N-bit counter 11 is counting in an endless loop between 0 and 2N-1 and increments each time by 1 in the clock regime. When it reaches 2N-1, it starts again at 0 in a repetitive procedure without arrests. At the same rate as the clock, this value of the N-bit counter is applied to inputs A, A ', ... of all M comparators 13. Recorder 12 contains at least M * N bits sent once from memory 2 non-volatile by microcontroller 1 after restart or reprogramming of the device, which can be triggered by an installer via user interface 4-6. Therefore, the register 12 stores a copy of the digital values stored in the non-volatile memory 2. The register 12 in turn applies this data to input B, B ', ... of the respective comparator 13. As a result, each comparator 13 has 2 N-bit width signals that it compares to the clock rate. It is assumed that the condition that is considered by each comparator 13 is "A less than or equal to B". The first comparator 13 will then emit a binary '1' as long as the value on input A, that is, the counter value; It is less than or equal to the value on input B, that is, one of the digital values. Once the value on input A becomes greater than the value on input B, the comparator will generate a binary '0'. In this way a digitally modulated signal is generated with a duty cycle that is a representation of the digital value that originates from the NVM 2. Therefore the duty cycle is a digitally modulated feature that is linked to the stored digital value. As an alternative, the comparison condition may also be "A less than B", "A greater than B" or "A greater than or equal to B". Instead of the counter (s) and the comparators, other components can also be used to generate the digitally modulated signals of the digital values.
Los integradores 14 forman una segunda parte del circuito de conversión y se proporcionan para convertir las señales moduladas digitalmente en las tensiones de establecimiento analógicas. En vez de los integradores 14, pueden ser usados filtros también o cualquier otro circuito que pueda establecer una relación entre el ciclo de trabajo de la señal modulada digitalmente y le tensión analógica.The integrators 14 form a second part of the conversion circuit and are provided to convert the digitally modulated signals into the analog setting voltages. Instead of the integrators 14, filters can also be used or any other circuit that can establish a relationship between the duty cycle of the digitally modulated signal and the analog voltage.
En la realización de la Figura 2, el registrador 12 y el contador 11 funcionan de modo autónomo, sin necesidad de control por parte del microcontrolador 1. Solamente en momentos discretos, tales como el arranque, o después de un cambio de los reglajes, el microcontrolador 1 se dirige al registrador 12. Como un resultado, el microcontrolador 1 no necesita recursos para ejecutar un algoritmo continuo de refresco como en la técnica anterior.In the embodiment of Figure 2, the recorder 12 and the counter 11 operate autonomously, without the need for control by the microcontroller 1. Only at discrete moments, such as starting, or after a change of the settings, the microcontroller 1 is directed to register 12. As a result, microcontroller 1 does not need resources to execute a continuous refresh algorithm as in the prior art.
La descripción anterior es un ejemplo, pero seguramente no es la única solución posible. En vez de un contador único, también puede ser usado un cierto número de contadores. De modo similar, también puede ser usado un cierto número de registradores en vez de uno único. En el caso extremo, son usados, un contador y un registrador por comparador, donde los contadores pueden funcionar independientemente y no sincronizados uno con otro. El número de integradores de filtros puede ser igual al número de comparadores, pero también puede ser menor. El contador o contadores no tienen necesidad de funcionar en un bucle sin fin; son posibles otros modos de funcionamiento, tales como por ejemplo un reestablecimiento periódico por el microcontrolador.The above description is an example, but surely it is not the only possible solution. Instead of a single counter, a certain number of counters can also be used. Similarly, a certain number of registrars can also be used instead of a single one. In the extreme case, a counter and a recorder are used per comparator, where the counters can operate independently and not synchronized with each other. The number of filter integrators may be equal to the number of comparators, but may also be less. The counter or counters do not need to work in an endless loop; Other modes of operation are possible, such as a periodic reset by the microcontroller.
En una realización alternativa (no mostrada), son generadas señales moduladas digitalmente por medio de convertidores de frecuencia en tensión. En esta realización la NVM puede por ejemplo almacenar una relación de divisor de un régimen horario para cada tensión que sea generada, cuya relación de divisor se usa entonces para generar una señal de oscilación, en sincronización con la señal horaria. Esta señal de oscilación puede ser generada por medio de una primera parte completamente digital del circuito de conversión. La señal de oscilación se suministra entonces a los convertidores de frecuencia en tensión, que forman una segunda parte del circuito de conversión. En esta realización la relación de divisor almacenada es por tanto también un valor digital representativo de la tensión analógica que ha de ser generada. La señal de oscilación es una señal modulada digitalmente como se define anteriormente, siendo su frecuencia la característica modulada que es enlazada con el valor digital almacenado y por tanto con la tensión que ha de ser generada. Además, son factibles realizaciones alternativas.In an alternative embodiment (not shown), digitally modulated signals are generated by means of frequency converters in voltage. In this embodiment, the NVM can, for example, store a divider ratio of a time regime for each voltage that is generated, whose divider ratio is then used to generate an oscillation signal, in synchronization with the hourly signal. This oscillation signal can be generated by means of a first completely digital part of the conversion circuit. The oscillation signal is then supplied to the frequency converters in voltage, which form a second part of the conversion circuit. In this embodiment the stored divider ratio is therefore also a digital value representative of the analog voltage to be generated. The oscillation signal is a digitally modulated signal as defined above, its frequency being the modulated characteristic that is linked to the stored digital value and therefore with the voltage to be generated. In addition, alternative embodiments are feasible.
Como un resultado de usar los comparadores 13, el registrador 12 y el contador 11, la necesidad de DACs expansivos, y los conmutadores dinámicos y la memoria dinámica que consumen espacio son eliminados. Además, la integración de los componentes llega a ser una opción. Como ahora hay un circuito completamente digital que sustituye a los DACs, el camino está abierto hacia la integración de la mayoría de los circuitos digitales. Esto puede hacerse en un PLD (Dispositivo Lógico Programable), un CPLD (Dispositivo Lógico Programable Complejo), una FPGA (Ordenación de Compuertas Programable de Campo), o un ASlC (Circuito Integrado Específico de Aplicación) u otros circuitos integrados equivalentes. Hay circuitos disponibles tales que tienen recursos suficientes para integrar todos los comparadores así como el registrador y el contador, que es lo que se hace en la realización de la Figura 2. Por ejemplo, en una realización en la que se necesitan 64 tensiones eléctricas de establecimiento analógicas, el contador 11 de N bits, el registrador 12 con al menos 64 palabras de N bits y al menos 64 comparadores 13 pueden estar integrados dentro de una única FPGA para generar estas tensiones. El número de tensiones eléctricas y consecuentemente el tamaño del registrador y el número de circuitos comparadores pueden por supuesto variar dependiendo de las necesidades y circunstancias.As a result of using comparators 13, recorder 12 and counter 11, the need for expansive DACs, and dynamic switches and dynamic memory that consume space are eliminated. In addition, component integration becomes an option. As there is now a completely digital circuit that replaces DACs, the path is open to the integration of most digital circuits. This can be done in a PLD (Programmable Logic Device), a CPLD (Complex Programmable Logic Device), an FPGA (Field Programmable Gate Management), or an ASlC (Application Specific Integrated Circuit) or other equivalent integrated circuits. There are circuits available such that they have sufficient resources to integrate all the comparators as well as the recorder and the counter, which is what is done in the embodiment of Figure 2. For example, in an embodiment in which 64 electrical voltages of analogue setting, the N-bit counter 11, the register 12 with at least 64 N-bit words and at least 64 comparators 13 can be integrated within a single FPGA to generate these voltages. The number of electrical voltages and consequently the size of the recorder and the number of comparator circuits can of course vary depending on the needs and circumstances.
55
1010
15fifteen
20twenty
2525
3030
3535
4040
45Four. Five
50fifty
5555
Cuando se usa una FPGA para la integración, son posibles diferentes realizaciones. En la primera realización que se muestra en la Figura 2, la FPGA 15 es de tipo volátil, siendo así porque una NVM 2 separada se incluye para almacenar los bits de configuración para configurar la FPGA 15. Esta nVm 2 es también la memoria en la que los datos de fabricación y los valores digitales representativos de las tensiones de establecimiento analógicas están almacenados, pero una NVM separada por los bits de configuración es también posible. Durante el arranque la FPGA 15 se configura ella misma descargando su programa de la NVM.When an FPGA is used for integration, different embodiments are possible. In the first embodiment shown in Figure 2, the FPGA 15 is of the volatile type, thus being because a separate NVM 2 is included to store the configuration bits to configure the FPGA 15. This nVm 2 is also the memory in the that the manufacturing data and the digital values representative of the analog setting voltages are stored, but an NVM separated by the configuration bits is also possible. During startup, FPGA 15 configures itself by downloading its NVM program.
En una realización alternativa que se muestra en la Figura 3, la FPGA 16 es del tipo no volátil, lo que significa que tiene una NVM incorporada de modo que no hay necesidad de almacenar los bits de configuración en una nVm separada. En esta realización, incluso el resto de los datos puede ser almacenado dentro de la FPGA 16.In an alternative embodiment shown in Figure 3, FPGA 16 is of the non-volatile type, which means that it has a built-in NVM so that there is no need to store the configuration bits in a separate nVm. In this embodiment, even the rest of the data can be stored within the FPGA 16.
En la realización de la Figura 3 incluso más datos están integrados dentro de la FPGA 16, es decir la lógica 4 de la interfaz de usuario, a la cual ambos dispositivos 5, 6 de entrada y salida pueden estar conectados, ya sea permanentemente o de modo desmontable, el microcontrolador 1, el circuito 7 de detección de RF y la interfaz 3 de PC. Los componentes digitales además pueden estar integrados también dentro de la FPGA. En la Figura 3, todos los circuitos digitales están integrados, incluso los circuitos con entradas o salidas analógicas que conducen a un dispositivo de filtro electrónico que puede ser fabricado con un coste muy bajo.In the embodiment of Figure 3, even more data is integrated into the FPGA 16, ie the logic 4 of the user interface, to which both input and output devices 5, 6 can be connected, either permanently or Detachable mode, microcontroller 1, RF detection circuit 7 and PC interface 3. The digital components can also be integrated into the FPGA. In Figure 3, all digital circuits are integrated, including circuits with analog inputs or outputs that lead to an electronic filter device that can be manufactured at a very low cost.
Las ventajas del dispositivo de las Figuras 2 ó 3 en comparación con el de la Figura 1 son numerosas. Como ya se ha mencionado, un primer beneficio es la eliminación del algoritmo de reactivación complejo, que ha sido sustituido por un algoritmo directo más simple. El microcontrolador 1 ya no está trabajando de modo continuo sobre el algoritmo, el único tiempo que el microcontrolador necesita para coordinar la generación de las tensiones analógicas, es el arranque o cuando los reglajes del dispositivo de filtro electrónico están siendo cambiados. Esto puede hacerse por medio de un microcontrolador 1 con muchos menos recursos, por consiguiente mucho más económico.The advantages of the device of Figures 2 or 3 compared to that of Figure 1 are numerous. As already mentioned, a first benefit is the elimination of the complex reactivation algorithm, which has been replaced by a simpler direct algorithm. Microcontroller 1 is no longer working continuously on the algorithm, the only time the microcontroller needs to coordinate the generation of analog voltages, is the start-up or when the electronic filter device settings are being changed. This can be done by means of a microcontroller 1 with much less resources, therefore much cheaper.
Una segunda ventaja es que los cambios en el diseño pueden hacerse de modo mucho más fácil que con la técnica anterior. En el dispositivo de las Figuras 2 y 3, el microcontrolador 1 está acoplado principalmente con la comunicación disparada por un evento discontinuo, como un instalador que cambia los reglajes. En el dispositivo de la técnica anterior de la Figura 1 el microcontrolador tenía que organizar ambos procedimientos, los continuos (de algoritmo completo) y los no continuos (como un cambio de los reglajes). Cuando se produjo un evento y el microcontrolador necesitaba por ejemplo vigilar el dispositivo de interfaz de usuario de entrada, el algoritmo complejo estaba todavía en marcha, haciendo la microprogramación cableada dentro del microcontrolador compleja y difícil de cambiar. Como un resultado de la eliminación del algoritmo de reactivación, los cambios en el producto (mejoras, actualizaciones, nuevas versiones,...) pueden ser introducidos con mayor rapidez y facilidad.A second advantage is that changes in the design can be made much easier than with the prior art. In the device of Figures 2 and 3, the microcontroller 1 is mainly coupled with the communication triggered by a discontinuous event, such as an installer that changes the settings. In the prior art device of Figure 1 the microcontroller had to organize both the continuous (full algorithm) and the non-continuous procedures (as a change of the settings). When an event occurred and the microcontroller needed, for example, to monitor the input user interface device, the complex algorithm was still running, making the microprogramming wired inside the complex microcontroller and difficult to change. As a result of the elimination of the reactivation algorithm, changes in the product (improvements, updates, new versions, ...) can be introduced more quickly and easily.
Una ventaja más es la posibilidad de integración de múltiples componentes, que conduce a diseños más económicos. Esto funciona de dos maneras: por una parte el número de componentes se reduce y por otra parte se economiza espacio. Menos espacio ocupado significa menores PCBs, menores alojamientos,..., productos más económicos y comercialmente más atractivos.A further advantage is the possibility of integration of multiple components, which leads to cheaper designs. This works in two ways: on the one hand the number of components is reduced and on the other hand space is saved. Less occupied space means smaller PCBs, smaller accommodations, ..., cheaper and commercially more attractive products.
Debido a la ausencia del conmutador dinámico en los dispositivos de las Figuras 2 y 3, ya no hay una fuente que origine interferencias que puedan conducir a perturbaciones en la señal de RF. En el dispositivo de la técnica anterior de la Figura 1, se tenía que poner atención especial en este tema de EMC, pues el algoritmo dinámico con sus transiciones de alta frecuencia estaba distribuido sobre una gran parte del PCB, originando que este radiase. En los dispositivos de las Figuras 2 y 3, el algoritmo dinámico responsable de una parte sustancial de los problemas de EMC es eliminado y sustituido por un algoritmo (estático) que funciona dentro del componente de la FPGA facilitando la filtración de todos los impulsos indeseables directamente en la salida del componente. Cualquier radiación está contenida dentro del componente y sustancialmente no influenciará la señal de RF. Como una ventaja adicional (si es necesaria) el microcontrolador 1 (responsable también por una parte de la radiación) puede funcionar a una frecuencia de reloj más lenta disminuyendo el riesgo de perturbar la radiación.Due to the absence of the dynamic switch in the devices of Figures 2 and 3, there is no longer a source that causes interference that may lead to disturbances in the RF signal. In the prior art device of Figure 1, special attention had to be given to this EMC issue, since the dynamic algorithm with its high frequency transitions was distributed over a large part of the PCB, causing it to radiate. In the devices of Figures 2 and 3, the dynamic algorithm responsible for a substantial part of the EMC problems is eliminated and replaced by an algorithm (static) that operates within the FPGA component facilitating the filtering of all undesirable impulses directly at the output of the component. Any radiation is contained within the component and will not substantially influence the RF signal. As an additional advantage (if necessary) the microcontroller 1 (also responsible for a portion of the radiation) can operate at a slower clock frequency reducing the risk of disturbing the radiation.
Los dispositivos de las Figuras 2 y 3 muestran además una gradabilidad superior incrementada. Sobre el nivel de software, estos dispositivos son al menos tan flexibles como el dispositivo de la técnica anterior de la Figura 1; nuevas regulaciones de la frecuencia determinan elementos de los filtros cableados que pueden ser obtenidos cambiando las tensiones eléctricas establecidas. Pero en los dispositivos de las Figuras 2 y 3, las características de hardware pueden ser modificadas; nuevas características pueden ser añadidas, pueden ser instalados microcontroladores más robustos, puede obtenerse una mayor exactitud incrementando el número de bits en el contador, registro y comparadores, y así sucesivamente.The devices of Figures 2 and 3 also show increased higher gradability. On the software level, these devices are at least as flexible as the prior art device of Figure 1; New frequency regulations determine elements of the wired filters that can be obtained by changing the established electrical voltages. But in the devices of Figures 2 and 3, the hardware characteristics can be modified; new features can be added, more robust microcontrollers can be installed, greater accuracy can be obtained by increasing the number of bits in the counter, register and comparators, and so on.
Una ventaja más es un tiempo reducido para generar los datos de fabricación en la etapa de producción. El DAC y el algoritmo de reactivación dinámico del dispositivo de técnica anterior de la Figura 1 retardaban este procedimiento porque unos pocos DACs, a través del sistema de transmisión simultánea tenían que suministrar una gran cantidad de tensiones analógicas. Con los dispositivos de las Figuras 2 y 3, la velocidad puede ser incrementada pues todas las tensiones analógicas pueden ser generadas simultáneamente. Un enorme beneficio de esta velocidad incrementada radica en la calibración de la NVM en la etapa de producción. La velocidad del equipo de ensayo en la etapa de producción ya no está limitada por la velocidad de los DACs y el algoritmo de transmisión simultánea, pudiendo reducir el tiempo de producción y originar una reducción de los gastos de producción.A further advantage is a reduced time to generate the manufacturing data in the production stage. The DAC and the dynamic reactivation algorithm of the prior art device of Figure 1 delayed this procedure because a few DACs, through the simultaneous transmission system had to supply a large number of analog voltages. With the devices of Figures 2 and 3, the speed can be increased as all analog voltages can be generated simultaneously. A huge benefit of this increased speed lies in the calibration of the NVM in the production stage. The speed of the test equipment in the production stage is no longer limited by the speed of the DACs and the simultaneous transmission algorithm, being able to reduce the production time and lead to a reduction in production costs.
Lista de ReferenciaReference List
- 1. one.
- Microcontrolador Microcontroller
- 2. 2.
- Memoria no volátil Non volatile memory
- 3. 3.
- Interfaz de PC PC interface
- 5 4. 5 4.
- Lógica de interfaz de usuario User Interface Logic
- 5. 5.
- Dispositivos de entrada de la interfaz de usuario User interface input devices
- 6. 6.
- Dispositivos de salida de la interfaz de usuario User interface output devices
- 7. 7.
- Circuito de detección de RF RF detection circuit
- 8. 8.
- DAC DAC
- 10 9. 10 9.
- Conmutador dinámico Dynamic switch
- 10. 10.
- Memoria dinámica Dynamic memory
- 11. eleven.
- Contador de N bits N bit counter
- 12. 12.
- Registrador (N*M bits) Recorder (N * M bits)
- 13. 13.
- Comparador de N bits N bit comparator
- 15 14. 15 14.
- Banco integrador Integrating bank
- 15. fifteen.
- FPGA FPGA
- 16. 16.
- FPGA FPGA
- 17. 17.
- Banco de salidas de tensión analógicas. Analog voltage output bank.
Claims (5)
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP04447213 | 2004-09-27 | ||
| EP04447213 | 2004-09-27 | ||
| PCT/EP2005/054816 WO2006035015A1 (en) | 2004-09-27 | 2005-09-26 | Electronic filter device for the reception of tv-signals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ES2328503T3 ES2328503T3 (en) | 2009-11-13 |
| ES2328503T5 true ES2328503T5 (en) | 2018-06-29 |
Family
ID=35502562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES05789530.2T Active ES2328503T5 (en) | 2004-09-27 | 2005-09-26 | Electronic filter device for receiving TV signals |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7541957B2 (en) |
| EP (1) | EP1794883B2 (en) |
| AT (1) | ATE434864T1 (en) |
| CA (1) | CA2581941C (en) |
| DE (1) | DE602005015125D1 (en) |
| ES (1) | ES2328503T5 (en) |
| HK (1) | HK1106880A1 (en) |
| PL (1) | PL1794883T5 (en) |
| WO (1) | WO2006035015A1 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010084192A1 (en) | 2009-01-23 | 2010-07-29 | Unitron | Method and device for filtering desired filter frequency band from received tv signal |
| EP2433361B1 (en) | 2009-05-20 | 2014-04-30 | Unitron | Tv signal distribution filter having planar inductors |
| CA2763597A1 (en) * | 2009-05-25 | 2010-12-02 | Unitron | Control over coax for tv signal reception devices |
| EP2393291B1 (en) | 2010-06-07 | 2012-12-19 | Angel Iglesias S.A. | Programmable amplifier for television channels |
| US10848165B1 (en) * | 2019-05-21 | 2020-11-24 | Silicon Laboratories Inc. | Performing low power refresh of a digital-to-analog converter circuit |
| CN111757023B (en) * | 2020-07-01 | 2023-04-11 | 成都傅立叶电子科技有限公司 | FPGA-based video interface diagnosis method and system |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3529247A (en) | 1967-09-20 | 1970-09-15 | Us Army | Pulse repetition to analog voltage converter |
| JPS547263A (en) † | 1977-06-20 | 1979-01-19 | Hitachi Ltd | D-a converter |
| FR2523745B1 (en) * | 1982-03-18 | 1987-06-26 | Bull Sa | METHOD AND DEVICE FOR PROTECTING SOFTWARE DELIVERED BY A SUPPLIER TO A USER |
| JPS5955623A (en) † | 1982-09-24 | 1984-03-30 | Sharp Corp | Digital/analog converting system |
| JPS62210719A (en) † | 1986-03-12 | 1987-09-16 | Alps Electric Co Ltd | Electronic tuner |
| JPS63204159A (en) | 1987-02-20 | 1988-08-23 | Canon Inc | Frequency-voltage converter |
| IL82539A0 (en) * | 1987-05-15 | 1987-11-30 | Medaon Ltd | Video communication system and phase or frequency modulator included therein |
| US5678211A (en) † | 1992-08-28 | 1997-10-14 | Thomson Consumer Electronics, Inc. | Television tuning apparatus |
| ES2060528B1 (en) | 1992-10-21 | 1995-05-16 | Fagor S Coop Ltda | PROGRAMMABLE ELECTRONIC TUNER FOR COLLECTIVE ANTENNAS OF T.V. |
| US5337338A (en) * | 1993-02-01 | 1994-08-09 | Qualcomm Incorporated | Pulse density modulation circuit (parallel to serial) comparing in a nonsequential bit order |
| US5872603A (en) † | 1993-10-29 | 1999-02-16 | Sanyo Electric Co., Ltd. | Analog circuit controller using signals indicative of control voltage and type of control voltage |
| JPH07147541A (en) | 1993-11-24 | 1995-06-06 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
| US5481560A (en) * | 1994-04-28 | 1996-01-02 | United Technologies Corporation | Digital-to-pulse width converter utilizing a distributed pulse width |
| US5774084A (en) * | 1996-04-03 | 1998-06-30 | Sicom, Inc. | Method and apparatus for translating digital data into an analog signal |
| US5764165A (en) * | 1996-05-03 | 1998-06-09 | Quantum Corporation | Rotated counter bit pulse width modulated digital to analog converter |
| DE19929178C2 (en) * | 1999-06-25 | 2002-10-24 | Infineon Technologies Ag | Phase locked loop system |
| US6600788B1 (en) † | 1999-09-10 | 2003-07-29 | Xilinx, Inc. | Narrow-band filter including sigma-delta modulator implemented in a programmable logic device |
| US6172633B1 (en) | 1999-09-24 | 2001-01-09 | Lsi Logic Corporation | Enhanced pulse width modulator |
| GB0012773D0 (en) † | 2000-05-25 | 2000-07-19 | Radioscape Ltd | Programmable single-chip device and related development environment |
| US6577158B2 (en) † | 2001-01-31 | 2003-06-10 | Stmicroelectronics, Inc. | Interconnect circuitry for implementing bit-swap functions in a field programmable gate array and method of operation |
-
2005
- 2005-09-26 CA CA2581941A patent/CA2581941C/en not_active Expired - Fee Related
- 2005-09-26 ES ES05789530.2T patent/ES2328503T5/en active Active
- 2005-09-26 DE DE602005015125T patent/DE602005015125D1/en active Active
- 2005-09-26 AT AT05789530T patent/ATE434864T1/en not_active IP Right Cessation
- 2005-09-26 EP EP05789530.2A patent/EP1794883B2/en not_active Not-in-force
- 2005-09-26 PL PL05789530T patent/PL1794883T5/en unknown
- 2005-09-26 WO PCT/EP2005/054816 patent/WO2006035015A1/en active Application Filing
- 2005-09-26 US US11/576,075 patent/US7541957B2/en not_active Expired - Fee Related
-
2007
- 2007-11-09 HK HK07112294.1A patent/HK1106880A1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| HK1106880A1 (en) | 2008-03-20 |
| EP1794883A1 (en) | 2007-06-13 |
| ES2328503T3 (en) | 2009-11-13 |
| WO2006035015A1 (en) | 2006-04-06 |
| US7541957B2 (en) | 2009-06-02 |
| CA2581941C (en) | 2012-08-21 |
| CA2581941A1 (en) | 2006-04-06 |
| DE602005015125D1 (en) | 2009-08-06 |
| ATE434864T1 (en) | 2009-07-15 |
| EP1794883B1 (en) | 2009-06-24 |
| PL1794883T3 (en) | 2009-12-31 |
| EP1794883B2 (en) | 2018-03-21 |
| PL1794883T5 (en) | 2018-08-31 |
| US20080055142A1 (en) | 2008-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2328503T5 (en) | Electronic filter device for receiving TV signals | |
| US9735787B2 (en) | Frequency synthesizer with dynamic phase and pulse-width control | |
| US7808410B2 (en) | Current control circuit | |
| US8368445B2 (en) | Delay-locked loop | |
| ES2726889T3 (en) | Reading circuit of a pixel matrix collector with high-speed analog-to-digital conversion and image capture comprising such a circuit | |
| US7778371B2 (en) | Digitally clock with selectable frequency and duty cycle | |
| JP2012523750A (en) | Image sensor ADC and CDS for each column | |
| US8531327B2 (en) | Analog to digital converter | |
| US7642820B2 (en) | Triangle wave generator and spread spectrum control circuit thereof | |
| KR20100044625A (en) | Semiconductor device comprising delay locked loop having periodically activated replica path | |
| US7157953B1 (en) | Circuit for and method of employing a clock signal | |
| US20190036514A1 (en) | Frequency-divider circuitry | |
| US20050140390A1 (en) | Finite state machine circuit | |
| US8891302B2 (en) | Electronic equipment | |
| KR100239430B1 (en) | Variable non-integer times dividing circuit | |
| CA1052920A (en) | Voltage generating system | |
| KR100341582B1 (en) | Multi-slope analog-to-digital converter in image sensor | |
| KR102135426B1 (en) | Operation mode setting circuit of semiconductor apparatus and data processing system using the same | |
| KR100497793B1 (en) | Gain controllable Analog-digital converter used frequency divider | |
| Lee et al. | A 450-μW 8-bit PLL-based frequency-to-digital converter for digital sensors with wide input frequency range | |
| JP2005176196A (en) | Signal generating circuit | |
| KR100658354B1 (en) | Apparatus for automatic frequency estimation | |
| JP6441166B2 (en) | Semiconductor device | |
| US20090219771A1 (en) | Adjusting a Digital Delay Function of a Data Memory Unit | |
| KR20150127058A (en) | Digital period divider |