ES2325607T3 - Matriz de conmutadores binarios con tolerancia de averias. - Google Patents
Matriz de conmutadores binarios con tolerancia de averias. Download PDFInfo
- Publication number
- ES2325607T3 ES2325607T3 ES99403035T ES99403035T ES2325607T3 ES 2325607 T3 ES2325607 T3 ES 2325607T3 ES 99403035 T ES99403035 T ES 99403035T ES 99403035 T ES99403035 T ES 99403035T ES 2325607 T3 ES2325607 T3 ES 2325607T3
- Authority
- ES
- Spain
- Prior art keywords
- matrix
- outputs
- recovery
- switch
- inputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/557—Error correction, e.g. fault recovery or fault tolerance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/64—Distributing or queueing
- H04Q3/68—Grouping or interlacing selector groups or stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1302—Relay switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1304—Coordinate switches, crossbar, 4/2 with relays, coupling field
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13046—Binary switch, β-element
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1305—Software aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13121—Marker
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13124—Pulse distributor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13162—Fault indication and localisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13164—Traffic (registration, measurement,...)
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13166—Fault prevention
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13167—Redundant apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13333—Earth satellites
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1334—Configuration within the switch
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13341—Connections within the switch
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Electronic Switches (AREA)
- Studio Circuits (AREA)
- Transmitters (AREA)
- Radio Relay Systems (AREA)
Abstract
Matriz de conmutadores con dos posiciones cada una que permite transferir m señales entrantes a m salidas, estando la matriz destinada para soportar averías de bloqueo de los conmutadores, siendo el accionamiento de la matriz tal que todas las disposiciones de m señales entrantes sean posibles en m salidas, comprendiendo la matriz una matriz principal (20) y una matriz de recuperación (22, 221), comprendiendo la indicada matriz de recuperación un número de entradas y un idéntico número de salidas, siendo el indicado número de entradas y salidas de la indicada matriz de recuperación al menos igual al número más pequeño de las n y p, siendo n el número de entradas de la matriz principal, y p el número de salidas de la indicada matriz principal, caracterizada porque los conmutadores de la indicada matriz de recuperación están dispuestos y accionados de forma tal que la misma actúa como un simple conmutador del cual las entradas están constituidas por cualquier par (e''i, e''j) de entradas de la indicada matriz de recuperación y del cual las dos salidas están constituidas por las dos salidas (s'' i, s'' j) de la indicada matriz de recuperación que tienen el mismo rango que el indicado par de entradas, estando las otras entradas de la matriz de recuperación conectadas con las salidas del mismo rango de la indicada matriz principal y porque la indicada matriz de recuperación comprende un número de conmutadores (521,...52p) que es igual al número de entradas y de salidas de esta matriz montados de forma tal que la primera entrada (54 i) y la primera salida (56 i) del conmutador de rango i constituyan, respectivamente, la entrada y la salida de rango i de esta matriz de recuperación, estando la segunda entrada (58 i) de cada conmutador conectada con la segunda salida (60i+1) del conmutador de rango inmediatamente superior, y estando la segunda salida (601) del conmutador de rango 1 conectada con la segunda entrada (58p) del conmutador de rango n o p.
Description
Matriz de conmutadores binarios con tolerancia
de averías.
La invención se refiere a una matriz de
conmutadores con dos posiciones cada uno.
Una matriz, o red, de este tipo comprende n
entradas y p salidas. La misma permite maniobrar cualquier
disposición de m señales entrantes hacia el mismo número de
salidas. El control de la matriz es tal que todas las disposiciones
de las m señales entrantes sean posibles en m salidas. Los números n
y p pueden ser cualesquiera. Una matriz con p entradas y n salidas
tiene un estructura que se deduce por simetría de la de una matriz
con n entradas y p salidas. En estas condiciones, en lo que sigue,
se tratará de describir una matriz para la cual el número p de
salidas es al menos igual al número n de entradas.
Tales matrices se utilizan corrientemente en el
ámbito de las telecomunicaciones o en los ordenadores. Las mismas
están formadas por un conjunto de conmutadores con dos entradas y
dos salidas cada uno. Cada conmutador comprende dos posiciones; en
la primera posición, la primera entrada está conectada con la
primera salida y la segunda entrada está conectada con la segunda
salida; en la segunda posición, la primera entrada está conectada
con la segunda salida y la segunda entrada está conectada con la
primera salida.
Un ejemplo de matriz conocida con seis entradas
y seis salidas se representa en la figura 1.
En esta figura, cada conmutador 10 está
representado por un cuadrado con dos entradas e_{1}, e_{2} y dos
salidas s_{1}, s_{2}.
En la posición representada con líneas de trazo
continuo, e_{1} está conectada con s_{1} y e_{2} con s_{2}.
En la segunda posición, representada con líneas de trazo
interrumpido, e_{1} está conectada con s_{2} y e_{2} con
s_{1}.
Cuando un conmutador tiene avería, la matriz
puede no cumplir ya con su papel.
Para que una matriz pueda soportar una avería
del conmutador, es, generalmente, admitido prever un número de
conmutadores superior al número mínimo necesario.
Para realizar una matriz que soporte una avería
cualquiera de conmutador, se puede asociar con cada conmutador 10
un conmutador 12 en serie, como se ha representado en la figura 2.
Si el conmutador 10 permanece bloqueado en una posición, por
ejemplo correspondiente a las conexiones
e_{1}-s_{1} y e_{2}-s_{2},
el conmutador 12 permitirá, a pesar de todo, conectar a voluntad
e_{1} con s'_{1} o con s'_{2} y conectar e_{2} con s'_{2}
o con s'_{1}. Pero esta solución produce una duplicidad del número
de conmutadores y es por consiguiente costosa.
Por el contrario, cuando se busca limitar el
número de conmutadores en exceso, la topología de la red equipada
con conmutadores suplementarios debe determinarse caso por caso.
Esta determinación es larga y compleja cuando el número de entradas
y de salidas sobrepasa 4 ó 5.
La invención permite remediar este
inconveniente.
En la publicación de FUNAHASHI A ET AL:
"FAULT TOLERANCE OF THE TBSF (TANDEM BANYAN SWITCHING FABRICS) AND
PBSF (PILED BANYAN SWITCHING FABRICS)", IEICE TRANSACTIONS ON
INFORMATION AND SYSTEMS, vol. E79-D, no. 8, Agosto
1996, páginas 1180-1189, se asocia una matriz
suplementaria, o matriz de recuperación, que comprende un mismo
número de entradas y de salidas al menos igual al número n de
entradas de la matriz principal. Según la invención, los
conmutadores de la matriz suplementaria están dispuestos de forma
tal que esta actúa como un simple conmutador cuyas entradas están
constituidas por cualquier par de entradas de esta matriz de
recuperación y de las cuales las dos salidas están constituidas por
las dos salida de la matriz de recuperación que tienen el mismo
rango que el par de entradas, estando las otras entradas de la
matriz de recuperación conectadas con las salidas de mismo rango de
esta matriz.
En efecto, se ha observado que una avería de un
conmutador en la matriz principal tiene por único efecto que las
señales en dos salidas determinadas se permutan cuando se trata de
poner el conmutador bloqueado en la posición inoperante.
La matriz de recuperación tiene así un papel
mucho más sencillo que la matriz principal. La misma debe, en
efecto, poder realizar una conmutación en un número
teniendo los pares por valor:
mientras que la matriz principal
debe poder realizar al menos n! combinaciones. La matriz de
recuperación puede por consiguiente comprender un número más
reducido de conmutadores y su realización más
fácil.
La matriz de recuperación puede disponerse de
forma tal que sus entradas estén conectadas con las salidas de la
matriz principal. Se puede también disponer la matriz de
recuperación de forma tal que sus salidas estén conectas con las
entradas de la matriz principal. Si se prevén varias matrices de
reparación, estas se disponen, por ejemplo, en serie.
En variante, la matriz de recuperación está
dispuesta en el interior de la matriz principal de forma tal que
una entrada y una salida del mismo rango i de la matriz de
recuperación se intercalen en el trayecto de un conductor que
conduce una señal a una salida de rango determinado k_{i} de la
red principal, no intercalándose ningún otro par de entrada/salida
de la matriz de recuperación en el trayecto de la señal destinada a
la salida de rango k_{i} de la matriz principal.
Según la invención que permite minimizar al
máximo el número de conmutadores, se prevé una matriz de
recuperación con un número de conmutadores que es igual al número
de entradas y de salidas de esta matriz montados de la forma
siguiente:
la primera entrada y la primera salida del
conmutador de rango i constituyen, respectivamente, la entrada y la
salida de rango i de la matriz de recuperación;
la segunda entrada de cada conmutador está
conectada con la segunda salida del conmutador de rango
inmediatamente superior, y
la segunda salida del conmutador de rango 1 está
conectada con la segunda entrada del último conmutador.
En este modo de realización, la matriz de
recuperación permite corregir una avería de la matriz principal que
consiste en un bloqueo de un solo conmutador de esta matriz.
Si se desea hacer frente a averías más serias,
se recurrirá a varias matrices de reparación, siendo el número de
estas últimas igual al número máximo previsible de conmutadores que
pueden ser bloqueados simultáneamente.
La presente invención prevé una matriz de
conmutadores con dos posiciones permitiendo cada una transferir m
señales de entradas hacia el mismo número de salidas, siendo el
control de la matriz tal que todas las disposiciones de m señales
entrantes sean posibles sobre m salidas. Esta matriz comprende una
matriz principal y una matriz de recuperación que comprende un
mismo número de entradas y de salidas, estando los conmutadores de
esta matriz de recuperación dispuestos y controlados de forma tal
que actúa como un simple conmutador del cual las entradas están
constituidas por cualquier par de entradas de esta matriz de
recuperación y cuyas dos salidas están constituidas por las dos
salidas de esta matriz de recuperación que tienen el mismo rango que
el par de entradas, estando las otras entradas de la matriz de
recuperación conectadas con las salidas del mismo rango de esta
matriz.
El número de entradas y salidas de la matriz de
recuperación es al menos igual al más pequeño de los dos números n
y p, siendo n el número de entradas de la matriz principal y p su
número de salidas.
Según la invención, la matriz de recuperación
comprende un número de conmutadores que es igual al número de
entradas y de salidas de esta matriz montados de forma tal que la
primera entrada y la primera salida del conmutador de rango i
constituyan, respectivamente, la entrada y la salida de rango i de
esta matriz de recuperación, la segunda entrada de cada conmutador
está conectada con la segunda salida del conmutador de rango
inmediatamente superior, y la segunda salida del conmutador de
rango 1 está conectada con la segunda entrada del último
conmutador.
Según un modo de realización, los medios de
control de la matriz de recuperación son tales que los conmutadores
que corresponden al par de entradas y salidas a conmutar son
accionados en caso de avería.
Según un modo de realización, la matriz de
recuperación comprende p entradas y p salidas, estando sus p
entradas conectadas con las p salidas de la matriz principal.
Según un modo de realización, la matriz de
recuperación está dispuesta río arriba de la matriz principal,
estando sus n salidas conectadas con las n entradas de la matriz
principal.
Según un modo de realización, la matriz de
reparación está dispuesta en el interior de la matriz principal de
forma tal que una entrada y una salida del mismo rango i de esta
matriz de recuperación se intercalen en el trayecto de un conductor
que lleva una señal a una salida de rango determinado de la matriz
principal, no intercalándose ningún otro par de entrada/salida de
la matriz de recuperación en el trayecto de la señal destinado para
la salida del rango determinado de la matriz principal.
Según un modo de realización, la matriz
comprende un número de matrices de reparación igual al número máximo
previsible de conmutadores de la matriz principal que pueden ser
bloqueados simultáneamente.
Otras características y ventajas de la invención
aparecerán con la descripción de algunos de sus modos de
realización, siendo esta realizada haciendo referencia a los dibujos
adjuntos, en los cuales:
Las figuras 1 y 2, ya descritas, muestran
respectivamente una matriz de conmutadores y dos conmutadores en
serie,
Las figuras 3a, 3b y 3c son esquemas que
muestran tres montajes que combinan matrices de reparación con una
matriz principal,
La figura 4 es un esquema de un modo de
realización de matriz de recuperación con tres entradas y tres
salidas, que no forma parte de la invención,
La figura 5 es un esquema que muestra como una
matriz de recuperación con p+1 entradas y p+1 salidas puede
realizarse a partir de una matriz de recuperación con p entradas y
p salidas, que no forma parte de la invención,
La figura 6 es un esquema de una realización de
matriz de recuperación de orden p, que no forma parte de la
invención,
La figura 7 es un esquema de una realización de
una matriz de recuperación de orden 8, que no forma parte de la
invención, y
La figura 8 es un esquema del modo de
realización de la matriz de recuperación de orden p según la
invención.
En una matriz de conmutadores del tipo de la
representada en la figura 1, las únicas averías que, en la práctica,
pueden producirse son bloqueos de conmutador(es). Un
conmutador bloqueado transmite a sus salidas las señales aplicadas
en sus entradas pero no puede ya cumplir su función de maniobrado o
conmutación. Por ejemplo, si el conmutador 10 representado en la
figura 2 se bloquea en la posición representada, la entrada e_{1}
estará siempre conectada con la salida s_{1} y la entrada e_{2}
con la salida s_{2} y no será posible obtener la segunda
posición, es decir, la conexión de e_{1} con s_{2} y de e_{2}
con s_{1}.
Un bloqueo de un conmutador de la matriz se
traduce por el hecho de que, con relación al maniobrado esperado,
la conexión inoperante corresponde a una inversión de señales en dos
salidas de la matriz. Dicho de otro modo, si se acciona un
conmutador de forma tal que las señales de las entradas e_{r} y
e_{s} deben encontrarse en las salidas, respectivamente s_{i} y
s_{j}, y si el conmutador está bloqueado, las señales de las
entradas e_{r} y e_{s} se encontrarán de nuevo en las salidas,
respectivamente s_{j} y s_{i} (en lugar de encontrarse en las
salidas s_{i} y s_{j}).
En general, la matriz está asociada con un
dispositivo de control que permite accionar individualmente cada
conmutador y medios de control están previstos para comprobar que
cada uno de estos conmutadores ejerza correctamente su función. Por
ejemplo, una matriz de este tipo se utiliza en un satélite de
telecomunicación que comprende una pluralidad de antenas de
recepción y de re-emisión y la matriz sirve para
direccionar las señales de las antenas de recepción hacia las
antenas de re-emisión. En este caso, los
conmutadores son controlados a partir de la tierra o por un
programa a bordo del satélite, y cada conmutador envía a la tierra
una señal de control de la operación realizada.
Los conmutadores son, en general, de tipo
mecánico de forma que sean susceptibles de transmitir siempre
señales y que las averías que puedan producirse consistan solamente
en un bloqueo. Además, los conmutadores son habitualmente de una
gran fiabilidad de modo que la probabilidad de que varios
conmutadores se averíen simultáneamente es muy baja.
La invención consiste en asociar con la matriz
de conmutadores a proteger contra las averías, una matriz
suplementaria, o matriz de recuperación, que comprende el mismo
número de entradas y de salidas. Este número es igual al número p
de salidas de la matriz principal. También puede ser igual al número
n de entradas de la matriz principal. La matriz de recuperación
está dispuesta y controlada de forma tal que permita restablecer el
direccionado defectuoso. Dicho de otro modo, cuando un conmutador
de la matriz principal está bloqueado, la matriz de recuperación
restablece las conexiones correctas.
Así, en la figura 3a, la matriz principal 20
comprende n entradas, e_{1} a e_{n}, y p salidas s_{1} a
s_{p}, siendo p superior a n, y se han representado en esta figura
las entradas e_{r} y e_{s} así como las salidas s_{i} y
s_{j} que corresponden a las señales que atraviesan el conmutador
bloqueado. En el caso de esta figura 3a, se prevé una matriz de
recuperación 22 cuyas entradas tienen por referencias e'_{1} a
e'_{p} y las salidas por referencias s'_{1} a s'_{p.} En
ausencia de avería, la matriz 22 no realiza ningún direccionado; la
misma transmite la entrada e'_{1} a la salida s'_{1}, la entrada
e'_{2} a la salida s'_{2}, etc. Cuando un conmutador de la
matriz principal 20 está bloqueado, la matriz de recuperación 22 es
accionada de forma tal que, para la posición inoperante (es decir la
posición que no puede ser obtenida) del conmutador bloqueado de la
matriz 20, la entrada e'_{i} se conecta con la salida s'_{i} y
la entrada e'_{i} se conecta con la salida s'_{i}. Así, las
salidas s'_{1}, s'_{2}...s'_{i}...s'_{j}...s'_{p}
presentan señales correctamente direccionadas. El conjunto de la
matriz 20 y de la matriz de recuperación 22 constituye la matriz de
conmutación.
Si un conmutador de la matriz 22 de reparación
se avería, mientras que la matriz principal no presenta conmutador
que falle, entonces la matriz principal 20 es accionada para
corregir la avería que interviene en la matriz 22.
Si se desea poder hacer frente al fallo
simultáneo de varios conmutadores de la matriz principal 20, se
preverá un número de matrices de reparación suplementarias igual al
número máximo previsible de conmutadores que pueden averiarse
simultáneamente en la matriz principal.
Así, en la figura 3a, se ha representado una
segunda matriz de recuperación 22_{1} de la cual las entradas
e''_{1} a e''_{p} están conectadas con las salidas
respectivamente s'_{1}, s'_{p} de la matriz 22 y de la cual las
salidas s''_{1} a s''_{p} constituyen entonces las salidas
correctas. Esta segunda matriz de recuperación 22_{1} intervendrá
para invertir las señales de las salidas s_{u} y s_{v} que
corresponden a un bloqueo de otro conmutador de la matriz
principal, mientras que el primer conmutador permanece bloqueado.
Dicho de otro modo, en la posición inoperante de este otro
conmutador, la matriz 22_{1} conecta su entrada e''_{u} con su
salida s''_{v} y, a la inversa, su entrada e''_{v} con su salida
s''_{u}.
Como se ha representado en la figura 3b, es
posible disponer la (o las) matriz(ces) de reparación 22,
22_{1} en el interior de la matriz principal 20 a proteger contra
las averías. La conexión de la matriz 22 con la matriz 20 es tal
que se seleccionan p conductores en el interior de la matriz 20 para
los cuales deben siempre pasar p señales diferentes y se intercalan
las matrices 22 y 22_{1} en estos conductores. De forma más
precisa, la entrada y la salida de rango i de la matriz de
recuperación están dispuestas en el trayecto de la señal que debe
conducir a la salida del mismo rango i de la matriz principal.
La figura 3c muestra otro modo de realización en
el cual las matrices de reparación 22 y 22_{1} están dispuestas
río arriba de la matriz 20 a reparar. Esta realización permite
minimizar el número de entradas y de salidas (y por consiguiente de
conmutadores) de la matriz de recuperación.
Se describirá a continuación en relación con la
figura 4 un modo de realización de matriz de recuperación para una
matriz principal de tres salidas (si las entradas de la matriz de
recuperación están conectadas con las salidas de esta matriz) o con
tres entradas (si la matriz de recuperación está dispuesta río
arriba de la matriz principal).
Esta matriz de recuperación 24 comprende tres
conmutadores, respectivamente 26, 28_{3} y 30_{3}. La primera
entrada del conmutador 26 constituye la primera entrada e'_{1} de
la matriz 24. De igual modo, la primera salida del conmutador 26
constituye la primera salida s'_{i} de la matriz 24. Las dos
entradas del conmutador 28_{3} constituyen las entradas e'_{2}
y e'_{3} de la matriz 24. De forma análoga, las salidas del
conmutador 30_{3} constituyen las salidas s'_{2} y s'_{3} de
la matriz 24. La primera salida 28_{1} del conmutador 28_{3}
está conectada con la segunda entrada 26_{1} del conmutador 26. De
forma análoga, la segunda salida 26_{2} del conmutador 26 está
conectada con la primera entrada 30_{1} del conmutador 30_{3}.
Por último, la segunda salida 28_{2} del conmutador 28_{3} está
conectada con la segunda entrada 30_{2} del conmutador
30_{3}.
En ausencia de avería en la matriz principal 20,
los conmutadores se encuentran en la posición representada en la
figura, es decir que las entradas e'_{1}, e'_{2}, e'_{3} están
conectadas con las salidas, respectivamente, s'_{1}, s'_{2} y
s'_{3}.
Si la entrada e'_{1} debe conectarse con la
salida s'_{2} y la entrada e'_{2} con la salida s'_{1}, basta
con invertir la posición del conmutador 26 y dejar los conmutadores
28_{3} y 30_{3} en la posición representada.
Si la entrada e'_{1} debe estar conectada con
la salida s'_{3} y la entrada e'_{3} con la salida s'_{1}, se
coloca cada uno de los tres conmutadores 26, 28_{3} y 30_{3} en
la posición inversa a la representada en la figura 4.
Cuando se desea conectar e'_{2} a s'_{3} y
e'_{3} a s'_{2}, basta con posicionar el conmutador 28_{3} o
el conmutador 30_{3} en la segunda posición y dejar los otros dos
conmutadores en la posición representada.
La figura 5 muestra como una matriz de
recuperación con p+1 entradas (matriz de orden p+1) puede realizarse
a partir de una matriz de recuperación con p entradas (matriz de
orden p). A este respecto, se asocia con la matriz de recuperación
32 de orden p, dos conmutadores 28_{p+1} y 30_{p+1} montados,
con relación a la matriz 32, de la misma forma que están montados
los conmutadores 28_{3} y 30_{3} con relación al conmutador
26.
De forma más precisa: la primera salida 34_{1}
del conmutador 28_{p+1} está conectada con una entrada e'_{i}
(i puede ser seleccionado de forma arbitraria) de la matriz 32; la
salida s'_{i} de esta matriz 32 está conectada con la primera
entrada 36_{1} del conmutador 30_{p+1} y la segunda salida
34_{2} del conmutador 34 está conectada con la segunda entrada
36_{2} del conmutador 30_{p+1}.
En este caso, la entrada e'_{i} de la matriz
de orden p + 1 está constituida por una de las dos entradas del
conmutador 28_{p+1}, por ejemplo su primera entrada, y la segunda
entrada del conmutador 28_{p+1} constituye la entrada e'_{p+1}.
De igual modo, la salida s'_{i} de la matriz de orden p+1 está
constituida por la primera salida del conmutador 30_{p+1} (si la
primera entrada del conmutador 28_{p+1} constituye la entrada
e'_{i}). La segunda salida del conmutador 30_{p+1} constituye la
salida s'_{p+1} de la matriz de orden p+1.
El funcionamiento de esta matriz 31 de
reparación se deduce del funcionamiento de la matriz 24 con tres
entradas y tres salidas.
La matriz 40 de orden p que está representada en
la figura 6 se obtiene utilizando el procedimiento de montaje
descrito en relación con la figura 5, pero conectando cada vez la
última entrada e'_{p} de la matriz de orden p con la primera
salida 34_{1} del conmutador suplementario 28_{p+1} y,
conectando la última salida s'_{p} de la matriz de orden p con la
primera entrada 36_{1} del conmutador suplementario 30_{p+1}.
Se aprecia así que la primera salida 34_{1} del conmutador
28_{4} de la matriz de recuperación de orden 4 está conectada con
la entrada de rango 3 de la matriz de recuperación 24 de orden 3. De
igual modo, la primera entrada 36_{1} del conmutador 30_{4}
está conectada con la tercera salida de la matriz 24 de orden 3.
La figura 7 es un esquema que corresponde al
caso de una matriz de recuperación de orden 8.
Esta matriz 42 se realiza también a partir del
procedimiento descrito en relación con la figura 5. Sin embargo, en
este caso, se elige, cada vez, en la matriz de orden p, el rango i
de las entradas y salidas a las cuales están conectados los
conmutadores suplementarios 28_{p+1} y 30_{p+1} para que la
estructura sea equilibrada, es decir para que la gran mayoría de
las señales pase por el mismo número de conmutadores entre la
entrada y la salida correspondientes.
De este modo, partiendo de la matriz 24 de orden
3 con conmutadores 26, 28_{3} y 30_{3}, se pasa a la matriz de
orden 4 conectando los conmutadores 28_{4} y 30_{4},
respectivamente, con la primera entrada y con la primera salida de
la matriz 24 de orden 3.
Seguidamente, se utiliza cada una de las
entradas y de las salidas que permanecen disponibles de la matriz
de recuperación de orden 4 para conectar los pares de conmutadores
28_{5}, 30_{5}, 28_{6}, 30_{6}; 28_{7},30_{7} y
28_{8}, 30_{8}.
En el modo de realización de la invención que se
representa en la figura 8, se prevé un número de conmutadores que
es igual al número de entradas y de salidas de la matriz de
recuperación 50.
Cada conmutador 52_{i}, por ejemplo el
conmutador 52_{2}, presenta una primera entrada 54_{2} que
constituye la entrada de rango 2 de la matriz 50 y una primera
salida 56_{2} que constituye la salida de rango 2 de esta matriz
50. La segunda entrada 58_{2} del conmutador 52_{2} está
conectada con la segunda salida 60_{3} del conmutador 52_{3}
siguiente. La segunda salida 60_{2} del conmutador 58_{2} está
conectada con la segunda entrada 58_{1} del conmutador 52_{1}
de rango inferior. Por último, la segunda salida 60_{1} del
primer conmutador 52_{1} está conectada con la segunda entrada
58_{p} del último conmutador 52_{p}.
Los conmutadores se encuentran, en ausencia de
avería, en su primera posición, es decir aquella para la cual la
primera entrada 54_{i} está conectada con la primera salida
56_{j}.
Cuando se produce una avería en la matriz
principal, es necesario direccionar la señal aplicada a la entrada
54_{i} hacia la salida 56_{i+k} y direccionar la señal aplicada
a la entrada 54_{i+k} hacia la salida 56_{i}. A este respecto,
se colocan los conmutadores 52_{i} y 52_{i+k} en su segunda
posición.
Así, en el esquema representado en la figura 8,
los conmutadores 52_{1} y 52_{3} se encuentran en la segunda
posición, mientras que los otros conmutadores se encuentran en la
primera posición. En estas condiciones, la señal aplicada a la
entrada 56_{1} pasa por la segunda salida 60_{1} del conmutador
52_{3}, por la segunda entrada 58_{p} del conmutador 52_{p},
y por la segunda entrada del conmutador 52_{3} y conduce a la
primera salida 56_{3} del conmutador 52_{3}. De igual modo, la
señal aplicada a la entrada 54_{3} del conmutador 52_{3} pasa
por la segunda salida 60_{3} de este conmutador, y por la segunda
entrada 58_{1} del conmutador 52_{1} y conduce a la primera
salida 56_{1} del conmutador 52_{1}.
Aunque la mayoría de los ejemplos hayan sido
descritos para una conexión de la matriz de recuperación río debajo
de la matriz principal, se entiende que estos ejemplos son también
utilizables en el caso en que la matriz de recuperación esté
dispuesta río arriba. En este caso, esta matriz de recuperación
comprende n entradas y n salidas.
Claims (6)
1. Matriz de conmutadores con dos posiciones
cada una que permite transferir m señales entrantes a m salidas,
estando la matriz destinada para soportar averías de bloqueo de los
conmutadores, siendo el accionamiento de la matriz tal que todas
las disposiciones de m señales entrantes sean posibles en m
salidas, comprendiendo la matriz una matriz principal (20) y una
matriz de recuperación (22, 22_{1}), comprendiendo la indicada
matriz de recuperación un número de entradas y un idéntico número de
salidas, siendo el indicado número de entradas y salidas de la
indicada matriz de recuperación al menos igual al número más pequeño
de las n y p, siendo n el número de entradas de la matriz
principal, y p el número de salidas de la indicada matriz principal,
caracterizada porque los conmutadores de la indicada matriz
de recuperación están dispuestos y accionados de forma tal que la
misma actúa como un simple conmutador del cual las entradas están
constituidas por cualquier par (e'_{i}, e'_{j}) de entradas de
la indicada matriz de recuperación y del cual las dos salidas están
constituidas por las dos salidas (s'_{i}, s'_{j}) de la indicada
matriz de recuperación que tienen el mismo rango que el indicado
par de entradas, estando las otras entradas de la matriz de
recuperación conectadas con las salidas del mismo rango de la
indicada matriz principal y porque la indicada matriz de
recuperación comprende un número de conmutadores
(52_{1},...52_{p}) que es igual al número de entradas y de
salidas de esta matriz montados de forma tal que la primera entrada
(54_{i}) y la primera salida (56_{i}) del conmutador de rango i
constituyan, respectivamente, la entrada y la salida de rango i de
esta matriz de recuperación, estando la segunda entrada (58_{i})
de cada conmutador conectada con la segunda salida (60_{i+1}) del
conmutador de rango inmediatamente superior, y estando la segunda
salida (60_{1}) del conmutador de rango 1 conectada con la
segunda entrada (58_{p}) del conmutador de rango n o p.
2. Matriz según la reivindicación 1,
caracterizada porque los medios de accionamiento de la matriz
de recuperación son tales que los conmutadores que corresponden al
par de entradas y salidas a conmutar son accionados en caso de
avería.
3. Matriz según una cualquiera de las
reivindicaciones anteriores, caracterizada porque la matriz
de recuperación comprende p entradas y p salidas, estando sus p
entradas conectadas con las p salidas de la matriz principal.
4. Matriz según una cualquiera de las
reivindicaciones 1 ó 2, caracterizada porque la matriz de
recuperación está dispuesta río arriba de la matriz principal,
estando sus n salidas conectadas con las n entradas de la matriz
principal.
5. Matriz según una cualquiera de las
reivindicaciones 1 ó 2, caracterizada porque la matriz de
recuperación está dispuesta en el interior de la matriz principal
de forma tal que una entrada y una salida del mismo rango i de esta
matriz de recuperación se intercalen en el trayecto de un conductor
que lleva una señal a una salida de rango determinado de la matriz
principal, no intercalándose ningún otro par de entrada/salida de
la matriz de recuperación en el trayecto de la señal destinado a la
salida del rango determinado de la matriz principal.
6. Matriz según una cualquiera de las
reivindicaciones anteriores, caracterizada porque comprende
un número de matrices de reparación igual al número máximo
previsible de conmutadores de la matriz principal que pueden ser
bloqueados simultáneamente.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9815397 | 1998-12-07 | ||
| FR9815397A FR2790631B1 (fr) | 1998-12-07 | 1998-12-07 | Matrice de commutateurs a deux positions chacun |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2325607T3 true ES2325607T3 (es) | 2009-09-09 |
Family
ID=9533647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES99403035T Expired - Lifetime ES2325607T3 (es) | 1998-12-07 | 1999-12-06 | Matriz de conmutadores binarios con tolerancia de averias. |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6373151B1 (es) |
| EP (1) | EP1009173B1 (es) |
| AT (1) | ATE431045T1 (es) |
| CA (1) | CA2291513C (es) |
| DE (1) | DE69940839D1 (es) |
| ES (1) | ES2325607T3 (es) |
| FR (1) | FR2790631B1 (es) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9287062B2 (en) * | 2012-05-02 | 2016-03-15 | National Instruments Corporation | Magnetic switching system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| LU87976A1 (de) * | 1991-03-14 | 1992-04-15 | Siemens Ag | Dreistufige,zumindest gedoppelte atm-koppelanordnung |
| US5329520A (en) * | 1992-07-17 | 1994-07-12 | Alcatel Network Systems, Inc. | High-speed facility protection in a digital telecommunications system |
| GB2300088B (en) * | 1995-04-19 | 1999-06-16 | Northern Telecom Ltd | Telecommunications switches |
| US5790519A (en) * | 1995-10-26 | 1998-08-04 | Dsc Communications Corporation | Broadband digital cross-connect system architecture |
| US5754118A (en) * | 1996-03-25 | 1998-05-19 | Hughes Electronics Corporation | Internally redundant microwave switch matrix |
| US6087958A (en) * | 1997-07-14 | 2000-07-11 | Arzt; Lawrence J. | Multi-stage routing switchers with sequential and non-repetitive distributive circuit interconnections |
-
1998
- 1998-12-07 FR FR9815397A patent/FR2790631B1/fr not_active Expired - Fee Related
-
1999
- 1999-12-06 EP EP99403035A patent/EP1009173B1/fr not_active Expired - Lifetime
- 1999-12-06 ES ES99403035T patent/ES2325607T3/es not_active Expired - Lifetime
- 1999-12-06 CA CA002291513A patent/CA2291513C/fr not_active Expired - Fee Related
- 1999-12-06 DE DE69940839T patent/DE69940839D1/de not_active Expired - Lifetime
- 1999-12-06 US US09/455,489 patent/US6373151B1/en not_active Expired - Fee Related
- 1999-12-06 AT AT99403035T patent/ATE431045T1/de not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1009173A1 (fr) | 2000-06-14 |
| CA2291513C (fr) | 2003-10-14 |
| ATE431045T1 (de) | 2009-05-15 |
| FR2790631B1 (fr) | 2001-05-04 |
| EP1009173B1 (fr) | 2009-05-06 |
| CA2291513A1 (fr) | 2000-06-07 |
| FR2790631A1 (fr) | 2000-09-08 |
| US6373151B1 (en) | 2002-04-16 |
| DE69940839D1 (de) | 2009-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4605928A (en) | Fault-tolerant array of cross-point switching matrices | |
| US3851105A (en) | Time division switching network employing space division stages | |
| US6567576B2 (en) | Optical switch matrix with failure protection | |
| WO2004066107A2 (en) | Method and apparatus for digital subscriber line access multiplexer stacking | |
| US3906164A (en) | Digital switching networks with feed-back link for alternate routing | |
| JPH05103005A (ja) | Ａｔｍセルフ・ルーテイングスイツチングマトリツクス回路網 | |
| US5212587A (en) | Binary tree switching network | |
| US6603736B1 (en) | Communication device for transmitting message signals | |
| ES2325607T3 (es) | Matriz de conmutadores binarios con tolerancia de averias. | |
| ES2222720T3 (es) | Bus de datos para varios abonados. | |
| US7473851B2 (en) | Cross-connecting by permutations using configurable printed circuits | |
| AU739406B2 (en) | Communication device for the transmission of message signals | |
| US7210069B2 (en) | Failure recovery in a multiprocessor configuration | |
| KR100651372B1 (ko) | 크로스 포인트 스위치를 이용하여 스태킹을 형성하기 위한기가비트 이더넷의 네트웍 스위치 시스템 및 이를 이용한스위칭 설정 방법 | |
| US7009986B2 (en) | Network apparatus | |
| US20020159681A1 (en) | Protected optical crossconnect | |
| US6965561B1 (en) | Terminal multiplexer structure | |
| JP2837038B2 (ja) | パケット交換装置の回線対応部 | |
| JPH06311227A (ja) | Ｎ＋１冗長構成の切替装置 | |
| KR100565823B1 (ko) | 이동통신용 디지털 광중계기의 광스위치 절체시 복구 장치및 그 방법 | |
| JPS598498A (ja) | 駆動制御装置の負荷駆動線切離し方式 | |
| JP3605294B2 (ja) | スイッチ装置 | |
| WO1999022458A1 (en) | Protection switching system | |
| JP3465212B2 (ja) | 分散形時分割通話路方式 | |
| JPH07131265A (ja) | マルチポート増幅器 |