ES2283034T3 - Metodo y aparato de descodificacion. - Google Patents

Abstract

LA INVENCION SE REFIERE A UN METODO Y APARATO DE CODIFICACION Y UN METODO Y APARATO DE DESCODIFICACION EN EL CUAL SE DISMINUYE EL VOLUMEN DE LA INFORMACION DESCODIFICADA Y EN EL CUAL LAS OPERACIONES DE CODIFICACION Y DESCODIFICACION SE REALIZAN CON UN MENOR VOLUMEN DE PROCESO Y UNA MENOR CAPACIDAD DE MEMORIA INTERMEDIA. EL APARATO INCLUYE UN CIRCUITO DIVISOR DE SEÑALES DE BAJO ALCANCE (261G, 261H) PARA SEPARAR LOS COMPONENTES DE SEÑALES DE BAJO ALCANCE (260C, 260D) DE LAS SEÑALES DE LOS CANALES L Y R (260A, 260B) CONVERTIDAS POR UN CIRCUITO TRANSFORMADOR EN COMPONENTES DE SEÑALES ESPECTRALES, Y UN CIRCUITO SINTETIZADOR DE CANALES (261E) PARA SINTETIZAR COMPONENTES DE SEÑALES DE LOS CANALES (L+R) A PARTIR DE LOS COMPONENTES DE SEÑALES ESPECTRALES DE LOS CANALES L Y R (260C, 260D). EL APARATO TAMBIEN INCLUYE UN CIRCUITO SEPARADOR DE SEÑALES DE ALTO ALCANCE (261F) PARA SEPARAR LOS COMPONENTES DE SEÑALES DE ALTO ALCANCE (260H) DE LOS COMPONENTES DE SEÑALES DE LOS CANALES (L+R) (260A, 260B), UNCIRCUITO DE CODIFICACION DE COMPONENTES DE SEÑALES (261J, 261K) PARA CODIFICAR POR COMPRESION COMPONENTES DE SEÑALES DE BAJO ALCANCE Y UN CIRCUITO DE CODIFICACION DE COMPONENTES DE SEÑALES (261I) PARA CODIFICAR POR COMPRESION LA INFORMACION DE COEFICIENTES DE NORMALIZACION OBTENIDA ACERCA DE LA NORMALIZACION DE LOS COMPONENTES DE SEÑALES DE ALTO ALCANCE DE LOS CANALES (L+R).

Description

Método y aparato de descodificación.

Antecedentes de la invención Campo de la invención

Esta invención se refiere a un método y aparato de descodificación para descodificar señales acústicas multicanal.

Descripción de la técnica relacionada

Hasta ahora se ha propuesto un soporte de grabación capaz de grabar señales tales como la información acústica codificada o la información musical (denominadas audioseñales en lo sucesivo), tal como un disco magnetoóptico. Entre los métodos para la codificación de gran rendimiento de las audioseñales hay una denominada codificación por transformada que es un método divisor del espectro de frecuencia en bloques para transformar una señal en el dominio de tiempo en señales en el dominio de frecuencia por transformada ortogonal y codificar los componentes espectrales desde una banda de frecuencias a otra, y un método de codificación en subbandas que es un método divisor del espectro de frecuencias sin bloques para dividir las audioseñales en el dominio de tiempo en bandas plurales de frecuencias sin bloques y codificar las señales resultantes de las bandas de frecuencias. También es conocida una técnica de codificación de gran rendimiento que es una combinación de la codificación en subbandas y la codificación por transformada, en cuyo caso las señales en el dominio de tiempo son divididas en bandas plurales de frecuencias por codificación en subbandas y las señales de bandas resultantes son transformadas ortogonalmente en componentes espectrales que son codificadas de banda a banda.

Entre los filtros antes mencionados está un denominado filtro especular en cuadratura (QMF: Quadrature Mirror Filter) como se trata en "Codificación digital de la voz en subbandas" de R.E. Crochiere, 1976, Revista Técnica de Bell Systems, Volumen 55, Nº 8, 1976. Este filtro especular en cuadratura (QMF) divide el espectro de frecuencias en dos bandas de anchuras de banda iguales y está caracterizado porque la denominada distorsión de alias no es producida al sintetizar subsiguientemente las bandas divididas. La técnica de dividir el espectro de frecuencias es tratada en "Filtros en cuadratura polifásicos. Una técnica nueva de codificación en subbandas", de Joseph H. Rothweiler, ICASSP (Internacional Conference on Acoustics, Speech and Signal Processing) 83, BOSTON. Este filtro en cuadratura polifásico está caracterizado porque la señal puede ser dividida en un momento en bandas plurales de igual anchura de
banda.

Entre las técnicas antes mencionada para transformada ortogonal está una técnica tal en la que una audioseñal de entrada es convertida en un bloque en cada tiempo unitario prefijado, tal como cada cuadro, y la transformada discreta de Fourier (DFT: discrete Fourier transform), la transformada cosinusoidal discreta (DCT: discrete cosine transform) o la transformada cosinusoidal discreta modificada (modified DCT) es aplicada a cada bloque para convertir las señales desde el eje de tiempo al eje de frecuencia. Discusiones de la transformada cosinusoidal discreta modificada (MDCT) son halladas en "Codificación en subbandas/por transformada usando batería de filtros basada en la supresión de distorsión de alias en el dominio de tiempo" de J.P. Princen y A.B. Bradley, ICASSP 1.987.

Si la transformada discreta de Fourier (DFT) o la transformada cosinusoidal discreta (DCT) antes mencionada es usada como un método para transformar las señales de formas de ondas en señales espectrales, y la transformada es aplicada basada en un bloque de tiempo compuesto por M muestras, M datos de número real independientes son obtenidos. Se observa que, para reducir las distorsiones de uniones entre bloques de tiempo, un bloque de tiempo dado es superpuesto usualmente en M1 muestras con ambos bloques vecinos, y M datos de número real como media son cuantificados y codificados en transformada discreta de Fourier (DFT) o transformada cosinusoidal discreta (DCT) para (M-M1) muestras. Estos M datos de número real son los que son cuantificados y codificados subsiguientemente.

Por otra parte, si la transformada cosinusoidal discreta modificada (MDCT) antes mencionada es usada como un método para transformada ortogonal, M datos de número real independientes son obtenidos a partir de 2M muestras superpuestas con M muestras de ambos bloques de tiempo vecinos. Así, en transformada cosinusoidal discreta modificada (MDCT), M datos de número real como media son obtenidos para M muestras y son cuantificados y codificados subsiguientemente. Un dispositivo descodificador añade elementos de formas de ondas obtenidos en la transformada inversa en cada bloque a partir de los códigos obtenidos por transformada cosinusoidal discreta modificada (MDCT) con interferencia para reconstruir las señales de formas de ondas.

En general, si un bloque de tiempo para transformada es alargado, la resolución de frecuencia del espectro es mejorada tal que la energía de señal es concentrada en componentes especificados de frecuencias. Por tanto, usando la transformada cosinusoidal discreta modificada (MDCT) en la que, superponiendo con una mitad de cada uno de ambos bloques vecinos, la transformada es llevada a cabo con longitudes grandes de bloques, y en la que el número de las señales espectrales resultantes no es aumentado más allá del número de las muestras de tiempo originales, la codificación puede ser llevada a cabo con rendimiento mayor que si se usa la transformada discreta de Fourier (DFT) o la transformada cosinusoidal discreta (DCT). Además, como los bloques vecinos tienen superposición suficientemente larga entre sí, la distorsión entre bloques de las señales de formas de ondas puede ser reducida. Sin embargo, si se aumenta la longitud de bloque de transformada para transformada, más área de trabajo es necesaria para la transformada, dificultando así la reducción en tamaño de los medios reproductores. En particular, el uso de un bloque largo de transformada en un instante cuando es difícil aumentar el grado de integración de un semiconductor debería ser evitado puesto que esto aumenta el coste de fabricación.

Cuantificando señales divididas en bandas plurales de frecuencias por un filtro o transformada ortogonal, la banda de frecuencias en la que ocurre el ruido de cuantificación puede ser controlada de modo que la codificación puede ser conseguida con mayor rendimiento psicoacústico aprovechando características acústicas tales como los efectos de enmascaramiento. Si los componentes de señal son normalizados con los valores máximos de los valores absolutos de los componentes de señal en las bandas respectivas, la codificación puede ser conseguida con rendimiento todavía mayor.

Como la banda de frecuencias se ensancha en el caso de cuantificar los componentes de frecuencias, obtenidas al dividir el espectro de frecuencias, es conocido dividir el espectro de frecuencias de tal manera que tenga en cuenta las características psicoacústicas del sistema auditivo humano. Específicamente, las audioseñales son divididas en una pluralidad de, tal como 25, bandas que usan anchuras de bandas que aumentan con la frecuencia creciente. Estas bandas son conocidas como bandas críticas. Al codificar los datos basados en bandas, la codificación es llevada a cabo por asignación fija o adaptable de bits sobre la base de bandas. Al codificar los datos de coeficientes obtenidos por procesamiento de transformada cosinusoidal discreta modificada (MDCT) por asignación de bits como se describió antes, la codificación es por un número adaptable de asignación de bits para coeficientes de transformada cosinusoidal discreta modificada (MDCT) basados en bandas obtenidos por procesamiento de transformada cosinusoidal discreta modificada (MDCT) basado en bloques. Como estas técnicas de asignación de bits, son conocidas las dos técnicas siguientes.

Por ejemplo, en "Codificación por transformada adaptable de señales de voz" de R. Zelinsky y P. Noll, y en "Memorias del IEEE de Acústica, Voz y Procesamiento de Señales", volumen ASSP-25, nº 4, Agosto de 1.977, la asignación de bits es realizada sobre la base de la magnitud de las señales basadas en bandas. Con este sistema, el espectro de ruido de cuantificación resulta horizontal, tal que el ruido de cuantificación es minimizado. Sin embargo, la sensación de ruido real no es psicoacústicamente óptima porque el efecto de enmascaramiento psicoacústico no es aprovechado.

En una publicación ICASSP 1.980, "El codificador en bandas críticas. Codificación digital de las exigencias perceptivas del sistema auditivo, M.A. Krasner, Instituto de Tecnología de Massachussets", el mecanismo de enmascaramiento psicoacústico es usado para determinar una asignación fija de bits que produce la relación señal/ruido necesaria para cada banda crítica. Sin embargo, si esta técnica es usada para medir características de una entrada de onda sinusoidal, se obtienen resultados no óptimos debido a la asignación fija de bits entre las bandas críticas.

Para superar estos problemas, se ha propuesto un dispositivo codificador de gran rendimiento en el que una porción del número total de bits utilizables para asignación de bits es usada para un modelo de asignación fija de bits prefijado desde un bloque pequeño a otro, y la porción restante es usada para asignación de bits dependiente de las amplitudes de señales de los bloques respectivos, y en el que la relación de división de números de bits entre la asignación fija de bits y la asignación de bits dependiente de las amplitudes de señales es hecha dependiente de una señal relacionada con una señal de entrada, tal que la relación de división de números de bits para la asignación fija de bits se hace mayor cuanto más uniforme es el espectro de señal.

Esta técnica mejora significativamente la relación señal/ruido en general asignado más bits a un bloque que incluye un espectro de señal particular que exhibe energía concentrada de señal, como en el caso de una entrada de onda sinusoidal en la que las energías de señal están concentradas en componentes especificados de señal espectral. Usando las técnicas anteriores, para mejorar las características de relación señal/ruido, no solo los valores medidos son aumentados sino también el sonido como es percibido por el oyente es mejorado en calidad de señal, porque el sistema auditivo humano es sensible a señales que tienen componentes espectrales agudos.

Diversas técnicas diferentes de asignación de bits han sido propuestas, y un modelo que simula el mecanismo auditivo humano también se ha hecho más complicado, tal que rendimiento de codificación perceptivamente superior puede ser conseguido suponiendo que la capacidad del dispositivo codificador es mejorada correspondientemente.

En estas técnicas, la práctica habitual es hallar valores de referencia de número real para asignación de bits, realizando las características de relación señal/ruido como son halladas por cálculos lo más exactamente posible y usar valores de números enteros que se aproximan a los valores de referencia como números de bits asignados.

Para construir una cadena de código real, es suficiente si la información de precisión (finura) de cuantificación y la información de coeficientes de normalización son codificadas con números prefijados de bits, desde una banda de normalización/cuantificación a otra, y los componentes de señales espectrales normalizados y cuantificados son codificados. En la norma ISO (ISO/IFC 11172-3: 1993 (E), 1.993) se describe un sistema de codificación de gran rendimiento en el que los números de bits que representan la información de precisión de cuantificación son dispuestos a fin de ser diferentes de una banda a otra. Específicamente, el número de bits que representa la información de precisión de cuantificación es dispuesto a fin de ser reducido con la frecuencia aumentada.

También es conocido un método para determinar la información de precisión de cuantificación en el dispositivo descodificador a partir de, por ejemplo, la información de coeficientes de normalización. Como la relación entre la información de coeficientes de normalización y la información de precisión de cuantificación es fijada en el momento de disponer la norma, resulta imposible introducir el control de precisión de cuantificación basado en un modelo psicoacústico más avanzado en el futuro. Además, si hay una anchura en la relación de compresión a ser realizada, resulta necesario disponer la relación entre la información de coeficientes de normalización y la relación de precisión de cuantificación desde una relación de compresión a otra.

También es conocido un método de usar códigos de longitud variable para codificación para la realización de codificación más eficiente de componentes cuantificados de señales espectrales, como se describe en "Un método para construcción de códigos de redundancia mínima" de D.A. Huffman, en Actas del Institute of Radio Engineers (IRE), 40, página 1.098 (1.952).

En la Publicación de Patente Internacional WO 94/28633, abierta a consulta por el público, del presente cesionario, se describe un método para separar los componentes tonales perceptivamente críticos, o sea los componentes de señal que tienen la energía de señal concentrada en la proximidad de una frecuencia especificada, de las señales espectrales, y codificar los componentes de señal separadamente de los componente espectrales restantes. Esto permite que las audioseñales sean codificadas eficientemente con una gran relación de compresión sin deteriorar sustancialmente la calidad psicoacústica del sonido.

Las técnicas de codificación antes descritas pueden ser aplicadas a canales respectivos de señales acústicas construidas por canales plurales. Por ejemplo, las técnicas de codificación pueden ser aplicadas a cada uno del canal izquierdo, asociado con un altavoz izquierdo, y del canal derecho asociado con un altavoz derecho. Se conoce que los canales L (izquierdo) y R (derecho) de las audioseñales están correlacionados entre sí tal que esta correlación puede ser usada para realizar la codificación con un rendimiento mayor. Por ejemplo, en la publicación "Codificación perceptiva por transformada de señales estéreo de banda ancha" de James D. Johnston, ICASSP89, procesamiento de imágenes (1.993 a 1.995), se describe una técnica de tomar una suma y una diferencia de los canales L (izquierdo) y R (derecho) de entrada, convertir estas en señales espectrales, hallar una curva de enmascaramiento a partir del espectro de la suma y cuantificar el espectro de la suma y el de la diferencia usando la curva de enmascaramiento para conseguir la codificación. Como en general ocurre frecuentemente que las señales de canal L son similares que las señales de canal R, el nivel de señal del canal correspondiente a (L-R) es bastante bajo tal que puede ser codificado con un número relativamente pequeño de bits. Un mérito secundario de esta técnica es que las señales monoaurales pueden ser reproducidas reproduciendo solo las señales del canal correspondiente a (L+R).

En la norma ISO (ISO/IEC 11172-3: 1993 (E), 1.993), se describe un sistema en el que los canales L y R son divididos por un filtro, ambas señales de canales L y R o las señales de canales correspondientes a (L+R) y (L-R) son codificadas para las bandas de la frecuencia inferior y en las que solo los coeficientes de normalización de cada banda con la frecuencia superior son codificados separadamente para ambos canales.

Con el método para codificar el canal correspondiente a (L+R) y el canal correspondiente a (L-R) en todo el espectro, las señales de los dos canales necesitan ser codificadas aunque uno de los canales sea de nivel bajo de señal. Esto fija un límite para mejorar el rendimiento de compresión por codificación. Si solo los coeficientes de normalización son codificados para el lado de margen alto, es necesario un número significativo de bits al codificar los coeficientes de normalización para todo el espectro de frecuencias.

Además, en la técnica anterior, operaciones de transformada y transformada inversa son necesarias para codificar y descodificar las señales de todo el espectro de cada uno de dos canales, aumentando así el volumen de la memoria intermedia usada para el almacenamiento transitorio de datos.

Ambos documentos WO95/30286 y US 5.539.829 describen técnicas de codificación que combinan los componentes correspondientes de una pluralidad de canales de modo que solo una señal compuesta es transmitida por subbanda.

Sumario de la invención

Un objeto de la presente invención es proporcionar un método y aparato de descodificación como se define en las reivindicaciones adjuntas.

Descripción breve de los dibujos

La Figura 1 es un esquema de bloques de circuito que muestra una estructura ilustrativa de una aparato grabador/reproductor.

La Figura 2 es un esquema de bloques de circuito que muestra una estructura ilustrativa de un circuito codificador.

La Figura 3 es un esquema de bloques de circuito que muestra una estructura ilustrativa de un circuito codificador de componentes de señal.

La Figura 4 es un esquema de bloques de circuito que muestra una estructura ilustrativa de un circuito de transformada.

La Figura 5 es un esquema de bloques de circuito que muestra una estructura ilustrativa de un circuito descodificador.

La Figura 6 es un esquema de bloques de circuito que muestra una estructura ilustrativa de un circuito de transformada inversa.

La Figura 7 es un esquema de bloques de circuito que muestra una estructura ilustrativa de un circuito codificador de componentes de señal.

La Figura 8 ilustra un método básico de codificación.

La Figura 9 ilustra la estructura de una cadena de código de un cuadro codificado por el método básico de codificación.

La Figura 10 muestra un ejemplo de disponer los canales L y R de cuadro a cuadro.

La Figura 11 muestra un ejemplo de disponer el canal (L+R)/2 para un cuadro.

La Figura 12 ilustra un método de codificación en el que los componentes de señal son divididos en componentes tonales y de ruido y se codifican las señales resultantes.

La Figura 13 ilustra la estructura de una cadena de código codificada por el método de codificación de dividir los componentes de señal en componentes tonales y de ruido y codificar las señales resultantes.

La Figura 14 es un esquema de bloques de circuito que muestra una estructura ilustrativa de un circuito codificador de componente de señal configurado para dividir los componentes de señal en componentes tonales y de ruido y codificar las señales resultantes.

La Figura 15 es un esquema de bloques de circuito que muestra una estructura ilustrativa de un circuito descodificador de componentes de señal configurado para descodificar una cadena de código obtenida al dividir los componentes de señal en componentes tonales y de ruido y codificar las señales resultantes.

La Figura 16 es un esquema de bloques de circuito que muestra una estructura esquemática de un circuito codificador configurado para codificar un canal (L+R)/2 y un canal (L-R)/2.

La Figura 17 es un esquema de bloques de circuito que muestra una estructura esquemática de un circuito descodificador para descodificar una cadena de código obtenida al codificar el canal (L+R)/2 y el canal (L-R)/2.

La Figura 18 es un esquema de bloques de circuito que muestra la estructura esquemática de un circuito codificador configurado para codificar los canales L y R en el lado de margen bajo y para codificar el canal (L+R)/2 en el lado de margen alto.

La Figura 19 es un esquema de bloque de circuito que muestra una estructura ilustrativa de un circuito codificador de componentes de señal de tipo A de la Figura 18.

La Figura 20 es un esquema de bloques de circuito que muestra una estructura ilustrativa de un circuito codificador de componentes de señal de tipo B de la Figura 18.

La Figura 21 ilustra las estructura de una cadena de código obtenida al codificar los canales L y R en el lado de baja frecuencia y al codificar el canal (L+R)/2 en el lado de alta frecuencia.

La Figura 22 es un esquema de bloques de circuito que muestra la estructura esquemática de un circuito codificador configurado para codificar los canales L y R en el lado de baja frecuencia y para codificar el canal (L+R)/2 en el lado de alta frecuencia.

La Figura 23 es un esquema de bloques de circuito que muestra la estructura esquemática de un circuito codificador configurado para codificar los canales L y R en el lado de baja frecuencia y para codificar las señales comunes para los canales L y R en el lado de alta frecuencia.

La Figura 24 es un esquema de bloques de circuito que muestra una estructura ilustrativa de un circuito codificador de componentes de señal del circuito codificador de la Figura 23.

La Figura 25 es un organigrama para ilustrar un ejemplo de procesamiento del circuito de control del circuito codificador de la Figura 23.

La Figura 26 ilustra la estructura de una cadena de código obtenida al codificar los canales L y R en el lado de baja frecuencia y al codificar las señales comunes para los canales L y R en el lado de alta frecuencia.

La Figura 27 es un esquema de bloques de circuito que muestra la estructura de un circuito descodificador configurado para descodificar una cadena de código obtenida al codificar los canales L y R en el lado de baja frecuencia y al codificar las señales comunes para los canales L y R en el lado de alta frecuencia.

La Figura 28 es un esquema de bloque de circuito que muestra la estructura esquemática de un circuito codificador configurado para codificar los canales L y R en el lado de baja frecuencia y para codificar las señales comunes para los canales L y R en el lado de alta frecuencia.

La Figura 29 es un esquema de bloques de circuito que muestra la estructura de un circuito descodificador configurado para descodificar una cadena de código obtenida al codificar los canales L y R en el lado de baja frecuencia y al codificar las señales comunes para los canales L y R en el lado de alta frecuencia.

La Figura 30 es un esquema de bloques de circuito que muestra una estructura esquemática de un circuito descodificador según una realización modificada configurada para descodificar una cadena de código obtenida al codificar tal que los canales L y R en el lado de margen alto difieren entre sí en el nivel de
señal.

La Figura 31 es un organigrama que muestra el flujo de procesamiento del método en el que un circuito de decisión de ponderación del circuito descodificador de la Figura 30 determina los parámetros de ponderación.

La Figura 32 es un esquema de bloques de circuito que muestra la estructura esquemática de un circuito codificador en el que los canales (L+R)/2 y (L-R)/2 son codificados en el lado de margen bajo y las señales comunes de los canales L y R y los parámetros de ponderación son codificados en el lado de margen alto.

La Figura 33 es un organigrama que muestra el flujo de procesamiento del método en el que un circuito de decisión de ponderación del circuito codificador de la Figura 32 determina los parámetros de ponderación.

La Figura 34 ilustra la estructura de una cadena de código en el caso de que los canales (L+R)/2 y (L-R)/2 son codificados en el lado de margen bajo y las señales comunes de los canales L y R y los parámetros de ponderación son codificados en el lado de margen alto.

La Figura 35 es un esquema de bloques de circuito que muestra la estructura esquemática de un circuito descodificador en el que los canales (L+R)/2 y (L-R)/2 son codificados en el lado de margen bajo y las señales comunes de los canales L y R y los parámetros de ponderación son codificados en el lado de margen alto.

La Figura 36 es un organigrama que ilustra el flujo de procesamiento de un circuito calculador de coeficientes de ponderación del circuito descodificador de la Figura 35.

La Figura 37 es un esquema de bloques de circuito para ilustrar la estructura esquemática de un circuito codificador que tiene cuatro bandas separadas.

La Figura 38 es un esquema de bloques de circuito para ilustrar la estructura esquemática de un circuito descodificador que tiene cuatro bandas separadas.

Descripción de realizaciones preferidas

Refiriéndose a los dibujos, se explicarán con detalle realizaciones preferidas de la presente invención.

La Figura 1 muestra la estructura esquemática de un aparato grabador/reproductor de datos comprimidos.

En el aparato grabador/reproductor de datos comprimidos mostrado en la Figura 1, un disco magnetoóptico 1 girado por un motor (M) 51 de eje es usado como un soporte de grabación. Durante la grabación de datos en el disco magnetoóptico 1, un campo magnético modulador correspondiente a los datos de grabación es aplicado por una cabeza magnética 54, cuando el haz de luz láser es iluminado, por ejemplo, por una cabeza óptica 53, por medio de realizar la denominada grabación por modulación de campo magnético para grabar datos a lo largo de una pista de grabación del disco magnetoóptico 1. Durante la reproducción, la pista de grabación del disco magnetoóptico 1 es seguida por la luz láser mediante una cabeza óptica 53 para reproducción fotomagnética de datos.

La cabeza óptica 53 está formada por una fuente de luz láser, tal como un diodo láser, componentes ópticos tales como una lente de colimador, un objetivo, un divisor de haz de polarización y una lente cilíndrica. Esta cabeza óptica 53 está montada enfrentada a la cabeza magnética 54 por vía del disco magnetoóptico 1. Cuando se graban datos en el disco magnetoóptico 1, la cabeza magnética 54 es excitada por un circuito 66 excitador de cabeza magnética de un sistema de grabación, como se explica posteriormente, para aplicar el campo magnético modulador correspondiente a los datos de grabación, al mismo tiempo que el haz de luz láser es iluminado sobre una pista objetivo del disco magneticoóptico 1 por la cabeza óptica 53 por medio de realizar la grabación termomagnética de acuerdo con el sistema modulador de campo magnético. Por otra parte, la cabeza óptica 53 detecta la luz reflejada de la luz láser que ilumina la pista objetivo para detectar el error de enfoque por el método astigmático y para detectar el error de enfoque por el método en contrafase (push-pull). Para reproducir datos desde el disco magnetoóptico 1, la cabeza óptica 53 detecta los errores de enfoque y los errores de seguimiento, al mismo tiempo que detecta la diferencia en el ángulo de polarización (ángulo de rotación de Kerr), desde la pista objetivo, de la luz láser para generar señales de reproducción.

Una salida de la cabeza óptica 53 es suministrada a un circuito 55 de radiofrecuencia (RF) que extrae las señales de error de enfoque y la señales de error de seguimiento de la salida de la cabeza óptica 53 para suministrar las señales extraídas a un circuito 56 de servocontrol, mientras convierte las señales de reproducción en una señal de dos niveles que es suministrada a un descodificador 71 del sistema reproductor.

El circuito 56 de servocontrol está formado, por ejemplo, por un circuito de servocontrol de enfoque, un circuito de servocontrol de seguimiento, un circuito de servocontrol de motor de eje y un circuito de servocontrol de paso. El circuito de servocontrol de enfoque controla el enfoque del sistema óptico de la cabeza óptica 53 para reducir a cero las señales de error de enfoque, mientras que el circuito de servocontrol de seguimiento controla el seguimiento del sistema óptico de la cabeza óptica 53 para reducir a cero las señales de error de seguimiento. El circuito de servocontrol de motor de eje controla el motor 51 de eje de modo que el disco magnetoóptico 1 será girado a una velocidad de rotación prefijada, tal como a una velocidad lineal prefijada. El circuito de servocontrol de paso también mueve la cabeza óptica 53 y la cabeza magnética 54 a una posición de la pista objetivo en el disco magnetoóptico 1, designada por un controlador 57 del sistema. El circuito 56 de servocontrol, que realiza estas diversas operaciones de control, envía la información que especifica los estados de funcionamiento de los diversos componentes controlados por el circuito 56 de servocontrol al controlador 57 del sistema.

Al controlador 57 del sistema están conectadas una unidad operativa 58 de entrada por teclas y una unidad 59 de presentación visual. El controlador 57 del sistema supervisa el sistema de grabación y el sistema de reproducción mediante la información de entrada operativa procedente de la unidad 58 de entrada por teclas. El controlador 57 del sistema también supervisa la posición de grabación o la posición de reproducción en la pista de grabación seguida por la cabeza óptica 53 y la cabeza magnética 54, basado en la información de dirección basada en sector reproducida por el temporizador de encabezamiento o datos de subcódigo Q procedentes de la pista de grabación del disco magnetoóptico 1. El controlador 57 del sistema también realiza el control de exhibir el tiempo de reproducción en la unidad 59 de presentación visual basado en la relación de compensación de datos del dispositivo grabador/reproductor de datos comprimidos y la información de posición de reproducción en la pista de grabación.

Para la exhibición del tiempo de reproducción, la información de dirección basada en sector (información de tiempo absoluto), reproducida por los datos de encabezamiento o los datos de subcódigo Q desde la pista de grabación del disco magnetoóptico 1, es multiplicada por la inversa de la relación de compresión de datos, tal como 4 para la compresión de 1/4, para hallar la información de tiempo real que es exhibida en la unidad 59 de presentación visual. Para grabación, si la información de tiempo absoluto es pregrabada (preformateada) en la pista de grabación de, por ejemplo, un disco magnetoóptico, la información de tiempo absoluto preformateada puede ser leída y multiplicada por la inversa de la relación de compresión de datos para exhibir la posición actual en términos del tiempo real de grabación.

En este sistema de grabación del dispositivo grabador/reproductor de disco, una audioseñal analógica A_{in} de entrada en un terminal 60 de entrada es suministrada por vía de un filtro 61 de paso bajo a un convertidor analógico/digital (A/D) 62 que entonces cuantifica la audioseñal analógica A_{IN} de entrada. La audioseñal digital procedente del convertidor analógico/digital 62 es suministrada a un codificador 63 de codificación por transformada adaptable (ATC: Adaptive Transform). La audioseñal digital D_{IN} de entrada procedente del terminal 67 de entrada es suministrada por vía de un circuito (entrada digital) 68 de interfaz de entrada digital al codificador 63 de codificación por transformada adaptable (ATC). El codificador 63 de codificación por transformada adaptable (ATC) realiza la compresión de bits (compresión de datos) correspondiente a una relación prefijada de compresión de datos en los datos de modulación por impulsos codificados (PCM: Pulse Code Modulation) de audio digital de la velocidad de transferencia prefijada obtenida en la cuantificación de la señal A_{IN} de entrada por el convertidor analógico/digital (A/D) 62. Los datos comprimidos (datos de codificación por transformada adaptable (ATC)) extraídos por la relación prefijada de compresión de datos son suministrados a una memoria 64. Suponiendo que la relación de compresión de datos es 1/8, la velocidad de transferencia de datos es reducida a un octavo de la velocidad de transferencia de datos del formato de disco compacto-audio digital (CA-DA) como el formato estándar de CD de audio digital de 75 sectores/segundo, o a 9,375 sectores/segundo.

La memoria 64 de acceso aleatorio (RAM) es usada como una memoria intermedia que tiene escritura/lectura de datos controlada por el controlador 57 del sistema y que está configurada para contener transitoriamente en memoria los datos de codificación por transformada adaptable (ATC) suministrados desde el codificador 63 de ATC para grabar los datos en un disco siempre que surge la necesidad. Es decir, si la relación de compresión de datos es 1/8, por ejemplo, los datos de audio comprimidos suministrados desde el codificador 63 de ATC tienen su velocidad de transferencia de datos reducida a 1/8 de la velocidad de transferencia de datos para el formato estándar de disco compacto-audio digital (CD-DA) de 75 sectores/segundo, o sea a 9,375 sectores/segundo. Estos datos comprimidos (datos de ATC) son los que son grabados continuamente en la memoria 64. Para estos datos comprimidos (datos de ATC), es suficiente grabar los datos a una velocidad de un sector por ocho sectores como se trató previamente. Sin embargo, como esta grabación cada ocho sectores es prácticamente imposible, la grabación continúa en sectores es llevada a cabo, como se explicará subsiguientemente. Esta grabación es llevada a cabo en una forma de ráfaga a la misma velocidad de transferencia de datos que para el formato estándar de CD-DA (75 sectores/segundo), con sectores plurales prefijados, tales como 32 sectores más varios sectores, como una unidad de grabación.

Es decir, los datos de audio de ATC con la relación de compresión de datos de 1/8, escritos continuamente con una velocidad baja de transferencia de 9,375 (=75/8) sectores/segundo, son leídos de la memoria 64 en una manera de ráfaga como datos de grabación con la velocidad de transferencia antes mencionada de 75 sectores/segundo. La velocidad global de transferencia de datos de los datos, leídos y grabados así, incluyendo el período sin grabación, es la velocidad baja antes mencionada de 9,375 sectores/segundo. Sin embargo, la velocidad instantánea de transferencia de datos dentro del tiempo de la operación de grabación en forma de ráfaga es la velocidad estándar antes mencionada de 75 sectores/segundo. Por tanto, si la velocidad de rotación del disco es la velocidad estándar antes mencionada del formato de CD-DA (velocidad lineal constante), la grabación es mediante la misma densidad de grabación y el mismo modelo de grabación que los del formato de CD-DA.

Los datos de audio de codificación por transformada adaptable (ATC), que son los datos de grabación, leídos de la memoria 64 en la forma de ráfaga a la velocidad de transferencia (instantánea) de 75 sectores/segundo, son suministrados a un codificador 65. En la cadena de datos suministrada desde la memoria 64 al codificador 65, una unidad de grabación continua para cada grabación es una agrupación formada por sectores plurales, tales como 32 sectores, y varios sectores que interconectan agrupaciones dispuestos delante y detrás de la agrupación. Estos sectores que interconectan agrupaciones están dispuestos para ser más largos que la longitud de intercalación en el codificador 65, tal que la intercalación no puede afectar a datos de otras agrupaciones.

El codificador 65 aplica codificación para corrección de errores, tales como intercalación y apéndice de paridad, o codificación por EFM (Eight-to-Fourteen Modulation = modulación de ocho a catorce), a los datos de grabación suministrados en una forma de ráfaga desde la memoria 64. Los datos de grabación codificados por el codificador 65 son suministrados al circuito 66 excitador de cabeza magnética. La cabeza magnética 54 está conectada a este circuito 66 excitador de cabeza magnética de modo que la cabeza magnética 54 es excitada para aplicar el campo magnético, modulado de acuerdo con los datos de grabación, al disco magnetoóptico 1.

El controlador 57 del sistema realiza el control de memoria como se describió antes sobre la memoria 64, mientras que también controla la posición de grabación para grabar continuamente los datos de grabación en una forma de ráfaga desde la memoria 64 por este control de memoria en la pista de grabación del disco magnetoóptico 1. Para controlar la posición de grabación de esta manera, la posición de grabación leída en una forma de ráfaga desde la memoria 64 es supervisada por el controlador 57 del sistema para suministrar una señal de control que designa la posición de grabación en la pista de grabación del disco magnetoóptico 1 al circuito 56 de servocontrol.

Ahora se explica el sistema de reproducción del dispositivo grabador/reproductor de disco mostrado en la Figura 4. Este sistema de reproducción está configurado para reproducir datos de grabación grabados continuamente en la pista de grabación del disco magnetoóptico 1 por el sistema de grabación antes descrito. Así, el sistema de reproducción incluye un descodificador 71 alimentado con una señal de dos niveles obtenida por un circuito 55 de RF desde la salida de reproducción obtenida a su vez por la cabeza óptica 53 que sigue la pista de grabación del disco magnetoóptico 1 con un haz de luz láser. Se observa que no solo puede ser leído el disco magnetoóptico sino también el disco óptico de solo lectura similar al disco compacto (CD).

El descodificador 71 es un dispositivo homólogo del codificador 65 del sistema de grabación antes descrito. La salida de reproducción, convertida en la señal de dos niveles por el circuito de RF, es descodificada para corrección de errores o es descodificada por EFM (EFM: Eight-to-Fourteen Modulation) para reproducir los datos de audio de ATC que tienen la relación de compresión de datos de 1/8 con una velocidad de transferencia de 75 sectores/segundo que es mayor que la velocidad de transferencia normal. Los datos de reproducción, obtenidos por el descodificador 71, son suministrados a una memoria 72.

En la memoria 72, que tiene la escritura/lectura de datos controlada por el controlador 57 del sistema, los datos de reproducción suministrados desde el descodificador 71 a la velocidad de transferencia de 75 sectores/segundos, son escritos en una forma de ráfaga a la velocidad de transferencia de 75 sectores/segundo. En la memoria 72, los datos de reproducción antes mencionados, escritos a la velocidad de transferencia antes mencionada de 75 sectores/segundo, son leídos continuamente a la velocidad de transferencia de 9,375 sectores/segundo correspondiente a la relación de compresión de datos de 1/8.

El controlador 57 del sistema realiza el control de memoria para escribir los datos de reproducción en la memoria 72 a la velocidad de transferencia de 75 sectores/segundo, mientras que lee los datos de reproducción de la memoria 72 a la velocidad de transferencia de 9,375 sectores/segundo. El controlador 57 del sistema, que realiza el control de memoria para la memoria 72 como se describió antes, controla la posición de reproducción para leer continuamente los datos de reproducción, escritos en la forma de ráfaga, desde la memoria 72 por el control de memoria desde la pista de grabación del disco magnetoóptico 1. El control de posición de reproducción es supervisando la posición de reproducción de los datos de reproducción leídos en la forma de ráfaga desde la memoria 72 por el controlador 57 del sistema y suministrando una señal de control, que designa la posición de reproducción en la pista de grabación del disco óptico 1 o del disco magnetoóptico 1, al circuito 56 de servocontrol.

Los datos de audio de ATC, leídos continuamente de la memoria 72 a la velocidad de transferencia de 9,375 sectores/segundo, son suministrados a un descodificador 73 de codificación por transformada adaptable (ATC). Este descodificador 73 de ATC es un dispositivo homólogo del codificador 63 de ATC del sistema de grabación y reproduce los datos de audio digital de 16 bits expandiendo los datos de ATC por un factor de ocho. Los datos de audio digital procedentes del descodificador 73 de ATC son suministrados a un convertidor digital/analógico (D/A) 74.

El convertidor digital/analógico (D/A) 74 convierte los datos de audio digital suministrados desde el descodificador 73 de ATC en una señal analógica para formar una audioseñal analógica A_{OUT} de salida. Esta audioseñal analógica A_{OUT} de salida, obtenida del convertidor digital/analógico (D/A) 74, es extraída por vía de un filtro 75 de paso bajo en un terminal 76 de salida.

La codificación de gran rendimiento es explicada con detalle. Específicamente, la técnica de codificar con gran rendimiento una señal digital de entrada, tal como una audioseñal PCM, por técnicas de codificación en subbandas, codificación por transformada adaptable (ATC) y asignación adaptable de bits, es explicada por referencia a la Figura 2.

En el dispositivo de codificación (codificador 63 de la Figura 1), para ejecutar el método para codificar la información (señales de formas de onda acústicas), una forma de onda 110a de señal de entrada es convertida por un circuito 111a de conversión en componentes 110b de frecuencias de señal. Estos componentes 110b de frecuencias de señal son codificadas después por un circuito 111b codificador de componentes de señal para producir una señal codificada 110c. Después, un circuito 111c generador de cadena de código genera una cadena 110d de código a partir de una señal codificada 110c generada por el codificador 111b de componentes de señal.

El circuito 111a de conversión divide en dos bandas la señal 120a de entrada mediante un filtro 112a divisor en bandas y las dos señales de bandas resultantes 120b, 120c son transformadas por los circuitos 112b, 112c de transformada ortogonal directa por transformada cosinusoidal discreta modificada (MDCT) en los componentes 120d, 120e de señales espectrales. La señal 120a de entrada corresponde a la forma de onda 110a de señal de la Figura 2 mientras que los componentes 120d, 120e de señales espectrales corresponden a los componentes 110b de frecuencias de señal mostrados en la Figura 2. En el circuito 111a de conversión mostrado en la Figura 3, las anchuras de bandas de las dos señales 120b, 120c divididas en bandas son la mitad de la anchura de banda de la señal 120a de entrada, es decir, la señal 120a de entrada es adelgazada por 1/2. Por supuesto, cualquier otra estructura del circuito 111a de conversión puede ser usada además del ejemplo ilustrativo. Por ejemplo, la señal de entrada puede ser transformada directamente por transformada cosinusoidal discreta modificada (MDCT) en señales espectrales, aunque la señal de entrada también puede ser transformada por transformada discreta de Fourier (DFT) o transformada cosinusoidal discreta (DCT) en lugar de por transformada cosinusoidal discreta modificada (MDCT). Aunque la señal de entrada puede ser dividida en componentes de frecuencias por un filtro divisor en bandas, la señal de entrada es transformada preferiblemente por los métodos de transformada ortogonal antes mencionados en componentes de frecuencias porque entonces un gran número de componentes de frecuencias pueden ser obtenidos con un volumen menor de operaciones de procesamiento.

El circuito 111b codificador de componentes de señal normaliza los componentes 130 de señal desde una banda prefijada a otra mediante un circuito 113a de normalización, mientras calcula la información 130c de precisión de cuantificación a partir de los componentes 130a de señal mediante el circuito 113b de decisión de precisión de cuantificación, como se muestra en la Figura 4. El circuito 113c de cuantificación cuantifica los datos 130b de coeficientes espectrales normalizados procedentes del circuito 113a de normalización, basado en la información 130c de precisión de cuantificación. Mientras tanto, los componentes 130a de señal corresponden a la señal codificada 110b de la Figura 2. La señal codificada 110c de la Figura 2 incluye la información 130e de coeficientes de normalización para normalización y la información 130c de precisión de cuantificación antes mencionada, además de los componentes cuantificados 130d de señal procedentes del circuito 113c de cuantificación.

En el aparato de descodificación (descodificador 73 de la Figura 1), para regenerar las audioseñales a partir de la cadena de código generada por el codificador antes descrito, los códigos 140b de los componentes de señal, la información de coeficientes de normalización y la información de precisión de cuantificación son extraídos de una cadena 140a de código por un circuito 114a de resolución de cadena de código, como se muestra en la Figura 5. A partir de estos códigos 140b, los componentes 140c de señal son restaurados por un circuito 114b descodificador de cadena de código y, a partir de los componentes 140c restaurados de señal, las señales 140d de formas de onda acústicas son regeneradas por un circuito 114c de retroconversión.

Este circuito 114c de retroconversión del descodificador de información está configurado como se muestra en la Figura 6 y está asociado con el circuito de conversión mostrado en la Figura 3. En el circuito 114c de retroconversión mostrado en la Figura 6, los circuitos 115a, 115b de transformada ortogonal inversa aplican transformada ortogonal inversa a las señales 150a, 150b de entrada, respectivamente, para restaurar las señales de bandas que después son sintetizadas por un filtro 115c sintetizador de bandas. Las señales 15a, 150b de entrada corresponden a una señal 140c cuyos componentes de señal han sido restaurados por el circuito 114b descodificador de componentes de señal. Una señal 150e de salida del filtro 115c sintetizador de bandas corresponde a la señal 140d de forma de onda acústica de la Figura 5.

El circuito 114b descodificador de componentes de señal de la Figura 5 está configurado como se muestra en la Figura 7, y aplica procesamiento de descuantificación y desnormalización a los códigos 140b procedentes del circuito 114a de resolución de cadena de código, es decir la señales espectrales. En el circuito 114b descodificador de componentes de señal mostrado en la Figura 7, un circuito 116a de descuantificación descuantifica los códigos 160a de entrada, mientras que el circuito 116b de desnormalización desnormaliza las señales 160b, obtenidas en la descuantificación, para producir los componentes 160c de señal de salida. Los códigos 160a anteriores corresponden a los códigos 140b procedentes del circuito 114a de resolución de cadena de código de la Figura 5, mientras que los componentes 160c de señal de salida corresponden a los componentes 140c de señal de la Figura 5.

Las señales espectrales obtenidas por el circuito de conversión del codificador antes descrito, mostrado en la Figura 3, son como se muestran por ejemplo en la Figura 8. Los componentes espectrales, mostrados en la Figura 8, indican los valores absolutos de los componentes espectrales por transformada cosinusoidal discreta modificada (MDCT) después de la conversión de nivel por valores de dB. Es decir, en este codificador, la señal de entrada es convertida en 64 componentes espectrales, desde un bloque de transformada prefijado a otro, y es normalizada y cuantificada en términos de ocho bandas, denominadas aquí unidades de codificación, mostradas en [1] a [8] en la Figura 8. Se observa que estas señales espectrales se separan transitoriamente en dos bandas por división en bandas mediante el filtro divisor en bandas, seguido por transformada ortogonal directa, en la que la anchura de banda de la unidad de codificación puede ser dispuesta independientemente de la anchura de banda del filtro divisor en bandas. La señal de entrada también puede ser transformada directamente en señales espectrales por transformada ortogonal sin ser pasada a través del filtro divisor en bandas. Si la precisión de cuantificación es variada desde una unidad de codificación a otra dependiendo de cómo son distribuidos los componentes de frecuencias, se garantiza codificación con rendimiento perceptivamente alto con supresión del deterioro de calidad de sonido al mínimo.

La Figura 9 muestra una estructura ilustrativa de una cadena de código en el caso de codificación como se describió antes.

En la presente estructura ilustrativa, los datos para restauración de las señales espectrales de cada bloque de transformada (bloque de tiempo) son codificados de acuerdo con cuadros, cada uno formado por un número prefijado de bits, para un primer canal como el canal izquierdo (L: left) y para un segundo canal como el canal derecho (R: right), con los canales L (izquierdo) y R (derecho) estando dispuestos alternativamente. En un extremo anterior (encabezamiento) de cada cuadro, están dispuestas secuencialmente la información que es los datos de control tal como las señales de sincronización y el número codificado de unidades de codificación, codificadas con un número prefijado de bits, la información que es la información de precisión de cuantificación y la información de coeficientes de normalización de cada unidad de codificación, y los datos de coeficientes espectrales, normalizados y cuantificados sobre la base de los datos de coeficientes de normalización y los datos de precisión de cuantificación desde una unidad de codificación a otra. La información correspondiente a los datos de control y los datos de coeficientes espectrales es codificada empezando desde la unidad de codificación del lado de margen bajo.

El número de bits requeridos realmente para descodificar las señales espectrales del bloque de transformada es determinado por el número de unidades de codificación codificadas y el número bits de cuantificación especificado por la información de precisión de cuantificación de cada unidad de codificación. El número de bits puede variar de un cuadro a otro. El número de bits puede variar de un cuadro a otro. El número de bits necesario antes mencionado, contando desde el extremo anterior de cada cuadro, es válido durante la reproducción, con el área restante de cada cuadro siendo un área vacía que no afecta a las señales de reproducción.

Codificando cada bloque de tiempo en asociación con un cuadro que tiene un número prefijado de bits, la posición de grabación de un bloque de transformada arbitrario puede ser calculada fácilmente cuando la cadena de código es grabada en un soporte de grabación, tal como un disco óptico, para facilitar el acceso aleatorio, o sea la reproducción desde una posición arbitraria. Usualmente, un número mayor de bits son usados eficazmente para mejorar la calidad del sonido para minimizar el área vacía en cada cuadro.

Las Figuras 10 y 11 ilustran un ejemplo de un formato de grabación cuando se graban cronológicamente datos del cuadro mostrado en la Figura 9. La Figura 10 muestra un ejemplo en el que los canales izquierdo (L) y derecho (R) están dispuestos alternativamente de cuadro a cuadro, y la Figura 11 muestra señales que tienen valores de muestras producidos al aplicar la operación (L+R)/2 a los canales L y R de cuadro a cuadro. El canal obtenido de esta manera al aplicar la operación (L+R)/2 a los canales L y R de cuadro a cuadro es denominado aquí un canal (L+R). De modo similar, el canal obtenido de esta manera al aplicar la operación (L-R)/2 a los canales L y R de cuadro a cuadro es denominado aquí un canal (L-R).

Empleando el formato de grabación mostrado en la Figura 10, los dos canales de L y R pueden ser grabados en el mismo soporte de grabación. Si se usa el formato de grabación mostrado en la Figura 11, en el que dos canales de L y R están dispuestos alternativamente de cuadro a cuadro, señales de tiempo doble pueden ser grabados/reproducidas mientras la reproducción puede ser realizada sin complicar el circuito de reproducción.

Aunque la técnica explicada con referencia a la Figura 9 ha sido tratada anteriormente, el rendimiento de codificación puede ser mejorado más respecto al método de codificación de la Figura 9.

Por ejemplo, el rendimiento de codificación puede ser mejorado empleando la denominada técnica de codificación variable de asignar longitudes de código menor y mayor a las señales de probabilidad mayor y menor de existencia, respectivamente.

Asimismo, si el bloque de transformada prefijado antes mencionado al codificar señales de entrada, o sea la longitud de bloque de tiempo para transformada ortogonal, es mas largo, la cantidad de la información subsidiaria, tal como la información de precisión de cuantificación o la información de coeficientes de normalización, puede ser reducida por bloque, mientras que la resolución de frecuencia puede ser controlada más precisamente, mejorando así el rendimiento de codificación.

Además, si un método expuesto en la Solicitud de PCT (Patent Cooperation Treaty) de la Publicación Internacional WO 94/28633 por el presente cesionario, o sea un método para separar componentes tonales perceptivamente cruciales, o sea componentes de señal donde la energía está concentrada en una frecuencia específica, de los componentes de señales espectrales, y codificar los componentes tonales separados independientemente de los componentes restantes de señales espectrales, la codificación eficiente puede ser realizada con una gran relación de compresión sin producir sustancialmente deterioro perceptivo de las audioseñales.

Refiriéndose a la Figura 12, se explica el método para separar los componentes tonales de señal y codificar los componentes separados de señal. En el ejemplo de la Figura 12, un conjunto de tres componentes tonales han sido separados como componentes tonales de señal de los componentes de señales espectrales. Los componentes de señal que forman cada componente tonal son codificados junto con el dato de posición respectivo en el eje de frecuencia de los componentes tonales.

En general, los componentes de señal de los componentes tonales, donde la energía está concentrada en un número relativamente pequeño de componentes espectrales, necesitan ser cuantificados con precisión extremadamente grande para evitar el deterioro de la calidad del sonido. Sin embargo, los coeficientes espectrales en cada unidad de codificación, liberados de los componentes tonales, pueden ser cuantificados con un número relativamente pequeño de bits sin deteriorar la calidad perceptiva del sonido.

Aunque solo un número relativamente pequeño de componentes de señales espectrales son mostrados en la Figura 12 para simplificar el dibujo, la energía de señal es concentrada en unos pocos componentes de señal de decenas de componentes de señal que forman una unidad de codificación dada. Por tanto, la cantidad de datos no es aumentada significativamente como resultado de la separación de los componentes tonales, tal que el rendimiento de codificación puede ser mejorado en general separando los componentes tonales.

La Figura 13 muestra una estructura ilustrativa de una cadena de código en el caso de codificar por el método explicado con referencia a la Figura 12. En la presente estructura ilustrativa, en el extremo anterior de cada cuadro está dispuesta la información compuesta por los datos de control, tal como las señales de sincronización y el número codificado de las unidades de codificación, codificadas con un número prefijado de bits, como una porción de encabezamiento. Después de la porción de encabezamiento está dispuesta la información compuesta por los datos de componentes tonales codificados como datos de componentes tonales.

Como datos de componentes tonales, la información que es el número codificado de componentes de señal en los componentes tonales está dispuesta primero, y es seguida por la información que es la información de posición codificada de los componentes tonales en el eje de frecuencia, la información que es la información codificada sobre los coeficientes de normalización y la información que es los componentes tonales de señal normalizados, cuantificados y codificados, en este orden.

Después de los datos de componentes tonales está dispuesta la información que es los datos codificados de la señal residual que queda después de la sustracción de los componentes tonales de señal de los componentes originales de señales espectrales. Esta señal residual también puede ser denominada componentes ruidosos de señal. Esta señal residual está compuesta por los datos de precisión de cuantificación y los datos de coeficientes de normalización de cada unidad de codificación, las señales de componentes espectrales normalizadas y cuantificadas basadas en los datos de coeficientes de normalización y los datos de precisión de cuantificación (componentes de señal distintos que los componentes tonales) codificados en el orden de la frecuencia creciente de las unidades de codificación. Se observa que los componentes de señales espectrales de los componentes tonales y otros componentes de señal (datos de coeficientes) son codificados por codificación de longitud variable (VLC: Variable Length Coding).

La Figura 14 muestra un ejemplo ilustrativo del circuito 111b codificador de componentes de señal de la Figura 2 cuando separa los componentes tonales de señal de los componentes de señal respectivos antes mencionados.

En el circuito 111b codificador de componentes de señal, mostrado en la Figura 14, los componentes 170a (111b) de señal, enviados desde el circuito 111a de conversión de la Figura 2, son enviados a un circuito 117a de separación de componentes tonales. Los componentes 170a de señal son separados en componentes tonales 170b de señal y en otros componentes 170c de señal (componentes no tonales de señal). Los componentes tonales 170b de señal son enviados a un circuito 117b codificador de componentes tonales, mientras que los componentes no tonales 170c de señal son enviados a un circuito 117c codificador de componentes no tonales. El circuito 117b codificador de componentes tonales y el circuito 117c codificador de componentes no tonales codifican los componentes de señal suministrados a ellos para producir las señales de salida resultantes 170d, 170e. El circuito 117b codificador de componentes tonales genera la información que constituye los datos de componentes tonales de la Figura 13, al mismo tiempo que codifica la información que constituye los datos de componentes tonales de la Figura 13. Las disposiciones de codificación de señales en el circuito 117b codificador de componentes tonales y en el circuito 117c codificador de componentes no tonales son iguales que las mostradas en la Figura 4.

La Figura 15 muestra un ejemplo ilustrativo del circuito 114b descodificador de componentes de señal en el caso de que los componentes tonales de señal han sido separados de los componentes respectivos de señal.

En el circuito 114b descodificador de componentes de señal, el código 140a suministrado desde el circuito 114a de resolución de cadena de código de la Figura 5 está formado por datos 180a de componentes tonales y datos 180b de componentes no tonales, que son enviados al circuito 118a asociado descodificador de componentes tonales y al circuito 118b asociado descodificador de componentes no tonales, respectivamente. El circuito 118a descodificador de componentes tonales descodifica los componentes tonales de señal a partir de los datos de componentes tonales mostrados en la Figura 13 para producir los componentes tonales resultantes 180c de señal. El circuito 118 descodificador de componentes no tonales descodifica los componentes no tonales de señal a partir de los datos de componentes no tonales para producir los componentes no tonales resultantes 180d de señal. Estos componentes tonales 180c de señal y los componentes no tonales 180d de señal son enviados ambos a un circuito 118c de síntesis de señales espectrales que entonces sintetiza los componentes tonales de señal y los componentes no tonales de señal basado en los datos de posición antes mencionados para producir los componentes resultantes 180e de señal. Las configuraciones de descodificación del circuito 118a descodificador de componentes tonales y del circuito 118b descodificador de componentes no tonales son iguales que las mostradas en la Figura 7.

Aunque el método para codificación eficiente de señales de canales respectivos ha sido explicado antes, también es conocido un método para mejorar más el rendimiento de codificación aprovechando la correlación de señales entre canales. Por ejemplo, si, cuando las señales de canal L son sustancialmente similares en forma de onda que las señales de canal R, las señales que tienen los valores de muestras de (L+R)/2 y las que tienen los valores de muestras de (L-R) son codificadas en lugar de codificar los canales L y R, la señal (L-R)/2 es de valor menor, de modo que la codificación puede ser efectuada con un número menor de bits.

La Figura 16 muestra una estructura ilustrativa de un dispositivo de codificación para codificar por el método antes mencionado.

Refiriéndose a la Figura 16, un circuito 119a de conversión de canales convierte una señal 190a de canal L y una señal 190b de canal R en una señal 190c de canal (L+R) (señal que tiene valor muestreado de(L+R)/2) y una señal 190d de canal (L-R) (señal que tiene valor muestreado de (L-R)/2).

La señal 190c del canal (L+R) y la señal 190d del canal (L-R) son enviadas a los circuitos de conversión 119b, 119c, respectivamente, a fin de ser convertidas como en el circuito 111a de conversión de la Figura 2.

Los componentes 190e de señal procedentes del circuito 119b de conversión y los componentes 190f de señal procedentes del circuito 119c de conversión son enviados a los circuitos 119e y 119f codificadores de componentes de señales, respectivamente. Estos circuitos 119e y 119f codificadores de componentes de señales funcionan de modo similar que el circuito 111b codificador de componentes de señal de la Figura 2. Los componentes 190e, 190f de señales también son enviados al circuito 119 de control.

El circuito 119d de control determina el número 190g de bits asignados en codificar los componentes de señal del canal (L+R) en el circuito 119e codificador de componentes de señal y el número 190h de bits asignados en codificar los componentes de señal del canal (L-R) en el circuito 119f codificador de componentes de señal, respectivamente, basado en los componentes 190e, 190f de señales de los circuitos 119b, 119c de conversión, respectivamente. Durante esta decisión del número de bits, todos los bits también pueden ser asignados de modo que el número de bits sea proporcionado a las energías de señales en cada canal.

Así, los componentes 190e, 190f de señales codifican los componentes 190e de señal para el canal (L+R) y los componentes 190f de señal para el canal (L-R) basados en los números 190g, 190h de bits asignados como son determinados por el circuito 119d de control.

La codificación por los circuitos 119e, 119f codificadores de componentes de señales genera los códigos 190i, 190j, ambos de los cuales son enviados a un circuito 119g generador de cadena de código. Este circuito 119g generador de cadena de código genera y extrae una cadena 190K de código a partir de los códigos 190i, 190j de los canales (L+R) y (L-R), respectivamente.

La Figura 17 muestra una estructura ilustrativa de un circuito descodificador adaptado para descodificar una cadena 190K de código generada por el dispositivo codificador mostrado en la Figura 16.

En la Figura 17, un circuito 211a de separación de cadena de código separa una señal 210b del canal (L+R) y una señal 210c del canal (L-R) de la cadena 210a de código que es la cadena 190K de código antes mencionada.

La señal 210b del canal (L+R) y la señal 210c del canal (L-R) son enviadas a los circuitos 211b y 211c descodificadores de componentes de señales, respectivamente. Estos circuitos 211b y 211c descodificadores de componentes de señales descodifican los códigos de modo similar que el circuito 114b descodificador de componentes de señal de la Figura 5.

Los componentes de señal del canal (L+R) y los componentes de señal del canal (L-R), obtenidos descodificando por los circuitos 211b y 211c descodificadores de componentes de señales, son enviados a los circuitos 211d, 211e asociados de transformada inversa, respectivamente. Los circuitos 211d, 211e de transformada inversa realizan la transformada inversa de modo similar que el circuito 114c de transformada inversa mostrado en la Figura 5.

La señal 210f del canal (L+R), obtenida por transformada inversa por el circuito 211d de transformada inversa, y la señal 210g del canal (L-R), obtenida por transformada inversa por el circuito 211e de transformada inversa, son enviadas ambas a un circuito 211f de conversión de canales que convierte las señales de canal (L+R) y las señales de canal (L-R) en una señal 210h de canal L y una señal 210i de canal R, que son extraídas.

Además del método antes descrito, también es conocido un método para codificar eficientemente las señales de canales L y R aprovechando las características del sistema auditivo humano. Este método realiza la codificación eficiente aprovechando el hecho de que la diferencia de fase de las señales de canales L y R contribuyen al efecto estereofónico psicoacústico principalmente en el caso de que las señales sean señales de margen bajo. Específicamente, las señales de ambos canales L y R son codificadas en el lado de baja frecuencia y, en el lado de margen alto, la forma de onda de señal del canal (L+R) es normalizada y cuantificada usando coeficientes de normalización diferentes para los canales L y R.

La Figura 18 muestra una estructura ilustrativa de un dispositivo codificador que emplea este método para codificar.

En el dispositivo codificador mostrado en la Figura 18, una señal 220a de canal L y un señal 220b de canal R son introducidas y transformadas por los circuitos asociados 221a, 221b de transformada respectivamente, para transformar como por los circuitos 221a, 221b de transformada, respectivamente. Estos circuitos 221a, 221b de transformada producen los componentes de señales de los canales 220c, 220d respectivos que son enviados a los circuitos asociados 221f, 221g codificadores de componentes de señales. Los circuitos 221f, 221g codificadores de componentes de señales son denominados en lo sucesivo circuitos codificadores de componentes de señales de tipo B. Estos circuitos 221f, 221g codificadores de componentes de señales de tipo B codifican los componentes de señales de margen bajo de los componentes 220c de señal de canal L y los componentes 220d de señal de canal R, respectivamente.

Los componentes de señales de los canales 220c, 220d respectivos procedentes de los circuitos asociados 221a, 221b de transformada también son enviados a un circuito 221d de síntesis de canales que suma los componentes 220c de señal de canal L y los componentes 220d de señal de canal R entre sí para producir los componentes 220h de señal de canal (L+R). Estos componentes 220h de señal de canal (L+R) son enviados a un circuito 221e codificador de componentes de señal. El circuito 221e codificador de componentes de señal es denominado en lo sucesivo un circuito codificador de componentes de señal
de tipo A.

Este circuito 221e codificador de componentes de señal de tipo A normaliza y cuantifica los componentes de señal del lado de margen alto de los componentes de señal de canal (L+R) como se describió antes usando coeficientes de normalización diferentes para los canales L y R.

El circuito 221c de control es sustancialmente similar que el circuito 119d de control de la Figura 16. El circuito 221c de control de la Figura 18 determina el número asignado 220e de bits para codificación para el canal (L+R) desde el circuito 221d de síntesis de canales, el número asignado 220f de bits para codificación para los componentes 220c de señal de canal L y el número asignado 220g de bits para codificación para los componentes 220d de señal de canal R.

Por tanto, el circuito 221e codificador de componentes de señal de tipo A y los circuitos 221f, 221g codificadores de componentes de señales de tipo B codifican los componentes 220h de señal de canal (L+R), los componentes 220c de señal de canal L y los componentes 220d de señal de canal R basados en los números asignados 220e, 220f y 220g de bits determinados por el circuito 221c de control.

La codificación por el circuito 221e codificador de componentes de señal de tipo A y los circuitos 221f, 221g codificadores de componentes de señales de tipo B produce la formación de los códigos 220k, 220l y 220m que son enviados a un circuito 221h generador de cadena de código. Entonces, el circuito generador de cadena de código genera una cadena 220n de código a partir de los códigos 220k, 220l y 220m para producir la cadena 220n de código generada.

La Figura 19 muestra una estructura ilustrativa del circuito 221e codificador de componentes de señal de tipo A en la configuración de la Figura 18. El circuito 221e codificador de componentes de señal de la Figura 19 es básicamente de estructura similar que la estructura del circuito codificador de componentes de señal mostrado en la Figura 4, con la diferencia siendo que la señal de salida del circuito 221e codificador de componentes de señal está desprovista de la información de coeficientes de normalización.

En la Figura 19, los componentes 230a de señal, que son los componentes 220h de señal del canal (L+R) procedentes del circuito 221d de síntesis de canales, son normalizados desde una banda prefijada a otra por un circuito 231a de normalización y enviados a un circuito 231b de decisión de precisión de cuantificación. El circuito 231b de decisión de precisión de cuantificación calcula la información 230e de precisión de cuantificación basado en los componentes 230a de señal antes mencionados y el número 230b de bits asignados correspondiente al número 220e antes mencionado de bits asignados.

Los datos 230c de coeficientes espectrales normalizados procedentes del circuito 231a de normalización y la información 230e de precisión de cuantificación procedente del circuito 231b de decisión de precisión de cuantificación son enviados a un circuito 231c de cuantificación que entonces cuantifica los datos 230c de coeficientes espectrales normalizados basado en la información 230e de precisión de cuantificación. La cuantificación por el circuito 231c de cuantificación proporciona códigos 230f que son extraídos como los códigos 220k de la Figura 18 simultáneamente con la información 230e de precisión de cuantificación.

La Figura 20 muestra una estructura ilustrativa de los circuitos 211f, 221g codificadores de componentes de señales de tipo B.

En la Figura 20, los circuitos codificadores de componentes de señales de tipo B separan los componentes 240a de señal, que son los componentes 220c de señal de canal L procedentes del circuito 221a de transformada de la Figura 18 o los componentes 220d de señal de canal R procedentes del circuito de transformada, en componentes 240c de señal de margen bajo y componentes 240d de señal de margen alto, mediante un circuito 241a de separación de señal.

Los componentes 240c de señal de margen bajo son codificados por el circuito 241b de normalización, el circuito 241e de cuantificación y el circuito 241d de decisión de precisión de cuantificación. El circuito 241d de decisión de precisión de cuantificación determina la precisión de cuantificación basado en el número 240b de bits asignados para codificación procedente del circuito 221c de control de la Figura 18.

Por otra parte, los componentes 240d de señal del lado de margen alto son normalizados por el circuito 241c de normalización de modo que solo son producidos datos de coeficientes espectrales normalizados.

La información 240f de precisión de cuantificación procedente del circuito 241d de decisión de precisión de cuantificación, los códigos 240h procedentes del circuito 241e de cuantificación del lado de margen bajo, la información 240i de coeficientes de normalización procedente del circuito 241b de normalización y los datos 240g de coeficientes espectrales normalizados procedentes del circuito 241c de normalización del lado de margen alto son enviados como códigos 220l o 220m de la Figura 18 a un circuito 221h generador de cadena de código de la Figura 18.

La Figura 21 muestra una estructura ilustrativa de una cadena de código generada por el circuito 221h generador de cadena de código de la Figura 18.

En la Figura 21, la cadena de código está formada por un encabezamiento compuesto por señales de sincronización y el número de unidades de codificación para el margen de baja frecuencia, los datos codificados del lado de margen bajo del primer canal (canal L), los datos codificados del lado de margen bajo del segundo canal (canal R) y los datos codificados del lado del margen alto. En cuento al lado de margen bajo, los datos de precisión de cuantificación, los datos de coeficientes de normalización y los datos de coeficientes espectrales son proporcionados como datos codificados independientes para el primer canal (canal L) y para el segundo canal (canal R). Sin embargo, en cuanto al lado de margen alto, los datos comunes a los dos canales (canales primero y segundo) son proporcionados excepto la información de coeficientes de normalización para el primer canal (canal L) y el segundo canal (canal R). Así, en la Figura 21, la información de precisión de cuantificación y los datos de coeficientes espectrales son datos comunes para los canales primero y segundo.

La Figura 22 muestra una estructura ilustrativa de un dispositivo descodificador configurado para descodificar los datos codificados de la cadena de código mostrada en la Figura 21.

En la Figura 22, los datos codificados 250a de la cadena de código mostrada en la Figura 21 son separados por un circuito 251a de separación de cadena de código en canales L y R. Sin embargo, los datos de margen alto, que son datos comunes para los dos canales, son enviados a ambos circuitos 251b y 251c descodificadores de componentes de señales. Los datos codificados 250b de canal L son descodificados por un circuito 251b descodificador de componentes de señal, mientras que los datos codificados 250c de canal R son descodificados por un circuito 251c descodificador de componentes de señal.

Los componentes 250d, 250e de señales, descodificados por estos circuitos 251b, 251c descodificadores de componentes de señales, son enviados a los circuitos 251d, 151e asociados de transformada inversa donde los componentes de señales son transformados inversamente para restauración de la señal 250f en el dominio de tiempo de canal L y la señal 250g en el dominio de tiempo de canal R.

En el método para codificar el canal correspondiente al canal (L+R) y al canal (L-R) para todo el margen, como se explicó con referencia a la Figura 16, estos dos canales necesitan ser codificados aunque uno de los canales sea de un nivel bajo de señal. Esto impone un límite en mejorar el rendimiento de compresión por codificación. Con el método de codificar solo los coeficientes de normalización para el lado de margen alto, como se explicó en la Figura 18, un número correspondiente de bits son necesarios para codificar los coeficientes de normalización de todo el margen. Asimismo, con el método antes descrito, el procesamiento de transformada y el procesamiento de transformada inversa necesitan ser realizados para todo el margen de frecuencias para ambos canales L y R, precisando así procesamiento y espacio de memoria intermedia voluminosos.

Así, en la presente realización, ambas señales de canales L y R o las señales capaces de restaurar las señales L y R son codificadas para el lado de margen bajo. Por otra parte, en cuanto a la señales de margen alto, las señales comunes son usadas para los canales L y R, o las señales comunes para los canales L y R, modificadas solo en nivel de señal, son adaptadas para ser reproducidas para realización de codificación muy eficiente así como para reducir el volumen del procesamiento para la descodificación y la codificación. Esto será explicado con referencia a los dibujos.

La Figura 23 muestra una estructura ilustrativa de un dispositivo codificador para realizar la codificación por el método antes descrito.

En la Figura 23, la señal 260a de canal L y la señal 260b de canal R son suministradas a los circuitos 261a, 261b de transformada, respectivamente. Estos circuitos 261a, 261b de transformada son similares a los descritos previamente y realizan el procesamiento de transformada para las señales de entrada respectivas. Los componentes 260c de señal de canal L, transformados por el circuito 261a de transformada, son enviados a un circuito 261g de separación de señal de margen bajo, mientras que los componentes 260d de señal de canal R, transformados por el circuito 261b de transformada, son enviados a un circuito 261h de separación de señal de margen bajo.

Los circuitos 261g, 261h de separación de señales de margen bajo separan solo los componentes de señales del lado de margen bajo de los componentes de señales suministrados para transmitir las señales de margen bajo separadas como componentes 260j, 260k de señales de margen bajo a los circuitos 261j, 261k asociados codificadores de componentes de señales.

El circuito 261j codificador de componentes de señal, alimentado con los componentes 260j de señal de canal L del lado de margen bajo, y el circuito 261k codificador de componentes de señal, alimentado con los componentes 260k de señal de canal R del lado de margen bajo, codifican los componentes de señales de margen bajo de los canales L y R. Los circuitos 261j, 261k codificadores de componentes de señales producen los códigos 260m, 260n que son enviados a un circuito 261l generador de cadena de código.

Aunque los componentes de señales de margen bajo de los canales L y R son codificados, es posible codificar señales capaces de restaurar los componentes de señales de margen bajo de ambos canales L y R.

Los componentes de señales de los canales 260c, 260d respectivos procedentes de los circuitos 261a, 261b de transformada son enviados ambos a un circuito 261e de síntesis de canales que entonces suma los componentes 260c, 260d de señales de los canales L y R para producir los componentes 260h resultantes de señal de canal (L+R). Los componentes 260h de señal de canal (L+R) son enviados a un circuito 261f separador de señal de margen alto.

El circuito 261f separador de señal de margen alto separa solo los componentes de señal del lado de margen alto de los componentes 260h suministrados de señal de canal (L+R) para producir los componentes 260i de señal de margen alto que son enviados a un circuito 261i codificador de componentes de señal.

El circuito 261i codificador de componentes de señal codifica los componentes 260i de señal de margen alto de canal (L+R) para producir los códigos 260l de margen alto que son enviados a un circuito 261l generador de cadena de código.

Aunque los componentes de señal de margen alto de canal (L+R), que son señales comunes a los canales L y R, son codificados, también es posible codificar las señales comunes a los canales L y R y que son modificados solo en cuanto al nivel de señal.

El circuito 261c de control determina el número asignado 260e de bits para codificación para los componentes 260i de señal de margen alto para el canal (L+R), el número asignado 260f de bits para codificación para los componentes 260j de señal de margen bajo para el canal L y el número asignado 260g de bits para codificación para los componentes 260k de señal de margen bajo para el canal R. El método particular para controlar el número asignado de bits para codificación por el circuito 261c de control será explicado más adelante específicamente.

Por tanto, los circuitos 261i, 261j y 261k codificadores de componentes de señales codifican los componentes 260l de señal de margen alto para el canal (L+R), los componentes 260j de señal de margen bajo para el canal L y los componentes 260k de señal de margen bajo para el canal R, respectivamente, basados en los números asignados 260e, 260f y 260g de bits como son determinados por el circuito 261c de control antes mencionado.

El circuito 261l generador de cadena de código antes mencionado genera una cadena 260o de código a partir de los códigos 260l, 260m y 260n suministrados desde los circuitos 261i, 261j y 261k codificadores de componentes de señales, respectivamente.

La Figura 24 muestra una estructura ilustrativa de los circuitos 261i, 261j y 261k codificadores de componentes de señales de la Figura 23.

En la Figura 24, un componente 270a de señal, que es uno de los componentes 260i de señal de margen alto para el canal (L+R), los componentes 260j de señal de margen bajo para el canal L y los componentes 260k de señal de margen bajo para el canal R, es normalizado desde una banda prefijada a otra por un circuito 271a de normalización, mientras que es enviado a un circuito 271b de decisión de precisión de cuantificación. Este circuito 271b de decisión de precisión de cuantificación calcula la información 280d de precisión de cuantificación basado en el componente 270a de señal y el componen te 270b de señal que corresponde a uno de los números asignados 260e, 260f y 260g de bits para codificación.

Los datos 270c de coeficientes espectrales normalizados procedentes del circuito 271a de normalización y la información 270d de precisión de cuantificación procedente del circuito 271b de decisión de precisión de cuantificación son enviados a un circuito 271c de cuantificación. El circuito 271c de cuantificación cuantifica los datos 270c de coeficientes espectrales normalizados basado en la información 270d de precisión de cuantificación. Los códigos cuantificados 270e procedentes del circuito 271c de cuantificación son extraídos como uno de los códigos 260l, 260m y 260n simultáneamente con la información 270d de precisión de cuantificación y la información 270f de coeficientes de normalización antes mencionadas.

La Figura 25 muestra un ejemplo de procesamiento para hallar datos sobre el número de bits utilizables asignados por el circuito 261c de control de la Figura 23 a los circuitos 261i, 261j y 261k codificadores de componentes de señales en cada cuadro. Este número de bits utilizables es el especificado por los números 260e, 260f y 260g antes mencionados de bits asignados. En la Figura 25, el dato sobre el número de bits utilizables basado en cuadro para los componentes 260i de señal de margen alto del canal (L+R) es especificado como Bh, mientras que el dato sobre el número de bits utilizables basado en cuadro para los componentes 260j de señal de margen bajo del canal L es especificado como B1 y el dato sobre el número de bits utilizables basado en cuadro para los componentes 260k de señal de margen bajo del canal R es especificado como B2. Es decir, el número de bits especificado por el dato sobre el número Bh de bits corresponde al número de bits basado en cuadro del código 260l producido por el circuito 261i codificador de componentes de señal de la Figura 23, mientras que el número de bits especificado por el dato sobre el número B1 de bits corresponde al número basado en cuadro de bits del código 260m producido por el circuito 261j codificador de componentes de señal de la Figura 23 y el número de bits especificado por el dato sobre el número B2 de bits corresponde al número basado en cuadro de bits del código 260n producido por el circuito 261k codificador de componentes de señal de la Figura 23.

Refiriéndose a la Figura 25, la energía Eh de señal del lado de margen alto del canal (L+R) es hallada en el paso S101. La energía E1 de señal de la señal del lado de margen bajo del canal L es hallada en el paso S102, y la energía E2 de la señal del lado de margen bajo del canal R es hallada en el paso S103.

En el paso S104, las energías Eh, E1 y E2 de señales, así halladas, son procesadas con adición ponderada usando un coeficiente Ah de ponderación para el canal (L+R), un coeficiente A1 de ponderación para el canal L y un coeficiente A2 de ponderación para el canal R, para hallar el resultado S de procesamiento.

En los pasos S105 y S106, el número total B de bits que pueden ser asignados a otra distinta que la porción de encabezamiento para los canales L y R es distribuido como el dato antes mencionado para los números B1 y B2 de bits a fin de ser proporcionados a la energía de ponderación de las porciones de codificación respectivas de los circuitos 261j, 261k codificadores de componentes de señales. En el paso S107, la porción restante del número total de bits es asignada a la porción de codificación por el circuito 261i codificador de componentes de señal como el dato antes mencionado sobre el número Bh de bits.

La Figura 26 muestra una estructura ilustrativa de una cadena de código producida por el dispositivo codificador de la Figura 23.

En la Figura 26, la cadena de código está formada por un encabezamiento, compuesto de señales de sincronización y el número de unidades de codificación de margen bajo, los datos codificados del lado de margen bajo del primer canal (canal L) (información de precisión de cuantificación, información de coeficientes de normalización y datos de coeficientes espectrales), los datos codificados del lado de margen bajo del segundo canal (canal R) (información de precisión de cuantificación, información de coeficientes de normalización y datos de coeficientes espectrales), y los datos codificados del lado de margen bajo del lado de margen bajo del canal (L+R) (información de precisión de cuantificación, información de coeficientes de normalización y datos de coeficientes espectrales). En la Figura 26, como un canal de la información de coeficientes de normalización del lado de margen alto es suficiente a diferencia de la cadena de código de la Figura 21, la codificación puede ser efectuada con un número menor de bits. Si las señales del lado de margen alto son usadas en común, la sensación de extensión del sonido se deteriora ligeramente. Sin embargo, el usuario todavía puede disfrutar la reproducción de sonido estereofónico porque son las señales del lado de margen bajo, más bien que las señales del lado de margen alto, las que contribuyen más a incrementar la sensación de sonido estereofónico.

La Figura 27 muestra una estructura ilustrativa de un dispositivo descodificador para descodificar la cadena de código mostrada en la Figura 26.

En la Figura 27, los lados codificados 280a de la cadena de código mostrada en la Figura 26 son separados por un circuito 281a separador de cadena de código en el canal (L+R) del lado de margen alto, el canal L del lado de margen bajo y el canal R del lado de margen bajo. Los datos codificados 280b del canal (L+R) del lado de margen alto son descodificados por un circuito 281b descodificador de componentes de señal mientras que los datos codificados 280c del canal L del lado de margen bajo son descodificados por un circuito 281c descodificador de componentes de señal y los datos codificados 280d del canal R del lado de margen bajo son descodificados por un circuito 281d descodificador de componentes de señal.

Los componentes 280e, 280f de señales del canal (L+R) del lado de margen alto y del canal L del lado de margen bajo, descodificados por los circuitos 281b y 281c descodificadores de componentes de señales, respectivamente, son enviados a un circuito 281e de síntesis de componentes de señales. Los componentes 280e, 280g de señales del canal (L+R) del lado de margen alto y del canal R del lado de margen bajo, descodificados por los circuitos 281b y 281d descodificadores de componentes de señales, respectivamente, son enviados a un circuito 281f de síntesis de componentes de señales.

El circuito 281e de síntesis de componentes de señales sintetiza los componentes 280e de señal del canal (L+R) del lado de margen alto y los componentes 280f de señal del canal L del lado de margen bajo para sintetizar los lados de margen bajo y margen alto para enviar los componentes 280h de señal de canal L de todo el margen resultantes de la síntesis a un circuito 281h de transformada inversa.

El circuito 281f de síntesis de componentes de señales sintetiza los componentes 280e de señal del canal (L+R) de margen alto y los componentes 280g de señal del canal R del lado de margen bajo para sintetizar los lados de margen bajo y margen alto para enviar los componentes 280i de señal de canal L de todo el margen resultante de la síntesis a un circuito 281i de transformada inversa.

Estos circuitos 281h, 281i de transformada inversa transforman inversamente los componentes de señales de los canales L y R de todo el margen para restaurar la señal 280j en el dominio de tiempo del canal L y la señal 280k en el dominio de tiempo del canal R.

Como será evidente por la descripción anterior, las señales estereofónicas pueden ser codificadas con un número menor de bits por el método que materializa la presente invención.

Asimismo, el volumen de procesamiento y el volumen de memoria intermedia pueden ser reducidos eficazmente. Esta modificación para reducir el volumen de procesamiento y el volumen de memoria intermedia es explicada en lo sucesivo.

La Figura 28 muestra una estructura ilustrativa de un dispositivo codificador de la modificación en la que el procesamiento es por un filtro divisor en bandas y un circuito de transformada ortogonal directa usados en combinación.

En la Figura 28, una señal 290a de canal L y una señal 290b de canal R son enviadas a los filtros 291a, 291b divisores en bandas, respectivamente. El filtro 291a divisor en bandas divide la señal 290a de canal L en señales de margen bajo y margen alto, mientras que el filtro 291b divisor en bandas divide la señal 290b de canal R en señales de margen bajo y margen alto.

La señal 290d de margen bajo del canal L, separada por el filtro 291a divisor en bandas, es enviada a un circuito 291e de transformada ortogonal directa, mientras que la señal 290f de margen bajo del canal R, separada por el filtro 291b divisor en bandas, es enviada a un circuito 290j divisor en bandas, es enviada a un circuito 290j de transformada ortogonal directa.

Las señales 290c, 290e de margen alto de canales L y R, obtenidas separando por los filtros 291a, 291b divisores en bandas, son enviadas a un circuito 291c de síntesis de canales a fin de ser sintetizadas en una señal de margen alto del canal (L+R) que es enviada a un circuito 291d de transformada ortogonal directa.

Estos circuitos 291d, 291e, 291f de transformada ortogonal directa procesan las señales de entrada con transformada ortogonal directa para producir los componentes 290h, 290i, 290j de señales que son enviados a los circuitos 291h, 291i, 291j asociados codificadores de componentes de señales.

Los componentes 290h, 290i, 290j de señales, procedentes de los circuitos 291d, 291e, 291f de transformada ortogonal directa, también son enviados a un circuito 291g de control. El circuito 291g de control determina el número asignado 290k de bits para codificación para los componentes 290h de señal de margen alto del canal (L+R), el número asignado 290l de bits para codificación para los componentes 290i de señal de margen bajo del canal L y el número asignado 290m de bits para codificación para los componentes 290j de señal de margen bajo del canal R, como en el caso de la Figura 23, basado en los componentes 290h, 290i y 290j de señales procedentes de los circuitos 291d, 291e y 291f de transformada ortogonal directa.

Así, los circuitos 291h, 291i, 291j codificadores de componentes de señales antes mencionados codifican los componentes 290h de señal de margen alto del canal (L+R), los componentes 290i de señal de margen bajo del canal L y los componentes 290j de señal de margen bajo del canal R asociados, basados en los números asignados 290k, 290l y 290m de bits como son dispuestos por el circuito 291g de control.

El circuito 291k generador de cadena de código genera una cadena 290q de código, similar a la mostrada en la Figura 26, a partir de los códigos 290n, 290o y 290p procedentes de los circuitos 291h, 291i, 291j codificadores de componentes de señales, y extrae la cadena 290q de código generada.

En la estructura de la Figura 28 es digno de observar que, como la transformada ortogonal directa en el lado de margen alto es realizada en común en ambos canales (canal (L+R)), el procesamiento tal como la codificación necesita ser realizado una sola vez, ahorrando así volumen de procesamiento y espacio de memoria intermedia. Específicamente, con el método antes descrito de producir la cadena de código mostrada en la Figura 21, los datos de coeficientes de normalización necesitan ser hallados independientemente para los canales L y R, aunque la combinación del filtro divisor en bandas y los circuitos de transformada ortogonal directa es usada como el circuito de transformada, de modo que el procesamiento necesita ser realizado en dos canales que incluyen transformada en el lado de margen alto. Con el método aplicado a la estructura de la Figura 28, solo una operación de procesamiento de transformada ortogonal directa para las señales del lado de margen alto es suficiente para dos canales.

La Figura 29 muestra una estructura ilustrativa de un dispositivo descodificador adaptado para descodificar una cadena de código generada por el dispositivo codificador mostrado en la Figura 28.

En la Figura 29, los datos codificados 310a de una cadena de código similar a una mostrada en la Figura 26 son divididos por un circuito 311a divisor de cadena de código en un canal (L+R) del lado de margen alto y los canales L y R del lado de margen bajo. Los datos codificados 310b del canal (L+R) del lado de margen alto son descodificados por un circuito 311b descodificador de componentes de señal, mientras que los datos codificados 310c del canal L del margen bajo son descodificados por un circuito 311c descodificador de componentes de señal y los datos codificados 310d del canal R del lado de margen bajo son descodificados por un circuito 311d descodificador de componentes de señal.

Los componentes 310e, 310f, 310g de señales de canal (L+R) del lado de margen alto, del canal L del lado de margen bajo y del canal R del lado de margen bajo, descodificados por los circuitos 311b, 311c y 311d descodificadores de componentes de señales, son enviados a los circuitos asociados 311e, 311f y 311g de transformada ortogonal inversa para transformada ortogonal inversa.

La señal 310h del canal (L+R) del lado de margen alto procedente del circuito 311e de transformada ortogonal inversa y la señal 310i del canal R del lado de margen bajo procedente del circuito 311f de transformada ortogonal inversa son enviadas a un filtro 311h de síntesis de bandas que entonces sintetiza la señal 310h del canal (L+R) del lado de margen alto y la señal 310i del canal R de margen bajo para sintetizar los márgenes bajo y alto para producir la señal resultante 310k en el dominio de tiempo del canal L de margen completo.

La señal 310h del canal (L+R) del lado de margen alto procedente del circuito 311e de transformada ortogonal inversa y la señal 310j del canal R del lado de margen bajo procedente del circuito 311g de transformada ortogonal inversa son enviada a un filtro 311i sintetizador de bandas que entonces sintetiza la señal 310h del canal (L+R) del lado de margen alto y la señal 310j del canal R del lado de margen bajo para sintetizar los márgenes bajo y alto para producir la señal 310l resultante en el dominio de tiempo del canal R de margen completo.

Se ve que, con el dispositivo descodificador mostrado en la Figura 29, es suficiente realizar la transformada ortogonal inversa del lado de margen alto solo una vez como el canal (L+R) común. Con el método para descodificar la cadena de código mostrada en la Figura 22, es necesario llevar a cabo el procesamiento de transformada ortogonal inversa independientemente para los canales L y R para todo el margen de frecuencias, aunque la combinación de la transformada ortogonal inversa y el filtro de síntesis de bandas sea usada como se describió antes como el circuito de transformada inversa, porque los coeficientes de normalización difieren de canal a canal. Con el método de descodificación antes descrito, es posible ahorrar volumen de procesamiento y espacio de memoria intermedia.

La cadena de código mostrada en la Figura 26 puede ser reproducida de modo que los canales L y R del lado de margen alto serán de un nivel diferente de señal para mejorar la sensación de sonido estereofónico.

La Figura 30 muestra la estructura de tal dispositivo descodificador.

En la Figura 30, los datos codificados 320a de una cadena de código similar a la mostrada en la Figura 26 son divididos por el circuito 321a divisor de cadena de código en un canal (L+R) del lado de margen alto, en un canal L del lado de margen bajo y en un canal R del lado de margen bajo. Los datos codificados 320b del canal (L+R) del lado de margen alto son descodificados por un circuito 321b descodificador de componentes de señal, mientras que los datos codificados 320c del canal L del lado de margen bajo son descodificados por un circuito 321c descodificador de componentes de señal y los datos codificados 320d del canal R del lado de margen bajo son descodificados por un circuito 321d descodificador de componentes de señal.

Los componentes 320e, 320f y 320g de señales del canal (L+R) del lado de margen alto, del canal L del lado de margen bajo y del canal R del lado de margen bajo son enviados a los circuitos asociados 321e, 321f y 321g de transformada ortogonal inversa para transformada ortogonal inversa.

La señal 320i de margen bajo del canal L procedente del circuito 321f de transformada ortogonal inversa y la señal 320j de canal R del lado de margen bajo procedente del circuito 321g de transformada ortogonal inversa son enviadas a los filtros 321k y 321l asociados de síntesis de bandas y simultáneamente a un circuito 321h de decisión de ponderación. Este circuito 321h de decisión de ponderación dispone los coeficientes de ponderación para los canales L y R para enviar los coeficientes de ponderación así dispuestos para los canales L y R a los circuitos asociados 321i, 321j de ponderación.

Estos circuitos 321i, 321j de ponderación son alimentados con la señal 320h de margen alto del canal (L+R) procedente del circuito 321e de transformada ortogonal inversa. Estos circuitos 321i, 321j de ponderación realizan la ponderación independiente para los canales L y R en la señal 320h de margen alto del canal (L+R). La señal 320m de margen alto del canal (L+R), ponderada para el canal L por el circuito 321i de ponderación, es enviada al filtro 321k de síntesis de bandas, mientras que la señal 320n de margen alto del canal (L+R), ponderada para el canal R por el circuito 321j de ponderación, es enviada al filtro 321l de síntesis de bandas.

Es decir, en el dispositivo descodificador de la Figura 30, el circuito 321h de decisión de ponderación determina los coeficientes 320k, 320l de ponderación a partir de los niveles de señales del lado de margen bajo de los canales L y R, mientras que los circuitos 321i, 321j de ponderación corrigen los valores de muestras de las señales respectivas a fin de ser proporcionales a los coeficientes 320k, 320l de ponderación.

El filtro 321k de síntesis de bandas sintetizan la señal 320m de margen alto para el canal (L+R), ponderada para el canal L, y la señal 320i de margen bajo antes mencionada del canal L, por medio de síntesis de los márgenes bajo y alto, para producir la señal resultante 320o en el dominio de tiempo del canal L de todo el margen.

El filtro 321l de síntesis de bandas sintetiza la señal 320n de margen alto para el canal (L+R), ponderada para el canal R, y la señal 320j de margen bajo antes mencionada del canal R, por medio de síntesis de los márgenes bajo y alto, para producir la señal resultante 320p en el dominio de tiempo de canal R de todo el margen.

La Figura 31 muestra un ejemplo de procesamiento en el que el circuito 321h de decisión de ponderación del dispositivo descodificador de la Figura 30 determina el coeficiente 320k de ponderación para el primer canal (canal L) (indicado como un parámetro r1 de ponderación en la Figura 31) y el coeficiente 320l de ponderación para el segundo canal (canal R) (indicado como un parámetro r2 de ponderación en la Figura 31).

En este procesamiento, la energía de señal del lado de margen alto también es distribuida a los canales L y R a fin de ser proporcionada a la energía de señal del lado de margen bajo. Con este fin, en el paso S201, la energía EI1 de señal del lado de margen alto del canal L es hallada, usando la señal 320i de margen bajo del canal L, de modo que la energía EI1 de señal será proporcionada a la energía de la señal 320i de margen bajo del canal L. De modo similar, en el paso S202, la energía EI2 de señal del lado de margen alto del canal R es hallada, usando la señal 320j de margen bajo del canal R, de modo que la energía EI2 de señal será proporcionada a la energía de la señal 320j de margen bajo del canal R.

Después, en el paso S203 se halla la suma SI de la energía EI1 de señal del lado de margen alto para el canal L y la energía EI2 de señal del lado de margen alto para el canal R. En el paso S204, la raíz cuadrada del cociente de la energía RI1 de señal dividida por la suma SI es adoptada como parámetro r1 de ponderación para el primer canal (canal L). De modo similar, la raíz cuadrada del cociente de la energía EI2 de señal dividida por la suma SI es adoptada como parámetro r2 de ponderación para el segundo canal (canal R). Como se comprenderá fácilmente a partir de la relación entre los parámetros r1 y r2 de ponderación, el parámetro r2 de ponderación puede ser hallado a partir de la ecuación del paso S205.

En el ejemplo anterior, las señales del lado de margen alto son usadas en común para los canales L y R. Sin embargo, los datos de control de nivel para los canales L y R, tales como parámetros de ponderación, también pueden ser incluidos en la cadena de código. Esto origina una sensación de sonido estereofónico más fiel. La señal de margen bajo también puede ser codificada después de transformar en el canal (L+R) y el canal (L-R) en lugar de ser codificada como canales L y R. Haciéndolo así, la señal de canal (L-R) es bajada en nivel para realizar la codificación más eficiente especialmente si hay una correlación fuerte entre los canales L y R.

La Figura 32 muestra una estructura ilustrativa de una modificación del dispositivo codificador que comprende los dos métodos antes mencionados.

En la Figura 32, una señal 330a de canal L y una señal 330b de canal R son alimentadas a los filtros 331a y 331b divisores en bandas. El filtro 331a divisor en bandas divide la señal 330a de canal L en señales de margen bajo y de margen alto, mientras que el filtro 331b divisor en bandas divide la señal 330b de canal R en señales de margen bajo y de margen alto.

La señal 330d de margen bajo del canal L, separada por el filtro 331a divisor en bandas, y la señal 330f de margen bajo del canal R, separada por el filtro 331b divisor en bandas, son enviadas ambas al circuito 331d de conversión de canales.

El circuito 331d de conversión de canales convierte la señal 330d de margen bajo del canal L y la señal 330f de margen bajo de canal R en una señal 330h de margen bajo de canal (L+R) y una señal 330i de margen bajo de canal (L-R).

La señal 330h de margen bajo de canal (L+R) es enviada a un circuito 331f de transformada ortogonal directa, mientras que la señal 330i de margen bajo de canal (L-R) es enviada a un circuito 331g de transformada ortogonal directa.

Las señales 330c, 330e de margen alto de los canales L y R, separadas por los filtros 331a, 331b divisores en bandas, son enviadas ambas al circuito 331c de síntesis de canales a fin de ser sintetizadas en la señal 330g de margen alto de canal (L+R) por el circuito 331c de síntesis de canales antes de ser enviada a un circuito 331e de transformada ortogonal directa.

Los circuitos 331e, 331f y 331g de transformada ortogonal directa antes mencionados procesan las señales de entrada con transformada ortogonal directa para producir los componentes 330j, 330k, 330l de señales que son enviados a los circuitos 331i, 331j, 331k asociados codificadores de componentes de señales, respectivamente.

Los componentes 330j, 330k, 330l de señales procedentes de los circuitos 331e, 331f, 331g de transformada ortogonal directa también son enviados a un circuito 331h de control. El circuito 331h de control determina el número asignado 330m de bits para codificación para los componentes 330j de señal de margen alto para el canal (L+R), el número asignado 330n de bits para codificación parra los componentes 330k de señal de margen bajo para el canal (L+R) y el número asignado 330o de bits para codificación para los componentes 330l de señal de margen bajo para el canal (L-R).

Así, los circuitos 331i, 331j y 331k codificadores de componentes de señales antes mencionados codifican los componentes 330j de señal del lado de margen alto del canal (L+R), los componentes 330k de señal de margen bajo del canal (L+R) y los componentes 330l de señal de margen bajo del canal (L-R), basados en los números 330m, 330n y 330o de bits asignados determinados por el circuito 331h de control.

Las señales 330c y 330e de margen alto de los canales L y R, separadas por los filtros 331a, 331b divisores en bandas, también son enviadas al circuito 331m de ponderación que entonces dispone los coeficientes 330s de ponderación (parámetros de ponderación) para los canales L y R por un método que será explicado subsiguientemente.

Usando los códigos 330p, 330q y 330r procedentes de los circuitos 331i, 331j y 331k codificadores de componentes de señales y el coeficiente 330s de ponderación procedente del circuito 331m de decisión de ponderación, el circuito 331l generador de cadena de código genera y extrae una cadena 330t de código.

El método de codificación para el canal (L+R) puede diferir del método para el canal (L-R). Por ejemplo, el método de codificación para el canal (L+R) puede usar una longitud fija de código para hacer posible codificar y descodificar con un volumen menor de procesamiento, o el método de codificación para el canal (L-R) puede usar una codificación de longitud variable para reducir el volumen de procesamiento para la codificación y la descodificación a costa del volumen de procesamiento incrementado para codificación y descodificación. Esto permite que una cadena de código sea construida de modo que la reproducción por una estructura simplificada de hardware es posible si la reproducción monoaural es suficiente, y de modo que la reproducción estereofónica también es posible. Como un método de codificación con un rendimiento mayor de codificación, no solo puede ser usada la codificación de longitud variable, sino también un método de codificación para codificar separadamente los componentes tonales que tienen energía concentrada de señal. También es posible usar transformada ortogonal que tiene longitudes diferentes de bloques de transformada para los canales (L+R) y (L-R).

La Figura 33 muestra un ejemplo de procesamiento de un método en el que el circuito 331m de decisión de ponderación determina los coeficientes 330s de ponderación (parámetro R1 en la Figura 33).

En la Figura 33, la energía Eh1 de señal de la señal 330c de margen alto de canal L es hallada en el paso S301 y la energía Eh1 de señal de la señal 330e de margen alto de canal R es hallada en el paso S302.

Después, en el paso S303, se halla la suma Sh de la energía Eh1 de señal del lado de margen alto para el canal L y la energía Eh2 de señal del lado de margen alto para el canal R. En el paso S304 se halla la raíz cuadrada R1 del cociente de la energía Eh1 o Eh2 de señal dividida por la suma Sh. Este valor de R1 es enviado como el parámetro de ponderación antes mencionado al circuito 331l generador de cadena de código donde es codificado como parte de la cadena de código.

La Figura 34 muestra un ejemplo de una cadena de código generada por el circuito 331l generador de cadena de código de la Figura 32.

Refiriéndose a la Figura 34, la cadena de código está formada por un encabezamiento, compuesto por señales de sincronización, el número de unidades de codificación de margen bajo y los parámetros R1 de ponderación antes mencionados, los datos codificados del lado de margen bajo del primer canal (canal L+R) (información de precisión de cuantificación, información de coeficientes de normalización y datos de coeficientes espectrales), los datos codificados del lado de margen bajo del segundo canal (canal L-R) (información de precisión de cuantificación, información de coeficientes de normalización y datos de coeficientes espectrales) y los datos codificados del lado de margen alto del canal (L+R) (información de precisión de cuantificación, información de coeficientes de normalización y datos de coeficientes espectrales).

La Figura 35 muestra una estructura ilustrativa de un dispositivo descodificador adaptado para descodificar una cadena de código generada por el dispositivo codificador de la Figura 32.

Refiriéndose a la Figura 35, los datos codificados 340a de la cadena de código de la Figura 34 son separados por un circuito 341a separador de cadena de código en los datos codificados del canal (L+R) del lado de margen alto, los datos codificados del canal (L+R) del lado de margen bajo y los datos codificados del canal (l-R) del lado de margen bajo. Los datos codificados 340b del canal (L+R) del lado de margen alto son descodificados por el circuito 341b descodificador de componentes de señal, mientras que los datos codificados 340c del canal (L+R) del lado de margen bajo son descodificados por el circuito 341c descodificador de componentes de señal y los datos codificados 340d del canal (L-R) del lado de margen bajo son descodificados por el circuito 341d descodificador de componentes de señal.

Los componentes 340e, 340f y 340g de señales del canal (L+R) del lado de margen alto, del canal (L+R) del lado de margen bajo y del canal (L-R) del lado de margen bajo, descodificados por los circuitos 341b, 341c y 341d descodificadores de componentes de señales, respectivamente, son enviados a los circuitos asociados 341e, 341f y 341g de transformada ortogonal inversa, respectivamente, para transformada ortogonal inversa.

La señal 340i de margen bajo del canal (L+R) procedente del circuito 341f de transformada ortogonal inversa y la señal 340j de margen bajo del canal (L-R) procedente del circuito 341g de transformada ortogonal inversa son enviadas a un circuito 341i de conversión de canales para conversión a la señal 340m de margen bajo de canal L y a la señal 340n de margen bajo de canal R. Esta señal 340m de margen bajo de canal L y señal 340n de margen bajo de canal R son enviadas a los filtros asociados 341l y 341m de síntesis de bandas, respectivamente.

La señal 340h de margen alto del canal (L+R) procedente del circuito 341e de transformada ortogonal inversa es enviada a los circuitos 341j, 341k de ponderación.

El circuito 341j de ponderación es alimentado con los coeficientes 340k de ponderación (parámetro R1 de ponderación) separados de la cadena de código por el circuito 341a separador de cadena de código. El circuito 341k de ponderación es alimentado con los coeficientes 340l de ponderación (parámetro R2 de ponderación) calculados por el circuito 341h calculador de coeficientes de ponderación a partir de los coeficientes 340k de ponderación. Los coeficientes 340k de ponderación (parámetro R1 de ponderación) y los coeficientes 340l de ponderación (parámetro R2 de ponderación) están correlacionados entre sí de una manera similar a la relación entre los parámetros r1 y r2 de ponderación de la Figura 31, y representan los coeficientes de ponderación para los canales L y R del lado de margen alto (parámetros de ponderación). Es decir, en el circulo descodificador de la Figura 35, la ponderación es efectuada para corregir los valores de muestras de las señales respectivas de modo que los valores de muestras serán proporcionadas a los coeficientes de ponderación (parámetros R1 y R2 de ponderación) asociados con los canales L y R, respectivamente.

La señal 340o de margen alto de canal (L+R), correspondiente a la señal 340h de margen alto de canal (L+R) ponderada por el circuito 341j de ponderación, es enviada al circuito 341l de síntesis de bandas alimentado con la señal 340m de margen bajo de canal L procedente del circuito 341i de conversión de canales. La señal 340p de margen alto de canal (L+R), correspondiente a la señal 340h de margen alto de canal (L+R) ponderada por el circuito 341k de ponderación, es enviada al circuito 341m de síntesis de bandas alimentado con la señal 340n de margen bajo de canal R procedente del circuito 341i de conversión de canales.

El filtro 341l de síntesis de bandas sintetiza la señal 340o de margen alto (L+R), ponderada para el canal L, y la señal 340m de margen bajo de canal L, por vía de sintetizar los márgenes bajo y alto, para producir una señal 340q en el dominio de tiempo de canal L de todo el margen obtenida por la síntesis. El filtro 341m de síntesis de bandas sintetiza la señal 340p de margen alto de canal (L+R), ponderada para el canal R, y la señal 340n de margen bajo de canal R, por vía de sintetizar los márgenes bajo y alto, para producir una señal 340r en el dominio de tiempo de canal R de todo el margen obtenida por la síntesis.

La Figura 36 muestra un ejemplo de procesamiento de calcular los coeficientes 340l de ponderación (parámetros R2 de ponderación) por el circuito 341h calculador de coeficientes de ponderación de la Figura 35.

En la Figura 36, en el paso S401, el valor de R1 al cuadrado es restado de 1 y la raíz cuadrada de la diferencia resultante es hallada como R2. Mientras tanto, R1 es el parámetro de ponderación correspondiente al coeficiente 340k de ponderación. El valor de R2 es enviado como el coeficiente 340p de ponderación antes mencionado al filtro 341m de síntesis de bandas antes mencionado.

Con el método ilustrativo explicado con referencia a las Figuras 32 y 35, la distribución de señal del lado de margen alto puede ser determinada por la propia proporción de energía del lado de margen alto, empleando los parámetros R1 y R2 de ponderación obtenidos como se describió antes y sumando un número menor de bits, permitiendo así la reproducción de la sensación de sonido estereofónico fiel por la señales acústicas originales.

Es digno de observar el hecho de que, con el circuito de transformada ortogonal directa del dispositivo codificador y la transformada ortogonal inversa del circuito descodificador, los canales L y R pueden ser usados en común para los lados de margen alto, realizando así ahorro en volumen de procesamiento y en espacio de memoria intermedia en comparación con el método antes descrito.

La descripción anterior ha sido hecha de un caso de usar un filtro divisor para dividir el espectro de frecuencias en márgenes alto y bajo de frecuencias. Sin embargo, la presente invención puede ser aplicada a un caso en el que el número de división del espectro de frecuencias es mayor que dos.

Las Figuras 37 y 38 muestran una estructura ilustrativa de un dispositivo codificador (Figura 37) y un dispositivo descodificador (Figura 38) cuando el método de la presente invención es aplicado al caso en el que el número de división del espectro de frecuencias es cuatro. Como se explicó con referencia a la Figura 8, la unidad codificadora procesada con normalización es dispuesta independientemente de la anchura de división en bandas por el filtro divisor en bandas. Se observa que, a diferencia del método antes descrito de variar los niveles de los canales L y R desde una unidad codificadora a otra, la transformada ortogonal directa para el lado de margen alto y la transformada ortogonal inversa para el lado de margen alto pueden ser procesadas como siendo comunes a los dos canales, realizando así nuevamente un ahorro en volumen de procesamiento y en espacio de memoria intermedia.

En el dispositivo codificador mostrado en la Figura 37, la señal 350a de canal L y la señal 350b de canal R son enviadas a los filtros 351a, 351b divisores en bandas, respectivamente. El filtro 351a divisor en bandas divide la señal 350a de canal L en cuatro señales de bandas 350c1, 350c2, 350c3 y 350d. El filtro 351b divisor en bandas divide de modo similar la señal 350b de canal R en cuatro señales de bandas 350e1, 350e2, 350e3 y 350f.

La señal inferior 350d de canal L, como es separada por el filtro 351a divisor en bandas, y la señal inferior 350f de canal R, como es separada por el filtro 351b divisor en bandas, son enviadas ambas al circuito 351c de conversión de canales.

El circuito 351c de conversión de canales convierte la señal inferior 350d de canal L y la señal inferior 350f de canal R en la señal inferior 350h de canal (L+R) y la señal inferior 350i de canal (L-R).

La señal inferior 350h de canal (L+R) y la señal inferior 350i de canal (L-R) son enviadas a los circuitos 351d, 351e de transformada ortogonal directa, respectivamente. Los componentes 350j, 350k de señales procedentes de estos circuitos 351d, 351e de transformada ortogonal directa son enviados a los circuitos asociados 351k, 351l codificadores de componentes de señales, respectivamente.

Las tres señales restantes 350c1, 350c2, 350c3 y 350e1, 350e2, 350e3 del lado de margen alto de los canales L y R, como son separadas por los filtros 351a y 351b divisores en bandas, son enviadas a los circuitos 351f1, 351f2 y 351f3 de síntesis de canales provistos en asociación con las bandas separadas respectivas. El circuito 351f1 de síntesis de canales sintetiza las señales 350c1, 350e1 del lado de margen superior de los canales L y R para producir la señal superior 350g1 de canal (L+R). El circuito 351f2 de síntesis de canales sintetiza las segundas señales 350c2, 350e2 del lado de margen superior de los canales L y R para producir la segunda señal superior 350g2 del canal (L+R). El circuito 351f3 de síntesis de canales sintetiza las terceras señales 350c3, 350e3 del lado de margen superior de los canales L y R para producir la tercera señal superior 350g3 de canal (L+R).

Las señales 350g1, 350g2 y 350g3 de margen alto procedentes de los circuitos 351f1, 351f2 y 350f3 de síntesis de canales son enviadas a los circuitos 351g1, 351g2 y 351g3 de transformada ortogonal directa para transformada ortogonal directa. Los componentes 350m1, 350m2 y 350m3 de señales, obtenidos en transformada ortogonal directa por los circuitos 351g1, 351g2 y 351g3 de transformada ortogonal directa, respectivamente, son enviadas al circuito 351j codificador de componentes de señal.

Los componentes 350j, 350k, 350m1, 350m2 y 350m3 procedentes de los circuitos 351d, 351e, 351g1, 351g2 y 351g3 son enviados a un circuito 351i de control. El circuito 351i de control determina el número asignado 350n de bits para codificación para los componentes 350m1, 350m2 y 350m3 de señales del lado de margen alto del canal (L+R), el número asignado 350o de bits para codificación para los componentes 350j de señal inferior del canal (L+R) y el número asignado 350p para codificación para los componentes 350k de señal inferior del
canal (L-R).

Así, los circuitos 351j, 351k y 351l codificadores de componentes de señales codifican los componentes 350m1, 350m2 y 350m3 de señales del lado de margen alto del canal (L+R), los componentes 350j de señal inferior del canal (L+R) y los componentes 350k de señal inferior del canal (L-R), basados en los números 350n, 350o y 350p de bits asignados como son determinados por el circuito 351i de control.

Las señales 350c1, 350c2, 350c3, 350e1, 350e2 y 350e3 de tres bandas del lado de margen alto, obtenidas dividiendo en cuatro por los filtros 351a, 351b divisores en bandas, también son enviadas a un circuito 351h de decisión de ponderación que entonces determina los coeficientes de ponderación (parámetros de ponderación) 350l para los canales L y R por el método descrito anteriormente.

El circuito 351m generador de cadena de código genera y extrae una cadena 350t de código usando los códigos 350q, 350r y 350s procedentes de los circuitos 351j, 351k y 351l codificadores de componentes de señales y los coeficientes 350l de ponderación procedentes del circuito 351h de decisión de ponderación.

El dispositivo descodificador mostrado en la Figura 38 divide los datos codificados 360a de la cadena de código generada por el dispositivo codificador de la Figura 37 en datos codificados de tres bandas del lado superior del canal (L+R), el lado de margen inferior del canal (L+R) y el lado de margen inferior del canal (L-R), por el circuito 361a divisor de cadena de código. Los datos codificados de tres bandas 360h1, 360h2 y 360h3 del lado superior del canal (L+R) son descodificados por los circuitos asociados 361g1, 361g2 y 361g3 descodificadores de componentes de señales. Los datos codificados 360b del lado de margen inferior del canal (L+R) son descodificados por el circuito 361b descodificador de componentes de señal, mientras que los datos codificados 360c del lado de margen inferior del canal (L-R) son descodificados por el circuito 361c descodificador de componentes de señal.

Los componentes 360i1, 360i2, 360i3, 360d y 360e de señales de las tres bandas del lado de margen alto del canal (L+R), el lado inferior del canal (L+R) y el lado inferior del canal (L-R) son enviados a los circuitos asociados 361h1, 361h2, 361h3, 361d y 361e de transformada ortogonal inversa para transformada ortogonal inversa.

La señal 360f de margen inferior de canal (L+R) procedente del circuito 361d de transformada ortogonal inversa y la señal 360g de margen inferior de canal (L-R) procedente del circuito 361e de transformada ortogonal inversa son enviadas al circuito 361f de conversión de canales para conversión en la señal 360m inferior de canal L y en la señal 360n inferior de canal R. La señal 360m inferior de canal L y la señal 360n inferior de canal R son enviadas a los filtros asociados 361l, 361m de síntesis de bandas, respectivamente.

Por otra parte, las tres señales 360j1, 360j2 y 360j3 del lado de margen alto de canal (L+R) procedentes de los circuitos 361h1, 361h2 y 361h3 de transformada ortogonal inversa son enviadas a los circuitos asociados 361j1, 361j2, 361j3, 361k1, 361k2 y 361k3 de ponderación.

Los circuitos 361j1, 361j2, 361j3 de ponderación son alimentados con los coeficientes 360k de ponderación separados de la cadena de código por el circuito 361a divisor de cadena de código. Los circuitos 361k1, 361k2 y 31k3 de ponderación son alimentados con los coeficientes 360l de ponderación calculados por el circuito 361i calculador de coeficientes de ponderación a partir de los coeficientes 360k de ponderación. La relación entre los coeficientes 360k de ponderación y los coeficientes 360l de ponderación es similar a la relación entre los coeficientes 340k, 340l de ponderación mostrados en la Figura 35.

Las señales 360o1, 360o2 y 360o3 de tres bandas del lado de margen alto de canal (L+R), obtenidas al ponderar las señales 360j1, 360j2 y 360j3 de tres bandas del lado de margen alto del canal (L+R) por los circuitos asociados 361j1, 361j2 y 361j3 de ponderación, son enviadas al circuito 361l de síntesis de bandas alimentado con la señal inferior 360m del canal L procedente del circuito 361f de conversión de canales. Por otra parte, las señales 360p1, 360p2 360p3 de tres bandas del lado de margen alto de canal (L+R), ponderadas por los circuitos 361k1, 361k2 y 361k3 de ponderación, son enviadas al circuito 361m de síntesis de bandas alimentado con la señal inferior 360n de canal R procedente del circuito 361f de conversión de canales.

El filtro 361l de síntesis de bandas sintetiza las señales 360o1, 360o2 y 360o3 de tres bandas del lado de margen alto de canal (L+R), ponderadas para el canal L, y la señal inferior 360m de canal L, por vía de sintetizar las señales de margen bajo y margen alto, para producir una señal 360q en el dominio de tiempo de canal L para todo el margen resultante de la síntesis. Por otra parte, el filtro 361m de síntesis de bandas sintetiza las señales 360p1, 360p2 y 360p3 de tres bandas del lado de margen alto de canal (L+R), ponderadas para el canal R, y la señal inferior 360n de canal R, por vía de sintetizar las señales de margen bajo y margen alto, para producir una señal 360r en el dominio de tiempo de canal R para todo el margen resultante de la síntesis.

Aunque la descripción anterior se hace del uso de dos canales L y R, la presente invención puede ser aplicada a señales acústicas de tres o más canales. La cadena de código generada por el dispositivo codificador anterior, o sea la corriente de bits codificada, puede ser grabada en un soporte de grabación, tal como un disco óptico, un disco magnético, una cinta magnética o una memoria de semiconductor, o transmitida por una línea de transmisión tal como una fibra óptica, ondas eléctricas o rayos infrarrojos.

Aunque la descripción anterior se hace del uso de transformada ortogonal, el método de la presente invención puede ser aplicado al caso de usar solo un filtro divisor en bandas.

Claims (16)

1. Un método para descodificar una cadena de código, comprendiendo los pasos de:

separar (321a) una cadena de código que tiene códigos de margen bajo obtenidos al codificar cada una de señales de frecuencias inferiores plurales, códigos de margen alto obtenidos al codificar al menos una señal de frecuencia superior común, e información de codificación, en el que dichas señales de frecuencias inferiores plurales y dicha al menos una señal de frecuencia superior común son generadas a partir de audioseñales plurales dividiendo una señal derivad de audioseñales plurales;

descodificar (321c, 321d) los códigos de margen bajo separados;

descodificar (321b) los códigos de margen alto separados; y

generar (321e... 321l) audioseñales de salida plurales sintetizando las señales de frecuencias inferiores descodificadas y las señales de frecuencias superiores comunes descodificadas,

caracterizado porque

la información de ponderación (r1, r2) para dichas señales de frecuencias superiores comunes, relacionadas con cada una de las audioseñales de entrada, es determinada (321h) a partir de las señales de frecuencias inferiores plurales descodificadas respectivas;

los valores de muestras de dichas señales de frecuencias superiores son corregidos para cada una de las audioseñales de entrada basados en dicha información de ponderación (r1, r2); y

en dicho paso generador (321e... 321l), las señales de frecuencias superiores comunes corregidas y las señales de frecuencias inferiores plurales respectivas son sintetizadas (321k, 321l).

2. El método de descodificación según la reivindicación 1, en el que dicho paso de descodificación de margen alto (321b) descodifica los códigos de margen alto por desnormalización basado en la información de coeficientes de normalización contenida en dicha información de codificación.

3. El método de descodificación según la reivindicación 2, en el que señales de salida plurales son generadas basadas en señales de frecuencias superiores descodificadas en la desnormalización por información de coeficientes de normalización común para cada una de las señales de frecuencias superiores.

4. El método de descodificación según una cualquiera de las reivindicaciones 1 a 3, en el que en dicho paso generador (321e... 321l), las señales de canal derecho y canal izquierdo de una señal acústica son generadas basadas en las señales de frecuencias inferiores descodificadas y las señales de frecuencias superiores descodificadas.

5. El método de descodificación según una cualquiera de las reivindicaciones 1 a 3, en el que en dicho paso generador (321e... 321l), la señales de canal derecho y canal izquierdo de las señales acústicas son generadas a partir de una señal generada basada en la suma de las señales de frecuencias inferiores respectivas descodificadas, una señal generada basada en la diferencia de las señales de frecuencias respectivas y las señales de frecuencias superiores descodificadas.

6. El método de descodificación según una cualquiera de las reivindicaciones 1 a 5, en el que en dicho paso generador (321e... 321l), los componentes de señales espectrales de frecuencias inferiores derivados de las señales de frecuencias inferiores respectivas descodificadas y los componentes de señales espectrales de frecuencias superiores derivadas de las señales de frecuencias superiores descodificadas son transformadas ortogonalmente de modo inverso.

7. El método de descodificación según una cualquiera de las reivindicaciones 1 a 6, en el que dichos códigos de margen bajo plurales son descodificados por método de descodificación diferentes.

8. El método de descodificación según una cualquiera de las reivindicaciones 1 a 7, en el que el número de las señales de frecuencias superiores es menor que el número de las audioseñales de entrada plurales.

9. Un aparato para descodificar una cadena de código, comprendiendo:

medios separadores (321a) para separar una cadena de código que tiene códigos de margen bajo obtenidos al codificar cada una de señales de frecuencias inferiores plurales, códigos de margen alto obtenidos al codificar al menos una señal de frecuencia superior común, e información de codificación, en los que dichas señales de frecuencias inferiores plurales y dicha al menos una señal de frecuencia superior común son generadas a partir de audioseñales plurales dividiendo una señal derivada de las audioseñales plurales;

medios descodificadores (321c, 321d) para descodificar los códigos de margen bajo separados;

medios descodificadores (321b) para descodificar los códigos de margen alto separados; y

medios generadores (341e... 341l) para generar audioseñales de salida plurales sintetizando las señales de frecuencias inferiores descodificadas y las señales de frecuencias superiores comunes descodificadas,

caracterizado por

medios (321h) para determinar la información de ponderación (r1, r2) para dichas señales de frecuencias superiores comunes relacionadas con cada una de las audioseñales de entrada a partir de la señales de frecuencias inferiores plurales descodificadas respectivas; y

medios (321i, 321j) para corregir los valores de muestras de dichas señales de frecuencias superiores para cada una de las audioseñales de entrada basadas en dicha información de ponderación (r1, r2); en el que

dichos medios generadores (321e... 321l) están adaptados para sintetizar (341l, 341m) las señales de frecuencias superiores comunes corregidas y las señales de frecuencias inferiores plurales respectivas.

10. El aparato descodificador según la reivindicación 9, en el que dichos medios descodificadores (321b) de margen alto están adaptados para descodificar los códigos de margen alto por desnormalización basados en la información de coeficientes de normalización contenida en dicha información de codificación.

11. El aparato descodificador según la reivindicación 10, en el que dichos medios generadores (341e... 341l) están adaptados para generar señales de salida plurales basados en las señales de frecuencias superiores descodificadas en la desnormalización por información de coeficientes de normalización común para cada una de las señales de frecuencias superiores.

12. El aparato descodificador según una cualquiera de las reivindicaciones 9 a 11, en el que dichos medios generadores (341e... 341l) están adaptados para generar las señales de canal derecho y canal izquierdo de una señal acústica basados en las señales de frecuencias inferiores descodificadas y las señales de frecuencias superiores descodificadas.

13. El aparato descodificador según una cualquiera de las reivindicaciones 9 a 11, en el que dichos medios generadores (341e... 341l) están adaptados para generar las señales de canal derecho y canal izquierdo de la señal acústica a partir de una señal generada basada en la suma de las señales de frecuencias inferiores respectivas descodificadas, una señal generada basada en la diferencia de las señales de frecuencias inferiores respectivas y las señales de frecuencias superiores descodificada.

14. El aparato descodificador según una cualquiera de las reivindicaciones 9 a 13, en el que dichos medios generadores (341e... 341l) están adaptados para transformar ortogonalmente de modo inverso los componentes de señales espectrales de frecuencias inferiores derivados de las señales de frecuencias inferiores descodificadas respectivas y los componentes de señales espectrales de frecuencias superiores derivados de las señales de frecuencias superiores descodificadas.

15. El aparato descodificador según una cualquiera de las reivindicaciones 9 a 14, en el que dichos medios descodificadores (341c, 341d) de margen bajo están adaptados para descodificar dichos códigos de margen bajo plurales por métodos de descodificación diferentes.

16. El aparato descodificador según una cualquiera de las reivindicaciones 9 a 15, en el que el número de las señales de frecuencias superiores es menor que el número de las audioseñales de entrada plurales.