ES2278112T3 - Procedimiento para la sincronizacion de fase de portadora asistida por piloto. - Google Patents
Procedimiento para la sincronizacion de fase de portadora asistida por piloto. Download PDFInfo
- Publication number
- ES2278112T3 ES2278112T3 ES03077809T ES03077809T ES2278112T3 ES 2278112 T3 ES2278112 T3 ES 2278112T3 ES 03077809 T ES03077809 T ES 03077809T ES 03077809 T ES03077809 T ES 03077809T ES 2278112 T3 ES2278112 T3 ES 2278112T3
- Authority
- ES
- Spain
- Prior art keywords
- phase
- pilot
- hat
- theta
- dpll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/0032—Correction of carrier offset at baseband and passband
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0057—Closed loops quadrature phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0083—Signalling arrangements
- H04L2027/0087—Out-of-band signals, (e.g. pilots)
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stereo-Broadcasting Methods (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
Procedimiento para proporcionar una sincronización de fase asistida por piloto de una señal digital de entrada compuesta de muestras de señales Z(k) donde k representa el índice de símbolo, comprendiendo dicha señal campos de señal compuestos de Ls símbolos, es decir, un bloque de Lp símbolos piloto Zp(k) y un campo de datos de (Ls-Lp) símbolos de datos Zd(k) y caracterizado por que comprende para cada campo de señal con un índice de intervalo l: - el cálculo de una estimación de fase de piloto corregida f(P)(l) - iniciación con f(P)(l) de un primer lazo de enganche de fase digital (DPLLF) que implementa un algoritmo de estimación de fase y calcula una trayectoria de fase hacia adelante a partir de las señales de los símbolos de datos Zd(k) del campo de datos, estando dicha trayectoria de fase hacia adelante comprendida por Ls-Lp estimaciones de fase hacia adelante F(ks), siendo ks un entero que varía entre 1 y Ls-Lp sobre el campo de datos de dicho campo de señal con un índice de intervalol; - iniciación con f(P)(l) de un segundo lazo de enganche de fase digital (DPLLB), que implementa un algoritmo de estimación de fase y calcula una trayectoria de fase hacia atrás a partir de las señales de los símbolos de datos Zd(k) siendo ks un entero que varía entre Ls-Lp y 1 sobre el campo de datos de dicho campo de señal con un índice de intervalo l, estando comprendida dicha trayectoria de fase hacia atrás de Ls-Lp estimaciones de fase hacia atrás B(ks). - combinación de dichas trayectorias para obtener una trayectoria de fase combinada compuesta de las estimaciones de fase (ks) entre dichas trayectorias de fase hacia adelante y hacia atrás y cálculo una corrección de fase e-j(ks).
Description
Procedimiento para la sincronización de fase de
portadora asistida por piloto.
La presente invención se refiere a un esquema de
sincronización de portadora asistida por piloto, particularmente
adecuado para sistemas de comunicación por satélite de banda ancha,
tales como los sistemas relacionados con el nuevo estándar
DVB-S2.
Se ha mostrado en el artículo de A. Ginesi y R.
de Gaudenzi "Carrier Phase Synchronization Techniques for
Broadband Satellite Transmissions", documento técnico
DVB-S2, Génova, 21 Marzo 2003, que las técnicas
clásicas de recuperación de la fase de la portadora en presencia de
un fuerte ruido de fase, tal como el especificado por el comité
DVB-S2, no son eficaces ya que se ven afectadas por
fluctuaciones y pérdidas de ciclos excesivas. Otras técnicas
asistidas por piloto, tales como las descritas en la publicación de
Hughes Networks Systems "Carrier Synchronization Solution for
DVB-S2 Modem", documento técnico
DVB-S2, Génova, 15 Junio 2003, resultan más
eficaces pero son mucho más complejas y todavía deben mostrar una
viabilidad sobre el intervalo completo de la relación
señal-ruido requerida por las aplicaciones
DVB-S2.
La presente invención se refiere a las nuevas
técnicas de sincronización de portadora para las transmisiones
digitales de RF. Particularmente, se prevé que los algoritmos
propuestos serán particularmente ventajosos funcionando con un alto
nivel de ruido de fase del oscilador del transmisor/receptor. Esta
situación es típica del mercado de consumo, en el que, debido a las
fuertes restricciones de coste, se deben elegir componentes de baja
calidad.
Como un ejemplo, los LNB (bloques de bajo ruido)
utilizados en la actualidad en los terminales de recepción de TV de
difusión digital (receptores DVB-S) pertenecen a
esta clase de componentes de coste relativamente bajo. Reutilizando
esta tecnología de bajo coste, el estándar DVB-S2
está enfocado a proporcionar un incremento de velocidad de datos de
usuario del orden del 30%, mediante la explotación de técnicas FEC
(Corrección de error adelantada) del estado de la técnica. Como
resultado, el punto de trabajo de una relación
señal-ruido (SNR) de un formato de modulación y
velocidad de codificación determinado se reduce, complicando de esta
manera el funcionamiento del circuito de sincronización de la
portadora. Los esquemas de sincronización clásicos, tales como el
de la publicación identificada anteriormente de A. Ginesi y R. De
Gaudenzi, no proporcionan un rendimiento suficiente en presencia de
los niveles de ruido de fase y ruido térmico del entorno
DVB-S2, especialmente para formatos de modulación
con 8 y 16 puntos. De hecho, tal como se muestra en esta
publicación, en estas condiciones el sincronizador experimenta un
número de pérdidas de ciclo en un periodo de tiempo relativamente
corto, y la fluctuación de fase resulta excesiva respecto al
objetivo deseado. Los algoritmos propuestos hacen uso de símbolos
piloto insertados regularmente con una tara total de aproximadamente
el 2%. Proporcionan una buena estimación de la frecuencia y de la
fase de la portadora con una baja fluctuación y sin pérdidas de
ciclo. Además, son completamente independientes de la modulación de
datos (por lo menos para un conjunto de los algoritmos propuestos)
ya que no hacen uso alguno de los datos transmitidos. Según una de
las técnicas propuestas, la estimación de la fase de la portadora
se obtiene mediante una interpolación óptima (en el sentido del
error cuadrático medio mínimo) de las estimaciones asistidas por
piloto de máxima verosimilitud, mientras que la frecuencia
portadora se obtiene manteniendo las estimaciones asistidas por
piloto proporcionadas por un simple PLL del tipo "delay and
multiply".
Los esquemas de sincronización según la presente
invención pueden también aplicarse de manera ventajosa a los
formatos de modulación que resultan difíciles de sincronizar así
como altamente sensibles a una fluctuación de la fase de la
portadora, tal como las constelaciones 16-APSK y
32-APSK que pueden trabajar con no linealidades.
También, la complejidad de los sincronizadores propuestos es baja
cuando se compara con otras técnicas tales como las descritas en la
publicación indicada anteriormente de Hugues Networks Systems y la
adaptación de los formatos de modulación dependientes de la trama
de datos (tal como se requiere en la aplicación Unicast de
DVB-S2) no requiere ninguna reconfiguración del
sincronizador a diferencia de las técnicas de dicha publicación de
Hugues Networks Systems, facilitando de esta manera las operaciones
del demodulador.
Como es sabido, una correcta demodulación de una
señal coherente requiere una estimación bastante precisa de la fase
de la portadora de la señal recibida. Esta tarea es realizada por
una unidad de recuperación de la portadora en el lado del receptor.
En las transmisiones por satélite de banda ancha la fase de la
portadora se ve afectada normalmente por un número de distorsiones
(lineales) que comprenden: i) rotaciones de fase de canal estático
debidas al retardo y/o a la presencia de filtros de
acondicionamiento de transmisión (TX) y recepción (RX), ii)
rotaciones de fase de variación lenta debidas al desvanecimiento del
canal y iii) la fase del oscilador TX y RX y el ruido de fase.
Se dispone de varios algoritmos en la técnica
para abordar el problema de la recuperación de la fase de la
portadora (véase el libro de U. Mengali y A. N. D'Andrea
"Synchronization Techniques for Digital Receivers" 1997 -
Plenum Press - Nueva York para una revisión completa de la técnica)
para diferentes esquemas de modulación. Sin embargo, debido a los
recientes descubrimientos en la teoría de codificación de canal y a
la utilización de frecuencias de portadora más altas, la necesidad
de estudiar técnicas de estimación de fase de la portadora nuevas y
más eficaces ha recibido un nuevo estímulo. De hecho, desde la
introducción de los códigos Turbo (véase por ejemplo C. Berrou
et al.: "Near Shannon limit
Error-Correcting Coding and Decoding: Turbo
Codes" - Proceedings 1993 Int. Conf. Comm, páginas
1064-1070), las relaciones señal
operativa-ruido (SNR) a las que los sincronizadores
deben ser capaces de trabajar han sido reducidas considerablemente,
complicando, de esta manera, sus características de fluctuación de
fase.
También, la frecuencia portadora se mueve
constantemente hacia arriba, debido a la demanda creciente de ancho
de banda por nuevos servicios y a la consiguiente congestión a
frecuencias más tradicionales. Por ejemplo, en sistemas por
satélite, debido a que la banda Ku se está congestionando, se están
desarrollando nuevos sistemas para trabajar en las bandas Ka y Q,
que se encuentran hasta la fecha relativamente poco utilizadas.
Sin embargo, debido a que la frecuencia
portadora va creciendo, la contribución del ruido de fase del
oscilador a la distorsión total de fase de la portadora se hace
mucho más grande requiriendo, de esta manera, esquemas de
seguimiento de fase de la portadora nuevos y más rápidos. En algunos
casos, la utilización de esquemas asistidos por piloto (PA) (o
asistidos por símbolos piloto) representa la única solución viable
al problema. En estos esquemas, se entrelazan una cantidad
específica de símbolos piloto (conocidos) con las tramas de datos,
con el fin de ayudar al proceso de demodulación RX. A continuación,
los símbolos piloto son eliminados antes del decodificador.
La presente invención se refiere al caso de los
algoritmos PA. En aras a la comprensión, se presentarán las
técnicas conocidas así como las técnicas según la invención y se
comparará su rendimiento en términos de fluctuación de fase
residual RMS y pérdidas de ciclos. Se prestará atención
particularmente a las aplicaciones de tipo DVB-S2,
es decir, las transmisiones de difusión y unidifusión por satélite
de la próxima generación.
Sin embargo, los algoritmos que se presentarán
pueden aplicarse fácilmente a otras aplicaciones inalámbricas o por
cable en las que el problema de ruido de fase de los osciladores es
particularmente importante. Se considerarán los esquemas de
codificación avanzados que se aproximan al límite de capacidad de
Shannon cuando se fija la SNR operativa de la transmisión, y se
analiza un conjunto de esquemas de modulación con una eficacia
espectral de entre 1 bit/s/Hz y 4 bit/s/Hz. Particularmente, se
investigarán QPSK, 8PSK 16QAM y el más reciente y capaz de trabajar
con no linealidades 4+12 APSK (R. de Gaudenzi et al.: "High
Power and Spectral Efficiency Coded Modulation Schemes for
non-Linear Satellite Channels" en 7^{TH}
International ESA Workshop on Digital Signal Processing Techniques
for Space Applications, Sesimbra, Portugal, Octubre 2001). El
estudio de sensibilidad frente a errores residuales de frecuencia
portadora también se lleva a cabo y se propone y se ensaya un
esquema de recuperación global de la portadora (fase y
frecuencia).
Según un primer aspecto, la invención se refiere
a un proceso para proporcionar una corrección de sincronización de
fase asistida por piloto de una señal digital de entrada, tal como
se describe en la reivindicación 1.
Esta corrección se aplicará a la señal de
entrada compuesta por las muestras de señales Z(k) para
generar una señal de entrada con fase corregida para los símbolos
de datos.
Los símbolos piloto no necesitan corrección de
fase, ya que se eliminan a la entrada del decodificador.
Según su primer aspecto, la invención también se
refiere a un dispositivo para implementar el procedimiento descrito
en la reivindicación 15.
En lo sucesivo, la invención se describirá con
referencia a las figuras anejas en las que:
- La Figura 1 es un diagrama de bloques del
sistema que muestra el diagrama de bloques del sistema de
comunicación global;
- La Figura 2 muestra la constelación de señal
genérica del 4 + 12 ASPK;
- La Figura 3 representa la estructura física
del entramado de una señal digital con símbolos piloto insertados
regularmente;
- La Figura 4 representa una máscara de ruido de
fase DVB-S2 global para LNB + sintonizador;
- La Figura 5 muestra la computación de la
degradación del rendimiento debido a un esquema de sincronización
asistido por piloto genérico;
- La Figura 6 muestra una síntesis del proceso
de ruido de fase;
- La Figura 7 muestra un ruido de fase PSD
sintetizado comparado con el objetivo para una velocidad de símbolos
de 25 Mbaudios;
- La Figura 8 ilustra la función de
autocorrelación del ruido de fase para el caso de la velocidad de
símbolos de 25 Mbaudios y un paso de frecuencia de 6 Hz;
- La Figura 9 ilustra un estimador de fase FF
ML;
- La Figura 10 ilustra una estimación de fase
RMS del sincronizador FF ML como una comparación con la teoría,
según la ecuación (7) y los resultados de la simulación;
- La Figura 11 es un algoritmo de corrección de
fase conocido;
- La Figura 12 muestra la probabilidad de
pérdida de ciclo del algoritmo de corrección de fase;
- La Figura 13 muestra una arquitectura de una
unidad PRU de recuperación de fase de un lazo de enganche de fase
digital dirigido por decisión (DPLL), ejecutando un algoritmo de
estimación de fase de la portadora;
- La Figura 14 es un filtro de lazo de segundo
orden para el DPLL de la Figura 13;
- La Figura 15 es una representación pictórica
de una técnica denominada lazo hacia adelante asistido por piloto
(PA-FL);
- La Figura 16 es una representación pictórica
de un PA-FBL y un PA-WFBL que
implican las trayectorias de las estimaciones de fase de un lazo
hacia adelante y un lazo hacia atrás;
- La Figura 17 es un diagrama de bloques de un
sistema que implementa la técnica PA-FBL o
PA-WFBL;
- Las Figuras 18 y 19 muestran el comportamiento
de la fluctuación RMS de los algoritmos PA-FL,
PA-FBL y PA-WFBL para
respectivamente E_{s}/N_{o} = 6,6 dB (para 8PSK) y
E_{s}/N_{o} = 1 dB (para QPSK);
El sistema de transmisión global investigado
junto con los parámetros del sistema adoptados se muestran en la
Figura 1, en la que se representa el diagrama de bloques de alto
nivel del sistema global. Particularmente, esta figura muestra la
representación equivalente a la banda base compleja de los bloques
de interés del sistema de comunicación. La transmisión se muestrea
a un frecuencia de muestreo adecuada F_{s} = 1/T_{s} de manera
que se cumplen los criterios de muestreo de Nyquist. También, la
cadencia de muestreo es síncrona con la cadencia de símbolos (es
decir, hay un circuito de recuperación de tiempo oculto que se
supone que es ideal) de manera de las muestras z(k) a la
salida del filtro adaptado son están sincronizados con los
símbolos.
Los datos de transmisión se codifican
primeramente por una corrección de error adelantada (FEC) que podría
estar basada en bloques, tal como los códigos turbo y los códigos
LDPC, o ser continuos, tales como los códigos convolucionales. En
el primer caso, la salida del codificador está compuesta de una
secuencia de palabras clave en bloques de N_{FCE} bits. Por
ejemplo, en el caso del código LDPC de DVB-S2,
N_{FEC} = 64.800 bits. A continuación los bits codificados son
transformados en una constelación de transmisión por un
transformador (que comparte el mismo bloque que el codificador de
la Figura 1). Las constelaciones que se considerarán en el presente
documento son QPSK, 8PSK, 16QAM y 4+12 APSK. Para estas
constelaciones, con energía C_{2}, los símbolos de transmisión
pertenecen a los siguientes conjuntos: QPSK:
{e^{i}^{\varphi}^{j}, \varphi_{j} = \pi/4 + i\pi/2, i
= 0, 1, 2, 3}, 8PSK: {e^{i}^{\varphi}^{j}, \varphi_{j} =
i\pi/4, i = 0,1,…,7}, 16QAM:{\pm 1, \pm 3} U {\pm j, \pm 3j}.
La constelación de modulación 4+12 APSK (véase la publicación
indicada anteriormente de de Gaudenzi et al.), está
compuesta por dos anillos concéntricos de N_{1} = 4 y N_{2} =
12 puntos PSK uniformemente espaciados, respectivamente en los
anillos interior y exterior.
Se define \rho = R_{2}/R_{1}, donde
R_{2}, R_{1} son los radios de los anillos interior y exterior
respectivamente, y \varphi es el desplazamiento de fase relativo
entre el anillo interior y el exterior de las constelaciones PSK
(véase la Figura 2). En las simulaciones, se han fijado \rho =
2,85 y \varphi = 0.
Las velocidades de los símbolos a la que se
generan los símbolos transformados se supone que se encuentra en el
intervalo de 10 Mbaudios a 50 Mbaudios, pero en el resto del
documento se enfocará principalmente en la velocidad de 25
Mbaudios. Después del transformador, los símbolos de transmisión se
organizan en una estructura de entramado de canal regular, en la
que periódicamente se insertan L_{p} símbolos piloto (conocidos).
El periodo L_{s} de inserción de símbolos piloto también se
denomina longitud de intervalo y la relación L_{p}/L_{s}, es la
tara del entramado del nivel físico (véase la Figura 3). Para los
esquemas de sincronización que se presentarán, la modulación
utilizada en los símbolos piloto resulta irrelevante para el
comportamiento del algoritmo, pero para fijar ideas, puede
suponerse que se utiliza una constelación QPSK.
A continuación del bloque de inserción de
pilotos, los símbolos se conforman por un filtro de transmisión que
se supone que es un filtro de raíz cuadrada de coseno alzado con una
atenuación de entre 0,2 y 0,35 y una respuesta impulsional
g(t). A continuación, la señal generada de esta manera se
transmite en el canal, que en la presente memoria se modela como un
canal sin distorsión en el que se añade a la señal útil una forma
de onda w(n) AWGN (ruido gaussiano blanco aditivo) compleja
con varianza
Los puntos de trabajo SNR que se han supuesto
para los diferentes esquemas de modulación se han fijado según el
comportamiento del código LPDC presentado en la propuesta HNS FEC
durante la tercera ronda de DVB-S2 para QPSK, 8PSK
y para 16QAM/4+12 APSK. La tabla siguiente resume los valores SNR
operativos supuestos para los diferentes esquemas de
modulación.
A continuación, se añade una rotación de fase a
la señal de transmisión con el fin de representar un error de
frecuencia portadora (término 2\pi\nunT_{s}) y el ruido de
fase de los osciladores (término \theta(n)). Este último
es modelado como una variable Gaussiana con media cero, con una PSD
(densidad espectral de potencia) pasabaja. Particularmente, la PSD
sugerida por el estándar DVB-S2 es utilizada para
los ensayos detallados en la presente memoria. Esta se corresponde
con el peor caso de PSD de la combinación de la contribución del
ruido de fase de los sintonizadores de los receptores del terminal
de satélite y los LNB (bloques de bajo ruido) y se representa en la
Figura 4. A pesar de que el presente análisis está enfocado en esta
PSD particular de ruido de fase, resulta evidente que los
algoritmos presentados pueden ser fácilmente portados para trabajar
con otras PSD de ruidos de fase. Debe remarcarse que la PSD mostrada
en la Figura 4 representa una PSD de banda lateral única (SSB) de
la portadora con ruido de fase que puede también demostrarse que
corresponde a la doble banda lateral (DSB) del proceso de ruido de
fase, bajo la suposición de señales pequeñas.
Para las simulaciones en el dominio temporal que
se han llevado a cabo, se requiere una síntesis en el dominio
temporal de las muestras de ruido de fase. Con este fin, se ha
generado un modelo sintético en el dominio temporal y su
descripción se muestra más adelante en la descripción de las Figuras
6 a 8.
Las muestras de las formas de onda recibidas
r(n) pueden, entonces, expresarse matemáticamente como en
(1)
A la entrada del receptor y tal como es conocido
en la técnica, la señal es primeramente desrotada una cantidad
equivalente a la estimación del error de frecuencia portadora
proporcionada por el circuito de recuperación de la portadora, y a
continuación es filtrada por el filtro adaptado (MF). A
continuación, la salida del filtro adaptado es dividida
sincronizadamente a la velocidad de los símbolos 1/T para
proporcionar una señal digital de entrada con muestras Z(k).
Se supone que no hay error de cadencia, es decir, se supone que el
problema de la recuperación de la cadencia está idealmente resuelto
mediante un circuito de recuperación de cadencia oculto. Suponiendo
que el error residual de frecuencia portadora \Delta\nu = \nu
- \hat{\nu} es mucho más pequeño que la frecuencia de los
símbolos, de manera que la interferencia intersímbolos a la salida
del MF puede despreciarse, las muestras de señal Z(k) pueden
expresarse como en (2)
donde el índice k representa aquí
hitos temporales de los símbolos y n(k) son las muestras de
ruido filtradas a la frecuencia de los
símbolos.
El objetivo de la presente invención es
proporcionar por lo menos una recuperación de fase de la portadora
a partir de dicha señal de entrada. El circuito de recuperación de
la portadora de la Figura 1, toma como entrada las muestras
Z(k) bien correspondientes sólo a los símbolos piloto o bien
correspondientes a los símbolos piloto y a los símbolos de datos,
dependiendo del esquema particular de recuperación de la
portadora.
Sin embargo, en todos los casos se supone que la
alineación de la trama en el nivel físico es conocida por el
receptor de manera que los símbolos piloto pueden ser extraídos es
su posición correcta. La salida del esquema de recuperación de la
portadora comprende una estimación \hat{\nu} del desplazamiento de
frecuencia con la que desrotar la señal recibida a la entrada del
MF, y una estimación de la fase \hat{\theta}(k) para
contrarrestar las distorsiones de fase del canal. Las muestras de
la señal, después de la desrotación mediante el algoritmo de
recuperación de fase, son a continuación alimentadas a la parte
restante del receptor en la que las muestras correspondientes a los
símbolos piloto son primeramente eliminadas y las correspondientes a
los datos útiles son primeramente destransformadas y a continuación
decodificadas por el decodificador FEC para recuperar los bits de
información.
\newpage
Una cuestión importante es la relacionada con la
precisión requerida alcanzada por el sincronizador de fase de la
portadora con el fin de limitar el impacto en el comportamiento a
degradaciones SNR razonablemente bajas. Esta resulta ser una
cuestión difícil de responder mediante estudios analíticos y por lo
tanto deben realizarse simulaciones con el código/esquema de
modulación específico de la investigación. Se proporcionan algunos
puntos de vista en esta dirección en el documento de A. Ginesi, D.
Fittipaldi y De Gaudenzi, "DVD-S2: Overall Carrier
Synchronization Strategy", documento técnico
DVB-S2, Génova, 14-15 Mayo, 2003,
para el código LDPC presentado en la descripción de la propuesta
HNS FEC indicada anteriormente. En dicho documento se muestra que la
degradación de la relación señal-ruido SNR de
modulación 8PSK de tasa 2/3 con una fluctuación de fase de 2,1
grados es aproximadamente 0,1 dB, aunque crece a 0,17 dB para una
fluctuación de 3 grados.
Para el QPSK, parece razonable doblar la
fluctuación de fase del 8PSK para una degradación SNR dada. Para el
4+12 APSK, debido a que existen 12 puntos en el anillo exterior, las
fluctuaciones de fase del 8PSK probablemente necesiten ser
escaladas por 8/12=2/3. La Tabla 2 muestra un resumen de los
requerimientos de fluctuación de fase que se requieren para limitar
la degradación del comportamiento a aproximadamente 0,2 dB, para los
diferentes esquemas de modulación.
Como con las cantidades seleccionadas de tara de
los pilotos, resulta evidente que la degradación SNR (debida a la
fluctuación de fase) se reduce cuando la tara de los pilotos
incrementa (mientras la fluctuación de fase resultante se reduce),
pero también crece la penalización SNR debida a la propia tara.
Existe un punto óptimo en el que la degradación total debida a la
fluctuación de fase más la tara de los pilotos se minimiza. Con
este fin, puede computarse la distancia D_{1} desde el límite de
capacidad del sistema ideal restringido por la modulación
(sincronización perfecta sin pilotos) y la D_{R} del sistema real
con degradación SNR debida a la fluctuación de fase y la
degradación de la eficiencia espectral debida a los pilotos (véase
la Figura 5 para un ejemplo relacionado con el 8PSK), es decir,
rL_{p}/L_{s}, donde r es la eficiencia espectral de la
modulación+código. Idealmente, el punto óptimo debería ser
aproximadamente tal que (D_{R}-D_{1})/2 sea
equivalente a la degradación SNR debida a la fluctuación de fase, lo
que significa que se reparte la misma degradación entre la pérdida
de tara y la fluctuación.
La mayoría de los resultados de simulación que
se mostrarán se refieren a una tara de aproximadamente 2% debido
que éste parece ser el punto óptimo para el 8PSK con el código
DVB-S2 LDPC.
Debido a que se valorará el error de fase total
RMS para la síntesis del ruido de fase, se concibe una síntesis en
el dominio temporal del proceso de ruido de fase con la máscara PSD
de la Figura 4. Debido a que se espera que el ruido de fase solo
afecte al esquema de recuperación de fase (como se verá más
adelante, el esquema de recuperación de frecuencia propuesto es
afectado solo marginalmente por el ruido de fase), y a que éste
último trabaja enteramente a la frecuencia de los símbolos, el
proceso de ruido de fase discreto que se sintetizará es
\theta(k), es decir, las muestras de ruido de fase a
frecuencia de símbolos a la salida del MF. Esta simplificación
permite acelerar considerablemente el tiempo de simulación, así como
simplificar el proceso de síntesis.
Se han diseñado dos filtros digitales cuya
respuesta de frecuencia combinada se corresponde con la máscara de
ruido de fase objetivo para el valor de la frecuencia de símbolos de
25 Mbaudios. El enfoque utilizado es el del ajuste por mínimos
cuadrados de la respuesta amplitud-frecuencia del
filtro IIR a la máscara objetivo. También, con el fin de
corresponder mejor el ruido de fase PSD por debajo de 1kHz, se ha
añadido también un filtro de diseño
"ad-hoc" en paralelo (véase la Figura
6).
Los filtros H_{1}(z) y
H_{2}(z) tienen las funciones de transferencia
siguientes:
Tal como se muestra en la Figura 7, existe una
correspondencia verdaderamente buena entre la PSD medida del ruido
de fase sintetizado y las máscaras PSD objetivo.
Tal como quedará patente más adelante, la
función de autocorrelación del proceso de ruido de fase también es
de interés para el algoritmo de interpolación MMSE. Ésta se puede
calcular como una transformada inversa de Fourier FFT de la máscara
PSD objetivo con un espaciado de frecuencia adecuado y suponiendo
una frecuencia de símbolos específica. Esto se ha llevado a cabo
para el caso de una frecuencia de símbolos de 25 Mbaudios y
utilizando un paso de frecuencia de aproximadamente 6 Hz y el
resultado se muestra en la Figura 8.
Las técnicas asistidas por piloto que se
presentan en la presente memoria hacen uso de unas estimaciones de
fase llevadas a cabo sobre los campos piloto. Debido a que los
símbolos transmitidos sobre los pilotos son conocidos, resulta
evidente que el mejor estimador que puede utilizarse es el estimador
de máxima verosimilitud (ML) (véase el capítulo 5 del libro
referenciado anteriormente de U. Mengali y A. N. D'Andrea). También,
debido a que el L_{p} es normalmente corto, desde unos pocos
símbolos hasta unos pocos cientos de símbolos, se sugiere también
un enfoque con prealimentación (FF) con el fin de acelerar el
proceso de estimación requerido.
El diagrama de bloques del estimador con
prealimentación de máxima verosimilitud (FF ML) se representa en la
Figura 9 en la que las variables con el superíndice "p" indican
que se refieren a los símbolos piloto.
La estimación de la fase se lleva a cabo
recogiendo las L_{p} muestras de la salida Z^{p}(k) del
filtro adaptado a una velocidad en baudios correspondiente a los
campos piloto, y realizando las operaciones algebraicas
siguientes:
C^{(P)}*(k) designa la conjugada
de
C^{(P)}(k).
Las señales C^{(P)}(k) son los símbolos
piloto que son una tara (no transportan ningún contenido de
información). Tal como es sabido, el receptor almacena el vector de
símbolos piloto. Cuando llega una muestra de señal Z^{P}(k)
correspondiente a un símbolo piloto el receptor consulta en su
memoria para recuperar los símbolos piloto C^{(P)}(k), y
calcula la ecuación (5) muestra por muestra.
Solo se proporciona una estimación por cada
campo piloto, de manera que si la fase de la portadora es en
realidad variable en el tiempo debido a un ruido de fase o a un
error de frecuencia portadora no compensado, la estimación
proporcionada será una media de la evolución de la fase durante el
campo piloto. Sin embargo, si L_{p} es pequeño y si el proceso de
fase es relativamente lento, la propiedad de variación temporal de
la fase de la portadora puede despreciarse. Bajo esta hipótesis y
con relaciones señal-ruido relativamente altas, se
puede demostrar (véase capítulo 5 del libro de Mengali y D'Andrea)
que (5) puede escribirse como:
\theta designando el valor real
de
fase.
siendo N_{1} la contribución del ruido
Gaussiano con media cero a la estimación de fase, con varianza
que es independiente de la
modulación utilizada en los campos
piloto.
También vale la pena observar que bajo la
suposición de un filtrado adaptado ideal (las muestras de ruido a
la frecuencia de los símbolos a su salida son blancas), el proceso
que comprende la secuencia de muestras de ruido N_{1} relativas a
diferentes campos piloto, es blanca, ya que no existe correlación
alguna entre el ruido en los diferentes pilotos.
Tal como se ha señalado anteriormente, la
ecuación (7) es válida bajo la suposición de una alta SNR de manera
que la ecuación (6) se cumple. Para una baja SNR se espera una
desviación de la varianza de la estimación de fase de la ecuación
(7), tal como se muestra en la Figura 10 en la que los resultados de
la simulación se comparan con (7).
Algunas de las técnicas mostradas en la presente
memoria hacen uso de las estimaciones de fase realizadas sobre
campos piloto consecutivos para derivar el vector de estimaciones de
fase sobre la porción de datos del intervalo. En estos casos,
debido a que el estimador de fase FF ML según la ecuación (5)
proporciona una estimación de fase en el intervalo [-\pi, \pi]
mientras que la fase real de la portadora puede crecer más allá de
este intervalo durante el tiempo correspondiente a un intervalo, con
el fin de poder utilizar consistentemente las estimaciones basadas
en piloto, debe aplicarse una técnica de corrección de fase de la
estimación de fase a estas últimas. Esta puede seguir el enfoque
descrito en el libro de U. Mengali y A. N. D'Andrea, capítulo 5,
"5.7.7.-The Unwrapping Problem", páginas 284 a 286 y mostrado
en la Figura 11.
Si el índice "l" cuenta el número de
estimaciones basadas en piloto, las estimaciones piloto finales con
corrección de fase \hat{\theta}^{(p)}_{(f)}(l) se
computan a partir de \hat{\theta}^{(p)}(l) de la manera
siguiente:
donde SAW[\Phi] \equiv
[\Phi]^{+\pi}_{-\pi} es una función de diente de sierra
no lineal que reduce \Phi al intervalo [-\pi, \pi] y \alpha
es un parámetro en el intervalo 0 < \alpha \leq 1, el cual
en adelante se asumirá igual a
1.
Resulta fácil verificar que la ecuación (8)
proporciona una buena estimación, con corrección de fase, de la
fase del piloto, a condición de que la diferencia entre la fase de
la portadora en el campo piloto actual y la estimación final
\hat{\theta}^{(p)}_{f}(l-1) en el
intervalo previo es inferior a \pi. Si esa condición no se
cumple, puede considerarse que el algoritmo de retroalimentación de
la Figura 11 ha perdido un ciclo. Este puede ser el caso, por
ejemplo, cuando como resultado de un desplazamiento residual de
frecuencia portadora \Delta\nu, la fase de la portadora crece
linealmente durante un periodo de intervalo (dos campos pilotos
consecutivos) superior a \pi, es decir:
La ecuación (9) impone un límite al valor máximo
del error residual de frecuencia normalizada que el algoritmo de
corrección de fase puede tolerar sin pérdidas de ciclo. A mayor
longitud de intervalo, menor es el máximo del desplazamiento de
frecuencia sostenible.
Obsérvese que (9) tiene en cuenta el
requerimiento debido sólo al desplazamiento de la frecuencia
portadora; cuando se considera también el ruido térmico, la
frecuencia de pérdida de ciclo puede aumentar. Particularmente,
bajo la suposición de una alta SNR, la ecuación (6) indica que las
estimaciones de fase proporcionadas por el estimador FF ML son
Gaussianas e independientes, de manera que resulta posible computar
la probabilidad de que se de una pérdida de ciclo de la siguiente
manera:
La Figura 12 muestra la probabilidad P_{CS} de
pérdida de ciclo como una función de la longitud del campo piloto
como en (10), para diferentes valores de SNR. Obsérvese que P_{CS}
decrece a medida que L_{P} y SNR se incrementan. Si se desea
diseñar el sistema con una velocidad en baudios F_{s} con el fin
de tener menos de 1 ciclo perdido por hora de transmisión, la
probabilidad de pérdida de ciclo debe fijarse a un valor inferior
L_{S}/(3600 F_{S}), que corresponde a la inversa del número de
estimaciones de fase basadas en campos piloto por hora. Por
ejemplo, con F_{S} = 25x10^{6} y L_{S} = 276, el requerimiento
sobre la P_{CS} resulta ser de 3x10^{-9}. De la Figura 12,
resulta que el requerimiento se cumple para L_{P} > 6 y
E_{S}/N_{o} = -3 dB, L_{P} > 3 con E_{S}/N_{o} = -1 dB,
L_{P} > 2 con E_{S}/N_{o} = 1 dB y L_{P} > 1 con
E_{S}/N_{o} = 3 dB.
La frecuencia de pérdida de ciclos también se
incrementa debido a la presencia de ruido de fase. Sin embargo, si
este último no es particularmente rápido, de manera que la variación
de fase entre dos pilotos consecutivos puede despreciarse respecto
a la contribución del ruido térmico y de la fluctuación de
frecuencia, sus efectos pueden despreciarse. Éste resulta ser el
caso para el modelo de ruido de fase de DVB-S2 a 25
Mbaudios y con intervalos razonablemente cortos.
El problema del análisis de la pérdida de ciclo
se abordará más adelante en la presente memoria cuando se valore el
comportamiento global del sistema por medio de simulaciones.
Una observación adicional a realizar acerca de
las propiedades de pérdida de ciclo de la técnica de corrección de
fase de la Figura 11 es que las pérdidas de ciclo de fase ocurren en
múltiplos de 2\pi, tal como se muestra a continuación. Con este
fin considérese la ecuación (8) que a continuación se reescribe
teniendo en cuenta que i) la función de diente de sierra introduce
un salto de fase de un múltiplo de 2\pi (n2\pi) y ii) la
estimación de fase a la salida del estimador FF ML difiere de la
estimación real en un múltiplo k de 2\pi (además del error de la
estimación):
A continuación, puede observarse a partir de
(11) que la estimación final con corrección de fase siempre difiere
de la estimación real en un múltiplo de 2\pi, lo que significa que
por lo menos en los campos piloto las estimaciones de fase son
siempre correctas. El problema surge al interpolar dos estimaciones
de fase consecutivas cuando ha ocurrido una pérdida de ciclo, ya
que ello conduciría a una mala interpolación en el intervalo
comprendido entre los dos pilotos.
Una familia de técnicas asistidas por piloto
hace uso de un PLL digital dirigido por decisión para ser utilizado
en la parte de datos del intervalo entre estimaciones de fase
basadas en piloto consecutivas. A continuación, para empezar, se
resumirán las bases de dicho lazo para los formatos de modulación
considerados en la presente memoria.
Primeramente, el algoritmo de estimación de fase
de la portadora está basado en un lazo de enganche de fase digital
(DPLL) con detección "ciega" de error de fase con decisiones
duras (estimador de fase de lazo cerrado DD digital). La Figura 1
muestra la arquitectura global de la unidad de recuperación de fase
(PRU). La señal z(k) es primeramente desrotada en una
cantidad igual a la estimación actual \hat{\theta}(k) de la
fase de la portadora real \theta, produciendo y(k). A
continuación, se envía a un detector hardware conocido (SLICER) con
el fin de proporcionar una estimación \hat{c}(k) del
k-avo símbolo de transmisión (codificado). A este
respecto, se supone que el troceado se realiza según la
constelación de transmisión para el QPSK y 8PSK y el troceado de
cuadrante para 16 QAM y 4+12 APSK. Resulta preferente el troceado de
cuadrante para el 16QAM y 16 APSK ya que resulta más fácil de
implementar.
Las señales y(k) y \hat{c}(k)
(que se obtiene a partir de y(k)) son utilizadas por el
detector de error de fase (PED) para construir la señal de error
e(k)
que representa la entrada del
filtro del lazo (c* designa la conjugada de c). Con el fin de hacer
frente a un desplazamiento residual de frecuencia, se recurrió al
lazo de segundo orden mostrado en la Figura 14. Las ecuaciones
relevantes del lazo son las
siguientes:
Los parámetros \rho y \gamma del lazo pueden
relacionarse con el ancho de banda B_{L} del ruido del lazo y con
el factor de amortiguamiento del lazo \xi tal como sigue a
continuación:
donde A denota la pendiente de la
curva S del PED en el origen. Es una práctica común fijar \xi y
B_{L}T para cumplir con las especificaciones del diseño y a
continuación derivar los parámetros \rho y \gamma mediante
(15)-(16). Suponiendo (como siempre es el caso) que B_{L}T
<< 1, puede demostrarse
que
La estimación de fase (13) se introduce en la
tabla de consulta para proporcionar un factor de desrotación exp(-j
\hat{\theta}(k)) que compensa el error de fase en
z(k).
La curvas S del PED para los diferentes esquemas
de modulación han sido calculadas mediante simulaciones de
ordenador, a E_{s}/N_{o} = \infty y en sus respectivos puntos
de trabajo, indicados en la Tabla 1.
Como sucede en todos los lazos dirigidos por
decisión, el troceador introduce una ambigüedad de fase. Por
ejemplo, para el 8PSK, hay una ambigüedad de \pi/4 presente en el
proceso de recuperación de fase. La ambigüedad de fase se resuelve
con la ayuda de las estimaciones de fase basadas en piloto, tal como
resultará evidente más adelante.
Tal como es sabido a partir de un artículo de
Gaudenzi et al.: "Performance Analysis of
Decision-Directed
Maximum-Likelihood Phase Estimators for
M-PSK Modulated Signals", IEEE Transaction on
Communications, Vol. 43, nº 12, Diciembre 1995, páginas
3090-3100, para los esquemas DD la curva S depende
del valor E_{s}/N_{o} y particularmente tiende a aplanarse a
medida que E_{s}/N_{o} decrece, como resultado de un número de
errores de decodificación creciente. Esto es importante para el
diseño del ancho de banda del lazo ya que la pendiente de la curva
S en el origen debería ser determinada al valor E_{s}/N_{o} de
trabajo. Por ejemplo, la pendiente para el 8PSK resulta ser de 0,11
para E_{s}/N_{o} = 6,6 dB (en vez de 1 para E_{s}/N_{o} =
\infty). Esto significa que sin la corrección de la ganancia del
lazo, el ancho de banda a E_{s}/N_{o} = 6,6 dB sería casi dos
órdenes de magnitud inferior que sin ruido.
Pueden idearse una serie de técnicas que hacen
uso de las estimaciones piloto y de las estimaciones símbolo a
símbolo DD DPLL dirigidas por decisión sobre la parte de datos del
intervalo. Todas ellas tienen en común también que son dependientes
de la modulación, en el sentido de que la estructura DD DPLL
(particularmente el troceador y/o el valor de ancho de banda del
lazo) tiene que cambiar en función de la modulación particular
utilizada en la trama de datos.
Una posible técnica es inicializar la memoria
del integrador DPLL de la ecuación (11) por
\hat{\theta}^{(p)}_{f}(l) del campo piloto previamente
a la parte de datos del intervalo que está siendo procesado. Esta
técnica será referenciada con el acrónimo PA-FL
(lazo hacia adelante asistido por piloto) ya que el lazo DD es
asistido por la estimación de fase piloto y trabaja sobre los datos
hacia adelante (véase la Figura 15). El valor de ancho de banda del
lazo debe ser elegido óptimamente con el fin de minimizar el error
RMS de fase sobre los datos. Debido a que el DPLL puede que no
trabaje totalmente en una condición estacionaria durante el tiempo
de intervalo, no resulta siempre posible una optimización lineal
teórica del estado estacionario del valor del ancho de banda del
lazo, de manera que se debe recurrir a simulaciones para encontrar
el óptimo.
A partir de la Figura 15, resulta evidente cual
es la limitación de este enfoque: las estimaciones basadas en
piloto se tienen en cuenta por el DPLL sólo como una estimación
pasada, es decir, no se explota ninguna predicción basada en la
estimación piloto disponible a continuación. Como resultado, se
prevé que la trayectoria de la fase estimada por el DPLL tienda a
desviarse de la fase real conforme el punto se aproxima al final
del intervalo.
Una posible mejora de la técnica
PA-FL es lo que se denomina como técnica
PA-FBL (lazos hacia delante y hacia atrás asistidos
por piloto), en la que dos lazos idénticos trabajan sobre los datos;
uno trabaja sobre los datos hacia delante empezando desde
\hat{\theta}^{(p)}_{f}(l) (tal como en la técnica
PA-FL) mientras que el segundo trabaja sobre los
datos hacia atrás empezando desde
\hat{\theta}^{(p)}_{f}(l+1) del siguiente piloto. Las
trayectorias de fase \hat{\theta}_{F}(k_{s}) y
\hat{\theta}_{B}(k_{s}), cada una comprendida por
(L_{s}-L_{p}) puntos calculados (k_{s} es el
índice de símbolos en los intervalos genéricos, tal como en la
Figura 15), que provienen de los dos DPLL se combinan a
continuación para obtener una trayectoria final única que se
encuentra entre las trayectorias de fase
\hat{\theta}_{F}(k_{s}) y
\hat{\theta}_{B}(k_{s}) (véase la Figura 16). La
combinación puede ser una simple media aritmética:
donde A + B = 1 y A y B son
constantes y diferentes de
0.
o una media ponderada (en este caso la técnica
se referencia como PA-WFBL) lo que significa que A y
B dependen del valor de k_{s}. En el enfoque
PA-WFBL, la media es preferentemente realizada dando
más peso a la estimación DPLL más cercana a su estimación basada en
piloto inicial original, basándose en que cuanto más lejos se
encuentre de la estimación basada en piloto ML, menos fiable será
la trayectoria de fase DPLL. En la forma de realización preferente,
la media \hat{\theta}_{a}(_{k}) se lleva a cabo como
sigue:
donde
\hat{\theta}_{F}(k_{s}) y
\hat{\theta}_{B}(k_{s}) son las trayectorias de fase
estimadas de los lazos hacia adelante y hacia atrás
respectivamente. Obsérvese que k_{s} = 0 corresponde al campo
piloto.
La Figura 17 muestra una posible implementación
de las técnicas PA-FBL y PA-WFBL.
Las muestras a la frecuencia de los símbolos a la salida del filtro
adaptado son enviadas a la unidad de recuperación de fase de la
portadora que procesa un vector de L_{s}+L_{p} muestras (el
intervalo actual más el siguiente campo piloto del siguiente
intervalo). Estas muestras se escriben en un registro de
desplazamiento de lectura y escritura bidireccional mediante el
conmutador 1 que durante esta etapa conecta sus puertos A y B. En la
siguiente etapa, el contenido del registro de desplazamiento es
leído desde dos salidas a los conmutadores 1 y 3. Mientras la salida
del conmutador 1 es leída, las muestras salen en el orden inverso
con respecto al orden en el que se escribieron. En cambio, no se
dan cambios de orden en las muestras enviadas al conmutador 3. En
este momento, el conmutador 1 conecta sus puertos B y C de manera
que las muestras pueden ser adicionalmente procesadas por las
unidades de recuperación de fase, abajo en el diagrama de bloques.
Debido a que las primeras muestras que salen del registro de
desplazamiento corresponden a los símbolos piloto, los conmutadores
2 y 3, al conectar sus puertos A y B, se aseguran de que se envían
a la unidad estimadora FF ML. Desde el conmutador 2 las muestras
están relacionadas con el campo piloto del siguiente intervalo,
mientras que las muestras desde el conmutador 3 están relacionadas
con los símbolos piloto del intervalo actual. Basándose en estos dos
campos piloto, el estimador FF ML produce dos estimaciones de fase
\hat{\theta}^{(p)}_{(f)}(l) y
\hat{\theta}^{(p)}_{(f)}(l+1) según las ecuaciones (5)
y (8), que son utilizadas a continuación por los dos DPLL
(DPLL_{B} y DPLL_{F}) para inicializar sus integradores de la
ecuación (13). Una vez leídas L_{p} muestras desde el registro de
desplazamiento y enviadas al estimador FF ML, los conmutadores 2 y
3 cambian su estado conectando los puertos A y C, ya que las
muestras que salen desde el registro de desplazamiento corresponden
en este momento a los símbolos de datos y por lo tanto tienen que
ser procesados por los dos DPLL. Cuando las muestras llegan a los
DPLL se calculan las dos estimaciones de fase
\hat{\theta}_{F}(k_{s}) y
\hat{\theta}_{B}(k_{s}) en tiempo real y a continuación
se combinan mediante el bloque combinador. Este último calcula
\hat{\theta}_{\alpha}(k) mediante una simple media
aritmética (para la técnica PA-FBL) o mediante una
media ponderada, tal como la de la ecuación (18) (para la técnica
PA-WFBL). Finalmente, se utiliza una tabla de
consulta para calcular el fasor utilizado para desrotar las muestras
de señal. Estas últimas se almacenan en un buffer esperando a que
la primera muestra del fasor esté preparada. El conjunto completo
de las operaciones indicadas se repite para el siguiente
intervalo.
Las Figuras 18 y 19 muestran el comportamiento
de la fluctuación de los esquemas presentados para diferentes
valores de la SNR. Como se puede ver, el comportamiento empieza a
ser razonablemente bueno sólo a longitudes de intervalo muy largas
(mayores que 1.000 símbolos). Esto implica una sensibilidad relativa
a los errores de frecuencia portadora.
Claims (16)
1. Procedimiento para proporcionar una
sincronización de fase asistida por piloto de una señal digital de
entrada compuesta de muestras de señales Z(k) donde k
representa el índice de símbolo, comprendiendo dicha señal campos
de señal compuestos de L_{s} símbolos, es decir, un bloque de
L_{p} símbolos piloto Z^{p}(k) y un campo de datos de
(L_{s}-L_{p}) símbolos de datos
Z^{d}(k) y caracterizado porque comprende para cada
campo de señal con un índice de intervalo l:
- el cálculo de una estimación de fase de piloto
corregida \hat{\theta}_{f}^{(P)}_{(l)}
- iniciación con
\hat{\theta}_{f}^{(P)}_{(l)} de un primer lazo de enganche
de fase digital (DPLL_{F}) que implementa un algoritmo de
estimación de fase y calcula una trayectoria de fase hacia adelante
a partir de las señales de los símbolos de datos Z^{d}_{(k)}
del campo de datos, estando dicha trayectoria de fase hacia adelante
comprendida por L_{s}-L_{p} estimaciones de
fase hacia adelante \hat{\theta}_{F}(k_{s}), siendo
\hat{\theta}k_{s} un entero que varía entre 1 y
L_{s}-L_{p} sobre el campo de datos de dicho
campo de señal con un índice de intervalo l;
- iniciación con
\hat{\theta}_{f}^{(P)}_{(l)} de un segundo lazo de enganche
de fase digital (DPLL_{B}), que implementa un algoritmo de
estimación de fase y calcula una trayectoria de fase hacia atrás a
partir de las señales de los símbolos de datos Z^{d}(k)
siendo k_{s} un entero que varía entre
L_{s}-L_{p} y 1 sobre el campo de datos de
dicho campo de señal con un índice de intervalo l, estando
comprendida dicha trayectoria de fase hacia atrás de
L_{s}-L_{p} estimaciones de fase hacia atrás
\hat{\theta}_{B}(k_{s}).
- combinación de dichas trayectorias para
obtener una trayectoria de fase combinada compuesta de las
estimaciones de fase \hat{\theta}(k_{s}) entre dichas
trayectorias de fase hacia adelante y hacia atrás y cálculo una
corrección de fase e^{-j\hat{\theta}}(k_{s}).
2. Procedimiento según la reivindicación 1 que
comprende la multiplicación de dicha corrección de fase
e^{-j\hat{\theta}} ^{(ks)} por dicha señal digital de entrada
para generar una señal de entrada con corrección de fase para las
señales de símbolos de datos.
3. Procedimiento según la reivindicación 1 o la
reivindicación 2 que comprende el cálculo, a partir de dichas
trayectorias hacia adelante y hacia atrás, de una trayectoria de
fase compuesta de las estimaciones de fase
\hat{\theta}_{\alpha}(k_{s}) con:
y A + B =
1.
4. Procedimiento según la reivindicación 3 en el
que A y B son constantes y diferentes de 0.
5. Procedimiento según la reivindicación 3 en el
que A y B varían en función de k_{s}.
6. Procedimiento según la reivindicación 5 en el
que B = 0 para k_{s} = 0.
7. Procedimiento según la reivindicación 5 o la
reivindicación 6 en el que A = 0 para k_{s} =
(L_{s}-L_{p}).
8. Procedimiento según la reivindicación 7 en el
que
y
9. Procedimiento según cualquiera de las
reivindicaciones anteriores en el que
donde 27 es una
función de diente de sierra no lineal que reduce \Phi al intervalo
[-\pi, \pi] y \alpha es un parámetro en el intervalo 0 <
\alpha \leq 1 y \hat{\theta}^{(P)}_{(l)} es una estimación
de fase en el bloque de L_{p} símbolos piloto de dicho campo
piloto
(l).
10. Procedimiento según la reivindicación 9 en
el que
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
C^{(P)\text{}}*(k) designa la
conjugada del símbolo piloto
C^{(P)}(k).
11. Procedimiento según cualquiera de las
reivindicaciones anteriores en el que
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
designando \rho y \gamma
parámetros del
lazo
siendo c(k) una estimación
del k-avo símbolo de datos de
transmisión.
c* designando la conjugada de c.
12. Procedimiento según la reivindicación 11 en
el que
A_{0} designando la pendiente en el origen de
la curva S del detector de error de fase
B_{L} designando el ancho de banda B_{L} del
ruido del lazo
\xi designando el factor de amortiguación del
lazo
1/T designando la frecuencia de los
símbolos.
13. Procedimiento según cualquiera de las
reivindicaciones anteriores que comprende el suministro de símbolos
de datos Z^{d}(k)de un campo de señal l a un
registro de desplazamiento y los símbolos piloto a un estimador de
fase de piloto y alimentando por lo menos un lazo de enganche de
fase digital con dicho símbolo de datos Z^{d}(k) y dicha
estimación de fase de piloto \hat{\theta}_{f}^{(k)}_{(l)}
con corrección de fase.
14. Procedimiento según la reivindicación 13 en
el que para generar ambas trayectorias hacia adelante y hacia
atrás, dicho registro de desplazamiento es un registro de
desplazamiento bidireccional y se lee en base a un modo "first in
first out" para alimentar el primer lazo de enganche de fase
digital (DPLL_{F}) y se lee en base a un modo "last in last
out" para alimentar el segundo lazo de enganche de fase digital
(DPLL_{B}).
15. Dispositivo para la implementación del
procedimiento de la reivindicación 13 o la reivindicación 14, que
comprende una entrada para recibir dicha señal de entrada, un
dispositivo de conmutación para dirigir las señales de datos
Z^{d}(k) a dicho registro de desplazamiento y los símbolos
piloto a un estimador de fase de piloto, y para leer las señales de
datos Z^{d}(k) de dicho registro de desplazamiento para
introducirlos a dichos primero y segundo lazo de enganche de fase
digital (DPLL_{F}, DPLL_{B}), estando conectada una salida de
dicho estimador a una segunda entrada de cada uno de dicho lazos de
enganche de fase digitales (DPLL_{F}, DPLL_{B}), cada uno de
los cuales tiene una salida para generar dicha trayectoria de fase
compuesta de las estimaciones de fase
\hat{\theta}_{F}(k_{s}) y
\hat{\theta}_{B}(k_{s}).
16. Dispositivo según la reivindicación 15 en el
que dicho dispositivo de conmutación introduce las señales de datos
Z^{d}(k) al primer lazo de enganche de fase digital
(DPLL_{F}), en base a un modo "first in first out" y al
segundo lazo de enganche de fase digital (DPLL_{B}) en base a un
modo "last in last out" y en el que las salidas de ambos lazos
de enganche de fase digitales (DPLL_{F}, DPLL_{B}) están
conectadas a la entrada de un combinador para generar a su salida
una trayectoria combinada compuesta por las estimaciones de fase
\hat{\theta}_{\alpha}(k_{s}), siendo dicha salida del
combinador introducida en una tabla de consulta para generar dicha
corrección de fase e^{-j\hat{\theta}(ks)}, comprendiendo también
dicho dispositivo un multiplicador para multiplicar dicha
corrección de fase por la señal de entrada respectiva a la salida de
un buffer, para generar una señal de entrada con corrección de
fase.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP03077809A EP1513308B1 (en) | 2003-09-05 | 2003-09-05 | Process for pilot-aided carrier phase synchronization |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2278112T3 true ES2278112T3 (es) | 2007-08-01 |
Family
ID=34130248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES03077809T Expired - Lifetime ES2278112T3 (es) | 2003-09-05 | 2003-09-05 | Procedimiento para la sincronizacion de fase de portadora asistida por piloto. |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7397869B2 (es) |
| EP (1) | EP1513308B1 (es) |
| AT (1) | ATE350846T1 (es) |
| CA (1) | CA2475895C (es) |
| DE (1) | DE60310930T2 (es) |
| ES (1) | ES2278112T3 (es) |
| NO (1) | NO334843B1 (es) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7672285B2 (en) | 2004-06-28 | 2010-03-02 | Dtvg Licensing, Inc. | Method and apparatus for minimizing co-channel interference by scrambling |
| US8213553B2 (en) * | 2004-04-12 | 2012-07-03 | The Directv Group, Inc. | Method and apparatus for identifying co-channel interference |
| JP2007533263A (ja) | 2004-04-12 | 2007-11-15 | ザ・ディレクティービー・グループ・インコーポレイテッド | 同一チャネル干渉を緩和するためのシフトチャネル特性 |
| US7609789B2 (en) * | 2005-05-19 | 2009-10-27 | MetaLink, Ltd. | Phase noise compensation for MIMO WLAN systems |
| FR2891420B1 (fr) * | 2005-09-23 | 2007-11-23 | Alcatel Sa | Dispositif de multiplexage semi-transparent de flux de donnees, pour un satellite de communication |
| US8689092B2 (en) | 2006-09-18 | 2014-04-01 | Availink, Inc. | Family of LDPC codes for video broadcasting applications |
| US20100316144A1 (en) * | 2006-09-18 | 2010-12-16 | Availink, Inc. | Efficient framing schemes for supporting vcm/acm in digital satellite transmission systems |
| US20110173509A1 (en) * | 2006-09-18 | 2011-07-14 | Availink, Inc. | Bit mapping scheme for an ldpc coded 16apsk system |
| WO2008034287A1 (en) | 2006-09-18 | 2008-03-27 | Juntan Zhang | An interleaving scheme for an ldpc coded 32apsk system |
| US8630223B2 (en) * | 2006-09-18 | 2014-01-14 | Availink, Inc. | Efficient frame structure for digital satellite communication |
| US8369448B2 (en) * | 2006-09-18 | 2013-02-05 | Availink, Inc. | Bit mapping scheme for an LDPC coded 32APSK system |
| US7830984B2 (en) * | 2007-03-30 | 2010-11-09 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | OFDM/OFDMA channel estimation |
| US7881392B2 (en) * | 2007-03-30 | 2011-02-01 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | OFDM/OFDMA timing synchronization using non-consecutive pilot subcarrier assignment |
| US8315574B2 (en) * | 2007-04-13 | 2012-11-20 | Broadcom Corporation | Management of variable-rate communication links |
| US8001445B2 (en) | 2007-08-13 | 2011-08-16 | Provigent Ltd. | Protected communication link with improved protection indication |
| US7801020B2 (en) * | 2007-08-29 | 2010-09-21 | Intel Corporation | Mobile channel estimation algorithm for DVB-H COFDM demodulator |
| US8040985B2 (en) * | 2007-10-09 | 2011-10-18 | Provigent Ltd | Decoding of forward error correction codes in the presence of phase noise |
| US8306156B2 (en) * | 2007-10-17 | 2012-11-06 | Montage Technology Group Limited | Data aided detection of spectrum inversion |
| JP2012528520A (ja) * | 2009-05-29 | 2012-11-12 | トムソン ライセンシング | 高速のサイクルスリップの検出及び訂正 |
| EP2259521B1 (fr) * | 2009-06-05 | 2018-03-21 | STMicroelectronics (Grenoble 2) SAS | Demodulateur DVB-S2 |
| US8543882B2 (en) * | 2010-10-15 | 2013-09-24 | Tyco Electronics Subsea Communications Llc | Joint carrier phase estimation and forward error correction |
| WO2013138395A1 (en) * | 2012-03-12 | 2013-09-19 | Aviat Networks, Inc. | Carrier recovery aided by pilot symbols carrying information |
| US8983289B2 (en) * | 2012-12-19 | 2015-03-17 | At&T Intellectual Property I, L.P. | Training-assisted carrier frequency and phase recovery in digital coherent optical communication systems |
| WO2014115840A1 (ja) * | 2013-01-25 | 2014-07-31 | 日本電信電話株式会社 | 光受信装置および位相サイクルスリップ低減方法 |
| WO2014132599A1 (ja) * | 2013-02-27 | 2014-09-04 | パナソニック株式会社 | 受信装置、位相誤差推定方法、及び位相誤差補正方法 |
| US9258107B1 (en) * | 2014-12-23 | 2016-02-09 | Texas Instruments Incorporated | Local oscillator phase noise tracking for single carrier transmission |
| CN111262594A (zh) * | 2020-02-16 | 2020-06-09 | 西安电子科技大学 | Ldpc码辅助的载波同步系统、介质、通信系统 |
| CN112383499B (zh) * | 2020-11-11 | 2023-02-28 | 成都信息工程大学 | 用于合成高阶调制信号的相位恢复方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4937841A (en) * | 1988-06-29 | 1990-06-26 | Bell Communications Research, Inc. | Method and circuitry for carrier recovery for time division multiple access radio systems |
| US5335250A (en) * | 1992-10-22 | 1994-08-02 | Ericsson Ge Mobile Communications Inc. | Method and apparatus for bidirectional demodulation of digitally modulated signals |
| US6072841A (en) * | 1997-07-01 | 2000-06-06 | Hughes Electronics Corporation | Block phase estimator for the coherent detection of non-differentially phase modulated data bursts on rician fading channels |
| US6421399B1 (en) * | 1998-03-05 | 2002-07-16 | Agere Systems Guardian Corporation | Frequency and phase estimation for MPSK signals |
| US7031382B2 (en) * | 2000-10-24 | 2006-04-18 | Harris Corporation | Non-linear equalizer system and method |
| NZ509688A (en) * | 2001-02-01 | 2003-06-30 | Ind Res Ltd | Maximum likelihood sychronisation (estimating time delay) for wireless digital communications system using a pilot symbol |
| ATE349842T1 (de) * | 2001-02-26 | 2007-01-15 | Juniper Networks Inc | Schätzung eines frequenzversatzes, zur anwendung bei kurzen datenbursts |
| US20030027529A1 (en) * | 2001-07-19 | 2003-02-06 | Hans Haugli | Method of improving efficiency in a satellite communications system |
| US7369633B2 (en) * | 2003-06-13 | 2008-05-06 | The Directv Group, Inc. | Method and apparatus for providing carrier synchronization in digital broadcast and interactive systems |
-
2003
- 2003-09-05 EP EP03077809A patent/EP1513308B1/en not_active Expired - Lifetime
- 2003-09-05 AT AT03077809T patent/ATE350846T1/de not_active IP Right Cessation
- 2003-09-05 ES ES03077809T patent/ES2278112T3/es not_active Expired - Lifetime
- 2003-09-05 DE DE60310930T patent/DE60310930T2/de not_active Expired - Lifetime
-
2004
- 2004-07-28 CA CA2475895A patent/CA2475895C/en not_active Expired - Fee Related
- 2004-07-29 NO NO20043212A patent/NO334843B1/no not_active IP Right Cessation
- 2004-09-01 US US10/931,236 patent/US7397869B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2475895C (en) | 2013-07-02 |
| EP1513308B1 (en) | 2007-01-03 |
| US7397869B2 (en) | 2008-07-08 |
| EP1513308A1 (en) | 2005-03-09 |
| DE60310930T2 (de) | 2007-10-11 |
| US20050123073A1 (en) | 2005-06-09 |
| NO334843B1 (no) | 2014-06-16 |
| NO20043212L (no) | 2005-03-07 |
| DE60310930D1 (de) | 2007-02-15 |
| ATE350846T1 (de) | 2007-01-15 |
| CA2475895A1 (en) | 2005-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2278112T3 (es) | Procedimiento para la sincronizacion de fase de portadora asistida por piloto. | |
| ES2278113T3 (es) | Procedimiento para la sincronizacion de fase de portadora asistida por piloto. | |
| EP0748118B1 (en) | Signal processing system | |
| ES2504190T3 (es) | Aparato transmisor de radio, aparato receptor de radio, método de transmisión de radio, método de recepción de radio, sistema de comunicación inalámbrica y método de comunicación inalámbrica | |
| Casini et al. | DVB‐S2 modem algorithms design and performance over typical satellite channels | |
| D'Amico et al. | Efficient non-data-aided carrier and clock recovery for satellite DVB at very low signal-to-noise ratios | |
| US7590199B2 (en) | Hybrid frequency offset estimator | |
| US7050419B2 (en) | Head end receiver for digital data delivery systems using mixed mode SCDMA and TDMA multiplexing | |
| US6606010B1 (en) | Quadrature vestigial sideband digital communications method | |
| US7627056B1 (en) | System and method for orthogonally multiplexed signal transmission and reception on a non-contiguous spectral basis | |
| WO2002095976A1 (es) | Procedimiento para la sincronizacion en el enlace descendente de multiples usuarios en un sistema de transmision punto a multipunto con modulacion ofdm | |
| US10594535B2 (en) | System and method for extracting satellite to ground link quality using satellite telemetry signal and low complexity receiver | |
| KR20070008531A (ko) | Ｏｆｄｍ 수신기에서 잔류 주파수 에러 추정 | |
| WO2018034030A1 (ja) | 位相雑音補償装置、復調装置、通信装置、通信システム、及び位相雑音補償方法 | |
| BRPI0808242B1 (pt) | método para sincronização dos sinais de comunicação em redes de comunicação móveis via rádios, de múltiplas transmissões e frequência única, disposição em circuito para sincronização, estação repetidora e rede de comunicação | |
| Combelles et al. | A receiver architecture conforming to the OFDM based digital video broadcasting standard for terrestrial transmission (DVB-T) | |
| Awoseyila | Robust synchronization for PSK (DVB-S2) and OFDM systems | |
| AU730924B2 (en) | Signal processing system | |
| Venkatesham et al. | Digital block phase and frequency offset estimation in burst mode MSK transmission | |
| Shaw | Modulation and Synchronization for Aeronautical Telemetry | |
| Lazaris-Brunner et al. | Multi-carrier demultiplexer and demodulator design for the Canadian Advanced Satcom Program | |
| Ahmad | All digital OQPSK demodulation for an on-board processing multicarrier demodulator | |
| JP2002111767A (ja) | 受信装置 |