ES2217403T3 - Procesador de raices cuadradas de numero entero de precision fraccionaria y metodo para uso con sistemas disyuntores electronicos. - Google Patents
Procesador de raices cuadradas de numero entero de precision fraccionaria y metodo para uso con sistemas disyuntores electronicos.Info
- Publication number
- ES2217403T3 ES2217403T3 ES97914965T ES97914965T ES2217403T3 ES 2217403 T3 ES2217403 T3 ES 2217403T3 ES 97914965 T ES97914965 T ES 97914965T ES 97914965 T ES97914965 T ES 97914965T ES 2217403 T3 ES2217403 T3 ES 2217403T3
- Authority
- ES
- Spain
- Prior art keywords
- square
- value
- root
- logic circuit
- square root
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/552—Powers or roots, e.g. Pythagorean sums
- G06F7/5525—Roots or inverse roots of single operands
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
SISTEMA, APARATO Y PROCEDIMIENTO DE PROCESADOR PARA DETERMINAR LA RAIZ CUADRADA DE UN VALOR PARTICULAR DE UN CUADRADO DE UN PARAMETRO, PARA UTILIZAR CON UN SISTEMA DISYUNTOR DE CIRCUITO ELECTRONICO. EL SISTEMA COMPRENDE UN PROCESADOR DE SEÑAL O CIRCUITO LOGICO PARA RECIBIR Y USAR AL MENOS UNA SEÑAL DE ENTRADA QUE DEBE SER PROCESADA Y SACAR AL MENOS UNA SEÑAL DE SALIDA, CARACTERIZADO PORQUE EL CIRCUITO LOGICO ESTA CONFIGURADO A FIN DE DETERMINAR UNA RAIZ ENTERA DE LA RAIZ CUADRADA DE UN VALOR PARTICULAR DEL CUADRADO DE UN PARAMETRO, ESTANDO EL CIRCUITO LOGICO CONFIGURADO PARA DETERMINAR UNA PENDIENTE DEL CUADRADO DE UN PARAMETRO LIMITADA POR UN PRIMER PUNTO Y UN SEGUNDO PUNTO, CORRESPONDIENDO EL PRIMER PUNTO A UN PRIMER VALOR DEL CUADRADO DE UN PARAMETRO Y EL SEGUNDO PUNTO A UN SEGUNDO VALOR DEL CUADRADO DE UN PARAMETRO, PORQUE EL CIRCUITO LOGICO ESTA CONFIGURADO PARA CALCULAR UNA DIFERENCIA ENTRE EL VALOR PARTICULAR DEL CUADRADO DE UN PARAMETRO Y UN VALOR DE UN CUADRADO DE LA RAIZ ENTERA, ESTANDO EL CIRCUITO LOGICO CONFIGURADO PARA DETERMINAR UNA PARTE FRACCIONARIA DE LA RAIZ CUADRADA DE UN VALOR DETERMINADO DEL CUADRADO DE UN PARAMETRO USANDO LA INCLINACION Y LA DIFERENCIA, Y ESTANDO EL CIRCUITO LOGICO CONFIGURADO PARA DETERMINAR LA RAIZ CUADRADA, A TRAVES DE UNA COMBINACION DE LA RAIZ ENTERA DE LA RAIZ CUADRADA Y LA PARTE FRACCIONARIA DE LA MISMA, Y CARACTERIZADO PORQUE EL CIRCUITO LOGICO SACA AL MENOS UNA SEÑAL DE SALIDA USANDO LA RAIZ CUADRADA.
Description
Procesador de raíces cuadradas de número entero
de precisión fraccionaria y método para uso con sistemas disyuntores
electrónicos.
Esta invención se refiere a aplicaciones de
sistemas intercalados para uso con sistemas disyuntores
electrónicos, en los que las aplicaciones del sistema intercalado
requieren al menos cálculos de raíces cuadradas. Esta invención se
refiere, adicionalmente, a sistemas basados en microcontrolador o
microprocesador que determinan al menos las raíces cuadradas
utilizando un método de raíces cuadradas de número entero de
precisión fraccionaria para determinar de forma relativamente segura
y rápida al menos las raíces cuadradas de valores de números enteros
de varios parámetros de entrada asociados con los sistemas de
disyuntores electrónicos.
Para determinar al menos la raíz cuadrada de un
número, las aplicaciones del sistema intercalado conocidas pueden
utilizar ciertos compiladores de lenguaje disponibles en el
comercio, tales como compiladores de lenguaje C que utilizan un
método de raíces cuadradas de coma flotante que tienen exactitud de
precisión doble. No obstante, para ciertas aplicaciones de sistemas
intercalados, puede no ser requerida la exactitud de precisión
doble. Por consiguiente, tales aplicaciones pueden utilizar también
un método de números enteros relativamente rápido. No obstante, la
exactitud de este método puede que no sea adecuada en ciertas
aplicaciones.
El documento
US-A-S 181186 describe un ordenador
que utiliza códigos de propiedad-tn para ejecutar
las operaciones aritméticas y lógicas que incluyen la extracción de
raíces cuadradas. Se describe un algoritmo de raíz cuadrada en Apply
Assembly line, vol. 5, is. 2, 11/84 p. 22-21,
Sander-Cederlof Software, Dallas US.
Un ejemplo de una aplicación de sistema
intercalado que requiere mayor velocidad que el método de coma
flotante y mejor exactitud que el método de número entero rápido son
los sistemas de disyuntor electrónico que son capaces de medir
varios parámetros de entrada que representan el uso de la energía
eléctrica en tiempo real aproximadamente, tal como se utilizan en la
industria de potencia. No obstante, la determinación de los valores
RMS para parámetros de entrada de corriente o tensión, o la
determinación de al menos las raíces cuadradas asociadas con ciertos
cálculos armónicos, puede requerir una porción significativa del
tiempo de cálculo del (los) procesador(es) del sistema
disyuntor electrónico. Los compiladores de
lenguaje-C disponibles en el comercio que utilizan
métodos de coma flotante pueden tardar del orden de aproximadamente
10 milisegundos en poner en marcha un microcontrolador de 16 bits o
un microprocesador que funciona a 16 MHz.
Por consiguiente, en las aplicaciones del sistema
de disyuntor electrónico, el procesador que determina las corrientes
y tensiones RMS en tiempo real aproximadamente para medir el uso de
energía, pueden utilizar del orden de aproximadamente un cincuenta
(50) por ciento de su tiempo de cálculo para determinar las
raíces cuadradas utilizando tales métodos de coma flotante. En
particular, los sistemas de disyuntor electrónico que miden el uso
de energía pueden requerir del orden de aproximadamente 50 cálculos
de raíces cuadradas cada segundo. Si el procesador emplea 10
milisegundos para determinar cada raíz cuadrada, entonces el
procesador utilizará del orden de medio segundo (1/2) de un
intervalo de un segundo para determinar, simplemente, las raíces
cuadradas de varios parámetros de entrada medidos. Cuando se realiza
la medición de la energía en aproximadamente tiempo real, esto puede
dejar un tiempo de procesamiento insuficiente para otros fines,
tales como pantallas de actualización, teclados de lectura y
comunicaciones de manipulación a un procesador remoto.
Un objeto de la presente invención es solucionar
las limitaciones de velocidad de un método de coma flotante de
precisión doble de ciertos compiladores de lenguaje comercial
conocidos y limitaciones de exactitud del método de número entero
rápido para la determinación de al menos raíces cuadradas en las
aplicaciones del sistema intercalado, incluyendo aplicaciones del
sistema intercalado para sistemas de disyuntor electrónico que miden
el uso de energía. Más específicamente, un objeto de la presente
invención es proporcionar un método relativamente seguro y
relativamente rápido de determinación de al menos las raíces
cuadradas de los valores de número entero de los parámetros de
entrada medidos para uso en aplicaciones de sistema intercalado de
este tipo, de la forma indicada en la reivindicación 1.
La figura 1 es un diagrama que muestra la no
linealidad relativa del cuadrado de X en valores inferiores de
X.
La figura 2 es un diagrama que muestra la
linealidad relativa del cuadrado de X en valores superiores de
X.
La figura 3 es un diagrama de bloques esquemático
del sistema que tiene un procesador de señales o circuito lógico
para determinar, en parte, al menos las raíces cuadradas de los
valores de número entero de varios parámetros medidos.
Las figuras 4 y 5 son diagramas de flujo que
ilustran el método de la presente invención para determinar al
menos las raíces cuadradas de los valores de número entero de varios
parámetros de entrada medidos.
La figura 3 muestra el diagrama de bloques
esquemático del presente sistema 10 que comprende el circuito lógico
y de control 20. El circuito lógico y de control 20 comprende un
circuito lógico 21, un reloj 22, una memoria de acceso aleatoria
(RAM) 23 u otra memoria adecuada, y puede incluir un convertidor de
analógico a digital (A/D) 25 o un convertidor de digital a analógico
(D/A) 26. El sistema 10 puede comprender adicionalmente
comunicaciones 30, un teclado 40 y una pantalla 50 para uso con el
circuito lógico 21. Las comunicaciones 30 permiten que el circuito
lógico 21 comunique la información de energía desde el circuito
lógico 21 hasta un procesador remoto (no mostrado). Puesto que se
conoce esta capacidad por los técnicos en la materia, no se
describirá adicionalmente aquí. El circuito lógico 21 puede
comprender uno o más microprocesadores, cada uno de los cuales
comprende una unidad de procesamiento central (CPU) y una memoria
solamente de lectura (ROM). El circuito lógico 21 puede ejecutarse
también utilizando una configuración dedicada de los elementos
lógicos digitales, tecnología de red de compuertas o cualquier otra
tecnología de circuito lógico por cable adecuado.
El circuito lógico 21 se interconecta con el
reloj 22, manipula el flujo de datos hasta y desde la RAM 23 y los
convertidores 25 y 26 y realiza todos los cálculos para determinar
las señales de salida que se refieren a los valores de raíz cuadrada
determinados de los valores de los parámetros de entrada medidos o
las señales introducidas. El convertidor de analógico a digital 25
puede utilizarse para convertir una o más señales de entrada
analógicas (1, 2, ..., N; bloques 60a a 60n) en señales digitales
que son introducidas y procesadas por el circuito lógico 21.
Preferentemente, se utiliza un convertidor de analógico a digital de
doce bit (A/D) 25 para proporcionar la mejor resolución de datos
para controlar las varias características, tales como el circuito de
alarma, del sistema disyuntor electrónico. No obstante, se cree que
un convertidor de analógico a digital (A/D) de
ocho-bit puede proporcionar también la resolución de
datos adecuada dependiendo de la aplicación específica.
Con respecto al presente sistema, las señales de
entrada analógicas o digitales pueden incluir alguna señal de
entrada analógica utilizada dentro, incluyendo, por ejemplo,
muestras analógicas de la corriente, de la tensión y de sus
componentes sinusoidales o características armónicas. Por supuesto,
las versiones digitales de estas mismas señales de entrada pueden
introducirse también en el circuito lógico 21 como señales de
entrada digitales 70 (1, 2, ..., N; bloques 70a a 70n).
Las señales de salida analógicas 80 (1, 2, ...,
N; bloques 80a a 80n) pueden incluir alguna señal de salida
analógica utilizada en los sistemas disyuntores electrónicos que
miden el uso de la energía. Los circuitos / conmutadores analógicos
85 (1, 2,..., N; bloques 85a a 85n) pueden incluir los circuitos o
conmutadores que son utilizados para controlar, por ejemplo, una
alarma en el sistema disyuntor electrónico. Por supuesto, las
señales de salida digitales 90 (1, 2, ..., N; bloques 90a a 90n)
pueden emitirse también a circuitos / conmutadores digitales 95 (1,
2, ..., N; bloques 95a a 95n) hasta el punto de que las señales de
control sean digitales y no analógicas.
El sistema 10 es un sistema disyuntor electrónico
que es utilizado para medir el uso de energía, tal como se conoce
fácilmente y está disponible por los técnicos en la materia. A este
respecto, los sistemas disyuntores electrónicos pueden comprender
las unidades de disparo del tipo producido por Siemens Energy &
Automation, Inc. for their "SB" case system breaker product
line. Por supuesto, se entiende que el presente sistema puede
utilizarse con otras unidades de disparo de disyuntor electrónico
adecuadas producidas de forma similar por otros fabricantes sin
separarnos del espíritu y el alcance de la presente invención.
Más particularmente, la unidad de disparo del
disyuntor electrónico (no mostrada) puede incluir, por ejemplo, la
"Unidad de Disparo de Potencia Eléctrica del Proceso Doble" de
la Patente de los Estados Unidos 5.311.392 que está asignada también
a Siemens Energy & Automation, Inc. La unidad de disparo del
disyuntor electrónico puede comprender una porción de disyuntor
mecánico que se utiliza para interrumpir o proporcionar potencia
eléctrica a una carga eléctrica y una porción electrónica que puede
ser igual a la mostrada en la Patente de los Estados Unidos Nº
5.311.392. Las características protectoras del sistema disyuntor
electrónico para el disparo cuando se producen ciertos eventos o
para activar una señal de alarma de forma que suena una alarma o se
abre el disyuntor, dependiendo de la configuración del sistema que
seleccione el usuario.
La característica de medición del uso de energía
que puede proporcionarse con tales unidades de disparo del disyuntor
electrónico implica la recogida de muestras de corriente y tensión,
determinación y almacenamiento de funciones de estas muestras que
pueden indicar eventos significativos, y anotar estos eventos a
medida que ocurren. Los valores de la media cuadrática son
determinados a partir de los valores muestreados de los parámetros
de entrada de corriente y tensión determinados, tomados sobre cierto
intervalo, tal como un segundo. Ciertas técnicas de muestreo y los
métodos que pueden utilizarse para determinar los valores de
corriente y tensión RMS se describen, por ejemplo, en la Patente de
los Estados Unidos Nº 5.311.392. Adicionalmente, otros parámetros
tales como corrientes y tensiones de fase, corrientes y tensiones de
fase media, tensiones medias línea-línea, corrientes
de toma de tierra y neutra, frecuencia, potencia real, potencia
reactiva, potencia aparente, factor de potencia, kilovatio hora
(KWH) y KWH inverso, kilovares hora, demanda de kilovares,
alteración armónica y cualquier otro parámetro adecuado puede
determinarse también a partir de las muestras de la corriente y
tensión por medios bien conocidos para los técnicos en la
materia.
El método para determinar una raíz polinómica,
donde el polinomio es un cuadrado de algunos de los varios
parámetros de entrada, se realiza de la manera siguiente. Como se
muestra en las figuras 1 y 2, para incrementar X, la función lineal
X^{2} es más lineal para un cambio de unidad dado en X. Por
ejemplo, la función X^{2} entre X_{1} = 2, y X_{2} = 3 es
menos lineal que la función lineal X^{2} entre X_{1} = 200 y
X_{2} = 201.
Por consiguiente, puesto que X^{2} es más
lineal en números superiores sobre el eje X y puesto que los valores
enteros sobre el eje X representan la raíz integral de la función
X^{2}, la parte de la fracción decimal de la raíz cuadrada puede
determinarse indicando la pendiente de la línea entre las raíces
integrales que se acotan a un valor particular de X^{2} para el
que debe determinarse la raíz cuadrada.
El circuito lógico 21 obtiene en primer lugar la
raíz integral por debajo del valor X^{2} de una tabla de consulta
que contiene el cuadrado de un entero X que oscila de 1 a 2^{n},
donde n = 8 para valores de entero de ocho (8) bits para un
microprocesador de 16-bit, puesto que son necesarios
dieciséis (16) bits para representar el valor al cuadrado de los
valores de número entero de raíz integral, de manera que X^{2}
oscila de 0 a 22^{n}. En particular, para n = 8, X oscila de 0 a
255 y X^{2} oscila de forma correspondiente de 0 a 65,025. Si el
valor de X^{2} es un cuadrado perfecto, entonces el resultado de
la tabla de consulta es la raíz cuadrada del valor de X^{2}. De
otro modo, el resultado es la raíz integral inferior siguiente
WR_{B} correspondiente al cuadrado perfecto que está por debajo de
este valor particular de X^{2}. Por ejemplo, donde X^{2} = 15,
la raíz integral WR_{B} de la raíz cuadrada de la tabla de
consulta es 3.
Para determinar la parte decimal o fraccionaria
DR de la raíz cuadrada de X^{2}, debe determinarse la pendiente de
la línea entre la raíz integral inferior WR_{B} y la siguiente
raíz integral superior WR_{A}. Esto puede realizarse multiplicando
la raíz entera WR_{B} que tiene un WR_{B}^{2} cuadrado
perfecto que está por debajo del valor particular de X^{2} por dos
(2) y añadiendo (1). La diferencia entre X^{2} y WR_{B}^{2} es
dividida entonces por la pendiente (el divisor) para determinar la
parte fraccionaria decimal restante DR de la raíz cuadrada del valor
X^{2}. Por supuesto, de forma alternativa, WR_{A} puede
utilizarse para determinar la pendiente por la multiplicación de la
raíz entera WR_{A} (que tiene una WR_{A}^{2} cuadrada perfecta
que está por encima del valor particular de X^{2}) por dos (2) y
substrayendo (1).
Más específicamente, la raíz cuadrada de X^{2},
donde, por ejemplo, X^{2} = 40.200 (ver la figura 2), se determina
de la siguiente manera:
El circuito lógico 21 utiliza en primer lugar la
tabla de consulta para encontrar la raíz integral más próxima
WR_{B} que tiene una WR_{B}^{2} cuadrada perfecta que está por
debajo del valor de X^{2}, a saber, 40.200. A continuación, el
circuito lógico 21 determina la diferencia entre X^{2} y
WR_{B}^{2}. El circuito lógico 21 divide entonces la diferencia
de 200 entre X^{2} y WR_{B}^{2} por la pendiente de la línea.
La pendiente del cuadrado del parámetro X se acota por al menos un
primer punto X^{2} y un segundo punto WR_{B}^{2}, donde el
primer punto X^{2} corresponde con un primer valor del valor
particular de un cuadrado de un parámetro X y el segundo punto
WR_{B}^{2} corresponde con un segundo valor del cuadrado de un
parámetro X, X = WR_{B}^{2}. Lo que es importante para valores
de X mayores de 2, la pendiente de la línea es igual a 2
(X-1) + 1, donde X-1 es la raíz
integral WR_{B}^{2} que está por debajo del valor de X^{2}, de
forma que la pendiente de la línea es igual a 2WR_{B}+1. Puesto
que es importante la velocidad de procesamiento, el circuito lógico
21 escala WR_{B} por un factor de escala SF2 que es 100^{2}
(SQRT (SF2) = 100) para mantener dos (2) lugares de exactitud en la
solución, siempre que se utilicen solamente números enteros. A
continuación, el circuito lógico 21 determina la parte decimal o
fraccionaria DR de la raíz cuadrada, donde la porción de número
entero de DR = ((WR_{B} x SF2)/(2WR_{B}+1))/(SQRT (SF2)), que es
0,49. El circuito lógico 21 retorna entonces la raíz cuadrada del
valor de X^{2} particular, que es WRB adjunto a DR, a saber,
200,49. En comparación, la raíz cuadrada obtenida utilizando un
método de coma flotante retornaría a 200.4993766.
Además, si X^{2} es menor de 300, entonces el
circuito lógico 21 escala X^{2} por el factor de escala SF2
(100^{2}) para desviar los valores hacia la parte más lineal de la
función de línea X^{2}. El circuito lógico 21 determina entonces
la raíz cuadrada del valor de X^{2} como se describe
anteriormente, después de lo cual lo divide por la raíz cuadrada de
SF2, donde SQRT(SF2) = 100.
Para valores de X^{2} iguales o mayores que 85,
la diferencia de porcentaje con respecto al método de coma flotante
es del orden de aproximadamente 0,10 por ciento. Por valores de X
por debajo de 85, la diferencia de porcentaje con respecto al método
de coma flotante oscila del orden de aproximadamente 0,10 por ciento
a 0,30 por ciento. De manera significativa, se ha determinado que el
método presente es del orden de aproximadamente veinticinco (25)
veces más rápido que los métodos de coma flotante de precisión doble
utilizados por un compilador de lenguaje-C comercial
disponible de Introl Inc. de Milwaukee, Wisconsin.
Haciendo referencia a la figura 4, esta figura
muestra el diagrama de flujo lógico específico y el método para
determinar la raíz cuadrada de cualquier valor adecuado de cierto
parámetro de entrada analógico, tal como corriente, tensión o
cualquier otro parámetro de entrada adecuado, cuyo circuito lógico
21 puede procesar entonces señales de salida, así como controlar una
alarma sobre el sistema disyuntor de circuito o proporcionar un
procesador remoto (no mostrado) a través de comunicaciones 30.
En primer lugar, en la etapa S100, el circuito
lógico 21 ha obtenido el valor o valores de parámetro de entrada
adecuados e introduce la ruta de raíz cuadrada principal (ruta
MT_sqrt). A continuación, en la etapa S105, el circuito lógico 21
ajusta un primer factor de escala SF1 a uno (1) y ajusta también el
modo de funcionamiento al modo "X^{2} Grande".
En la etapa S110, el circuito lógico 21 determina
si el valor de X^{2} es menor de 300, y si no es así, continúa a
la etapa S120. De otro modo, si el valor es menor de 300, entonces
el circuito lógico 21 escala el valor de X^{2} por un segundo
factor de escala SF2 de 1002 (es decir, 10.000), ajusta el modo a
modo "X^{2} Pequeño" y después continúa a la etapa S120.
En la etapa S120, el circuito lógico 21 determina
si el valor de X^{2} excede el cuadrado de 2^{n}, donde n puede
ser 8 para un microprocesador de 16 bit. El número n puede variar,
por supuesto, dependiendo de cuánto software se escribe y el
microprocesador particular o microcontrolador que se utiliza.
Si el valor de X^{2} no excede de 65,536 (es
decir, (2^{8})^{2}) en la etapa S120, entonces en la
etapa S130, el circuito lógico 21 llama la subrutina (MT_get_root)
para conseguir o determinar la raíz integral WR_{B} del valor de
X^{2} a partir de la tabla de consulta. La figura 5 muestra el
diagrama de flujo lógico para la subrutina de WR_{B} conseguida
(Mt_get_root) que comienza en la etapa S130, y se describe
después.
Si el circuito lógico 21 determina en la etapa
S120 que el valor excede 65,536, entonces en la etapa S125, el
circuito lógico 21 divide el valor por 42 (es decir, 16) y escala
adicionalmente SF1 por 4. El circuito lógico 21 repite la etapa S120
hasta que determina que el valor de X^{2} no excede de 65,536,
después de lo cual el circuito lógico 21 continúa hasta la etapa
S130 y determina la raíz integral WR_{B} del valor de X^{2}
desde la tabla de consulta.
Después de determinar WR_{B}, en la etapa S150,
el circuito lógico 21 determina la pendiente (divisor) de la función
lineal X^{2} por la escala de la raíz integral WR_{B} del valor
WR_{B}^{2} por dos (2) y añadiendo uno (1) (es decir, la
pendiente (o divisor) = (2WR_{B} + 1)).
En la etapa S155, el circuito lógico 21 determina
la diferencia entre WR_{B}^{2} y X^{2}. Después, en la etapa
S160, el circuito lógico 21 escala esta diferencia por el factor de
escala SF2, donde SF2 = 100^{2} (es decir, 10.000). En la etapa
S165, el circuito lógico 21 divide la diferencia por la pendiente (o
divisor), que fue determinado en la etapa S150, para determinar la
parte decimal o fraccionaria DR de la raíz cuadrada del valor
particular de X^{2}. En la etapa S170, el circuito lógico 21
adjunta la fracción fraccionaria DR a la raíz integral WR_{B},
para proporcionar la raíz cuadrada del valor de X^{2} a dos
lugares. Adicionalmente, si el circuito lógico 21 está en el modo de
"X^{2} Pequeño", entonces el circuito lógico 21 debe dividir
la raíz de respuesta o cuadrada por 100 en la etapa S180, puesto
que el valor de X^{2}(es decir, el cuadrado de la raíz
cuadrada) fue escalado por SF2 (100^{2} o 10.000) en la etapa
S115. Finalmente, el circuito lógico 21 proporciona o retorna la
respuesta, a saber, la raíz cuadrada del valor de X^{2}, en la
etapa S185 para el procesamiento adecuado adicional, tal como
determinación de la corriente o tensión RMS.
Utilizando la subrutina GET WR_{B}
(MT_get_root) para determinar WR_{B}, que comienza en la etapa
S130, el circuito lógico 21 determina la porción de raíz integral
WR_{B} de la raíz cuadrada del valor particular de X^{2}. En
particular, en la etapa S135, el circuito lógico 21 busca o halla la
"tabla de cuadrados" para el valor de X^{2}. Si el valor
particular de X^{2} se encuentra en la etapa S140, entonces el
circuito lógico 21 retorna WR_{B} (que es una raíz cuadrada
exacta) en la etapa S150 hasta la ruta principal, a saber, la ruta
principal (MT_sqr). Si el valor no se encuentra en la etapa S140,
entonces, el circuito lógico 21 determina la WR_{B}^{2} de
cuadrado perfecto por debajo del valor de X^{2} y la WR_{B}
correspondiente, que es la porción entera de WR_{B} de la raíz
cuadrada del cuadrado perfecto más próximo por debajo de X^{2}, y
retorna WR_{B} en la etapa S150 hasta la ruta de programa
principal.
Aunque el diagrama de flujo lógico descrito en la
memoria descriptiva y mostrado en las figuras 4 y 5 es programado en
un procesador de señales bien conocido, a saber, un microprocesador,
puede ejecutarse también utilizando lógica de cable digital por
técnicos en la materia. Puesto que la construcción o programación de
circuitos digitales de este tipo, por sí, no es parte de la
invención, no se considera necesaria una descripción adicional de la
misma.
Aunque la presente invención se ha descrito en
conexión con las formas de realización más prácticas y preferidas
como se contemplan actualmente, debería entenderse que la presente
invención no está limitada a las formas de realización descritas.
Por consiguiente, la presente invención está destinada a cubrir
varias modificaciones y disposiciones, métodos y estructuras
equivalentes.
Claims (4)
1. Un disyuntor electrónico que tiene un
procesador para determinar la raíz cuadrada X de un valor X^{2} de
un parámetro de un sistema, incluyendo el procesador un circuito
lógico para recibir una señal de entrada en el proceso y emitir al
menos una señal de salida, habiendo sido configurado dicho circuito
lógico para:
- i)
- determinar la raíz de número entero integral WR_{B} inferior a dicho valor y cuyos cuadrados acotan dicho valor;
- ii)
- determinar la pendiente de la línea entre WR_{B}^{2} y (WR_{B}+1)^{2};
- iii)
- determinar la diferencia entre dicho valor y el valor del cuadrado de una raíz integral;
- iv)
- determinar una parte fraccionaria de dicha raíz cuadrada X utilizando dicha pendiente y dicha diferencia; y
- v)
- combinar dicha raíz integral de dicha raíz cuadrada y dicha parte fraccionaria de dicha raíz cuadrada, para determinar dicha raíz cuadrada, donde en la etapa i) dicha raíz de número entero integral es determinada utilizando una tabla de consulta que comprende una lista de números enteros y sus cuadrados.
2. Un sistema disyuntor electrónico según la
reivindicación 1, caracterizado porque el valor de X^{2} es
multiplicado por un factor de escala de número entero antes de la
etapa (i), si está por debajo de un cierto valor y el valor de X
consecuente con la etapa (v) es dividido por la raíz cuadrada del
factor de escala para obtener el valor real de X.
3. Un sistema disyuntor electrónico según las
reivindicaciones 1 ó 2, caracterizado porque dichos medios
para determinar la pendiente se obtienen determinando
(2WR_{B}+1).
4. Un sistema disyuntor electrónico según la
reivindicación 1 ó 2, caracterizado porque dicho circuito
lógico utiliza la fórmula:
X = WR_{B} +
(X^{2}-WR_{B}{}^{2}) /
(2WR_{B}+1).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US625489 | 1996-03-29 | ||
| US08/625,489 US6026423A (en) | 1996-03-29 | 1996-03-29 | Fractional precision integer square root processor and method for use with electronic circuit breaker systems |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2217403T3 true ES2217403T3 (es) | 2004-11-01 |
Family
ID=24506325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES97914965T Expired - Lifetime ES2217403T3 (es) | 1996-03-29 | 1997-03-11 | Procesador de raices cuadradas de numero entero de precision fraccionaria y metodo para uso con sistemas disyuntores electronicos. |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6026423A (es) |
| EP (1) | EP0891582B1 (es) |
| DE (1) | DE69727798T2 (es) |
| ES (1) | ES2217403T3 (es) |
| WO (1) | WO1997037299A1 (es) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2341425A1 (en) * | 2009-12-30 | 2011-07-06 | STMicroelectronics (Grenoble 2) SAS | control of electric machines involving calculating a square root |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4336599A (en) * | 1980-06-09 | 1982-06-22 | Sperry Corporation | Circuit for performing a square root calculation |
| JPS5890727A (ja) * | 1981-11-25 | 1983-05-30 | Nec Corp | 電極または配線 |
| US4503549A (en) * | 1982-07-16 | 1985-03-05 | The Babcock & Wilcox Company | Interpolating function generator for transmitter square root extraction |
| JPS59216247A (ja) * | 1983-05-25 | 1984-12-06 | Hitachi Ltd | 関数値演算回路 |
| GB8707088D0 (en) * | 1987-03-25 | 1987-04-29 | Quantel Ltd | Character & graphical generating systems |
| US4878190A (en) * | 1988-01-29 | 1989-10-31 | Texas Instruments Incorporated | Floating point/integer processor with divide and square root functions |
| US5181186A (en) * | 1988-04-13 | 1993-01-19 | Al Ofi Moatad S | TPC computers |
| US4949296A (en) * | 1988-05-18 | 1990-08-14 | Harris Corporation | Method and apparatus for computing square roots of binary numbers |
| JP2575475B2 (ja) * | 1988-10-08 | 1997-01-22 | 株式会社東芝 | 回路しや断器 |
| US5202960A (en) * | 1988-11-02 | 1993-04-13 | Digital Equipment Corp | Method and apparatus for plotting polygon edges on a pixelized grid |
| KR930001024B1 (ko) * | 1990-04-03 | 1993-02-12 | 정호선 | 신경회로망을 이용한 제곱근 연산용 집적회로 |
| US5268857A (en) * | 1992-01-08 | 1993-12-07 | Ncr Corporation | Device and method for approximating the square root of a number |
| US5408267A (en) * | 1993-07-06 | 1995-04-18 | The 3Do Company | Method and apparatus for gamma correction by mapping, transforming and demapping |
| US5386375A (en) * | 1993-11-01 | 1995-01-31 | Motorola, Inc. | Floating point data processor and a method for performing a floating point square root operation within the data processor |
| US5459681A (en) * | 1993-12-20 | 1995-10-17 | Motorola, Inc. | Special functions arithmetic logic unit method and apparatus |
-
1996
- 1996-03-29 US US08/625,489 patent/US6026423A/en not_active Expired - Lifetime
-
1997
- 1997-03-11 ES ES97914965T patent/ES2217403T3/es not_active Expired - Lifetime
- 1997-03-11 EP EP97914965A patent/EP0891582B1/en not_active Expired - Lifetime
- 1997-03-11 DE DE69727798T patent/DE69727798T2/de not_active Expired - Fee Related
- 1997-03-11 WO PCT/US1997/003758 patent/WO1997037299A1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US6026423A (en) | 2000-02-15 |
| EP0891582B1 (en) | 2004-02-25 |
| EP0891582A1 (en) | 1999-01-20 |
| WO1997037299A1 (en) | 1997-10-09 |
| DE69727798D1 (de) | 2004-04-01 |
| DE69727798T2 (de) | 2004-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4272816A (en) | Overcurrent protecting apparatus | |
| Piñeiro et al. | Faithful powering computation using table look-up and a fused accumulation tree | |
| JPH10510383A (ja) | シフト手段を使用した累乗回路および使用方法 | |
| JPH07234253A (ja) | ディジタルコンピュータを使用した電力線の電気的パラメータ測定方法 | |
| JPH04320972A (ja) | プログラマブルなビット・シリアル信号プロセッサを備えたデータ取得システム | |
| ES2424591A2 (es) | Sistemas y métodos para conversión de datos de muestreo asíncrono | |
| ES2217403T3 (es) | Procesador de raices cuadradas de numero entero de precision fraccionaria y metodo para uso con sistemas disyuntores electronicos. | |
| Meehan et al. | An universal input and output RNS converter | |
| KR100356451B1 (ko) | 전력 연산 시스템 | |
| US4689709A (en) | Digital distance relay | |
| Sidhu et al. | A computer-aided design tool for developing digital controllers and relays | |
| JPH0775019B2 (ja) | 複素数の大きさの近似値を決定する装置およびその方法 | |
| JPH0563576A (ja) | シグマ−デルタ式のアナログ−デジタル変換器に関する複数チヤンネルのデシメーシヨン・フイルタ | |
| CA2301757A1 (en) | System for division using small-capacity memory | |
| Wibowo | Field Programmable Gate Arrays-Based Design of Electrical Power Measurement using Goertzel Algorithm | |
| KR100252766B1 (ko) | 고속으로 동작하는 스티키 신호 생성기 | |
| JPS59218550A (ja) | デイジタル信号の対数変換回路 | |
| SU686034A1 (ru) | Многоканальное цифровое сглаживающее устройство | |
| JP2840156B2 (ja) | 選択的にｃｏｒｄｉｃ、除算、または、平方根計算を実行するデジタル信号プロセッサ | |
| Kumari et al. | Design and Implementation of 12-bit Vedic Multiplier using Optimized Decoder-based Adder | |
| JPS6022772Y2 (ja) | デイジタル保護継電装置 | |
| Erdogan et al. | Low power multiplication schemes for single multiplier CMOS based FIR digital filter implementations | |
| SU894692A1 (ru) | Цифровой генератор функций | |
| SU1298669A1 (ru) | Электрогирационное устройство дл бесконтактного измерени высоких напр жений | |
| SU1429054A1 (ru) | Измеритель среднеквадратического значени напр жени одиночного импульса случайной формы и длительности |