ES2216035T3 - Receptor de señal con espectro extendido que utiliza un umbral de deteccion autoadaptativo. - Google Patents

Abstract

LA INVENCION SE REFIERE AL RECONOCIMIENTO DE UNA SEÑAL DE DATOS CON ESPECTRO EXTENDIDO TRANSMITIDA EN LOS SISTEMAS DE COMUNICACIONES DE ACCESO MULTIPLE POR DIVISION DE CODIGO. SE REFIERE A UN RECEPTOR CUYO CIRCUITO DE ADQUISICION DE CODIGO Y DE DETECCION LLEVA MEDIOS DISPUESTOS PARA DETECTAR LA SEÑAL RECIBIDA UTILIZANDO UN UMBRAL DE DETECCION AUTOADAPTATIVO GENERADO LOCALMENTE A PARTIR DE LA SEÑAL DE SALIDA DEL CIRCUITO DE DETECCION EN SI. LA INVENCION SE UTILIZA, POR EJEMPLO EN LOS SISTEMAS DE COMUNICACIONES RADIOELECTRICAS TERRESTRES O POR SATELITE

Description

Receptor de señal de espectro extendido que utiliza un umbral de detección autoadaptativo.

La presente invención se refiere a los sistemas de comunicaciones con acceso múltiple por división de código de espectro extendido con secuencia directa y en particular a los receptores de señal de espectro extendido utilizada en estos sistemas. La invención se refiere más particularmente al reconocimiento de la señal y a la adquisición del código utilizado en la modulación de la señal transmitida.

Una técnica rápida y fiable para el reconocimiento de la señal y la adquisición del código puede resultar un elemento esencial y crucial para responder a las especificaciones fundamentales de un sistema de comunicaciones, por ejemplo un sistema de comunicaciones radioeléctricas terrestres o por satélite.

En los sistemas de comunicaciones móviles con acceso múltiple por división de código con secuencia directa (DS-CDMA), los receptores más eficaces sacan partido de la diversidad temporal inherente a un canal multivías utilizando varios receptores que deben seguir los diferentes ecos que llegan a la antena por los múltiples caminos de propagación. Esto requiere una detección de la señal y una sincronización de código de signatura rápidos y fiables. Además, en una red con acceso múltiple por división de código organizada por enlaces con asignación dinámica de las fuentes, la estación de base debe prever una adquisición rápida y fiable de los paquetes de señales transmitidos de forma aleatoria por unos usuarios dispersados. Unas exigencias parecidas afectan a una red que no está organizada por enlace, en la cual el tiempo de adquisición del demodulador de paquetes de señales tiene una influencia inmediata sobre el caudal de datos global.

En todas estas situaciones, los procesos de búsqueda en serie clásicos que utilizan un procedimiento de correlación sólo tienen un rendimiento fiable evaluado en tiempo de adquisición para unas relaciones señal/ruido bajas. Por el contrario, estos procesos conocidos se han caracterizado hasta el presente por una relación coste/complejidad mucho más baja que los procesos de búsqueda en paralelo para la adquisición rápida de señales de secuencia directa. Sin embargo, esta última consideración está en el momento actual parcialmente sustituida por los progresos realizados en las técnicas de tratamiento digital de la señal y en las tecnologías de integración a muy gran escala

\hbox{(VLSI)}

.

El procedimiento de adquisición de señal de espectro extendido clásico utiliza en el receptor un proceso de correlación para alinear el código entrante y el código generado localmente. La amplitud de la señal entrante es comparada con un umbral fijado y un impulso de correlación es generado cuando la amplitud de la señal entrante sobrepasa el umbral fijado. El documento DE-A-3922972 describe un generador de impulso de correlación para un receptor de señal con espectro extendido.

Para reducir el tiempo de adquisición y acelerar así el reconocimiento de la señal, es conocido utilizar una técnica de búsqueda en paralelo. Un procedimiento de adquisición de código numérico rápido que utiliza un tratamiento paralelo está descrito en el documento FR-A 8913360. Este procedimiento está basado también en un proceso de correlación con la ayuda de un gran número de correlacionadores en paralelo y resulta de ello un dispositivo relativamente complejo y voluminoso puesto que sus prestaciones no son fácilmente previsibles. Además, este procedimiento ha sido concebido para un sistema de espectro extendido TDRSS/DRS, pero no está optimizado para una extensión sincronizada por bit utilizada en los sistemas comerciales actuales. Por último, las pérdidas que provoca el proceso de correlación son inaceptables en un sistema de comunicación por satélite.

El objetivo de la invención es realizar un dispositivo de adquisición de código y de reconocimiento de señal que pueda trabajar de forma rápida y fiable con unas relaciones señal/ruido bajas y que sea susceptible de ser implementado sobre un circuito integrado específico (ASIC).

Para alcanzar el objetivo buscado, la invención propone un dispositivo de reconocimiento de señal y de adquisición de código basado en un proceso de adquisición paralela no coherente que utiliza un filtro adaptado por código.

La utilización de un filtro adaptado por código para reemplazar el correlacionador clásico ha sido ya ciertamente propuesto por A. Polydoros y C.L. Weber (A Unified Approach to Serial Search Spread-Spectrum Code Acquisition - Part II: A Matched Filter Receiver, IEEE Transactions on Communications, Vol. COM-32, nº 5, mayo 1984, pp. 550-560) y por L.B. Milstein, J. Gevargiz y P.K. Das (Rapid Acquisition for Direct-Sequence Spread-Spectrum Communications Using Parallel SAW Convolvers, IEEE Transactions on Communications, Vol. COM-33, nº 7, julio 1985, pp. 593-600). Estos dispositivos no convienen sin embargo para unas relaciones señal/ruido bajas.

Se han realizado unas propuestas más recientes que utilizan también un filtro adaptado por código, pero ninguna de ellas conviene tampoco para trabajar con una relación señal/ruido baja puesto que la detección de la señal está siempre basada en la comparación del nivel de salida del filtro con un nivel de umbral fijado.

La presente invención utiliza una aproximación diferente y propone un receptor de señal de espectro extendido producido por modulación de una señal eléctrica con un código binario, comprendiendo dicho receptor un demodulador de señal precedido de un circuito de muestreo para muestrear la señal entrante y un circuito de adquisición de código y de detección de señal. Este último circuito comprende unos medios dispuestos para reconocer la señal de datos recibida comparando un valor máximo representativo de muestras significativas seleccionadas con un umbral autoadaptativo generado a partir del valor medio de las muestras multiplicando dicho valor medio por un factor de multiplicación fijo a fin de producir una señal, con un primer estado que indica la presencia de una señal cuando el valor máximo citado es superior a dicho umbral autoadaptativo y con un segundo estado que indica la ausencia de señal en el caso contrario.

En un modo de realización, el circuito de adquisición de código y de detección comprende un filtro adaptado por código para proporcionar unas muestras correlacionadas de la señal entrante. Unos medios tratan las muestras de manera no coherente y proporcionan unas muestras consecutivas, y después unos medios evalúan la media de los componentes de las muestras en una ventana de igualación deslizante de anchura predeterminada, y por último unos medios evalúan el valor máximo de los grupos de muestras significativas seleccionadas. Un generador de réplicas de código genera unas réplicas del código en sincronismo con el inicio estimado de las señales de desfase del código.

El circuito de adquisición y de detección según la invención puede servir a varios demoduladores por paquetes, lo que permite optimizar la velocidad de tratamiento de los datos. En este caso, el circuito comprende un medio para desexpandir los datos antes de conducirlos hacia los demoduladores por paquetes.

El umbral de detección autoadaptativo, generado a partir de la señal de salida del circuito de detección, asegura un proceso de reconocimiento de señal autoadaptativo que tiene directamente en cuenta unas fluctuaciones eventuales de la amplitud de la señal. Gracias a este umbral autoadaptativo, la probabilidad de detección fallida se encuentra minimizada manteniendo al mismo tiempo la probabilidad de falsa detección constante en función de la relación señal/ruido. Además, el dispositivo de adquisición y de detección según la invención ha resultado notablemente preciso y fiable en lo que concierne a la producción de la bandera de presencia de señal. Sólo introduce pequeñas pérdidas y permite un caudal de datos elevado tanto en modo de transmisión por acceso aleatorio como en modo de transmisión por paquetes. Por último, la posibilidad de realizarlo en tecnología integrada ASIC asegura con ventaja una complejidad material reducida.

La invención se expone más detalle a continuación con la ayuda de los planos anexos:

La figura 1 es un esquema por bloques de un receptor de acuerdo con la invención.

La figura 2 es un esquema por bloques de un receptor de acuerdo con la invención, configurado para una desmodulación por paquetes.

La figura 3 muestra un esquema funcional del circuito de adquisición y de detección según la invención.

La figura 4 ilustra la arquitectura de un modo de realización integrado para el circuito de adquisición y de detección según la invención.

Las figura 5 a 11 son unos esquemas por bloques de los subconjuntos que componen el modo de realización ilustrado en la figura 4.

En la figura 1 está representado esquemáticamente un receptor de señal de acuerdo con la invención. El filtro de banda 1 recibe la señal de entrada en banda de base r (t) y la salida del filtro es muestreada de forma asíncrona en el muestreador 2 con una cadencia predeterminada. El muestreador 2 proporciona dos o varias muestras r_{k} por pulgada. El filtro 1 puede ser realizado en forma analógica o digital por el experto en la materia apoyándose en sus conocimientos normales. Las muestras r_{k} son recibidas en un circuito de adquisición y de detección (SR/CA) 3 según la invención cuya función es detectar la señal con la ayuda de un código de signatura local y generar una señal bandera SP que indique la presencia de una señal en un intervalo de tiempo dado y fijado. Cuando se detecta una señal SP, el circuito de detección 3 produce una réplica de código RP sincronizada con el flujo de muestras SS.

El conjunto de las señales producidas por el circuito de adquisición y de detección 3 es transmitido al demodulador 4. Este procede a la desextensión de la señal utilizando las muestras de la señal y las réplicas de código, de forma conocida.

Dado que la confirmación del reconocimiento de la señal exige normalmente más tiempo que el tiempo de respuesta del circuito de detección 3, el montaje permite liberar inmediatamente el circuito de detección en cuanto la señal bandera SP indica que el mensaje se ha terminado. El circuito de detección 3 está así directamente disponible para tratar un nuevo mensaje.

La figura 2 representa una variante de receptor de señal según la invención destinado a la desmodulación de los datos por paquetes. Cuando el circuito de adquisición y de detección 3 detecta la presencia de una señal, conduce la señal de presencia SP y la señal de entrada previamente desexpandida DS con la ayuda de réplicas de código hacia una unidad de servicio que sirve a varios demoduladores por paquetes 6. La unidad de servicio 5 conduce la señal desextendida a la cadencia de símbolo hacia el demodulador por paquetes disponible. Cada demodulador que trabaja a la cadencia de símbolo asegura la sincronización de frecuencia, de fase y de encuadrado y extrae así los bits de información de los paquetes. A fin de reducir la duración del preámbulo de paquete, el demodulador por paquetes podría tratar las muestras de datos en diferido, lo que requeriría entonces un tiempo de tratamiento más largo que la duración de un paquete. En este caso también, el circuito de adquisición y de detección 3 queda liberado en cuanto la señal bandera de presencia de señal SP indica que el mensaje se ha terminado, lo que hace este circuito directamente disponible para tratar un nuevo mensaje.

El circuito de adquisición y de detección se describe con mayor detalle a continuación con la ayuda del esquema funcional de la figura 3. Los componentes en fase r_{p}(k) y en cuadratura r_{q}(k) de las muestras r(k) son aplicados a numerosos filtros adaptados por código 11 cuya función es efectuar la correlación de la señal entrante con los códigos de extensión en fase y en cuadratura de fase. Dos filtros están representados a título de ejemplo para cada componente de señal. Las muestras S_{p,p}, S_{p,q}, S_{q,p} y S_{q,q} en las salidas de los filtros 11 son elevadas al cuadrado en 12 y sumadas en 13. La señal resultante e(k) es independiente de la modulación de los datos y del defase de la portadora (tratamiento no coherente).

Las muestras consecutivas de e(k) son la correlación de la señal recibida con unas versiones progresivamente desplazadas de los códigos de extensión C_{P} y C_{Q}. La resolución del problema de estimación puede estar asegurada tratando las muestras e(k) en paralelo. El valor máximo de la función de probabilidad puede encontrarse por una simple comparación de los valores diferentes de e(k) calculados para todos los defases posibles del código en un período de código (L). Un convertidor serie/paralelo 14 proporciona los componentes p_{1}(h) ... p_{L}(h) en paralelo. Este convertidor desempeña también la función de un decimador puesto que las salidas son actualizadas a una cadencia impuesta por la longitud del código. El índice (h) en la identificación de los componentes representa el índice del período de código en curso. Con el fin de obtener una media significativa de las muestras, cada componente p(h) atraviesa una ventana deslizante 15 de longitud W. Se obtiene así un conjunto de L señales que representan L grupos de muestras significativas
Z(h).

Los grupos de muestras Z(h) son a continuación evaluados en un circuito de evaluación 16 que tiene por función proporcionar una indicación \hat{\delta} (h) del valor provisional del defase del código para la desmodulación subsiguiente, y proporcionar el valor máximo de los L grupos de muestras significativas. Un circuito de detección 17 compara a continuación este valor máximo con un umbral autoadaptativo SATH generado localmente multiplicando en 18 la media de las muestras por un factor de multiplicación Lambda y produce la bandera de presencia de señal SP cuando el valor máximo citado anteriormente sobrepasa el umbral SATH. El valor provisional \delta(h) del defase del código se utiliza en un generador de código 19 para sincronizar la generación de las réplicas \hat{C}_{p} y \hat{C}_{q} del código. En caso necesario, como se ha representado en la figura 3, el circuito de adquisición y de detección comprende también un circuito desexpansor de datos 20 que desexpande los datos de entrada con las réplicas de código \hat{C}_{p} y \hat{C}_{q} adquiridos.

El esquema funcional descrito anteriormente supone un modo de tratamiento sobre la base de una muestra por pulgada. Sin embargo, es posible para el experto en la materia adaptar el modo de realización de la invención a un tratamiento sobre la base de varias muestras por pulgada, por ejemplo dos o cuatro muestras por pulgada, lo que permite minimizar las pérdidas de desexpansión de los datos por un tratamiento por paquetes.

El objetivo del circuito de adquisición SR/CA es reconocer una señal que proviene de un usuario particular entre las señales que provienen de varios usuarios. Con este fin, el circuito de adquisición debe efectuar sobre las muestras un test no coherente basado en el porcentaje de probabilidad de dos hipótesis diferentes: ausencia de señal y presencia de señal. Este test consiste fundamentalmente en comparar el nivel estimado de la señal con un umbral fijado. Con el fin de reducir lo máximo posible la carga de cálculo para el reconocimiento de la señal y liberarse de un riesgo de degradación del rendimiento a consecuencia de variaciones rápidas inesperadas de la amplitud de la señal, en lugar de efectuar el test sobre la señal recibida r_{k} como es usual, la invención prevé efectuar este test sobre la salida Z(h) del circuito de adquisición. Esta forma de proceder de acuerdo con la invención permite utilizar de nuevo el mismo circuito de detección con este fin y realizar un proceso autoadaptativo simple que tiene directamente en cuenta unas fluctuaciones eventuales de la amplitud de la señal.

Para ello, el valor máximo seleccionado en las muestras Z(h) es comparado con un umbral autoadaptativo SATH generado localmente multiplicando el valor medio AVER por un factor de multiplicación Lambda predeterminado.

En el proceso de reconocimiento de acuerdo con la presente invención, los dos parámetros claves que influyen de forma significativa en las prestaciones globales del circuito son la longitud W de la ventana de igualación y el factor de multiplicación Lambda que fija el umbral de detección autoadaptativo.

Gracias a un umbral de detección autoadaptativo, la probabilidad de falsa detección es independiente de la relación señal/ruido real. La probabilidad de detección fallida es una función monotónica decreciente de la relación señal/ruido, siendo su valor inferior al que resulta del criterio Neyman-Pearson óptimo. Esta particularidad es muy útil en modo de tratamiento por paquetes para el cual las probabilidades de falsa detección y de detección fallida deben ser inferiores a un valor especificado. Una detección fallida provoca en efecto en una pérdida de un paquete de datos. Los parámetros Lambda y W del circuito son seleccionados para satisfacer las exigencias en cuanto a las probabilidades de detección fallida (PMD), de falsa adquisición (PFA) y de adquisición de fase errónea (PWA) para la peor relación señal/ruido y la peor latencia de detección de señal. Para una mejor relación señal/ruido, las probabilidades PMD y PWA serán superiores al valor máximo especificado mientras que la probabilidad PWA y la latencia permanecerán invariables.

Además de sus prestaciones evaluadas en velocidad de adquisición y de reconocimiento de la señal y en fiabilidad de detección, el circuito según la invención presenta la ventaja de poder ser realizado en tecnología ASIC.

La figura 4 representa un esquema por bloques de la arquitectura de un modo de realización en tecnología ASIC. Las señales de entrada son el bit de mayor peso P_in del componente en fase de la señal de salida del filtro de entrada y el bit de mayor peso Q_in del componente en cuadratura de fase de la señal de salida del filtro de entrada. Este modo de realización, aplicable a cualquier código pseudorruido (PN), ha sido ideado para demodular una señal de tipo QPSK DS/SS CDMA con unas secuencias conformadas por un filtro coseno raíz cuadrada de Nyquist que tiene un factor de discriminación de 0,4.

Para claridad de la exposición, la descripción que sigue se realiza considerando el tratamiento de una muestra por pulgada, quedando entendido no obstante que la realización del circuito ha sido realizada previendo su utilización para el tratamiento de un mayor número de muestras por pulgada (por ejemplo dos o cuatro muestras por pulgada) mediante unas modificaciones menores. La figura 4 se completa con las figuras 5 a 11 que representan los subconjuntos que constituyen los bloques funcionales representados en la figura 4. En las figuras complementarias citadas anteriormente están indicadas las longitudes seleccionadas para las palabras binarias internas. Estas longitudes han sido seleccionadas al final de un análisis que prevé asegurar un compromiso aceptable entre la complejidad del circuito y las prestaciones del receptor.

El bloque 21 realiza la filtración extendida de los componentes P y Q de la señal de entrada con la ayuda de dos códigos Gold de fase preferente que sirven de secuencias de signatura.

Estos códigos signatura son designados por C_{P} y C_{Q} en la figura 5 que representa un esquema simplificado del bloque de filtración. Una señal exterior
Nb-samp fija el número de muestras por pulgada. Gracias a un control cuidadoso del flujo de datos entrantes y de las secuencias de signaturas, la filtración se realiza por medio de un solo correlacionador de datos en lugar de cuatro, lo que reduce considerablemente la complejidad del material puesto que el número de puertas para realizar un correlador complejo es del orden de 10.000 (lo que es aproximadamente la cuarta parte del número total de puertas del circuito integrado específico). Este circuito puede fácilmente ser realizado en técnica MOS complementaria (CMOS). Las muestras correlacionadas son seriadas a la salida del sumador 31 a la cadencia de reloj sistema FSysClk y representadas por 8 bits (señal ssmf).

Las muestras correlacionadas ssmf son introducidas en el bloque de puesta al cuadrado y de suma 22 del que un esquema de realización está representado en la figura 6. A consecuencia de la organización imbricada de los datos, éstos se encuentran en serie en el tiempo de manera que es posible realizar la función con ayuda de un dispositivo de puesta al cuadrado 32 y de un acumulador 33 mandado adecuadamente por la señal de mando de la suma Ctrl_sum_N. La señal de salida sw_in del bloque 22, representada en 15 bits, es conducida hacia la ventana de igualación deslizante (bloque 23) a la cadencia de muestreo FsampClk = 1/4 FSysClk.

La función del bloque 23 es efectuar la igualación de las muestras tratadas descrita más arriba. En lugar de efectuar una conversión serie/paralelo seguida de una igualación como se ha esquematizado en la figura 3, el modo de realización representado en la figura 7 realiza la función de igualación con la ayuda de un acumulador 34 y de un elemento de memoria RAM 35, lo que hace superflua la conversión serie/paralelo. El acceso a la memoria RAM se realiza a la cadencia doble de la cadencia de los datos de manera que permita la ejecución de una operación de lectura R y de escritura W durante un intervalo de muestra Tsamp = 1/FsampClk. La inicialización del acumulador y el mando de las operaciones de lectura/escritura R/W son controlados por unas señales de mando apropiadas (número de muestras por pulgada Nb_samp, dirección de escritura ADDW, dirección de lectura ADDR, mando del número de muestras seleccionadas Crtl_sw_N). Los grupos de muestras sw_out son proporcionados a la cadencia FsampClk/(L*W) mientras que en cada grupo, la cadencia de los datos es FsampClk.

Los grupos de muestras sw_out son recibidos en el bloque de evaluación 24 del que un esquema de arquitectura está representado en la figura 8. Los datos entrantes son en principio marcados por la información de fase conocida del código, proporcionada por un contador programable 36 inicializado de forma conveniente. La evaluación del máximo es a continuación efectuada con la ayuda de un umbral comparador 37 y de un elemento memoria 38 en modo recurrente. La evaluación de la media aver se realiza acumulando simplemente las L-1 muestras restantes. Con el fin de reducir la complejidad del circuito, la evaluación de la media se efectúa a la salida del bloque de igualación 23 truncada en 15 bits. La función es realizada en 39 teniendo en cuenta la apertura dinámica de la ventana deslizante que depende del período de integración W. En principio, para obtener el nivel de la media, la salida del acumulador (fig. 3) debería ser multiplicada por 1/(L-1). Sin embargo, para reducir la complejidad del circuito, este factor de normalización es tomado en cuenta en el bloque de detección con ajuste por el factor de multiplicación Lambda. Las salidas del bloque 24 son la fase estimada del código (epoch), el valor máximo de los L grupos de muestras selecccionados (max) y el valor medio de los L grupos de muestras seleccionadas (aver). Estas señales de salida son suministradas a la cadencia FsampClk/(L*W).

La detección final de la señal se efectúa en el bloque 25 del que un modo de ejecución está representado en la figura 9. El valor máximo max es comparado en 40 con un umbral autoadaptativo SATH generado por multiplicación por 41 de la señal de media aver por un factor de multiplicación Lambda. Una bandera SP que indica la presencia de una señal es producida por el comparador 40 cuando el valor máximo max sobrepasa el umbral autoadaptativo SATH. Una salida adicional sobre 8 bits (Soft_Relia) proporciona una indicación sobre la fiabilidad de la detección

\hbox{efectuada.}

El bloque 26 genera los códigos Gold P y Q utilizados como secuencias de signatura y produce los componentes desexpandidos de la señal de entrada. La figura 10 representa un circuito generador de códigos. Este circuito que comprende esencialmente unos registros con desplazamiento 41 y 42 genera los códigos P y Q en sincronismo con el inicio estimado de la fase del código (señal epoch). La figura 11 es un esquema por bloques de un circuito desexpansor de datos en el cual el bloque 43 representa un comparador y el bloque 44 representa un contador programable. Está dispuesto para seleccionar las muestras ssmf que aparecen a la salida del filtro 21 en sincronismo con la señal epoch, es decir en sincronismo con los códigos de signatura y para asegurar la conversión serie/paralelo de los datos desexpandidos. Los componentes PP, PQ, QP y QQ son suministrados a la cadencia de los símbolos bajo el control del controlador 44. Éste es gobernado por una señal de reloj de desplazamiento DecClk y una señal de puesta a cero Reset_N.

El bloque 27 genera todas las señales de mando que ritman el funcionamiento del conjunto del circuito. Comprende esencialmente un contador programable que puede ser programado para diferentes números de muestras por pulgada y diferentes longitudes W de ventana de igualación. Este circuito se puede adaptar por tanto a diversas configuraciones del circuito de adquisición y de detección.

El modo de realización descrito en lo que precede es un ejemplo que sirve para ilustrar las posibilidades ventajosas que permite la invención pero queda
entendido que la misma no está limitada a este modo de realización particular. Otras formas de realiza-
ción son de competencia normal del experto en la
materia.

Leyenda de los dibujos

P-in: Bit de mayor peso en el componente en fase P de la salida del filtro adaptado del demodulador

Q-in: Bit de mayor peso en el componente en cuadratura Q de la salida del filtro adaptado del demodulador

W-select (3:0): Selección de la longitud de la ventana deslizante (W = 16, ...)

Lambda (7:0): Factor de multiplicación de umbral

Nb-muestras: Número de muestras por selección de pulgada (0 = 2 muestras por pulgada, 1 = 4 muestras por pulgada)

Reset-N: Puesta a cero global

Code-P: Secuencia de código P síncrona al inicio de época estimado

Code-Q: Secuencia de código Q síncrona al inicio de época estimado

Señal-Presencia: Bandera presencia de señal

PP, PQ, QP, QQ: Datos desexpandidos

P-out: Réplica retardada de la señal de entrada
P-in

Q-out: Réplica retardada de la señal de entrada
Q-in

SysClk: Señal de reloj sistema

SampClk: Señal de reloj de muestreo

SymbClk: Señal de reloj símbolos

Ctrl-coeff: Mando del coeficiente de multiplicación

Ctrl-data: Mando de datos

Ctrl-sum-N: Mando global de la suma

Ctrl-max-N: Mando global del máximo

DecClk: Señal de reloj de desplazamiento

DetClk: Señal de reloj de detección

Claims (10)

1. Receptor de señal de espectro extendido producido por modulación de una señal eléctrica con un código binario, receptor que comprende un circuito de muestreo (2) para muestrear la señal de banda limitada, un circuito de adquisición de código y de detección de señal (3) y un demodulador de señal (4), caracterizado porque el circuito de adquisición de código y de detección de señal (3) comprende unos medios (16) dispuestos para reconocer la señal de datos recibida comparando el valor máximo (max) representativo de muestras significativas (Z_{1}(h), ...Z_{L}(h)) seleccionadas con un umbral autoadaptativo (SATH) generado a partir del valor medio (AVER) de las muestras por la multiplicación de dicho valor medio (AVER) por un factor de multiplicación fijado (Lambda) con el fin de producir una señal (SP) que tiene un primer estado que indica la presencia de una señal cuando el valor máximo (max) citado anteriormente es superior a dicho umbral autoadaptativo (SATH) y un segundo estado que indica la ausencia de señal en el caso contrario.

2. Receptor según la reivindicación 1, caracterizado porque comprende además un filtro adaptado por código (11) para proporcionar unas muestras correlacionadas (S_{p,p} ... S_{q,q}) de la señal entrante (r_{p}(k), r_{q}(k)), unos medios (12, 13) para tratar las muestras (e(k)) consecutivas, unos medios (15) para evaluar la media de los componentes (V) pi (h) de las muestras (e(k)) en una ventana de igualación deslizante de anchura predeterminada (W), y unos medios (16) para evaluar el valor máximo (max) de los grupos de muestras significativas (Z_{1}(h), ... Z_{L}(h)) seleccionadas.

3. Receptor según la reivindicación 2, caracterizado porque comprende un medio (14) para proporcionar los componentes (pi(h)) de las muestras citadas anteriormente en paralelo.

4. Receptor según cualquiera de las reivindicaciones 2 y 3, caracterizado porque comprende además un medio (20) para desexpandir la señal recibida con la ayuda de réplicas de código.

5. Receptor según la reivindicación 4, caracterizado porque comprende también un generador de réplicas de código (19).

6. Dispositivo de adquisición de código y de detección de señal, caracterizado porque comprende unos medios (16) dispuestos para reconocer la señal de datos recibida comparando el valor máximo (max) representativo de muestras significativas (Z_{1}(h), ... Z_{L}(h)) seleccionadas con un umbral autoadaptativo (SATH) generado a partir del valor medio (aver) de las muestras por la multiplicación de dicho valor medio (aver) por un factor de multiplicación fijado (Lambda) a fin de producir la señal (SP) que tiene un primer estado que indica la presencia de una señal cuando el valor máximo (max) es superior al umbral autoadaptativo (SATH) y un segundo estado que indica la ausencia de señal en el caso contrario.

7. Dispositivo según la reivindicación 6, caracterizado porque comprende además un filtro adaptado por código (11) para proporcionar unas muestras correlacionadas (S_{p,p} ... S_{q,q}) de la señal entrante

\hbox{(r _{p} (k),}

r_{q}(k)), unos medios (12, 13) para tratar las muestras (e(k)) consecutivas, unos medios (15) para evaluar la media de los componentes (pi(h)) de las muestras (e(k)) en una ventana de igualación deslizante de anchura predeterminada (W), y unos medios (16) para evaluar el valor máximo (max) de los grupos de muestras significativas (Z_{1}(h), ... Z_{L}(h)) seleccionadas.

8. Dispositivo según la reivindicación 7, caracterizado porque comprende un medio (14) para proporcionar los componentes (pi(h) de las muestras citadas anteriormente en paralelo.

9. Dispositivo según cualquiera de las reivindicaciones 7 y 8, caracterizado porque comprende además un medio (20) para desexpandir la señal recibida con la ayuda de réplicas de código.

10. Dispositivo según la reivindicación 9, caracterizado porque comprende también un generador de réplicas de código (19).