ES2207455T3 - Procedimiento y aparato de decodificacion de imagenes. - Google Patents

Procedimiento y aparato de decodificacion de imagenes.

Info

Publication number
ES2207455T3
ES2207455T3 ES00125952T ES00125952T ES2207455T3 ES 2207455 T3 ES2207455 T3 ES 2207455T3 ES 00125952 T ES00125952 T ES 00125952T ES 00125952 T ES00125952 T ES 00125952T ES 2207455 T3 ES2207455 T3 ES 2207455T3
Authority
ES
Spain
Prior art keywords
signal
encoded
image
decoding
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES00125952T
Other languages
English (en)
Inventor
Choong Seng Boon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of ES2207455T3 publication Critical patent/ES2207455T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/20—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video object coding
    • H04N19/29—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video object coding involving scalability at the object level, e.g. video object layer [VOL]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/507—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction using conditional replenishment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/20—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video object coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Image Processing (AREA)
  • Editing Of Facsimile Originals (AREA)

Abstract

Procedimiento de decodificación de imágenes, que comprende las etapas siguientes: recibir un tren de bits codificados que comprende un identificador de imagen y una señal imagen codificada obtenidos por medio de la codificación de una señal imagen, identificando el identificador de imagen una estructura de datos de la señal imagen codificada; decodificar unos datos de señal de forma codificados de la señal imagen codificada, obteniéndose los datos de señal de forma codificados por medio de la codificación de una señal de forma que indica si cada píxel está situado dentro o fuera de un objeto de la señal imagen; y decodificar unos datos de señal de valor de píxel codificados de la señal imagen codificada, obteniéndose los datos de señal de valor de píxel codificados por medio de la codificación de una señal de valor de píxel que indica un valor de píxel de un píxel.

Description

Procedimiento y aparato de decodificación de imágenes.
Campo de la invención
La presente invención se refiere a una estructura de datos para la transmisión de imágenes, un procedimiento de codificación de imágenes, un procedimiento de decodificación de imágenes, un aparato de codificación de imágenes, un aparato de decodificación de imágenes, medios de almacenamiento de datos que contienen un programa para ejecutar un procedimiento de decodificación de imágenes y medios de almacenamiento de datos que contienen una señal imagen codificada.
De forma más particular, la presente invención se refiere a una estructura de datos para la transmisión de imágenes que determina que las señales imagen codificadas puedan ser decodificadas mediante procedimientos de decodificación correspondientes a un solo procedimiento de codificación, teniendo dichas señales imagen codificadas diferentes estructuras de datos obtenidas codificando señales imagen digitales correspondientes a diferentes modelos. Además, la presente invención se refiere a un procedimiento de codificación de imágenes y a un aparato de codificación de imágenes para generar una señal imagen codificada que tiene la estructura de datos descrita anteriormente para la transmisión de imágenes, y a un procedimiento de decodificación de imágenes y un aparato de decodificación de imágenes para decodificar una señal imagen codificada que tiene la estructura de datos para la transmisión de imágenes.
Además, la presente invención se refiere a unos medios de almacenamiento de datos que contienen un programa para ejecutar el procedimiento de decodificación según el procedimiento de decodificación de imágenes descrito anteriormente, y a unos medios de almacenamiento de datos que contienen una señal imagen codificada que tiene la estructura de datos descrita anteriormente para la transmisión de imágenes.
Antecedentes de la invención
Para almacenar o transmitir información de imagen digital con gran eficacia, es necesario codificar mediante compresión la información de imagen digital. Un procedimiento habitual para codificar mediante compresión la información de imagen digital es la DCT (transformación discreta del coseno) representada por el JPEG (Grupo mixto de expertos en fotografía) y el MPEG (Grupo de expertos en imágenes en movimiento). Además, existen procedimientos de codificación de forma de onda como la codificación de subbanda, la codificación de ondas pequeñas y la codificación de fractales.
Además, para eliminar la información de imagen redundante entre imágenes de pantalla, por ejemplo, tramas adyacentes, se lleva a cabo la predicción de intertrama. Es decir, un valor de píxel de un píxel de la presente trama se expresa utilizando la diferencia entre este valor de píxel y el valor de píxel de un píxel de la trama anterior, y esta señal de diferencia se somete a codificación de forma de onda.
Para concretar, se emplea un codificador aritmético 10a como el mostrado en la Figura 22(a) para codificar una señal imagen binaria S2 que representa una imagen de pantalla de información binaria y que se obtiene mediante un escáner, un facsímil o un dispositivo similar. Para decodificar la señal binaria codificada E2, se emplea un decodificador aritmético 10b como el mostrado en la Figura 22(b). El codificador aritmético 10a codifica la señal imagen binaria S2 mediante el procedimiento de codificación aritmética que se utiliza cuando se transmite una señal de facsímil, por ejemplo, el estándar MMR (Modified Modified Read) o JBIG (Joint Bi-level Image Coding Experts Group), y de ese modo genera la señal binaria codificada E2. El aparato de decodificación aritmética 10b decodifica la señal binaria codificada E2 mediante un procedimiento de decodificación aritmética correspondiente al procedimiento de codificación aritmética, y de ese modo genera la señal binaria decodificada D2.
Como se muestra en la Figura 22(c), la señal binaria codificada 600a (E2) correspondiente a una imagen de pantalla incluye al principio una señal sincrónica 601, un encabezamiento 603 después de la señal 601 y datos de forma 604 después del encabezamiento 603.
Además, el aparato de codificación de imágenes 20 mostrado en la Figura 23(a) se emplea para codificar señales imagen digitales St con compresión MPEG2, y el aparato de decodificación de imágenes 25 mostrado en la Figura 23(b) se emplea para decodificar señales imagen codificadas Et. La señal imagen digital St con compresión MPEG2 es una señal imagen rectangular que incluye una señal de luminancia y una señal de diferencia de color para la presentación visual en color (presentación visual de gradación) e información que muestra el tamaño horizontal y vertical de la imagen sobre una imagen de pantalla (una trama). El aparato de codificación de imágenes 20 comprende un codificador de fuente de información 20a que somete la señal imagen digital (señal imagen rectangular) St a codificación de fuente de información, y un codificador de longitud variable 20b que somete la salida del codificador 20a a codificación de longitud variable para generar una señal imagen codificada (señal de valor de píxel codificada) Et. El aparato de decodificación de imágenes 25 comprende un decodificador de longitud variable 25b que somete la señal imagen codificada Et a decodificación de longitud variable, y un decodificador de fuente de información 25a que somete la salida del decodificador 25b a decodificación de fuente de información para generar una señal imagen decodificada (señal de valor de píxel decodificada) Dt.
El codificador de fuente de información 20a comprende un procesador DCT 21 que somete cada uno de los diversos bloques, en los que se divide una imagen de pantalla (una trama), a DCT (Transformación discreta del coseno), y un cuantificador 22 que cuantifica la salida del procesador DCT 21. El decodificador de fuente de información 25a comprende un cuantificador inverso 26 que efectúa la cuantificación inversa de la salida del decodificador de longitud variable 25b y un procesador IDCT 27 que somete la salida del decodificador 25 a DCT inversa. Como se muestra en la Figura 23(c), la señal imagen codificada 700a (Et) correspondiente a una imagen de pantalla incluye al principio una señal sincrónica de 32 bits 701, un encabezamiento 703 después de la señal 701 y trenes de bits de valor de píxel codificados (trenes de bits de textura codificados) 71C1, 71C2, 71C3, ... correspondientes a los bloques C1, C2, C3, ..., respectivamente, en los que se divide la imagen de pantalla. Los 
\hbox{trenes}
de bits de textura codificados 71C1, 71C2 y 71C3 incluyen escalas de cuantificación de 5 bits 704, 707 y 710, vectores de movimiento de textura de longitud variable (MV) 705, 708 y 711 y coeficientes DCT de textura de longitud variable 706, 709 y 712, respectivamente.
En los últimos años, se ha puesto en práctica un procedimiento para codificar mediante compresión y transmitir una señal imagen basándose en objetos individuales. De forma más concreta, una imagen correspondiente a una imagen de pantalla compuesta de una pluralidad de objetos se somete a codificación mediante compresión y transmisión basándose en los objetos, aumentando de ese modo la relación de compresión de datos y permitiendo la decodificación/reproducción de los objetos por separado. En este procedimiento, en el sector de reproducción, las señales imagen codificadas correspondientes a los respectivos objetos se decodifican y reproducen, y las señales imagen reproducidas se sintetizan para mostrar una imagen correspondiente a una imagen de pantalla. Esta codificación de objeto a objeto permite al usuario combinar libremente las imágenes de los objetos que se van a mostrar, facilitándose de ese modo la revisión de las imágenes en movimiento. Además, en este procedimiento, es posible mostrar una imagen en movimiento sin reproducir las imágenes de los objetos de poca importancia relativa, según la congestión de la línea de transmisión, el rendimiento del aparato de reproducción y las preferencias del observador. Dicho de otro modo, se efectúa una escalabilidad en unidades de objeto, es decir, se cambia la escala de contracción de la presentación visual de la imagen de cada objeto.
En la codificación por compresión objeto a objeto de una señal imagen, puesto que los respectivos objetos tienen diferentes formas, se somete a codificación por compresión la señal imagen de una imagen de forma arbitraria (que de ahora en adelante se denominará señal imagen de forma arbitraria). La señal imagen de forma arbitraria incluye una señal de textura (señal de valor de píxel) para la presentación visual en color de un objeto (presentación visual de gradación), que comprende una señal de luminancia y una señal de diferencia de color, y una señal de forma que representa la forma de una imagen. La señal de forma indica, mediante dígitos binarios, si cada uno de los pixeles que componen una zona de pantalla está situado dentro o fuera del objeto.
Además, aparte de la señal de textura y la señal de forma, la imagen de forma arbitraria puede incluir información de transparencia que representa la transparencia de un objeto cuando el objeto se coloca como imagen de primer plano sobre una imagen de fondo. La información de transparencia se suele expresar mediante una señal transparente de varios valores de por lo menos tres bits. La combinación de la señal de forma binaria (señal de transparencia binaria) y la señal de transparencia de varios valores se denomina señal de transparencia. La señal de transparencia de varios valores de la señal de transparencia se trata de forma idéntica a una señal de textura en el procedimiento de codificación siguiente.
Cuando se codifica una señal imagen de forma arbitraria que incluye una señal de textura y una señal de forma binaria, en un principio, se codifica la señal de forma y, a continuación, se codifica la señal de textura. En MPEG4, se está estandarizando la codificación, la transmisión y la decodificación de dicha señal imagen de forma arbitraria. A este respecto, en la Figura 24(a), se muestra un diagrama de bloques de un aparato de codificación de imágenes que lleva a cabo el procedimiento de codificación que se está estandarizando en la actualidad como MPEG4.
En la Figura 24(a), el número de referencia 200a designa un aparato de codificación de imágenes que extrae una señal imagen de forma arbitraria Sp correspondiente a cada uno de los diversos objetos que constituyen una imagen de pantalla, según una señal de vídeo Sv obtenida de una cámara o un aparato de registro/reproducción de imágenes (VTR), y codifica la señal imagen de forma arbitraria.
El aparato de codificación de imágenes 200a incluye un procesador de incrustación de color 201 que somete la señal de vídeo Sv al procedimiento de incrustación de color descrito a continuación. En primer lugar, el procesador de incrustación de color 201 divide la señal imagen de forma arbitraria correspondiente a cada uno de los objetos de la señal imagen de fondo en una señal de forma Spk que representa la forma del objeto como información binaria y una señal de textura (señal de valor de píxel) Spt para la presentación visual en color del objeto, que comprende una señal de luminancia y una señal de diferencia de color. A continuación, el procesador de incrustación de color 201 genera las señales Spk y Spt para cada uno de los diversos bloques en los que se divide la zona de pantalla correspondiente a cada objeto de la imagen de pantalla. Al generar las señales Spk y Spt, el procesador de incrustación de color 201 genera una señal de tiempo de conmutación Ts que representa el tiempo de conmutación entre la señal de forma Spk y la señal de textura Spt. Además, el aparato de codificación de imágenes 200a incluye un codificador aritmético 120a que codifica la señal de forma Spk, de bloque en bloque, mediante codificación aritmética (consúltese el estándar JBIG); un codificador de fuente de información 130a que lleva a cabo la DCT y la cuantificación de la señal de textura Spt, de bloque en bloque, y un codificador de longitud variable 139 que lleva a cabo la codificación de longitud variable de la salida del codificador de fuente de información 130a.
Además, el aparato de codificación de imágenes 200a incluye un conmutador 202 que conecta la salida del procesador de incrustación de color 201 a la entrada del codificador aritmético 120a o a la entrada del codificador de fuente de información 130a, en respuesta a una señal de tiempo de conmutación Ts; y un multiplexor 150 que multiplexa un tren de bits de forma codificados Epk generado por el codificador aritmético 120a y un tren de bits de textura codificados Ept generado por el codificador de longitud variable 139 junto con otras señales necesarias. Como se muestra en la Figura 24(c), el multiplexor 150 proporciona una señal de forma arbitraria codificada Ep (500a), en la que se disponen los trenes de bits de forma codificados (Epk) 51A1, 52A2 y 51A3, los trenes de bits de textura codificados (Ept) 52A1, 52A2 y 52A3 y otras señales necesarias en un orden determinado.
El procedimiento de codificación aritmética descrito anteriormente se adopta en el procedimiento de transmisión de señales de facsímil (por ejemplo, en el estándar MMR o el estándar JBIG) y el proceso de DCT descrito anteriormente se adopta en el estándar MPEG. Como se muestra en la Figura 24(c), los datos codificados de cada uno de los bloques A1, A2 y A3 se componen del tren de bits de forma codificados Epk y el tren de bits de textura codificados Ept.
En el aparato de codificación 200a construido de esta forma, el procesador de incrustación de color 201 procesa la señal de vídeo Sv y genera una señal imagen de forma arbitraria Sp correspondiente a cada uno de los objetos. La señal de forma Spk incluida en la señal imagen de forma arbitraria Sp es introducida en el codificador aritmético 120a por el conmutador 202 que es controlado mediante la señal de tiempo de conmutación Ts, codificada por el codificador 120a y transmitida como un tren de bits de forma codificados Epk al multiplexor 150. Por otro lado, la señal de textura Spt incluida en la señal imagen de forma arbitraria Sp es introducida en el codificador de fuente de información 130a por el conmutador 202, que es controlado por la señal de tiempo de conmutación Ts, sometida a DCT y cuantificación en el codificador 130a y transmitida como un tren de bits de textura codificados Ept al multiplexor 150. La codificación de la señal de forma Spk y la codificación de la señal de textura Spt se llevan a cabo de bloque en bloque.
En el multiplexor 150, el tren de bits de forma codificados Epk, el tren de bits de textura codificados Ept y otras señales necesarias se disponen en un orden determinado y estos trenes y señales se transmiten desde el multiplexor 150 como una señal de forma arbitraria codificada Ep.
El aparato de decodificación de imágenes 200b mostrado en la Figura 24(b) se utiliza para decodificar la señal de forma arbitraria Ep que ha sido codificada mediante el aparato de codificación de imágenes 200a.
El aparato de decodificación de imágenes 200b comprende un analizador de datos 160 que analiza la señal de forma arbitraria codificada Ep y genera una señal de control SWb; un decodificador aritmético 170a que somete el tren de bits de forma codificados Epk incluido en la señal de forma arbitraria codificada Ep a decodificación aritmética de bloque en bloque, y genera una señal de fin de tiempo Te cuando la decodificación aritmética de un bloque ha finalizado; un decodificador de fuente de información 180a que somete el tren de bits de textura codificados Ept incluido en la señal de forma arbitraria codificada Ep a decodificación de fuente de información, es decir, a DCT inversa y a cuantificación inversa; un conmutador 101b que transmite la señal de forma arbitraria codificada Ep obtenida del analizador de datos 160 al decodificador aritmético 170a o al decodificador de fuente de información 180a, en respuesta a la señal de control SWb y la señal de fin de tiempo Te; y un sintetizador 190 que sintetiza las salidas Dpk y Dpt de los decodificadores 170a y 180a y proporciona la señal sintetizada como una señal de forma arbitraria decodificada Dp.
En el aparato de decodificación de imágenes 200b construido de esta forma, al recibir la señal de forma arbitraria codificada Ep, el analizador de datos 160 analiza la información incluida en esta señal y transmite la señal de control SWb al conmutador 101b cuando detecta el último bit del tren de bits de textura Ept. En respuesta a la señal de control SWb, el conmutador 101b proporciona la salida del analizador de datos 160 al decodificador aritmético 170a. El decodificador aritmético 170a decodifica el tren de bits de forma codificados Epk, y proporciona la señal de fin de tiempo Te una vez que la decodificación del tren de bits de forma codificados Epk correspondiente a cada bloque ha finalizado. Cuando la señal de fin de tiempo Te entra en el analizador de datos 160, el analizador de datos 160 transmite la señal de control SWb al conmutador 101b, y el conmutador 101b conecta la salida del analizador de datos 160 al decodificador de fuente de información 180a. El decodificador de fuente de información 180a decodifica un bloque de la señal de textura codificada Ept incluida en la señal de forma arbitraria codificada Ep. El sintetizador 190 sintetiza la salida del decodificador aritmético 170a y la salida del decodificador de fuente de información 180a, y proporciona la señal de forma arbitraria decodificada Dp como una señal reproducida. La imagen de un objeto se puede mostrar, una vez que ha finalizado el procedimiento de decodificación mencionado anteriormente para la señal de forma arbitraria codificada Ep correspondiente al objeto para generar la señal de forma arbitraria decodificada Dp correspondiente al objeto.
Aunque no se describe el procesamiento de una señal imagen de forma arbitraria que incluye una señal de transparencia de varios valores (señal imagen de forma arbitraria con información de transparencia) en relación con las Figuras 24(a) a 24(c), la señal de transparencia de varios valores se procesa de la misma forma que la señal de textura (señal de valor de píxel) si la señal imagen de forma arbitraria incluye una señal de transparencia de varios valores.
Como se ha descrito, en el procedimiento convencional de codificación de una señal imagen, el procedimiento de codificación aritmética empleada en JBIG o similares se utiliza para codificar una señal imagen binaria, es decir, una señal de forma binaria, mientras que el procedimiento de codificación de fuente de información empleado en MPEG2 o similares se utiliza para codificar una señal imagen digital y mostrar una imagen en color, es decir, una señal de textura. Además, el procedimiento de codificación de MPEG4, es decir, la combinación de la codificación aritmética y la codificación de fuente de información se utiliza para codificar una señal imagen que incluye una señal de forma binaria y una señal de textura.
Por norma, cuando se decodifican señales codificadas obtenidas mediante diferentes procedimientos de codificación, deben emplearse diferentes procedimientos de decodificación correspondientes a los respectivos procedimientos de codificación. En otras palabras, puesto que se utilizan diferentes procedimientos de codificación para codificar diferentes tipos de señales imagen en el procedimiento de codificación convencional, deben emplearse diferentes procedimientos de análisis de datos en el procedimiento de decodificación de las señales codificadas.
Aunque un aparato de decodificación de imágenes basado en MPEG4 puede decodificar cualquiera de las señales codificadas de una señal imagen binaria (JBIG), una señal imagen digital (MPEG2) y una señal imagen de forma arbitraria (MPEG4), este aparato presenta algunos inconvenientes.
En una señal de forma arbitraria codificada obtenida mediante codificación de bloque en bloque de una señal imagen de forma arbitraria, los trenes de bits de forma codificados correspondientes a los respectivos bloques y los trenes de bits de textura codificados correspondientes a los respectivos bloques se 
\hbox{disponen}
de forma alternada. Por otra parte, en una señal binaria codificada obtenida mediante codificación de bloque en bloque de una señal imagen binaria, los trenes de bits de forma codificados correspondientes a los respectivos bloques se disponen en secuencia. Por lo tanto, en el procedimiento de análisis de datos (analizador de datos) según MPEG4, la señal de control SWb descrita anteriormente no puede generarse mediante el análisis de la señal imagen binaria codificada que no contiene ningún tren de bits de textura codificados, de tal manera que los trenes de bits de forma codificados de los respectivos bloques de la señal binaria codificada no pueden transmitirse en secuencia hacia el decodificador aritmético 170a. Para concretar, en el aparato de decodificación de imágenes 200b, cuando el procesamiento de un tren de bits de forma codificados correspondientes a un bloque determinado ha finalizado, la señal de fin de tiempo Te se transmite desde el decodificador aritmético 170a hacia el conmutador 101b, y de ese modo el conmutador 101b proporciona el tren de bits desde el analizador de datos 160 hasta el decodificador de fuente de información 180a. No obstante, puesto que la señal binaria codificada no contiene ningún tren de bits de textura codificados, el analizador de datos 160 no puede generar la señal de control SWb para controlar el conmutador 101b y permitir que el tren de bits entre en el decodificador aritmético 170a, y entonces entra en el decodificador de fuente de información 180a el tren de bits de forma codificados correspondiente al siguiente bloque.
Por consiguiente, para permitir la codificación de la señal imagen binaria, se añade un tren de bits de textura ficticio correspondiente al bloque después del tren de bits de forma codificados de cada bloque utilizando el procedimiento convencional, y de ese modo la estructura de datos de la señal binaria codificada es aparentemente idéntica a la estructura de datos de la señal de forma arbitraria codificada. En este caso, la señal binaria codificada puede analizarse mediante el procedimiento de análisis de datos basado en MPEG4 y decodificarse mediante el procedimiento de decodificación de imágenes basado en MPEG4.
No obstante, puesto que el tren de bits de textura codificados ficticio se añade al tren de bits de forma codificados cuando se genera la señal imagen binaria codificada, hay un desaprovechamiento del número de bits en el procedimiento de codificación, dando por resultado una reducción en la eficacia de la codificación.
En el procedimiento de decodificación basado en MPEG4, la señal imagen codificada (señal de valor de píxel codificada), que se obtiene mediante codificación de una señal imagen digital (señal imagen rectangular) correspondiente a MPEG2 y que comprende sólo una señal de textura, puede decodificarse también como una señal de forma arbitraria codificada obtenida mediante codificación de una señal imagen de forma arbitraria, por la razón descrita a continuación. En una señal imagen codificada que incluye trenes de bits de textura codificados, puesto que es posible detectar el punto inicial y final del tren de bits de textura codificados correspondiente a cada bloque, el conmutador 101b puede controlarse mediante la señal de control SWb para que el tren de bits de textura codificados entre siempre en el decodificador de fuente de información 180b.
Además, si se produce sobrecarga de procesamiento en el procedimiento de decodificación correspondiente al procedimiento de codificación basado en MPEG4, cuando se decodifica una señal de forma arbitraria codificada obtenida codificando una señal imagen de forma arbitraria, tanto el tren de bits de forma codificados como el tren de bits de textura codificados correspondientes a cada bloque no pueden decodificarse dentro del tiempo de presentación visual establecido de antemano, y en realidad el movimiento de la imagen por la pantalla se desarrolla sin suavidad o sufre paradas.
El documento "The MPEG-4 Video Standard Verification Model" (Modelo de verificación del estándar de vídeo MPEG-4), IEEE transactions on circuits and systems for video technology, US, IEEE, Inc. Nueva York, vol. 7, nº 1, 1 de febrero de 1997 (1997 - 02 - 01), páginas 19 a 31, XP000678877 ISSN: 1051-8215 por T.Sikora, se refiere a una técnica para codificar/decodificar una señal imagen y da a conocer que se divide una pluralidad de objetos comprendidos en la señal imagen en una pluralidad de VOP, respectivamente, se codifican los respectivos VOP individualmente, y la señal imagen codificada que comprende los respectivos VOP codificados se recibe y se decodifica. Los respectivos VOP comprenden información de forma, información de movimiento y información de textura. Se lleva a cabo inicialmente la codificación de la información de forma incluida en los respectivos VOP y a continuación se lleva a cabo la codificación de la información de movimiento y de la información de textura, y la señal imagen procesada comprende los tres tipos de información. Se proporcionan dos procedimientos de codificación para la información binaria y para la información de forma de escala de grises. La información de forma comprende la información de forma binaria que indica los datos de señal de forma binarios, y la información de forma de escala de grises, siendo dicha última los datos de señal de forma de varios valores que comprenden la información de transparencia.
El documento EP-A-0707427 da a conocer la codificación de una señal imagen que presenta una forma arbitraria empleando dos procedimientos, es decir, los datos de señal de forma y los datos de señal de valor de píxel. Por consiguiente, presenta las estructuras de una unidad de codificación de forma y de una unidad de codificación de valor de píxel. Inicialmente, se lleva a cabo la codificación de una señal de forma. Se realiza la codificación intratrama en la primera trama, debido a que no existe una imagen a la cual se puede referir. A continuación, cuando en la valoración de modalidad se valora que la modalidad es una modalidad distinta de la modalidad de codificación intratrama, puesto que se codifica un vector de movimiento de la señal de valor de píxel, está claro que se genera una secuencia de bits codificados que corresponde a la señal de valor de píxel, y se codifican la señal de forma y la señal de valor de píxel.
El documento "Object-oriented analysis-synthesis, coding of moving images" (analisis-sintesis orientado al objeto, la codificación de imágenes en movimiento) procesado de señales. Image Communication, NL, Elsevier Science Publishers, Amsterdam, Vol. 1, Nº 2, 1 Octubre 1989 (1989-10-01), páginas 117-138, XP000234864 ISSN: 0923-5965 por Musmann H.G. et al., da a conocer una técnica para llevar a cabo la codificación/decodificación con información determinante que concierne una forma, un color, y un movimiento como parámetros para cada objeto.
Sumario de la invención
La presente invención se refiere por tanto a un procedimiento de decodificación de imágenes y un correspondiente aparato de decodificación de imágenes tal como se definen en las reivindicaciones adjuntas.
Breve descripción de los dibujos
Las Figuras 1(a) y 1(b) son diagramas que muestran la estructura de datos de una señal de forma arbitraria codificada y la estructura de datos de una señal binaria codificada, respectivamente, como estructuras de datos para la transmisión de imágenes según una primera forma de realización que no forma parte de la invención.
Las Figuras 2(a) y 2(b) son diagramas que muestran la estructura de datos de una señal de forma arbitraria codificada y la estructura de datos de una señal binaria codificada, respectivamente, como estructuras de datos para la transmisión de imágenes según una modificación de la primera forma de realización.
La Figura 3 es un diagrama de bloques que ilustra un aparato de codificación de imágenes según una segunda forma de realización que no forma parte de la invención.
La Figura 4 es un diagrama de flujo para ilustrar el procedimiento de codificación efectuado por el aparato de codificación de imágenes según la segunda forma de realización.
La Figura 5 es un diagrama de bloques que ilustra el aparato de decodificación de imágenes según una tercera forma de realización útil para entender la presente invención.
La Figura 6 es un diagrama de flujo que ilustra el procedimiento de decodificación efectuado por el aparato de decodificación de imágenes según la tercera forma de realización.
La Figura 7(a) es un diagrama de bloques que muestra una unidad de entrada de imágenes incluida en el aparato de codificación de imágenes según la segunda forma de realización, y la Figura 7(b) es un diagrama de bloques que muestra un analizador de datos incluido en el aparato de decodificación de imágenes según la tercera forma de realización.
La Figura 8 es un diagrama de bloques que ilustra el aparato de decodificación de imágenes según una cuarta forma de realización que no forma parte de la presente invención.
La Figura 9 es un diagrama de bloques que ilustra el aparato de decodificación de imágenes según la quinta forma de realización que no forma parte de la presente invención.
Las Figuras 10(a), 10(b) y 10(c) son diagramas que muestran estructuras de datos de una señal de forma arbitraria codificada, una señal binaria codificada y una señal rectangular codificada, respectivamente, como estructuras de datos para la transmisión de imágenes según una sexta forma de realización que no forma parte de la presente invención.
La Figura 11 es un diagrama de bloques que ilustra un aparato de decodificación de imágenes según la séptima forma de realización útil para entender la presente invención.
La Figura 12 es un diagrama de flujo que ilustra el procedimiento de decodificación efectuado por el aparato de decodificación de imágenes según la séptima forma de realización.
Las Figuras 13(a) y 13(b) son diagramas que ilustran la estructura de datos de una señal de forma arbitraria codificada y la estructura de datos de una señal binaria codificada, respectivamente, como estructuras de datos para la transmisión de imágenes según una octava forma de realización de la presente invención.
Las Figuras 14(a) y 14(b) son diagramas que ilustran la estructura de datos de una señal rectangular codificada y la estructura de datos de una señal de forma arbitraria codificada con información de transparencia, respectivamente, como estructuras de datos para la transmisión de imágenes según la octava forma de realización.
La Figura 15 es un diagrama de bloques que ilustra un aparato de decodificación de imágenes según una novena forma de realización de la presente invención.
La Figura 16 es un diagrama de flujo que ilustra el procedimiento de decodificación efectuado por el aparato de decodificación de imágenes según la novena forma de realización.
Las Figuras 17(a), 17(b) y 17(c) son estructuras de datos de una señal de forma arbitraria codificada, una señal binaria codificada y una señal rectangular codificada, respectivamente, como estructuras de datos para la transmisión de imágenes según una décima forma de realización que no forma parte de la presente invención.
Las Figuras 18(a) y 18(b) son diagramas que muestran la estructura de datos de una señal de forma arbitraria codificada con información de transparencia y una estructura de datos de una señal de transparencia codificada, respectivamente, como estructura de datos para la transmisión de imágenes según la décima forma de realización.
La Figura 19 es un diagrama de bloques que ilustra un aparato de decodificación de imágenes según una undécima forma de realización de la presente invención.
La Figura 20 es un diagrama de flujo que ilustra el procedimiento de decodificación efectuado por el aparato de decodificación de imágenes según la undécima forma de realización.
Las Figuras 21(a) a 21(c) son diagramas que ilustran medios de almacenamiento de datos (Figuras 21(a) y 21(b)) que contienen un programa para ejecutar un aparato de codificación de imágenes o un aparato de decodificación de imágenes según cualquiera de las formas de realización mencionadas anteriormente, utilizando un sistema informático (Figura 21(c)).
Las Figuras 22(a) a 22(c) son diagramas que ilustran un sistema de comunicación que utiliza el procedimiento de codificación por compresión de datos JBIG y, más concretamente, las Figuras 22(a) y 22(b) muestran un aparato de codificación de imágenes y un aparato de decodificación de imágenes incluidos en el sistema, respectivamente, y la Figura 22(c) muestra la estructura de datos de una señal imagen codificada adoptada en el sistema.
Las Figuras 22(a) a 22(c) son diagramas que ilustran un sistema de comunicación que utiliza un procedimiento de codificación por compresión de datos basado en JBIG, más concretamente, las Figuras 22(a) y 22(b) muestran un aparato de codificación de imágenes y un aparato de decodificación de imágenes incluidos en el sistema, respectivamente, y la Figura 22(c) muestra la estructura de datos de una señal imagen codificada adoptada en el sistema.
Las Figuras 23(a) a 23(c) son diagramas que ilustran un sistema de comunicación que utiliza un procedimiento de codificación por compresión de datos basado en MPEG2, más concretamente, las Figuras 23(a) y 23(b) muestran un aparato de codificación de imágenes y un aparato de decodificación de imágenes incluidos en el sistema, respectivamente, y la Figura 23(c) muestra la estructura de datos de una señal imagen codificada adoptada en el sistema.
Las Figuras 24(a) a 24(c) son diagramas que ilustran un sistema de comunicación que utiliza un procedimiento de codificación por compresión de datos basado en MPEG4, más concretamente, las Figuras 24(a) y 24(b) muestran un aparato de codificación de imágenes y un aparato de decodificación de imágenes incluidos en el sistema, respectivamente, y la Figura 24(c) muestra la estructura de datos de una señal imagen codificada adoptada en el sistema.
Descripción detallada de las formas de realización preferidas
Forma de realización 1
Las Figuras 1(a) y 1(b) son diagramas que ilustran estructuras de datos para la transmisión de imágenes según una primera forma de realización. La Figura 1(a) muestra una estructura de datos de una señal de forma arbitraria codificada obtenida mediante codificación de una señal imagen de forma arbitraria correspondiente a cada uno de los diversos objetos que constituyen una imagen de pantalla. La estructura de datos para la transmisión de imágenes según la primera forma de realización se aplica a un sistema de codificación y decodificación, en el que una señal imagen de forma arbitraria se codifica por compresión y transmite y, a continuación, la señal codificada se decodifica y muestra. Es decir, en este sistema, el procedimiento y el aparato de codificación de imágenes están destinados básicamente a llevar a cabo un procedimiento de codificación para la señal imagen de forma arbitraria, mientras que el procedimiento y el aparato de decodificación de imágenes están destinados básicamente a llevar a cabo un procedimiento de decodificación para la señal de forma arbitraria codificada.
En la Figura 1(a), el número de referencia 500 designa una señal de forma arbitraria codificada obtenida codificando una señal imagen de forma arbitraria correspondiente a cada uno de los diversos objetos que constituyen una imagen de la imagen de pantalla. La señal de forma arbitraria codificada 500 incluye al principio una señal sincrónica de 32 bits 501, un identificador de forma de 1 bit (identificador de imagen) 502 después de la señal 501 y un encabezamiento adicional 503 después del identificador 502. En la Figura, el identificador de forma 502 está representado por "SID".
Además, la señal de forma arbitraria codificada 500 incluye trenes de bits de forma codificados 51A que se obtienen codificando una señal de forma que representa la forma de cada objeto que compone la señal imagen de forma arbitraria, y trenes de bits de textura codificados (trenes de bits de valor de píxel codificados) 52A que se obtienen codificando una señal de textura (señal de valor de píxel) que comprende una señal de luminancia y una señal de diferencia de color para la presentación visual en color de cada objeto que compone la señal imagen de forma arbitraria. Para concretar, en la señal de forma arbitraria codificada 500, para cada uno de los bloques en los que se divide una zona de objeto que incluye un objeto de una imagen de pantalla, se disponen un tren de bits de forma codificados 51a y un tren de bits de textura codificados 52A, en el orden citado.
Más concretamente, después del encabezamiento 503, se dispone un tren de bits de forma codificados 51A1 y un tren de bits de textura codificados 52A1 correspondientes al bloque A1, un tren de bits de forma codificados 51A2 y un tren de bits de textura codificados 52A2 correspondientes al bloque A2 y un tren de bits de forma codificados 51A3 y un tren de bits de textura codificados 52A3 correspondientes al bloque A3.
Además, los trenes de bits de forma codificados 51A1, 51A2 y 51A3 comprenden datos codificados en longitud variable 504, 509 y 514 correspondientes a vectores de movimiento de forma (en la Figura 1(a), "MV de forma") y datos codificados en longitud variable 505, 510 y 515 correspondientes a señales de forma binarias, cada una de las cuales indica si los pixeles del bloque están situados dentro o fuera del objeto (en la Figura, "datos de forma"), respectivamente.
Los trenes de bits de textura codificados 52A1, 52A2 y 52A3 comprenden datos codificados de 5 bits 506, 511 y 516 correspondientes a las escalas de cuantificación (en la Figura 1(a), "escala de cuantificación"), datos codificados en longitud variable 507, 512 y 517 correspondientes a vectores de movimiento de textura (en la Figura, "MV de textura") y datos codificados en longitud variable 508, 513 y 518 correspondientes a señales cuantificadas obtenidas sometiendo la señal de textura a DCT y cuantificación (en la Figura, "coeficientes DCT de textura"), respectivamente.
La señal sincrónica 501 es una señal que indica la cabecera de una señal de forma arbitraria codificada correspondiente a un objeto y es una señal codificada única. El identificador de forma (SID) 502 es una señal que indica si tanto los trenes de bits de forma codificados como los trenes de bits de textura codificados están incluidos o no en la señal imagen codificada. Si el identificador de forma (SID) tiene el valor 0, significa que tanto los trenes de bits de forma codificados como los trenes de bits de textura codificados están presentes en la señal imagen codificada. Si SID = 1, el identificador de forma indica que sólo están presentes los trenes de bits de forma codificados en la señal codificada. Por lo tanto, en la estructura de datos de la Figura 1(a), el identificador de forma (SID) 502 es 0. El encabezamiento 503 incluye información relativa a, por ejemplo, la hora de presentación visual de la imagen del objeto correspondiente, el atributo de la imagen y la modalidad de predicción para la codificación. No obstante, como estos datos no están relacionados con la presente invención, no es necesario describirlos con detalle.
El MV de forma consiste en los datos codificados de un vector de movimiento que representa el movimiento de una imagen dentro de un bloque entre la trama presente y la trama anterior, y se utiliza para la predicción de la señal de forma de un bloque concreto de la trama presente a partir de la señal de forma del correspondiente bloque de la trama anterior. Además, los datos de forma se obtienen efectuando la codificación aritmética de la señal de forma, y la escala de cuantificación es un parámetro para efectuar la cuantificación inversa de los coeficientes DCT que se obtienen efectuando la DCT y la cuantificación de una señal de textura. El MV de textura consiste en los datos codificados de un vector de movimiento de textura que representa el movimiento de una imagen dentro de un bloque entre la presente trama y la trama anterior, y se utiliza para la predicción de la señal de textura de la presente trama a partir de la señal de textura de la trama anterior. Además, los coeficientes DCT de textura se obtienen efectuando la codificación de longitud variable de la señal de textura cuantificada.
Aunque no se muestra en la Figura, en realidad, la señal de forma arbitraria codificada 500 contiene antes de los coeficientes DCT de textura un gran número de datos de márgenes que a veces requieren un gran número de bits.
La Figura 1(b) muestra la estructura de datos de una señal binaria codificada obtenida codificando una señal imagen binaria. En la Figura 1(b), el número de referencia 600 designa una señal binaria codificada obtenida codificando una señal imagen binaria S2 que representa información de imagen como una señal binaria en una imagen de pantalla. La señal binaria codificada 600 incluye al principio una señal sincrónica de 32 bits 601, un identificador de forma de 1 bit (identificador de imagen) 602 después de la señal sincrónica 601 y un encabezamiento adicional 603 después del identificador de forma 602. Además, la señal binaria codificada 600 incluye trenes de bits de forma codificados 61B obtenidos codificando señales de forma que constituyen la señal imagen binaria S2. En la Figura 1(b), el identificador de forma se indica por SID.
Para concretar, en la señal de forma binaria codificada 600, los trenes de bits de forma codificados 61B se disponen en secuencia y en correspondencia con los respectivos bloques en los que se divide la imagen de pantalla. De forma más concreta, los trenes de bits de forma codificados 61B1, 61B2, 61B3, 61B4, 61B5, ... que corresponden respectivamente a los bloques B1, B2, B3, B4, B5, ...se disponen en el orden citado.
Además, los trenes de bits de forma codificados 61B1\sim61B5 comprenden datos codificados en longitud variable 604, 606, 608, 610 y 612 correspondientes a vectores de movimiento de forma (en la Figura, "MV de forma"), y datos codificados en longitud variable 605, 607, 609, 611 y 613 correspondientes a señales de forma que representan la imagen en la imagen de pantalla mediante señales binarias (en la Figura "datos de forma"), respectivamente.
La señal sincrónica 601, el identificador de forma (SID) 602 y el encabezamiento 603 son idénticos a la señal sincrónica 501, el identificador de forma (SID) 502 y el encabezamiento 503 de la señal de forma arbitraria 500, respectivamente, y los datos de los bloques B1\simB5 ... son sólo los trenes de bits de forma codificados. Puesto que la señal binaria codificada 600 no incluye ningún tren de bits de textura codificados, el identificador de forma (SID) 602 es 1.
En esta primera forma de realización, el identificador de forma (SID) 502 de la señal de forma arbitraria codificada 500 y el identificador de forma 602 de la señal binaria codificada 600 se disponen, para cada trama, en las señales codificadas 500 y 600, respectivamente.
Como se muestra en las Figuras 1(a) y 1(b), el número de bits de los datos codificados de la señal de forma o la señal de textura es variable, porque el número de bits necesario para la codificación varía según la imagen incluida en la imagen de pantalla o en el bloque de la imagen de pantalla. Por consiguiente, es imposible predecir la posición de la escala de cuantificación 506, es decir, cuántos bits existen entre la cabecera de los datos de forma 505 y la escala de cuantificación 506. Además, sin el identificador de forma 502, no puede decidirse si el tren de bits de textura codificados 52A está situado o no después del tren de bits de forma codificados 51A. Por lo tanto, cuando se codifica y transmite la señal de forma sin el identificador de forma, es necesario insertar un tren de bits de textura codificados ficticio entre los trenes de bits de forma codificados de los bloques adyacentes, pero la inserción de un tren de bits de textura codificados ficticio provoca el aumento de número de bits en la codificación de la señal de forma. En vez de colocar un identificador de forma en el encabezamiento de cada imagen, puede colocarse un identificador de forma en la cabecera de toda la secuencia de imágenes, o puede colocarse un identificador de forma para una pluralidad de imágenes.
En MPEG4, aparte de la señal imagen de forma arbitraria y la señal imagen binaria, puede procesarse información de transparencia que representa la transparencia de cada píxel. Dicha información de transparencia suele expresarse mediante una señal de 3 bits o más, y puede dividirse en una señal binaria como información de forma (señal de transparencia binaria) y una señal de transparencia de varios valores que representa la información de transparencia, excluida la información de forma. En este caso, la señal de transparencia de varios valores puede tratarse de la misma forma que una señal de textura.
A continuación, se describirá el procedimiento de codificación de la señal de forma y la señal de textura, ambas de las cuales son componentes de la señal imagen de forma arbitraria.
En un principio, en relación con la señal de forma, la zona de objeto que incluye un objeto de la imagen de pantalla se divide en una pluralidad de bloques (bloques de forma), y la señal de forma se codifica de bloque en bloque. En esta primera forma de realización, cada bloque de forma es una zona de pantalla que comprende 16x16 muestras (pixeles), y la señal de forma correspondiente a cada bloque de forma se codifica mediante el procedimiento de codificación aritmética empleado en JBIG.
En relación con la señal de textura, descrita anteriormente, la zona de objeto que incluye un objeto de la imagen de pantalla se divide en una pluralidad de bloques (bloques de textura), y la señal de textura se codifica por compresión de bloque en bloque. En esta primera forma de realización, cada bloque de textura es una zona de pantalla que comprende 16x16 muestras (pixeles). En el procedimiento de codificación por compresión, la DCT y la cuantificación se llevan a cabo como se describe a continuación. El bloque de textura se divide en cuatro zonas de pantalla (subbloques) que comprenden 8 x 8 muestras (pixeles) cada una, y la señal de textura se somete a DCT y cuantificación de subbloque en subbloque. A continuación, las señales cuantificadas obtenidas mediante el procedimiento descrito anteriormente se someten a codificación de longitud variable para generar trenes de bits de textura codificados.
Los trenes de bits de forma codificados y los trenes de bits de textura codificados generados de esta forma se multiplexan junto con otras señales necesarias, generándose en consecuencia una señal de forma arbitraria codificada 500 que tiene la estructura de datos mostrada en la Figura 1(a).
Además, el procedimiento de codificación de una señal de forma como componente de una señal imagen binaria en JBIG es casi idéntico al procedimiento de codificación de una señal de forma descrito anteriormente empleado para MPEG4.
Es decir, una imagen de pantalla se divide en una pluralidad de bloques (bloques de forma), y la señal de forma se codifica de bloque en bloque, generándose de esta forma una señal binaria codificada 600 que tiene la estructura de datos mostrada en la Figura 1(b). En esta forma de realización, el bloque de forma es una zona de pantalla que comprende 16 x 16 muestras (pixeles). La señal de forma correspondiente a cada bloque de forma se codifica mediante el procedimiento de codificación aritmética empleado en JBIG.
Como se ha descrito anteriormente, en la primera forma de realización, la señal binaria codificada correspondiente a una señal imagen binaria incluye los trenes de bits de forma codificados 61B obtenidos codificando la señal de forma que representa la imagen de pantalla de información binaria, y el identificador de forma 602 que indica que sólo están presentes los trenes de bits de forma codificados como datos de pantalla, es posible analizar la señal binaria codificada que no incluye ningún tren de bits de textura codificados en relación con el identificador de imagen, mediante un procedimiento de análisis de datos adaptado a una señal codificada que incluye trenes de bits de textura codificados.
Para concretar, mediante un procedimiento de análisis de datos para analizar la señal codificada de una señal imagen de forma arbitraria (señal de forma arbitraria codificada) que incluye tanto una señal de forma como una señal de textura (señal de valor de píxel), puede analizarse la señal codificada de una señal imagen binaria que incluye sólo una señal de forma como información de pantalla (señal binaria codificada). Por consiguiente, aun cuando no se añade un tren de bits de valor de píxel codificados ficticio a cada tren de bits de forma codificados cuando se codifica la señal imagen binaria, el tren de bits de forma codificados de la señal binaria puede decodificarse mediante el procedimiento de decodificación basado en MPEG4. Es decir, tanto la señal imagen binaria como la señal imagen de forma arbitraria pueden decodificarse mediante un aparato de decodificación de imágenes adaptado a un solo procedimiento de codificación, sin aumentar el número de bits del procedimiento de codificación.
Como se ha descrito anteriormente, la primera forma de realización emplea, como señal de forma arbitraria codificada y señal binaria codificada, la señal de forma arbitraria codificada 500 y la señal binaria codificada 600 que se obtienen mediante codificación predictiva intertrama, respectivamente. Ni que decir tiene que la señal de forma arbitraria codificada generada mediante codificación intratrama tiene una estructura de datos que excluye los MV de forma y los MV de textura de la señal de forma arbitraria codificada 500, mientras que la señal binaria codificada generada mediante codificación intratrama tiene una estructura de datos que excluye los MV de forma de la señal binaria codificada 600.
Además, la primera forma de realización emplea, como señal de forma arbitraria codificada y como señal binaria codificada, la señal de forma arbitraria codificada 500 en la que se incluye un tren de bits de forma codificados y un tren de bits de textura codificados para cada bloque, y la señal binaria codificada 600 en la que se incluye un tren de bits de forma codificados para cada bloque, respectivamente. No obstante, las señales codificadas que tienen una estructura de datos para la transmisión de imágenes según la presente invención no están limitadas a las mostradas en las Figuras 1(a) y 1(b).
Por ejemplo, puede emplearse una señal de forma arbitraria codificada 500b que tiene la estructura de datos mostrada en la Figura 2(a). Dicha estructura de datos comprende, para cada trama, una señal sincrónica 501, un identificador de forma (SID) 502, un encabezamiento adicional 503, una parte de datos de forma 51 y una parte de datos de textura 52. Además, puede emplearse una señal binaria codificada 600b que tiene la estructura de datos mostrada en la Figura 2(b). Dicha estructura de datos comprende, para cada trama, una señal sincrónica 601, un identificador de forma (SID) 602, un encabezamiento adicional 603 y una parte de datos de forma 61.
La parte de datos de forma 51 se obtiene recopilando, para una trama, los trenes de bits de forma codificados correspondientes a los respectivos bloques de la señal de forma arbitraria codificada mostrada en la Figura 1(a). La parte de datos de textura 52 se obtiene recopilando, para una trama, los trenes de bits de textura codificados correspondientes a los respectivos bloques de la señal de forma arbitraria codificada mostrada en la Figura 1(a). Además, la parte de datos de forma 61 se obtiene recopilando, para una trama, los trenes de bits de forma codificados correspondientes a los respectivos bloques de la señal binaria codificada mostrada en la Figura 1(b).
Forma de realización 2
La Figura 3 es un diagrama de bloques que ilustra un aparato de codificación de imágenes según una segunda forma de realización. En la Figura 3, el número de referencia 100a designa un aparato de codificación de imágenes que genera una señal imagen codificada que tiene una estructura de datos para la transmisión de imágenes según la primera forma de realización. Este aparato 100a funciona de la forma descrita a continuación. Cuando el aparato 100a recibe desde un escáner o un facsímil una señal imagen binaria Sin como señal imagen de entrada Sin para mostrar una imagen binaria, genera una señal binaria codificada (E2) 600 mostrada en la Figura 1(b) como una señal imagen codificada Eo. Por otra parte, cuando el aparato 100a recibe desde una cámara de vídeo o un aparato de reproducción de imágenes una señal imagen digital Sp como señal imagen de entrada Sin, genera la señal de forma arbitraria codificada (Ep) 500 mostrada en la Figura 1(a) como señal imagen codificada Eo para cada objeto.
El aparato de codificación de imágenes 100a comprende una unidad de entrada de imágenes 110 que somete la señal imagen de entrada Sin a un procedimiento de precodificación para generar una señal de forma binaria y una señal de textura, y genera una señal de control de conmutador SWa; una unidad de codificación de forma (primeros medios de codificación) 120 que somete la señal de forma a un procedimiento de codificación aritmética; una unidad de codificación de textura (segundos medios de codificación) 130 que somete la señal de textura a un procedimiento de codificación que incluye DCT; un conmutador 101a que transmite la salida de la unidad de entrada de imágenes 110 a una de las unidades de codificación 120 y 130, según la señal de control de conmutador SWa, y un banco de memoria de trama 102 que almacena una señal predicción de forma y una señal de predicción de textura.
La unidad de entrada de imágenes 110 funciona de la siguiente forma. La unidad de entrada de imágenes 110 diferencia entre una señal imagen binaria de un escáner o similar y una señal de vídeo digital de una cámara o una unidad de registro/reproducción de imágenes (VTR), y efectúa el ajuste de umbral de la señal imagen binaria para generar una señal de forma, mientras que efectúa un procedimiento de incrustación de color en la señal de vídeo digital para generar una señal de textura. En el procedimiento de incrustación de color, la señal imagen de forma arbitraria correspondiente a cada objeto de una imagen de pantalla se separa de la señal imagen de la imagen de fondo. La señal imagen de forma arbitraria separada se procesa para generar una señal de forma que representa la forma del objeto, y una señal de textura para la presentación visual en gradación de color de la imagen, que comprende una señal de luminancia y una señal de diferencia de color. Además, la unidad de entrada de imágenes 110 genera una señal de identificador (identificador de imagen) Sdis que indica cuál de las señales imagen se procesa, la señal imagen binaria o la señal imagen de forma arbitraria.
Para concretar, como se muestra en la Figura 7(a), la unidad de entrada de imágenes 110 comprende una unidad de identificación 111 que decide si la imagen digital de entrada Sin es una señal imagen binaria o una señal imagen de forma arbitraria, y separa esta señal; una unidad de ajuste de umbral 112 que somete la señal imagen binaria a ajuste de umbral para cada uno de los bloques en que se divide la imagen de pantalla, generando de ese modo una señal de forma binaria; una unidad de incrustación de color 113 que somete la señal imagen de forma arbitraria al procedimiento de incrustación de color para cada zona de objeto correspondiente a cada objeto de la imagen de pantalla, generando de ese modo una señal de forma binaria y una señal de textura de varios valores, y genera una señal de tiempo T al final del procesamiento para la señal de textura; y un circuito de control de conmutador 114 que controla el conmutador 101a mediante la señal de control de conmutador SWa, basándose en la señal de identificador Sdis de la unidad de identificación 111 y la señal de tiempo T de la unidad de incrustación de color 113.
La unidad de codificación de forma 120 comprende un detector de movimiento de forma 121 que recibe la señal de forma S2k correspondiente a la imagen binaria o la señal de forma Spk correspondiente a la imagen de forma arbitraria, y genera un vector de movimiento de forma Skv mediante correspondencia de bloques o un procedimiento similar, para cada bloque, mientras examina la señal de forma de la trama que precede a la trama que se procesa actualmente; y un compensador de movimiento de forma 123 que transforma el vector de movimiento de forma Skv en una dirección del banco de memoria de trama 102a y obtiene una señal de predicción de forma Ekm del banco de memoria de trama 102a, basándose en la dirección. Además, la unidad de codificación de forma 120 comprende un codificador aritmético 122 que codifica la señal de forma Sk del conmutador 101a, de bloque en bloque, mediante un procedimiento de codificación aritmética que utiliza la señal de predicción de forma Ekm y genera de ese modo un tren de bits de forma codificados Ek correspondiente a cada bloque; y un decodificador aritmético 124 que decodifica el tren de bits de forma codificados Ek mediante un procedimiento de decodificación aritmética que utiliza la señal de predicción de forma Ekm. La salida Ekd del decodificador aritmético 124 se almacena en el banco de memoria de trama 102a.
La unidad de codificación de textura 130 comprende un detector de movimiento de textura 131 que recibe la señal de textura Spt y genera un vector de movimiento de textura Stv mediante correspondencia de bloques o un procedimiento similar, para cada bloque, mientras examina la señal de textura de la trama que precede a la trama que se procesa actualmente y un compensador de movimiento de textura 132 que transforma el vector de movimiento de textura Stv en la dirección del banco de memoria de trama 102a y obtiene una señal de predicción de textura Epm del banco de memoria de trama 102a, basándose en la dirección. Además, la unidad de codificación de textura 130 comprende un primer sumador 133 que suma la señal de textura Spt y la señal de textura de predicción Epm; un transformador de coseno 134 que efectúa la DCT de bloque en bloque de la salida Sad1 del sumador 133, generando de esta forma coeficientes DCT Edct y un cuantificador 135 que efectúa la cuantificación de bloque en bloque de los coeficientes DCT Edct.
Además, la unidad de codificación de textura 130 comprende un codificador de longitud variable 139 que efectúa la codificación de longitud variable de bloque en bloque de la salida Eq del cuantificador 135, generando de ese modo un tren de bits de textura codificados Ep correspondiente a cada bloque, un cuantificador inverso 136 que lleva a cabo la cuantificación inversa de la salida Eq del cuantificador 135, un transformador inverso de coseno 137 que lleva a cabo la DCT inversa de la salida Eiq del cuantificador inverso 136 y un segundo sumador 138 que suma la salida Eidct del transformador inverso de coseno 137 y la señal de predicción de textura Epm. La salida Sad2 del segundo sumador 138 se almacena en el banco de memoria de trama 102a como señal de predicción de textura.
El aparato de codificación de imágenes 100a incluye además un multiplexor 150 que multiplexa el identificador de forma Sdis de la unidad de entrada de imágenes 110, el vector de movimiento de forma Skv y el tren de bits de forma codificados Ek de la unidad de codificación de forma 120, y el vector de movimiento de textura Stv y el tren de bits de textura codificados Ept de la unidad de codificación de textura 130, junto con otros datos necesarios. El multiplexor 150 funciona como se describe a continuación. Cuando se recibe la señal imagen binaria S2, el mutiplexor 150 multiplexa el identificador de forma Sdis y el tren de bits de forma codificados de la unidad de codificación de forma 120, junto con otros datos necesarios, y genera la señal binaria codificada (E2) 600 mostrada en la Figura 1(b). Cuando se recibe la señal imagen de forma arbitraria Sp, el multiplexor 150 multiplexa el identificador de forma Sdis, el tren de bits de forma codificados de la unidad de codificación de forma 120 y el tren de bits de textura de la unidad de codificación de textura 130, junto con otros datos necesarios y genera la señal de forma arbitraria codificada (Ep) 500 mostrada en la Figura 1(a).
A continuación, se describe el funcionamiento del aparato de codificación de imágenes 100a.
La Figura 4 es un diagrama de flujo que muestra el procedimiento de codificación efectuado por el aparato de codificación de imágenes según la segunda forma de realización.
Cuando el aparato de codificación de imágenes 100a recibe una imagen digital de entrada Sin (etapa Sa1), la unidad de entrada de imágenes 110 decide si la imagen digital de entrada Sin es una señal imagen binaria que incluye solo una señal de forma procedente del escáner, o una señal de vídeo digital que incluye tanto una señal de forma como una señal de textura procedentes de una cámara o un aparato de registro/reproducción (VTR) (etapa Sa2).
Cuando la imagen digital de entrada Sin es una señal imagen binaria, la unidad de entrada de imágenes 110 genera, como identificador de forma (SID), una señal de identificador de 1 bit de valor "1" (etapa Sa3) y extrae una señal de forma binaria S2k ajustando el umbral de la imagen digital de entrada Sin. Entonces, el conmutador 101a es controlado por la señal de control del conmutador SWa y, de ese modo, la señal de forma S2k entra en la unidad de codificación de forma 120, donde se somete a codificación aritmética (etapa Sa4).
Es decir, en la unidad de codificación de forma 120, el detector de movimiento de forma 121 genera un vector de movimiento de forma Skv a partir de la señal de forma S2k de cada bloque. Para concretar, la señal de forma de la trama que se procesa actualmente se compara con la señal de forma de la trama anterior mediante correspondencia de bloques, detectándose de ese modo el movimiento de la imagen entre la trama presente y la trama anterior, y la información de movimiento se proporciona en forma de vector de movimiento Skv. Esta detección de movimiento se describe de forma más detallada, por ejemplo, en la USP (patente de Estados Unidos) nº 4897720. Cuando el vector de movimiento de forma Skv entra en el compensador de movimiento de forma 123, el compensador 123 transforma el vector de movimiento de forma Skv en una dirección del banco de memoria de trama 102a, y obtiene del banco de memoria de trama 102a la señal de predicción de forma Ekm correspondiente a la dirección. Cuando la señal de predicción de forma Ekm y la señal de forma S2k de la unidad de entrada de imágenes 110 entran en el codificador aritmético 122, el codificador aritmético 122 somete la señal de forma S2k a un procedimiento de codificación aritmética basado en la señal de predicción de forma Ekm y genera datos de forma (tren de bits de forma codificados 61B) E2k obtenidos codificando la señal de forma S2k. El procedimiento de codificación aritmética se describe con mayor detalle en la memoria del estándar JBIG. Entonces, en el decodificador aritmético 124, los datos de forma E2k se reproducen como datos de forma decodificados Ekd en un procedimiento de decodificación aritmética en el que se utiliza la señal de predicción de forma Ekm, y los datos de forma decodificados Ekd se almacenan en el banco de memoria de trama 102a.
A continuación, el identificador de forma Sdis, el vector de movimiento de forma Skv y los datos de forma E2k se multiplexan en el multiplexor 150 y los datos multiplexados se transmiten desde el terminal de salida 150a hasta una unidad de transmisión de datos (etapa Sa5).
En el aparato de codificación de imágenes 100a, una unidad de control (no mostrada) decide si los datos procesados a través de las etapas Sa2\simSa5 son o no los datos del último bloque de la última trama (etapa Sa10) y, si los datos procesados no son los datos del último bloque de la última trama, el procedimiento llevado a cabo por el aparato de codificación de imágenes 100a vuelve a la etapa Sa2. Si los datos procesados son los datos del último bloque de la última trama, el procedimiento de codificación de imágenes finaliza.
Por otra parte, cuando en la etapa Sa2 se decide que la imagen digital de entrada Sin es una señal imagen de forma arbitraria Sp que incluye una señal de forma y una señal de textura, se genera una señal de identificador de 1 bit, el valor del cual es "0", como identificador de forma (SID) en la unidad de entrada de imágenes 110 (etapa Sa6) y, además, se generan una señal de forma Spk y una señal de textura Spt mediante el procedimiento de incrustación de color de la imagen digital de entrada Sin. Entonces, el conmutador 101a es controlado por la señal de control de conmutador Swa generada por la unidad de entrada de imágenes 110 y de ese modo la señal de forma Spk entra en la unidad de codificación de forma 120, mientras que la señal de textura Spt entra en la unidad de codificación de textura 130.
En consecuencia, en la unidad de codificación de forma 120, la codificación aritmética de la señal de forma Spk de la señal imagen de forma arbitraria Sp se efectúa de la misma forma que la codificación aritmética descrita anteriormente de la señal de forma S2k de la señal imagen binaria S2 (etapa Sa7). En la unidad de codificación de textura 130, se efectúa la codificación (etapa Sa8) de la señal de textura Spt.
De forma más concreta, en la unidad de codificación de textura 130, el detector de movimiento de textura 131 extrae el vector de movimiento de textura Stv de la señal de textura Spt, y el compensador de movimiento de textura 132 obtiene del banco de memoria de trama 102a la señal de predicción de textura Epm según el vector de movimiento Stv. El primer sumador 133 obtiene datos de diferencia Sad1 entre la señal de predicción de textura Epm y la señal de textura Spt de la señal imagen de forma arbitraria. Estos datos de diferencia son transformados en coeficientes DCT Edct en el dominio de la frecuencia por el transformador de coseno 134 y los coeficientes DCT Edct son cuantificados por el cuantificador 135. Además, los coeficientes DCT cuantificados Eq son sometidos a codificación de longitud variable por el codificador de longitud variable 139 y enviados al multiplexor 150. En el multiplexor 150 entra, asimismo, el vector de movimiento de textura Stv del correspondiente bloque.
Los coeficientes DCT cuantificados Eq son sometidos a cuantificación inversa por el cuantificador inverso 136, y la salida Eiq del cuantificador inverso 136 es sometida a transformación inversa de coseno por el transformador inverso de coseno 137 y enviada al segundo sumador 138, como señal de textura reproducida Eidct. En el segundo sumador 138, se lleva a cabo la suma de la señal de textura reproducida Eidct y la señal de predicción de textura Epm, y la suma Sad2 se almacena en el banco de memoria de trama 102a.
Cuando la imagen digital de entrada es una señal imagen de forma arbitraria, el multiplexor 150 recibe el identificador de forma Sdis de la unidad de entrada de imágenes 110, el vector de movimiento de forma Skv y los datos de forma Epk de la unidad de codificación de forma 120, el vector de movimiento de textura Stv y los coeficientes DCT de textura Ept de la unidad de codificación de textura 130 y otras señales necesarias. En el multiplexor 150, estos datos se disponen en un orden determinado, generándose (etapa Sa9) la señal de forma arbitraria codificada (Ep) 500 mostrada en la Figura 1(a).
Además, como se describe en relación con la señal imagen binaria, en el aparato de codificación de imágenes 100a, una unidad de control (no mostrada) decide si los datos procesados a través de las etapas Sa6\simSa9 son o no datos del último bloque de la última trama (etapa Sa10). Si los datos procesados no son los datos del último bloque de la última trama, la señal de forma y la señal de textura correspondientes al siguiente bloque se someten a las etapas Sa6\simSa9. Si los datos procesados (señal de forma y señal de textura) son los datos del último bloque de la última trama, el procedimiento de codificación efectuado por el aparato de codificación de imágenes 100a finaliza.
El terminal de salida 150a del multiplexor 150 está conectado a una unidad de transmisión para transmitir los datos codificados, o a una unidad de almacenamiento para almacenar los datos codificados, pero dichas unidades no se muestran en la Figura.
Como se ha descrito anteriormente, según la segunda forma de realización, el aparato de codificación de imágenes 100a para la codificación de la imagen digital de entrada puede decidir si la imagen digital de entrada es una señal imagen binaria o una señal imagen de forma arbitraria, y generar una señal de identificador (identificador de forma) Sids según el resultado de la decisión, junto con la señal imagen codificada. Por consiguiente, en el aparato de decodificación para la decodificación de la señal codificada de una señal imagen binaria o una señal imagen de forma arbitraria, el identificador de forma descrito anteriormente detecta si la señal codificada de entrada es una señal binaria codificada que no incluye ningún tren de bits de textura codificados, y el procedimiento de decodificación puede dejar de ser un procedimiento adaptado a una señal de forma arbitraria codificada que incluye tanto trenes de bits de forma codificados como trenes de bits de textura codificados y convertirse en un procedimiento adaptado a la señal binaria codificada.
Por lo tanto, cuando se codifica una señal imagen binaria que incluye sólo una señal de forma, no es necesario añadir un tren de bits de textura codificados ficticio a cada tren de bits de forma codificados, que permita que la señal de forma binaria sea decodificada mediante un procedimiento de decodificación correspondiente a una señal de forma arbitraria codificada. Por consiguiente, es posible crear una señal imagen codificada que tenga una estructura de datos que permita decodificar señales codificadas según diferentes procedimientos de codificación, mediante un aparato de decodificación de imágenes que emplea sólo un procedimiento de decodificación, sin incrementar la cantidad de códigos necesarios para el procedimiento de codificación.
Forma de realización 3
La Figura 5 es un diagrama de bloques que ilustra un aparato de decodificación de imágenes según una tercera forma de realización. En la Figura 5, el número de referencia 100b designa un aparato de decodificación de imágenes que lleva a cabo la decodificación de datos codificados que tienen una estructura de datos para la transmisión de imágenes según la primera forma de realización. Este aparato 100b funciona de la siguiente forma. Cuando el aparato 100b recibe como datos codificados Eo una señal binaria codificada (E2) 660 como la mostrada en la Figura 1(b), genera una señal binaria decodificada D2 como datos de imagen decodificada Dsyn. Por otra parte, cuando el aparato 100b recibe como datos codificados Eo una señal de forma arbitraria codificada (Ep) 500 como la mostrada en la Figura 1(a), genera una señal de forma arbitraria decodificada Dp como datos de imagen decodificada Dsyn, para cada objeto.
De forma más concreta, el aparato de decodificación de imágenes 100b comprende un analizador de datos 160 que analiza los datos codificados Eo introducidos en el terminal de entrada 160a y genera una señal de control de conmutación SWb según el resultado del análisis; una unidad de decodificación de forma (primeros medios de decodificación) 170 que efectúa la decodificación aritmética de los datos de forma (el tren de bits de forma codificados obtenido codificando la señal de forma); una unidad de decodificación de textura (segundos medios de decodificación) 180 que efectúa la decodificación que incluye DCT inversa de los coeficientes DCT de textura Ept; un conmutador 101b que proporciona la señal codificada analizada y transmitida por el analizador de datos 160 a la unidad de decodificación 170 ó 180, según la señal de control de conmutación; y un banco de memoria de trama 102 que almacena la señal de predicción de forma y la señal de predicción de textura.
Una vez finalizada la decodificación de un tren de bits de forma codificados correspondiente a un bloque, la unidad de decodificación de forma 170 detecta el final del tren de bits de forma codificados Ek (E2k o Epk) correspondiente al bloque, y genera una señal de detección de final Te correspondiente al bloque situado antes del analizador de datos 160.
Además, el analizador de datos 160 analiza los datos codificados de entrada para examinar el identificador de forma de 1 bit que sigue a la señal sincrónica de 32 bits en la cabecera. Dicho identificador de forma puede ser el identificador de forma 502 de la señal de forma arbitraria codificada 500 mostrada en la Figura 1(a) o bien el identificador de forma 602 de la señal binaria codificada 600 mostrada en la Figura 1(b). Cuando el valor establecido del identificador de forma (SID) es 0, el analizador de datos 160 controla el conmutador 101b mediante la señal de control de conmutador SWb, para que el tren de bits de forma codificados de la señal codificada de entrada entre en la unidad de decodificación de forma 170 y el tren de bits de textura codificados de la señal codificada entre en la unidad de decodificación de textura 180. Cuando el valor establecido del identificador de forma (SID) es 1, el analizador de datos 160 controla el conmutador 101b mediante la señal de control de conmutador SWb para que los datos codificados de entrada entren en la unidad de decodificación de forma 170.
Para concretar, como se muestra en la Figura 7(b), el analizador de datos 160 comprende una unidad de almacenamiento de tabla 162 que contiene una tabla de referencia de decodificación, un comparador 161 que compara el tren de bits de la señal codificada de entrada con el tren de bits de la tabla de referencia de decodificación e identifica, de ese modo, el identificador de forma, el tren de bits de forma codificados y el tren de bits de textura codificados que están incluidos en los datos codificados, y un circuito de control de conmutador 163 que controla el conmutador 101b mediante la señal de control de conmutador SWb, según el resultado de la comparación del comparador 161 y la señal de detección de final Te.
La unidad de decodificación de forma (primeros medios de decodificación) 170 comprende un compensador de movimiento de forma 172 que recibe el vector de movimiento de forma correspondiente a la imagen binaria, o un vector de movimiento de forma arbitraria correspondiente a la imagen de forma arbitraria, genera la dirección de la señal de predicción de forma almacenada en el banco de memoria de trama 102b según el vector de movimiento y obtiene la señal de predicción de forma Emk del banco de memoria de trama 102b; y un decodificador aritmético 171 que decodifica los datos de forma de entrada Ek en relación con la señal de predicción de forma Emk para generar una señal de forma reproducida (señal de forma decodificada) Dk. La señal de forma reproducida Dk se almacena en el banco de memoria de trama 102b. Una vez finalizada la decodificación del tren de bits de forma codificados correspondiente a un bloque, el decodificador aritmético 171 detecta el final del tren de bits de forma codificados Ek (E2k o Epk) correspondiente al bloque y genera una señal de detección de final Te. La compensación de movimiento se describe, con mayor detalle, en la USP (patente de Estados Unidos) nº 5157742, y la decodificación aritmética se describe en la memoria de JBIG.
La unidad de decodificación de textura (segundos medios de decodificación) 180 comprenden un compensador de movimiento de textura 184 que genera, según el vector de movimiento de textura, la dirección de la señal de predicción de textura y obtiene la señal de predicción de textura Emp del banco de memoria de trama 102b mediante la dirección; un cuantificador inverso 181 que recibe la escala de cuantificación y los coeficientes DCT en el tren de bits de textura codificados y efectúa la cuantificación inversa de los coeficientes DCT; un transformador inverso de coseno 182 que efectúa la transformación inversa de coseno de los coeficientes DCT sometidos a cuantificación inversa Diq y un sumador 183 que suma la señal de predicción de textura Emp y la señal sometida a transformación inversa de coseno Didct, y genera una señal de textura reproducida (señal de textura codificada) Dpt. La señal de textura reproducida Dpt del sumador 183 se almacena en el banco de memoria de trama 102b.
El aparato de decodificación de imágenes 100b incluye además un sintetizador 190 que sintetiza la señal de textura reproducida Dpt y la correspondiente señal de forma reproducida Dk con los datos de la imagen deseada, respectivamente, y transmite los datos de imagen sintetizada Dsyn, que incluyen la señal de forma arbitraria reproducida Dp correspondiente a la señal de forma arbitraria codificada Ep, a la unidad de presentación visual 104. Además, el sintetizador 190 genera la señal binaria reproducida D2 correspondiente a la señal binaria codificada E2. Aunque las señales generadas por el sintetizador 190 son transmitidas a la unidad de presentación visual 104, las señales pueden transmitirse a una impresora (no mostrada). Además, en el sintetizador 190, la señal binaria reproducida D2 puede sintetizarse con otra señal imagen de forma arbitraria.
En esta tercera forma de realización, cuando se decodifica la señal imagen de forma arbitraria, en relación con pixeles en los que la señal de forma reproducida es cero, los valores de píxel de la señal de textura reproducida son sustituidos por valores de píxel de una imagen determinada. La imagen determinada es una imagen preparada de antemano en el sector de recepción o una imagen reproducida por otro aparato de decodificación de imágenes.
A continuación, se describirá el funcionamiento del aparato de decodificación de imágenes construido de esta forma.
La Figura 6 es un diagrama de flujo del procedimiento de decodificación llevado a cabo por el aparato de decodificación de imágenes 100b según la tercera forma de realización. Cuando una señal imagen codificada que tiene la estructura de datos mostrada en la Figura 1(a) o 1(b) entra en el aparato de decodificación de imágenes 100b, el analizador de datos 160 analiza el identificador de forma de 1 bit que sigue a la señal sincrónica de 32 bits y decide si el valor del identificador de forma (SID) es o no 1 (etapa Sb1).
Si el resultado de la decisión es SID = 1, la señal imagen codificada de entrada Eo es una señal binaria codificada E2 que incluye sólo trenes de bits de forma codificados como información de imagen. Por lo tanto, el analizador de datos 160 controla el conmutador 101b mediante la señal de control de conmutador SWb, para que el tren de bits de forma codificados correspondiente a cada bloque de la señal binaria codificada entre siempre en la unidad de decodificación de forma 170. De esta forma, en la unidad de decodificación de forma 170, se decodifican (etapa Sb2) los trenes de bits de forma codificados de la señal binaria codificada.
Más concretamente, el vector de movimiento de forma MV se transmite al compensador de movimiento de forma 172 y al decodificador aritmético 171. A continuación, el compensador de movimiento de forma 172 genera la dirección de la señal de predicción de forma almacenada en el banco de memoria de trama 102b según el vector de movimiento de forma MV, y obtiene la señal de predicción de forma Emk del banco de memoria de trama 102b. Cuando la señal de predicción de forma Emk entra en el decodificador aritmético 171, el decodificador aritmético 171 lleva a cabo la decodificación aritmética del tren de bits de forma codificados E2k en relación con la señal de predicción de forma Emk, generando de ese modo una señal binaria decodificada D2k. La señal binaria decodificada D2k se transmite al banco de memoria de trama 102b y al sintetizador 190 y, desde el sintetizador 190, se transmite a la unidad de presentación visual 104 para mostrar la imagen (etapa Sb6). La señal binaria decodificada mostrada puede haber sido sintetizada con otra señal imagen de forma arbitraria.
A continuación, se decide si la señal binaria codificada se compone o no de datos del último bloque de la última trama (etapa Sb7). Si la señal binaria codificada no se compone de datos del último bloque de la última trama, entonces se somete la señal binaria codificada correspondiente al siguiente bloque a las etapas Sb1, Sb2 y Sb6. Si la señal binaria codificada se compone de datos del último bloque de la última trama, la decodificación de la señal binaria codificada finaliza.
Por otra parte, si el resultado de la decisión de la etapa Sb1 es SID = 0, la señal imagen codificada de entrada incluye, como información de imagen, trenes de bits de forma codificados y trenes de bits de textura codificados. Por lo tanto, el analizador de datos 160 controla el conmutador 101b mediante la señal de control de conmutador SWb para que el tren de bits de forma codificados correspondiente a cada bloque de la señal de forma arbitraria codificada entre en la unidad de decodificación de forma 170 y el tren de bits de textura codificados correspondiente a cada bloque entre en la unidad de decodificación de textura 180. De ese modo, el tren de bits de forma codificados y el tren de bits de textura codificados se separan el uno del otro (etapa Sb3), y el tren de bits de forma codificados es decodificado por la unidad de decodificación de forma 170, mientras que el tren de bits de textura codificados es decodificado por la unidad de decodificación de textura 180 (etapas Sb4 y Sb5).
Para concretar, el tren de bits de forma codificados Epk es decodificado por el decodificador de forma 170, como el tren de bits de forma codificados E2k de la señal imagen binaria. Una vez finalizada la decodificación del tren de bits de forma codificados Epk correspondiente a un bloque, el decodificador aritmético 171 detecta el final del tren de bits de forma codificados Epk correspondiente al bloque y transmite una señal de detección de final Te al analizador de datos 160. Al recibir la señal de detección de final Te, el analizador de datos 160 controla el conmutador 101b mediante la señal de control de conmutador SWb para que la señal imagen codificada entre en la unidad de decodificación de textura 180.
En consecuencia, el tren de bits de textura codificados Ept es enviado desde el analizador de datos 160 hasta la unidad de decodificación de textura 180. En la unidad de decodificación 180, la escala de cuantificación y los coeficientes DCT del tren de bits se proporcionan al cuantificador inverso 181 y se efectúa la cuantificación inversa de los coeficientes DCT. A continuación, el transformador inverso de coseno 182 efectúa la transformación inversa de coseno de las señales sometidas a cuantificación inversa Diq.
Mientras tanto, el vector de movimiento MV de textura se transmite al compensador de movimiento de textura 184. El compensador 184 genera una dirección para obtener una señal de predicción de textura según el vector de movimiento de textura MV y obtiene la señal de predicción de textura Emp del banco de memoria de trama 102b mediante la dirección.
El sumador 183 suma la salida Didct del transformador inverso de coseno 182 y la señal de predicción de textura Emp y genera la señal de textura codificada Dpt. La señal de textura decodificada Dpt entra en el banco de memoria de trama 102b y en el sintetizador 190. El sintetizador 190 sintetiza la señal de textura decodificada y reproducida Dpt y la correspondiente señal de forma decodificada y reproducida Dk con la imagen deseada para generar datos de imagen sintetizada Dsyn. Una vez finalizada la decodificación del tren de bits de textura codificados, el analizador de datos 160 detecta el final del tren de bits de textura codificados, y controla el conmutador 101b mediante la señal de control de conmutador SWb para que la señal imagen codificada de entrada entre en la unidad de decodificación de forma 170.
Además, los datos reproducidos y sintetizados se transmiten desde el sintetizador 190 a la unidad de presentación visual 104 para mostrar la imagen (etapa Sb6).
A continuación, se decide si la señal de forma arbitraria codificada se compone o no de datos del último bloque de la última trama (etapa Sb7). Si la señal de forma arbitraria codificada no se compone de datos del último bloque de la última trama, entonces se somete la señal de forma arbitraria del siguiente bloque a las etapas Sb3\simSb7. Si la señal de forma arbitraria codificada se compone de datos del último bloque de la última trama, la decodificación de la señal de forma arbitraria codificada finaliza.
En esta tercera forma de realización, en relación con los pixeles en los que la señal de forma reproducida es cero, los valores de píxel de la señal de textura decodificada y reproducida son sustituidos por los valores de píxel de una imagen determinada. La imagen determinada es una imagen preparada de antemano en el sector de recepción o una imagen reproducida por otro aparato de decodificación de imágenes.
Como se ha descrito anteriormente, según la tercera forma de realización, el aparato de decodificación de imágenes 100b incluye el analizador de datos 160 que analiza los datos codificados de entrada. El analizador de datos 160 detecta un identificador de forma que indica si la señal imagen codificada de entrada es una señal binaria codificada que incluye sólo trenes de bits de forma codificados como información de imagen, o una señal de forma arbitraria codificada que incluye tanto trenes de bits de forma codificados como trenes de bits de textura codificados y, según el valor del identificador de forma, el analizador 160 controla el conmutador 101b para que el tren de bits de la señal codificada de entrada entre en la unidad de decodificación de forma 170 o la unidad de decodificación de textura 180. Por lo tanto, aunque no se añada un tren de bits de textura codificados ficticio a cada tren de bits de forma codificados cuando se crea la señal binaria codificada, es posible llevar a cabo la decodificación de la señal binaria codificada mediante un procedimiento de decodificación correspondiente a una señal de forma arbitraria codificada. Por lo tanto, cuando la señal imagen binaria y la señal imagen de forma arbitraria, que tienen diferentes estructuras de datos, se codifican ambas mediante un solo procedimiento de codificación y las señales codificadas se decodifican mediante un solo procedimiento de decodificación, es posible efectuar con eficacia la codificación, la transmisión y la decodificación de la señal imagen binaria con un número de bits reducido.
Forma de realización 4
La Figura 8 es un diagrama de bloques que ilustra un aparato de decodificación de imágenes según una cuarta forma de realización. En la Figura 8, el número de referencia 100c designa un aparato de decodificación de imágenes según esta cuarta forma de realización. El aparato de decodificación de imágenes 100c incluye un controlador 105, además de la estructura del aparato de decodificación de imágenes 100b según la tercera forma de realización. El controlador 105 supervisa la carga del procedimiento de decodificación de la unidad de decodificación de textura 180, en relación con el estado operativo del sintetizador 190c, y genera una señal de detección de sobrecarga Lov cuando la carga sobrepasa un valor determinado.
Además, el aparato de decodificación de imágenes 100c incluye, en vez del analizador de datos 160 según la tercera forma de realización, un analizador de datos 166 que genera una señal de control de conmutador SWc según la señal de detección de final Te y la señal de detección de sobrecarga Lov. El resto de la estructura del analizador de datos 166 es idéntica a la del analizador de datos 160. Además, el aparato de decodificación de imágenes 100c incluye, en vez del conmutador 101b según la tercera forma de realización, un conmutador 101c que tiene un terminal de entrada Cin, por el que entra una señal imagen codificada del analizador de datos 166, y tres contactos de salida Co1, Co2 y Co3, y selecciona uno de los tres contactos en respuesta a la señal de control de conmutador SWc. El contacto de salida Co1 se conecta a la entrada del decodificador aritmético 171, el contacto de salida Co2 se conecta a tierra y el contacto de salida Co3 se conecta a la entrada del cuantificador inverso 181 y a la entrada del compensador de movimiento 184.
Por otra parte, el controlador 105 tiene una pluralidad de funciones para dirigir el aparato de decodificación completo. A continuación, se describe una de las funciones. Cuando la síntesis de la imagen correspondiente a una trama no finaliza dentro del intervalo de tiempo establecido de antemano para mostrar la imagen de la trama, el controlador 105 detecta que la carga Lde del procedimiento de decodificación en la unidad de decodificación de textura 180 es elevada y genera la señal de control de conmutador SWc.
Al recibir la señal de detección de sobrecarga Lov, el analizador de datos 166 controla el conmutador 101c mediante la señal de control de conmutador SWc para que el terminal de entrada Cin conmute entre el primer contacto de salida Co1 y el segundo contacto de salida Co2. De forma más concreta, el conmutador 101c es controlado para que el tren de bits de textura codificados Ept de la señal de forma arbitraria codificada Ep se transmita al sector de contacto a tierra y el tren de bits de forma codificados Ekt de la señal de forma arbitraria codificada Ep se transmita al decodificador aritmético 171.
Además, en esta cuarta forma de realización, el sintetizador 190c tiene la función que se describe a continuación además de la función del sintetizador 190 según la tercera forma de realización. Es decir, cuando el procedimiento de descodificación de la señal de textura codificada tiene una carga elevada como se ha descrito anteriormente, el sintetizador 190c sintetiza la señal de forma decodificada correspondiente a la trama que se procesa actualmente con la señal de textura decodificada de la trama anterior, en vez de la señal de textura decodificada correspondiente a la presente trama.
Cuando el analizador de datos 166 no recibe la señal de detección de sobrecarga Lov, es decir, cuando la carga del procedimiento de decodificación de imágenes no es elevada, el analizador de datos 166 controla el conmutador 101c mediante la señal de control de conmutador SWc para que el terminal de entrada Cin se conecte al primer contacto de salida Co1 o al tercer contacto de salida Co3. En consecuencia, el aparato de decodificación de imágenes 100c según la cuarta forma de realización lleva a cabo un procedimiento de decodificación de imágenes idéntico al del aparato de decodificación de imágenes 100b según la tercera forma de realización.
A continuación, se describirá el funcionamiento del aparato de decodificación de imágenes 100c según la cuarta forma de realización.
Puesto que el funcionamiento básico del aparato de decodificación de imágenes 100c es idéntico al del aparato de decodificación de imágenes 100b según la tercera forma de realización, sólo se describirá el funcionamiento relativo al controlador 105.
Por ejemplo, si cuando se decodifica la señal de forma arbitraria codificada Ep en la unidad de decodificación de textura 180 en el momento de mostrar la imagen de la trama que se procesa la síntesis de la señal imagen decodificada correspondiente a dicha trama todavía no ha finalizado, el controlador 105 detecta que el procedimiento de decodificación de imágenes presenta una carga elevada y transmite la señal de detección de sobrecarga Lov al analizador de datos 166. Entonces, el conmutador 101c es controlado mediante la señal de control de conmutador SWc del analizador de datos 166, y de ese modo el tren de bits de forma codificados Epk de la señal de forma arbitraria codificada Ep del analizador de datos 166 se transmite a través del primer contacto de salida Co1 del conmutador 101c a la unidad de decodificación de forma 170, mientras que el tren de bits de textura codificados Ept de la señal de forma arbitraria codificada Ep se transmite a través del segundo contacto de salida Co2 del conmutador a la toma de tierra.
Además, en vez de sintetizarse la señal de textura decodificada correspondiente a la trama que se procesa actualmente, se sintetiza la señal de textura decodificada de la trama anterior con la señal de forma decodificada correspondiente a la presente trama.
Como se ha descrito, según la cuarta forma de realización, la carga del procesador aritmético del aparato de decodificación de imágenes se supervisa y, si la decodificación de la señal imagen de forma arbitraria correspondiente a cada trama todavía no ha finalizado cuando debe mostrarse la imagen correspondiente a cada trama, sólo se reproduce el tren de bits de forma codificados de la señal de forma arbitraria codificada, y la imagen se muestra utilizando el tren de bits de textura codificados que se ha reproducido previamente. Por lo tanto, aun cuando la carga del procedimiento de decodificación sea elevada, es posible mostrar una imagen sin discontinuidades, es decir, con un flujo uniforme.
En esta cuarta forma de realización, como procedimiento para detectar la carga del procedimiento de decodificación, si la decodificación de señal imagen correspondiente a cada trama todavía no ha finalizado cuando debe mostrarse la imagen correspondiente a la trama, se decide que la carga del procedimiento de decodificación es elevada. No obstante, el procedimiento de detección de carga no está limitado a éste.
Además, en esta cuarta forma de realización, cuando el procedimiento de decodificación presenta sobrecarga, sólo se decodifica el tren de bits de forma codificados de la señal de forma arbitraria codificada y no se decodifica el tren de bits de textura codificados de la señal imagen de forma arbitraria. No obstante, sólo es posible decodificar el tren de bits de textura codificados sin decodificar el tren de bits de forma codificados.
En este caso, en vez de sintetizarse la señal de forma decodificada correspondiente a la trama que se procesa actualmente, se sintetiza la señal de forma decodificada correspondiente a la trama anterior con la señal de textura decodificada correspondiente a la presente trama.
Forma de realización 5
La Figura 9 es un diagrama de bloques que ilustra un aparato de decodificación de imágenes según una quinta forma de realización. En la Figura 9, el número de referencia 100d designa un aparato de decodificación de imágenes según esta quinta forma de realización. El aparato de decodificación de imágenes 100d incluye un terminal de entrada 106, como un ratón o un controlador remoto, para introducir desde el exterior una señal de control manual Min en el aparato de decodificación de imágenes 100d, en vez del controlador 105 para detectar la carga del procedimiento de decodificación, incluido en el aparato de decodificación de imágenes 100c según la cuarta forma de realización. En vez de transmitirse al analizador de datos 165 la señal de detección de sobrecarga Lov, se transmite la señal de control manual Min del terminal de entrada 106. Las otras partes son idénticas a las descritas para la cuarta forma de realización.
Al recibir la señal de control manual Min, el analizador de datos 165 controla el conmutador 101c mediante la señal de control de conmutador SWc, para que el terminal de entrada Cin se conecte o bien al primer contacto de salida Co1 o bien al segundo contacto de salida Co2. De forma más concreta, el conmutador 101c se controla para que el tren de bits de textura codificados Ept de la señal de forma arbitraria codificados Ep entre en el sector de contacto a tierra y el tren de bits de forma codificados Ekt de la señal de forma arbitraria codificada Ep entre en el decodificador aritmético 171.
Asimismo, en esta quinta forma de realización, igual que en la cuarta forma de realización, cuando se transmite la señal de control manual Min al analizador de datos 165, en vez de sintetizarse la señal de textura decodificada correspondiente a la trama que se procesa actualmente, se sintetiza la señal de textura decodificada correspondiente a la trama anterior con la señal de forma decodificada correspondiente a la presente trama.
Cuando el analizador de datos 165 no recibe la señal de control manual Min, controla el conmutador 101c mediante la señal de control de conmutador SWc para que el terminal de entrada Cin se conecte al primer contacto de salida Co1 o al tercer contacto de salida Co3. De este modo, el aparato de decodificación de imágenes 100d según la quinta forma de realización lleva a cabo un procedimiento de decodificación de imágenes idéntico al del aparato de decodificación de imágenes 100b según la tercera forma de realización.
Como se ha descrito anteriormente, el aparato de decodificación de imágenes 100d según la quinta forma de realización está provisto de un terminal de entrada 106, como un ratón o un controlador remoto, para introducir desde el exterior la señal de control manual Min, y el control del conmutador 101c llevado a cabo por el analizador de datos 165 cambia según la señal de control manual Min del terminal de entrada 106. Por consiguiente, hasta que el usuario no obtiene una imagen reproducida mediante el control del usuario, sólo se puede decodificar el tren de bits de forma codificados sin decodificar el tren de bits de textura codificados, hecho que permite al usuario detectar con rapidez la cabecera de la imagen del objeto cuando se reproduce una señal codificada registrada en medios de registro.
En las formas de realización segunda a quinta, el procedimiento de codificación del procedimiento de decodificación se aplica a la señal de forma arbitraria codificada 500 (Figura 1(a)) y la señal binaria codificada 600 (Figura 1(b)) que corresponden al procedimiento de codificación predictiva intertrama. No obstante, el principio fundamental de la presente invención, es decir, añadir un identificador de imagen para determinar las señales imagen que tienen diferentes estructuras de datos, por ejemplo, una señal imagen de forma arbitraria y una señal imagen binaria, cuando éstas se codifican para la transmisión, y detectar el identificador de imagen cuando se decodifican estas señales codificadas para establecer la correspondencia entre el procedimiento de decodificación y las señales codificadas, por ejemplo, una señal de forma arbitraria codificada y una señal binaria codificada, puede aplicarse a la señal de forma arbitraria codificada 500b que tiene la estructura de datos mostrada en la Figura 2(a) y la señal binaria codificada 600b que tiene la estructura de datos mostrada en la Figura 2(b).
Además, en las formas de realización primera a quinta, como identificadores de imagen para determinar las señales imagen que tienen diferentes estructuras de datos, se emplean identificadores de forma (SID = 0 ó 1), que comprenden un código de 1 bit cada uno para determinar una señal de forma arbitraria codificada o una señal binaria codificada. No obstante, pueden emplearse identificadores de imagen que comprenden códigos de 2 bits (SID = 00, 01, 10 ó 11) ó códigos de 3 bits. En este caso, los identificadores de imagen permiten determinar más señales imagen codificadas.
Cuando se determina una pluralidad de señales imagen codificadas con los identificadores de imagen, para una señal imagen codificada determinada, puede emplearse un identificador de imagen, cuyo número de bits es diferente al de los identificadores de imagen de las otras señales imagen codificadas. Por ejemplo, una señal imagen codificada que incluye un identificador de imagen que comprende un código de 2 bits y una señal imagen codificada que incluye un identificador de imagen que comprende un código de 3 bits pueden ser tratadas por un sistema correspondiente a un solo procedimiento de codificación. En este caso, la asignación de códigos a cada identificador de imagen puede llevarse a cabo con gran eficacia.
A continuación, se describirá la estructura de datos para la transmisión de imágenes y un procedimiento de decodificación de imágenes que emplea identificadores de imagen que comprenden códigos de dos o más bits.
Forma de realización 6
Las Figuras 10(a) a 10(c) son diagramas que ilustran las estructuras de datos para la transmisión de imágenes según una sexta forma de realización de la presente invención. La Figura 10(a) muestra la estructura de datos de una señal de forma arbitraria codificada obtenida codificando una señal imagen de forma arbitraria correspondiente a cada uno de los diversos objetos que constituyen una imagen de pantalla. La Figura 10(b) muestra la estructura de datos de una señal binaria codificada obtenida codificando una señal imagen binaria. La Figura 10(c) muestra la estructura de datos de una señal rectangular codificada (señal de valor de píxel codificada) obtenida codificando una señal imagen rectangular que incluye, como datos de pantalla, solo una señal de textura (señal de valor de píxel) para la presentación visual en color de una imagen.
Estas estructuras de datos para la transmisión de imágenes según la sexta forma de realización se aplican a un sistema, en el que una señal imagen rectangular que incluye como datos de pantalla sólo una señal de textura (es decir, una señal de luminancia y una señal de diferencia de color) se codifica mediante compresión y se transmite y, a continuación, la imagen rectangular codificada se decodifica y muestra. Es decir, en este sistema, el procedimiento y aparato de codificación de imágenes están destinados a llevar a cabo un procedimiento de codificación para la señal imagen rectangular, mientras que el procedimiento y el aparato de decodificación de imágenes están destinados a llevar a cabo un procedimiento de decodificación para la señal imagen rectangular codificada (señal de valor de píxel codificada).
En la Figura 10(a), el número de referencia 1500 designa una señal de forma arbitraria codificada obtenida codificando una señal imagen de forma arbitraria correspondiente a cada uno de los diversos objetos que constituyen una imagen de una imagen de pantalla. Esta señal de forma arbitraria codificada 1500 es idéntica a la señal de forma arbitraria codificada 500 según la primera forma de realización, excepto en que se utiliza un identificador de imagen de dos bits 1502 en vez del identificador de forma de 1bit 502.
En la Figura 10(b), el número de referencia 1600 designa una señal binaria codificada obtenida codificando una señal imagen binaria que representa información de imagen sobre una imagen de pantalla con una señal binaria. La señal binaria codificada 1600 es idéntica a la señal de forma binaria codificada 600 según la primera forma de realización, excepto en que utiliza un identificador de imagen de dos bits 1602 en vez del identificador de forma de 1 bit 602.
En la Figura 10(c), el número de referencia 1700 designa una señal de valor de píxel codificada que es una señal rectangular codificada obtenida codificando una señal rectangular que incluye información acerca del tamaño vertical y horizontal de una imagen de pantalla (una trama). Esta señal de valor de píxel codificada (señal rectangular codificada) 1700 es idéntica a la señal de valor de píxel codificada 700a mostrada en la Figura 23(c), excepto en que se inserta un identificador de imagen de dos bits 1702 entre la señal sincrónica 701 y el encabezamiento 703.
Los identificadores de imagen de 2 bits (SID) 1502, 1602 y 1702 tienen los valores 01, 10 y 00, respectivamente, y las señales codificadas 1500, 1600 y 1700 son identificadas mediante los valores de estos identificadores de imagen.
A continuación, se describen el funcionamiento y el efecto.
En la sexta forma de realización construida de esta forma, la señal de valor de píxel codificada 1700 correspondiente a la señal imagen rectangular incluye trenes de bits de textura codificados 71C obtenidos codificando una señal de textura, y un identificador de imagen de dos bits 1702 que indica que la señal 1700 incluye sólo los trenes de bits de textura codificados como datos de pantalla. Por consiguiente, en relación con el identificador de imagen 1702, entre las tres señales codificadas, es decir, la señal de forma arbitraria codificada 1500, la señal binaria codificada 1600 y la señal de valor de píxel codificada 1700, es posible diferenciar la señal de valor de píxel 1700 de las otras dos (1500 y 1600).
Para concretar, en un aparato de decodificación de imágenes adaptado al estándar MPEG2 y destinado a decodificar la señal de valor de píxel codificada 1700, aunque se reciba la señal de forma arbitraria codificada 1500 o la señal binaria codificada 1600, el identificador de imagen podrá reconocer estas señales codificadas como señales diferentes a la señal de valor de píxel codificada 1700. Por lo tanto, es posible evitar la decodificación adaptada a MPEG2 de la señal de forma arbitraria codificada 1500 o la señal binaria codificada 1600 y, entonces, la operación de decodificación se interrumpe Además, cuando se reciben estas señales codificadas, puede indicarse en la imagen de pantalla el hecho de que estas señales no son decodificables.
En esta sexta forma de realización de la presente invención, la señal de forma arbitraria codificada 1500, la señal binaria codificada 1600 y la señal rectangular codificada (señal de valor de píxel codificada) 1700 tienen las estructuras de datos obtenidas mediante la codificación predictiva intertrama de una señal imagen de forma arbitraria, una señal imagen binaria y una señal imagen rectangular, respectivamente. No obstante, estas señales codificadas pueden tener las estructuras de datos obtenidas mediante la codificación intratrama de las respectivas señales imagen.
Además, en las respectivas señales codificadas empleadas en esta sexta forma de realización, se dispone del tren de bits de forma codificados o el tren de bits de textura codificados o ambos para cada bloque. No obstante, en cada señal codificada, pueden disponerse trenes de bits codificados determinados para cada trama.
Forma de realización 7
La Figura 11 es un diagrama de bloques que ilustra un aparato de decodificación de imágenes según una séptima forma de realización. En la Figura 11, el número de referencia 100e designa un aparato de decodificación de imágenes para decodificar datos codificados que tienen las estructuras de datos para transmisión de imágenes según la sexta forma de realización de la presente invención. Este aparato de decodificación de imágenes 100e funciona de la forma descrita a continuación. Cuando el aparato 100e recibe, como datos codificados Eo, la señal de forma arbitraria codificada (Ep) 1500 mostrada en la Figura 10(a) y la señal binaria codificada (E2) 1600 mostrada en la Figura 10(b), no decodifica estas señales codificadas, sino que indica que estas señales codificadas recibidas actualmente no pueden decodificarse. Por otra parte, cuando el aparato 100e recibe, como datos codificados Eo, la señal rectangular codificada (Et) 1700 mostrada en la Figura 10(c), genera una señal rectangular decodificada Dt como datos de imagen decodificados.
De forma más concreta, el aparato de decodificación de imágenes 100e comprende un analizador de datos 160e que analiza los datos codificados Eo introducidos en el terminal de entrada 160a y genera una señal de control de conmutador SWe según el resultado del análisis; una unidad de decodificación de textura 180e que somete la señal rectangular codificada (señal de valor de píxel codificada) Et a un procedimiento de decodificación que incluye DCT inversa; un conmutador 101e que transmite la señal codificada analizada y proporcionada por el analizador de datos 160e a la unidad de decodificación 180e o al sector de contacto a tierra, y un banco de memoria de trama 102e que almacena una señal de predicción de textura.
El analizador de datos 160e analiza los datos codificados de entrada para examinar el identificador de imagen de dos bits que sigue a la señal sincrónica de 32 bits en la cabecera. Dicho identificador de imagen puede ser el identificador de imagen (SID = 01) 1502 de la señal de forma arbitraria codificada 1500 mostrada en la Figura 10(a) o el identificador de imagen (SID = 10) 1602 de la señal binaria codificada mostrada en la Figura 10(b) o el identificador de imagen (SID = 00) 1702 de la señal rectangular codificada mostrada en la Figura 10(c). Cuando el valor establecido del identificador de imagen (SID) es 01 ó 10, el analizador de datos 160e controla el conmutador 101e mediante la señal de control de conmutador SWe, para que la señal codificada de entrada se aplique al sector de contacto a tierra. Cuando el valor establecido del identificador de imagen (SID) es 00, el analizador de datos 160e controla el conmutador 101e mediante la señal de control de conmutador SWe para que los datos codificados de entrada entren en la unidad de decodificación 180e.
Además, la estructura del analizador de datos 160e es idéntica a la del analizador de datos 160 según la tercera forma de realización mostrada en la Figura 7(b), y la estructura de la unidad de decodificación de textura 180e es idéntica a la de la unidad de decodificación de textura 180 según la tercera forma de realización.
En el aparato de decodificación de imágenes 100e, la señal de textura decodificada (reproducida) Dt, es decir, la salida de la unidad de decodificación 180e, entra directamente en el banco de memoria de trama 102e y en la unidad de presentación visual 104. No obstante, puede colocarse un sintetizador idéntico al sintetizador 190 empleado en la tercera forma de realización (véase la Figura 5) antes de la unidad de presentación visual 104, para que la señal de textura decodificada Dt se sintetice con otra señal de forma arbitraria decodificada.
A continuación, se describirá el funcionamiento del aparato de decodificación de imágenes 100e.
La Figura 12 es un diagrama de flujo del procedimiento de decodificación efectuado por el aparato de decodificación de imágenes 100e según la séptima forma de realización. Cuando una señal imagen codificada que tiene la estructura de datos mostrada en cualquiera de las Figuras 10(a), 10(b) y 10(c) entra en el aparato de decodificación de imágenes 100e, el analizador de datos 160e analiza el identificador de imagen de 2 bits que sigue a la señal sincrónica de 32 bits y decide si el valor del identificador de imagen (SID) es o no 00 (etapa Se1).
Si el resultado de la decisión no es SID = 00, sino SID = 01 o SID = 10, debido a que la señal imagen codificada de entrada Eo es una señal de forma arbitraria codificada Ep o una señal binaria codificada E2, el analizador de datos 160e controla el conmutador 101e mediante la señal de control de conmutador SWe, para que la señal codificada se transmita al sector de contacto a tierra. En consecuencia, se rechaza la señal de forma arbitraria codificada Ep o la señal binaria codificada E2 (etapa Se3). Por lo tanto, la señal imagen codificada E2 o Ep que incluye los trenes de bits de forma codificados no es procesada nunca por la unidad de decodificación 180e.
Cuando la señal de forma arbitraria codificada Ep o la señal binaria codificada E2 entra en el aparato 100e, el aparato 100e presenta un mensaje que indica que la señal codificada que entra actualmente no puede ser procesada por el aparato de decodificación 100e (etapa Se4).
A continuación, se decide si la señal codificada de entrada se compone de datos del último bloque de la última trama (etapa Se6). Si la señal codificada de entrada no se compone de datos del último bloque de la última trama, entonces se somete la señal codificada de entrada correspondiente al siguiente bloque a las etapas Se1, Se3, Se4 y Se6. Por el contrario, si la señal de entrada se compone de datos del último bloque de la última trama, la decodificación de la señal de entrada finaliza.
Por otra parte, cuando el resultado de la decisión de la etapa Se1 es SID = 00, debido a que los datos codificados de entrada Eo son una señal rectangular codificada Et, el analizador de datos 160e controla el conmutador 101e mediante la señal de control de conmutador SWe, para que la señal codificada entre en la unidad de decodificación 180e. En consecuencia, la unidad de decodificación de textura 180e decodifica el tren de bits de textura codificados incluido en la señal rectangular codificada Et (etapa Se2).
Para concretar, en la unidad de decodificación 180e, la escala de cuantificación y los coeficientes DCT incluidos en el tren de bits entran en el cuantificador inverso 181, donde se lleva a cabo la cuantificación inversa de los coeficientes DCT. A continuación, el transformador inverso de coseno 182 efectúa la transformación inversa de coseno de la señal sometida a cuantificación inversa Diq.
Mientras tanto, el vector de movimiento de textura Mv entra en el compensador de movimiento de textura 184. El compensador 184 genera una dirección para obtener una señal de predicción de textura según el vector de movimiento de textura Mv, y obtiene la señal de predicción de textura Emp del banco de memoria de trama 102e mediante la dirección.
El sumador 183 lleva a cabo la suma de la salida Didct del transformador inverso de coseno 182 y la señal de predicción de textura Emp, y transmite la señal de textura decodificada Dpt (señal rectangular decodificada) a la unidad de presentación visual 104 (etapa Se5). De forma simultánea, la señal de textura decodificada Dt entra en el banco de memoria de trama 102e. Después de la unidad de decodificación, puede colocarse un sintetizador para sintetizar la señal rectangular decodificada con otra señal imagen de forma arbitraria y mostrarla.
A continuación, se decide si la señal rectangular codificada Et se compone de datos del último bloque de la última trama (etapa Se6). Si la señal Et no se compone de datos del último bloque de la última trama, entonces se somete la señal rectangular codificada del siguiente bloque a las etapas Se1, Se2, Se5 y Se6. Si la señal Et se compone de datos del último bloque de la última trama, la decodificación de la señal rectangular codificada finaliza.
Como se ha descrito anteriormente, según la sexta forma de realización de la presente invención, el aparato de decodificación de imágenes 100e incluye el analizador de datos 160e que analiza los datos codificados de entrada. El analizador de datos 160e detecta, con el identificador de imagen de dos bits, si la señal imagen codificada introducida en el aparato es una señal codificada que incluye trenes de bits de forma codificados como información de imagen (es decir, la señal binaria codificada E2 o la señal de forma arbitraria codificada Ep), o una señal rectangular codificada Et que no incluye ningún tren de bits de forma codificados y, según el resultado de la decisión, el analizador 160e controla el conmutador 101e para que la señal codificada de entrada entre en el sector de contacto a tierra o la unidad de decodificación 180e. Por consiguiente, aunque la señal de forma arbitraria codificada Ep o la señal binaria codificada E2 entren en el aparato de decodificación de imágenes 100e adaptado a la señal rectangular codificada Et, estas señales codificadas no se decodifican y, de ese modo, se evita la interrupción de la operación de decodificación.
En esta séptima forma de realización, se ha hecho énfasis en el aparato de decodificación de imágenes 100e que selecciona, según un identificador de imagen, una señal codificada que incluye trenes de bits de forma codificados de las señales codificadas que tienen estructuras de datos según la sexta forma de realización, es decir, la señal de forma arbitraria codificada 1500, la señal binaria codificada 1600 y la señal rectangular codificada 1700. No obstante, cuando la unidad de entrada de imágenes 110 del aparato de codificación de imágenes 100a según la segunda forma de realización (véase la Figura 3) está destinada a la identificación de una señal imagen de forma arbitraria, una señal imagen binaria y una señal imagen rectangular, es posible ejecutar un aparato de codificación de imágenes que lleva a cabo la codificación de estas señales imagen con identificadores de imagen para determinar las señales codificadas correspondientes a estas señales imagen.
Forma de realización 8
Las Figuras 13(a) y 13(b) y las Figuras 14(a) y 14(b) son diagramas que ilustran las estructuras de datos para la transmisión de imágenes según una octava forma de realización de la presente invención. De forma más concreta, la Figura 13(a) muestra la estructura de datos de una señal de forma arbitraria codificada (primera señal de forma arbitraria codificada) 2500, obtenida codificando una señal imagen de forma arbitraria que incluye tanto trenes de bits de forma codificados como trenes de bits de textura codificados, y la Figura 13(b) muestra la estructura de datos de una señal binaria codificada 2600, obtenida mediante codificando una señal imagen binaria. La Figura 14(b) muestra la estructura de datos de una señal rectangular codificada (señal de valor de píxel codificada) 2700, obtenida codificando una señal imagen rectangular, y la Figura 14(b) muestra la estructura de datos de una señal de forma arbitraria codificada con información de transparencia (segunda señal de forma arbitraria codificada) 2800, obtenida codificando una señal imagen de forma arbitraria que incluye información de transparencia.
Estas estructuras de datos para la transmisión de imágenes según la octava forma de realización se aplican a un sistema, en el que la señal imagen de forma arbitraria que incluye información de transparencia se codifica mediante compresión y se transmite y, además, la segunda señal de forma arbitraria codificada obtenida mediante codificación por compresión se decodifica y muestra. Es decir, en este sistema, el procedimiento y el aparato de codificación de imágenes están destinados a llevar a cabo un procedimiento de codificación para la señal imagen de forma arbitraria que incluye información de transparencia, mientras el procedimiento y el aparato de decodificación de imágenes están destinados a llevar a cabo un procedimiento de decodificación para la segunda señal de forma arbitraria codificada.
La primera señal de forma arbitraria codificada 2500 mostrada en la Figura 13(a) es idéntica a la señal de forma arbitraria codificada 1500 según la sexta forma de realización mostrada en la Figura 10(a), es decir, se obtiene sustituyendo el identificador de forma de 1 bit 502 de la señal de forma arbitraria codificada 500 según la primera forma de realización por un identificador de imagen de dos bits 2502.
La señal de forma binaria codificada 2600 mostrada en la Figura 13(b) es idéntica a la señal de forma binaria codificada 1600 según la sexta forma de realización mostrada en la Figura 10(b), es decir, se obtiene sustituyendo el identificador de forma de 1 bit 602 de la señal de forma binaria codificada 600 según la primera forma de realización por un identificador de imagen de dos bits 2602.
La señal de valor de píxel codificada 2700 mostrada en la Figura 14(a) es idéntica a la señal de valor de píxel codificada 1700 según la sexta forma de realización mostrada en la Figura 10(c), es decir, se obtiene insertando un identificador de imagen de dos bits 2702 entre la señal sincrónica 701 y el encabezamiento 703 en la señal de valor de píxel codificada 700a mostrada en la Figura 23(c).
La segunda señal de forma arbitraria codificada 2800 mostrada en la Figura 14(b) incluye al principio una señal sincrónica de 32 bits 801, un identificador de imagen de dos bits (SID) 2802 después de la señal sincrónica 801 y un encabezamiento adicional 803 después del identificador de imagen 2802.
Además, la segunda señal de forma arbitraria codificada 2800 incluye trenes de bits de forma codificados 81D obtenidos codificando una señal de forma (señal de transparencia binaria) que representa la forma de cada objeto que compone la señal imagen de forma arbitraria con información de transparencia; trenes de bits de textura codificados (trenes de valores de píxel codificados) 82D obtenidos codificando una señal de textura (señal de valor de píxel) que comprende una señal de luminancia y una señal de diferencia de color para la presentación visual en color de cada objeto que compone la señal imagen de forma arbitraria con información de transparencia y trenes de bits de transparencia codificados 83D obtenidos codificando una señal de transparencia de varios valores que representa la transparencia de cada objeto que compone la señal imagen de forma arbitraria con información de transparencia.
Para concretar, en la señal de forma arbitraria codificada 2800, para cada uno de los diversos bloques en los que se divide una zona de objeto que incluye el objeto de una imagen de pantalla, se disponen un tren de bits de forma codificados 81D, un tren de bits de textura codificados 82D y un tren de bits de transparencia codificados 83D en el orden indicado.
Concretando todavía más, después del encabezamiento 803, se dispone un tren de bits de forma codificados 81D1, un tren de bits de textura codificados 82D1 y un tren de bits de transparencia codificados 83D1 correspondiente al bloque D1; un tren de bits de forma codificados 81D2, un tren de bits de textura codificados 82D2 y un tren de bits de transparencia codificados 83D2 correspondiente al bloque D2; y un tren de bits de forma codificados 81D3, un tren de bits de textura codificados 82D3 y un tren de bits de transparencia codificados 83D3 correspondiente al bloque D3.
Además, como se muestra en la Figura 14(b), los trenes de bits de forma codificados 81D1, 81D2 y 81D3 comprenden datos codificados en longitud variable 804, 812 y 820 correspondientes a vectores de movimiento de forma (en la Figura, se designan simplemente por MV de forma), y datos codificados en longitud variable 805, 813 y 821 correspondientes a señales de forma binaria (señales de transparencia binarias), indicando cada señal si los pixeles del bloque están situados dentro o fuera del objeto (en la Figura, datos de forma), respectivamente.
Los trenes de bits de textura codificados 82D1, 82D2 y 82D3 comprenden datos codificados de 5 bits 806, 814 y 822 correspondientes a escalas de cuantificación (en la Figura, escala de cuantificación); datos codificados en longitud variable 807, 815 y 823 correspondientes a vectores de movimiento de textura (en la Figura, MV de textura) y datos codificados en longitud variable 808, 816 y 824 correspondientes a señales cuantificadas obtenidas sometiendo la señal de textura a DCT y cuantificación (en la Figura, coeficientes DCT de textura), respectivamente.
Los trenes de bits de transparencia codificados 83D1, 83D2 y 83D3 comprenden datos codificados de 5 bits 809, 817 y 825 correspondientes a escalas de cuantificación (en la Figura, escala de cuantificación), datos codificados en longitud variable 810, 818 y 826 correspondientes a vectores de movimiento de transparencia (en la Figura, MV de transparencia) y datos codificados en longitud variable 811, 819 y 827 correspondientes a señales cuantificadas obtenidas sometiendo la señal de transparencia de varios valores a DCT y cuantificación (en la Figura, coeficientes DCT de transparencia), respectivamente.
La señal sincrónica 801 es una señal que indica la cabecera de una señal de forma arbitraria codificada correspondiente a un objeto y es una señal codificada única. El identificador de forma (SID) 2802 es una señal que indica de cuál de los cuatro tipos de señales imagen codificas descritos anteriormente es la señal imagen codificada, es decir, es una señal que determina la clase de trenes de bits incluidos en la señal imagen codificada. Cuando el valor del identificador de imagen (SID) es 01, significa que están presentes tanto trenes de bits de forma codificados como trenes de bits de textura codificados en la señal imagen codificada. Cuando SID = 10, el identificador de imagen indica que sólo están presentes los trenes de bits de forma codificados en la señal codificada. Cuando SID = 00, el identificador de imagen indica que sólo están presentes los trenes de bits de textura codificados en la señal codificada. Cuando SID es 11, el identificador de imagen indica que los trenes de bits de forma codificados, los trenes de bits de textura codificados y los trenes de bits de transparencia codificados están presentes en la señal codificada.
El encabezamiento 803 incluye información relativa a, por ejemplo, la hora en que se muestra la imagen del correspondiente objeto, el atributo de la imagen y la modalidad de predicción para la codificación. Sin embargo, estos datos no guardan relación alguna con la presente invención y, por lo tanto, no es necesario describirlos de forma detallada.
El MV de forma se compone de los datos codificados de un vector de movimiento que muestra el movimiento de una imagen dentro de un bloque entre la trama presente y la trama anterior, y se utiliza para la predicción de la señal de forma de un bloque concreto de la trama presente a partir de la señal de forma del correspondiente bloque de la trama anterior. Además, los datos de forma se obtienen efectuando la codificación aritmética de la señal de forma, y la escala de cuantificación (del tren de bits de textura codificados) es un parámetro para efectuar la cuantificación inversa de coeficientes DCT que se obtienen efectuando la DCT y la cuantificación de la señal de textura. El MV de textura es una señal codificada de un vector de movimiento de textura que muestra el movimiento de una imagen dentro de un bloque entre la trama presente y la trama anterior, y se utiliza para la predicción de una señal de textura de la trama presente a partir de la señal de textura de la trama anterior. Además, los coeficientes DCT de textura se obtienen efectuando la codificación de longitud de onda de una señal cuantificada de la señal de textura. Asimismo, el MV de transparencia es una señal codificada de un vector de movimiento de transparencia que muestra el movimiento de una imagen dentro de un bloque entre la trama presente y la trama anterior, y se utiliza para la predicción de una señal de transparencia de varios valores de la presente trama a partir de una señal de transparencia de varios valores de la trama anterior. Además, la escala de cuantificación (del tren de bits de transparencia codificados) es un parámetro para efectuar la cuantificación inversa de los coeficientes DCT de transparencia obtenidos efectuando la DCT y la cuantificación de la señal de transparencia de varios valores. Los coeficientes DCT de transparencia se obtienen efectuando la codificación de longitud variable de una señal cuantificada de la señal de transparencia.
En la señal de forma arbitraria codificada 2800, realmente, se disponen diversos tipos de información de márgenes (datos) antes de los coeficientes DCT de textura, aunque estos datos no se muestran en la Figura. Dichos datos de márgenes a veces requieren un gran número de bits.
A continuación, se describen el funcionamiento y el efecto.
En la octava forma de realización construida de esta forma, #las cuatro señales imagen codificadas que tienen diferentes estructuras de datos, es decir, la primera señal de forma arbitraria codificada 2500 correspondiente a una señal imagen de forma arbitraria, la señal binaria codificada 2600 correspondiente a una señal imagen binaria, la señal de valor de píxel codificada (señal rectangular codificada) 2700 correspondiente a una señal imagen rectangular y la segunda señal de forma arbitraria codificada 2800 correspondiente a una señal imagen de forma arbitraria con información de transparencia, incluyen los identificadores de imagen de dos bits 2502, 2602, 2702 y 2802 para identificar dichas señales codificadas, respectivamente. Por consiguiente, estas cuatro señales codificadas pueden ser identificadas en el sector de decodificación en relación con los identificadores de imagen.
Para concretar, aunque un aparato de decodificación de imágenes adaptado al estándar MPEG4 y destinado a decodificar la señal de forma arbitraria codificada mencionada anteriormente reciba la señal binaria codificada y la señal rectangular codificada, aparte de la primera y la segunda señal de forma arbitraria codificada, los identificadores de imagen permiten al aparato decodificar correctamente la señal binaria codificada y la señal rectangular codificada. Por lo tanto, es posible evitar la decodificación adaptada a MPEG4 de la señal binaria codificada y la señal rectangular codificada y, entonces, la operación de decodificación se interrumpe.
En esta octava forma de realización de la presente invención, la primera y la segunda señal de forma arbitraria codificada, la señal binaria codificada y la señal rectangular codificada tienen las estructuras de datos obtenidas efectuando la codificación predictiva intertrama de una señal imagen de forma arbitraria, una señal imagen de forma arbitraria con información de transparencia, una señal imagen binaria y una señal imagen rectangular, respectivamente. No obstante, estas señales codificadas pueden tener las estructuras de datos obtenidas mediante la codificación intratrama de las respectivas señales imagen.
Además, en las respectivas señales codificadas empleadas en esta octava forma de realización, se dispone de por lo menos el tren de bits de forma codificados o el tren de bits de textura codificados o el tren de bits de transparencia codificados para cada bloque. No obstante, cada señal codificada, puede disponer de trenes de bits codificados determinados para cada trama (véase las Figuras 2(a) y 2(b)).
Asimismo, en la estructura de datos de la segunda señal de forma arbitraria codificada 2800 (señal codificada de la señal imagen de forma arbitraria con información de transparencia) mostrada en la Figura 14(b), cada uno de los trenes de bits de transparencia codificados 83D incluye un MV de transparencia y una escala de cuantificación, como los trenes de bits de textura codificados 82D. No obstante, no siempre es necesario que los trenes de bits de transparencia codificados 83D de la segunda señal de forma arbitraria codificada 2800 tengan el MV de transparencia y la escala de cuantificación.
Cuando la señal codificada de la señal imagen de forma arbitraria con información de transparencia tiene una estructura de datos en la que los trenes de bits de transparencia codificados 83D no incluyen ni MV de transparencia ni escalas de cuantificación, la decodificación de los coeficientes DCT de transparencia se lleva a cabo mediante los MV de textura y las escalas de cuantificación de los trenes de bits de textura codificados 82D.
Forma de realización 9
La Figura 15 es un diagrama de bloques que ilustra un aparato de decodificación de imágenes según una novena forma de realización de la presente invención. En la Figura 15, el número de referencia 100f designa un aparato de decodificación de imágenes que lleva a cabo la decodificación de datos codificados que tienen la estructura de datos para la transmisión de imágenes según la octava forma de realización. El aparato de decodificación de imágenes 100f está destinado a llevar a cabo un procedimiento de decodificación según la estructura de datos de una señal codificada introducida como datos codificados.
De forma más concreta, el aparato 100f funciona de la forma descrita a continuación. Cuando el aparato 100f recibe la señal binaria codificada (E2) 2600 mostrada en la Figura 13(b) como datos codificados Eo, genera una señal binaria decodificada D2 como datos de imagen decodificados Dsyn. Cuando el aparato 100f recibe la primera señal de forma arbitraria codificada (Ep) 2500 mostrada en la Figura 13(a) como datos codificados Eo, genera una señal de forma arbitraria decodificada Dp como datos de imagen decodificados Dsyn, para cada objeto. Cuando el aparato 100f recibe la señal rectangular codificada (Et) 2700 mostrada en la Figura 14(a) como datos codificados Eo, genera una señal rectangular decodificada Dt como datos de imagen decodificados Dsyn. Cuando el aparato 100f recibe la segunda señal de forma arbitraria codificada (Ex) 2800 mostrada en la Figura 14(b) como datos codificados Eo, genera una señal de forma arbitraria decodificada Dx con información de transparencia como datos de imagen decodificados Dsyn, para cada objeto.
A continuación, se describe con detalle la estructura del aparato de decodificación de imágenes 100f.
El aparato 100f comprende un analizador de datos 160f que analiza los datos codificados Eo introducidos en el terminal de entrada 160a y genera una señal de control de conmutador SWf según el resultado del análisis; una unidad de decodificación de forma (primeros medios de decodificación) 170 que efectúa la decodificación aritmética de los datos de forma (señal de forma codificada); una unidad de decodificación de textura (segundos medios de decodificación) 180f que efectúa una decodificación que incluye DCT inversa de los coeficientes DCT de textura Ept y los coeficientes DCT de transparencia Egt; un conmutador 101f que transmite la señal codificada analizada y generada por el analizador de datos 160f a la unidad de decodificación 170 o 180f, según la señal de control de conmutador SWf, y un banco de memoria de trama 102f que almacena una señal de predicción de forma, una señal de predicción de textura y una señal de predicción de transparencia.
El analizador de datos 160f analiza la señal codificada de entrada para examinar el identificador de imagen de 2 bits que sigue a la señal sincrónica de 32 bits en la cabecera (cualquiera de los identificadores de imagen 2502, 2602, 2702 y 2802 de las señales codificadas mostradas en las Figuras 13(a), 13(b), 14(a) y 14(b), respectivamente), y controla el conmutador 101f según el valor establecido del identificador de imagen (SID).
Cuando SID = 01, el conmutador 101f es controlado mediante la señal de control de conmutador SWf para que los trenes de bits de forma codificados de la señal codificada de entrada entren en la unidad de decodificación de forma 170 y los trenes de bits de textura codificados de la señal codificada entren en la unidad de decodificación de textura 180f. Cuando SID = 10, el conmutador 101f es controlado mediante la señal de control de conmutador SWf para que los datos codificados de entrada entren en la unidad de decodificación de forma 170. Cuando SID = 00, el controlador 101f es controlado mediante la señal de control de conmutador SWf para que los trenes de bits de textura codificados de la señal codificada de entrada entren en los medios de decodificación de textura 180f. Cuando SID = 11, el conmutador 101f es controlado mediante la señal de control de conmutador SWf para que los trenes de bits de forma codificados de la señal codificada de entrada entren en la unidad de decodificación de forma 170, y los trenes de bits de textura codificados y los trenes de bits de transparencia codificados entren en la unidad de decodificación de textura 180f.
Al igual que el analizador de datos 160f según la tercera forma de realización mostrada en la Figura 7(b), el analizador de datos 160f comprende una unidad de almacenamiento de tabla 162, un comparador 161 y un circuito de control del conmutador 163. En esta novena forma de realización, el comparador 161 compara el tren de bits de la señal codificada de entrada con el tren de bits de la tabla de referencia de decodificación almacenada en la unidad de almacenamiento de tabla 162, e identifica el identificador de imagen, el tren de bits de forma codificados, el tren de bits de textura codificados y el tren de bits de transparencia codificados, que están incluidos en los datos codificados. Según el resultado de la identificación, el comparador 161 transmite una señal de control de conmutador SWf al conmutador 101f.
La unidad de decodificación de textura (segundos medios de decodificación) 180f incluye un compensador de movimiento de textura 184f que genera, según el vector de movimiento de textura o el vector de movimiento de transparencia, una dirección para obtener una señal de predicción de textura o una señal de predicción de transparencia, y obtiene una señal de predicción de textura Emp o una señal de predicción de transparencia Emg del banco de memoria de trama 102b, mediante la dirección. Además, la unidad de decodificación de textura 180f incluye un cuantificador inverso 181f que recibe la escala de cuantificación y los coeficientes DCT del tren de bits de textura codificados o el tren de bits de transparencia codificados, y efectúa la cuantificación inversa de los coeficientes DCT, y un transformador inverso de coseno 182f que efectúa la transformación inversa de coseno de los coeficientes DCT Diq sometidos a cuantificación inversa. Además, la unidad de decodificación de textura 180f incluye un sumador 183 que suma la señal de predicción de textura Emp o la señal de predicción de transparencia Emg a la señal sometida a transformación inversa de coseno Didct, y genera una señal de textura reproducida (señal de textura decodificada) Dpt o una señal de transparencia reproducida (señal de transparencia decodificada) Dpg. La señal de textura reproducida Dpt o la señal de transparencia reproducida Dpg del sumador 183 se almacena en el banco de memoria de trama 102f.
El aparato de decodificación de imágenes 100f incluye además un sintetizador 190f que sintetiza la salida de la unidad de decodificación 180f (tanto la señal de textura reproducida Dpt como la señal de transparencia reproducida Dpg o sólo la señal de textura reproducida Dpt) y la salida de la unidad de decodificación 170 (la señal de forma reproducida Dk correspondiente a la salida de la unidad de decodificación 180f) con los datos de la imagen deseada, y transmite los datos de imagen sintetizada Dsyn que incluyen la señal de forma arbitraria reproducida Dx con información de transparencia o la señal de forma arbitraria Dp a la unidad de presentación visual 104. Aunque el sintetizador 190f según la novena forma de realización transmite la señal binaria reproducida D2 de la unidad de decodificación 170 o la señal rectangular reproducida Dt de la unidad de decodificación 180f directamente a la unidad de presentación visual 104, la señal D2 o Dt puede sintetizarse en el sintetizador 190f con otra señal imagen de forma arbitraria. Aunque la señal transmitida desde el sintetizador 190f entra en la unidad de presentación visual 104, puede entrar también en un aparato de salida de información como, por ejemplo, una impresora (no mostrada).
En esta novena forma de realización, en relación con los pixeles en los que la señal de forma reproducida es cero, los valores de píxel de la señal de textura reproducida y la señal de transparencia reproducida son sustituidos por valores de píxel de una imagen determinada. La imagen determinada es una imagen preparada de antemano en el sector de recepción, o una imagen reproducida mediante otro aparato de decodificación de imágenes.
A continuación, se describirá el funcionamiento del aparato de decodificación de imágenes 100f según la novena forma de realización.
La Figura 16 es un diagrama de flujo del procedimiento de decodificación efectuado por el aparato de decodificación de imágenes 100f. Cuando una señal imagen codificada que tiene la estructura de datos mostrada en cualquiera de las Figuras 13(a), 13(b), 14(a) y 14(b) entra en el aparato de decodificación de imágenes 100f, el analizador de datos 160f analiza el identificador de imagen de 2 bits situado después de la señal sincrónica de 32 bits en la señal imagen codificada y decide si el valor del identificador de imagen es o no "SID = 00 ó 11" (etapa Sf1).
Cuando el resultado de la decisión es SID = 00 ó 11, se decide si SID = 00 o no (etapa Sf2). Cuando el resultado de la decisión en la etapa Sf2 es SID = 00, debido a que la señal imagen codificada de entrada Eo es la señal rectangular codificada Et, el analizador de datos 160f controla el conmutador 101f mediante la señal de control de conmutador SWf para que la señal codificada entre siempre en la unidad de decodificación de textura 180f. En consecuencia, en la unidad de decodificación de textura 180f, se lleva a cabo la decodificación (etapa Sf3) de los trenes de bits de textura codificados de la señal rectangular codificada. El procedimiento de decodificación de la etapa Sf3 es idéntico al procedimiento de decodificación de la etapa Se2 según la séptima forma de realización. A continuación, la señal rectangular decodificada se envía, a través del sintetizador 190f, a la unidad de presentación visual 104 para ser mostrada (etapa Sf13). En el sintetizador 190f, la señal rectangular decodificada Dg puede sintetizarse con otra señal imagen de forma arbitraria.
Seguidamente, se decide si la señal rectangular codificada Et se compone de datos del último bloque de la última trama (etapa Sf14). Cuando la señal rectangular codificada no se compone de datos del último bloque de la última trama, entonces se somete la señal rectangular correspondiente al siguiente bloque a las etapas Sf1\simSf3, Sf13 y Sf14. Por el contrario, cuando la señal rectangular codificada se compone de datos del último bloque de la última trama, la decodificación de la señal rectangular codificada finaliza.
Por otra parte, cuando el resultado de la decisión de la etapa Sf2 es SID = 11, la señal imagen codificada de entrada es la segunda señal de forma arbitraria codificada Ex que incluye, como información de imagen, los trenes de bits de forma codificados, los trenes de bits de textura codificados y los trenes de bits de transparencia codificados. Por lo tanto, el analizador de datos 160f controla el conmutador 101f mediante la señal de control de conmutador SWf, para que el tren de bits de forma codificados correspondiente a cada bloque de la señal de forma arbitraria codificada Ex con señal de transparencia entre en la unidad de decodificación de forma 170 y el tren de bits de textura codificados y el tren de bits de transparencia codificados correspondientes al bloque entren en la unidad de decodificación de textura 180f. En consecuencia, en la segunda señal de forma arbitraria codificada Ex, el tren de bits de forma codificados se separa del tren de bits de textura codificados y del tren de bits de transparencia codificados (Sf4), y el tren de bits de forma separado es decodificado en la unidad de decodificación de forma 170 (etapa Sf5), mientras el tren de bits de textura y el tren de bits de transparencia separados son decodificados en la unidad de decodificación de textura 180f (etapas Sf6 y Sf7).
Para concretar, el tren de bits de forma codificados Epk es decodificado por el decodificador de forma 170 del mismo modo que el tren de bits de forma codificados E2k de la señal imagen binaria. Una vez finalizada la decodificación del tren de bits de forma codificados Epk correspondiente a un bloque, el decodificador aritmético 171 detecta el final del tren de bits de forma codificados Epk correspondiente a este bloque y transmite una señal de detección de final Te al analizador de datos 160f. Al recibir la señal de detección de final Te, el analizador de datos 160f controla el conmutador 101b mediante la señal de control de conmutador SWb para que la señal imagen codificada de entrada entre en la unidad de decodificación de textura 180f.
En consecuencia, el tren de bits de textura codificados Ept y el tren de bits de transparencia codificados Epg se envían desde el analizador de datos 160f a la unidad de decodificación de textura 180f. En la unidad de decodificación 180f, la escala de cuantificación y los coeficientes DCT de cada tren de bits entran en el cuantificador inverso 181f, donde se lleva a cabo la cuantificación inversa de los coeficientes DCT. A continuación, el transformador inverso de coseno 182f efectúa la transformación inversa de coseno de la señal sometida a cuantificación inversa Diq.
Mientras tanto, el vector de movimiento MV de textura y el vector de movimiento MV de transparencia entran en el compensador de movimiento de textura 184f. El compensador 184f genera direcciones para obtener una señal de predicción de textura y una señal de predicción de transparencia, según estos vectores de movimiento MV, y obtiene una señal de predicción de textura Emp y una señal de predicción de transparencia Emg del banco de memoria de trama 102b mediante las direcciones.
El sumador 183 lleva a cabo la suma de la salida Didct del transformador inverso de coseno 182f y la señal de predicción de textura Emp o la señal de predicción de transparencia Emg, y genera una señal de textura decodificada Dpt o una señal de transparencia decodificada Dpg. Estas señales decodificadas Dpt y Dpg entran en el banco de memoria de trama 102f y el sintetizador 190f. En el sintetizador 190f, la señal de textura reproducida Dpt, la señal de transparencia reproducida Dpg y la correspondiente señal de forma reproducida Dk se sintetizan con una imagen deseada para generar datos de imagen sintetizada Dsyn. Una vez finalizada la decodificación del tren de bits de transparencia codificados, el analizador de datos 160f detecta el final del tren de bits de transparencia codificados y controla el conmutador 101f mediante la señal de control de conmutador SWb para que la señal imagen codificada de entrada entre en la unidad de decodificación de forma 170.
Además, los datos reproducidos y sintetizados (señal de forma arbitraria decodificada con información de transparencia) Dx son transmitidos desde el sintetizador 190f a la unidad de presentación visual 104 para mostrar la imagen (etapa Sf13).
A continuación, se decide si la segunda señal de forma arbitraria codificada se compone de datos del último bloque de la última trama (etapa Sf14). Cuando dicha señal no se compone de datos del último bloque de la última trama, entonces se somete la segunda señal de forma arbitraria codificada correspondiente al siguiente bloque a las etapas Sf1, Sf2, Sf4\simSf7, Sf13 y Sf14. Por el contrario, cuando dicha señal se compone de datos del último bloque de la última trama, la decodificación de la segunda señal de forma arbitraria codificada finaliza.
Cuando en la etapa Sf1 se decide que el valor del identificador de imagen no es "SID = 00 ó 11", en la etapa Sf8 se decide si SID = 10 o no. Cuando el resultado de la decisión en la etapa Sf8 es SID = 10, debido a que la señal imagen codificada de entrada Eo es la señal binaria codificada E2 que incluye sólo trenes de bits de forma codificados como información de imagen, el analizador de datos 160f controla el conmutador 101f mediante la señal de control de conmutador SWf, para que el tren de bits de forma codificados correspondiente a cada bloque de la señal binaria codificada entre siempre en la unidad de decodificación de forma 170. En consecuencia, en la unidad de decodificación de forma 170, se lleva a cabo la decodificación (etapa Sf9) de los trenes de bits de forma codificados de la señal binaria codificada. El procedimiento de decodificación de la etapa Sf9 es idéntico al procedimiento de decodificación de la etapa Sb2 según la tercera forma de realización. A continuación, la señal binaria decodificada D2 se envía, a través del sintetizador 190f, a la unidad de presentación visual 104 para ser mostrada (etapa Sf13). En el sintetizador 190f, la señal binaria decodificada D2 puede sintetizarse con otra señal imagen de forma arbitraria.
A continuación, se decide si la señal binaria codificada se compone de datos del último bloque de la última trama (etapa Sf14). Cuando dicha señal no se compone de datos del último bloque de la última trama, entonces se somete la señal binaria codificada correspondiente al siguiente bloque a las etapas Sf1, Sf8, Sf9, Sf13 y Sf14. Por el contrario, cuando dicha señal se compone de datos del último bloque de la última trama, la decodificación de la señal binaria codificada finaliza.
Por otra parte, cuando el resultado de la decisión en la etapa Sf8 es SID = 01, la señal imagen codificada de entrada es la primera señal de forma arbitraria codificada que incluye, como información de imagen, los trenes de bits de forma codificados y los trenes de bits de textura codificados. Por lo tanto, el analizador de datos 160f controla el conmutador 101f mediante la señal de control de conmutador SWf para que el tren de bits de forma codificados correspondiente a cada bloque de la señal de forma arbitraria codificada entre en la unidad de decodificación de forma 170 y el tren de bits de textura codificados correspondiente al bloque entre en la unidad de decodificación de textura 180f. En consecuencia, en la primera señal de forma arbitraria codificada, el tren de bits de forma codificados y el tren de bits de textura codificados se separan uno del otro (etapa Sf10), y el tren de bits de forma separado se decodifica en la unidad de decodificación de forma 170 (etapa Sf11), mientras que el tren de bits de textura separados se decodifica en la unidad de decodificación de textura 180f (etapa Sf12). Además, estos trenes se muestran en la unidad de presentación visual 104 (etapa Sf13). Los procedimientos de decodificación de las etapas Sf11 y Sf12 son idénticos a los procedimientos de decodificación de las etapas Sb4 y Sb5 según la tercera forma de realización, respectivamente, y la presentación visual de la imagen en la etapa Sf13 es idéntica a la presentación visual de la imagen en la etapa Sb6 según la tercera forma de realización.
A continuación, se decide si la primera señal de forma arbitraria codificada Ep se compone de datos del último bloque de la última trama (etapa Sf14). Cuando dicha señal no se compone de datos del último bloque de la última trama, entonces se somete la primera señal de forma arbitraria codificada Ep correspondiente al siguiente bloque a las etapas Sf1, Sf8 y Sf10\simSf14. Por el contrario, cuando dicha señal se compone de datos del último bloque de la última trama, la decodificación de la primera señal de forma arbitraria Ep finaliza.
En el procedimiento de decodificación según esta novena forma de realización, cuando se decodifica la primera o la segunda señal imagen de forma arbitraria codificada, en relación con los pixeles en los que la señal de forma reproducida es cero, los valores de píxel de la señal de textura reproducida y la señal de transparencia reproducida son sustituidos por valores de píxel de una imagen determinada. La imagen determinada es una imagen preparada de antemano en el sector de recepción, o una imagen reproducida por otro aparato de decodificación de imágenes.
Como se ha descrito anteriormente, según la novena forma de realización de la presente invención, el aparato de decodificación de imágenes 100f incluye el analizador de datos 160f para analizar los datos codificados de entrada. El analizador de datos 160f detecta un identificador de imagen que indica cuál de las señales codificadas es la señal imagen codificada de entrada, la señal binaria codificada E2, la primera señal de forma arbitraria codificada Ep, la segunda señal de forma arbitraria codificada Ex o la señal rectangular codificada Eg y, según el valor del identificador de imagen, el analizador 160f controla el conmutador 101f para que los trenes de bits de la señal codificada de entrada entren como proceda en la unidad de decodificación de forma 170 o la unidad de decodificación de textura 180f. Por consiguiente, las cuatro señales imagen codificadas mencionadas anteriormente que tienen estructuras de datos diferentes pueden decodificarse mediante procedimientos de decodificación correspondientes a un solo procedimiento de codificación.
En esta novena forma de realización de la presente invención, el tren de bits de forma codificados se decodifica mediante el procedimiento de decodificación aritmética (primer procedimiento de decodificación) en la unidad de decodificación de forma 170, y el tren de bits de textura codificados y el tren de bits de transparencia codificados se decodifican mediante el mismo procedimiento de decodificación que incluye DCT. Dicho de otro modo, el procedimiento de decodificación del tren de bits de textura codificados (segundo procedimiento de decodificación) es idéntico al procedimiento de decodificación del tren de bits de transparencia codificados (tercer procedimiento de decodificación). No obstante, el tren de bits de transparencia codificados puede decodificarse mediante un procedimiento de decodificación que incluye procesamiento de ondas pequeñas o similares (tercer procedimiento de decodificación) y que es diferente del procedimiento de decodificación que incluye DCT (segundo procedimiento de decodificación).
En esta novena forma de realización de la presente invención, se ha hecho énfasis en el aparato de decodificación de imágenes 100f que identifica las señales codificadas que tienen la estructura de datos descrita para la octava forma de realización, es decir, la primera y la segunda señales de forma arbitraria codificadas, una señal binaria codificada y una señal rectangular codificada, mediante los identificadores de imagen, y lleva a cabo los procedimientos de decodificación adecuados para las respectivas estructuras de datos. Sin embargo, cuando la unidad de entrada de imágenes 110 del aparato de codificación de imágenes 100a según la segunda forma de realización mostrada en la Figura 3 está destinada a identificar una señal imagen de forma arbitraria, una señal imagen binaria, una señal imagen rectangular y una señal imagen de forma arbitraria con información de transparencia, es posible ejecutar un aparato de codificación de imágenes que lleve a cabo la codificación de estas señales imagen con identificadores de imagen para identificar las señales codificadas correspondientes a estas señales imagen.
Forma de realización 10
Las Figuras 17(a) a 17(c) y las Figuras 18(a) y 18(b) son diagramas que ilustran las estructuras de datos para la transmisión de imágenes según una décima forma de realización. Más concretamente, la Figura 17(a) muestra la estructura de datos de una señal de forma arbitraria codificada (primera señal de forma arbitraria codificada) 3500 obtenida codificando una señal imagen de forma arbitraria que incluye tanto trenes de bits de forma codificados como trenes de bits de textura codificados, la Figura 17(b) muestra la estructura de datos de una señal binaria codificada 3600 obtenida codificando una señal imagen binaria y la Figura 17(c) muestra la estructura de datos de una señal rectangular codificada (señal de valor de píxel codificada) 3700 obtenida codificando una señal imagen rectangular que incluye, como datos de pantalla, sólo una señal de textura (señal de valor de píxel) para la presentación visual en color de una imagen. Además, la Figura 18(a) muestra la estructura de datos de una señal de forma arbitraria codificada con información de transparencia (segunda señal de forma arbitraria codificada) 3800 obtenida codificando una señal imagen de forma arbitraria que incluye información de transparencia, y la Figura 18(b) muestra la estructura de datos de una señal de transparencia codificada 3900 obtenida codificando una señal de transparencia de forma arbitraria que incluye tanto trenes de bits de forma codificados como trenes de bits de transparencia codificados.
Estas estructuras de datos para la transmisión de imágenes según la décima forma de realización se aplican a un sistema, en el que la señal imagen de forma arbitraria que incluye información de transparencia se codifica mediante compresión y se transmite y, además, la segunda señal de forma arbitraria codificada obtenida mediante codificación por compresión se decodifica y se muestra. Es decir, en este sistema, el procedimiento y el aparato de codificación de imágenes están destinados a llevar a cabo un procedimiento de codificación para la señal imagen de forma arbitraria que incluye información de transparencia, mientras que el procedimiento y el aparato de decodificación de imágenes están destinados a llevar a cabo un procedimiento de decodificación para la segunda señal de forma arbitraria codificada.
La primera señal de forma arbitraria codificada 3500 mostrada en la Figura 17(a) es idéntica a la señal de forma arbitraria codificada 2500 según la octava forma de realización mostrada en la Figura 13(a), es decir, se obtiene sustituyendo el identificador de forma de 1 bit 502 en la señal de forma arbitraria codificada 500 según la primera forma de realización por un identificador de imagen de dos bits 3502.
La señal de forma binaria codificada 3600 mostrada en la Figura 17(b) es idéntica a la señal de forma binaria codificada 2600 según la octava forma de realización mostrada en la Figura 13(b), es decir, se obtiene sustituyendo el identificador de forma de 1 bit 602 en la señal de forma binaria codificada 600 según la primera forma de realización por un identificador de imagen de dos bits 3602.
La señal rectangular codificada (señal de valor de píxel codificada) 3700 mostrada en la Figura 17(c) es idéntica a la señal rectangular codificada 2700 según la octava forma de realización mostrada en la Figura 14(a), es decir, se obtiene insertando un identificador de imagen de dos bits 3702 entre la señal sincrónica 701 y el encabezamiento 703 en la señal de valor de píxel codificada 700a mostrada en la Figura 23(c).
La segunda señal de forma arbitraria codificada 3800 mostrada en la Figura 18(a) es idéntica a la segunda señal de forma arbitraria codificada 2800 según la octava forma de realización mostrada en la Figura 14(b), y tiene un identificador de imagen de dos bits 3802.
Además, la señal de transparencia codificada mostrada en la Figura 18(b) incluye al principio una señal sincrónica de 32 bits 901; un identificador de imagen de 3 bits (SID) 3902 después de la señal sincrónica 901 y un encabezamiento adicional 903 después del identificador 3902.
Asimismo, la señal de transparencia codificada 3900 incluye trenes de bits de forma codificados 91E obtenidos codificando una señal de forma (señal de transparencia binaria) que representa la forma de cada objeto que compone la señal de transparencia de forma binaria, y trenes de bits de transparencia codificados 92E obtenidos codificando una señal de transparencia de varios valores utilizados para mostrar en gradación la transparencia de cada objeto que compone la señal imagen de forma arbitraria. Para concretar, en la señal de transparencia codificada 3900, para cada uno de los diversos bloques en los que se divide una zona de objeto que incluye un objeto en una imagen de pantalla, se disponen un tren de bits de forma codificados 91E y un tren de bits de transparencia codificados 92E en el orden indicado.
De forma más concreta, después del encabezamiento 903, se disponen un tren de bits de forma codificados 91E1 y un tren de bits de transparencia codificados 92E1 correspondientes al bloque E1, un tren de bits de forma codificados 91E2 y un tren de bits de transparencia codificados 92E2 correspondientes al bloque E2 y un tren de bits de forma codificados 91E3 y un tren de bits de transparencia codificados 92E3 correspondientes al bloque E3.
Además, como se muestra en la Figura 18(b), los trenes de bits de forma codificados 91E1, 91E2 y 91E3 comprenden datos codificados en longitud variable 904, 909 y 914 correspondientes a vectores de movimiento de forma (en la Figura, indicados simplemente como MV de forma), y datos codificados en longitud variable 905, 910 y 915 correspondientes a señales de forma binarias (señales de transparencia binarias), indicando cada señal si los pixeles del bloque están situados dentro o fuera del objeto (en la Figura, datos de forma), respectivamente.
Los trenes de bits de transparencia codificados 92E1, 92E2 y 92E3 comprenden datos codificados de 5 bits 906, 911 y 916 correspondientes a escalas de cuantificación (en la Figura, escala de cuantificación); datos codificados en longitud variable 907, 912 y 917 correspondientes a vectores de movimiento de transparencia (en la Figura, MV de transparencia) y datos codificados en longitud variable 908, 913 y 918 correspondientes a señales cuantificadas obtenidas efectuando la DCT y la cuantificación de la señal de transparencia de varios valores (en la Figura, coeficientes DCT de transparencia), respectivamente.
La señal sincrónica 901 es una señal que indica la cabecera de la señal de transparencia codificada correspondiente a un objeto y es una señal codificada única. El identificador de imagen (SID) 3902 es una señal que indica de cuál de los cinco tipos de señales imagen codificadas citados anteriormente es la señal imagen codificada, es decir, es una señal que determina la clase de trenes de bits incluidos en la señal imagen codificada. Cuando el valor del identificador de imagen (SID) es 10, el identificador indica que tanto los trenes de bits de forma codificados como los trenes de bits de textura codificados están presentes, como datos de pantalla, en la señal imagen codificada. Cuando SID = 010, el identificador de imagen indica que sólo están presentes los trenes de bits de forma codificados en la señal codificada. Cuando SID = 00, el identificador de imagen indica que sólo están presentes los trenes de bits de textura codificados en la señal codificada. Cuando SID es 11, el identificador de imagen indica que los trenes de bits de forma codificados, los trenes de bits de textura codificados y los trenes de bits de transparencia codificados están presentes en la señal codificada. Además, cuando SID = 011, el identificador de imagen indica que los trenes de bits de forma codificados y los trenes de bits de transparencia codificados están presentes en la señal codificada.
El encabezamiento 903 incluye información relativa a, por ejemplo, la hora a la que se muestra la imagen del correspondiente objeto, el atributo de la imagen y la modalidad de predicción para la codificación. Sin embargo, estos datos no guardan relación alguna con la presente invención y, por lo tanto, no es necesario describirlos de forma detallada.
El MV de forma son los datos codificados de un vector de movimiento que muestra el movimiento de una imagen dentro de un bloque entre la trama presente y la trama anterior, y se utiliza para la predicción de la señal de forma de un bloque concreto de la trama presente a partir de la señal de forma del correspondiente bloque de la trama anterior. Además, los datos de forma se obtienen efectuando la codificación aritmética de una señal de forma, y la escala de cuantificación es un parámetro para efectuar la cuantificación inversa de los coeficientes DCT obtenidos efectuando la DCT y la cuantificación de una señal de transparencia de varios valores. El MV de transparencia es una señal codificada de un vector de movimiento de transparencia que muestra el movimiento de una imagen dentro de un bloque entre la trama presente y la trama anterior, y se utiliza para la predicción de la señal de transparencia de varios valores de la trama presente a partir de la señal de transparencia de varios valores de la trama anterior. Además, los coeficientes DCT de transparencia se obtienen efectuando la codificación de longitud variable de la señal cuantificada de la señal de transparencia de varios valores.
En la señal de transparencia codificada 3900, en realidad, se disponen diversos tipos de información de márgenes (datos) antes de los coeficientes DCT de transparencia, aunque estos datos no se muestran en la Figura. Dichos datos de márgenes a veces requieren un gran número de bits.
A continuación, se describe el funcionamiento y el efecto.
En la décima forma de realización construida de esta forma, #las cinco señales imagen codificadas que tienen diferentes estructuras de datos, es decir, la primera señal de forma arbitraria codificada 3500, la señal binaria codificada 3600, la señal rectangular codificada 3700, la segunda señal de forma codificada arbitraria 3800 y la señal de transparencia codificada 3900, incluyen los identificadores de imagen 3502, 3602, 3702, 3802 y 3902 para identificar estas señales codificadas, respectivamente. Por lo tanto, estas cinco señales codificadas pueden ser identificadas en el sector de decodificación en relación con los identificadores de imagen.
Para concretar, aunque un aparato de decodificación de imágenes adaptado a MPEG4 y destinado a decodificar la señal de forma arbitraria codificada mencionada anteriormente reciba la señal binaria codificada y la señal rectangular codificada, aparte de la primera y la segunda señales de forma arbitraria codificadas y la señal de transparencia de forma arbitraria, los identificadores de imagen permiten al aparato decodificar correctamente la señal binaria codificada y la señal rectangular codificada. Por lo tanto, es posible evitar que se lleve a cabo la decodificación adaptada a MPEG4 de la señal binaria codificada y la señal rectangular codificada y, entonces, la operación de decodificación se interrumpe.
Aunque en esta décima forma de realización las respectivas señales codificadas que tiene diferentes estructuras de datos se obtienen mediante codificación predictiva intertrama, estas señales codificadas pueden obtenerse mediante codificación intratrama.
Además, en las respectivas señales codificadas empleadas en esta décima forma de realización, se dispone por lo menos el tren de bits de forma codificados o el tren de bits de textura codificados o el tren de bits de transparencia codificados para cada bloque. Sin embargo, en cada señal codificada, pueden disponerse trenes de bits codificados determinados para cada trama.
Asimismo, en la estructura de datos de la segunda señal de forma arbitraria codificada 3800 (señal codificada de la señal imagen de forma arbitraria con información de transparencia) mostrada en la Figura 18(a), cada uno de los trenes de bits de transparencia codificados 83D incluye un MV de transparencia y una escala de cuantificación, como en la octava forma de realización de la presente invención. Sin embargo, no siempre es necesario que el tren de bits de transparencia codificados 83D de la segunda señal de forma arbitraria codificada 3800 tenga el MV de transparencia y la escala de cuantificación, y la decodificación de los coeficientes DCT de transparencia puede llevarse a cabo mediante el MV de textura y la escala de cuantificación del tren de bits de textura codificados 82D.
Forma de realización 11
La Figura 19 es un diagrama de bloques que ilustra un aparato de decodificación de imágenes según una undécima forma de realización de la presente invención. En la Figura 11, el número de referencia 100g designa un aparato de decodificación de imágenes que lleva a cabo la decodificación de datos codificados que tienen la estructura de datos para la transmisión de imágenes según la décima forma de realización. El aparato de decodificación de imágenes 100g está destinado a llevar a cabo el procedimiento de decodificación adecuado para la estructura de datos de la señal codificada recibida como datos codificados.
De forma más concreta, el aparato 100g funciona de la forma que se describe a continuación. Cuando el aparato 100g recibe la señal binaria codificada (E2) 3600 mostrada en la Figura 17(b) como datos codificados Eo, genera una señal binaria decodificada D2 como datos de imagen decodificados Dsyn. Cuando el aparato 100g recibe la primera señal de forma arbitraria codificada (Ep) 3500 mostrada en la Figura 17(a) como datos codificados Eo, genera una señal de forma arbitraria decodificada Dp como datos de imagen decodificados Dsyn para cada objeto. Cuando el aparato 100g recibe la señal rectangular codificada (Et) 3700 mostrada en la Figura 17(c) como datos codificados Eo, genera una señal rectangular decodificada Dt como datos de imagen decodificados Dsyn. Cuando el aparato 100g recibe la segunda señal de forma arbitraria codificada (Ex) 3800 mostrada en la Figura 18(a) como datos codificados Eo, genera una señal de forma arbitraria decodificada Dx con información de transparencia como datos de imagen decodificados Dsyn, para cada objeto. Cuando el aparato 100g recibe la señal de transparencia codificada (Ep) 3900 mostrada en la Figura 18(b), genera una señal de transparencia decodificada Dg como datos de imagen decodificados Dsyn para cada objeto.
A continuación, se describirá con detalle la estructura del aparato de decodificación de imágenes 100g.
El aparato 100g comprende un analizador de datos 160g que analiza los datos codificados Eo que entran en el terminal de entrada 160a y genera una señal de control de conmutador SWg según el resultado del análisis, una unidad de decodificación de forma (primeros medios de decodificación) 170 que efectúa la decodificación aritmética de los datos de forma (señal de forma codificada), una unidad de decodificación de textura (segundos medios de decodificación) 180f que efectúa la decodificación que incluye DCT inversa de los coeficientes DCT de textura Ept y los coeficientes DCT de transparencia Egt, un conmutador 101g que transmite la señal codificada analizada y generada por el analizador de datos 160g a la unidad de decodificación 170 ó 180f, según la señal de control del conmutador, y un banco de memoria de trama 102f que almacena una señal de predicción de forma, una señal de predicción de textura y una señal de predicción de transparencia.
El analizador de datos 160g analiza la señal codificada de entrada para examinar el identificador de imagen de 2 bits que está situado después de la señal sincrónica de 32 bits en la cabecera (es decir, cualquiera de los identificadores de imagen 3502, 3702 y 3802 de las señales codificadas mostradas en las Figuras 17(a), 17(c) y 18(a), respectivamente) y controla el conmutador 101g según el valor establecido del identificador de imagen (SID).
Cuando el valor establecido del identificador de imagen (SID) es 10, el conmutador 101g es controlado mediante la señal de control de conmutador SWg para que los trenes de bits de forma codificados de la señal codificada de entrada entren en la unidad de decodificación de forma 170 y los trenes de bits de textura codificados de la señal codificada entren en la unidad de decodificación de textura 180f. Cuando SID = 010, el conmutador 101g es controlado mediante la señal de control de conmutador SWg para que los datos codificados de entrada entren en la unidad de decodificación de forma 170. Cuando SID = 00, el conmutador 101g es controlado mediante la señal de control de conmutador SWg para que los trenes de bits de textura codificados de la señal codificada de entrada entren en los medios de decodificación de textura 180f. Cuando SID = 11, el conmutador 101g es controlado mediante la señal de control de conmutador SWg para que los trenes de bits de forma codificados de la señal codificada de entrada entren en la unidad de decodificación de forma 170, y los trenes de bits de textura codificados y los trenes de bits de transparencia codificados entren en la unidad de decodificación de textura 180f. Cuando SID = 011, el conmutador 101g es controlado mediante la señal de control de conmutador SWg para que los trenes de bits de forma codificados de la señal codificada de entrada entren en la unidad de decodificación de forma 170 y los trenes de bits de transparencia entren en la unidad de decodificación de textura 180f.
Al igual que el analizador de datos 160 según la tercera forma de realización mostrada en la Figura 7(b), el analizador de datos 160g comprende una unidad de almacenamiento de tabla 162, un comparador 161 y un circuito de control de conmutador 163. En esta undécima forma de realización, el comparador 161 compara el tren de bits de la señal codificada de entrada con el tren de bits de la tabla de referencia de decodificación almacenada en la unidad de almacenamiento de tabla 162, e identifica el identificador de imagen, el tren de bits de forma codificados, el tren de bits de textura codificados y el tren de bits de transparencia codificados que están incluidos en los datos codificados. Según el resultado de la identificación, el comparador 161 controla el conmutador 101g mediante la señal de control de conmutador SWg.
El aparato de decodificación de imágenes 100g incluye además un sintetizador 190g que sintetiza la salida de la unidad de decodificación 180f (tanto la señal de textura reproducida Dpt como la señal de transparencia reproducida Dpg, o sólo la señal de textura reproducida Dpt o la señal de transparencia reproducida Dgt) y la salida de la unidad de decodificación 170 (la señal de forma reproducida Dk correspondiente a la salida de la unidad de decodificación 180f) con datos de la imagen deseada, y transmite datos de imagen sintetizada Dsyn que incluyen la señal de forma arbitraria reproducida Dx con información de transparencia o la señal de forma arbitraria reproducida Dp o la señal de transparencia reproducida Dg a la unidad de presentación visual 104. Aunque el sintetizador 190g según la undécima forma de realización transmite la señal binaria reproducida D2 de la unidad de decodificación 170 o la señal rectangular reproducida Dt de la unidad de decodificación 180f directamente a la unidad de presentación visual 104, la señal D2 o Dt puede sintetizarse con otra señal imagen de forma arbitraria en el sintetizador 190g. Aunque la señal transmitida por el sintetizador 190g entra en la unidad de presentación visual 104, también puede entrar en un aparato de salida de información como, por ejemplo, una impresora (no mostrada). Los demás componentes son idénticos a los descritos en la novena forma de realización.
En esta undécima forma de realización, en relación con los pixeles en los que la señal de forma reproducida es cero, los valores de píxel de la señal de textura reproducida son sustituidos por valores de píxel de una imagen determinada. La imagen determinada es una imagen preparada de antemano en el sector de recepción o una imagen reproducida por otro aparato de decodificación de imágenes.
A continuación, se describirá el funcionamiento del aparato de decodificación de imágenes 100g según la undécima forma de realización.
La Figura 20 es un diagrama de flujo del procedimiento de decodificación efectuado por el aparato de decodificación de imágenes 100g. Cuando una señal codificada que tiene la estructura de datos mostrada en cualquiera de las Figuras 17(a), 17(b), 17(c), 18(a) y 18(b) entra en el aparato de decodificación de imágenes 100g, el analizador de datos 160g analiza el código de 2 bits situado después de la señal sincrónica de 32 bits en la señal imagen codificada, y decide si este código de 2 bits es o no 01 (etapa Sg1). Cuando el código de 2 bits no es 01, se decide además si el código de 2 bits es o no, igual que el valor del identificador de imagen, "SID = 00 ó 11" (etapa Sg2).
Cuando el resultado de la decisión en la etapa Sg2 es SID = 00 ó 11, se decide si SID = 00 o no (etapa Sg3). Cuando el resultado de la decisión en la etapa Sg3 es SID = 00, debido a que la señal imagen codificada de entrada Eo es la señal rectangular codificada (señal de valor de píxel codificada) Et, el analizador de datos 160g controla el conmutador 101g mediante la señal de control de conmutador SWg para que la señal codificada entre siempre en la unidad de decodificación de textura 180f. En consecuencia, en la unidad de decodificación de textura 180f, se decodifican (etapa Sg4) los trenes de bits de textura codificados (trenes de bits de valor de píxel codificados) de la señal rectangular codificada. El procedimiento de decodificación de la etapa Sg4 es idéntico al procedimiento de decodificación de la etapa Se2 según la séptima forma de realización. A continuación, la señal rectangular decodificada Dt se envía a través del sintetizador 190g a la unidad de presentación visual 104 para ser mostrada como una imagen (etapa Sg18). En el sintetizador 190g, la señal rectangular decodificada Dt puede sintetizarse con otra señal imagen de forma arbitraria.
Seguidamente, se decide si la señal rectangular codificada Et se compone de datos del último bloque de la última trama (etapa Sg19). Cuando la señal rectangular codificada no se compone de datos del último bloque de la última trama, entonces se somete la señal rectangular codificada Et correspondiente al siguiente bloque a las etapas Sg1\simSg4, Sg18 y Sg19. Por el contrario, cuando la señal rectangular codificada se compone de datos del último bloque de la última trama, la decodificación de la señal rectangular codificada finaliza.
Por otra parte, cuando el resultado de la decisión en la etapa Sg3 es SID = 11, la señal imagen codificada de entrada es la segunda señal de forma arbitraria codificada que incluye, como información de imagen, los trenes de bits de forma codificados, los trenes de bits de textura codificados y los trenes de bits de transparencia codificados. Por consiguiente, el analizador de datos 160g controla el conmutador 101g mediante la señal de control de conmutador SWg para que el tren de bits de forma codificados correspondiente a cada bloque de la segunda señal de forma arbitraria codificada entre en la unidad de decodificación de forma 170, y el tren de bits de textura codificados y el tren de bits de transparencia codificados correspondientes al bloque entren en la unidad de decodificación de textura 180f. En consecuencia, en la segunda señal de forma arbitraria codificada, el tren de bits de forma codificados se separa del tren de bits de textura codificados y el tren de bits de transparencia codificados (etapa Sg5), y el tren de bits de forma separado se decodifica en la unidad de decodificación de forma 170 (etapa Sg6), mientras que el tren de bits de textura y el tren de bits de transparencia separados se decodifican en la unidad de decodificación de textura 180f (etapas Sg7 y Sg8). Los procedimientos de las etapas Sg5\simSg8 son idénticos a los de las etapas Sf4\simSf7 según la novena forma de realización. La señal de forma decodificada Dxk, la señal de textura decodificada Dxt y la señal de transparencia decodificada Dgt se sintetizan en el sintetizador 190g, y la segunda señal de forma arbitraria decodificada Dx, al igual que la señal sintetizada Dsyn, entra en la unidad de presentación visual 104 y se muestra como una imagen (etapa Sg18).
A continuación, se decide si la segunda señal de forma arbitraria codificada Ex se compone de datos del último bloque de la última trama (etapa Sg19). Cuando dicha señal no se compone de datos del último bloque de la última trama, entonces se somete la segunda señal de forma arbitraria codificada Ex correspondiente al siguiente bloque a las etapas Sg1\simSg3, Sg5\simSg8, Sg18 y Sg19. Por el contrario, cuando dicha señal se compone de datos del último bloque de la última trama, la decodificación de la segunda señal de forma arbitraria codificada finaliza.
Cuando en la etapa Sg2 se decide que SID = 10, la señal imagen codificada de entrada Eo es la primera señal de forma arbitraria codificada Ep que incluye, como información de imagen, los trenes de bits de forma codificados y los trenes de bits de textura codificados. Por lo tanto, el analizador de datos 160g controla el controlador 101g mediante la señal de control de conmutador SWg para que el tren de bits de forma codificados correspondiente a cada bloque de la señal de forma arbitraria codificada entre en la unidad de decodificación de forma 170 y el tren de bits de textura codificados correspondiente al bloque entre en la unidad de decodificación de textura 180f. En consecuencia, en la señal de forma arbitraria codificada, el tren de bits de forma codificados y el tren de bits de textura codificados se separan uno del otro (etapa Sg9), y el tren de bits de forma separado se decodifica en la unidad de decodificación de forma 170 (etapa Sg10), mientras que el tren de bits de textura separado se decodifica en la unidad de decodificación de textura 180f (etapa Sg11). Los procedimientos de decodificación de las etapas Sg9\simSg11 son idénticos a los de las etapas Sf10\simSf12 según la novena forma de realización.
La señal de forma decodificada Dpk y la señal de textura decodificada Dpt son sintetizadas en el sintetizador 190g, y la primera señal de forma arbitraria decodificada Dp, al igual que la señal sintetizada Dsyn, entra en la unidad de presentación visual 104 y se muestra como una imagen (etapa Sg18).
A continuación, se decide si la primera señal de forma arbitraria codificada Ep se compone de datos del último bloque de la última trama (etapa Sg19). Cuando dicha señal no se compone de datos del último bloque de la última trama, entonces se somete la primera señal de forma arbitraria codificada Ep correspondiente al siguiente bloque a las etapas Sg1, Sg2, Sg9\simSg11, Sg18 y Sg19. Por el contrario, cuando dicha señal se compone de datos del último bloque de la última trama, la decodificación de la primera señal de forma arbitraria finaliza.
Además, cuando el resultado de la decisión de la etapa Sg1 es que el código de 2 bits situado después de la señal sincrónica es 01, en la etapa Sg12 se decide si el valor del identificador de imagen (SID) es o no 010. Cuando SID = 010, debido a que la señal imagen codificada de entrada Eo es la señal binaria codificada E2 que incluye sólo los trenes de bits de forma codificados como información de imagen, el analizador de datos 160g controla el conmutador 101g mediante la señal de control de conmutador SWg para que el tren de bits de forma codificados correspondiente a cada bloque de la señal binaria codificada entre siempre en la unidad de decodificación de forma 170. En consecuencia, en la unidad de decodificación de forma 170, se decodifican (etapa Sg13) los trenes de bits de forma codificados de la señal binaria codificada. El procedimiento de decodificación de la etapa Sg13 es idéntico al procedimiento de decodificación de la etapa Sb2 según la tercera forma de realización. A continuación, la señal binaria decodificada D2 se envía a través del sintetizador 190g a la unidad de presentación visual 104 para ser mostrada (etapa Sg18). En el sintetizador 190g, la señal binaria decodificada D2 puede sintetizarse con otra señal imagen de forma arbitraria.
Seguidamente, se decide si la señal binaria codificada se compone de datos del último bloque de la última trama (etapa Sg19). Cuando dicha señal no se compone de datos del último bloque de la última trama, entonces se somete la señal binaria codificada correspondiente al siguiente bloque a las etapas Sg1, Sg12, Sg13, Sg18 y Sg19. Por el contrario, cuando dicha señal se compone de datos del último bloque de la última trama, la decodificación de la señal binaria codificada finaliza.
Por otra parte, cuando el resultado de la decisión en la etapa Sg12 es que SID no es 010, en la etapa Sg14 se decide si SID es o no 011. Cuando SID no es 011, el procedimiento de decodificación efectuado por el aparato de decodificación de imágenes 100g vuelve a la etapa Sg1.
Cuando el resultado de la decisión en la etapa Sg14 es SID = 011, debido a que la señal imagen codificada de entrada Eo incluye, como información de imagen, los trenes de bits de forma codificados Egk y los trenes de bits de transparencia codificados Egt, el analizador de datos 160g controla el conmutador 101g mediante la señal de control de conmutador SWg, para que el tren de bits de forma codificados Egk correspondiente a cada bloque de la señal de forma arbitraria codificada entre en la unidad de decodificación de forma 170 y el tren de bits de transparencia codificados Egt correspondiente al bloque entre en la unidad de decodificación de textura 180f. En consecuencia, en la señal de transparencia codificada, el tren de bits de forma codificados Egk y el tren de bits de textura codificados Egt se separan uno del otro (etapa Sg15), y el tren de bits de forma separado Egk se decodifica en la unidad de decodificación de forma 170 (etapa Sg16), mientras que el tren de bits de transparencia separado Egt se decodifica en la unidad de decodificación de textura 180f (etapa Sg17).
Es decir, el tren de bits de forma codificados Egk se decodifica en la unidad de decodificación de forma 170, al igual que el tren de bits de forma codificados E2k de la señal imagen binaria. Una vez finalizada la decodificación del tren de bits de forma codificados Egk correspondiente a un bloque, el decodificador aritmético 171 detecta el final del tren de bits de forma codificados Egk correspondiente a este bloque y transmite una señal de detección de final Te al analizador de datos 160g. Al recibir la señal de detección de final Te, el analizador de datos 160g controla el conmutador 101g mediante la señal de control de conmutador SWb para que la señal imagen codificada de entrada entre en la unidad de decodificación de textura 180f.
En consecuencia, el tren de bits de transparencia codificados Egt se envía desde el analizador de datos 160g a la unidad de decodificación de textura 180f. En la unidad de decodificación 180f, la escala de cuantificación y los coeficientes DCT de cada tren de bits entran en el cuantificador inverso 181f, y se efectúa la cuantificación inversa de los coeficientes DCT. A continuación, el transformador inverso de coseno 182f efectúa la transformación inversa de coseno de la señal sometida a cuantificación inversa Diq.
Mientras tanto, el vector de movimiento MV de transparencia entra en el compensador de movimiento de textura 184f. El compensador 184f genera una dirección para obtener una señal de predicción de transparencia según el vector de movimiento MV de transparencia y obtiene la señal de predicción de textura Emg del banco de memoria de trama 102f, mediante la dirección.
El sumador 183 lleva a cabo la suma de la salida Didct del transformador inverso de coseno 182f y la señal de predicción de transparencia Emg, y genera la señal de transparencia decodificada Dgt. La señal de transparencia decodificada Dgt entra en el banco de memoria de trama 102f y el sintetizador 190g. El sintetizador 190g sintetiza la señal de transparencia reproducida Dgt y la correspondiente señal de forma reproducida Dgk con una imagen deseada para generar datos de imagen sintetizada Dsyn. Los datos de imagen sintetizada Dsyn entran en la unidad de presentación visual 104 para ser mostrados como una imagen (etapa Sg18). Una vez finalizada la decodificación del tren de bits de transparencia codificados, el analizador de datos 160g detecta el final del tren de bits de transparencia codificados y controla el conmutador 101f mediante la señal de control de conmutador SWg para que la señal imagen codificada de entrada entre en la unidad de decodificación de forma 170.
A continuación, se decide si la señal codificada de entrada se compone de datos del último bloque de la última trama (etapa Sg19). Cuando dicha señal no se compone de datos del último bloque de la última trama, entonces se somete la señal codificada de entrada correspondiente al siguiente bloque a las etapas Sg1, Sg12 y Sg14\simSg19. Por el contrario, cuando dicha señal se compone de datos del último bloque de la última trama, la decodificación de la señal codificada de entrada finaliza.
En esta undécima forma de realización, en relación con los pixeles en los que la señal de forma reproducida es cero, los valores de píxel de la primera y la segunda señal de forma arbitraria reproducida y la señal de transparencia reproducida son sustituidos por los valores de píxel de una imagen determinada. La imagen determinada es una imagen preparada de antemano en el sector de recepción o una imagen reproducida por otro aparato de decodificación de imágenes.
Como se ha descrito anteriormente, según la undécima forma de realización de la presente invención, el aparato de decodificación de imágenes 100g incluye el analizador de datos 160g que analiza los datos codificados de entrada. El analizador de datos 160g detecta un identificador de imagen que muestra cuál de las señales codificadas es la señal imagen codificada de entrada, la señal binaria codificada E2, la primera y la segunda señales de forma arbitraria codificadas Ep y Ex, la señal rectangular codificada Et o la señal de transparencia codificada Eg y, según el valor del identificador de imagen, el analizador 160g controla el conmutador 101g para que la señal codificada de entrada entre como proceda en la unidad de decodificación de forma 170 o en la unidad de decodificación de textura 180f. Por lo tanto, las cinco señales imagen codificadas mencionadas anteriormente con diferentes estructuras de datos pueden decodificarse mediante procedimientos de decodificación correspondientes a un solo procedimiento de codificación.
Además, en esta undécima forma de realización, el tren de bits de textura codificados y el tren de bits de transparencia codificados se decodifican mediante el mismo procedimiento de decodificación en la unidad de decodificación de textura 180f. No obstante, el tren de bits de transparencia codificados puede decodificarse mediante un procedimiento de decodificación diferente al del tren de bits de textura codificados descrito para la novena forma de realización.
Por otra parte, en esta undécima forma de realización, se ha hecho énfasis en el aparato de decodificación de imágenes 100g que identifica las señales codificadas que tienen la estructura de datos descrita para la décima forma de realización, es decir, la primera y la segunda señales de forma arbitraria codificadas, la señal binaria codificada, la señal de transparencia codificada y la señal rectangular codificada, mediante los identificadores de imagen, y lleva a cabo procedimientos de decodificación según las respectivas estructuras de datos. Sin embargo, cuando la unidad de entrada de imágenes 110 del aparato de codificación de imágenes 100a según la segunda forma de realización mostrada en la Figura 3 está destinada a identificar una señal imagen de forma arbitraria, una señal imagen binaria, una señal imagen rectangular, una señal de transparencia de forma arbitraria y una señal imagen de forma arbitraria con información de transparencia, es posible ejecutar un aparato de codificación de imágenes que lleve a cabo la codificación de estas señales imagen con identificadores de imagen para identificar las señales codificadas correspondientes a estas señales imagen.
Si se registra un programa de codificación o decodificación para ejecutar cualquiera de los aparatos de codificación de imágenes, aparatos de decodificación de imágenes, procedimientos de codificación de imágenes y procedimientos de decodificación de imágenes citados anteriormente en medios de almacenamiento de datos (p.ej., un disquete) el procedimiento de procesamiento de imágenes según cualquiera de las formas de realización mencionadas anteriormente puede ser ejecutado con facilidad en un sistema informático independiente.
Las Figuras 21(a) a 21(c) son diagramas que ilustran cómo ejecuta un sistema informático, mediante un disquete que contiene el programa de codificación o decodificación, el procedimiento de codificación de imágenes según la segunda forma de realización o el procedimiento de decodificación de imágenes según la tercera, la cuarta, la quinta, la séptima, la novena o la undécima forma de realización.
La Figura 21(a) muestra una vista frontal de un disquete FD, una vista en sección transversal del mismo y el cuerpo del disquete D. La Figura 21(b) muestra un ejemplo de formato físico para el cuerpo del disquete D.
El cuerpo del disquete D está protegido por una funda FC, constituyendo globalmente el disquete FD. Sobre la superficie del cuerpo del disco D, se han creado una pluralidad de pistas Tr que se disponen concéntricamente de fuera hacia dentro. Cada pista está dividida en 16 sectores angulares. Por lo tanto, en el disquete FD que contiene el programa mencionado anteriormente, los datos del programa están registrados en sectores asignados del cuerpo del disquete D.
La Figura 21(c) muestra la estructura para registrar el programa en el disquete FD y para llevar a cabo el procesamiento de imágenes mediante el programa registrado en el disquete FD.
Para concretar, cuando el programa se registra en el disquete FD, los datos del programa se graban en el disquete FD desde el sistema informático Cs a través de la unidad de disquete FDD. Cuando el aparato de codificación de imágenes o el aparato de decodificación de imágenes mencionados anteriormente se instalan en el sistema informático Cs a partir del programa registrado en el disquete FD, la unidad de disquete FDD lee el programa del disquete FD y luego lo copia en el sistema informático Cs.
Aunque en la descripción anterior se emplea un disquete como medios de almacenamiento de datos, también puede emplearse un disco óptico. Asimismo, en este caso, la codificación o la decodificación de imágenes pueden llevarse a cabo mediante software, de forma parecida a cómo se hace con el disquete. Los medios de almacenamiento no están limitados al disquete y el disco óptico, sino que pueden ser cualquier medio capaz de contener el programa como, por ejemplo, una tarjeta IC o un cartucho ROM.
Además, también puede darse el caso en que señales imagen codificadas que tienen diferentes estructuras de datos como, por ejemplo, una señal binaria codificada, una señal rectangular codificada, una primera y una segunda señales de forma arbitraria codificadas y una señal de transparencia codificada, se almacenen en medios de almacenamiento de datos como, por ejemplo, un disco óptico.
Si se supone que las señales imagen codificadas que tienen estructuras de datos diferentes y están almacenadas en medios de almacenamiento de datos son señales imagen codificadas que tienen estructuras de datos con identificadores de imagen según una cualquiera de las formas de realización primera, sexta, octava y décima, cuando estas señales imagen codificadas se lean en los medios y se decodifiquen, las respectivas señales codificadas podrán ser determinadas con los identificadores y ser adaptativamente decodificadas en las estructuras de datos de las señales codificadas mediante un procedimiento de decodificación de imágenes o un aparato de decodificación de imágenes correspondiente a un solo procedimiento de codificación. Por lo tanto, podrán decodificarse señales imagen codificadas que tienen estructuras diferentes como, por ejemplo, una señal binaria codificada y una señal de forma arbitraria codificada. En este caso, en relación con la señal binaria codificada, al crearse la señal binaria puede prescindirse de la adición de una señal de textura codificada ficticia, evitándose casi por completo el aumento indeseado del número de bits codificados.

Claims (6)

1. Procedimiento de decodificación de imágenes, que comprende las etapas siguientes:
recibir un tren de bits codificados que comprende un identificador de imagen y una señal imagen codificada obtenidos por medio de la codificación de una señal imagen, identificando el identificador de imagen una estructura de datos de la señal imagen codificada;
decodificar unos datos de señal de forma codificados de la señal imagen codificada, obteniéndose los datos de señal de forma codificados por medio de la codificación de una señal de forma que indica si cada píxel está situado dentro o fuera de un objeto de la señal imagen; y
decodificar unos datos de señal de valor de píxel codificados de la señal imagen codificada, obteniéndose los datos de señal de valor de píxel codificados por medio de la codificación de una señal de valor de píxel que indica un valor de píxel de un píxel;
caracterizado porque
en el caso en que el identificador de imagen indique que la señal imagen codificada comprende solamente los datos de señal de forma codificados, solamente se lleva a cabo la etapa de decodificar de los datos de señal de forma codificados;
en el caso en que el identificador de imagen indique que la señal imagen codificada comprende solamente los datos de señal de valor de píxel codificados, solamente se lleva a cabo la etapa de decodificar los datos de señal de valor de píxel codificados; y
en el caso en que el identificador de imagen indique que la señal imagen codificada comprende los datos de señal de forma codificados y los datos de señal de valor de píxel codificados, se llevan a cabo la etapa de decodificar los datos de señal de forma codificados y la etapa de decodificar los datos de señal de valor de píxel codificados.
2. Procedimiento de decodificación de imágenes según la reivindicación 1, que además comprende la etapa de decodificar los datos de señal de transparencia de varios valores codificados de la señal imagen codificada, obteniéndose los datos de señal de transparencia de varios valores codificados por medio de la codificación de una señal de transparencia de varios valores; en el que
en el caso en que el identificador de imágenes indique que la señal imagen codificada comprende los datos de señal de forma codificados, los datos de señal de valor de píxel codificados y los datos de señal de transparencia de varios valores codificados, se llevan a cabo la etapa de decodificar los datos de señal de forma codificados, la etapa de decodificar los datos de señal de valor de píxel codificados y la etapa de decodificar los datos de señal de transparencia de varios valores codificados.
3. Procedimiento de decodificación de imágenes según la reivindicación 1, en el que la señal de forma es una señal de valor binario y la señal de valor de píxel es una señal de varios valores.
4. Aparato de decodificación de imágenes, que comprende:
unos medios de recepción para recibir un tren de bits codificados que comprende un identificador de imagen y una señal imagen codificada obtenidos por medio de la codificación de una señal imagen, identificando el identificador de imagen una estructura de datos de la señal imagen codificada;
unos medios de decodificación para decodificar unos datos de señal de forma codificados de la señal imagen codificada, obteniéndose los datos de señal de forma codificados por medio de la codificación de una señal de forma que indica si cada píxel está situado dentro o fuera de un objeto de la señal imagen; y
unos medios de decodificación para decodificar unos datos de señal de valor de píxel codificados de la señal imagen codificada, obteniéndose los datos de señal de valor de píxel codificados por medio de la codificación de una señal de valor de píxel que indica un valor de píxel de un píxel;
caracterizado porque
en el caso en que el identificador de imagen indique que la señal imagen codificada comprende solamente los datos de señal de forma codificados, solamente los medios de decodificación para decodificar los datos de señal de forma codificados realizan la decodificación de los datos de señal de forma codificados;
en el caso en que el identificador de imagen indique que la señal imagen codificada comprende solamente los datos de señal de valor de píxel codificados, solamente los medios de decodificación para decodificar los datos de señal de valor de píxel realizan la decodificación de los datos de señal de valor de píxel codificados; y
en el caso en que el identificador de imagen indique que la señal imagen codificada comprende los datos de señal de forma codificados y los datos de señal de valor de píxel codificados, los medios de decodificación para decodificar los datos de señal de forma codificados y los medios de decodificación para decodificar los datos de señal de valor de píxel codificados realizan la decodificación de los datos de señal de forma codificados y de los datos de señal de valor de píxel codificados.
5. Aparato de decodificación de imágenes según la reivindicación 4, que comprende además unos medios de decodificación para decodificar unos datos de señal de transparencia de varios valores codificados de la señal imagen codificada, obteniéndose los datos de señal de transparencia de varios valores codificados por medio de la codificación de una señal de transparencia de varios valores; en el que
en el caso en que el identificador de imagen indique que la señal imagen codificada comprende los datos de señal de forma codificados, los datos de señal de valor de píxel codificados y los datos de señal de transparencia de varios valores codificados, se realiza la decodificación de los datos de señal de forma codificados, de los datos de señal de valor de píxel codificados y de los datos de señal de transparencia de varios valores codificados por los medios de decodificación para decodificar los datos de señal de forma codificados, los medios de decodificación para decodificar los datos de señal de valor de píxel codificados y los medios de decodificación para decodificar los datos de señal de transparencia de varios valores codificados.
6. Aparato de decodificación de imágenes según la reivindicación 4, en el que la señal de forma es una señal de valor binario y la señal de valor de píxel es una señal de varios valores.
ES00125952T 1997-07-10 1998-07-08 Procedimiento y aparato de decodificacion de imagenes. Expired - Lifetime ES2207455T3 (es)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP18554897 1997-07-10
JP18554897 1997-07-10
JP11552198A JP3191922B2 (ja) 1997-07-10 1998-04-24 画像復号化方法
JP11552198 1998-04-24

Publications (1)

Publication Number Publication Date
ES2207455T3 true ES2207455T3 (es) 2004-06-01

Family

ID=26454016

Family Applications (4)

Application Number Title Priority Date Filing Date
ES00125952T Expired - Lifetime ES2207455T3 (es) 1997-07-10 1998-07-08 Procedimiento y aparato de decodificacion de imagenes.
ES98112642T Expired - Lifetime ES2184177T3 (es) 1997-07-10 1998-07-08 Procedimiento de decodificacion de imagenes.
ES02007350T Expired - Lifetime ES2229000T3 (es) 1997-07-10 1998-07-08 Procedimiento y aparato de decodificacion de imagenes.
ES00125951T Expired - Lifetime ES2214213T3 (es) 1997-07-10 1998-07-08 Procedimiento y aparato de transmision de imagenes.

Family Applications After (3)

Application Number Title Priority Date Filing Date
ES98112642T Expired - Lifetime ES2184177T3 (es) 1997-07-10 1998-07-08 Procedimiento de decodificacion de imagenes.
ES02007350T Expired - Lifetime ES2229000T3 (es) 1997-07-10 1998-07-08 Procedimiento y aparato de decodificacion de imagenes.
ES00125951T Expired - Lifetime ES2214213T3 (es) 1997-07-10 1998-07-08 Procedimiento y aparato de transmision de imagenes.

Country Status (9)

Country Link
US (4) US6466697B1 (es)
EP (4) EP1087623B1 (es)
JP (1) JP3191922B2 (es)
KR (1) KR100312791B1 (es)
CN (3) CN1161967C (es)
DE (4) DE69808188T2 (es)
ES (4) ES2207455T3 (es)
MY (1) MY121290A (es)
TW (1) TW417388B (es)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE47908E1 (en) 1991-12-23 2020-03-17 Blanding Hovenweep, Llc Ergonomic man-machine interface incorporating adaptive pattern recognition based control system
US10361802B1 (en) 1999-02-01 2019-07-23 Blanding Hovenweep, Llc Adaptive pattern recognition based control system and method
US6850252B1 (en) 1999-10-05 2005-02-01 Steven M. Hoffberg Intelligent electronic appliance system and method
USRE46310E1 (en) 1991-12-23 2017-02-14 Blanding Hovenweep, Llc Ergonomic man-machine interface incorporating adaptive pattern recognition based control system
USRE48056E1 (en) 1991-12-23 2020-06-16 Blanding Hovenweep, Llc Ergonomic man-machine interface incorporating adaptive pattern recognition based control system
US5903454A (en) 1991-12-23 1999-05-11 Hoffberg; Linda Irene Human-factored interface corporating adaptive pattern recognition based controller apparatus
CN1243635A (zh) * 1997-01-10 2000-02-02 松下电器产业株式会社 图像处理方法、图像处理装置及数据记录媒体
JP3573759B2 (ja) * 1997-10-23 2004-10-06 三菱電機株式会社 画像復号化装置、画像符号化装置、画像通信システム、符号化ビットストリーム変換装置及び画像復号化方法
US6603883B1 (en) * 1998-09-08 2003-08-05 Canon Kabushiki Kaisha Image processing apparatus including an image data encoder having at least two scalability modes and method therefor
WO2000054512A1 (en) * 1999-03-05 2000-09-14 Kabushiki Kaisha Toshiba Method and apparatus for coding moving picture image
US7885340B2 (en) * 1999-04-27 2011-02-08 Realnetworks, Inc. System and method for generating multiple synchronized encoded representations of media data
US6766098B1 (en) * 1999-12-30 2004-07-20 Koninklijke Philip Electronics N.V. Method and apparatus for detecting fast motion scenes
FR2819604B3 (fr) * 2001-01-15 2003-03-14 Get Int Procede et equipement pour la gestion des interactions multimedias mono-ou multi-uitilisateurs entre des peripheriques de commande et des applications multimedias exploitant la norme mpeg-4
US7154906B2 (en) * 2001-01-30 2006-12-26 Canon Kabushiki Kaisha Image processing apparatus, image processing method, image processing program, and computer-readable storage medium storing image processing program code
US6662371B2 (en) 2001-03-07 2003-12-16 Jae Hoon Shin Reconfigurable eyewear apparatus for headwear visor
US7266150B2 (en) * 2001-07-11 2007-09-04 Dolby Laboratories, Inc. Interpolation of video compression frames
US20030151753A1 (en) * 2002-02-08 2003-08-14 Shipeng Li Methods and apparatuses for use in switching between streaming video bitstreams
US20030174142A1 (en) * 2002-03-13 2003-09-18 Lund Jon C. Method to produce textural gradations in vector and pixel based computer graphics applications using font based gradient characters
KR20040099371A (ko) * 2002-03-29 2004-11-26 코닌클리케 필립스 일렉트로닉스 엔.브이. 비디오 부호화 방법 및 대응하는 장치와 신호
US7120786B2 (en) * 2002-06-17 2006-10-10 Microsoft Corporation Booting from a compressed image
US20040034849A1 (en) * 2002-06-17 2004-02-19 Microsoft Corporation Volume image views and methods of creating volume images in which a file similar to a base file is stored as a patch of the base file
US7464176B2 (en) * 2002-06-17 2008-12-09 Microsoft Corporation Multicast system and method for deploying multiple images simultaneously
US7017144B2 (en) * 2002-06-17 2006-03-21 Microsoft Corporation Combined image views and method of creating images
KR100604032B1 (ko) * 2003-01-08 2006-07-24 엘지전자 주식회사 복수 코덱을 지원하는 장치와 방법
DE20301518U1 (de) * 2003-01-31 2003-06-18 TRW Occupant Restraint Systems GmbH & Co. KG, 73553 Alfdorf Gurtspule für einen Sicherheitsgurtaufroller
JP2006525722A (ja) * 2003-05-06 2006-11-09 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ビデオ符号化及び復号化方法、並びに対応する符号化及び復号化装置
CA2557533A1 (en) * 2004-02-27 2005-09-09 Td Vision Corporation S.A. De C.V. Method and system for digital coding 3d stereoscopic video images
WO2005083637A1 (es) * 2004-02-27 2005-09-09 Td Vision Corporation, S.A. De C.V. Método y sistema de decodificación digital de imágenes de video 3d estereoscópicas
US20060026181A1 (en) * 2004-05-28 2006-02-02 Jeff Glickman Image processing systems and methods with tag-based communications protocol
KR20050117826A (ko) * 2004-06-11 2005-12-15 삼성전자주식회사 디지털 오디오 방송에서 인터랙티브 정보를 포함하는슬라이드 쇼 제공방법, 처리장치 및 ｄａｂ 수신장치
JP2007195117A (ja) * 2006-01-23 2007-08-02 Toshiba Corp 動画像復号装置
AU2007244443A1 (en) * 2006-04-28 2007-11-08 Ntt Docomo, Inc. Image predictive coding device, image predictive coding method, image predictive coding program, image predictive decoding device, image predictive decoding method and image predictive decoding program
US8102913B2 (en) * 2006-12-22 2012-01-24 Sony Corporation DCT/Q/IQ/IDCT bypass algorithm in MPEG to AVC/H.264 transcoding
TWI349884B (en) 2007-11-14 2011-10-01 Pixart Imaging Inc Data encryption method implemented on a pattern displaying medium with at least two types of ink
CN102595107A (zh) * 2012-02-22 2012-07-18 南京迪威视讯技术有限公司 一种流媒体数据结构、解码方法及设备
JPWO2013129585A1 (ja) * 2012-02-29 2015-07-30 三菱電機株式会社 画像符号化装置、画像復号装置、画像符号化方法及び画像復号方法
JP6191160B2 (ja) * 2012-07-12 2017-09-06 ノーリツプレシジョン株式会社 画像処理プログラムおよび画像処理装置
US9582513B2 (en) 2013-12-08 2017-02-28 Microsoft Technology Licensing, Llc Accessing data in a compressed container through dynamic redirection
US9813620B2 (en) * 2014-03-31 2017-11-07 JVC Kenwood Corporation Image processing apparatus, image processing method, program, and camera
US10924784B2 (en) * 2016-08-30 2021-02-16 Sony Corporation Transmitting device, transmitting method, receiving device, and receiving method
CN107071514B (zh) * 2017-04-08 2018-11-06 腾讯科技（深圳）有限公司 一种图片文件处理方法及智能终端

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2109681C (en) * 1993-03-10 1998-08-25 Donald Edgar Blahut Method and apparatus for the coding and display of overlapping windows with transparency
US5608458A (en) 1994-10-13 1997-03-04 Lucent Technologies Inc. Method and apparatus for a region-based approach to coding a sequence of video images
KR100365555B1 (ko) * 1994-10-19 2003-08-27 마츠시타 덴끼 산교 가부시키가이샤 화상부호화/복호화장치
US6023301A (en) * 1995-07-14 2000-02-08 Sharp Kabushiki Kaisha Video coding device and video decoding device
US6148030A (en) * 1996-02-07 2000-11-14 Sharp Kabushiki Kaisha Motion picture coding and decoding apparatus
EP1120971B1 (en) * 1996-05-17 2003-09-03 Matsushita Electric Industrial Co., Ltd. Video coding method for coding shape and texture signals using different modes
KR100371130B1 (ko) * 1996-05-28 2003-02-07 마쯔시다덴기산교 가부시키가이샤 화상예측 복호화 장치 및 그 방법과 화상예측 부호화 장치및 그 방법
EP0831658A3 (en) * 1996-09-24 1999-09-15 Hyundai Electronics Industries Co., Ltd. Encoder/decoder for coding/decoding gray scale shape data and method thereof
US5748789A (en) * 1996-10-31 1998-05-05 Microsoft Corporation Transparent block skipping in object-based video coding systems
TW358296B (en) * 1996-11-12 1999-05-11 Matsushita Electric Ind Co Ltd Digital picture encoding method and digital picture encoding apparatus, digital picture decoding method and digital picture decoding apparatus, and data storage medium
JP3223962B2 (ja) * 1997-01-24 2001-10-29 松下電器産業株式会社 画像復号化方法
US6208693B1 (en) * 1997-02-14 2001-03-27 At&T Corp Chroma-key for efficient and low complexity shape representation of coded arbitrary video objects
US6078695A (en) * 1997-06-13 2000-06-20 Matsushita Electric Industrial Co., Ltd. Shape coding method and shape decoding method
JPH1169356A (ja) * 1997-08-25 1999-03-09 Mitsubishi Electric Corp 動画像符号化方式及び動画像復号方式
GB2333412B (en) * 1998-01-20 2002-05-15 Daewoo Electronics Co Ltd Context-based arithmetic encoding/decoding apparatus

Also Published As

Publication number Publication date
US20020054640A1 (en) 2002-05-09
EP1229739A3 (en) 2002-08-14
US6665445B1 (en) 2003-12-16
US6751357B2 (en) 2004-06-15
TW417388B (en) 2001-01-01
EP0891093B1 (en) 2002-09-25
DE69818523D1 (de) 2003-10-30
CN1312638A (zh) 2001-09-12
US6735344B2 (en) 2004-05-11
EP1087623B1 (en) 2004-02-25
CN1174629C (zh) 2004-11-03
ES2214213T3 (es) 2004-09-16
DE69822002T2 (de) 2004-12-23
KR19990013748A (ko) 1999-02-25
CN1213246A (zh) 1999-04-07
MY121290A (en) 2006-01-28
EP1087623A1 (en) 2001-03-28
CN1312639A (zh) 2001-09-12
JPH1188881A (ja) 1999-03-30
DE69808188T2 (de) 2003-04-30
ES2184177T3 (es) 2003-04-01
EP1087624A1 (en) 2001-03-28
ES2229000T3 (es) 2005-04-16
JP3191922B2 (ja) 2001-07-23
DE69808188D1 (de) 2002-10-31
DE69822002D1 (de) 2004-04-01
EP0891093A2 (en) 1999-01-13
CN1161967C (zh) 2004-08-11
US6466697B1 (en) 2002-10-15
US20010013952A1 (en) 2001-08-16
DE69827173T2 (de) 2005-10-20
KR100312791B1 (ko) 2001-12-12
EP1229739A2 (en) 2002-08-07
EP0891093A3 (en) 2000-10-04
CN1196318C (zh) 2005-04-06
EP1087624B1 (en) 2003-09-24
DE69818523T2 (de) 2004-08-05
EP1229739B1 (en) 2004-10-20
DE69827173D1 (de) 2004-11-25

Similar Documents

Publication Publication Date Title
ES2207455T3 (es) Procedimiento y aparato de decodificacion de imagenes.
US6567561B2 (en) Video coding and video decoding apparatus
ES2296415T3 (es) Codificacion eficaz de cabecero de macrobloque para video compresion.
US6330364B1 (en) Video coding and video decoding apparatus
US6754268B1 (en) Video coding and video decoding apparatus
JP2001186522A (ja) 画像符号化方法及び画像復号化方法
JP3191925B2 (ja) 画像伝送方法
JPH104549A (ja) 画像符号化装置および画像復号化装置