EP4666312A1 - Procédé de formation d'une zone de fragilisation dans un substrat semi-conducteur - Google Patents

Procédé de formation d'une zone de fragilisation dans un substrat semi-conducteur

Info

Publication number
EP4666312A1
EP4666312A1 EP24705175.8A EP24705175A EP4666312A1 EP 4666312 A1 EP4666312 A1 EP 4666312A1 EP 24705175 A EP24705175 A EP 24705175A EP 4666312 A1 EP4666312 A1 EP 4666312A1
Authority
EP
European Patent Office
Prior art keywords
substrate
layer
face
screen layer
profile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP24705175.8A
Other languages
German (de)
English (en)
Inventor
Pamela RUEDA
Ludovic Ecarnot
Carine Duret
Vincent Joseph
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of EP4666312A1 publication Critical patent/EP4666312A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement

Definitions

  • TITLE METHOD FOR FORMING A WEAKENING ZONE IN A SEMICONDUCTOR SUBSTRATE
  • the present disclosure relates to a method for forming a weakening zone in a semiconductor substrate.
  • This method advantageously finds its application in the manufacture of substrates of the semiconductor-on-insulator type.
  • the manufacture of such semiconductor components can in particular be used for the manufacture of waveguides.
  • the manufacture of components in the field of microelectronics, optics and/or optronics, and more particularly the manufacture of waveguides uses substrates of the semiconductor-on-insulator type.
  • substrates comprise, from their rear face to their front face, a support substrate, an electrically insulating layer and a monocrystalline semiconductor layer, called the active layer.
  • the active layer of such substrates is generally, but not limited to, made of silicon, and the substrate is called a silicon-on-insulator (SOI) substrate.
  • SOI silicon-on-insulator
  • Smart CutTM Processes called Smart CutTM, known in the state of the art, make it possible to manufacture semiconductor substrates on insulators. They include in particular a step of implanting species through a surface of a donor substrate in order to create a weakening zone at a desired thickness thereof.
  • the electrically insulating layer is formed on the donor substrate, in particular by oxidation, and the implantation of species is carried out in the donor substrate through the oxide layer.
  • the implanted species must then be able to cross the electrically insulating layer, as well as the desired depth of the donor substrate in order to form the active layer of the SOI substrate.
  • the desired electrically insulating layer and/or active layer is particularly thick, it is difficult in practice to impart enough energy to the implanted species to pass through the electrically insulating layer and the desired depth of the donor substrate.
  • the electrically insulating layer is then formed on a receiving substrate, intended to receive the donor substrate by bonding, rather than on the donor substrate itself, and the implantation is done directly through the surface of the donor substrate, without the species having to pass through the electrically insulating layer.
  • the implanted donor substrate is bonded to the electrically insulating layer arranged on the receiving substrate, then the donor substrate is detached along the weakening zone on the receiving substrate.
  • the inventors found that the uniformity of the implantation depth of the species is degraded. This non-uniformity of depth implantation results in a non-uniformity in the thickness of the active layer, which adopts a typically concave or convex profile, which is detrimental to the quality of the components subsequently formed in this active layer.
  • Single-wafer cleaning is a notable method. This involves cleaning the semiconductor-on-insulator substrate by distributing a chemical etching agent at its center, which then spreads by centrifugal effect due to rotation of the substrate around a central axis. This makes it possible to obtain a higher silicon consumption rate by etching at the center of the substrate than at its edges, and thus to correct a convex active layer profile.
  • these correction methods are only effective for limited depths, of the order of a nanometer, and the use of several SWC steps to treat highly convex surfaces is very costly.
  • these methods do not allow the correction of a concave active layer profile, i.e. one with a greater thickness in its peripheral region than in its central region.
  • Another post-implantation correction method is to form a sacrificial electrically insulating layer on the active layer after its transfer to the recipient substrate. If the oxide formation consumes the active layer at different rates at its center and edges, such a method can then correct concave or convex implantation profiles. However, this consumption rate is difficult to control, which compromises the accuracy of such methods. In addition, the formation of the sacrificial oxide layer often requires subjecting the substrate to complex temperature variations, which precludes the implementation of such methods on an industrial scale.
  • the present disclosure provides a method for forming a weakening zone in a semiconductor substrate, successively comprising the following steps: a. forming a screen layer having a controlled non-planar profile on a first face of the substrate, b. implantation of species through the shield layer and the first face of the substrate to form the weakening zone, the profile of the shield layer being chosen to compensate for a non-uniformity in the depth of implantation of the species so that the weakening zone is substantially included in a plane parallel to the first face.
  • a shielding layer with a controlled and non-planar profile makes it possible to compensate for variations in implantation depth that could occur on the implanted surface of the substrate, so as to obtain a substantially flat weakening zone, along a plane parallel to the implanted surface.
  • This produces a superinsulating semiconductor substrate having a flat active layer and in particular allowing the manufacture of better quality components.
  • the screen layer has a convex or concave profile.
  • the species implanted in the first face of the substrate comprise hydrogen ions and helium ions.
  • a distance between any two points of a free surface of the screen layer along an axis normal to the first face is between 0.2 nm and 5 nm.
  • the substrate comprises silicon
  • the screen layer comprises an oxide of a semiconductor material, in particular silicon dioxide.
  • the screen layer is obtained by thermal oxidation of a surface region of the semiconductor substrate.
  • forming the shielding layer by oxidation comprises heating the substrate under a neutral atmosphere to a temperature above an oxidation temperature of the substrate, then cooling the substrate to said oxidation temperature, and applying an oxidizing atmosphere to form the shielding layer.
  • the method comprises, before thermal oxidation, a selective application of an oxidizing plasma to an area of the first face of the substrate so as to form an excess thickness of oxide in said area.
  • the method comprises, prior to the formation of the screen layer, a calibration of the profile of the screen layer comprising the following steps: - implantation of atoms through a first face of a calibration substrate, so as to create a weakening zone,
  • the target profile being used to define the profile of the screen layer during its formation.
  • the present disclosure further relates to a method of manufacturing a semiconductor component of the semiconductor-on-insulator type, successively comprising the steps of:
  • the electrically insulating layer and the shielding layer are formed by heat treatment in the same oven.
  • the electrically insulating layer has a thickness of at least 150 nanometers.
  • FIG. 1 illustrates a typical SOI substrate.
  • FIG. 2 illustrates a method of manufacturing a semiconductor component by reverse bonding, known from the state of the art.
  • FIG. 3 illustrates a proposed method of forming a weakening zone in a semiconductor substrate.
  • FIG. 4 illustrates a calibration performed as part of the process of forming a weakening zone in a semiconductor substrate.
  • FIG. 5 illustrates a proposed method of fabricating a semiconductor-on-insulator component.
  • Figure 1 illustrates a conventional semiconductor-on-insulator (SOI) substrate, successively comprising a base substrate 11 made of semiconductor material, generally silicon, an intermediate layer 2 made of electrically insulating material, in particular silicon oxide, and a layer made of monocrystalline semiconductor material 13, called the “active layer”, also generally formed of silicon.
  • the thickness of the monocrystalline semiconductor layer is typically between 50 nanometers and a few micrometers.
  • the electrically insulating layer 2 being arranged between the two substrates
  • the active layer 13 thus obtained often has a thickness that is not uniform over its entire length, that is to say that the weakening zone 5 is not flat. A difference in thickness of a few nanometers is generally observed between different zones of the active layer 13.
  • thickness we mean the direction normal to the plane formed by a first face 61 of the substrate e through which the implantation of species is carried out.
  • Figure 2 illustrates a convex implantation profile, resulting in a convex transferred active layer 13, but depending on the implementation of the reverse bonding method, other non-planar implantation profiles can be obtained.
  • the present disclosure provides a method for forming the weakening zone 5 which makes it possible to improve the thickness uniformity of the active layer 13.
  • the method successively comprises: - a step 102 of forming a screen layer 4, having a controlled non-planar profile, on a first face 61 of a substrate intended to form the donor substrate 6,
  • the method optionally comprises a step 104 of removing the screen layer 4 before bonding the donor substrate to the recipient substrate.
  • This removal can for example be carried out by chemical etching with an etching agent suitable for etching the screen layer without attacking the material of the donor substrate.
  • controlled profile it is meant that the profile of the screen layer 4 thus formed has a predefined thickness profile, so as to compensate for any non-uniformity in the depth of implantation of the species, and so as to obtain a weakening zone 5 which is substantially included in a plane parallel to the first face 61. Subsequently, the “non-compensated” profile will be called the weakening zone profile 5 resulting from an implantation of species without compensation.
  • An advantage of the proposed method is to compensate for a non-planar weakening zone profile 5 without requiring consumption of the semiconductor active layer after its transfer.
  • the known weakening zone formation methods which implement compensation of its profile, such as single-plate cleaning or the formation of a sacrificial oxide layer described above, involve consumption of the transferred active layer occurring after the bonding and layer transfer steps.
  • the proposed method makes it possible to perform the compensation during the species implantation step, i.e. before the active layer transfer, so as to obtain a substantially planar active layer profile without requiring consumption of the active layer.
  • the active layer obtained by a reverse bonding process can have different irregular thickness profiles, it is common for the uncompensated profile to be concave (the active layer is thicker at its edges than at its center) or convex (the active layer is thicker at its center than at its edges).
  • the screen layer 4 has a convex or concave profile, so as to precisely compensate for the non-compensated convex or concave profile generated by the implantation of species.
  • a concave screen layer 4 i.e. whose thickness is greater at the edge than at the center
  • a convex screen layer 4 i.e. whose thickness is greater at the center than at the edge
  • the implanted species comprise hydrogen ions and/or helium ions.
  • the co-implantation of hydrogen ions and helium ions makes it possible in particular to improve the quality of the detachment obtained during the step of separating the active layer.
  • a distance between any two points of a free surface 41 of the screen layer 4 along an axis normal to the first face 61 can be between 0.2 and 5 nanometers.
  • the donor substrate 6 comprises a semiconductor material
  • the screen layer 4 is an oxide layer of this material, obtained by thermal oxidation of a surface region of the donor substrate 6.
  • the donor substrate 6 comprises silicon
  • the screen layer 4 comprises silicon dioxide obtained by thermal oxidation of a surface region of the substrate 6.
  • Thermal oxidation is generally carried out in a furnace, in an oxidizing atmosphere.
  • the oxidation allowing the formation of the screen layer 4 with a controlled convex profile is carried out in several steps: initially, the substrate 6 is heated in a neutral atmosphere, i.e. non-oxidizing, to a temperature slightly higher than an oxidation temperature of the substrate, generally a few degrees higher than the oxidation temperature, for example to a temperature between 5 and 20°C above the oxidation temperature.
  • the substrate is then cooled in an oxidizing atmosphere until said oxidation temperature is reached, then the substrate is maintained at its oxidation temperature, still in an oxidizing atmosphere.
  • the substrate Due to the thermal inertia of the substrate, the substrate is thus cooled more quickly at its edges than at its center, so that the depth of the oxidized surface part of the substrate will be greater at its center than at its edges. This therefore contributes to obtaining a screen layer convex.
  • the step of cooling the substrate under an oxidizing atmosphere aims to control the concavity or convexity of the screen layer 4, while the step of maintaining the substrate at its oxidation temperature makes it possible to control the thickness of the screen layer 4.
  • an oxide shield layer 4 can be formed by selectively applying an oxidizing plasma to one or more zones of the first face 61 of the donor substrate 6. It will thus be possible to form an excess thickness of oxide in these zones, for example by suitable confinement of the plasma, before implementing conventional thermal oxidation.
  • a screen layer 4 of uniform thickness by thermal oxidation of the donor substrate 6, before treating the screen layer 4 so as to form the desired thickness profile.
  • the screen layer 4 can be etched by applying hydrofluoric acid, or according to a cleaning method known from the state of the art, called “RCA clean”, which consists of using a solution of water, hydrogen peroxide and ammonia in order to etch the oxide layer.
  • Thermal oxidation with the controlled temperature profile is particularly advantageous in that it requires only one piece of equipment and one type of treatment to form the controlled profile shield layer.
  • the method may comprise a calibration of the profile of the screen layer 4, so as to allow precise compensation of the implantation profile.
  • a calibration substrate 600 of the same material as the donor substrate is provided, on which an implantation 701 of atomic or ionic species is carried out, through a first face 601 of the calibration substrate 600, so as to create a weakening zone 500.
  • the calibration then comprises a step 702 of separating the calibration substrate into two parts along the weakening zone 500: a first part 602 which comprises the first face 601 and a second part 603.
  • a step of bonding the calibration substrate 600 to a support substrate is preferably provided.
  • the support substrate acts as a mechanical stiffener intended to facilitate the separation of the layer 621 from the calibration substrate 600.
  • the first part 602 then has a profile identical to an active layer 13 which would be obtained in the context of a manufacturing method by reverse bonding, without compensation as proposed.
  • Calibration finally comprises a step 703 of defining a target profile 400 defined substantially by the shape of the surface 621 of the first part 602 along the weakening zone 500, exposed by the separation.
  • the present disclosure also relates to a method of manufacturing a semiconductor-on-insulator type component 10, shown in FIG. 5. This method comprises the following steps:
  • a donor substrate 6 and a recipient substrate 7 comprising a semiconductor material, for example but not limited to silicon,
  • this layer 2 has a thickness of at least 150 nanometers, so as to ensure optimal insulation of the active layer 13 relative to the base 11 of the substrate,
  • This step therefore comprises the formation 102 of the screen layer 4 on the first face 61 of the donor substrate, as well as the implantation 103 of species through this first face.
  • a planar weakening zone 5 is obtained, substantially parallel to the first face 61,
  • the first face 61 of the donor substrate is bonded on the receiving substrate 7, the electrically insulating layer 2 being arranged between the two substrates,

Landscapes

  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

La présente divulgation concerne un procédé de formation d'une zone de fragilisation (5) dans un substrat (6) semi-conducteur, comprenant successivement les étapes suivantes : a. formation d'une couche écran (4) présentant un profil contrôlé non-plan sur une première face (61) du substrat, b. implantation d'espèces au travers de la couche écran et de la première face (61) du substrat pour former la zone de fragilisation, le profil de la couche écran étant choisi pour compenser une non-uniformité de profondeur d'implantation des espèces de sorte que la zone de fragilisation (5) soit sensiblement comprise dans un plan parallèle à la première face (61).

Description

TITRE : PROCÉDÉ DE FORMATION D’UNE ZONE DE FRAGILISATION DANS UN SUBSTRAT SEMI-CONDUCTEUR
DOMAINE TECHNIQUE
La présente divulgation concerne un procédé de formation d’une zone de fragilisation dans un substrat semi-conducteur. Ce procédé trouve avantageusement son application dans la fabrication de substrats du type semi-conducteurs sur isolant. La fabrication de tels composants semiconducteurs peut notamment servir pour la fabrication de guides d’ondes.
ETAT DE LA TECHNIQUE
La fabrication de composants dans le domaine de la microélectronique, de l'optique et/ou de l'optronique, et plus particulièrement la fabrication de guide d’ondes, fait appel à des substrats de type semi-conducteur sur isolant. De tels substrats comprennent, de leur face arrière vers leur face avant, un substrat support, une couche électriquement isolante et une couche semi-conductrice monocristalline, dite couche active. La couche active de tels substrats est généralement, mais de manière non limitative, constituée de silicium, et le substrat est dit substrat silicium-sur-isolant (en anglais silicon on insulator ou SOI).
Des procédés appelés Smart Cut™, connus de l’état de la technique, permettent de fabriquer des substrats semi-conducteurs sur isolant. Ils comprennent notamment une étape d’implantation d’espèces au travers d’une surface d’un substrat donneur afin de créer une zone de fragilisation à une épaisseur voulue de celui-ci.
Classiquement, la couche électriquement isolante est formée sur le substrat donneur, notamment par oxydation, et l’implantation d’espèces est pratiquée dans le substrat donneur à travers la couche d’oxyde. Les espèces implantées doivent alors être capables de traverser la couche électriquement isolante, ainsi que la profondeur voulue du substrat donneur afin de former la couche active du substrat SOI.
Lorsque la couche électriquement isolante et/ou la couche active souhaitée est particulièrement épaisse, il est difficile en pratique d’impartir assez d’énergie aux espèces implantées pour traverser la couche électriquement isolante et la profondeur voulue du substrat donneur. Dans ce cas, il est connu de fabriquer le substrat SOI avec un collage dit « inverse » : la couche électriquement isolante est alors formée sur un substrat receveur, destiné à recevoir le substrat donneur par collage, plutôt que sur le substrat donneur lui-même, et l’implantation se fait directement au travers de la surface du substrat donneur, sans que les espèces aient à traverser la couche électriquement isolante. Suite à l’implantation, le substrat donneur implanté est collé sur la couche électriquement isolante disposée sur le substrat receveur, puis le substrat donneur est détaché le long de la zone de fragilisation sur le substrat receveur.
Cependant, suite à l’étape d’implantation, les inventeurs ont constaté que l’uniformité de profondeur d’implantation des espèces est dégradée. Cette non-uniformité de profondeur d’implantation se traduit par une non-uniformité d’épaisseur de la couche active, qui adopte un profil typiquement concave ou convexe, ce qui est préjudiciable à la qualité des composants formés ultérieurement dans cette couche active.
Certains procédés de l’état de la technique ont tenté une correction du profil de la couche active après son transfert sur le substrat receveur.
On retiendra notamment le nettoyage monoplaque (en anglais, single-wafer cleaning ou SWC). Selon ce procédé, on nettoie le substrat semi-conducteur sur isolant par distribution d’un agent de gravure chimique à son centre, qui se répand ensuite par effet centrifuge dû à une rotation du substrat autour d’un axe central. Ceci permet d’obtenir un taux de consommation du silicium par la gravure plus important au centre du substrat qu’à ses bords, et ainsi de corriger un profil de couche active convexe. Cependant, ces procédés de correction ne sont efficaces que pour des profondeurs limitées, de l’ordre du nanomètre, et l’utilisation de plusieurs étapes de SWC pour traiter des surfaces hautement convexes est très coûteuse. De plus, ces procédés ne permettent pas de corriger un profil de couche active concave, c’est- à-dire d’épaisseur plus grande dans sa région périphérique que dans sa région centrale.
Un autre procédé de correction post-implantation consiste à former une couche électriquement isolante sacrificielle sur la couche active après son transfert sur le substrat receveur. Si la formation d’oxyde consomme la couche active à des taux différents à son centre et à ses bords, un tel procédé permet alors de rectifier des profils d’implantation concaves ou convexes. Toutefois, ce taux de consommation est difficile à maîtriser, ce qui compromet la précision de tels procédés. En outre, la formation de la couche d’oxyde sacrificielle nécessite souvent de soumettre le substrat à des variations de températures complexes, ce qui s’oppose à la mise en œuvre de tels procédés à l’échelle industrielle.
EXPOSE
Il est donc nécessaire de développer des procédés d’implantation qui permettent d’obtenir une profondeur d’implantation uniforme sur toute la surface du substrat, ou en d’autres termes de former une zone de fragilisation plane, parallèle à une surface principale du substrat, et qui puissent être mis en œuvre plus facilement que les procédés mentionnés ci-avant. Il est également nécessaire de développer des procédés d’implantation qui permettent de corriger précisément tout profil d’implantation obtenu, en fonction des conditions d’implantations utilisées.
À cet effet, la présente divulgation propose un procédé de formation d’une zone de fragilisation dans un substrat semi-conducteur, comprenant successivement les étapes suivantes : a. formation d’une couche écran présentant un profil contrôlé non-plan sur une première face du substrat, b. implantation d’espèces au travers de la couche écran et de la première face du substrat pour former la zone de fragilisation, le profil de la couche écran étant choisi pour compenser une non-uniformité de profondeur d’implantation des espèces de sorte que la zone de fragilisation soit sensiblement comprise dans un plan parallèle à la première face.
La formation d’une couche écran dont le profil est contrôlé et non-plan permet de compenser les variations de profondeur d’implantation qui pourraient avoir lieu sur la surface implantée du substrat, de sorte à obtenir une zone de fragilisation sensiblement plane, selon un plan parallèle à la surface implantée. On obtient ainsi un substrat semiconducteur surisolant présentant une couche active plane et permettant notamment la fabrication de composants de meilleure qualité.
Selon une mise en œuvre du procédé, la couche écran présente un profil convexe ou concave.
Selon une mise en œuvre du procédé, les espèces implantées dans la première face du substrat comprenant des ions hydrogène et des ions hélium.
Selon une mise en œuvre du procédé, une distance entre deux points quelconques d’une surface libre de la couche écran selon un axe normal à la première face est comprise entre 0.2 nm et 5 nm.
Selon une mise en œuvre du procédé, le substrat comprend du silicium.
Selon une mise en œuvre du procédé, la couche écran comprend un oxyde d’un matériau semi-conducteur, notamment du dioxyde de silicium.
Selon une mise en œuvre du procédé, la couche écran est obtenue par oxydation thermique d’une région superficielle du substrat semi-conducteur.
Selon une mise en œuvre du procédé, la formation de la couche écran par oxydation comprend un chauffage du substrat sous une atmosphère neutre jusqu’à une température supérieure à une température d'oxydation du substrat, puis un refroidissement du substrat à ladite température d’oxydation, et une application d’une atmosphère oxydante pour former la couche écran.
Selon une mise en œuvre, le procédé comprend, avant l’oxydation thermique, une application sélective d’un plasma oxydant sur une zone de la première face du substrat de sorte à former une surépaisseur d’oxyde dans ladite zone.
Selon une mise en œuvre, le procédé comprend, préalablement à la formation de la couche écran une calibration du profil de la couche écran comprenant les étapes suivantes : - implantation d’atomes au travers d’une première face d’un substrat de calibration, de sorte à créer une zone de fragilisation,
- séparation du substrat de calibration le long de la zone de fragilisation en une première partie, comprenant la première face, et une deuxième partie,
- définition d’un profil cible dont la forme est sensiblement identique à une surface de la première partie exposée par la séparation, le profil cible étant utilisé pour définir le profil de la couche écran lors de sa formation.
La présente divulgation porte en outre sur un procédé de fabrication d’un composant semiconducteur de type semi-conducteur sur isolant, comprenant successivement les étapes de :
- fourniture d’un substrat donneur et d’un substrat receveur en matériau semiconducteur,
- formation d’une couche électriquement isolante sur une face du substrat receveur,
- formation d’une zone de fragilisation dans le substrat donneur au moyen du procédé de formation selon l’une quelconque des revendications précédentes, la zone de fragilisation ainsi formée délimitant une couche semi-conductrice,
- retrait de la couche écran,
- collage de la première face du substrat donneur sur la couche électriquement isolante du substrat receveur,
- séparation du substrat donneur au niveau de la zone de fragilisation de sorte à transférer la couche semi-conductrice du substrat donneur sur le substrat receveur.
Selon une mise en œuvre du procédé de fabrication d’un composant semi-conducteur, la couche électriquement isolante et la couche écran sont formées par traitement thermique dans un même four.
Selon une mise en œuvre du procédé de fabrication d’un composant semi-conducteur, la couche électriquement isolante présente une épaisseur d’au moins 150 nanomètres.
DESCRIPTION DES FIGURES
La [Fig. 1] illustre un substrat SOI classique.
La [Fig. 2] illustre un procédé de fabrication d’un composant de type semi-conducteur par collage inverse, connu de l’état de la technique.
La [Fig. 3] illustre un procédé proposé de formation d’une zone de fragilisation dans un substrat semi-conducteur. La [Fig. 4] illustre une calibration réalisée dans le cadre du procédé de formation d’une zone de fragilisation dans un substrat semi-conducteur.
La [Fig. 5] illustre un procédé proposé de fabrication d’un composant de type semi- conducteur sur isolant.
DESCRIPTION DETAILLEE DE MODES DE REALISATION
La figure 1 illustre un substrat de type semiconducteur sur isolant (SOI) classique, comprenant successivement un substrat de base 11 en matériau semiconducteur, généralement du silicium, une couche intermédiaire 2 en matériau électriquement isolant, notamment de l’oxyde de silicium, et une couche en matériau semiconducteur monocristallin 13, dite « couche active », généralement formée de silicium également. L’épaisseur de la couche semiconductrice monocristalline est typiquement comprise entre 50 nanomètres et quelques micromètres.
Pour la formation de substrats SOI dont la couche active 13 est particulièrement épaisse et/ou dont la couche intermédiaire 2 est particulièrement épaisse, c’est-à-dire qui présente une épaisseur supérieure ou égale à 200 nm, il est connu d’utiliser un procédé Smart-Cut™ par collage inversé, illustré sur la figure 2 et comprenant les étapes :
- formation d’une couche électriquement isolante 2 sur un substrat receveur 7,
- implantation d’espèces dans un substrat donneur 6, de sorte à former une zone de fragilisation 5 dans ce substrat,
- collage du substrat donneur 6 sur le substrat receveur 7, la couche électriquement isolante 2 étant disposée entre les deux substrats,
- séparation du substrat donneur le long de la zone de fragilisation, de sorte à transférer une couche active 13 depuis le substrat donneur 6 sur le substrat receveur 7.
La couche active 13 ainsi obtenue présente souvent une épaisseur qui n’est pas uniforme sur toute sa longueur, c’est-à-dire que la zone de fragilisation 5 n’est pas plane. On observe généralement une différence d’épaisseur de quelques nanomètres entre différentes zones de la couche active 13. Par épaisseur, on entend la direction normale au plan formé par une première face 61 du substrat e à travers laquelle l’implantation d’espèces est pratiquée. La figure 2 illustre un profil d’implantation convexe, résultant en une couche active 13 transférée convexe, mais selon la mise en œuvre du procédé de collage inverse, d’autres profils d’implantation non-plans peuvent être obtenus.
La présente divulgation propose un procédé de formation de la zone de fragilisation 5 qui permette d’améliorer l’uniformité d’épaisseur de la couche active 13. Dans son mode de réalisation général, illustré sur la figure 3, le procédé comprend successivement : - une étape de formation 102 d’une couche écran 4, présentant un profil contrôlé non- plan, sur une première face 61 d’un substrat destiné à former le substrat donneur 6,
- une étape d’implantation d’espèces 103 au travers de la couche écran 4 et de la première face 61 du substrat 6 afin de former la zone de fragilisation 5.
Le procédé comprend éventuellement une étape de retrait 104 de la couche écran 4 avant le collage du substrat donneur sur le substrat receveur. Ce retrait peut par exemple être réalisé par gravure chimique avec un agent de gravure adapté pour graver la couche écran sans attaquer le matériau du substrat donneur.
Par profil « contrôlé », on entend que le profil de la couche écran 4 ainsi formée présente un profil d’épaisseur prédéfini, de façon à permettre de compenser toute non-uniformité de profondeur d’implantation des espèces, et de façon à obtenir une zone de fragilisation 5 qui soit sensiblement comprise dans un plan parallèle à la première face 61. Par la suite, on appellera profil « non-compensé » le profil de zone de fragilisation 5 résultant d’une implantation d’espèces sans compensation.
Un avantage du procédé proposé est de compenser un profil de zone de fragilisation 5 non plan sans nécessiter de consommation de la couche active semiconductrice après son transfert. En effet, les procédés de formation de la zone de fragilisation connus qui mettent en œuvre une compensation de son profil, tels que le nettoyage monoplaque ou la formation d’une couche d’oxyde sacrificielle décrits précédemment, font intervenir une consommation de la couche active transférée ayant lieu postérieurement aux étapes de collage et de transfert de couche. En comparaison, le procédé proposé permet d’effectuer la compensation durant l’étape d’implantation d’espèces, c’est-à-dire avant le transfert de couche active, de sorte à obtenir un profil de couche active sensiblement plan sans nécessiter de consommation de la couche active. Il faut en effet tenir compte du ratio volumique entre le silicium et le dioxyde de silicium qui est de 0,44, c’est-à-dire que la formation d’une couche d’oxyde de silicium de 0,1 nm d’épaisseur consomme 0,044 nm de silicium de la couche active transférée. Par conséquent, pour uniformiser, postérieurement aux étapes de collage et de transfert, l’épaisseur d’une couche active transférée convexe présentant une surépaisseur déterminée au centre par rapport au bord, il est nécessaire de former une couche d’oxyde présentant une épaisseur correspondant sensiblement au double de la surépaisseur à supprimer. Au contraire, grâce au procédé proposé, le profil d’implantation étant conforme au profil de la couche écran, une couche écran convexe présentant une épaisseur correspondant sensiblement à la surépaisseur à éviter est suffisante.
Bien que la couche active obtenue par un procédé de collage inverse puisse présenter différents profils d’épaisseur irréguliers, il est fréquent que le profil non-compensé soit concave (la couche active est plus épaisse à ses bords qu’en son centre) ou convexe (la couche active est plus épaisse en son centre qu’à ses bords).
Ainsi, selon une mise en œuvre du procédé, la couche écran 4 présente un profil convexe ou concave, de façon à compenser de manière précise le profil non-compensé convexe ou concave généré par l’implantation d’espèces. En effet, une couche écran 4 concave (c’est-à- dire dont l’épaisseur est plus importante au bord qu’au centre) permet de compenser une implantation qui résulterait, sans compensation, en une couche active 13 concave, et une couche écran 4 convexe (c’est-à-dire dont l’épaisseur est plus importante au centre qu’au bord) permet de compenser une implantation qui résulterait, sans compensation, en une couche active 13 convexe - c’est ce dernier cas de figure qui est illustré sur les figures 2 et 3.
Selon une mise en œuvre du procédé, les espèces implantées comprennent des ions hydrogènes et/ou des ions hélium. La co-implantation d’ions hydrogène et d’ions hélium permet notamment d’améliorer la qualité du détachement obtenu lors de l’étape de séparation de la couche active.
De façon à assurer une variation d’épaisseur de la couche écran qui permette de compenser la non-uniformité de profondeur d’implantation, une distance entre deux points quelconques d’une surface libre 41 de la couche écran 4 selon un axe normal à la première face 61 peut être comprise entre 0.2 et 5 nanomètres.
L’étape de formation de la couche écran 4 peut être mise en œuvre de plusieurs façons. De manière préférentielle, le substrat donneur 6 comprend un matériau semi-conducteur, et la couche écran 4 est une couche d’oxyde de ce matériau, obtenue par oxydation thermique d’une région superficielle du substrat donneur 6. Préférentiellement, le substrat donneur 6 comprend du silicium, et la couche écran 4 comprend du dioxyde de silicium obtenu par oxydation thermique d’une région superficielle du substrat 6.
L’oxydation thermique est généralement pratiquée dans un four, dans une atmosphère oxydante. Selon une mise en œuvre du procédé, l’oxydation permettant la formation de la couche écran 4 avec un profil contrôlé convexe est réalisée en plusieurs étapes : initialement, on chauffe le substrat 6 sous atmosphère neutre, c’est-à-dire non oxydante, jusqu’à une température légèrement supérieure à une température d’oxydation du substrat, généralement supérieure de quelques degrés à la température d’oxydation, par exemple à une température entre 5 et 20°C au-dessus de la température d’oxydation. On refroidit ensuite le substrat sous atmosphère oxydante jusqu’à atteindre ladite température d’oxydation, puis on maintient le substrat à sa température d’oxydation, toujours sous atmosphère oxydante. Du fait de l’inertie thermique du substrat, on refroidit ainsi le substrat plus rapidement à ses bords qu’en son centre, de sorte que la profondeur de partie superficielle oxydée du substrat sera plus importante en son centre qu’à ses bords. Ceci contribue donc à l’obtention d’une couche écran convexe. On notera que l’étape de refroidissement du substrat sous atmosphère oxydante vise à contrôler la concavité ou la convexité de la couche écran 4, alors que l’étape de maintien du substrat à sa température d’oxydation permet de contrôler l’épaisseur de la couche écran 4.
D’autres mises en œuvre de la formation de la couche écran 4 peuvent être envisagées.
Par exemple, on peut former une couche écran 4 d’oxyde en appliquant sélectivement un plasma oxydant sur une ou des zone(s) de la première face 61 du substrat donneur 6. On pourra ainsi former une surépaisseur d’oxyde dans ces zones, par exemple par un confinement adapté du plasma, avant de mettre en œuvre une oxydation thermique conventionnelle.
Selon une autre mise en œuvre, il est possible de former une couche écran 4 d’épaisseur uniforme par oxydation thermique du substrat donneur 6, avant de traiter la couche écran 4 de façon à former le profil d’épaisseur voulu. Par exemple, on peut graver la couche écran 4 par application d’acide fluorhydrique, ou selon un procédé de nettoyage connu de l’état de la technique, dit « RCA clean », qui consiste à utiliser une solution d’eau, de peroxyde d’hydrogène et d’ammoniaque afin de graver la couche d’oxyde.
Les différents modes de réalisation susmentionnés peuvent éventuellement être combinés.
L’oxydation thermique avec le profil de température contrôlé est particulièrement avantageuse en ce qu’elle ne nécessite qu’un seul équipement et un seul type de traitement pour former la couche écran à profil contrôlé.
Préalablement à l’étape de formation de la couche écran 4, le procédé peut comprendre une calibration du profil de la couche écran 4, de façon à permettre une compensation précise du profil d’implantation.
En référence à la figure 4, on prévoit un substrat de calibration 600 du même matériau que le substrat donneur, sur lequel on effectue une implantation 701 d’espèces atomiques ou ioniques, au travers d’une première face 601 du substrat de calibration 600, de sorte à créer une zone de fragilisation 500. La calibration comprend ensuite une étape 702 de séparation du substrat de calibration en deux parties le long de la zone de fragilisation 500 : une première partie 602 qui comprend la première face 601 et une deuxième partie 603. Par ailleurs, une étape de collage du substrat de calibration 600 sur un substrat support est préférentiellement prévue. Le substrat support joue le rôle d’un raidisseur mécanique destiné à faciliter la séparation de la couche 621 du substrat de calibration 600. La première partie 602 présente alors un profil identique à une couche active 13 qui serait obtenue dans le cadre d’un procédé de fabrication par collage inverse, sans compensation telle que proposée. La calibration comprend finalement une étape de définition 703 d’un profil cible 400 défini sensiblement par la forme de la surface 621 de la première partie 602 le long de la zone de fragilisation 500, exposée par la séparation.
La présente divulgation concerne également un procédé de fabrication d’un composant 10 de type semiconducteur sur isolant, représenté à la figure 5. Ce procédé comprend les étapes suivantes :
- la fourniture d’un substrat donneur 6 et d’un substrat receveur 7 comprenant un matériau semiconducteur, par exemple mais non limitativement du silicium,
- la formation d’une couche électriquement isolante 2 sur une face 71 du substrat receveur. On peut notamment prévoir que cette couche 2 présente une épaisseur d’au moins 150 nanomètres, de sorte à assurer une isolation optimale de la couche active 13 par rapport à la base 11 du substrat,
- la formation d’une zone de fragilisation 5 dans le substrat donneur 6 au moyen du procédé selon la présente divulgation. Cette étape comprend donc la formation 102 de la couche écran 4 sur la première face 61 du substrat donneur, ainsi que l’implantation 103 d’espèces au travers de cette première face. À l’issue de cette étape, on obtient une zone de fragilisation 5 plane, sensiblement parallèle à la première face 61 ,
- le retrait 104 de la couche écran 4, de sorte à exposer la première face 61 ,
- le collage 105 du substrat donneur 6 sur le substrat receveur 7. La première face 61 du substrat donneur est collée sur le substrat receveur 7, la couche électriquement isolante 2 étant disposée entre les deux substrats,
- la séparation 106 du substrat donneur 6 au niveau de la zone de fragilisation 5, de sorte à transférer une couche semi-conductrice du substrat donneur 6 sur le substrat receveur 7. Cette couche semi-conductrice forme la couche active 13 du substrat SOI.

Claims

REVENDICATIONS
1. Procédé de formation d’une zone de fragilisation (5) dans un substrat (6) semi- conducteur, comprenant successivement les étapes suivantes : a. formation d’une couche écran (4) présentant un profil contrôlé non-plan sur une première face (61) du substrat, b. implantation d’espèces au travers de la couche écran et de la première face (61) du substrat pour former la zone de fragilisation, le profil de la couche écran étant choisi pour compenser une non-uniformité de profondeur d’implantation des espèces de sorte que la zone de fragilisation (5) soit sensiblement comprise dans un plan parallèle à la première face (61).
2. Procédé selon la revendication précédente, la couche écran (4) présentant un profil convexe ou concave.
3. Procédé selon l’une quelconque des revendications précédentes, les espèces implantées dans la première face (61) du substrat comprenant des ions hydrogène et des ions hélium.
4. Procédé selon l’une quelconque des revendications précédentes, une distance entre deux points quelconques d’une surface libre (41) de la couche écran (4) selon un axe normal à la première face (61) étant comprise entre 0.2 nm et 5 nm.
5. Procédé selon l’une quelconque des revendications précédentes, le substrat (6) comprenant du silicium.
6. Procédé selon l’une quelconque des revendications précédentes, la couche écran (4) comprenant un oxyde d’un matériau semi-conducteur, notamment du dioxyde de silicium.
7. Procédé selon la revendication précédente, la couche écran (4) étant obtenue par oxydation thermique d’une région superficielle du substrat semi-conducteur (6)
8. Procédé selon la revendication précédente, la formation de la couche écran (4) par oxydation comprenant un chauffage du substrat (6) sous une atmosphère neutre jusqu’à une température supérieure à une température d'oxydation du substrat, puis un refroidissement du substrat à ladite température d’oxydation, et une application d’une atmosphère oxydante pour former la couche écran (4).
9. Procédé selon la revendication 7, comprenant, avant l’oxydation thermique, une application sélective d’un plasma oxydant sur une zone de la première face (61) du substrat (6) de sorte à former une surépaisseur d’oxyde dans ladite zone.
10. Procédé selon l’une quelconque des revendications précédentes, comprenant préalablement à la formation de la couche écran (4) une calibration du profil de la couche écran (4) comprenant les étapes suivantes :
- implantation (701) d’atomes au travers d’une première face (601) d’un substrat de calibration (600), de sorte à créer une zone de fragilisation (500),
- séparation (702) du substrat de calibration le long de la zone de fragilisation en une première partie (602), comprenant la première face (601), et une deuxième partie (603), - définition (703) d’un profil cible (400) dont la forme est sensiblement identique à une surface (621) de la première partie (602) exposée par la séparation, le profil cible (400) étant utilisé pour définir le profil de la couche écran (4) lors de sa formation.
11 . Procédé de fabrication d’un composant semiconducteur (10) de type semi-conducteur sur isolant, comprenant successivement les étapes de :
- fourniture d’un substrat donneur (6) et d’un substrat receveur (7) en matériau semiconducteur,
- formation (101 ) d’une couche électriquement isolante (2) sur une face (71 ) du substrat receveur,
- formation (102, 103) d’une zone de fragilisation (5) dans le substrat donneur (6) au moyen du procédé de formation selon l’une quelconque des revendications précédentes, la zone de fragilisation (5) ainsi formée délimitant une couche semi-conductrice,
- retrait (104) de la couche écran (4),
- collage (105) de la première face (601) du substrat donneur (6) sur la couche électriquement isolante (2) du substrat receveur (7),
- séparation (106) du substrat donneur (6) au niveau de la zone de fragilisation (5) de sorte à transférer la couche semi-conductrice du substrat donneur (6) sur le substrat receveur (7).
12. Procédé selon la revendication précédente, dans lequel la couche électriquement isolante (2) et la couche écran (4) sont formées par traitement thermique dans un même four.
13. Procédé selon l’une quelconque des revendications 11 et 12, la couche électriquement isolante (2) présentant une épaisseur d’au moins 150 nanomètres.
EP24705175.8A 2023-02-16 2024-02-16 Procédé de formation d'une zone de fragilisation dans un substrat semi-conducteur Pending EP4666312A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2301463A FR3146019A1 (fr) 2023-02-16 2023-02-16 Procédé de formation d’une zone de fragisilation dans un substrat semi-conducteur
PCT/EP2024/054019 WO2024170751A1 (fr) 2023-02-16 2024-02-16 Procédé de formation d'une zone de fragilisation dans un substrat semi-conducteur

Publications (1)

Publication Number Publication Date
EP4666312A1 true EP4666312A1 (fr) 2025-12-24

Family

ID=86942542

Family Applications (1)

Application Number Title Priority Date Filing Date
EP24705175.8A Pending EP4666312A1 (fr) 2023-02-16 2024-02-16 Procédé de formation d'une zone de fragilisation dans un substrat semi-conducteur

Country Status (6)

Country Link
EP (1) EP4666312A1 (fr)
JP (1) JP2026507741A (fr)
CN (1) CN120642026A (fr)
FR (1) FR3146019A1 (fr)
TW (1) TW202449987A (fr)
WO (1) WO2024170751A1 (fr)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
FR2924273B1 (fr) * 2007-11-28 2010-02-19 Commissariat Energie Atomique Procede de moderation de deformation
JP5821828B2 (ja) * 2012-11-21 2015-11-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR3091618B1 (fr) * 2019-01-09 2021-09-24 Soitec Silicon On Insulator Procédé de fabrication d’un substrat receveur pour une structure de type semi-conducteur sur isolant pour applications radiofrequences et procédé de fabrication d’une telle structure

Also Published As

Publication number Publication date
CN120642026A (zh) 2025-09-12
FR3146019A1 (fr) 2024-08-23
JP2026507741A (ja) 2026-03-05
TW202449987A (zh) 2024-12-16
WO2024170751A1 (fr) 2024-08-22

Similar Documents

Publication Publication Date Title
EP1208593B1 (fr) Procede de traitement de substrats pour la micro-electronique
FR3094573A1 (fr) Procede de preparation d’une couche mince de materiau ferroelectrique
EP1412972A2 (fr) Procede de diminution de rugosite de surface
FR3098642A1 (fr) procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges
EP0986826A1 (fr) Procede de traitement thermique de substrats semi-conducteurs
FR2845523A1 (fr) Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
EP4000090B1 (fr) Procédé de collage hydrophile de substrats
FR3108774A1 (fr) Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR2952224A1 (fr) Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.
EP1631982A1 (fr) Procede d obtention d une couche tres mince par amincissement par auto-portage provoque
FR2842647A1 (fr) Procede de transfert de couche
WO2021144534A1 (fr) Procédé de fabrication d'un capteur d'image
WO2024170751A1 (fr) Procédé de formation d'une zone de fragilisation dans un substrat semi-conducteur
WO2021234277A1 (fr) Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences
FR2987935A1 (fr) Procede d'amincissement de la couche active de silicium d'un substrat du type "silicium sur isolant" (soi).
EP4473553B1 (fr) Procede de transfert d'une couche mince sur un substrat support
WO2024170757A1 (fr) Procédé de réduction de la concentration en bore d'une couche semi-conductrice
WO2024251417A1 (fr) Substrat comprenant une couche dielectrique enterree epaisse et procede de preparation d'un tel substrat
WO2025153203A1 (fr) Support comprenant une couche de piegeage de charges electriques pour un substrat composite
FR3121281A1 (fr) Procede de fabrication d’une structure composite comprenant une couche mince en semi-conducteur monocristallin sur un substrat support
FR3076070A1 (fr) Procede de transfert d'une couche utile
WO2023186595A1 (fr) Procede de transfert d'une couche mince sur un substrat support
WO2023144495A1 (fr) Procede de fabrication d'une structure de type double semi-conducteur sur isolant
FR3151939A1 (fr) Procédé de fabrication d’une couche contrainte
FR3110282A1 (fr) Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20250915

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC ME MK MT NL NO PL PT RO RS SE SI SK SM TR