EP4396947A1

EP4396947A1 - Détecteur de signal

Info

Publication number: EP4396947A1
Application number: EP22772902.7A
Authority: EP
Inventors: François DANNEVILLE; Christophe Loyez
Original assignee: Centre National de la Recherche Scientifique CNRS; Ecole Centrale de Lille; Universite de Valenciennes et du Hainaut Cambresis; Universite de Lille
Current assignee: Centre National de la Recherche Scientifique CNRS; Ecole Centrale de Lille; Universite de Valenciennes et du Hainaut Cambresis; Universite de Lille
Priority date: 2021-09-01
Filing date: 2022-09-01
Publication date: 2024-07-10
Also published as: FR3126507A1; CN118235331A; JP2024533198A; CA3230209A1; US20240356574A1; WO2023031324A1; TW202315343A

Abstract

Détecteur de signal Détecteur (10) de signal, en particulier radio fréquence, notamment un détecteur de type « Wake Up Radio », comportant : - un premier circuit (20) recevant en entrée le signal, étant configuré pour fixer le point de fonctionnement (M) en sortie à une tension continue prédéfinie (Vm_DC) à laquelle s'ajoute une partie variable (ΔVm) dépendant du signal de l'entrée, et - un deuxième circuit (30) relié en entrée à la sortie du premier circuit (20) et configuré pour amplifier la partie variable (ΔVm) du signal, ce deuxième circuit comprenant une chaîne d'au moins deux inverseurs logiques (32) en cascade et fonctionnant sous le seuil.

Description

Titre : Détecteur de signal

Domaine technique

La présente invention concerne le domaine des détecteurs de signaux, et plus particulièrement mais non exclusivement celui des détecteurs de type « Wake Up Radio ».

Technique antérieure

Les récepteurs actuels, qu’ils soient électromagnétiques, acoustiques ou encore infrarouge, consomment une énergie non négligeable pour scruter continûment leur environnement direct afin de pouvoir détecter les signaux existants, quelle que soit la puissance de ces signaux (de très faible puissance de l’ordre de -90 dBm jusqu’à des puissances plus importantes). Cette consommation énergétique des récepteurs constitue un verrou à l’autonomie énergétique des dispositifs communicants actuels et de l’électronique embarquée en général.

Ainsi, dans le domaine radiofréquence, et plus particulièrement celui de l’internet des objets (loT), les protocoles les plus récents tels que LoRaWan sont confrontés à ce verrou. En effet, le rôle des récepteurs y est considérablement réduit et la notion de répéteur est finalement non-utilisée car énergivore. Plus généralement, afin d’augmenter l’autonomie des capteurs sans fil, des stratégies sont mises en place dans les couches hautes, basées sur des scenarii de mise en veille et de phases de réveil intermittentes des capteurs.

Par exemple, un capteur communicant voit son rôle cantonné au rôle d’émetteur. Par intermittence ou en cas d’alerte, il envoie une information issue d’une mesure qu’il effectue (température, taux d’humidité, etc.). Pour certaines applications, cet usage peut paraître suffisant mais il est en réalité très limitant, car le capteur ne peut pas jouer le rôle de répéteur, étant donné que sa fonction réceptrice n’est pas activée en permanence. Il en résulte que chaque capteur du réseau doit être à portée du puits.

Les stratégies mentionnées plus haut ne sont pas efficaces et aboutissent inévitablement à des pertes d’informations et à des performances réseau bridées, tout en alourdissant les protocoles. De plus, des solutions impliquant des récepteurs « Wake Up Radio » sont déployées, mais celles-ci ont une portée limitée. Il est donc nécessaire de recharger ces capteurs plus ou moins fréquemment (quelques jours à quelques mois) en fonction de l’usage.

Les architectures conventionnelles de l’état de l’art sont soit homodynes soit hétérodynes, et comportent généralement un amplificateur faible bruit suivi d’un dispositif de conversion de fréquence impliquant une source de fréquence interne.

Afin de réduire significativement la consommation énergétique, le concept sur lequel repose ces architectures nécessite que l’on diminue la fréquence de transmission ou la sensibilité du récepteur. Lorsque la fréquence de transmission est contenue, cela ne permet pas de couvrir la plupart des applications évoluant dans les bandes ISM, notamment en Europe où celles-ci sont supérieures à 800 MHz. Lorsque la sensibilité est durement impactée (-40 dBm), cela revient à diviser par 100 la portée du signal radio transmis en comparaison avec une sensibilité affichée de -90 dBm, ce qui revient à avoir une portée de 100 mètres de distance maximale de transmission, au lieu de 10 km. Ceci est un argument de poids en défaveur de la dégradation de la sensibilité.

La demande WO 2020/242540 concerne des récepteurs radiofréquence de faible puissance et des circuits associés.

Les publications Von der Mark et al. “Ultra low power Wakeup Detector for Sensor Networks” et Nilsson et al. “Ultra Low Power Wake-Up Radio Using Envelope Detector and Transmission Line Voltage Transformer” divulguent des architectures de détecteurs de type “Wake Up Radio” à faible consommation énergétique.

Exposé de l’invention

Il existe un besoin pour perfectionner encore les détecteurs de signaux, notamment en termes de consommation énergétique.

L’invention vise à répondre à cet objectif et a pour objet, selon l’un de ses aspects, un détecteur de signal, en particulier radio fréquence, notamment un détecteur de type « Wake Up Radio », comportant :

- un premier circuit recevant en entrée le signal, étant configuré pour fixer le point de fonctionnement en sortie à une tension continue prédéfinie à laquelle s’ajoute une partie variable dépendant du signal de l’entrée, et

- un deuxième circuit relié en entrée à la sortie du premier circuit et configuré pour amplifier la partie variable du signal, ce deuxième circuit comprenant une chaîne d’au moins deux inverseurs logiques, préférentiellement réalisés en technologie CMOS, positionnés en cascade et fonctionnant sous le seuil.

L’invention fournit un détecteur ayant une architecture simple, permettant de scruter continûment l’environnement direct d’un émetteur-récepteur radiofréquence par exemple et de détecter les signaux de faible puissance présents, tout en réduisant la consommation énergétique de plusieurs ordres de grandeur comparativement à certaines solutions connues. En effet, grâce au fonctionnement sous le seuil, il est possible d’obtenir une amélioration énergétique jusqu’à 5 ordres de grandeur pour les fréquences du signal au-delà de 500 MHz, c’est-à-dire pour la majorité des bandes ISM (industrie, science, médecine), et concernant la plupart des protocoles grand public (Bluetooth, WiFi, Lora, etc.).

L’invention permet de s’affranchir du compromis usuel entre les performances et la consommation énergétique des récepteurs conventionnels. En effet, dans le cas des architectures répertoriées dans la littérature ou présentes dans les systèmes commerciaux actuels, la réduction de la consommation énergétique s’accompagne toujours d’une limitation forte de la fréquence et/ou de la sensibilité et/ou du rapport cyclique de fonctionnement, ce rapport cyclique étant défini comme étant le rapport entre le temps de mise en fonction et le temps total écoulé. Ces limitations ont des répercussions considérables sur les bandes de fréquences accessibles, la portée et le temps d’utilisation des architectures faible consommation énergétique actuelles.

Le fait de pouvoir consacrer jusqu’à 100 000 fois moins d’énergie à scruter et détecter les signaux présents dans l’environnement, sans réduire la fréquence, la sensibilité ou le rapport cyclique, permet une réelle rupture dans le domaine de l’autonomie énergétique des systèmes sans fil qui peuplent notre quotidien.

Premier circuit

De préférence, le premier circuit comprend un pont de transistors MOS en série reliés par un point milieu constituant la sortie du premier circuit, l’entrée du premier circuit correspondant à la grille de l’un des transistors.

Les transistors MOS du pont fonctionnent avantageusement sous le seuil. Ceci permet d’avoir un gain supplémentaire en énergie.

Le pont de transistors MOS comporte préférentiellement un transistor de tirage « pull-up » et un transistor de rappel « pull-down », le signal étant appliqué à la grille du transistor de tirage et une tension de contrôle étant appliquée à la grille du transistor de rappel. Les transistors MOS du pont sont préférentiellement de type NMOS. Les transistors MOS du pont sont alternativement de type PMOS, ou CMOS (notamment l’un PMOS et l’autre NMOS, avec des tensions de signal et de contrôle appliquées de façon ad hoc pour un bon fonctionnement du détecteur

Tensions d’alimentation

De préférence, le premier et/ou deuxième circuit est/sont alimentés par des tensions Vdd et -Vss telles que |Vdd - Vss| est compris entre 0V et 0.6V.

La tension Vdd peut être comprise entre 0V et 300mV et/ou la tension -Vss peut être comprise entre -300mV et 0V.

De telles valeurs de tensions d’alimentation conviennent à un fonctionnement sous le seuil de transistor MOS et permettent d’avoir une consommation énergétique faible (de l’ordre d’une centaine de pW) avec une sensibilité de l’ordre de -90 dBm, voire inférieure à -100 dBm en fonction du circuit d’accord de fréquence présent entre l’antenne de réception et le détecteur selon l’invention, et ce pour des fréquences du signal de l’ordre de plusieurs dizaines et centaines de GHz.

Deuxième circuit

Dans un mode de réalisation, une première partie de la chaîne d’inverseurs est configurée pour travailler sans saturation, une deuxième partie de la chaîne d’inverseurs à la suite de la première étant configurée pour travailler en mode saturation de sorte que le signal en sortie de chaque inverseur de la deuxième atteigne sensiblement les valeurs Vdd et -Vss. Ainsi, le signal d’entrée est converti en un signal numérique de sortie.

Le deuxième circuit peut être connecté en sortie d’un inverseur de la chaîne à un neurone artificiel, afin par exemple de traiter le signal reçu au moyen d’un circuit à neurones artificiels

Le neurone artificiel peut être de type « leaky-integrate-and-fire ».

Le détecteur est avantageusement utilisé pour la génération d’impulsions électriques afin d’alimenter un réseau de neurones impulsionnels « Spiking Neuron Networks » (SNN) notamment de troisième génération, le signal étant modulé.

Le détecteur peut être un récepteur de radiocommunication, notamment apte à démoduler le signal.

Le deuxième circuit peut être un neurone artificiel de type Axon-Hillock et comporter :

- une capacité de contre-réaction connectée entre l’entrée et la sortie du deuxième circuit, et - un transistor de contre-réaction, notamment de type NMOS, commandé par la tension de sortie du deuxième circuit au niveau de la grille, et dont une borne, notamment le drain, est connectée à l’entrée du deuxième circuit.

Le détecteur peut comporter une capacité de membrane, cette capacité de membrane étant notamment la capacité d’entrée du premier inverseur de ladite chaîne.

Le détecteur est par exemple utilisé pour la génération d’impulsions électriques afin de fournir un indicateur de puissance du signal reçu RSSI « Received Signal Strength Indicator », le signal étant une onde continue CW.

Le détecteur peut être alors utilisé dans les réseaux d’objets communicants afin d’effectuer une estimation de la distance à laquelle se situe la source d’émission.

Nœud de télécommunications

L’invention a encore pour objet, selon un autre de ses aspects, un nœud de télécommunications comportant le détecteur selon l’invention, un émetteur-récepteur principal et une unité de contrôle, le détecteur étant configuré pour envoyer, à la détection du signal, un signal d’interruption à l’unité de contrôle, celle-ci étant configurée pour activer, à la réception du signal d’interruption, l’émetteur-récepteur principal, et le faire passer par exemple d’un mode inactif à un mode actif. Ainsi, le détecteur peut avoir une faible puissance et être constamment actif, et détecter le signal à la place de l’émetteur-récepteur principal, qui n’est activé que suite à la réception du signal d’activation, ce qui permet de réduire drastiquement la consommation énergétique du nœud de télécommunications et d’augmenter son autonomie.

Procédé de détection

L’invention a également pour objet, selon un autre de ses aspects, un procédé de détection d’un signal ayant une fréquence comprise entre 1 Hz et 1 THz et une puissance notamment comprise entre -110 dBm et +0 dBm, à l’aide du détecteur selon l’invention, comportant la détection du signal par le détecteur, ce dernier étant de préférence continûment actif, et la génération d’un signal numérique en sortie du détecteur.

De préférence, le signal radio fréquence est modulé selon l’une des modulations suivantes : modulation par déplacement d’amplitude « Amplitude Shift Keying » (ASK), modulation en tout ou rien « On Off Keying » (OOK), modulation en position d’impulsions « Puise Position Modulation » (PPM) et modulation de largeur d’impulsion « Pulse Width Modulation » (P WM). Le détecteur peut détecter des signaux bande étroite à modulation d’amplitude. On définit la notion de bande étroite par une bande passante n’excédant pas 20 % de la fréquence centrale. Cela couvre de nombreuses applications radiofréquence actuelles.

Brève description des dessins

L’invention pourra être mieux comprise à la lecture de la description détaillée qui va suivre, d’exemples non limitatifs de mise en œuvre de celle-ci, et à l’examen du dessin annexé, sur lequel :

[Fig 1] La figure 1 est un schéma illustrant le détecteur selon l’invention, utilisé en tant que récepteur « Wake Up Radio » dans un système de télécommunications ;

[Fig 2] la figure 2 est un schéma en blocs du détecteur selon l’invention ;

[Fig 3] la figure 3 représente schématiquement un exemple de premier circuit de détecteur selon l’invention, en régime statique ;

[Fig 4] la figure 4 illustre schématiquement un exemple de premier circuit de détecteur selon l’invention, en régime petit signal ;

[Fig 5] la figure 5 représente schématiquement un exemple de premier circuit de détecteur selon l’invention, en régime grand signal ;

[Fig 6] la figure 6 illustre schématiquement un montage équivalent du circuit de l’exemple de la figure 5 ;

[Fig 7] la figure 7 représente schématiquement une caractéristique de transfert d’un inverseur CMOS sous le seuil ;

[Fig 8] la figure 8 illustre schématiquement un circuit d’un inverseur CMOS ;

[Fig 9] la figure 9 représente schématiquement un exemple de circuit de détecteur selon l’invention ;

[Fig 10] la figure 10 illustre la courbe du signal en entrée de la cascade d’inverseurs représentée à la figure 9 ainsi que la courbe du signal obtenu en sortie de chaque inverseur ; [Fig 11] la figure 11 illustre la forme d’onde du signal en sortie du détecteur de la figure 9 pour différentes amplitudes du signal en entrée du détecteur ;

[Fig 12] la figure 12 est similaire à la figure 9 avec connexion du deuxième circuit à un neurone artificiel ;

[Fig 13] la figure 13 est analogue à la figure 9 avec le deuxième circuit converti en un neurone artificiel ; [Fig 14] la figure 14 représente des exemples de courbes de signaux relatifs au circuit de la figure 13 ; et

[Fig 15] la figure 15 est un graphe représentant la fréquence des impulsions électriques obtenues en sortie du circuit de la figure 13, en fonction de la puissance du signal en entrée.

Description détaillée

On a illustré schématiquement à la figure 1 a) un exemple de détecteur 10 selon l’invention implémenté dans un nœud de télécommunications 1 faisant partie d’un réseau de capteurs sans fil. En plus du détecteur 10, le nœud de télécommunications 1 comprend un émetteur- récepteur principal 12 et une unité de contrôle 14, par exemple un microcontrôleur. Le détecteur 10 est connecté en entrée à une antenne 18, notamment RF, et en sortie à l’unité de contrôle 14, laquelle communique avec l’émetteur-récepteur principal 12.

Les chronogrammes de la figure 1 b) illustrent la puissance des signaux en fonction du temps. Le détecteur 10 est continûment à l’écoute du canal radio, contrairement à l’émetteur- récepteur principal 12. A la réception d’un signal RF 17 envoyé par un autre nœud de télécommunications 2, le détecteur 10 envoie un signal d’interruption 11 à l’unité de contrôle 14 qui active l’émetteur-récepteur principal 12 par un signal d’activation 15. Une fois activé, l’émetteur-récepteur 12 accuse réception du signal 17 et se met en communication avec le nœud 2 pour l’échange de données. Ainsi, le détecteur 10 fait office de « Wake Up Radio » en « réveillant » l’émetteur-récepteur principal 12.

Le détecteur 10 peut également être utilisé en tant que démodulateur du signal RF reçu, permettant de recouvrer continûment l’information greffée sur la porteuse du signal RF et assurer ainsi la fonction de récepteur de radiocommunication opérant dans des conditions de consommation énergétique extrêmement faible (gain de 100000), toutes performances restant égales par ailleurs.

Comme représenté sur la figure 2, le détecteur 10 selon l’invention comporte un premier circuit 20 et un deuxième circuit 30 connecté en sortie du premier circuit 20.

Le premier circuit 20 possède deux entrées : une entrée el à laquelle est appliqué le signal RF à détecter et une entrée e2 à laquelle est appliquée une tension de contrôle. Le premier circuit 20 a pour objet de fixer le point de fonctionnement en sortie à une tension continue prédéfinie à laquelle s’ajoute une partie variable dépendant du signal de l’entrée el. La structure et le fonctionnement du premier circuit 20 seront décrits de façon détaillée ci-après. La forme d’onde du signal en sortie S du deuxième circuit 30 dépend de l’architecture de ce dernier et de la forme d’onde du signal RF en entrée, c’est-à-dire de l’application qui est faite du détecteur 10, comme il sera expliqué plus loin. Le signal en sortie du deuxième circuit est soit sous forme binaire après une démodulation du signal RF modulé appliqué en entrée, soit sous forme d’impulsions électriques dont la fréquence est proportionnelle à la puissance du signal RF appliqué en entrée en mode CW (onde continue).

La figure 3 représente de façon schématique un exemple de réalisation du premier circuit 20, en faisant apparaître les courants circulant en régime statique. Le premier circuit 20 comporte un pont de transistors NMOS reliés en un point milieu M : un transistor M1 de tirage dit « pull-up » et un transistor MO de rappel dit « pull-down ».

Le drain du transistor M1 est connecté à la tension d’alimentation Vdd, sa source au point milieu M et sa grille définit l’entrée el. En régime statique, aucun signal RF n’est appliqué à la grille du transistor ML Ainsi, tout se passe comme si celle-ci était reliée à la masse. Le drain du transistor MO est connecté au point milieu M, sa source à la tension d’alimentation -Vss et sa grille définit l’entrée e2 à laquelle est appliquée une tension de contrôle Vc. Ainsi, le transistor MO fonctionne en source de courant constant 10 permettant de régler la tension continue de repos du point M.

La sortance du premier circuit 20 est modélisée par une capacité Cm en entrée du deuxième circuit 30

Le potentiel au point M, noté Vm, est réglé de telle sorte que la tension grille-source V_gs1 de M1, égale à (-Vm), se trouve sous la tension de seuil V_th du transistor ML II à noter que si Vss = 0V, cette condition est de facto respectée.

Dans ces conditions, on a les relations analytiques suivantes, Il étant le courant de drain de M1, V0 la tension thermique, n le coefficient d’idéalité, k la constante de Boltzmann, T la température ambiante et q la charge électrique d’un électron : [Math 1] Sans signal RF appliqué, la tension Vm en DC, notée Vm_DC, peut être déduite de ces relations :

[Math 2]

Il est à noter que l’on peut régler ce potentiel Vm_DC à l’aide de Vc, si les longueurs L et largeurs W des grilles des transistors M1 et MO, respectivement, sont par ailleurs fixées.

Il est également à noter que la transconductance du transistor M1 est égale à : [Math 3]

Le comportement du circuit en régime petit signal AC, en particulier le comportement de la tension Vm dans ce régime, est illustré à la figure 4, une tension sinusoïdale étant appliquée sur la grille de M1.

La transmittance du circuit Vm/VRF est de la forme suivante, f étant la fréquence du signal RF

[Math 4]

En première approximation :

[Math 5]

En haute fréquence, et en particulier aux fréquences où le signal RF est présent, le rapport (Vm/VRF) est constant, proportionnel au rapport C1/(Cm+C1), ce qui correspond à un diviseur capacitif. On voit que :

(i) d’une part l’amplitude de la tension Vm est faible, mais non nulle, atténuée par rapport à celle du signal RF, et (ii) d’autre part, il existe une variation de tension résiduelle (fixée en première approximation par le pont capacitif).

Pour étudier le comportement du premier circuit 20 chargé par la capacité d’entrée Cm du deuxième circuit 30, la non-linéarité de la fonction I_D(V_GS) (courant de drain en fonction de la tension grille- source) du transistor de tirage M1 est exploitée, afin de calculer la valeur incrémentale DC de la tension détectée Vm (en régime permanent, après un temps de montée consécutif à l’application d’un signal RF).

La « conversion » du signal V_RF, généré à une fréquence f_RF, en une tension DC incrémentale ΔVm, est illustrée sur la figure 5. La valeur de cet incrément ΔVm peut aller de quelques centaines de μV à quelques mV.

Si l’on repart de l’expression de I1(V_GS) de M1 :

[Math 6]

Par ailleurs, on a le courant i_m intégré par la capacité Cm égal à : [Math 9]

On en déduit la valeur DC du courant i_m :

[Math 10] Ainsi, lors de la présence d’un signal RF, un courant DC incrémental im_DC, proportionnel à la valeur quadratique moyenne de la tension RF, est délivré par le transistor de tirage M1 et dirigé vers la capacité Cm. Ce courant im_DC charge l’impédance de nature capacitive Cm présente au point M.

Après un temps transitoire, la tension Vm au point M est modifiée d’une valeur incrémentale par rapport à sa valeur au repos (en régime statique). Si le signal RF est appliqué en mode CW, Vm maintiendra cette nouvelle valeur.

Le circuit 20 est ainsi équivalent au montage illustré à la figure 6. On voit que le circuit 20 a une fonction quadratique avec une impédance de sortie équivalente à la capacité Cm mise en dérivation d’une résistance R0. Le transistor M1 étant monté en « drain commun », R0 est définie par :

[Math 11]

Ainsi, aussitôt qu’une tension RF est appliquée au montage, on observe une tension incrémentale ΔVm qui s’écrit dans le domaine temporel sous la forme :

[Math 12]

On est donc en présence d’une charge de capacité des plus classiques, avec une valeur finale de ΔVm, après simplification, égale à :

[Math 13]

Il est à noter qu’à cet incrément de tension se superpose une partie variable de la tension Vm (cf. comportement en régime petit signal AC décrit plus haut). Lorsqu’il n’y a plus de signal RF, le transistor de rappel Mo (source de courant constant) décharge la capacité Cm, restaurant la tension Vm, après un temps transitoire, à la valeur Vm_DC qui a été réglée en régime statique.

Lorsque le signal RF est modulé, compte tenu du faible incrément ΔVm par rapport à la valeur Vm_DC, il est utile d’amplifier cette ondulation. Lorsque l’objectif premier est de démoduler, il convient que les derniers étages d’amplification saturent le signal amplifié entre les valeurs Vdd et -Vss. La chaîne d’amplification comporte à cet effet une série d’inverseurs connectés en cascade en nombre suffisant.

La caractéristique de transfert d’un inverseur CMOS sous le seuil est rappelée à la figure 7, Gmax étant le gain en tension maximum pouvant être obtenu. Cette caractéristique est tracée dans les conditions : Vdd = 200mV et Vss = 0V. Pour profiter du gain en tension maximum, il faut régler la tension V(in) à une valeur optimale V(in_opt).

Le circuit d’un inverseur CMOS est rappelé à la figure 8. Ce circuit, ayant pour entrée A et sortie Q, est composé d’un pont de transistors CMOS reliés en série et connectés en leurs drains à la sortie Q. L’entrée A est appliquée aux grilles des transistors PMOS de tirage et NMOS de rappel.

La figure 9 illustre schématiquement un exemple de deuxième circuit 30 composé de six inverseurs 32 en cascade. Les trois premiers inverseurs de la chaîne amplifient l’ondulation Vm sans saturation. Les trois derniers inverseurs de la chaîne sont configurés pour travailler en mode saturation, de sorte que le signal en sortie de chacun des trois derniers inverseurs atteigne sensiblement les valeurs Vdd et -Vss. Il est à noter que pour un deuxième circuit fonctionnant en boucle ouverte, il convient d’utiliser un nombre pair d’inverseurs 32 en cascade dans la chaîne.

Pour un fonctionnement optimal, il est utile de régler la tension Vm du premier inverseur 32 à une valeur voisine de V(in_opt), de façon à profiter pleinement du gain en tension optimal de ce premier inverseur 32. Il faut cependant veiller, lorsque la tension de contrôle Vc est ajustée, à ce que la tension de sortie Vout reste à -Vss.

Il est à noter que la capacité Cm correspond dans l’exemple de la figure 9 à la capacité d’entrée du premier inverseur.

En présence d’un signal RF, compte tenu du réglage précédent, l’ondulation ΔVm représentée sur la figure 10, est tout d’abord amplifiée (fonctionnement en « petit signal » des trois premiers inverseurs), pour finalement atteindre une amplitude telle que les trois derniers inverseurs ont une tension de sortie saturée, c’est-à-dire que celle-ci prend des valeurs égales à Vdd et -Vss, signature du signal RF démodulé en bande de base. La figure 10 montre les différents signaux V(k) obtenus à la sortie de chaque inverseur de rang k dans la chaîne d’inverseurs en cascade. Il est à noter que pour une simulation du circuit de la figure 9, avec un signal RF en entrée présentant une fréquence de 1 GHz et une amplitude Vs de 7 mV, la consommation de puissance est de 100 pW. C’est une consommation plus faible de plusieurs ordres de grandeur que celles de l’état de l’art (par exemple par rapport au circuit décrit dans la publication Huang et al. “A 915 MHz ultra- low power wake-up receiver with scalable performance and power consumption”). Il est à noter que pour l’exemple de la figure 9, la variation ΔVm correspond approximativement à la valeur donnée par la théorie.

La figure 11 montre la forme d’onde à la sortie du circuit de la figure 9 alimenté sous Vdd=200mV et Vss=0V, et ceci pour différentes amplitudes Vs du signal RF (variant de 20mV à 100mV). Une correspondance en termes de puissances RF (théoriques) est également indiquée. La tension de sortie permet la prise de décision sur la valeur binaire des symboles modulant la porteuse RF.

La figure 12 montre qu’il est possible de connecter la sortie d’un inverseur de la chaîne, en l’occurrence l’avant-dernier inverseur, de rang 5, à un neurone artificiel générique (par exemple de type « leaky-integrate-and-fire ») comme illustré sur la figure. Ceci permet la génération d’impulsions électriques qui peuvent être mises à profit pour nourrir un réseau de neurones impulsionnels (SNN). Il à noter que la fréquence des impulsions produites ne dépend pas de l’amplitude du signal RF.

Le principe qu’une tension aux bornes d’une capacité intègre un courant comme décrit ci- avant peut s’appliquer également en associant au premier circuit 20 tout neurone artificiel faisant office de deuxième circuit 30 présentant une capacité de membrane. A titre illustratif, le circuit présenté à la figure 12 peut se transformer directement en un neurone artificiel « integrate-and-fire » (i.e. proposé par Carver Mead dès 1989). Un exemple d’un tel circuit est représenté à la figure 13.

Comme illustré sur cette figure, deux composants ont été ajoutés au circuit 30 de la figure 9 : une capacité de contre-réaction Cf connectée entre l’entrée et la sortie du deuxième circuit 30 (à noter que la capacité de membrane dans ce cas est constituée de la capacité d’entrée « Cm » du premier inverseur 32 de la chaîne), et un transistor de contre-réaction Mf, en l’espèce de type NMOS, commandé par la tension de sortie du deuxième circuit 30 au niveau de la grille, dont le drain est connecté à l’entrée M du deuxième circuit et la source à la masse. On retrouve ainsi le neurone artificiel communément appelé « Axon-Hillock » (AH) dans la littérature. Il est à noter que la tension de contrôle Vc, qui sert à ajuster la tension de membrane Vm du neurone AH en régime statique, est inchangée par rapport au montage en boucle ouverte décrit précédemment à la figure 12.

Quand un signal RF CW est appliqué, l’impulsion en sortie Vout_AH se déclenche lorsque la tension de membrane Vm atteint le seuil de commutation du premier inverseur, entraînant une contre-réaction positive contribuant à augmenter la tension Vm rapidement, avant que le transistor Mf opère une remise à zéro rapide de cette tension Vm et subséquemment une remise à zéro de la tension de sortie Vout_AH.

Les simulations illustrées à la figure 14 présentent les courbes temporelles respectives de la tension de membrane Vm et de la sortie du neurone AH (Vout_AH), pour différentes amplitudes du signal RF appliqué sur la grille du transistor M1.

Contrairement à la génération d’impulsions obtenue à l’aide d’un neurone artificiel générique comme décrit précédemment en rapport avec la figure 12, la fréquence des impulsions générées dans l’exemple de la figure 13 est dépendante de la puissance du signal RF. La fréquence des impulsions en fonction de la puissance RF est représentée à la figure 15. Cette courbe montre la potentialité de ce circuit à fonctionner en qualité de RSSI, avec une puissance RF (en l’espèce variant de -82dBm à -62dBm) codée en fréquence d’impulsions (de 50 kHz à 250 kHz). La dépendance linéaire de la fréquence des impulsions en fonction de la puissance RF est également à noter.

L’invention n’est pas limitée aux exemples de réalisation décrits ci-dessus.

Bien que les exemples illustrés concernent plus particulièrement le domaine radiofréquence, le détecteur selon l’invention est compatible avec la détection d’ondes dans les bandes acoustiques ou optiques, notamment infrarouge.

Claims

Revendications

1. Détecteur (10) de signal, en particulier radio fréquence, notamment un détecteur de type « Wake Up Radio », comportant :

- un premier circuit (20) recevant en entrée le signal, étant configuré pour fixer le point de fonctionnement (M) en sortie à une tension continue prédéfinie (Vm_DC) à laquelle s’ajoute une partie variable (ΔVm) dépendant du signal de l’entrée, et

- un deuxième circuit (30) relié en entrée à la sortie du premier circuit (20) et configuré pour amplifier la partie variable (ΔVm) du signal, ce deuxième circuit comprenant une chaîne d’au moins deux inverseurs logiques, préférentiellement réalisés en technologie CMOS (32), positionnés en cascade et fonctionnant sous le seuil.

2. Détecteur selon la revendication précédente, le premier circuit (20) comprenant un pont de transistors MOS en série (M1, MO) reliés par un point milieu (M) constituant la sortie du premier circuit, l’entrée du premier circuit (20) correspondant à la grille (e1 ; e2) de l’un des transistors.

3. Détecteur selon la revendication précédente, les transistors MOS du pont (M1, MO) fonctionnant sous le seuil.

4. Détecteur selon la revendication 2 ou 3, le pont de transistors MOS (M1, MO) comportant un transistor de tirage « pull-up » (M1) et un transistor de rappel « pull-down » (MO), le signal étant appliqué à la grille (el) du transistor de tirage et une tension de contrôle (Vc) étant appliquée à la grille (e2) du transistor de rappel.

5. Détecteur selon l'une quelconque des revendications 2 à 4, les transistors MOS du pont étant de type NMOS.

6. Détecteur selon l'une quelconque des revendications précédentes, le premier (20) et/ou deuxième (30) circuit étant alimenté(s) par des tensions Vdd et -Vss telles que |Vdd - Vss| est compris entre 0V et 0.6V.

7. Détecteur selon la revendication précédente, la tension Vdd étant comprise entre 0V et 300mV et/ou la tension - Vss étant comprise entre -300mV et 0V.

8. Détecteur selon l'une quelconque des revendications précédentes, une première partie de la chaîne d’inverseurs (32) étant configurée pour travailler sans saturation, une deuxième partie de la chaîne d’inverseurs (32) à la suite de la première étant configurée pour travailler en mode saturation de sorte que le signal en sortie de chaque inverseur de la deuxième atteigne sensiblement les valeurs Vdd et -Vss.

9. Détecteur selon l'une quelconque des revendications précédentes, le deuxième circuit étant connecté en sortie d’un inverseur (32) de la chaîne à un neurone artificiel.

10. Détecteur selon la revendication précédente, le neurone artificiel étant de type « leaky-integrate-and-fire ».

11. Utilisation du détecteur selon l'une des deux revendications précédentes pour la génération d’impulsions électriques afin d’alimenter un réseau de neurones impulsionnels (SNN), le signal étant modulé.

12. Détecteur selon l'une quelconque des revendications 1 à 8, étant un récepteur de radiocommunication, notamment apte à démoduler le signal.

13. Détecteur selon l'une quelconque des revendications 1 à 8, le deuxième circuit étant un neurone artificiel de type Axon-Hillock et comportant :

- une capacité de contre-réaction (Cf) connectée entre l’entrée et la sortie du deuxième circuit (30), et

- un transistor de contre-réaction (Mf) commandé par la tension de sortie du deuxième circuit (30) au niveau de la grille, et dont une borne est connectée à l’entrée du deuxième circuit.

14. Détecteur selon la revendication précédente, comportant une capacité de membrane (Cm), cette capacité de membrane étant notamment la capacité d’entrée du premier inverseur (32) de ladite chaîne.

15. Utilisation du détecteur selon la revendication 12 ou 13 pour la génération d’impulsions électriques afin de fournir un indicateur de puissance du signal reçu RSSI « Received Signal Strength Indicator », le signal étant une onde continue CW.

16. Utilisation selon la revendication précédente dans les réseaux d’objets communicants afin d’effectuer une estimation de la distance à laquelle se situe la source d’émission.

17. Nœud de télécommunications (1) comportant le détecteur (10) selon l'une quelconque des revendications 1 à 8, un émetteur-récepteur principal (12) et une unité de contrôle (14), le détecteur (10) étant configuré pour envoyer, à la détection du signal (17), un signal d’interruption (11) à l’unité de contrôle (14), celle-ci étant configurée pour activer, à la réception du signal d’interruption (11), l’émetteur-récepteur principal (12).

18. Procédé de détection d’un signal (17) ayant une fréquence comprise entre 1 Hz et ITHz et une puissance notamment comprise entre -110 dBm et +0dBm, à l’aide du détecteur (10) selon l'une quelconque des revendications 1 à 8, comportant la détection du signal (17) par le détecteur (10), ce dernier étant de préférence continûment actif, et la génération d’un signal numérique en sortie du détecteur.

19. Procédé selon la revendication précédente, le signal radio fréquence (17) étant modulé selon l’une des modulations suivantes : modulation par déplacement d’amplitude « Amplitude Shift Keying » (ASK), modulation en tout ou rien « On Off Keying » (OOK), modulation en position d’impulsions « Puise Position Modulation » (PPM) et modulation de largeur d’impulsion « Pulse Width Modulation » (PWM).