EP4353055A1 - Leiterplatte für ein leistungshalbleitermodul, leistungshalbleitermodul sowie verfahren zur herstellung einer leiterplatte und eines leistungshalbleitermoduls - Google Patents

Leiterplatte für ein leistungshalbleitermodul, leistungshalbleitermodul sowie verfahren zur herstellung einer leiterplatte und eines leistungshalbleitermoduls

Info

Publication number
EP4353055A1
EP4353055A1 EP22735092.3A EP22735092A EP4353055A1 EP 4353055 A1 EP4353055 A1 EP 4353055A1 EP 22735092 A EP22735092 A EP 22735092A EP 4353055 A1 EP4353055 A1 EP 4353055A1
Authority
EP
European Patent Office
Prior art keywords
circuit board
power semiconductor
mounting surface
layer
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP22735092.3A
Other languages
English (en)
French (fr)
Inventor
Detlev Bagung
Christina QUEST-MATT
Holger Baldreich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schaeffler Technologies AG and Co KG
Original Assignee
Vitesco Technologies GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vitesco Technologies GmbH filed Critical Vitesco Technologies GmbH
Publication of EP4353055A1 publication Critical patent/EP4353055A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09572—Solder filled plated through-hole in the final product
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/042—Remote solder depot on the PCB, the solder flowing to the connections from this depot
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Definitions

  • the present invention relates to a circuit board for a power semiconductor module and a power semiconductor module. It also relates to a method for producing such a printed circuit board and a power semiconductor module.
  • the mounting area In the area in which a power semiconductor component is mounted, referred to below as the mounting area, some bores are provided which completely penetrate the printed circuit board and which are typically completely or partially filled with metal. Bores of this kind, known as “thermal vias", are not intended to create electrical connections between metallization layers, but to improve heat conduction through the printed circuit board. They are therefore typically electrically isolated from conductor track structures.
  • solder depots are also provided in the assembly area.
  • the power semiconductor component is placed on the circuit board in the assembly area and connected to the circuit board in a reflow process via the solder depots.
  • solder depots Angered around the openings of the vias Solder mask prevents solder from penetrating the vias during the reflow process, which could lead to short circuits on the underside of the circuit board.
  • a printed circuit board for a power semiconductor module having at least one top and one bottom, at least one mounting surface for a power semiconductor component being provided on the top.
  • At least one solder layer provided for connecting at least one power semiconductor component to the mounting surface is arranged on the mounting surface and is divided into areas separated from one another by gaps.
  • the mounting surface is used for the electrical and mechanical connection of the power semiconductor component to the printed circuit board and designates that surface on the upper side of the printed circuit board which essentially corresponds to the expansion of the power semiconductor component to be fitted and on which the electrical and mechanical connection is made.
  • solder layer is divided into areas separated by gaps.
  • a plurality of thermal vias are arranged in the circuit board, which extend in the area of the mounting surface from the top to the bottom of the circuit board, with an upper opening of the thermal vias being directly surrounded by a region of the solder layer and a lower opening of the vias being surrounded by a layer covered with electrically insulating material.
  • the upper opening of the thermal vias designates the opening exposed on the upper side of the printed circuit board and the lower opening designates the opening of the vias exposed on the underside of the printed circuit board.
  • the vias can have a metallization, i.e. at least their walls are completely or partially covered with a metallic layer in order to improve thermal conductivity.
  • the vias are metallized, so that the vias each have a central through hole.
  • the vias are completely filled with metal. It is also conceivable that the vias initially have no metallization, but that the metallization is only introduced during the soldering of a power semiconductor component onto the mounting surface by liquefied solder flowing through the upper opening into the vias.
  • the printed circuit board has the advantage that it allows a power semiconductor component applied to the mounting surface to be cooled particularly well.
  • vias and solder areas can be arranged distributed over the entire mounting surface. This enables a more even distribution of both functions (heat dissipation on the one hand and electrical and mechanical connection on the other) over the surface and, overall, a higher number of vias and a larger amount of solder.
  • the upper openings of the thermal vias are not surrounded by a layer of solder resist, as was previously the case in the prior art, in order to prevent solder from penetrating into the vias during the reflow process. Rather, the penetration of solder is not disadvantageous and may even be desirable because it contributes to particularly good heat conduction. Short circuits on the underside of the printed circuit board are prevented by covering the lower openings of the vias with a layer of electrically insulating material, in particular solder resist.
  • the upper openings of the thermal vias prevent the solder from spreading unevenly over the mounting surface.
  • the provision of gaps between areas of the solder layer has the advantage that flux and solvent can escape through the gaps during the soldering process. During the soldering process, the gaps can be completely or partially closed by flowing solder.
  • the areas of the solder layer that are separated from one another by the gaps are arranged in a geometric grid.
  • the areas of the solder layer can be designed as square or rectangular areas and the gaps between the areas as narrow, straight corridors.
  • the vias can also be arranged in a geometric grid, which can correspond, for example, to the grid of the areas of the solder layer.
  • At least one thermal via is provided in each area of the solder layer. This is particularly advantageous because the at least one via can then fulfill the task of holding the solder material in place during the soldering process for this area. It is also conceivable that several thermal vias are arranged in each area of the solder layer.
  • the layer of insulating material is formed as a continuous layer on the underside of the printed circuit board.
  • a continuous layer is understood here and below to mean that the layer has no interstices. Such a continuous layer can be applied particularly easily.
  • the electrically insulating layer can cover the entire underside of the circuit board. However, it can also be applied only in the area of the underside opposite the mounting surface, in which the lower openings of the vias are located, which are to be covered by the electrically insulating layer.
  • the layer of insulating material is in the form of a solder resist layer. Such a layer is easy to apply and fulfills the purpose of electrical insulation.
  • metallizations are arranged in the printed circuit board below the mounting surface to improve the thermal conductivity.
  • the metallizations can be metal layers, for example, which have at least the lateral extension of the mounting surface and bring about heat conduction in the direction of the underside and lateral heat spreading.
  • An arrangement of the metallizations below the mounting surface is understood to mean an arrangement between the mounting surface and the region of the underside of the printed circuit board that is opposite the mounting surface.
  • Such metallizations are known and improve the heat dissipation of the power semiconductor module.
  • the printed circuit board can be designed in particular as a PCB.
  • other technologies are also conceivable in which metallic layers are embedded in an electrically insulating matrix.
  • a power semiconductor module with at least one power semiconductor component is specified, which is arranged on a mounting surface of the printed circuit board described.
  • the thermal vias are at least partially filled with solder. This is solder that flowed from the solder layer into the vias while the power semiconductor component was being soldered on.
  • a method for producing a printed circuit board for a power semiconductor module comprises providing a printed circuit board having at least one top and one Bottom includes, being provided on the top at least one mounting surface for a power semiconductor component, wherein the circuit board has thermal vias that extend in the mounting surface from the top to the bottom of the circuit board.
  • the method also includes applying a layer of solder, which is divided into regions separated from one another by gaps, to the mounting surface in such a way that upper openings of the thermal vias are each directly surrounded by a region of the layer of solder.
  • the solder layer can be printed onto the top side of the printed circuit board.
  • the method further includes depositing a layer of insulating material on the underside of the circuit board such that at least the bottom openings of the vias are covered by the layer of insulating material.
  • the method has the advantages already described in connection with the printed circuit board.
  • a method for producing a power semiconductor module includes not only the already described provision of a printed circuit board but also the application of at least one power semiconductor component to the mounting surface by means of a soldering process.
  • solder from the solder layer at least partially enters the thermal vias during the soldering process.
  • FIG. 1 shows a printed circuit board for a power semiconductor module during a method for producing a printed circuit board according to an embodiment of the invention in a perspective view
  • FIG. 2 shows a plan view of the top side of the printed circuit board according to FIG. 1 after the application of a layer of solder;
  • FIG. 3 shows a plan view of the underside of the circuit board according to FIGS. 1 and 2 after the application of an insulating layer;
  • Figure 4 shows a sectional view of the printed circuit board according to Figures 2 and
  • FIG. 5 shows a sectional view of a power semiconductor module after the application of a power semiconductor component to a printed circuit board according to FIG. 4;
  • FIG. 6 shows a sectional view of the power semiconductor module according to FIG. 5 after a reflow process
  • FIG. 7 shows a plan view of a circuit board according to an alternative embodiment
  • FIG. 8 shows a plan view of a circuit board according to a further alternative embodiment.
  • FIG. 1 shows a printed circuit board 1 for a power semiconductor module, which has an upper side 2 and an underside 3 opposite this.
  • the printed circuit board 1 can be a PCB, for example.
  • a mounting surface 4 is provided on the upper side 2 as a partial area of the upper side 2 .
  • the mounting surface 4, which is indicated by the dashed line, designates the surface on which a power semiconductor component is to be applied to form a power semiconductor module. Since large amounts of heat loss occur during operation of the power semiconductor module, cooling the printed circuit board 1 in the area of the mounting surface 4 is particularly important.
  • a plurality of vias 5 are introduced into the circuit board 1 in the area of the mounting surface 4 and penetrate the circuit board 1 from the top 2 to the bottom 3 .
  • the vias 5 are introduced into the printed circuit board 1 as through-holes and have metallizations, in particular a lining of their inner walls with metal, for better heat conduction.
  • the vias 5 have upper openings 6, which are exposed on the upper side 2 of the printed circuit board 1, and lower openings, which are not visible in FIG.
  • a total of nine thermal vias 5 are provided and arranged in a geometric grid.
  • FIG. 2 shows a plan view of the circuit board 1 according to FIG. 1 after a further process step for producing the circuit board 1.
  • a layer of solder 8 was applied, for example printed, to the top 2 at least in the area of the mounting surface 4 .
  • the solder layer 8 is applied in the form of separate areas 9 , the areas 9 being separated from one another by gaps 11 which are kept free from the solder layer 8 .
  • Each of the rectangular regions 9 in the embodiment shown directly encloses an upper opening 6 of a via 5, i.e. no barrier made of solder resist is arranged around the edge of the upper openings 6.
  • exactly one via 5 is provided in each area 9 of the solder layer.
  • Figure 3 shows a top view of the underside 3 of the printed circuit board 1 according to Figure 1 after the application of an electrically insulating layer 10 to the underside 3 of the printed circuit board 1.
  • the insulating layer 10 is applied as a continuous layer which extends over the entire Bottom 3 of the printed circuit board 1 extends and the lower openings 7 of the vias 5 are covered.
  • the insulating layer 10 insulates the metallized ones Vias 5 against each other, even if solder flows into the vias 5 during a soldering process and emerges again on the underside 3 of the printed circuit board 1.
  • the insulating layer 10 on the underside 3 of the printed circuit board 1 is a solder resist.
  • FIG. 4 shows a sectional view of the printed circuit board 1 according to FIGS. 2 and 3.
  • a metallization of the vias 5 is not shown in the figure for the sake of clarity.
  • FIG. 5 shows a sectional view of the circuit board 1 according to FIGS. 1 to 4 after a further step of a method for producing a power semiconductor module.
  • at least one power semiconductor component 12 was placed on top 2 of printed circuit board 1, specifically on mounting surface 4 provided for this purpose.
  • Contact pads (not shown) of power semiconductor component 12 can be brought into contact with regions 9 of solder layer 8.
  • FIG. 6 shows the power semiconductor module 13 according to FIG. 5 after a reflow process.
  • liquefied solder from the solder layer 8 has partially entered the vias 5 during the soldering process.
  • the gaps 11 between areas of the solder layer 8 have also partially closed.
  • flux and solvent can escape from the solder layer 8 through the interstices 11 and the individual areas 9 of the solder layer 8 can completely or partially run into one another.
  • solder layer 8 are surrounded, prevent the solder of the solder layer 8 from being distributed unevenly over the mounting surface 4 .
  • the power semiconductor component 12 is thus uniformly connected to the printed circuit board 1 and the printed circuit board 1 contains effective thermally conductive structures below the mounting surface 4 with the vias 5 that are completely or partially filled with metal.
  • FIG. 7 shows a further embodiment of the circuit board 1 in which four upper openings 6 of the vias 5 are exposed in each area 9 of the solder layer 8 . A uniform distribution of solder on the mounting surface 4 is also ensured in this embodiment.
  • FIG. 8 shows a further embodiment of the printed circuit board 1, which differs from that shown in FIG. 2 in that the individual regions 9 of the solder layer 8 are embodied in a diamond shape and are arranged in a grid.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Leiterplatte (1) für ein Leistungshalbleitermodul (13), aufweisend zumindest eine Oberseite (2) und eine Unterseite (3), wobei auf der Oberseite (2) zumindest eine Montagefläche (4) für ein Leistungshalbleiterbauteil (12) vorgesehen ist, wobei auf der Montagefläche (4) zumindest eine zur Verbindung zumindest eines Leistungshalbleiterbauteils (12) mit der Montagefläche (4) vorgesehene Lotschicht (8) angeordnet ist, die in durch Zwischenräume (11) voneinander getrennte Bereiche (9) unterteilt ist, und wobei in der Leiterplatte (1) eine Mehrzahl thermischer Vias (5) angeordnet ist, die sich im Bereich der Montagefläche (4) von der Oberseite (2) zur Unterseite (3) der Leiterplatte (2) erstrecken, wobei eine obere Öffnung (6) der thermischen Vias (5) jeweils von einem Bereich (9) der Lotschicht (8) unmittelbar umgeben ist und eine untere Öffnung (7) der Vias (5) von einer Schicht (10) aus elektrisch isolierendem Material bedeckt ist.

Description

Leiterplatte für ein Leistungshalbleitermodul, Leistungshalbleitermodul sowie Verfahren zur Herstellung einer Leiterplatte und eines Leistungshalbleitermoduls
Die vorliegende Erfindung betrifft eine Leiterplatte für ein Leistungshalbleitermodul sowie ein Leistungshalbleitermodul. Sie betrifft weiter ein Verfahren zur Herstellung einer derartigen Leiterplatte sowie eines Leistungshalbleitermoduls.
Bei leistungselektronischen Bauteilen ist es üblich, die Leistungshalbleiterbauteile sowie die Leiterplatten, auf die sie zur Bildung von Leistungshalbleitermodulen aufgebracht werden, so auszugestalten, dass eine möglichst wirksame Abführung der im Betrieb entstehenden Verlustwärme möglich ist.
In dem Bereich, in dem ein Leistungshalbleiterbauteil montiert wird, im folgenden Montagebereich genannt, werden teilweise Bohrungen vorgesehen, die die Leiterplatte vollständig durchdringen und die typischerweise ganz oder teilweise mit Metall gefüllt sind. Derartige als „thermische Vias“ bezeichnete Bohrungen haben nicht die Aufgabe, elektrische Verbindungen zwischen Metallisierungslagen herzustellen, sondern sie verbessern die Wärmeleitung durch die Leiterplatte. Daher sind sie typischerweise gegen Leiterbahnstrukturen elektrisch isoliert.
Da in dem Montagebereich auch eine elektrische und mechanische Verbindung des Leistungshalbleiterbauteils mit der Leiterplatte erfolgen soll, sind zudem in dem Montagebereich Lotdepots vorgesehen.
Zur Montage wird das Leistungshalbleiterbauteil in dem Montagebereich auf die Leiterplatte aufgesetzt und in einem Reflow-Prozess über die Lotdepots mit der Leiterplatte verbunden. Rund um die Öffnungen der Vias aufgebrachter Lötstopplack verhindert, dass während des Reflow-Prozesses Lot in die Vias eindringt, was auf der Unterseite der Leiterplatte zu Kurzschlüssen führen könnte.
Durch die zunehmend höheren Anforderungen, die an die Entwärmung von Leistungsmodulen gestellt werden, beispielsweise für den Einsatz im Bereich der Elektromobilität, besteht der Bedarf, die Entwärmung von Leistungshalbleitermodulen weiter zu verbessern.
Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Leiterplatte für ein Leistungshalbleitermodul anzugeben, die eine besonders wirksame Entwärmung des Leistungshalbleitermoduls ermöglicht, wobei gleichzeitig eine sichere und langzeitstabile elektrische und mechanische Verbindung zwischen zumindest einem Leistungshalbleiterbauteil und der Leiterplatte sichergestellt sein soll. Ferner soll ein Verfahren zur Herstellung einer derartigen Leiterplatte angegeben werden.
Diese Aufgabe wird gelöst durch den Gegenstand der unabhängigen Ansprüche. Vorteilhafte Ausführungsformen und Weiterbildungen sind Gegenstand der Unteransprüche.
Gemäß einem Aspekt der Erfindung wird eine Leiterplatte für ein Leistungshalbleitermodul angegeben, aufweisend zumindest eine Oberseite und eine Unterseite, wobei auf der Oberseite zumindest eine Montagefläche für ein Leistungshalbleiterbauteil vorgesehen ist. Auf der Montagefläche ist zumindest eine zur Verbindung zumindest eines Leistungshalbleiterbauteils mit der Montagefläche vorgesehene Lotschicht angeordnet, die in durch Zwischenräume voneinander getrennte Bereiche unterteilt ist.
Dabei dient die Montagefläche zur elektrischen und mechanischen Verbindung des Leistungshalbleiterbauteils mit der Leiterplatte und bezeichnet diejenige Fläche auf der Oberseite der Leiterplatte, die im Wesentlichen der Ausdehnung des aufzusetzen Leistungshalbleiterbauteils entspricht und auf der die elektrische und mechanische Verbindung erfolgt.
Die Lotschicht ist in durch Zwischenräume voneinander getrennte Bereiche unterteilt. Darunter wird hier und im Folgenden verstanden, dass die Lotschicht nicht als durchgehende Schicht aufgebracht ist, sondern aus einzelnen Bereichen besteht, die durch Zwischenräume, d.h. von der Lotschicht frei gehaltene Bereiche, voneinander getrennt sind.
In der Leiterplatte ist eine Mehrzahl thermischer Vias angeordnet, die sich im Bereich der Montagefläche von der Oberseite zur Unterseite der Leiterplatte erstrecken, wobei eine obere Öffnung der thermischen Vias jeweils von einem Bereich der Lotschicht unmittelbar umgeben ist und eine untere Öffnung der Vias von einer Schicht aus elektrisch isolierendem Material bedeckt ist.
Dabei bezeichnet die obere Öffnung der thermischen Vias die an der Oberseite der Leiterplatte freiliegende Öffnung und die untere Öffnung die an der Unterseite der Leiterplatte freiliegende Öffnung der Vias. Die Vias können eine Metallisierung aufweisen, d.h. zumindest ihre Wände sind ganz oder teilweise mit einer metallischen Schicht bedeckt, um die Wärmeleitfähigkeit zu verbessern.
Gemäß einer Ausführungsform sind lediglich die Wände der Vias metallisiert, sodass die Vias jeweils ein zentrales Durchgangsloch aufweisen. In einer alternativen Ausführungsform sind die Vias vollständig mit Metall gefüllt. Denkbar ist auch, dass die Vias zunächst keine Metallisierung aufweisen, sondern die Metallisierung erst während des Auflötens eines Leistungshalbleiterbauteils auf die Montagefläche dadurch eingebracht wird, dass verflüssigtes Lot durch die obere Öffnung in die Vias fließt.
Die Leiterplatte weist den Vorteil auf, dass sie eine besonders gute Entwärmung eines auf die Montagefläche aufgebrachten Leistungshalbleiterbauteils erlaubt. Durch das Anordnen der Vias nicht in separaten Bereichen der Montagefläche, die dafür von der Lotschicht freigehalten sind, sondern auch in Bereichen, die die Lotschicht für die elektrische und mechanische Verbindung des Leistungshalbleiterbauteils mit der Leiterplatte aufweisen, ist es möglich, eine sehr große Anzahl von Vias für eine besonders wirksame Entwärmung auf der Montagefläche vorzusehen und gleichzeitig eine zuverlässige und gleichmäßige Lotanbindung des Leistungshalbleiterbauteils zu erreichen.
Es ist nicht mehr erforderlich, bestimmte Bereiche der Montagefläche für die Anordnung der Vias und andere, davon getrennte Bereiche für die Lotverbindungen vorzusehen, sondern Vias und Lotbereiche können über die gesamte Montagefläche verteilt angeordnet sein. Dadurch wird eine gleichmäßigere Verteilung beider Funktionen (Entwärmung einerseits und elektrische und mechanische Verbindung andererseits) über die Fläche und insgesamt eine höhere Anzahl von Vias und eine größere Menge an Lot ermöglicht.
Die oberen Öffnungen der thermischen Vias werden nicht, wie im Stand der Technik bisher vorgesehen, von einer Schicht aus Lötstopplack umgeben, um ein Eindringen von Lot während des Reflow-Prozesses in die Vias zu verhindern. Vielmehr ist das Eindringen von Lot nicht nachteilig und gegebenenfalls sogar wünschenswert, weil es zu einer besonders guten Wärmeleitung beiträgt. Kurzschlüsse auf der Unterseite der Leiterplatte werden dadurch verhindert, dass die unteren Öffnungen der Vias von einer Schicht aus elektrisch isolierendem Material, insbesondere aus Lötstopplack, bedeckt sind.
Somit ist es möglich, die oberen Öffnungen der thermischen Vias unmittelbar mit Lot zu umgeben. Während des Lötprozesses verhindern die oberen Öffnungen der Vias, dass das Lot sich ungleichmäßig über die Montagefläche verteilt. Durch die Anordnung der Vias auf der Montagefläche kann eine besonders gleichmäßige Verteilung des Lots und somit eine besonders gleichmäßige Anbindung des Leistungshalbleiterbauteils erreicht werden. Das Vorsehen von Zwischenräumen zwischen Bereichen der Lotschicht hat den Vorteil, dass Fluss- und Lösungsmittel während des Lötprozesses durch die Zwischenräume entweichen können. Während des Lötprozesses können die Zwischenräume ganz oder teilweise durch verfließendes Lot geschlossen werden.
Gemäß einer Ausführungsform sind die durch die Zwischenräume voneinander getrennten Bereiche der Lotschicht in einem geometrischen Raster angeordnet. Beispielsweise können die Bereiche der Lotschicht als quadratische oder rechteckige Bereiche ausgebildet sein und die Zwischenräume zwischen den Bereichen als schmale, gerade Korridore.
Typischerweise können auch die Vias in einem geometrischen Raster angeordnet sein, das beispielsweise dem Raster der Bereiche der Lotschicht entsprechen kann.
Gemäß einer Ausführungsform ist jeweils mindestens ein thermisches Via pro Bereich der Lotschicht vorgesehen. Dies ist insbesondere deshalb vorteilhaft, weil das zumindest eine Via dann für diesen Bereich die Aufgabe erfüllen kann, das Lotmaterial während des Lötprozesses an Ort und Stelle zu halten. Es ist auch denkbar, dass in jedem Bereich der Lotschicht mehrere thermische Vias angeordnet sind.
Gemäß einer Ausführungsform ist die Schicht aus isolierendem Material als durchgehende Schicht auf der Unterseite der Leiterplatte ausgebildet.
Unter einer durchgehenden Schicht wird hier und im Folgenden verstanden, dass die Schicht keine Zwischenräume aufweist. Eine derartige durchgehende Schicht kann besonders leicht aufgebracht werden. Die elektrisch isolierende Schicht kann die gesamte Unterseite der Leiterplatte bedecken. Sie kann jedoch auch nur im der Montagefläche gegenüberliegenden Bereich der Unterseite aufgebracht sein, in dem die unteren Öffnungen der Vias liegen, die durch die elektrisch isolierende Schicht abgedeckt werden sollen. Gemäß einer Ausführungsform ist die Schicht aus isolierendem Material als Lötstopplackschicht ausgebildet. Eine derartige Schicht ist einfach aufzubringen und erfüllt den Zweck der elektrischen Isolation.
Gemäß einer Ausführungsform sind in der Leiterplatte unterhalb der Montagefläche Metallisierungen zur Verbesserung der Wärmeleitfähigkeit angeordnet. Bei den Metallisierungen kann es sich beispielsweise um Metalllagen handeln, die zumindest die laterale Ausdehnung der Montagefläche aufweisen und eine Wärmeleitung in Richtung der Unterseite sowie eine seitliche Wärmespreizung bewirken. Unter einer Anordnung der Metallisierungen unterhalb der Montagefläche wird eine Anordnung zwischen der Montagefläche und dem der Montagefläche gegenüberliegenden Bereich der Unterseite der Leiterplatte verstanden.
Derartige Metallisierungen sind bekannt und verbessern die Entwärmung des Leistungshalbleitermoduls.
Die Leiterplatte kann insbesondere als PCB ausgebildet sein. Es sind jedoch auch andere Technologien denkbar, bei denen metallische Lagen in eine elektrisch isolierende Matrix eingebettet sind.
Gemäß einem Aspekt der Erfindung wird ein Leistungshalbleitermodul mit zumindest einem Leistungshalbleiterbauteil angegeben, das auf einer Montagefläche der beschriebenen Leiterplatte angeordnet ist.
Gemäß einer Ausführungsform sind die thermischen Vias zumindest teilweise mit Lot gefüllt. Dabei handelt es sich um Lot, das während des Auflötens des Leistungshalbleiterbauteils aus der Lotschicht in die Vias geflossen ist.
Gemäß einem weiteren Aspekt der Erfindung wird ein Verfahren zur Herstellung einer Leiterplatte für ein Leistungshalbleitermodul angegeben, das das Bereitstellen einer Leiterplatte aufweisend zumindest eine Oberseite und eine Unterseite umfasst, wobei auf der Oberseite zumindest eine Montagefläche für ein Leistungshalbleiterbauteil vorgesehen ist, wobei die Leiterplatte thermische Vias aufweist, die sich im Bereich der Montagefläche von der Oberseite zur Unterseite der Leiterplatte erstrecken. Ferner umfasst das Verfahren das Aufbringen einer Lotschicht, die in durch Zwischenräume voneinander getrennte Bereiche unterteilt ist, auf die Montagefläche, derart, dass obere Öffnungen der thermischen Vias jeweils von einem Bereich der Lotschicht unmittelbar umgeben sind. Die Lotschicht kann insbesondere auf die Oberseite der Leiterplatte aufgedruckt werden.
Das Verfahren umfasst ferner das Aufbringen einer Schicht aus isolierendem Material auf die Unterseite der Leiterplatte, sodass zumindest die unteren Öffnungen der Vias von der Schicht aus isolierendem Material bedeckt sind.
Das Verfahren weist die bereits im Zusammenhang mit der Leiterplatte beschriebenen Vorteile auf.
Gemäß einem weiteren Aspekt der Erfindung umfasst ein Verfahren zur Herstellung eines Leistungshalbleitermoduls neben dem bereits beschriebenen Bereitstellen einer Leiterplatte auch das Aufbringen zumindest eines Leistungshalbleiterbauteils auf die Montagefläche mittels eines Lötprozesses.
Gemäß einer Ausführungsform tritt dabei während des Lötprozesses Lot aus der Lotschicht zumindest teilweise in die thermischen Vias ein.
Ausführungsformen der Erfindung werden im Folgenden anhand schematischer Zeichnungen beispielhaft beschrieben.
Figur 1 zeigt eine Leiterplatte für ein Leistungshalbleitermodul während eines Verfahrens zur Herstellung einer Leiterplatte gemäß einer Ausführungsform der Erfindung in einer perspektivischen Ansicht; Figur 2 zeigt eine Draufsicht auf die Oberseite der Leiterplatte gemäß Figur 1 nach dem Aufbringen einer Lotschicht;
Figur 3 zeigt eine Draufsicht auf die Unterseite der Leiterplatte gemäß den Figuren 1 und 2 nach dem Aufbringen einer isolierenden Schicht;
Figur 4 zeigt eine Schnittansicht der Leiterplatte gemäß den Figuren 2 und
3;
Figur 5 zeigt eine Schnittansicht eines Leistungshalbleitermoduls nach dem Aufbringen eines Leistungshalbleiterbauteils auf eine Leiterplatte gemäß Figur 4;
Figur 6 zeigt eine Schnittansicht des Leistungshalbleitermoduls gemäß Figur 5 nach einem Reflow- Prozess;
Figur 7 zeigt eine Draufsicht auf eine Leiterplatte gemäß einer alternativen Ausführungsform und
Figur 8 zeigt eine Draufsicht auf eine Leiterplatte gemäß einer weiteren alternativen Ausführungsform.
Figur 1 zeigt eine Leiterplatte 1 für ein Leistungshalbleitermodul, die eine Oberseite 2 und eine dieser gegenüberliegende Unterseite 3 aufweist. Bei der Leiterplatte 1 kann es sich beispielsweise um ein PCB handeln.
Auf der Oberseite 2 ist eine Montagefläche 4 als Teilbereich der Oberseite 2 vorgesehen. Die Montagefläche 4, die durch die gestrichelte Linie angedeutet ist, bezeichnet die Fläche, auf der ein Leistungshalbleiterbauteil zur Bildung eines Leistungshalbleitermoduls aufgebracht werden soll. Da im Betrieb des Leistungshalbleitermoduls hohe Verlustwärmemengen anfallen, ist eine Entwärmung der Leiterplatte 1 im Bereich der Montagefläche 4 besonders von Bedeutung. lm Bereich der Montagefläche 4 ist eine Mehrzahl von Vias 5 in die Leiterplatte 1 eingebracht, die die Leiterplatte 1 von der Oberseite 2 bis zur Unterseite 3 durchdringen. Die Vias 5 sind als Durchgangsbohrungen in die Leiterplatte 1 eingebracht und weisen für eine bessere Wärmeleitung Metallisierungen, insbesondere eine Auskleidung ihrer Innenwände mit Metall, auf. Die Vias 5 weisen obere Öffnungen 6 auf, die an der Oberseite 2 der Leiterplatte 1 freiliegen, sowie untere Öffnungen, die in Figur 1 nicht sichtbar sind.
In der gezeigten Ausführungsform sind insgesamt neun thermische Vias 5 vorgesehen und in einem geometrischen Raster angeordnet.
Figur 2 zeigt eine Draufsicht auf die Leiterplatte 1 gemäß Figur 1 nach einem weiteren Verfahrensschritt zur Herstellung der Leiterplatte 1. In diesem Verfahrensschritt wurde auf die Oberseite 2 zumindest im Bereich der Montagefläche 4 eine Lotschicht 8 aufgebracht, beispielsweise aufgedruckt. Die Lotschicht 8 ist in der Form separater Bereiche 9 aufgebracht, wobei die Bereiche 9 durch Zwischenräume 11 , die von der Lotschicht 8 freigehalten sind, voneinander getrennt sind.
Jeder der in der gezeigten Ausführungsform rechteckig ausgebildeten Bereiche 9 umschließt unmittelbar eine obere Öffnung 6 eines Vias 5, d.h. um den Rand der oberen Öffnungen 6 ist keine Barriere aus Lötstopplack angeordnet. In der gezeigten Ausführungsform ist in jedem Bereich 9 der Lotschicht genau ein Via 5 vorgesehen.
Figur 3 zeigt eine Draufsicht auf die Unterseite 3 der Leiterplatte 1 gemäß Figur 1 nach dem Aufbringen einer elektrisch isolierenden Schicht 10 auf die Unterseite 3 der Leiterplatte 1. Die isolierende Schicht 10 ist in der gezeigten Ausführungsform als durchgehende Schicht aufgebracht, die sich über die gesamte Unterseite 3 der Leiterplatte 1 erstreckt und die die unteren Öffnungen 7 der Vias 5 bedeckt. Somit isoliert die isolierende Schicht 10 die metallisierten Vias 5 gegeneinander, auch wenn während eines Lötprozesses Lot in die Vias 5 fließt und auf der Unterseite 3 der Leiterplatte 1 wieder austritt.
Bei der isolierenden Schicht 10 auf der Unterseite 3 der Leiterplatte 1 handelt es sich in der gezeigten Ausführungsform um Lötstopplack.
Figur 4 zeigt eine Schnittansicht der Leiterplatte 1 gemäß den Figuren 2 und 3. Eine Metallisierung der Vias 5 ist der Übersichtlichkeit halber in der Figur nicht gezeigt.
Figur 5 zeigt eine Schnittansicht der Leiterplatte 1 gemäß den Figuren 1 bis 4 nach einem weiteren Schritt eines Verfahrens zur Herstellung eines Leistungshalbleitermoduls. In diesem Schritt wurde mindestens ein Leistungshalbleiterbauteil 12 auf die Oberseite 2 der Leiterplatte 1 aufgesetzt, und zwar auf der dafür vorgesehenen Montagefläche 4. Dabei können nicht gezeigte Kontaktanschlussflächen des Leistungshalbleiterbauteils 12 mit den Bereichen 9 der Lotschicht 8 in Kontakt gebracht werden.
Zur Bildung eines Leistungshalbleitermoduls 13 können auch weitere Leistungshalbleiterbauteile oder andere Komponenten auf die Leiterplatte 1 aufgebracht werden, die in den Figuren jedoch nicht gezeigt sind.
Figur 6 zeigt das Leistungshalbleitermodul 13 gemäß Figur 5 nach einem Reflow-Prozess. Wie in der Schnittansicht erkennbar ist, ist während des Lötprozesses verflüssigtes Lot aus der Lotschicht 8 teilweise in die Vias 5 eingetreten. Auch die Zwischenräume 11 zwischen Bereichen der Lotschicht 8 haben sich teilweise geschlossen. Während des Lötens können Flussmittel und Lösungsmittel durch die Zwischenräume 11 aus der Lotschicht 8 entweichen und die einzelnen Bereiche 9 der Lotschicht 8 können ganz oder teilweise ineinander verlaufen.
Die an der Oberseite 2 der Leiterplatte 1 freiliegenden oberen Öffnungen 6 der Vias 5, die in der gezeigten Ausführungsform jeweils von einem Bereich der Lotschicht 8 umgeben sind, verhindern, dass sich das Lot der Lotschicht 8 ungleichmäßig über die Montagefläche 4 verteilt. Nach dem Lötprozess ist somit das Leistungshalbleiterbauteil 12 gleichmäßig mit der Leiterplatte 1 verbunden und die Leiterplatte 1 enthält unterhalb der Montagefläche 4 mit den ganz oder teilweise mit Metall gefüllten Vias 5 wirksam wärmeleitende Strukturen.
Figur 7 zeigt eine weitere Ausführungsform der Leiterplatte 1, bei der in jedem Bereich 9 der Lotschicht 8 vier obere Öffnungen 6 der Vias 5 frei liegen. Auch bei dieser Ausführungsform ist eine gleichmäßige Verteilung von Lot auf der Montagefläche 4 gewährleistet.
Figur 8 zeigt eine weitere Ausführungsform der Leiterplatte 1 , die sich von der in Figur 2 gezeigten darin unterscheidet, dass die einzelnen Bereiche 9 der Lotschicht 8 rautenförmig ausgebildet und in einem Raster angeordnet sind. Alternativ sind auch andere Formen für die Bereiche 9 denkbar, beispielsweise runde Formen und/oder Kombinationen aus den in den Figuren 2, 7 und 8 gezeigten Ausführungsformen.
Bezugszeichenliste
I Leiterplatte 2 Oberseite
3 Unterseite
4 Montagefläche
5 Via
6 obere Öffnung 7 untere Öffnung
8 Lotschicht
9 Bereich
10 isolierende Schicht
I I Zwischenraum 12 Leistungshalbleiterbauteil
13 Leistungshalbleitermodul

Claims

Patentansprüche
1. Leiterplatte (1 ) für ein Leistungshalbleitermodul (13), aufweisend zumindest eine Oberseite (2) und eine Unterseite (3), wobei auf der Oberseite (2) zumindest eine Montagefläche (4) für ein Leistungshalbleiterbauteil (12) vorgesehen ist, wobei auf der Montagefläche (4) zumindest eine zur Verbindung zumindest eines Leistungshalbleiterbauteils (12) mit der Montagefläche (4) vorgesehene Lotschicht (8) angeordnet ist, die in durch Zwischenräume (11) voneinander getrennte Bereiche (9) unterteilt ist, und wobei in der Leiterplatte (1) eine Mehrzahl thermischer Vias (5) angeordnet ist, die sich im Bereich der Montagefläche (4) von der Oberseite (2) zur Unterseite (3) der Leiterplatte (2) erstrecken, wobei eine obere Öffnung (6) der thermischen Vias (5) jeweils von einem Bereich (9) der Lotschicht (8) unmittelbar umgeben ist und eine untere Öffnung (7) der Vias (5) von einer Schicht (10) aus elektrisch isolierendem Material bedeckt ist.
2. Leiterplatte (1) nach Anspruch 1, wobei die durch die Zwischenräume (11) voneinander getrennten Bereiche (9) der Lotschicht (8) in einem geometrischen Raster angeordnet sind.
3. Leiterplatte (1) nach Anspruch 1 oder 2, wobei jeweils mindestens ein thermisches Via (5) pro Bereich (9) der Lotschicht (8) vorgesehen ist.
4. Leiterplatte (1) nach einem der Ansprüche 1 bis 3, wobei die Schicht (10) aus elektrisch isolierendem Material als durchgehende Schicht auf der Unterseite (3) der Leiterplatte (1) ausgebildet ist.
5. Leiterplatte (1) nach einem der Ansprüche 1 bis 4, wobei die Schicht (10) aus isolierendem Material als Lötstopplackschicht ausgebildet ist.
6. Leiterplatte (1) nach einem der Ansprüche 1 bis 5, wobei in der Leiterplatte (1) unterhalb der Montagefläche (4) Metallisierungen zur Verbesserung der Wärmeleitfähigkeit angeordnet sind.
7. Leiterplatte (1) nach einem de Ansprüche 1 bis 6, die als PCB ausgebildet ist.
8. Leistungshalbleitermodul (13) mit zumindest einem Leistungshalbleiterbauteil (12), das auf einer Montagefläche (4) einer Leiterplatte (1) nach einem der Ansprüche 1 bis 7 angeordnet ist.
9. Leistungshalbleitermodul (13) nach Anspruch 8, wobei die thermischen Vias (5) zumindest teilweise mit Lot gefüllt sind.
10. Verfahren zur Herstellung einer Leiterplatte (1) für ein Leistungshalbleitermodul (13), aufweisend
- Bereitstellen einer Leiterplatte (1) aufweisend zumindest eine Oberseite (2) und eine Unterseite (3), wobei auf der Oberseite (2) zumindest eine Montagefläche (4) für ein Leistungshalbleiterbauteil (12) vorgesehen ist, wobei die Leiterplatte (1) thermische Vias (5) aufweist, die sich im Bereich der Montagefläche (4) von der Oberseite (2) zur Unterseite (3) der Leiterplatte (1) erstrecken;
- Aufbringen einer Lotschicht (8), die in durch Zwischenräume (11) voneinander getrennte Bereiche (9) unterteilt ist, auf die Montagefläche (4), derart, dass obere Öffnungen (6) der thermischen Vias (5) jeweils von einem Bereich (9) der Lotschicht (8) unmittelbar umgeben sind; - Aufbringen einer Schicht (10) aus isolierendem Material auf die Unterseite (3) der Leiterplatte (1), so dass zumindest die unteren Öffnungen (7) der Vias (5) von der Schicht (10) aus isolierendem Material bedeckt sind.
11. Verfahren zur Herstellung eines Leistungshalbleitermoduls (13), aufweisend
- Bereitstellen einer Leiterplatte (1) nach dem Verfahren gemäß Anspruch 10; - Aufbringen zumindest eines Leistungshalbleiterbauteils (12) auf die
Montagefläche (4) mittels eines Lötprozesses.
12. Verfahren nach Anspruch 11 , wobei während des Lötprozesses Lot aus der Lotschicht (8) zumindest teilweise in die thermischen Vias (5) eintritt.
EP22735092.3A 2021-06-08 2022-06-08 Leiterplatte für ein leistungshalbleitermodul, leistungshalbleitermodul sowie verfahren zur herstellung einer leiterplatte und eines leistungshalbleitermoduls Pending EP4353055A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021114658.5A DE102021114658A1 (de) 2021-06-08 2021-06-08 Leiterplatte für ein Leistungshalbleitermodul, Leistungshalbleitermodul sowie Verfahren zur Herstellung einer Leiterplatte und eines Leistungshalbleitermoduls
PCT/EP2022/065483 WO2022258656A1 (de) 2021-06-08 2022-06-08 Leiterplatte für ein leistungshalbleitermodul, leistungshalbleitermodul sowie verfahren zur herstellung einer leiterplatte und eines leistungshalbleitermoduls

Publications (1)

Publication Number Publication Date
EP4353055A1 true EP4353055A1 (de) 2024-04-17

Family

ID=82319785

Family Applications (1)

Application Number Title Priority Date Filing Date
EP22735092.3A Pending EP4353055A1 (de) 2021-06-08 2022-06-08 Leiterplatte für ein leistungshalbleitermodul, leistungshalbleitermodul sowie verfahren zur herstellung einer leiterplatte und eines leistungshalbleitermoduls

Country Status (5)

Country Link
US (1) US12604391B2 (de)
EP (1) EP4353055A1 (de)
CN (1) CN117426144A (de)
DE (1) DE102021114658A1 (de)
WO (1) WO2022258656A1 (de)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4226168A1 (de) 1992-08-07 1994-02-10 Sel Alcatel Ag Verfahren zur Herstellung einer elektronischen Baugruppe
US5848466A (en) 1996-11-19 1998-12-15 Motorola, Inc. Method for forming a microelectronic assembly
DE29623190U1 (de) 1996-11-28 1997-12-11 Siemens AG, 80333 München Mehrschichtleiterplatte
DE19842590A1 (de) * 1998-09-17 2000-04-13 Daimler Chrysler Ag Verfahren zur Herstellung von Schaltungsanordnungen
DE19909505C2 (de) 1999-03-04 2001-11-15 Daimler Chrysler Ag Verfahren zur Herstellung von Schaltungsanordnungen
JP3639505B2 (ja) 2000-06-30 2005-04-20 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板及び半導体装置
DE10335129B3 (de) 2003-07-31 2005-06-23 Kathrein-Werke Kg Kühlanordnung für auf einer Leiterplatte angeordnete elektrische Bauelemente, insbesondere SMD-Bausteine
US7554193B2 (en) * 2005-08-16 2009-06-30 Renesas Technology Corp. Semiconductor device
KR20160000293A (ko) * 2014-06-24 2016-01-04 삼성전자주식회사 탭 핀에 타이바가 없는 반도체 모듈
AT516724B1 (de) 2014-12-22 2016-08-15 Zizala Lichtsysteme Gmbh Herstellen einer schaltungsanordnung mit thermischen durchkontaktierungen
JP2017152459A (ja) 2016-02-23 2017-08-31 カルソニックカンセイ株式会社 基板及び半導体装置の基板実装方法
AT520301B1 (de) 2017-10-12 2019-03-15 Zkw Group Gmbh Verfahren zum erzeugen einer leiterplatte mit thermischen durchkontaktierungen, sowie leiterplatte

Also Published As

Publication number Publication date
DE102021114658A1 (de) 2022-12-08
US20240260168A1 (en) 2024-08-01
WO2022258656A1 (de) 2022-12-15
US12604391B2 (en) 2026-04-14
CN117426144A (zh) 2024-01-19

Similar Documents

Publication Publication Date Title
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
EP0920055B1 (de) Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement
DE19634202C2 (de) Halbleitervorrichtung
WO2017004632A1 (de) Leiterplatte sowie verfahren zur herstellung einer leiterplatte
DE19832706C2 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE102021110251B4 (de) Leistungshalbleiteranordnung und Wechselrichterbrücke mit Leistungshalbleiteranordnung
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102014000126A1 (de) Leiterplatte, Schaltung und Verfahren zur Herstellung einer Schaltung
WO1995011580A1 (de) Anordnung bestehend aus einer leiterplatte
DE60315469T2 (de) Wärmeableiteinsatz, Schaltung mit einem solchen Einsatz und Verfahren zur Herstellung
EP0938252A2 (de) Elektrische Schaltungsanordnung
EP4353055A1 (de) Leiterplatte für ein leistungshalbleitermodul, leistungshalbleitermodul sowie verfahren zur herstellung einer leiterplatte und eines leistungshalbleitermoduls
DE102014211524B4 (de) Elektronikmodul mit einer Vorrichtung zur Wärmeabführung von durch eine in einem Kunststoffgehäuse angeordnete Halbleitereinrichtung erzeugter Wärme und Verfahren zur Herstellung eines Elektronikmoduls
DE4443424B4 (de) Anordnungen aus einem mehrschichtigen Substrat und einem Leistungselement und Verfahren zu ihrer Herstellung
DE102023109603B4 (de) System und verfahren zur verbesserung der wärmeableitung und der abschirmung durch die verwendung von zusammengefügten kupferpfosten auf der unterseite der leiterplatte
DE10217214B4 (de) Kühlanordnung für eine Schaltungsanordnung
DE102019215471B4 (de) Elektronisches Bauteil mit einer Kontaktieranordnung und Verfahren zur Herstellung eines elektronischen Bauteils
DE102004019568B4 (de) Leistungshalbleitermodul mit einem Substrat
WO2020078778A1 (de) Halbleiterbauelement-anordnung, verfahren zu deren herstellung sowie entwärmungseinrichtung
DE102017209083B4 (de) Leiterplattenanordnung mit Mikroprozessor-Bauelement, elektronisches Steuergerät und Verfahren zur Herstellung einer Leiterplattenanordnung
DE102018204553B4 (de) Leistungselektronikmodul für Kraftfahrzeuganwendungen
DE102019113021A1 (de) Elektronikkomponente für ein Fahrzeug mit verbesserter elektrischer Kontaktierung eines Halbleiterbauelements sowie Herstellungsverfahren
DE102023129417A1 (de) Leiterplattenanordnung und Verfahren zu dessen Herstellung
DE102024111703A1 (de) Halbleitervorrichtungen mit doppelseitigen Fanout-Chip Packages
DE102024116246A1 (de) Verfahren zum Herstellen einer Leiterplattenanordnung

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20231205

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: SCHAEFFLER TECHNOLOGIES AG & CO. KG