EP4295485A1 - Pegelwandler - Google Patents

Pegelwandler

Info

Publication number
EP4295485A1
EP4295485A1 EP22709195.6A EP22709195A EP4295485A1 EP 4295485 A1 EP4295485 A1 EP 4295485A1 EP 22709195 A EP22709195 A EP 22709195A EP 4295485 A1 EP4295485 A1 EP 4295485A1
Authority
EP
European Patent Office
Prior art keywords
transistor
voltage
level converter
resistor
reference potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP22709195.6A
Other languages
English (en)
French (fr)
Inventor
Christian Strittmatter
Simon Gerwig
Harald SCHÄUBLE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endress and Hauser SE and Co KG
Original Assignee
Endress and Hauser SE and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endress and Hauser SE and Co KG filed Critical Endress and Hauser SE and Co KG
Publication of EP4295485A1 publication Critical patent/EP4295485A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying

Definitions

  • the invention relates to a level converter for adapting a first reference potential and/or a first communication voltage of a first component to a second reference potential and/or a second communication voltage of a second component, the level converter being arranged between the first component and the second component.
  • field devices are often used which are used to record and/or influence process variables.
  • Sensors such as level meters, flow meters, pressure and temperature meters, pH and redox potential meters, conductivity meters, etc.
  • process variables which record the corresponding process variables level, flow rate, pressure, temperature, pH value or conductivity.
  • Actuators such as valves or pumps, which can be used to change the flow of a liquid in a pipeline section or the fill level in a container, are used to influence process variables.
  • field devices are also understood to mean, in particular, remote I/Os, radio adapters or devices in general that are arranged at the field level.
  • Field devices are usually connected to a higher-level unit, such as a control unit or a control system, via a two-wire line, ie a line with two separately formed wires.
  • the measured values of the sensors or the control values of the actuators are communicated analogously as a 4-20 mA current signal to the higher-level unit.
  • the field devices can also be supplied with energy via the two-wire line, but the energy available this way is quite limited. If a field device requires more energy than can be provided via the two-wire line, three- or four-wire lines are used, for example.
  • new and digital transmission and communication systems are playing an increasing role.
  • One of these systems is IO-Link.
  • IO-Link represents an IEC 61131-9 standard published with the issue date September 2013 under the name "Single-drop digital communication interface for small sensors and actuators" (SDCI) standardized communication system for connecting intelligent sensors and actuators. There are often several in the field devices Operating states are available: analog 4-20 mA operation, IO-Link operation and, if necessary, other operating states. One possibility of embedding these different operating states in a uniform electronic system is disclosed, for example, in DE 102019 116 193 A1.
  • level converters are used between the components, which adapt the reference potential of one component to that of the other component.
  • microprocessors often have the ground (GND, 0 V) as a reference potential and 3.3 V as the communication voltage.
  • An IO device typically has the so-called IOL ground (IOL-GND, -10...0 V) as the reference potential and IOL-GND + 3V as the communication voltage.
  • IOL-GND IOL-GND + 3V as the communication voltage.
  • Previous level converters often represent inductive and galvanically isolated transmission components, which are relatively expensive and require a comparatively large amount of space in the circuit. So-called level shifters, on the other hand, only convert the communication voltage from one value to another and can only be used if the components have an identical reference potential.
  • the problem to be solved by the present invention is therefore to specify a level converter which, in a simple manner, enables a communication voltage to be converted even if the reference potentials of the components are different.
  • a level converter for adapting a first reference potential and/or a first communication voltage of a first component to a second reference potential and/or a second communication voltage of a second component, the level converter being arranged between the first component and the second component, wherein the level converter has a first transistor with a downstream first resistor, wherein the level converter is designed such that the second reference potential drops across the first resistor when the first transistor is in a blocked state, and the second reference potential drops across the first resistor when the first transistor is open communication voltage drops.
  • the level converter according to the invention is able to convert both a communication voltage and a reference potential from the first component to the second component. This is achieved primarily via the first transistor, whose state, open or closed, decides what voltage is obtained at the output of the level shifter.
  • a great advantage of the level converter according to the invention is its simple construction. In particular, no inductive or galvanic separations are necessary, only standardized components such as a transistor and a resistor are required.
  • the level converter according to the invention can be used, for example, between a microprocessor and an IO-Link in order to coordinate their different reference potentials, GND or IOL-GND, and their different communication voltages.
  • the first transistor is preferably a bipolar pnp transistor or a field effect transistor.
  • the first resistor is arranged between the first transistor and the second reference potential. In this way, when the first transistor is in the off state, the second reference potential will always drop across the first resistor and will thus be provided at the output of the level converter. As is known to those skilled in the art, smaller leakage currents can occur at the first transistor, so that the voltage at the output of the level converter can deviate slightly from the second reference potential.
  • the first transistor has a first input and a first output, with a current flowing through the first input and the first output when the first transistor is open, with the first output being connected to the second reference potential, with the first input is connected to a first voltage source, the first voltage source outputting a voltage which is identical to the second communication voltage or is a voltage which is higher than the second reference potential, so that when the first transistor is open, the second communication voltage is present at the first resistance drops.
  • the second communication voltage should drop at the output of the level converter. If the second reference potential is GND, for example, ie 0 V, the first voltage source outputs the second communication voltage, for example 3.3 V, since the second communication voltage is thus obtained at the output of the level converter.
  • transistors typically have a saturation voltage, which can lead to small deviations in the second communication voltage.
  • the first voltage source should output a voltage of 3 V in order to obtain 3 V as the second communication voltage.
  • the open or the blocked state of the first transistor can advantageously be set by means of a first control connection of the first transistor.
  • transistors have an input, an output and a control connection. The state of the transistor can be set with the latter. As a rule, the transistor is opened as soon as a defined voltage is provided at the control connection, this defined voltage is typically around 0.7 V. When the transistor is open, a current flows through the input into the output of the transistor. If the voltage at the control connection falls below the defined level, the transistor remains blocked.
  • the first input is connected to the first control connection via a fourth resistor, with a fifth resistor being connected to the first control side in parallel with the fourth resistor.
  • a fourth resistor is integrated in the level converter. If the first transistor is a pnp transistor, for example, then a voltage of approximately 0.7 V must be able to emerge from the first control connection so that the first transistor is opened. By connecting the first control terminal to the first input, the pnp transistor is only opened when the difference between the potential at the first input and the potential at the fourth resistor is greater than approximately 0.7V.
  • the first control connection is connected to a second transistor, the second transistor being configured such that when the second transistor is in the open state, the first transistor is open and when the second transistor is in the blocked state, the first transistor is blocked.
  • an additional, second transistor can be used to control the first transistor.
  • the second transistor can be part of an open collector or push/pull output of a component, such as an IO device.
  • a further embodiment provides that the first reference potential is connected to a second output of the second transistor, a second voltage source being connected to the second input of the second transistor, the second voltage source outputting a voltage which is higher than that of the first reference potential, wherein the first transistor is connected between the second voltage source and the second input of the second transistor, wherein a second resistor and a third resistor are respectively provided between the first transistor and the second voltage source and between the first transistor and the second input of the second transistor.
  • the second voltage source must output such a voltage that when the second transistor opens, such a voltage drops at the first control terminal of the first transistor that the first transistor is also opened.
  • FIGS. 1-3 show:
  • the level converter according to the invention can be used in particular in field devices of all types in which a conversion of the different reference potentials and/or different communication voltages of two components is required.
  • FIG. 1 shows a schematic of the level converter L according to the invention, which is arranged between a first component E1 and a second component E2.
  • the first and the second component E1,E2 each have different first and second reference potentials P1,P2 and first and second communication voltages K1,K2.
  • the level converter L is used according to the invention for adapting the first reference potential P1 and/or the first communication voltage K1 of the first component E1 to the second reference potential P2 and/or the second communication voltage K2 of the second component E2. Without the level converter L connected between the two components E1, E2, communication between the two components E1, E2 would not be possible. In order to enable communication in both directions, two level converters L are required, which translate in opposite directions.
  • the first component is a microprocessor, for example, which requires a first reference potential of 0 V or GND and a communication voltage of 3 V, while the second component, an IO device, requires a second reference potential of -10...0 V or IOL_GND and requires a second communication voltage of IOL-GND + 3V for communication.
  • the level converter L has an input in and an output out, via which the level converter L is connected to the first and the second component E1, E2, and a first transistor T1 with a downstream resistor R1.
  • the first transistor has a first input G1, a first output A1 and a first control connection B1. When the first transistor T1 is open, a current flows through the first input G1 and the first output A1.
  • the level converter L is designed to receive the second reference potential P2 at the first resistor R1 when the first transistor T1 is in a blocked state and to receive the second communication voltage K2 when the first transistor T1 is open.
  • the first transistor T1 is, for example, a bipolar pnp transistor, although a field effect transistor can also be used.
  • the first resistor R1 is arranged, for example, between the first output A1 of the first transistor T1 and the second reference potential P2. As a result of this arrangement, when the transistor T1 is in the off state, the second reference potential P2 drops across the first resistor R1.
  • the first input is G1 of the first transistor T1 is connected to a first voltage source V1, for example.
  • the first voltage source V1 is used to output a voltage which is either identical to the second communication voltage K2 or is a voltage which is so higher than the second reference potential P2 that when the first transistor T1 is open, the second communication voltage K2 is present at the first resistor R1 is obtained.
  • the first voltage source V1 can be set to the second communication voltage K2.
  • the setting of the state of the first transistor T1 or the opening and blocking of the first transistor T1 takes place, for example, via the first control connection B1.
  • One possibility for controlling the first transistor T1 is to connect a second transistor T2 to the first control connection.
  • the first transistor T1 then assumes that state which is specified by the second transistor T2, so that both transistors T1, T2 are either open or blocked at the same time.
  • the second transistor T2 in turn has a second input G2, a second output A2 and a second control connection B2.
  • the first reference potential P1 is connected to the second output A2 and a second voltage source V2 is connected to the second input G2.
  • the second voltage source V2 To open the first transistor, the second voltage source V2 must output a voltage that is higher than that of the first reference potential P1.
  • the voltage output at the second voltage source V2 must, for example, be at least as much greater than the first reference potential P1 as the base current that is required to open the first transistor T1 at the first control connection B1.
  • the first transistor T1 lies between the second voltage source V2 and the second input G2.
  • two further resistors R2, R3 are provided.
  • the second resistor R2 is located between the first transistor T1 and the second voltage source V2.
  • the third resistor R3 is arranged between the first transistor T2 and the second input G2.
  • the second transistor T2 is controlled by the second control connection B2, to which at least the first reference potential P1 is received, for example. In this case, the second transistor would be blocked, since the first reference potential is also present at the second output A2.
  • the second transistor T2 opens when a voltage is present at the second control connection B2 which is at least as great as the sum of the first reference potential P1 and the minimum voltage required to switch the second transistor T2.
  • FIG 3 shows a second embodiment of the level converter according to the invention.
  • no second transistor T2 is used to control the first transistor T1, but rather a combination of resistors.
  • the fourth resistor R4 provides a connection between the first voltage source V1 and the first control terminal B1.
  • a fifth resistor R5 is connected in parallel with the fourth resistor R4 between the input in of the level converter and the first control connection.
  • the voltage entering the level converter drops across the fifth resistor R5, while the voltage of the first voltage source V1 drops across the fourth resistor R4.
  • the first transistor T1 is opened only when a voltage drop at the node between the fourth resistor R4 and the fifth resistor R5 corresponds at most to the difference between the voltage of the first voltage source V1 and the base current of the first transistor T1.
  • the first voltage source outputs 3.3V. If there are also 3.3 V at the input of the level converter L, the first transistor T1 is blocked. As soon as a voltage below 2.6 V is present at the input of the level converter L, the first transistor T1 is opened, since the base voltage of the first transistor T1 is approximately 0.7 V.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Logic Circuits (AREA)

Abstract

Die Erfindung bezieht sich auf einen Pegelwandler (L) zur Anpassung eines ersten Bezugspotentials (P1) und/oder einer ersten Kommunikationsspannung (K1) eines ersten Bauteils (E1) auf ein zweites Bezugspotential (P2) und/oder eine zweite Kommunikationsspannung (K2) eines zweiten Bauteils (E2), wobei der Pegelwandler (L) zwischen dem ersten Bauteil (E1) und dem zweiten Bauteil (E2) angeordnet ist, wobei der Pegelwandler (L) einen ersten Transistor (T1) mit einem nachgeschalteten ersten Widerstand (R1) aufweist, wobei der Pegelwandler (L) derartig ausgestaltet ist, dass in einem gesperrten Zustand des ersten Transistors (T1) am ersten Widerstand (R1) das zweite Bezugspotential (P2) abfällt, und dass in einem geöffneten Zustand des ersten Transistors (T1) am ersten Widerstand (R1) die zweite Kommunikationsspannung (K2) abfällt.

Description

Pegelwandler
Die Erfindung betrifft einen Pegelwandler zur Anpassung eines ersten Bezugspotentials und/oder einer ersten Kommunikationsspannung eines ersten Bauteils auf ein zweites Bezugspotential und/oder eine zweite Kommunikationsspannung eines zweiten Bauteils, wobei der Pegelwandler zwischen dem ersten Bauteil und dem zweiten Bauteil angeordnet ist.
In der Automatisierungstechnik, insbesondere in der Prozessautomatisierungstechnik werden vielfach Feldgeräte eingesetzt, die zur Erfassung und/oder Beeinflussung von Prozessvariablen dienen. Zur Erfassung von Prozessvariablen dienen Sensoren, wie beispielsweise Füllstandsmessgeräte, Durchflussmessgeräte, Druck- und Temperaturmessgeräte, pH- und Redoxpotentialmessgeräte, Leitfähigkeitsmessgeräte, usw., welche die entsprechenden Prozessvariablen Füllstand, Durchfluss, Druck, Temperatur, pH-Wert bzw. Leitfähigkeit erfassen. Zur Beeinflussung von Prozessvariablen dienen Aktoren, wie zum Beispiel Ventile oder Pumpen, über die der Durchfluss einer Flüssigkeit in einem Rohrleitungsabschnitt bzw. der Füllstand in einem Behälter geändert werden kann. Als Feldgeräte werden im Prinzip alle Geräte bezeichnet, die prozessnah eingesetzt werden und die prozessrelevante Informationen liefern oder verarbeiten. Im Zusammenhang mit der Erfindung werden unter Feldgeräten also insbesondere auch Remote I/Os, Funkadapter bzw. allgemein Geräte verstanden, die auf der Feldebene angeordnet sind.
Üblicherweise sind Feldgeräte über eine Zweidrahtleitung, d.h. eine Leitung mit zwei separat ausgebildeten Adern, mit einer übergeordneten Einheit, wie beispielsweise einer Steuereinheit oder einem Leitsystem, verbunden. Die Messwerte der Sensoren oder die Stellwerte der Aktoren werden analog als ein 4-20 mA Stromsignal an die übergeordnete Einheit kommuniziert. Die Energieversorgung der Feldgeräte kann ebenfalls über die Zweidrahtleitung erfolgen, jedoch ist die verfügbare Energie auf diesem Weg recht begrenzt. Benötigt ein Feldgerät mehr Energie, als über die Zweidrahtleitung bereitgestellt werden kann, kommen beispielsweise Drei- oder Vierdrahtleitungen zum Einsatz. Neben dieser analogen Anbindung des Feldgeräts über die Zweidrahtleitung spielen zunehmend neue und digitale Übertragungs- und Kommunikationssysteme eine Rolle. Eines dieser Systeme ist IO-Link. IO-Link stellt ein mit Ausgabedatum September 2013 veröffentlichte Norm IEC 61131- 9 unter der Bezeichnung „Single-drop digital communication interface for small sensors and actuators“ (SDCI) normiertes Kommunikationssystem zur Anbindung intelligenter Sensoren und Aktoren dar. Damit stehen im Feldgeräte häufig mehrere Betriebszustände zur Verfügung: ein analoger 4-20 mA Betrieb, ein IO-Link Betrieb und ggf. weitere Betriebszustände. Eine Möglichkeit diese verschiedenen Betriebszustände in eine einheitliche Elektronik einzubetten ist beispielsweise in der DE 102019 116 193 A1 offenbart.
Sofern einzelne Bauteile einer solchen Schaltung auf einem gemeinsamen Bezugspotential liegen und dieselbe Kommunikationsspannung einsetzen, ist eine direkte Kommunikation der Bauteile, z.B. zum Datenaustausch, untereinander problemlos möglich. Ist dies nicht der Fall, kommen Pegelwandler zwischen den Bauteilen zum Einsatz, welche das Bezugspotential des einen Bauteils auf das des anderen Bauteils anpassen. Beispielsweise besitzen Mikroprozessoren häufig den Ground (GND, 0 V) als Bezugspotential und 3,3 V als Kommunikationsspannung. Ein IO-Device hingegen hat als Bezugspotential typischerweise den sogenannten IOL- Ground (IOL-GND, -10...0 V) und als Kommunikationsspannung IOL-GND + 3V. Bisherige Pegelwandler stellen häufig induktive und galvanisch getrennte Übertragungsbauteile dar, welche relativ teuer sind und vergleichsweise viel Platz in der Schaltung benötigen. Sogenannte Levelshifter setzen hingegen lediglich die Kommunikationsspannung von einem Wert auf einen anderen um und können nur bei identischem Bezugspotential der Bauteile eingesetzt werden.
Die zu lösende Aufgabe der vorliegenden Erfindung ist es daher, einen Pegelwandler anzugeben, welcher auf einfache Weise eine Übersetzung einer Kommunikationsspannung auch bei unterschiedlichem Bezugspotentialen der Bauteile ermöglicht. Die Aufgabe wird erfindungsgemäß gelöst durch einen Pegelwandler zur Anpassung eines ersten Bezugspotentials und/oder einer ersten Kommunikationsspannung eines ersten Bauteils auf ein zweites Bezugspotential und/oder eine zweite Kommunikationsspannung eines zweiten Bauteils, wobei der Pegelwandler zwischen dem ersten Bauteil und dem zweiten Bauteil angeordnet ist, wobei der Pegelwandler einen ersten Transistor mit einem nachgeschalteten ersten Widerstand aufweist, wobei der Pegelwandler derartig ausgestaltet ist, dass in einem gesperrten Zustand des ersten Transistors am ersten Widerstand das zweite Bezugspotential abfällt, und dass in einem geöffneten Zustand des ersten Transistors am ersten Widerstand die zweite Kommunikationsspannung abfällt.
Der erfindungsgemäße Pegelwandler ist in der Lage, sowohl eine Kommunikationsspannung als auch ein Bezugspotential von dem ersten Bauteil auf das zweite Bauteil zu übersetzen. Dies wird in erster Linie über den ersten Transistor erreicht, dessen Zustand, geöffnet oder gesperrt, darüber entscheidet, welche Spannung am Ausgang des Pegelwandlers erhalten wird. Ein großer Vorteil des erfindungsgemäßen Pegelwandlers ist sein einfacher Aufbau. Insbesondere sind keine induktiven oder galvanische Trennungen nötig, sondern es werden lediglich standardisierte Bauteile wie ein Transistor und ein Widerstand benötigt.
Da im gesperrten Zustand des ersten Transistors das zweite Bezugspotential und im geöffneten Zustand die zweite Kommunikationsspannung erhalten wird, werden somit zwei Pegel als Ober- und Untergrenze bzw. als High- und Low-Pegel bzw. als 0 und 1 an das zweite Bauteil weitergegeben, so dass eine Kommunikation zwischen den beiden Bauteilen ermöglicht wird. Im Rahmen eines Feldgeräts kann der erfindungsgemäße Pegelwandler beispielsweise zwischen einem Mikroprozessor und einem IO-Link zum Einsatz kommen, um deren unterschiedliche Bezugspotentiale, GND bzw. IOL-GND, sowie deren unterschiedliche Kommunikationsspannungen aufeinander abzustimmen. Bevorzugterweise ist der erste Transistor ein bipolarer pnp-Transistor oder ein Feldeffekttransistor.
In einer möglichen Ausgestaltung ist der erste Widerstand zwischen dem ersten Transistor und dem zweiten Bezugspotential angeordnet. Auf diese Weise wird im gesperrten Zustand des ersten Transistors stets das zweite Bezugspotential am ersten Widerstand abfallen und somit am Ausgang des Pegelwandlers bereitgestellt werden. Wie dem Fachmann bekannt ist, kann es zu kleineren Leckströmen am ersten Transistor kommen, so dass die Spannung am Ausgang des Pegelwandlers geringfügig vom zweiten Bezugspotential abweichen kann.
In einer weiteren möglichen Ausgestaltung weist der erste Transistor einen ersten Eingang und einen ersten Ausgang auf, wobei im geöffneten Zustand des ersten Transistors ein Strom durch den ersten Eingang und den ersten Ausgang fließt, wobei der erste Ausgang an das zweite Bezugspotential angeschlossen ist, wobei der erste Eingang an eine erste Spannungsquelle angeschlossen ist, wobei die erste Spannungsquelle eine Spannung ausgibt, die mit der zweiten Kommunikationsspannung identisch ist oder eine Spannung ist, die höher ist als das zweite Bezugspotential, so dass im geöffneten Zustand des ersten Transistors die zweite Kommunikationsspannung am ersten Widerstand abfällt. Beim Öffnen des ersten Transistors soll am Ausgang des Pegelwandlers die zweite Kommunikationsspannung abfallen. Wenn das zweite Bezugspotential beispielsweise GND, also 0 V ist, gibt die erste Spannungsquelle die zweite Kommunikationsspannung, bspw. 3,3 V, aus, da somit am Ausgang des Pegelwandlers die zweite Kommunikationsspannung erhalten wird. Dazu ist zu bemerken, dass Transistoren typischerweise eine Sättigungsspannung aufweisen, welche zu kleinen Abweichungen der zweiten Kommunikationsspannung führen kann. Im Falle, dass das zweite Bezugspotential beispielsweise -10 V beträgt, sollte die erste Spannungsquelle eine Spannung von 3 V ausgeben, damit 3 V als zweite Kommunikationsspannung erhalten wird. Vorteilhafterweise ist der geöffnete oder der gesperrte Zustand des ersten Transistors mittels eines ersten Steueranschlusses des ersten Transistors einstellbar. Wie aus dem Stand der Technik bekannt, weisen Transistoren einen Eingang, einen Ausgang und einen Steueranschluss auf. Mittels letzterem kann der Zustand des Transistors eingestellt werden. In der Regel wird der Transistor geöffnet, sobald eine definierte Spannung am Steueranschluss bereitgestellt wird, typischerweise liegt diese definierte Spannung bei etwa 0,7 V. Im geöffneten Zustand des Transistors fließt ein Strom durch den Eingang in den Ausgang des Transistors. Wird die definierte Spannung am Steueranschluss unterschritten, bleibt der Transistor gesperrt. Diese grundlegenden Überlegungen gelten sowohl für den ersten Transistor als auch für den zweiten Transistor.
In einer möglichen Ausgestaltung ist der erste Eingang mit dem ersten Steueranschluss über einen vierten Widerstand verbunden, wobei ein fünfter Widerstand parallel zum vierten Widerstand mit der ersten Steuerseite verbunden ist. Eine Möglichkeit den ersten Transistor mittels des ersten Steueranschluss zu steuern ist, einen vierten und einen fünften Widerstand in den Pegelwandler zu integrieren. Ist der erste Transistor beispielsweise ein pnp-Transistor, so muss eine Spannung von ca. 0,7 V aus dem ersten Steueranschluss austreten können, damit der erste Transistor geöffnet wird. Durch die Verbindung des ersten Steueranschlusses mit dem ersten Eingang wird der pnp-Transistor nur dann geöffnet, wenn die Differenz aus dem Potential am ersten Eingang und dem Potential am vierten Widerstand größer als etwa 0,7 V ist.
In einer alternativen Ausgestaltung ist der erste Steueranschluss mit einem zweiten Transistor verbunden, wobei der zweite Transistor derartig ausgestaltet ist, dass bei einem geöffneten Zustand des zweiten Transistors der erste Transistor geöffnet ist und dass bei einem gesperrten Zustand des zweiten Transistors der erste Transistor gesperrt ist. Anstelle des Einsatzes von Widerständen kann ein zusätzlicher, zweiter Transistor zum Steuern des ersten Transistors eingesetzt werden. Der zweite Transistor kann dabei Teil eines open collector- oder push/pull-Ausgangs eines Bauteils, wie beispielsweise eines IO-Devices, sein. Eine weitere Ausgestaltung sieht vor, dass an einem zweiten Ausgang des zweiten Transistors das erste Bezugspotential angeschlossen ist, wobei am zweiten Eingang des zweiten Transistors eine zweite Spannungsquelle angeschlossen ist, wobei die zweite Spannungsquelle eine Spannung ausgibt, die höher ist als die des ersten Bezugspotentials, wobei der erste Transistor zwischen der zweiten Spannungsquelle und dem zweiten Eingang des zweiten Transistors angeschlossen ist, wobei jeweils ein zweiter Widerstand und ein dritter Widerstand zwischen dem ersten Transistor und der zweiten Spannungsquelle sowie zwischen dem ersten Transistor und dem zweiten Eingang des zweiten Transistors vorgesehen ist. Die zweite Spannungsquelle muss dabei in Abhängigkeit des ersten Bezugspotentials eine solche Spannung ausgeben, dass beim Öffnen des zweiten Transistors eine solche Spannung am ersten Steueranschluss des ersten Transistors abfällt, dass der erste Transistor ebenfalls geöffnet wird.
Im Nachfolgenden soll die vorliegende Erfindung anhand der Figuren Fig. 1-3 näher erläutert werden. Sie zeigen:
Fig. 1: ein Schema der Integration des erfindungsgemäßen Pegelwandlers in eine Schaltung.
Fig. 2: eine erste Ausgestaltung des erfindungsgemäßen Pegelwandlers.
Fig. 3: eine zweite Ausgestaltung des erfindungsgemäßen Pegelwandlers.
Der erfindungsgemäße Pegelwandler kann insbesondere in Feldgeräten aller Art eingesetzt werden, bei denen eine Übersetzung der unterschiedlichen Bezugspotentiale und/oder unterschiedlichen Kommunikationsspannungen zweier Bauteile erforderlich ist.
In Fig. 1 ist ein Schema des erfindungsgemäßen Pegelwandlers L gezeigt, weicher zwischen einem ersten Bauteil E1 und einem zweitem Bauteil E2 angeordnet ist. Das erste und das zweite Bauteil E1,E2 besitzen jeweils unterschiedliche erste und zweite Bezugspotentiale P1,P2 und erste und zweite Kommunikationsspannungen K1,K2. Der Pegelwandler L dient erfindungsgemäß zur Anpassung des ersten Bezugspotentials P1 und/oder der ersten Kommunikationsspannung K1 des ersten Bauteils E1 auf das zweite Bezugspotential P2 und/oder die zweite Kommunikationsspannung K2 des zweiten Bauteils E2. Ohne den zwischen die beiden Bauteile E1,E2 geschalteten Pegelwandler L wäre eine Kommunikation zwischen den beiden Bauteilen E1,E2 nicht möglich. Um eine Kommunikation in beide Richtungen zu ermöglichen, sind zwei Pegelwandler L erforderlich, die in entgegengesetzte Richtungen übersetzen. Das erste Bauteil ist beispielsweise ein Mikroprozessor, welcher ein erstes Bezugspotential von 0 V bzw. GND und eine Kommunikationsspannung von 3 V benötigt, während das zweite Bauteil, ein IO-Device, ein zweites Bezugspotential von -10...0 V bzw. IOL_GND und eine zweite Kommunikationsspannung von IOL-GND + 3 V zur Kommunikation voraussetzt.
Fig. 2 zeigt eine erste mögliche Ausgestaltung des erfindungsgemäßen Pegelwandlers L. Der Pegelwandler L weist einen Eingang in und einen Ausgang out auf, über welche der Pegelwandler L mit dem ersten und dem zweiten Bauteil E1 ,E2 verbunden ist, sowie einen ersten Transistor T1 mit einem nachgeschalteten Widerstand R1. Der erste Transistor weist einen ersten Eingang G1, einen ersten Ausgang A1 und einen ersten Steueranschluss B1 auf. Im geöffneten Zustand des ersten Transistors T1 fließt ein Strom durch den ersten Eingang G1 und den ersten Ausgang A1.
Der Pegelwandler L ist dazu ausgestaltet, in einem gesperrten Zustand des ersten Transistors T1 am ersten Widerstand R1 das zweite Bezugspotential P2 zu erhalten und im geöffneten Zustand des ersten Transistors T1 die zweite Kommunikationsspannung K2. Der erste Transistor T1 ist beispielshaft ein bipolarer pnp-Transistor, wobei auch ein Feldeffekttransistor eingesetzt werden kann. Der erste Widerstand R1 ist beispielsweise zwischen dem ersten Ausgang A1 des ersten Transistors T1 und dem zweiten Bezugspotential P2 angeordnet. Durch diese Anordnung fällt im gesperrten Zustand des Transistors T1 das zweite Bezugspotential P2 am ersten Widerstand R1 ab.
Damit im geöffneten Zustand des ersten Transistors T1 am ersten Widerstand R1 die zweite Kommunikationsspannung K2 abfällt, ist der erste Eingang G1 des ersten Transistors T1 beispielsweise an eine erste Spannungsquelle V1 angeschlossen. Die erste Spannungsquelle V1 dient zur Ausgabe einer Spannung, welche entweder mit der zweiten Kommunikationsspannung K2 identisch ist oder eine Spannung ist, die derart höher als das zweite Bezugspotential P2 ist, dass im geöffnete Zustand des ersten Transistors T1 die zweite Kommunikationsspannung K2 am ersten Widerstand R1 erhalten wird. Insbesondere wenn das zweite Bezugspotential P2 dem GND entspricht, kann die erste Spannungsquelle V1 auf die zweite Kommunikationsspannung K2 eingestellt sein.
Das Einstellen des Zustands des ersten Transistors T1 bzw. das Öffnen und Sperren des ersten Transistors T1 erfolgt beispielsweise über den ersten Steueranschluss B1. Eine Möglichkeit den ersten Transistors T1 zu steuern ist einen zweiten Transistor T2 mit dem ersten Steueranschluss zu verbinden.
Der erste Transistor T1 nimmt dann denjenigen Zustand ein, der durch den zweiten Transistor T2 vorgegeben wird, so dass beide Transistoren T1 ,T2 entweder gleichzeitig geöffnet oder gesperrt sind.
Der zweite Transistor T2 weist seinerseits einen zweiten Eingang G2, einen zweiten Ausgang A2 und einen zweiten Steueranschluss B2 auf. So ist beispielsweise am zweiten Ausgang A2 das erste Bezugspotential P1 angeschlossen und am zweiten Eingang G2 eine zweite Spannungsquelle V2. Die zweite Spannungsquelle V2 muss zum Öffnen des ersten Transistors eine Spannung ausgeben, die höher ist als die des ersten Bezugspotentials P1. Die an der zweiten Spannungsquelle V2 ausgegebene Spannung muss beispielsweise mindestens so viel größer sein als das erste Bezugspotential P1 wie der Basisstrom groß ist, der zum Öffnen des ersten Transistors T1 am ersten Steueranschluss B1 nötig ist. Der erste Transistor T1 liegt dabei zwischen der zweiten Spannungsquelle V2 und dem zweiten Eingang G2. Zusätzlich sind zwei weitere Widerstände R2,R3 vorgesehen. Der zweite Widerstand R2 befindet sich zwischen dem ersten Transistor T1 und der zweiten Spannungsquelle V2. Der dritte Widerstand R3 ist zwischen dem ersten Transistor T2 und dem zweiten Eingang G2 angeordnet. Der zweite Transistor T2 wird durch den zweiten Steueranschuss B2 gesteuert, an dem beispielsweise zumindest das erste Bezugspotential P1 eingeht. In diesem Fall wäre der zweite Transistor gesperrt, da am zweiten Ausgang A2 ebenfalls das erste Bezugspotential anliegt. Der zweite Transistor T2 öffnet sich dann, wenn eine Spannung am zweitem Steueranschluss B2 anliegt, die mindestens so groß ist wie die Summe aus dem ersten Bezugspotential P1 und derjenigen Spannung, die zum Schalten des zweiten Transistors T2 mindestens nötig ist.
In Fig. 3 ist eine zweite Ausgestaltung des erfindungsgemäßen Pegelwandlers dargestellt. Zur Steuerung des ersten Transistors T1 wird in diesem Fall kein zweiter Transistor T2 eingesetzt, sondern eine Kombination aus Widerständen. Der vierte Widerstand R4 sorgt für eine Verbindung zwischen der ersten Spannungsquelle V1 und dem ersten Steueranschluss B1.
Zwischen dem Eingang in des Pegelwandlers und dem ersten Steueranschluss ist ein fünfter Widerstand R5 parallel zum vierten Widerstand R4 eingebracht. Die in den Pegelwandler eingehende Spannung fällt am fünften Widerstand R5 ab, während am vierten Widerstand R4 die Spannung der ersten Spannungsquelle V1 abfällt. Nur wenn am Knotenpunkt zwischen dem vierten Widerstand R4 und dem fünften Widerstand R5 eine Spannung abfällt, die höchstens der Differenz aus der Spannung der ersten Spannungsquelle V1 und dem Basisstrom des ersten Transistors T1 entspricht, wird der erste Transistor T1 geöffnet. Beispielsweise gibt die erste Spannungsquelle 3,3 V aus. Liegen am Eingang in des Pegelwandlers L ebenfalls 3,3 V an, so ist der erste Transistor T1 gesperrt. Sobald am Eingang des Pegelwandlers L eine Spannung unter 2,6 V anliegt, wird der erste Transistor T1 geöffnet, da die Basisspannung des ersten Transistors T1 in etwa 0,7 V beträgt. Bezugszeichenliste
L Pegelwandler
E1 erstes Bauteil
E2 zweites Bauteil
P1 erstes Bezugspotential
P2 zweites Bezugspotential
K1 erste Kommunikationsspannung
K2 zweite Kommunikationsspannung
V1 erste Spannungsquelle
V2 zweite Spannungsquelle
T1 erster Transistor
G1 erster Eingang des ersten Transistors
A1 erster Ausgang des ersten Transistors
B1 erster Steueranschluss des ersten Transistors
T2 zweiter Transistor
G2 zweiter Eingang des zweiten Transistors
A2 zweiter Ausgang des zweiten Transistors
B2 zweiter Steueranschluss des zweiten Transistors
R1 erster Widerstand
R2 zweiter Widerstand
R3 dritter Widerstand
R4 vierter Widerstand
R5 fünfter Widerstand in Eingangssignal des Pegelwandler out Ausgangssignal des Pegelwandlers

Claims

Patentansprüche
1 . Pegelwandler (L) zur Anpassung eines ersten Bezugspotentials (P1 ) und/oder einer ersten Kommunikationsspannung (K1 ) eines ersten Bauteils (E1 ) auf ein zweites Bezugspotential (P2) und/oder eine zweite Kommunikationsspannung (K2) eines zweiten Bauteils (E2), wobei der Pegelwandler (L) zwischen dem ersten Bauteil (E1 ) und dem zweiten Bauteil (E2) angeordnet ist, wobei der Pegelwandler (L) einen ersten Transistor (T1 ) mit einem nachgeschalteten ersten Widerstand (R1 ) aufweist, wobei der Pegelwandler (L) derartig ausgestaltet ist, dass in einem gesperrten Zustand des ersten Transistors (T1 ) am ersten Widerstand (R1 ) das zweite Bezugspotential (P2) abfällt, und dass in einem geöffneten Zustand des ersten Transistors (T1 ) am ersten Widerstand (R1 ) die zweite Kommunikationsspannung (K2) abfällt.
2. Pegelwandler nach Anspruch 1 , wobei der erste Transistor (T1 ) ein bipolarer pnp-Transistor oder ein Feldeffekttransistor ist.
3. Pegelwandler nach zumindest einem der vorherigen Ansprüche, wobei der erste Widerstand (R1 ) zwischen dem ersten Transistor (T1 ) und dem zweiten Bezugspotential (P2) angeordnet ist.
4. Pegelwandler nach zumindest einem der vorherigen Ansprüche, wobei der erste Transistor (T1 ) einen ersten Eingang (G1 ) und einen ersten Ausgang (A1 ) aufweist, wobei im geöffneten Zustand des ersten Transistors (T1 ) ein Strom durch den ersten Eingang (G1 ) und den ersten Ausgang (A1 ) fließt, wobei der erste Ausgang (A1 ) an das zweite Bezugspotential (P2) angeschlossen ist, wobei der erste Eingang (G1 ) an eine erste Spannungsquelle (V1 ) angeschlossen ist, wobei die erste Spannungsquelle (V1 ) eine Spannung ausgibt, die mit der zweiten Kommunikationsspannung (K2) identisch ist oder eine Spannung ist, die höher ist als das zweite Bezugspotential (P2), so dass im geöffneten Zustand des ersten Transistors (T1) die zweite Kommunikationsspannung (K2) am ersten Widerstand (R1) abfällt.
5. Pegelwandler nach zumindest einem der vorherigen Ansprüche, wobei der geöffnete oder der gesperrte Zustand des ersten Transistors (T1) mittels eines ersten Steueranschlusses (B1) des ersten Transistors (T1) einstellbar ist.
6. Pegelwandler nach Anspruch 5, wobei der erste Steueranschluss (B1) mit einem zweiten Transistor (T2) verbunden ist, wobei der zweite Transistor (T2) derartig ausgestaltet ist, dass bei einem geöffneten Zustand des zweiten Transistors (T2) der erste Transistor (T1) geöffnet ist und dass bei einem gesperrten Zustand des zweiten Transistors (T2) der erste Transistor (T1) gesperrt ist.
7. Pegelwandler nach Anspruch 6, wobei an einem zweiten Ausgang (A2) des zweiten Transistors (T2) das erste Bezugspotential (P1) angeschlossen ist, wobei am zweiten Eingang (G2) des zweiten Transistors (T2) eine zweite Spannungsquelle (V2) angeschlossen ist, wobei die zweite Spannungsquelle (V2) eine Spannung ausgibt, die höher ist als die des ersten Bezugspotentials (P1), wobei der erste T ransistor (T 1 ) zwischen der zweiten Spannungsquelle (V2) und dem zweiten Eingang (G2) des zweiten Transistors (T2) angeschlossen ist, wobei jeweils ein zweiter Widerstand (R2) und ein dritter Widerstand (R3) zwischen dem ersten Transistor (T1) und der zweiten Spannungsquelle (V2) sowie zwischen dem ersten Transistor (T1) und dem zweiten Eingang (G2) des zweiten Transistors (T2) vorgesehen ist.
8. Pegelwandler nach Anspruch 5, wobei der erste Eingang (G1 ) mit dem ersten Steueranschluss (B1 ) über einen vierten Widerstand (R4) verbunden ist, wobei ein fünfter Widerstand (R5) parallel zum vierten Widerstand (R5) mit der ersten Steuerseite (B1) verbunden ist.
EP22709195.6A 2021-02-18 2022-01-27 Pegelwandler Pending EP4295485A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021103807.3A DE102021103807A1 (de) 2021-02-18 2021-02-18 Pegelwandler
PCT/EP2022/051858 WO2022175050A1 (de) 2021-02-18 2022-01-27 Pegelwandler

Publications (1)

Publication Number Publication Date
EP4295485A1 true EP4295485A1 (de) 2023-12-27

Family

ID=80685100

Family Applications (1)

Application Number Title Priority Date Filing Date
EP22709195.6A Pending EP4295485A1 (de) 2021-02-18 2022-01-27 Pegelwandler

Country Status (5)

Country Link
US (1) US20240235551A9 (de)
EP (1) EP4295485A1 (de)
CN (1) CN116848784A (de)
DE (1) DE102021103807A1 (de)
WO (1) WO2022175050A1 (de)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS585029A (ja) * 1981-06-30 1983-01-12 Fujitsu Ltd レベル変換回路
DE3854617T2 (de) 1987-07-29 1996-03-28 Fujitsu Ltd Elektronischer hochgeschwindigkeitsschaltkreis in kaskodenkonfiguration.
JPH0671201B2 (ja) * 1988-11-21 1994-09-07 日本電信電話株式会社 レベル変換装置
US6847230B2 (en) * 2003-03-04 2005-01-25 Dell Products L.P. Information handling system featuring a BJT-based bi-directional level translator
DE10317213A1 (de) 2003-04-15 2004-11-04 Robert Bosch Gmbh Pegelwandler
US7880526B2 (en) 2008-08-11 2011-02-01 Infineon Technologies Ag Level Shifter, standard cell, system and method for level shifting
DE102019116193A1 (de) 2019-06-14 2020-12-17 Endress+Hauser SE+Co. KG Feldgerät der Automatisierungstechnik

Also Published As

Publication number Publication date
DE102021103807A1 (de) 2022-08-18
US20240137021A1 (en) 2024-04-25
US20240235551A9 (en) 2024-07-11
CN116848784A (zh) 2023-10-03
WO2022175050A1 (de) 2022-08-25

Similar Documents

Publication Publication Date Title
EP3311503B1 (de) Feldgerät-koppeleinrichtung und system
DE102006009506B4 (de) Bidirektionaler, galvanisch getrennter Übertragungskanal
DE102009034419B4 (de) Feldgerät zur Prozessinstrumentierung
EP1427086A1 (de) Elektrisches Gerät und Verfahren zum Betreiben eines elektrischen Geräts
DE102006017048B4 (de) Verfahren und Vorrichtung zur Bereitstellung einer geregelten Spannung an einem Spannungsausgang
DE102007035710A1 (de) Messumformer und Stellungsregler zum Anschließen an eine Zweileiter-Stromschleife sowie deren Verwendung
EP3336624B1 (de) Anordnung mit zwei redundanten baugruppen die sich gegenseitig überwachen
WO2006018426A1 (de) Peripherieeinheit für ein automatisierungsgerät
EP4295485A1 (de) Pegelwandler
DE69122175T2 (de) Digital-Analogwandler
EP1226594B1 (de) Elektrische schaltungsanordnung zur umformung einer eingangsspannung
DE10022013B4 (de) Programmierbare Gebereinrichtung
EP1247109B1 (de) Elektrische schaltungsanordnung zur umformung einer elektrischen eingangsgrösse in eine elektrische ausgangsspannung
EP1098174B1 (de) Programmierbare Gebereinrichtung
DE102019215409B4 (de) Feldgerät-Koppeleinrichtung und Feldgerät
DE19639379C2 (de) Elektronisches Gerät
WO2011045114A1 (de) Messumformer
DE3032970C2 (de) Schaltungsanordnung zur Symmetrierung der Arbeitspunkte bei elektronisch gleichstromgespeisten Anschlußleitungen in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen
DE102020130332A1 (de) Erfassungsvorrichtung zum Erfassen eines Logiksignals
DE102008042851A1 (de) Feldgerät der Prozessautomatisierung
DE60118412T2 (de) Digital-analog-wandler
WO2021213958A1 (de) Feldgerät der automatisierungstechnik
EP0822471B1 (de) Elektronisches Gerät
AT409056B (de) Verfahren zur kompensation der kapazitiven wirkung einer datenleitung und system zur durchführung des verfahrens
DE102011084159B3 (de) Feldgerät zur Anbindung an ein Feldbus-System

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20230717

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)