EP3685431A1 - Circuit électronique comprenant des tranchées d'isolation électrique - Google Patents

Circuit électronique comprenant des tranchées d'isolation électrique

Info

Publication number
EP3685431A1
EP3685431A1 EP18783056.7A EP18783056A EP3685431A1 EP 3685431 A1 EP3685431 A1 EP 3685431A1 EP 18783056 A EP18783056 A EP 18783056A EP 3685431 A1 EP3685431 A1 EP 3685431A1
Authority
EP
European Patent Office
Prior art keywords
substrate
electrically insulating
face
electronic circuit
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP18783056.7A
Other languages
German (de)
English (en)
Inventor
Adrien Gasse
Vincent BEIX
Sylvie Jarjayes
Brigitte SOULIER
Marion Volpert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aledia
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Aledia
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Aledia, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP3685431A1 publication Critical patent/EP3685431A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0148—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations comprising introducing impurities in side walls or bottom walls of trenches, e.g. for forming channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/041—Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/40—Isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/698—Semiconductor materials that are electrically insulating, e.g. undoped silicon

Definitions

  • the present application relates to an electronic circuit comprising electric insulation trenches.
  • an electronic circuit comprises a semiconductor substrate in which and on which electronic components are formed.
  • FIGS. 1 and 2 are sectional views of an example of an electronic circuit 5.
  • FIG. 1 is a sectional view of FIG. 2 along the line II and
  • FIG. 2 is a sectional view of FIG. line II-II.
  • the electronic circuit 5 comprises a semiconductor substrate 6 having a front face 8 and a rear face 10, opposite to the front face 8, and further comprises, in the substrate 6, electrical insulation trenches 12, 14 which intersect and delimit portions 16 of the substrate 6.
  • Electronic components 17, shown schematically in Figures 1 and 2 by rectangles, are formed in the portions 16 and / or on the portions 16. These are for example metal-oxide gate field effect transistors (MOS transistors), diodes, light-emitting diodes and / or photodiodes.
  • MOS transistors metal-oxide gate field effect transistors
  • the trenches 12 extend, in the sectional view of Figure 1, in a first direction and the trenches 14 extend in plan view in a second direction inclined relative to the first direction, for example perpendicular to the first direction. direction.
  • the trenches 12, 14 are substantially band-like in plan view.
  • the trenches 12, 14 extend in the substrate 6 from the face 8 over the entire thickness of the substrate 6.
  • each trench 12, 14 comprises two substantially flat, for example substantially parallel, side walls 18A, 18B covered with an electrically insulating wall 19A, 19B of thickness E ox , the core 20 of the trench 12 , 14 being filled with a filling material, for example a semiconductor material.
  • the insulating wall 19A, 19B may have a substantially constant thickness.
  • the thickness of the insulating wall 19A, 19B may not be constant.
  • the thickness E ox corresponds to the minimum thickness of the insulating wall 19A, 19B.
  • the lateral dimension L of each trench 12, 14 is the distance between the two side walls 18A, 18B.
  • the side walls 18A, 18B may be substantially inclined relative to each other, the side walls 18A, 18B approaching for example one from the other away from the face 8
  • the lateral dimension L of the trench 12, 14 corresponds to the average distance separating the two side walls 18A, 18B.
  • the electronic circuit 5 further comprises an electrically insulating layer 22 or a stack of electrically insulating layers on the face 8 and an electrically insulating layer 24 or a stack of electrically insulating layers on the face 10.
  • Contact pads may be provided on the side of the face 10, through the insulating layer 24 in contact with the substrate portions 16.
  • the thickness E ox and the lateral dimension L are determined generally by simulation as a function of the desired voltage withstand for the trench 12, 14, ie the minimum voltage, called the breakdown voltage, applied between two portions. 16 of the substrate 6 for which the trench 12, 14 becomes electrically conductive.
  • the dimensions L and E ox are generally determined by simulation.
  • the trenches 12, 14 must withstand voltages that may be greater than 100 V, or even several hundred volts, for example 500 V.
  • the actually measured breakdown voltage may be less than the breakdown voltage provided by simulation.
  • An object of an embodiment is to provide an electronic circuit comprising electric insulation trenches overcoming all or part of the disadvantages of the trenches described above.
  • Another object of an embodiment is that the breakdown voltage of electrical insulation trenches is increased.
  • Another object of an embodiment is that the method of manufacturing electric insulation trenches comprises a reduced number of additional steps compared to a conventional electrical insulation trench manufacturing method.
  • an embodiment provides an electronic circuit comprising a semiconductor substrate having first and second opposing faces and electrical isolation trenches extending in the substrate from the first face to the second face, each trench separating first and second portions of the substrate and comprising electrically insulating walls of a first material electrically insulating, extending from the first face to the second face, and a core of a filler material, separated from the substrate by the walls.
  • the walls of the trench comprise electrically insulating portions of the first electrically insulating material projecting from the first or second face outside the substrate and / or the trench comprises an electrically insulating wall of the first electrically insulating material projecting from the first or second face out of the substrate and connecting the trench walls.
  • the electronic circuit further comprises an electrically insulating layer of a second electrically insulating material covering the electrically insulating portions or the electrically insulating wall.
  • the breakdown voltage of the first electrically insulating material is greater than the breakdown voltage of the second electrically insulating material.
  • the height of the electrically insulating portions or the electrically insulating wall projecting from the first or second face is between 0.05 ⁇ m and 5 ⁇ m.
  • the junction between the first or second face and each wall of the trench comprises a rounded edge towards the inside of the substrate.
  • the radius of curvature of each rounded edge, in a plane perpendicular to the walls of the trench is greater than 0.05 ⁇ m.
  • the first electrically insulating material is made of silicon oxide, nitride of silicon, silicon oxynitride, hafnium oxide or diamond.
  • the walls are made of thermal silicon oxide.
  • the filler material is different from the first electrically insulating material.
  • the filler material is selected from the group consisting of silicon, germanium, silicon carbide, III-V compounds, or compounds II-VI.
  • the substrate is made of silicon, germanium, silicon carbide, a compound III-V, or a compound II-VI.
  • the electronic circuit comprises at least first and second electronic components, the first electronic component resting on a first portion of the substrate and the second electronic component resting on a second portion of the substrate, one of the trenches of electrical insulation separating the first portion of the second portion.
  • An embodiment also provides a method of manufacturing the electronic circuit as defined above, comprising the following successive steps:
  • step b) comprises a thermal oxidation step.
  • the method further comprises the following steps:
  • FIGS 1 and 2 are sectional views, partial and schematic, of an example of an electronic circuit comprising electrical isolation trenches;
  • Figure 3 is a partial sectional and schematic sectional view of an electronic circuit comprising an electric insulation trench according to one embodiment
  • FIGS. 4A to 4J are sectional, partial and schematic views of structures obtained at successive stages of an embodiment of a method for manufacturing the electrical insulation trench of the electronic circuit of FIG. 3;
  • FIG. 5 is a partial sectional and schematic view of an electronic circuit comprising an electrical insulation trench according to another embodiment
  • FIGS. 6A to 6C are sectional, partial and schematic views of structures obtained at successive stages of an embodiment of a method for manufacturing the electrical insulation trench of the electronic circuit of FIG. 5;
  • Figure 7 is a partial sectional and schematic sectional view of an electronic circuit comprising an electric insulation trench according to another embodiment
  • FIGS. 8A to 8G are sectional, partial and schematic views of structures obtained at successive stages of an embodiment of a method for manufacturing the electric insulation trench of an electronic circuit similar to the electronic circuit. of Figure 7;
  • FIGS. 9A to 9D are sectional, partial and diagrammatic views of structures obtained at successive stages of another embodiment of another method of manufacturing the electrical isolation trench of an electronic circuit similar to FIG. electronic circuit of Figure 7.
  • electrical isolation trench is referred to of a substrate an element whose longitudinal dimension, measured in a plane parallel to the faces of the substrate, is greater than at least five times, preferably at least ten times the lateral dimension of the trench measured in this plane.
  • the inventors have demonstrated that, for the electrical insulation trench structure 12, 14 shown in FIGS. 1 and 2, an electric arc tends to form in a privileged manner in the event of breakdown between the portion 16 and the core 20. through the insulating layer 22 or 24 at the ends of the insulating wall 19A, 19B.
  • the insulating layer 22, 24 is generally an electrically insulating material having less good electronic properties than the electrically insulating material forming the insulating walls 19A, 19B, in particular because of the manufacturing process of these insulating layers.
  • the geometry of the device causes peak effects (electrostatic field amplitude locally higher than elsewhere) that promote the formation of arcs in case of breakdown between the portion 16 and the core 20 through the insulating layer 22 or 24 at the ends of the insulating wall 19A, 19B.
  • One embodiment provides for increasing the electrical isolation at the top of the electrical isolation trench to prevent the formation of an electric arc in this area. This makes it possible to increase the breakdown voltage of the electrical isolation trench and thus the maximum voltage of the electronic circuit.
  • FIG. 3 represents an embodiment of an electronic circuit 30 comprising an electric isolation trench 32.
  • the trench 32 comprises all the elements of the trench 12 or 14 shown in FIG. 1 or 2 except that insulation walls 19A, 19B are replaced by insulating walls 34A, 34B of thickness E ox , each insulating wall 34A, 34B comprising an end portion 36A, 36B which projects into the insulating layer 22 and an end portion 38A, 38B which projects into the insulating layer 24.
  • the end portions 36A, 36B, 38A, 38B are aligned with the rest of the wall 34A, 34B.
  • each end portion 36A, 36B protrudes with respect to the front face 8 of the substrate 6 and with respect to the front face 37 of the core 20.
  • each end portion 36A, 36B may not protrude from the front face 37 of the core 20.
  • each end portion 38A, 38B is projecting from the rear face 10 of the substrate 6 and by relative to the rear face 39 of the core 20.
  • each end portion 38A, 38B may not protrude from the rear face 39 of the core 20.
  • the insulating layer 24 covers the all of the face 10.
  • several insulating layers 24 may be provided on the face 10, each layer 24 covering one of the trenches 32.
  • the thickness of the insulating layer 22 or 24 measured in the stacking direction of the layers on the face 8 or 10, is greater than the height H.
  • the thickness of the insulating layer 22 or 24 The thickness of the insulating layer 22 or 24 may be substantially equal to or less than the height H.
  • the insulating walls 34A, 34B of the trench 32 protrude from the substrate 6 on the side of the front face 8 and the side of the rear face 10. According to the applications envisaged, the insulating walls 34A, 34B may protrude from the substrate 6 only on the front face side 8 or only on the rear face 10 side.
  • the substrate 6 may correspond to a one-piece structure or correspond to a layer covering a support made of another material.
  • the substrate 6 is preferably a semiconductor substrate, for example a substrate made of silicon, germanium, silicon carbide, a compound III-V, such as GaN or GaAs, or a ZnO substrate.
  • the substrate 6 is a monocrystalline silicon substrate.
  • the substrate 6 is a semiconductor substrate compatible with the manufacturing processes implemented in microelectronics.
  • the substrate 6 may correspond to a multilayer structure of semiconductor-on-insulator type, also called SOI (acronym for Semiconductor On Insulator).
  • SOI semiconductor-on-insulator
  • BSOI complementary metal-oxide-semiconductor On Insulator
  • the substrate 6 may correspond to a stack of several silicon layers having different concentrations of dopants, for example of the P type.
  • the thickness P of the substrate 6 of the electronic circuit 30, that is to say the distance between the faces 8, 10, obtained at the end of the manufacturing process of the electronic circuit 30, which, as is described in more detail below, comprises a thinning step, may be between 2 ⁇ m and 150 ⁇ m; um.
  • the substrate 6 may be heavily doped, weakly doped or undoped.
  • Each insulating layer 22, 24, which may have a monolayer or multilayer structure, may be of a dielectric material, for example an inorganic dielectric material or an organic dielectric material.
  • Each insulating layer 22, 24 may be made of silicon oxide (SiO 2), silicon nitride (Si x Ni, where x is approximately equal to 3 and y is approximately equal to 4, for example SiO 4), or silicon oxynitride.
  • SiO 2 ONy for example SiO 2
  • hafnium oxide (HfO 2) or diamond or SiNR where R is an organic group, such as polyimide, epoxy, polyurethane or polynorbornenes.
  • each insulating layer 22, 24 is between 25 nm and 5 ⁇ m, for example equal to about 150 nm.
  • Each insulating layer 22, 24 may be formed by a deposition process, in particular a Chemical Vapor Deposition (CVD) method, in particular a plasma-assisted chemical vapor deposition or PECVD process ( English acronym for Plasma-Enhanced Chemical Vapor Deposition), for example at temperatures between 50 ° C and 700 ° C, or a chemical vapor deposition process performed at subatmospheric pressure or SACVD (English acronym for Subatmospheric Chemical Vapor Deposition).
  • CVD Chemical Vapor Deposition
  • PECVD plasma-assisted chemical vapor deposition
  • SACVD Korean acronym for Subatmospheric Chemical Vapor Deposition
  • the layer 22 or 24 may be formed by a method of deposition in the liquid phase, deposition by printing techniques for organic materials, such as spin-coating, screen printing, spray or inkjet, or glass deposition by centrifugation for inorganic materials.
  • the insulating walls 34A, 34B of the trench 32 may be made of a dielectric material, for example silicon oxide (SiO 2), silicon nitride (Si x Ny, where x is approximately equal to 3 and y is approximately equal to 4 , for example S13N4), silicon oxynitride (in particular of the general formula Si x ONy, for example S12O 2), hafnium oxide (HfO2) or diamond.
  • the insulating walls 34A, 34B are made of silicon oxide.
  • the insulating walls 34A, 34B are made of silicon oxide obtained by thermal oxidation.
  • the insulating walls 34A, 34B may be formed by a deposition process, in particular a chemical vapor deposition (CVD) process, in particular by plasma-enhanced chemical vapor deposition (PECVD), for example at temperatures between 50 ° C and 700 ° C.
  • the insulating walls 34A, 34B may be formed by thermal oxidation, especially at temperatures between 700 ° C and 1200 ° C, preferably between 1000 ° C and 1100 ° C. Dry or wet thermal oxidation processes may be used.
  • the insulating walls 34A, 34B are formed by thermal oxidation.
  • the insulating walls 34A, 34B are formed by depositing a layer of SiO 2 followed by annealing at high temperature (for example between 700 ° C. and 1000 ° C.) in order to densify the oxide.
  • high temperature for example between 700 ° C. and 1000 ° C.
  • a layer of the electrically insulating material constituting the insulating layers 22, 24 has a tensile strength per unit of thickness which is strictly lower than the tensile strength per unit of thickness of a layer of the insulating material electrically composing the insulating walls 34A, 34B.
  • the heart is made of a filling material.
  • the filling material may correspond to the material constituting the substrate 6, in particular in a polycrystalline form, or be another material than that constituting the substrate. Its primary role is to ensure the mechanical coherence of the electronic circuit. More generally, the filling material may correspond to an electrically insulating material, semiconductor or electrical conductor.
  • the core 20 is preferably made of a semiconductor material, for example silicon, germanium, silicon carbide, a compound III-V, such as GaN, InP or GaAs, or a compound II-VI such as ZnO, tungsten (W), copper (Cu), glass based on oxides, in particular silicon oxide (SiC 2), sodium oxide (a 2 O), calcium oxide (CaO ) or boron oxide (B2O3).
  • the core 20 is polycrystalline silicon.
  • it is a material compatible with the manufacturing processes used in microelectronics.
  • the core 20 may correspond to a multilayer structure of different semiconductor materials.
  • the core 20 may be heavily doped, weakly doped or undoped.
  • the dimensions L, E ox , P vary according to the intended applications.
  • the lateral dimension L of the trench 32 varies from 0.1 ⁇ m to 10 ⁇ m, and preferably from 2 ⁇ m. at 4 ym.
  • the thickness P of the substrate 6 after thinning varies from 2 ⁇ m to 150 ⁇ m.
  • the aspect ratio P / L may be between 1 and 100, for example equal to about 25.
  • the thickness E ox of each insulating wall 34A, 34B may be between 10 nm and 2 ⁇ m, preferably between 100 nm and 400 nm, for example about 200 nm.
  • the ratio between the thickness E ox of each insulating wall 34A, 34B and the lateral dimension L of each trench 32 is less than 0.5.
  • FIGS. 4A to 4J are sectional, partial and schematic views of structures obtained at successive stages of an embodiment of a method of manufacturing the electrical isolation trench 32 of the electronic circuit 30 of FIG. 3 .
  • FIG. 4A shows the structure obtained after the formation of openings 40, two openings 40 being shown in FIG. 4A, extending in the substrate 6 from the face 8 at the desired location of each trench 32, the substrate 6 having initially a thickness greater than the thickness P described above.
  • the depth and the width of each opening 40 are chosen according to the desired dimensions of the trench and the methods used. According to one embodiment, the depth of each opening 40 in the substrate 6 is greater than the final thickness P of the substrate 6.
  • the opening 40 can be formed by photolithography steps, comprising the deposition of a layer of resin on the face 8, the formation of an opening in the resin layer on the desired location of each opening 40, the etching of the opening 40 in the substrate 6 in the extension of each opening formed in the resin layer and the removal of the resin layer.
  • the openings 40 may be formed by dry etching. It is possible, if necessary, to provide for the formation of a hard mask before the lithography steps.
  • FIG. 4B represents the structure obtained after the formation of an insulating layer 42, for example by a step thermal oxidation, on the face 8 and in each opening 40.
  • the thermal oxidation process causes the transformation of a portion of the substrate 6 into an oxide and thus a displacement of the face 8.
  • FIG. 4C represents the structure obtained after the deposition on the entire structure of a layer 44 of the filling material covering the face 8 and filling substantially completely each opening 40.
  • FIG. 4D represents the structure obtained after removal of the materials situated above the face 8 in order to keep, in each opening 40, only a portion 46 of the insulating layer 42 and a portion 48 of the layer 44 of the filler material.
  • the removal step may comprise a chemical mechanical polishing step or CMP (chemical mechanical polishing) of the insulating layer 42 and the layer of the filling material 44 to the face 8.
  • CMP chemical mechanical polishing
  • Each insulating portion 46 comprises the insulating walls 34A, 34B and a bottom wall 50 covering the bottom of the opening 40.
  • FIG. 4E shows the structure obtained after selective etching of the substrate 6 and filling portions 48 over part of their thickness on the side of the front face 8 so as to expose the upper ends 36A, 36B of the insulating portions 46.
  • Etching is an etching selective with respect to the material constituting the insulating portions 46.
  • the substrate 6 and the filling portions 48 are etched simultaneously.
  • the etching is, for example, a wet etching based for example on potassium hydroxide (KOH) and / or tetramethylammonium hydroxide (TMAH), a dry etching of the plasma or gaseous type based for example on xenon difluoride. (XeF2) or an ion beam type physical etching.
  • the filling portions 48 may not be etched or etched to a different depth than the substrate 6.
  • FIG. 4F represents the structure obtained after the formation of the elements of the electronic circuit located on the side of the front face 8 of the substrate 6. This may include the formation of the insulating layer 22 and other elements 52, including electronic components or conductive pads, shown schematically by rectangles.
  • the insulating layer 22 covers, for each trench, the end portions 36A, 36B and is in contact therewith.
  • the insulating layer 22 may be formed by a chemical vapor deposition process of the PECVD or SACVD type. However, other CVD deposition methods can be implemented.
  • FIG. 4G shows the structure obtained after the bonding of a handle 54 to the substrate 6 on the side of the front face 8, for example by means of a layer of glue 56.
  • the handle 54 corresponds, for example, to a support in glass or silicon.
  • the thickness of the handle 54 is for example between 0.3 mm and 1 mm.
  • FIG. 4H shows the structure obtained after the thinning of the substrate 6 on the side of the rear face 10 over a portion of the thickness of the substrate 6 and the etching of the bottom walls 50 to expose the filling portions 48 and delimit the walls insulators 34A, 34B.
  • the removal step may comprise a chemical-mechanical polishing step performed on the side of the rear face 10.
  • FIG. 41 shows the structure obtained after a selective etching, on the side of the rear face 10 of the substrate 6, of the substrate 6 and of the filling portions 48 over part of their thickness so as to expose the end portions 38A, 38B insulating walls 34A, 34B.
  • the etching is a selective etching with respect to the material constituting the insulating walls 34A, 34B.
  • the substrate 6 and the filling portions 48 are etched simultaneously.
  • the etching is, for example, a wet etching based for example on potassium hydroxide (KOH) and / or tetramethylammonium hydroxide (TMAH), a dry etching of the plasma or gaseous type based for example on xenon difluoride. (XeF2) or an ion beam type physical etching.
  • KOH potassium hydroxide
  • TMAH tetramethylammonium hydroxide
  • XeF2 xenon difluoride
  • FIG. 4J represents the structure obtained after the formation of the elements of the electronic circuit situated on the side of the rear face 10 of the substrate 6.
  • This can notably comprise the formation of the insulating layers 24 for each trench 32 and electrically conductive contact pads 60.
  • the insulating layer 24 may be formed by a chemical vapor deposition process of the PECVD or SACVD type. However, other CVD deposition methods can be implemented. Deposition processes of organic insulating materials can also be envisaged and advantageously photosensitive materials marketed by Shin-Etsu MicroSi under the name SiNR TM for example.
  • the method may include a subsequent step of removing the handle 54.
  • FIG. 5 represents an embodiment of an electronic circuit 70 comprising an electrical insulation trench 72.
  • the trench 72 comprises all the elements of the trench 32 shown in FIG. 3, with the difference that the insulating walls 34A, 34B extend at their lower end by a bottom wall 50 which extends outside the substrate 6, on the side of the rear face 10, in the insulating layer 24 and which connects the insulating walls 34A and 34B, the core 20 being in contact with the bottom wall 50.
  • the bottom wall 50 is made of the same material as the insulating walls 34A, 34B.
  • the height H 'projecting from the face 10 of the bottom wall 50 in the insulating layer 24 is between 0.05 ⁇ m and 5 ⁇ m, for example about 0.5 ⁇ m.
  • the thickness of the insulating layer 24, measured in the stacking direction of the layers on the face 8 or 10 is greater than the height H '.
  • the thickness of the insulating layer 24 may be substantially equal to the height H 'or even lower.
  • the insulating walls 34A, 34B of the trench 72 comprise the end portions 36A, 36B projecting from the substrate 6 on the side of the front face 8 and the trench 72 comprises the bottom wall 50 projecting projecting from the substrate 6 on the side of the rear face 10 of the substrate 6.
  • the insulating walls 34A, 34B of the trench 72 may protrude from the substrate 6 on the side of the rear face 10 and the trench 72 may comprise a bottom wall projecting from the substrate 6 on the side of the front face 8 or the trench 72 may comprise two bottom walls, one protruding from the substrate 6 on the side of the front face 8 and the other one protruding from the substrate 6 on the side of the rear face 10.
  • FIGS. 6A to 6C are sectional, partial and schematic views of structures obtained at successive stages of an embodiment of a method of manufacturing the electrical isolation trench 72 of the electronic circuit 70 of FIG. 5 .
  • FIG. 6A shows the structure obtained after the thinning of the substrate 6 on the side of the rear face 10 over a portion of the thickness of the substrate 6 with stopping of the etching before reaching the bottom walls 50 or with stopping on the bottom wall 50.
  • the removal step may comprise a step of chemical-mechanical polishing of the substrate 6 made on the side of the rear face 10.
  • FIG. 6B shows the structure obtained after the etching of the substrate 6 on the side of the rear face 10 over part of the thickness of the substrate 6 with an etching which is selective with respect to the material composing the bottom walls 50 and the insulating walls 34A, 34B.
  • the etching may be a wet etching based for example on potassium hydroxide (KOH) and / or tetramethylammonium hydroxide (TMAH), a plasma type dry etching or gaseous based for example xenon difluoride (XeF2) or an ion beam type physical etching.
  • KOH potassium hydroxide
  • TMAH tetramethylammonium hydroxide
  • XeF2 xenon difluoride
  • FIG. 6C represents the structure obtained after the formation of the elements of the electronic circuit situated on the side of the rear face 10 of the substrate 6. This can notably comprise the formation of the insulating layers 24 for each trench 32 and electrically conductive contact pads 60 as this has been previously described in connection with Figure 4J.
  • the method may include a subsequent step of removing the handle 54.
  • FIG. 7 shows an embodiment of an electronic circuit 80 comprising an electrical isolation trench 82.
  • the trench 82 comprises all the elements of the trench 32 shown in FIG. 3, with the difference that the junction between the face before 8 of the substrate 6 and each insulating wall 34A, 34B comprises a rounded edge 84 towards the interior of the substrate
  • junction between the front face 37 of the core 20 and each insulating wall 34A, 34B comprises a rounded edge 86 towards the inside of the core 20
  • junction between the rear face 10 of the substrate 6 and each insulating wall 34A, 34B comprises a rounded edge 88 towards the inside of the substrate 6 and that the junction between the rear face 39 of the core 20 and each insulating wall 34A, 34B comprises a rounded edge 90 towards the inside of the core 20.
  • the radius of curvature of each rounded edge 84, 86, 88, 90 is greater than 0.05 ⁇ m, preferably greater than 0.2 ⁇ m.
  • FIGS. 8A to 8G are sectional, partial and schematic views of structures obtained at successive stages of an embodiment of a method for manufacturing the electrical insulation trench of an electronic circuit similar to the electronic circuit. 80 of Figure 7.
  • FIG. 8A represents the structure obtained after the implementation of the steps previously described in relation to FIGS. 4A to 4H.
  • the structure covering the front face 8 of the substrate 6 is represented diagrammatically by a layer 92.
  • FIG. 8B shows the structure obtained after the formation of a mask layer 94 on the rear face 10 and the etching of openings 96 in the mask layer 94, each opening 96 exposing the rear end of the insulating walls 34A, 34B , a strip 98 of the rear face 10 of the substrate 6 adjacent to the insulating wall 34A, 34B and a strip 100 of the rear face 39 of the core 20 adjacent to the insulating wall 34A, 34B.
  • the width W of each band is greater than at least twice the lateral dimension L, for example about 10 ⁇ m.
  • FIG. 8C shows the structure obtained after etching, in the openings 96 of the mask 94, of the substrate 6 and of the core 20 to a depth that can vary between 0.05 ⁇ m and 2 ⁇ m, for example about 200 nm, so as to form a groove 102 in the substrate 6 and a groove 104 in the core 20 on either side of each insulating wall 34A, 34B.
  • This step causes exposure of the end portions 38A, 38B of the insulating walls 34A, 34B.
  • the etching may be anisotropic etching, for example by reactive ion etching using an SFg based plasma or by a so-called BOSCH process.
  • FIG. 8D represents the structure obtained after removal of the mask 94.
  • FIG. 8E shows the structure theoretically obtained after etching of the substrate 6 and of the core 20 to a depth that can vary between 0.05 ⁇ m and 5 ⁇ m, for example about 0.5 ⁇ m.
  • the substrate 6 and the filling portions 20 are etched simultaneously.
  • the etching is, for example, an isotropic etching of the type of chemical etching KOH or TMAH or dry etching.
  • the grooves 102, 104 have moved with the rest of the face back 10 of the substrate 6 and the rear face 39 of heart 20 during etching.
  • FIG. 8F shows the structure actually obtained after the etching of the substrate 6 and the core 20.
  • the grooves 102, 104 have changed during etching to become the rounded edges 88, 90.
  • FIG. 8G shows the structure obtained after the formation of the elements of the electronic circuit located on the rear face 10 side of the substrate 6. This can notably comprise the formation of the insulating layer 24 as previously described.
  • FIGS. 9A to 9D are sectional, partial and schematic views of structures obtained at successive stages of another embodiment of a method of manufacturing the electrical isolation trench of another electronic circuit similar to the electronic circuit 80 of FIG.
  • FIG. 9A shows the structure obtained after etching the exposed end portions 38A, 38B of the insulating walls 34A, 34B, for example at a depth of 50 nm.
  • the etching is preferably an isotropic etching so that all the faces of the exposed ends of the insulating walls 34A, 34B are etched.
  • FIGS. 9B, 9C and 9D illustrate steps similar respectively to the steps previously described in connection with FIGS. 8E, 8F and 8G.
  • This embodiment makes it possible to make the roundings 90 more easily.
  • the trenches 12 are shown perpendicular to the trenches 14, it is clear that the orientation of the trenches can be different.
  • the portions 16 of the substrate 6 may have, in plan view, a hexagonal section.
  • various embodiments with various variants have been described above. It is noted that various elements of these various embodiments and variants can be combined.
  • the trench 72 shown in FIG. 5 may comprise rounded edges 84, 86 as shown in FIG. 7 at the end portions 36A, 36B and / or rounded edges 88 at the bottom wall 50. .

Landscapes

  • Element Separation (AREA)

Abstract

L'invention concerne un circuit électronique (30) comprenant un substrat semiconducteur (6) ayant des première et deuxième faces opposées (8, 10) et des tranchées d'isolation électrique (32). Chaque tranchée sépare des première et deuxième portions (16) du substrat et comprend des murs isolants électriquement (34A, 34B) d'un premier matériau isolant électriquement, s'étendant de la première face à la deuxième face, et un coeur (20) en un matériau de remplissage, séparé du substrat par les murs. Pour au moins l'une des tranchées, les murs de la tranchée comprennent des portions isolantes électriquement (36A, 36B, 38A, 38B) du premier matériau isolant électriquement en saillie par rapport à la première ou deuxième face en dehors du substrat et/ou la tranchée comprend une paroi isolante électriquement (50) du premier matériau isolant électriquement en saillie par rapport à la première ou deuxième face en dehors du substrat et reliant les murs de la tranchée.

Description

CIRCUIT ELECTRONIQUE COMPRENANT DES TRANCHEES D'ISOLATION
ELECTRIQUE
La présente demande de brevet revendique la priorité de la demande de brevet français FR17/58664 qui sera considérée comme faisant partie intégrante de la présente description.
Domaine
La présente demande concerne un circuit électronique comprenant des tranchées d'isolation électrique.
Exposé de 1 ' art antérieur
De façon générale, un circuit électronique comprend un substrat semiconducteur dans lequel et sur lequel sont formés des composants électroniques. Pour certaines applications, il est souhaitable d'isoler électriquement les unes des autres différentes portions du substrat semiconducteur. Ceci peut être obtenu en formant dans le substrat des tranchées isolantes électriquement qui s'étendent sur la totalité de l'épaisseur du substrat et qui divisent le substrat en portions isolées électriquement les unes des autres.
Les figures 1 et 2 sont des vues en coupe d'un exemple de circuit électronique 5. La figure 1 est une vue en coupe de la figure 2 selon la ligne I-I et la figure 2 est une vue en coupe de la figure 1 selon la ligne II-II. Le circuit électronique 5 comprend un substrat semiconducteur 6 ayant une face avant 8 et une face arrière 10, opposée à la face avant 8, et comprend en outre, dans le substrat 6, des tranchées d'isolation électrique 12, 14 qui s'entrecroisent et délimitent des portions 16 du substrat 6. Des composants électroniques 17, représentés de façon schématique sur les figures 1 et 2 par des rectangles, sont formés dans les portions 16 et/ou sur les portions 16. Il s'agit par exemple de transistors à effet de champ à grille métal-oxyde (transistors MOS) , de diodes, de diodes électroluminescentes et/ou de photodiodes.
Les tranchées 12 s'étendent, dans la vue en coupe de la figure 1, selon une première direction et les tranchées 14 s'étendent en vue de dessus selon une deuxième direction inclinée par rapport à la première direction, par exemple perpendiculaire à la première direction. Les tranchées 12, 14 ont sensiblement la forme de bandes en vue de dessus. Les tranchées 12, 14 s'étendent dans le substrat 6 depuis la face 8 sur la totalité de l'épaisseur du substrat 6.
A titre d'exemple, chaque tranchée 12, 14 comprend deux parois latérales 18A, 18B opposées sensiblement planes, par exemple sensiblement parallèles, recouvertes d'un mur isolant électriquement 19A, 19B d'épaisseur Eox, le coeur 20 de la tranchée 12, 14 étant rempli d'un matériau de remplissage, par exemple un matériau semiconducteur. Le mur isolant 19A, 19B peut avoir une épaisseur sensiblement constante. A titre de variante, l'épaisseur du mur isolant 19A, 19B peut ne pas être constante. Dans ce cas, l'épaisseur Eox correspond à l'épaisseur minimale du mur isolant 19A, 19B. On appelle dimension latérale L de chaque tranchée 12, 14 la distance entre les deux parois latérales 18A, 18B. A titre de variante, les parois latérales 18A, 18B peuvent être sensiblement inclinées l'une par rapport à l'autre, les parois latérales 18A, 18B se rapprochant par exemple l'une de l'autre en s' éloignant de la face 8. Dans ce cas, la dimension latérale L de la tranchée 12, 14 correspond à la distance moyenne séparant les deux parois latérales 18A, 18B. Le circuit électronique 5 comprend, en outre, une couche isolante électriquement 22 ou un empilement de couches isolantes électriquement sur la face 8 et une couche isolante électriquement 24 ou un empilement de couches isolantes électriquement sur la face 10. Des plots de contact, non représentés, peuvent être prévus du côté de la face 10, au travers de la couche isolante 24 au contact des portions 16 de substrat.
L'épaisseur Eox et la dimension latérale L sont déterminées généralement par simulation en fonction de la tenue en tension souhaitée pour la tranchée 12, 14, c'est-à-dire la tension minimale, appelée tension de claquage, appliquée entre deux portions 16 adjacentes du substrat 6 pour laquelle la tranchée 12, 14 devient conductrice électriquement. Les dimensions L et Eox sont généralement déterminées par simulation. Selon les applications visées, les tranchées 12, 14 doivent résister à des tensions pouvant être supérieures à 100 V, voire à plusieurs centaines de volts, par exemple 500 V.
Toutefois, dans certains cas, la tension de claquage réellement mesurée peut être inférieure à la tension de claquage prévue par simulation.
Résumé
Un objet d'un mode de réalisation est de prévoir un circuit électronique comprenant des tranchées d'isolation électrique palliant tout ou partie des inconvénients des tranchées décrites précédemment.
Un autre objet d'un mode de réalisation est que la tension de claquage des tranchées d' isolation électrique est augmentée .
Un autre objet d'un mode de réalisation est que le procédé de fabrication des tranchées d'isolation électrique comprend un nombre réduit d'étapes supplémentaires par rapport à un procédé de fabrication de tranchées d'isolation électrique classiques .
Ainsi, un mode de réalisation prévoit un circuit électronique comprenant un substrat semiconducteur ayant des première et deuxième faces opposées et des tranchées d'isolation électrique s 'étendant dans le substrat depuis la première face jusqu'à la deuxième face, chaque tranchée séparant des première et deuxième portions du substrat et comprenant des murs isolants électriquement d'un premier matériau isolant électriquement, s' étendant de la première face à la deuxième face, et un coeur en un matériau de remplissage, séparé du substrat par les murs. Pour au moins l'une des tranchées, les murs de la tranchée comprennent des portions isolantes électriquement du premier matériau isolant électriquement en saillie par rapport à la première ou deuxième face en dehors du substrat et/ou la tranchée comprend une paroi isolante électriquement du premier matériau isolant électriquement en saillie par rapport à la première ou deuxième face en dehors du substrat et reliant les murs de la tranchée.
Selon un mode de réalisation, le circuit électronique comprend, en outre, une couche isolante électriquement d'un deuxième matériau isolant électriquement recouvrant les portions isolantes électriquement ou la paroi isolante électriquement.
Selon un mode de réalisation, la tension de claquage du premier matériau isolant électriquement est supérieure à la tension de claquage du deuxième matériau isolant électriquement.
Selon un mode de réalisation, la hauteur des portions isolantes électriquement ou de la paroi isolante électriquement en saillie par rapport à la première ou deuxième face est comprise entre 0,05 ym et 5 ym.
Selon un mode de réalisation, pour au moins l'une des tranchées, la jonction entre la première ou deuxième face et chaque mur de la tranchée comprend un bord arrondi vers l'intérieur du substrat.
Selon un mode de réalisation, le rayon de courbure de chaque bord arrondi, dans un plan perpendiculaire aux murs de la tranchée, est supérieur à 0,05 ym.
Selon un mode de réalisation, le premier matériau isolant électriquement est en oxyde de silicium, en nitrure de silicium, en oxynitrure de silicium, en oxyde d'hafnium ou en diamant .
Selon un mode de réalisation, les murs sont en oxyde de silicium thermique.
Selon un mode de réalisation, le matériau de remplissage est différent du premier matériau isolant électriquement.
Selon un mode de réalisation, le matériau de remplissage est choisi parmi le groupe comprenant le silicium, le germanium, le carbure de silicium, les composés III-V, ou les composés II- VI.
Selon un mode de réalisation, le substrat est en silicium, en germanium, en carbure de silicium, en un composé III- V, ou en un composé II-VI.
Selon un mode de réalisation, le circuit électronique comprend au moins des premier et deuxième composants électroniques, le premier composant électronique reposant sur une première portion du substrat et le deuxième composant électronique reposant sur une deuxième portion du substrat, l'une des tranchées d' isolation électrique séparant la première portion de la deuxième portion.
Un mode de réalisation prévoit également un procédé de fabrication du circuit électronique tel que défini précédemment, comprenant les étapes successives suivantes :
a) former des ouvertures dans le substrat depuis la première face sur une partie de l'épaisseur du substrat ;
b) former une couche isolante électriquement du premier matériau isolant électriquement au moins dans chaque ouverture ;
c) déposer une couche du matériau de remplissage dans chaque ouverture au contact de la première couche isolante électriquement ; et
d) amincir le substrat par la deuxième face pour rapprocher la deuxième face de la première face jusqu'à atteindre au moins la couche isolante électriquement et former, pour au moins l'une des tranchées, les portions isolantes électriquement du premier matériau isolant électriquement en saillie par rapport à la deuxième face en dehors du substrat et/ou la paroi isolante électriquement du premier matériau isolant électriquement en saillie par rapport à la deuxième face en dehors du substrat et reliant les murs de la tranchée.
Selon un mode de réalisation, l'étape b) comprend une étape d'oxydation thermique.
Selon un mode de réalisation, le procédé comprend, en outre, les étapes suivantes :
e) former, pour au moins l'une des tranchées, une rainure dans le substrat le long de chaque mur de la tranchée, du côté de la première ou deuxième face ; et
f) graver le substrat sur une partie de son épaisseur, d'où il résulte que la jonction entre la première ou deuxième face et chaque mur de la tranchée comprend un bord arrondi vers l'intérieur du substrat.
Brève description des dessins
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
les figures 1 et 2, décrites précédemment, sont des vues en coupe, partielles et schématiques, d'un exemple de circuit électronique comprenant des tranchées d'isolation électrique ;
la figure 3 est une vue en coupe, partielle et schématique, d'un circuit électronique comprenant une tranchée d'isolation électrique selon un mode de réalisation ;
les figures 4A à 4J sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication de la tranchée d'isolation électrique du circuit électronique de la figure 3 ;
la figure 5 est une vue en coupe, partielle et schématique, d'un circuit électronique comprenant une tranchée d'isolation électrique selon un autre mode de réalisation ; les figures 6A à 6C sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication de la tranchée d'isolation électrique du circuit électronique de la figure 5 ;
la figure 7 est une vue en coupe, partielle et schématique, d'un circuit électronique comprenant une tranchée d'isolation électrique selon un autre mode de réalisation ;
les figures 8A à 8G sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication de la tranchée d'isolation électrique d'un circuit électronique analogue au circuit électronique de la figure 7 ; et
les figures 9A à 9D sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un autre mode de réalisation d'un autre procédé de fabrication de la tranchée d'isolation électrique d'un circuit électronique analogue au circuit électronique de la figure 7.
Description détaillée
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", "avant", "arrière", etc., il est fait référence à l'orientation des figures ou à un dispositif électronique dans une position normale d'utilisation. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les composants électroniques d'un circuit électronique sont bien connus de l'homme du métier et ne sont pas décrits en détail par la suite. Sauf précision contraire, les expressions "approximativement", "sensiblement", "environ" et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. Dans la suite de la description, on appelle "matériau isolant électriquement" un matériau dont la résistivité est supérieure à 10^ Q.m et on appelle "matériau semiconducteur" un matériau dont la résistivité électrique est comprise entre et 0,1 Q.m et 10^ Q.m. Dans la suite de la description, on appelle tranchée d'isolation électrique d'un substrat un élément dont la dimension longitudinale, mesurée dans un plan parallèle aux faces du substrat, est supérieure à au moins cinq fois, de préférence à au moins dix fois la dimension latérale de la tranchée mesurée dans ce plan.
Les inventeurs ont mis en évidence que, pour la structure de tranchée d'isolation électrique 12, 14 représentée sur les figures 1 et 2, un arc électrique tend à se former de façon privilégiée en cas de claquage entre la portion 16 et le coeur 20 au travers de la couche isolante 22 ou 24 aux extrémités du mur isolant 19A, 19B. Une explication serait que la couche isolante 22, 24 est de façon générale en un matériau isolant électriquement ayant des propriétés électroniques moins bonnes que le matériau isolant électriquement formant les murs isolants 19A, 19B, notamment en raison du procédé de fabrication de ces couches isolantes. Une autre explication serait que la géométrie du dispositif entraîne des effets de pointe (champ électrostatique d'amplitude localement plus élevée qu'ailleurs) qui favorisent la formation d'arcs électriques en cas de claquage entre la portion 16 et le coeur 20 au travers de la couche isolante 22 ou 24 aux extrémités du mur isolant 19A, 19B.
Un mode de réalisation prévoit d'augmenter l'isolation électrique au sommet de la tranchée d' isolation électrique pour éviter la formation d'un arc électrique dans cette zone. Ceci permet d' augmenter la tension de claquage de la tranchée d' isolation électrique et ainsi la tension maximale du circuit électronique.
La figure 3 représente un mode de réalisation d'un circuit électronique 30 comprenant une tranchée d'isolation électrique 32. La tranchée 32 comprend l'ensemble des éléments de la tranchée 12 ou 14 représentée sur les figures 1 ou 2 à la différence que les murs isolants 19A, 19B sont remplacés par des murs isolants 34A, 34B d'épaisseur Eox, chaque mur isolant 34A, 34B comprenant une portion d'extrémité 36A, 36B qui se projette dans la couche isolante 22 et une portion d'extrémité 38A, 38B qui se projette dans la couche isolante 24. Selon un mode de réalisation, les portions d'extrémité 36A, 36B, 38A, 38B sont alignées avec le reste du mur 34A, 34B. Dans le présent mode de réalisation, chaque portion d'extrémité 36A, 36B est en saillie par rapport à la face avant 8 du substrat 6 et par rapport à la face avant 37 du coeur 20. A titre de variante, chaque portion d'extrémité 36A, 36B peut ne pas être en saillie par rapport à la face avant 37 du coeur 20. Dans le présent mode de réalisation, chaque portion d'extrémité 38A, 38B est en saillie par rapport à la face arrière 10 du substrat 6 et par rapport à la face arrière 39 du coeur 20. A titre de variante, chaque portion d'extrémité 38A, 38B peut ne pas être en saillie par rapport à la face arrière 39 du coeur 20. En figure 3, la couche isolante 24 recouvre la totalité de la face 10. A titre de variante, plusieurs couches isolantes 24 peuvent être prévues sur la face 10, chaque couche 24 recouvrant l'une des tranchées 32.
La hauteur H en saillie de chaque portion d'extrémité
36A, 36B, 38A, 38B dans la couche isolante 22 ou 24 par rapport à la face avant ou arrière 8, 10 est comprise entre 0,05 ym et 5 ym, par exemple environ 1 ym. Dans le mode de réalisation représenté en figure 3, l'épaisseur de la couche isolante 22 ou 24, mesurée selon la direction d'empilement des couches sur la face 8 ou 10, est supérieure à la hauteur H. A titre de variante, l'épaisseur de la couche isolante 22 ou 24 peut être sensiblement égale ou inférieure à la hauteur H.
Dans le mode de réalisation représenté en figure 3, les murs isolants 34A, 34B de la tranchée 32 se projettent en saillie par rapport au substrat 6 du côté de la face avant 8 et du côté de la face arrière 10. Selon les applications envisagées, les murs isolants 34A, 34B peuvent se projeter en saillie par rapport au substrat 6 seulement du côté de la face avant 8 ou seulement du côté de la face arrière 10. Le substrat 6 peut correspondre à une structure monobloc ou correspondre à une couche recouvrant un support constitué d'un autre matériau. Le substrat 6 est de préférence un substrat semiconducteur, par exemple un substrat en silicium, en germanium, en carbure de silicium, en un composé III-V, tel que du GaN ou du GaAs, ou un substrat en ZnO. De préférence, le substrat 6 est un substrat de silicium monocristallin . De préférence, il s'agit d'un substrat semiconducteur compatible avec les procédés de fabrication mis en oeuvre en microélectronique. Le substrat 6 peut correspondre à une structure multicouches de type semiconducteur sur isolant, également appelée SOI (sigle anglais pour Semiconductor On Insulator) . A titre de variante, le substrat 6 peut correspondre à une structure BSOI (sigle anglais pour Bonded Semiconductor On Insulator) . A titre de variante, le substrat 6 peut correspondre à un empilement de plusieurs couches de silicium ayant des concentrations différentes de dopants, par exemple de type P. L'épaisseur P du substrat 6 du circuit électronique 30, c'est-à-dire la distance entre les faces 8, 10, obtenue à la fin du procédé de fabrication du circuit électronique 30, qui, comme cela est décrit plus en détail par la suite, comprend une étape d'amincissement, peut être comprise entre 2 ym et 150 um. Le substrat 6 peut être fortement dopé, faiblement dopé ou non dopé.
Chaque couche isolante 22, 24, qui peut avoir une structure monocouche ou multicouches, peut être en un matériau diélectrique, par exemple en un matériau diélectrique inorganique ou un matériau diélectrique organique. Chaque couche isolante 22, 24 peut être en oxyde de silicium (S1O2) , en nitrure de silicium (SixNy, où x est environ égal à 3 et y est environ égal à 4, par exemple du S13N4) , en oxynitrure de silicium (notamment de formule générale SixONy, par exemple du SÎ20 2) , en oxyde d'hafnium (Hf02) ou en diamant, ou en SiNR où R est un groupe organique, comme le polyimide, les époxy, le polyuréthane, le polynorbornènes, le benzocyclobutène, le polytétrafluoroéthylène (PTFE) , le polyarylène, les éthers, le parylène, 1 'hydrogénesilsesquioxane (HSQ) et le méthylsilsesquioxane (MSQ) . A titre d'exemple, l'épaisseur de chaque couche isolante 22, 24 est comprise entre 25 nm et 5 ym, par exemple égale à environ 150 nm. Chaque couche isolante 22, 24 peut être formée par un procédé de dépôt, notamment un procédé de dépôt chimique en phase vapeur (CVD, sigle anglais pour Chemical Vapor Déposition) , notamment un procédé de dépôt chimique en phase vapeur assisté par plasma ou PECVD (sigle anglais pour Plasma-Enhanced Chemical Vapor Déposition) , par exemple à des températures comprises entre 50 °C et 700 °C, ou un procédé de dépôt chimique en phase vapeur réalisé à pression sous- atmosphérique ou SACVD (sigle anglais pour Subatmospheric Chemical Vapor Déposition). Toutefois, d'autres procédés de dépôt peuvent être mis en oeuvre. En particulier, la couche 22 ou 24 peut être formée par un procédé de dépôt en phase liquide, de dépôt par des techniques d'impression pour les matériaux organiques, telles que la tournette (ou spin-coating en anglais) , sérigraphie, spray ou jet d'encre, ou de dépôt de verre par centrifugation pour les matériaux inorganiques .
Les murs isolants 34A, 34B de la tranchée 32 peuvent être en un matériau diélectrique, par exemple en oxyde de silicium (S1O2) , en nitrure de silicium (SixNy, où x est environ égal à 3 et y est environ égal à 4, par exemple du S13N4) , en oxynitrure de silicium (notamment de formule générale SixONy, par exemple du S12O 2) , en oxyde d'hafnium (Hf02) ou en diamant. De préférence, les murs isolants 34A, 34B sont en oxyde de silicium. De préférence, les murs isolants 34A, 34B sont en oxyde de silicium obtenus par oxydation thermique. Les murs isolants 34A, 34B peuvent être formés par un procédé de dépôt, notamment un procédé du type dépôt chimique en phase vapeur (CVD) , notamment par dépôt chimique en phase vapeur assisté par plasma (PECVD) , par exemple à des températures comprises entre 50 °C et 700 °C. Les murs isolants 34A, 34B peuvent être formés par oxydation thermique, notamment à des températures comprises entre 700 °C et 1200 °C, de préférence entre 1000 °C et 1100 °C. Des procédés d'oxydation thermique sèche ou humide peuvent être utilisés. De préférence, les murs isolants 34A, 34B sont formés par oxydation thermique. Selon un autre mode de réalisation, les murs isolants 34A, 34B sont formés par le dépôt d'une couche de S1O2 suivi d'un recuit à haute température (par exemple entre 700 °C et 1000 °C) pour densifier l'oxyde. Cela permet de façon avantageuse d'éviter la diffusion de dopants du substrat 6 et du coeur 20 dans les murs isolants 34A, 34B qui pourraient diminuer la tenue en tension des murs isolants 34A, 34B.
Selon un mode de réalisation, une couche du matériau isolant électriquement composant les couches isolantes 22, 24 a une tenue en tension par unité d'épaisseur qui est inférieure strictement à la tenue en tension par unité d'épaisseur d'une couche du matériau isolant électriquement composant les murs isolants 34A, 34B.
Le coeur est en un matériau de remplissage. Le matériau de remplissage peut correspondre au matériau composant le substrat 6, notamment sous une forme polycristalline, ou être un autre matériau que celui composant le substrat. Il a pour premier rôle d'assurer la cohérence mécanique du circuit électronique. De façon plus générale, le matériau de remplissage peut correspondre à un matériau isolant électriquement, semiconducteur ou conducteur électrique. Le coeur 20 est de préférence en un matériau semiconducteur, par exemple en silicium, en germanium, en carbure de silicium, en un composé III-V, tel que du GaN, du InP ou du GaAs, ou un composé II-VI tel que du ZnO, en tungstène (W) , en cuivre (Cu) , en verre à base d'oxydes, notamment d'oxyde de silicium (SiC^) , d'oxyde de sodium ( a2Û) , d'oxyde de calcium (CaO) ou d'oxyde de bore (B2O3) . De préférence, le coeur 20 est silicium polycristallin . De préférence, il s'agit d'un matériau compatible avec les procédés de fabrication mis en oeuvre en microélectronique. Le coeur 20 peut correspondre à une structure multicouches de matériaux semiconducteurs différents. Le coeur 20 peut être fortement dopé, faiblement dopé ou non dopé.
Les dimensions L, Eox, P varient selon les applications visées. Selon un mode de réalisation, la dimension latérale L de la tranchée 32 varie de 0,1 ym à 10 um, et de préférence de 2 ym à 4 ym. L'épaisseur P du substrat 6 après amincissement varie de 2 ym à 150 ym. Le rapport de forme P/L peut être compris entre 1 et 100, par exemple égal à environ 25. L'épaisseur Eox de chaque mur isolant 34A, 34B peut être comprise entre 10 nm et 2 ym, de préférence entre 100 nm et 400 nm, par exemple environ 200 nm. Le rapport entre l'épaisseur Eox de chaque mur isolant 34A, 34B et la dimension latérale L de chaque tranchée 32 est inférieure à 0,5.
Les figures 4A à 4J sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication de la tranchée d'isolation électrique 32 du circuit électronique 30 de la figure 3.
La figure 4A représente la structure obtenue après la formation d'ouvertures 40, deux ouvertures 40 étant représentées sur la figure 4A, s'étendant dans le substrat 6 depuis la face 8 à l'emplacement souhaité de chaque tranchée 32, le substrat 6 ayant initialement une épaisseur supérieure à l'épaisseur P décrite précédemment. La profondeur et la largeur de chaque ouverture 40 sont choisies en fonction des dimensions souhaitées de la tranchée et des procédés mis en oeuvre. Selon un mode de réalisation, la profondeur de chaque ouverture 40 dans le substrat 6 est supérieure à l'épaisseur P finale du substrat 6. L'ouverture 40 peut être formée par des étapes de photolithographie, comprenant le dépôt d'une couche de résine sur la face 8, la formation d'une ouverture dans la couche de résine sur l'emplacement souhaité de chaque ouverture 40, la gravure de l'ouverture 40 dans le substrat 6 dans le prolongement de chaque ouverture formée dans la couche de résine et le retrait de la couche de résine. A titre d'exemple, les ouvertures 40 peuvent être formées par une gravure sèche. Il est possible, si besoin, de prévoir la formation d'un masque dur avant les étapes de lithographie .
La figure 4B représente la structure obtenue après la formation d'une couche isolante 42, par exemple par une étape d'oxydation thermique, sur la face 8 et dans chaque ouverture 40. Le procédé d'oxydation thermique entraîne la transformation d'une partie du substrat 6 en un oxyde et donc un déplacement de la face 8.
La figure 4C représente la structure obtenue après le dépôt sur l'ensemble de la structure d'une couche 44 du matériau de remplissage recouvrant la face 8 et venant remplir sensiblement complètement chaque ouverture 40.
La figure 4D représente la structure obtenue après le retrait des matériaux situés au-dessus de la face 8 pour ne conserver, dans chaque ouverture 40, qu'une portion 46 de la couche isolante 42 et qu'une portion 48 de la couche 44 du matériau de remplissage. L'étape de retrait peut comprendre une étape de polissage mécano-chimique ou CMP (sigle anglais pour Chemical Mechanical Polishing) de la couche isolante 42 et de la couche du matériau de remplissage 44 jusqu'à la face 8. Chaque portion isolante 46 comprend les murs isolants 34A, 34B et une paroi de fond 50 recouvrant le fond de l'ouverture 40.
La figure 4E représente la structure obtenue après une gravure sélective du substrat 6 et des portions de remplissage 48 sur une partie de leur épaisseur du côté de la face avant 8 de façon à exposer les extrémités supérieures 36A, 36B des portions isolantes 46. La gravure est une gravure sélective par rapport au matériau composant les portions isolantes 46. Selon un mode de réalisation, le substrat 6 et les portions de remplissage 48 sont gravées simultanément. La gravure est, par exemple, une gravure humide à base par exemple d'hydroxyde de potassium (KOH) et/ou d'hydroxyde de tétraméthylammonium (TMAH) , une gravure sèche de type plasma ou gazeuse à base par exemple de difluorure de xénon (XeF2) ou une gravure de type physique par faisceau d'ions. A titre de variante, les portions de remplissage 48 peuvent ne pas être gravées ou gravées à une profondeur différente que le substrat 6.
La figure 4F représente la structure obtenue après la formation des éléments du circuit électronique situés du côté de la face avant 8 du substrat 6. Ceci peut notamment comprendre la formation de la couche isolante 22 et d'autres éléments 52, notamment des composants électroniques ou des plots conducteurs, représentés schématiquement par des rectangles. La couche isolante 22 recouvre, pour chaque tranchée, les portions d'extrémité 36A, 36B et est au contact de celles-ci. La couche isolante 22 peut être formée par un procédé de dépôt chimique en phase vapeur du type PECVD ou SACVD. Toutefois, d'autres procédés de dépôt de type CVD peuvent être mis en oeuvre.
La figure 4G représente la structure obtenue après le collage d'une poignée 54 au substrat 6 du côté de la face avant 8, par exemple par l'intermédiaire d'une couche de colle 56. La poignée 54 correspond, par exemple, à un support en verre ou en silicium. L'épaisseur de la poignée 54 est par exemple comprise entre 0,3 mm et 1 mm.
La figure 4H représente la structure obtenue après l'amincissement du substrat 6 du côté de la face arrière 10 sur une partie de l'épaisseur du substrat 6 et la gravure des parois de fond 50 pour exposer les portions de remplissage 48 et délimiter les murs isolants 34A, 34B. L'étape de retrait peut comprendre une étape de polissage mécano-chimique réalisée du côté de la face arrière 10.
La figure 41 représente la structure obtenue après une gravure sélective, du côté de la face arrière 10 du substrat 6, du substrat 6 et des portions de remplissage 48 sur une partie de leur épaisseur de façon à exposer les portions d'extrémité 38A, 38B des murs isolants 34A, 34B. La gravure est une gravure sélective par rapport au matériau composant les murs isolants 34A, 34B. Selon un mode de réalisation, le substrat 6 et les portions de remplissage 48 sont gravées simultanément. La gravure est, par exemple, une gravure humide à base par exemple d'hydroxyde de potassium (KOH) et/ou d'hydroxyde de tétraméthylammonium (TMAH) , une gravure sèche de type plasma ou gazeuse à base par exemple de difluorure de xénon (XeF2) ou une gravure de type physique par faisceau d'ions. Les tranchées 32 comprenant chacune le coeur 20 sont alors obtenues. A titre de variante, les portions de remplissage 48 peuvent ne pas être gravées et forment alors directement les coeurs des tranchées 32.
La figure 4J représente la structure obtenue après la formation des éléments du circuit électronique situés du côté de la face arrière 10 du substrat 6. Ceci peut notamment comprendre la formation des couches isolantes 24 pour chaque tranchée 32 et de plots de contact 60 conducteurs électriquement. La couche isolante 24 peut être formée par un procédé de dépôt chimique en phase vapeur du type PECVD ou SACVD. Toutefois, d'autres procédés de dépôt de type CVD peuvent être mis en oeuvre. Des procédés de dépôt de matériaux isolants organiques peuvent être également envisagés et de façon avantageuse des matériaux photosensibles commercialisés par la société Shin-Etsu MicroSi sous l'appellation SiNR™ par exemple.
Le procédé peut comprendre une étape ultérieure de retrait de la poignée 54.
La figure 5 représente un mode de réalisation d'un circuit électronique 70 comprenant une tranchée d'isolation électrique 72. La tranchée 72 comprend l'ensemble des éléments de la tranchée 32 représentée sur la figure 3 à la différence que les murs isolants 34A, 34B se prolongent à leur extrémité inférieure par une paroi de fond 50 qui s'étend en dehors du substrat 6, du côté de la face arrière 10, dans la couche isolante 24 et qui relie les murs isolants 34A et 34B, le coeur 20 étant en contact avec la paroi de fond 50. La paroi de fond 50 est composée du même matériau que les murs isolants 34A, 34B.
La hauteur H' en saillie par rapport à la face 10 de la paroi de fond 50 dans la couche isolante 24 est comprise entre 0, 05 ym et 5 ym, par exemple environ 0,5 um. Dans le mode de réalisation représenté en figure 5, l'épaisseur de la couche isolante 24, mesurée selon la direction d'empilement des couches sur la face 8 ou 10, est supérieure à la hauteur H' . A titre de variante, l'épaisseur de la couche isolante 24 peut être sensiblement égale à la hauteur H' ou même inférieure. Dans le mode de réalisation représenté en figure 5, les murs isolants 34A, 34B de la tranchée 72 comprennent les portions d'extrémité 36A, 36B qui se projettent en saillie du substrat 6 du côté de la face avant 8 et la tranchée 72 comprend la paroi de fond 50 qui se projette en saillie par rapport au substrat 6 du côté de la face arrière 10 du substrat 6. Selon les applications envisagées, les murs isolants 34A, 34B de la tranchée 72 peuvent se projeter en saillie du substrat 6 du côté de la face arrière 10 et la tranchée 72 peut comprendre une paroi de fond en saillie par rapport au substrat 6 du côté de la face avant 8 ou la tranchée 72 peut comprendre deux parois de fond, l'une en saillie par rapport au substrat 6 du côté de la face avant 8 et 1 ' autre en saillie par rapport au substrat 6 du côté de la face arrière 10.
Les figures 6A à 6C sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication de la tranchée d'isolation électrique 72 du circuit électronique 70 de la figure 5.
Les étapes initiales du procédé sont les mêmes que celles décrites précédemment en relation avec les figures 4A à
4G.
La figure 6A représente la structure obtenue après l'amincissement du substrat 6 du côté de la face arrière 10 sur une partie de l'épaisseur du substrat 6 avec arrêt de la gravure avant d'atteindre les parois de fond 50 ou avec arrêt sur les parois de fond 50. L'étape de retrait peut comprendre une étape de polissage mécano-chimique du substrat 6 réalisée du côté de la face arrière 10.
La figure 6B représente la structure obtenue après la gravure du substrat 6 du côté de la face arrière 10 sur une partie de l'épaisseur du substrat 6 avec une gravure qui est sélective par rapport au matériau composant les parois de fond 50 et les murs isolants 34A, 34B. La gravure peut être une gravure humide à base par exemple d'hydroxyde de potassium (KOH) et/ou d'hydroxyde de tétraméthylammonium (TMAH) , une gravure sèche de type plasma ou gazeuse à base par exemple de difluorure de xénon (XeF2) ou une gravure de type physique par faisceau d'ions.
La figure 6C représente la structure obtenue après la formation des éléments du circuit électronique situés du côté de la face arrière 10 du substrat 6. Ceci peut notamment comprendre la formation des couches isolantes 24 pour chaque tranchée 32 et de plots de contact 60 conducteurs électriquement comme cela a été décrit précédemment en relation avec la figure 4J.
Le procédé peut comprendre une étape ultérieure de retrait de la poignée 54.
La figure 7 représente un mode de réalisation d'un circuit électronique 80 comprenant une tranchée d'isolation électrique 82. La tranchée 82 comprend l'ensemble des éléments de la tranchée 32 représentée sur la figure 3 à la différence que la jonction entre la face avant 8 du substrat 6 et chaque mur isolant 34A, 34B comprend un bord arrondi 84 vers l'intérieur du substrat
6, que la jonction entre la face avant 37 du coeur 20 et chaque mur isolant 34A, 34B comprend un bord arrondi 86 vers l'intérieur du coeur 20, que la jonction entre la face arrière 10 du substrat 6 et chaque mur isolant 34A, 34B comprend un bord arrondi 88 vers l'intérieur du substrat 6 et que la jonction entre la face arrière 39 du coeur 20 et chaque mur isolant 34A, 34B comprend un bord arrondi 90 vers l'intérieur du coeur 20. Ceci permet de façon avantageuse de réduire les effets de pointe défavorables à la tenue en tension de la tranchée 82 à la jonction entre le substrat 6 et les murs isolants 34A, 34B et à la jonction entre le coeur 20 et les murs isolants 34A, 34B.
Selon un mode de réalisation, dans le plan de la figure
7, le rayon de courbure de chaque bord arrondi 84, 86, 88, 90 est supérieur à 0,05 ym, de préférence supérieure à 0,2 ym.
Les figures 8A à 8G sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication de la tranchée d'isolation électrique d'un circuit électronique analogue au circuit électronique 80 de la figure 7. La figure 8A représente la structure obtenue après la mise en oeuvre des étapes décrites précédemment en relation avec les figures 4A à 4H. En figure 8A, la structure recouvrant la face avant 8 du substrat 6 est représentée de façon schématique par une couche 92.
La figure 8B représente la structure obtenue après la formation d'une couche de masque 94 sur la face arrière 10 et la gravure d'ouvertures 96 dans la couche de masque 94, chaque ouverture 96 exposant l'extrémité arrière des murs isolants 34A, 34B, une bande 98 de la face arrière 10 du substrat 6 attenante au mur isolant 34A, 34B et une bande 100 de la face arrière 39 du coeur 20 attenante au mur isolant 34A, 34B. Selon un mode de réalisation, la largeur W de chaque bande est supérieure à au moins deux fois la dimension latérale L, par exemple environ 10 ym.
La figure 8C représente la structure obtenue après la gravure, dans les ouvertures 96 du masque 94, du substrat 6 et du coeur 20 sur une profondeur pouvant varier entre 0,05 ym et 2 ym, par exemple environ 200 nm de façon à former une rainure 102 dans le substrat 6 et une rainure 104 dans le coeur 20 de part et d'autre de chaque mur isolant 34A, 34B. Cette étape entraîne l'exposition des portions d'extrémité 38A, 38B des murs isolants 34A, 34B. La gravure peut être une gravure anisotrope, par exemple par gravure ionique réactive mettant en oeuvre un plasma à base de SFg ou par un procédé dit BOSCH.
La figure 8D représente la structure obtenue après le retrait du masque 94.
La figure 8E représente la structure théoriquement obtenue après la gravure du substrat 6 et du coeur 20 sur une profondeur pouvant varier entre 0,05 ym et 5 um, par exemple environ 0,5 ym. Selon un mode de réalisation, le substrat 6 et les portions de remplissage 20 sont gravées simultanément. La gravure est, par exemple, une gravure isotrope du type gravure chimique KOH ou TMAH ou gravure sèche. De façon théorique, les rainures 102, 104 se sont déplacées avec le reste de la face arrière 10 du substrat 6 et de la face arrière 39 de coeur 20 au cours de la gravure.
La figure 8F représente la structure effectivement obtenue après la gravure du substrat 6 et du coeur 20. Les rainures 102, 104 se sont modifiées au cours de la gravure pour devenir les bords arrondis 88, 90.
La figure 8G représente la structure obtenue après la formation des éléments du circuit électronique situés du côté de la face arrière 10 du substrat 6. Ceci peut notamment comprendre la formation de la couche isolante 24 comme cela a été décrit précédemment .
Les figures 9A à 9D sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un autre mode de réalisation d'un procédé de fabrication de la tranchée d'isolation électrique d'un autre circuit électronique analogue au circuit électronique 80 de la figure 7.
Les étapes initiales du procédé sont les mêmes que celles décrites précédemment en relation avec les figures 8A à 8D.
La figure 9A représente la structure obtenue après la gravure des portions d'extrémité 38A, 38B exposées des murs isolants 34A, 34B, par exemple sur une profondeur de 50 nm. La gravure est de préférence une gravure isotrope de sorte que toutes les faces des extrémités exposées des murs isolants 34A, 34B sont gravées.
Les figures 9B, 9C et 9D illustrent des étapes analogues respectivement aux étapes décrites précédemment en relation avec les figures 8E, 8F et 8G.
Ce mode de réalisation permet de faire plus facilement les arrondis 90.
Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, bien que sur les figures 1 et 2, les tranchées 12 soient représentées perpendiculaires aux tranchées 14, il est clair que l'orientation des tranchées peut être différente. A titre d'exemple, les portions 16 du substrat 6 peuvent avoir, en vue de dessus, une section hexagonale. En outre, divers modes de réalisation avec diverses variantes ont été décrits ci-dessus . On note que divers éléments de ces divers modes de réalisation et variantes peuvent être combinés. En particulier, la tranchée 72 représentée en figure 5 peut comprendre des bords arrondis 84, 86 comme cela est représenté en figure 7 au niveau des portions d'extrémité 36A, 36B et/ou des bords arrondis 88 au niveau de la paroi de fond 50.

Claims

REVENDICATIONS
1. Circuit électronique (30 ; 70 ; 80) comprenant un substrat semiconducteur (6) ayant des première et deuxième faces opposées (8, 10) et des tranchées d'isolation électrique (32 ; 72 ; 82) s 'étendant dans le substrat depuis la première face jusqu'à la deuxième face, chaque tranchée séparant des première et deuxième portions (16) du substrat et comprenant des murs isolants électriquement (34A, 34B) d'un premier matériau isolant électriquement et s'étendant de la première face à la deuxième face, et un coeur (20) en un matériau de remplissage, séparé du substrat par les murs, dans lequel, pour au moins l'une des tranchées, les murs de la tranchée comprennent des portions isolantes électriquement (36A, 36B, 38A, 38B) du premier matériau isolant électriquement en saillie par rapport à la première ou deuxième face en dehors du substrat et/ou la tranchée comprend une paroi isolante électriquement (50) du premier matériau isolant électriquement en saillie par rapport à la première ou deuxième face en dehors du substrat et reliant les murs de la tranchée.
2. Circuit électronique selon la revendication 1, comprenant, en outre, une couche isolante électriquement (22, 24) d'un deuxième matériau isolant électriquement recouvrant les portions isolantes électriquement (36A, 36B, 38A, 38B) et/ou la paroi isolante électriquement (50) .
3. Circuit électronique selon la revendication 2, dans lequel la tension de claquage du premier matériau isolant électriquement est supérieure à la tension de claquage du deuxième matériau isolant électriquement.
4. Circuit électronique selon l'une quelconque des revendications 1 à 3, dans lequel la hauteur (H ; H') des portions isolantes électriquement (36A, 36B, 38A, 38B) ou de la paroi isolante électriquement (50) en saillie par rapport à la première ou deuxième face (8, 10) est comprise entre 0,05 ym et 5 um.
5. Circuit électronique selon l'une quelconque des revendications 1 à 4, dans lequel, pour au moins l'une des tranchées (82), la jonction entre la première ou deuxième face (8, 10) et chaque mur (34A, 34B) de la tranchée comprend un bord arrondi (84, 88) vers l'intérieur du substrat (6).
6. Circuit électronique selon la revendication 5, dans lequel le rayon de courbure de chaque bord arrondi (84, 88) , dans un plan perpendiculaire aux murs de la tranchée (82) , est supérieur à 0,05 ym.
7. Circuit électronique selon l'une quelconque des revendications 1 à 6, dans lequel le premier matériau isolant électriquement est en oxyde de silicium, en nitrure de silicium, en oxynitrure de silicium, en oxyde d'hafnium ou en diamant.
8. Circuit électronique selon la revendication 7, dans lequel les murs (34A, 34B) sont en oxyde de silicium thermique.
9. Circuit électronique selon l'une quelconque des revendications 1 à 8, dans lequel le matériau de remplissage est différent du premier matériau isolant électriquement.
10. Circuit électronique selon la revendication 9, dans lequel le matériau de remplissage est choisi parmi le groupe comprenant le silicium, le germanium, le carbure de silicium, les composés III-V, et les composés II-VI.
11. Circuit électronique selon l'une quelconque des revendications 1 à 10, dans lequel le substrat (6) est en silicium, en germanium, en carbure de silicium, en un composé III-V, ou en un composé II-VI.
12. Circuit électronique selon l'une quelconque des revendications 1 à 11, comprenant, pour au moins l'une des premières portions (16) et l'une des deuxièmes portions (16), au moins des premier et deuxième composants électroniques (17) , le premier composant électronique reposant sur la première portion (16) du substrat (6) et le deuxième composant électronique reposant sur la deuxième portion (16) du substrat (6), l'une des tranchées d'isolation électrique (32 ; 72 ; 82) séparant la première portion de la deuxième portion.
13. Procédé de fabrication du circuit électronique (30 ; 70 ; 80) selon l'une quelconque des revendications 1 à 12, comprenant les étapes successives suivantes : a) former des ouvertures (40) dans le substrat (6) depuis la première face (8) sur une partie de l'épaisseur du substrat ;
b) former une couche isolante électriquement (42) du premier matériau isolant électriquement au moins dans chaque ouverture ;
c) déposer une couche (44) du matériau de remplissage dans chaque ouverture au contact de la première couche isolante électriquement ; et
d) amincir le substrat par la deuxième face (10) pour rapprocher la deuxième face de la première face jusqu'à atteindre au moins la couche isolante électriquement et former, pour au moins l'une des tranchées, les portions isolantes électriquement (36A, 36B, 38A, 38B) du premier matériau isolant électriquement en saillie par rapport à la deuxième face en dehors du substrat et/ou la paroi isolante électriquement (50) du premier matériau isolant électriquement en saillie par rapport à la deuxième face en dehors du substrat et reliant les murs de la tranchée.
14. Procédé selon la revendication 13, dans lequel l'étape b) comprend une étape d'oxydation thermique.
15. Procédé selon la revendication 13 ou 14, comprenant, en outre, les étapes suivantes :
e) former, pour au moins l'une des tranchées (82), une rainure (102) dans le substrat (6) le long de chaque mur (34A, 34B) de la tranchée, du côté de la première ou deuxième face (8, 10) ; et
f) graver le substrat sur une partie de son épaisseur, d'où il résulte que la jonction entre la première ou deuxième face (8, 10) et chaque mur (34A, 34B) de la tranchée comprend un bord arrondi (84, 88) vers l'intérieur du substrat (6).
EP18783056.7A 2017-09-19 2018-09-12 Circuit électronique comprenant des tranchées d'isolation électrique Withdrawn EP3685431A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1758664A FR3071352B1 (fr) 2017-09-19 2017-09-19 Circuit electronique comprenant des tranchees d'isolation electrique
PCT/FR2018/052239 WO2019058045A1 (fr) 2017-09-19 2018-09-12 Circuit électronique comprenant des tranchées d'isolation électrique

Publications (1)

Publication Number Publication Date
EP3685431A1 true EP3685431A1 (fr) 2020-07-29

Family

ID=61003081

Family Applications (1)

Application Number Title Priority Date Filing Date
EP18783056.7A Withdrawn EP3685431A1 (fr) 2017-09-19 2018-09-12 Circuit électronique comprenant des tranchées d'isolation électrique

Country Status (4)

Country Link
US (1) US20210028056A1 (fr)
EP (1) EP3685431A1 (fr)
FR (1) FR3071352B1 (fr)
WO (1) WO2019058045A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116543A (ja) * 1984-07-03 1986-01-24 Nec Corp 半導体装置およびその製造方法
JPS62203364A (ja) * 1986-03-03 1987-09-08 Nec Corp 半導体装置の製造方法
US5911109A (en) * 1994-07-12 1999-06-08 National Semiconductor Corporation Method of forming an integrated circuit including filling and planarizing a trench having an oxygen barrier layer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US8587127B2 (en) * 2011-06-15 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116543A (ja) * 1984-07-03 1986-01-24 Nec Corp 半導体装置およびその製造方法
JPS62203364A (ja) * 1986-03-03 1987-09-08 Nec Corp 半導体装置の製造方法
US5911109A (en) * 1994-07-12 1999-06-08 National Semiconductor Corporation Method of forming an integrated circuit including filling and planarizing a trench having an oxygen barrier layer

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ANONYMOUS: "Silicon Dioxide (SiO2) and Silicon Nitride (Si3N4) Properties", 1 January 2004 (2004-01-01), XP055799660, Retrieved from the Internet <URL:https://eesemi.com/sio2si3n4.htm> [retrieved on 20210428] *
See also references of WO2019058045A1 *
SERGHI D ET AL: "D.c. dielectric breakdown in phosphosilicate glass films prepared by low temperature chemical vapour deposition", THIN SOLID FILMS, ELSEVIER, AMSTERDAM, NL, vol. 186, no. 1, 1 April 1990 (1990-04-01), pages L25 - L28, XP025852199, ISSN: 0040-6090, [retrieved on 19900401], DOI: 10.1016/0040-6090(90)90518-I *

Also Published As

Publication number Publication date
FR3071352B1 (fr) 2019-09-13
US20210028056A1 (en) 2021-01-28
WO2019058045A1 (fr) 2019-03-28
FR3071352A1 (fr) 2019-03-22

Similar Documents

Publication Publication Date Title
FR2838238A1 (fr) Dispositif semiconducteur a grille enveloppante encapsule dans un milieu isolant
EP1923912A1 (fr) Procédé de fabrication d&#39;une structure microtechnologique mixte et une structure ainsi obtenue
EP2779223B1 (fr) Procédé de réalisation d&#39;un substrat muni d&#39;une protection de bord
EP2840589B1 (fr) Procédé améliore de séparation entre une zone activé d&#39;un substrat et sa face arrière ou une portion de sa face arrière
EP2332171B1 (fr) Procede de fabrication d&#39;une structure semi-conductrice plan de masse enterre
EP3549161B1 (fr) Circuit electronique comprenant des tranchees d&#39;isolation electrique
EP1690297B1 (fr) Dispositif microelectronique a effet de champ apte a former un ou plusieurs canaux de transistors
EP3848978B1 (fr) Protection esd
EP2339616B1 (fr) Procédé de réalisation simplifié d&#39;un substrat hybride
FR3071352B1 (fr) Circuit electronique comprenant des tranchees d&#39;isolation electrique
EP1589572A1 (fr) Procédé de fabrication d&#39;un circuit intégré comprenant l&#39;élaboration de tranchées d&#39;isolation creuses et circuit intégre correspondant
FR3112421A1 (fr) Procédé de réalisation d’une structure d’isolation
EP4623466A1 (fr) Procédé de fabrication d&#39;un empilement comprenant une couche isolante
FR3019937A1 (fr) Procede de formation de tranchees d&#39;isolement
KR20050108038A (ko) 트렌치 소자분리막을 포함하는 반도체 소자 및 그 제조방법
EP3903340B1 (fr) Structure de type semi-conducteur pour applications digitales et radiofréquences
EP2479793A1 (fr) Procédé de fabrication d&#39;un dispositif à effet de champ avec une faible capacité de jonction
EP3944322B1 (fr) Procédé de fabrication d&#39;un dispositif microélectronique
EP4505511B1 (fr) Substrat comprenant des vias et procédés de fabrication associés
EP3968388B1 (fr) Procédé de fabrication d&#39;une zone dopée d&#39;un dispositif microélectronique
WO2018109320A1 (fr) Dispositif electronique comprenant une tranchee d&#39;isolation et son procede de fabrication
EP4669052A1 (fr) Dispositif a transistors de type cfet
WO2023194318A1 (fr) Substrat comprenant des vias et procédés de fabrication associés
EP2665086A1 (fr) Procédé de réalisation d&#39;un substrat muni de zones actives variées et de transistors planaires et tridimensionnels
EP1755164A2 (fr) Procédé d&#39;assemblage de composants passifs et de composants actifs et circuit intégré correspondant

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20200309

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: ALEDIA

Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20210507

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20210918