EP3408870A1 - Cellule photovoltaïque et procede de fabrication d'une cellule photovoltaïque - Google Patents

Cellule photovoltaïque et procede de fabrication d'une cellule photovoltaïque

Info

Publication number
EP3408870A1
EP3408870A1 EP17706414.4A EP17706414A EP3408870A1 EP 3408870 A1 EP3408870 A1 EP 3408870A1 EP 17706414 A EP17706414 A EP 17706414A EP 3408870 A1 EP3408870 A1 EP 3408870A1
Authority
EP
European Patent Office
Prior art keywords
walls
silicon
junction
cells
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP17706414.4A
Other languages
German (de)
English (en)
Inventor
Yann Bogumilowicz
Cécilia Dupre
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP3408870A1 publication Critical patent/EP3408870A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1276—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising growth substrates not made of Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H10F10/142—Photovoltaic cells having only PN homojunction potential barriers comprising multiple PN homojunctions, e.g. tandem cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/20—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising photovoltaic cells in arrays in or on a single semiconductor substrate, the photovoltaic cells having planar junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the field of the invention is that of photovoltaic cells and photovoltaic cell manufacturing processes. STATE OF THE PRIOR ART
  • III-V material is an alloy of one or more elements of column III of the Mendeleev table with one or more elements of column V of the Mendeleev table, excluding III-V materials containing nitrogen. , boron, thallium or bismuth. This layer of III-V material generally forms a p-n junction on the silicon cell.
  • the epitaxy of a layer of III-V material on a silicon layer poses numerous problems, in particular because of the mesh parameter mismatch between these two materials.
  • the difference in mesh parameter between the III-V material and the silicon is about 4%, which creates dislocations in the III-V material with density greater than 10 6 cm ⁇ 2 .
  • the III-V material and the silicon have very different thermal expansion coefficients, which can cause the layer of III-V material to crack. This phenomenon is named in the English language literature "epilayer cracking".
  • the metal grid is located only above the walls so that it does not cover the pn junctions. It therefore does not create shading so that the photovoltaic efficiency of the cell thus formed is improved.
  • the mechanical resistance to the collapse of the walls of such a structure is better and therefore allows a better active surface ratio on inactive surface, minimizing the thickness of the walls. A search to minimize the thickness of these walls aims to increase the yield.
  • the photovoltaic cell may also have one or more of the following features taken individually or in any technically possible combination.
  • each cell contains at least two pn junctions, which increases the efficiency of the photovoltaic cell.
  • the pn junction being deposited on the buffer layer, the pn junction comprising a semi-solid material; conductor having a mesh parameter different from that of the substrate, the buffer layer having a mesh parameter identical to that of the pn junction deposited on this buffer layer;
  • the method therefore makes it possible to grow pn junctions on a silicon substrate having a mesh parameter different from that of the substrate by minimizing the density of defects in these pn junctions and by optimizing the performance of the photovoltaic cell thus formed.
  • the method according to the second aspect of the invention may also have one or more of the following features taken individually or in any technically possible combination.
  • the method further comprises the following steps:
  • the method comprises a step of depositing a conductive transparent oxide layer interposed between the walls and the metal gate.
  • the step of forming the network of walls comprises the following steps:
  • the network of walls can thus be easily manufactured by using the upper part of the silicon substrate. The network of walls thus formed is then firmly attached to the silicon substrate.
  • the method may comprise an anisotropic etching step of the silicon dioxide layer deposited at the bottom of the cells. This step makes it possible to obtain cells whose bottom consists of silicon. The silicon bottom will then serve as a basis for the epitaxial growth of the buffer layer.
  • the method further comprises a step of annealing the silicon substrate so as to prepare the silicon surface at the bottom of the cells.
  • the method further comprises an oxidation step, preferably less than 10 nm, followed by deoxidation. This eliminates the silicon damaged in the cavity bottom by the preceding etching step.
  • the annealing is preferably carried out at a temperature between 750 ° C and 1100 ° C, and more preferably at a temperature of between 850 ° C and 1100 ° C.
  • the annealing is preferably carried out under a hydrogen atmosphere.
  • the step of etching the silicon substrate so as to form a network of silicon walls comprises the following steps:
  • the method further comprises a step of thinning the silicon walls, the step of thinning the silicon walls comprising the following steps:
  • this step also makes it possible to obtain very thin walls, and therefore an important space available for the pn junctions. In addition, it allows to precisely and reproducibly control the width of the walls obtained.
  • FIG. 3 an enlargement of a portion of the substrate of Figures 1 h and 2h;
  • the method comprises a step 102 for forming a resin mask 3 on the oxide layer 2.
  • the resin mask 3 comprises the pattern that one wishes to obtain for the wall network. dielectric material.
  • the resin mask 3 has a square or hexagonal section pattern. This pattern comprises openings 4 of width L between 1 ⁇ and 5 ⁇ . These openings 4 are delimited by walls 5 of width between 0.2 ⁇ and 2 ⁇ , and preferably between 0.5 ⁇ and 1 ⁇ .
  • the pattern is preferably aligned with the crystallographic directions ⁇ 1 10> of the substrate.
  • the method then comprises a step 103 for transferring the pattern of the resin mask 3 into the oxide layer 2 and then into the substrate 1.
  • the oxide layer 2 and the substrate 1 are etched.
  • the pattern is first transferred into the oxide layer 2 which will be consumed less quickly than the resin mask 3.
  • the etching of the substrate can therefore continue even if the resin mask 3 is totally consumed. . Indeed, during this step, the resin mask 3 may be partially or completely consumed.
  • the oxide mask may also be partially consumed.
  • This etching step 103 makes it possible to form cells 6 in the substrate 1.
  • the cells 6 are separated by silicon walls 7.
  • the method may then comprise a step of thinning the resulting silicon walls.
  • the silicon walls 7 may be partially oxidized so as to form on their surface a layer of silicon dioxide.
  • This layer of silicon dioxide is then etched selectively with respect to the silicon.
  • This selective etching can be performed by wet etching or hydrofluoric acid vapor. Silicon walls of selected width are thus obtained.
  • This thinning step can be repeated several times in order to precisely refine the silicon walls 7. It is indeed advantageous to reduce the width of the walls in order to maximize the area of the cells 6, and therefore, the efficiency of the photovoltaic cell for the same surface unit of the substrate. Indeed, the area occupied by the silicon dioxide walls is lost for photovoltaic conversion.
  • the method then comprises a step 104 of oxidation of the silicon walls 7 so as to form walls of silicon dioxide 8 (S1O2).
  • This oxidation can be obtained by annealing in an oxygen atmosphere.
  • the oxidation of the walls can be partial and in this case, there remains a silicon core in the walls, or total and in this case, all the silicon initially present in the walls is oxidized.
  • a layer 9 of silicon dioxide may be formed on the bottom 10 of the cells 6.
  • the method may comprise a step 105 of anisotropic etching of the layer 9 of silicon dioxide so as to eliminate this layer 9 of silicon dioxide located at the bottom of the cells.
  • the bottom 10 of the cells 6 is made of silicon.
  • the process may then include a step of improving the quality of the silicon at the bottom of the cells 6.
  • This step makes it possible to prepare the silicon surface present at the bottom of the cells 6 in order to optimize the conditions of the epitaxial growth.
  • the impurities present at the bottom of the cells can be removed by wet chemical cleaning or dry plasma.
  • This etching step can potentially reduce the width of the walls 8 of silicon dioxide (Si0 2 ).
  • the area of silicon damaged by etching can also be removed by a fine thermal oxidation, ie less than 10 nm of formed SiO 2 , followed by a wet chemical deoxidation of the thin oxide layer. formed.
  • the damaged silicon in the cavity bottom is eliminated thanks to this sequence.
  • the annealing is preferably carried out at a temperature between 750 ° C and 1100 ° C.
  • the annealing is preferably carried out at a pressure of between 5 and 760 Torr. Indeed, the silicon crystal present at the bottom of the cells may have been damaged during the step 103 of etching of the silicon walls.
  • This annealing step in a hydrogen atmosphere makes it possible to repair the silicon crystal so as to optimize the conditions of the epitaxial growth that will be carried out thereafter.
  • This annealing step in a hydrogen atmosphere can also reduce the lateral dimensions of the walls 8 of silicon dioxide (Si0 2 ).
  • the method then comprises a step 106 of epitaxial growth of a buffer layer B in each cell 6.
  • This buffer layer B has the same mesh parameter as the pn junction which will be deposited on this cell.
  • the buffer layer B may thus be a layer of the same semiconductor material as the pn junction which will be deposited on this buffer layer B.
  • the buffer layer B may also be a germanium layer, especially when the first pn junction J1 which is deposited on the buffer layer is a layer of GaAs.
  • the buffer layer B may also be a layer of AlAs, InP, SiGe.
  • the method then comprises a step 107 of epitaxially growing at least a first pn junction J1 on the buffer layer B.
  • This first pn junction J1 is a layer of a semiconductor material a lower portion 13 is doped by a first doping and an upper portion 14 is doped by a second doping.
  • the lower portion 13 may be p-doped and the upper portion 14 may be n-doped or vice versa.
  • the semiconductor material has a mesh parameter different from the silicon mesh parameter.
  • the semiconductor material is preferably a III-V material.
  • a III-V material is an alloy of one or more elements of column III of the Mendeleev table with one or more elements of column V of the Mendeleev table, excluding III-V materials containing nitrogen. , boron, thallium or bismuth.
  • the III-V material may thus be one of the following: GaAs, GaAsP, InP, GalnP, AIGaAs, GalnAsP, GalnAs.
  • the cells 6 of square or hexagonal section allow to confine the defects in the buffer layer B in both directions of the growth plane, and they therefore allow to obtain layers of material III-V crystallographic qualities compatible with the realization of a photovoltaic cell.
  • the method may also comprise a step 108 of epitaxially growing a second pn junction J2 on the first pn junction J1.
  • the second pn junction J2 is a layer of a semiconductor material of which a lower part 15 is doped by a first doping and an upper part 16 is doped by a second doping.
  • the lower part 15 may be p-doped and the upper part 16 may be n-doped or vice versa.
  • the semiconductor material preferably has the same mesh parameter as that of the first pn junction J2. If this is not the case, a second buffer layer is preferably formed between the first pn junction J1 and the second pn junction J2 as will be seen in the following.
  • the semiconductor material is also preferably a III-V material.
  • This material may especially be one of the following: GaAs, GaAsP, InP, GalnP, AIGaAs, GalnAsP, GalnAs.
  • the method is therefore particularly advantageous because it makes it possible to form multi-junctions of good crystallographic quality by epitaxial growth.
  • the process can for example allow to form in each cell 6 a first pn junction J1 GaAs deposited on the silicon substrate and a second pn junction GalnP J2 deposited on the first junction pn.
  • the buffer layer B may be GaAs or germanium.
  • Between each junction J is also a tunnel diode made by epitaxy of a very fine pn junction. The presence of this diode, necessary for the operation of the cell, is not presented in the diagrams for the sake of clarity.
  • the method then comprises a step 109 for producing a metal grid 11.
  • This metal grid is called "front metal grid”.
  • an upper end of the network of walls of dielectric material is etched so as to form trenches 12 between the pn junctions J2 of adjacent cells 6.
  • the metal grid 1 1 is then deposited in these trenches 12 and only in these trenches 12.
  • all the walls 8 of dielectric material are not etched but only a part of them. Thus only the walls 8 on which the metal grid 1 1 will be deposited are etched. Indeed, the metal grid 1 1 is not deposited on all the walls 8 so as not to create a short circuit.
  • FIG 3 shows an enlargement of a sectional view of a portion of a cell 6 of Figure 1j.
  • each trench 12 has a depth P t chosen so that the metal gate 1 1 is in contact only with the upper part 16 of the pn junction J2 to avoid short circuits.
  • each trench 12 has a depth P t less than or equal to the thickness edopage of this doped part n.
  • the method then comprises a step of producing a rear metal gate (not shown).
  • the cells of Figures 2a to 2j have a square section.
  • the cells of these figures are aligned along a first axis X and along a second axis Y.
  • the cells could also be displaced in one of the two directions X or Y.
  • the cells are no longer aligned in one of the two directions, which allows the walls of dielectric material better resist the mechanical and thermal stresses encountered during the manufacturing process.
  • the cells could have a hexagonal shape section instead of having a square section as shown in FIGS. 2a to 2j and 4.
  • the square section cells allow for better epitaxial growth. quality in the cells. Hexagonal section cells have better mechanical strength.
  • each cell could comprise a stack comprising:
  • At least one first pn junction having a mesh parameter identical to the first mesh parameter ai;
  • a second buffer layer B2 having a second parameter of mesh 2 different from the first parameter of mesh a ⁇ ;
  • At least one second pn junction having a mesh parameter identical to the second mesh parameter a 2 .
  • FIG. 6 represents a photovoltaic cell according to one embodiment of the invention in which each cell contains a stack comprising:
  • a third pn junction J3 having a mesh parameter identical to the second mesh parameter a 2 ;
  • a fourth pn junction J4 having a mesh parameter identical to the second mesh parameter a 2 .
  • FIG. 7 represents the evolution of the mesh parameter through a cross section made in one of the cells of this photovoltaic cell.
  • the substrate could also comprise a transparent conductive oxide layer 17 deposited on the walls 8 and on the pn junction J2 on the surface of the cells 6 so as to promote electrical contact between the metal grid 1 1 and the pn junction J 2 .
  • the metal grid 17 is always located at the walls 8 in order to avoid shading, but a transparent conductive oxide layer 17 is interposed between the walls 8 and the metal grid 17.
  • the metal grid 17 is therefore aligned with at least a part of the walls.
  • the metal grid 17 is only located above the walls.
  • the metal gate is therefore located above any pn junction.

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

L'invention concerne une cellule photovoltaïque et un procédé de fabrication d'une cellule photovoltaïque comportant: un substrat (1) en silicium; un réseau de murs (8) en matériau diélectrique déposé sur le substrat (1), le réseau de murs (8) en matériau diélectrique définissant des alvéoles (6) de section carrée ou hexagonale, une couche tampon (B) dans chaque alvéole (6); au moins une jonction pn (J1, J2) dans chaque alvéole (6), la jonction pn (J1, J2) étant déposée sur la couche tampon (B), la jonction pn (J1, J2) comportant un matériau semi-conducteur présentant un paramètre de maille différent de celui du silicium, la couche tampon (B) présentant un paramètre de maille identique à celui de la jonction pn (J1, J2) déposée sur cette couche tampon (B); une grille métallique (11) alignée avec au moins une partie des murs (8).

Description

CELLULE PHOTOVOLTAÏQUE ET PROCEDE DE FABRICATION D'UNE CELLULE
PHOTOVOLTAÏQUE
DOMAINE TECHNIQUE
Le domaine de l'invention est celui des cellules photovoltaïques et des procédés de fabrication de cellules photovoltaïques. ETAT DE LA TECHNIQUE ANTERIEUR
Actuellement, la technologie dominante pour les cellules solaires est basée sur l'utilisation du matériau silicium, sous sa forme mono- ou poly-cristalline. Une possibilité pour augmenter le rendement d'une cellule solaire à base de silicium consiste à ajouter sur cette dernière une couche de matériau lll-V. Un matériau lll-V est un alliage d'un ou plusieurs éléments de la colonne III du tableau de Mendeleïev avec un ou plusieurs éléments de la colonne V du tableau de Mendeleïev, à l'exclusion des matériaux lll-V contenant de l'azote,du bore, du thallium ou du bismuth. Cette couche de matériau lll-V forme généralement une jonction p-n sur la cellule en silicium.
Toutefois, l'épitaxie d'une couche de matériau lll-V sur une couche de silicium pose de nombreux problèmes, notamment du fait du désaccord de paramètre de maille entre ces deux matériaux. Ainsi, dans le cas où le matériau lll-V est du GaAs, la différence de paramètre de maille entre le matériau lll-V et le silicium est d'environ 4%, ce qui créé des dislocations dans le matériau lll-V avec une densité supérieure à 106 cm~2. En outre, le matériau lll-V et le silicium présentent des coefficients d'expansion thermiques très différents, ce qui peut faire fissurer la couche en matériau lll-V. Ce phénomène est nommé dans la littérature en langue anglaise « epilayer cracking ». En outre, le désaccord chimique entre le matériau lll-V et le silicium induit une morphologie de nucléation de mauvaise qualité, ce qui génère la création de défauts d'empilement (nommé dans la littérature en langue anglaise « stacking faults ») et de micro fissures (nommé dans la littérature en langue anglaise « microtwins »). Enfin, la croissance d'un matériau polaire (lll-V) sur un matériau qui ne l'est pas (Si) va induire la présence de parois d'antiphase dans la couche de lll-V. Ces parois sont un défaut où l'on va avoir des liaisons entres atomes d'éléments III entres eux, ou bien atomes d'éléments V entres eux, alors que dans un cristal sans défaut, on devrait uniquement avoir des liaisons entres atomes d'éléments III avec des atomes d'éléments V. L'ensemble de ces défauts cristallins entraîne une dégradation des performances de la cellule solaire.
Pour remédier à ce problème, il est connu de faire croître le matériau lll-V dans des tranchées afin de bloquer la propagation des dislocations. Ainsi, le document US2010/0025683 propose de déposer une couche d'un matériau diélectrique sur le substrat en silicium et de faire croître le matériau semi-conducteur dans des tranchées de cette couche de matériau diélectrique. Toutefois, cette structure ne permet qu'un confinement partiel des défauts. Par ailleurs, dans ce document, la grille métallique recouvre le matériau semi-conducteur. La présence d'une telle grille ombre le semi-conducteur de la lumière qui l'éclairera pendant son fonctionnement et qui servira à la photo conversion. Par conséquent, la partie du matériau semi-conducteur sous la grille métallique est perdue pour la photo conversion, diminuant d'autant le rendement photovoltaïque espéré au total pour le dispositif.
Le document WO2010/033813 décrit également un procédé d'hétéro-épitaxie de matériaux en désaccord de paramètres de maille sur un substrat de silicium. Dans ce document, l'hétéro- épitaxie a lieu dans des cavités créées dans une couche de dioxyde de silicium (Si02). La cavité est remplie par épitaxie sélective de germanium ou de matériau lll-V, et les défauts sont confinés dans la cavité. Puis, le cristal épitaxié sort de la cavité de sorte que la croissance continue verticalement, mais également latéralement, jusqu'à ce que les cristaux adjacents se rejoignent. Le cristal peut être de bonne qualité cristallographique lorsqu'il sort de la cavité, mais, au moment de la jonction avec les autres cristaux, de nouveaux défauts cristallins de type joints de grains apparaissent. Par ailleurs, le procédé décrit dans ce document nécessite, pour obtenir une cellule photovoltaïque fonctionnelle, d'effectuer un report des couches épitaxiées sur une poignée mécanique réceptrice, et d'éliminer le substrat de croissance en silicium. Ces étapes compliquent la réalisation de la cellule photovoltaïque et augmente son cout de fabrication.
EXPOSE DE L'INVENTION L'invention vise à remédier aux inconvénients de l'état de la technique en proposant une cellule photovoltaïque plus simple à fabriquer que celle de l'art antérieur et qui présente des performances améliorées.
Pour ce faire, un premier aspect de l'invention concerne une cellule photovoltaïque comportant:
- un substrat en silicium; - un réseau de murs en matériau diélectrique, le réseau de murs en matériau diélectrique définissant des alvéoles de section carrée ou hexagonale,
- une couche tampon dans chaque alvéole ;
- au moins une jonction pn dans chaque alvéole, la jonction pn étant déposée sur la couche tampon, la jonction pn comportant un matériau semi-conducteur présentant un paramètre de maille différent de celui du substrat, la couche tampon présentant un paramètre de maille identique à celui de la jonction pn déposée sur cette couche tampon;
- une grille métallique alignée avec au moins une partie des murs.
La cellule photovoltaïque est particulièrement avantageuse car les jonctions pn sont formées sur une couche tampon dans des alvéoles de section carrée ou hexagonale ce qui permet de confiner les défauts dans toutes les directions. Ainsi, la majorité des défauts sont concentrés dans les couches tampon et ne remontent pas dans les jonctions pn. Par ailleurs, le fait d'avoir des alvéoles de section carrée ou hexagonale permet une bonne tenue mécanique des murs les entourant, même lorsque ces murs sont relativement fins. On peut ainsi minimiser la largeur des murs afin d'avoir un maximum de surface disponible pour les jonctions pn sans menacer la solidité de l'ensemble. En outre, cette géométrie pour les alvéoles permet de réaliser des alvéoles de hauteur importante, de sorte que les jonctions pn peuvent être contenues entièrement dans les alvéoles de façon à minimiser la densité de défauts dans les jonctions pn sur toute leur hauteur. Par ailleurs, la grille métallique est localisée uniquement au dessus des murs de sorte qu'elle ne recouvre pas les jonctions pn. Elle ne créé donc pas d'ombrage de sorte que le rendement photovoltaïque de la cellule ainsi formée est amélioré. Concernant la section hexagonale, la résistance mécanique à l'effondrement des murs d'une telle structuration est meilleure et permet donc un meilleur ratio surface active sur surface inactive, en minimisant l'épaisseur des murs. Une recherche de minimisation de l'épaisseur de ces murs vise à augmenter le rendement. La cellule photovoltaïque peut également présenter une ou plusieurs des caractéristiques ci- après prises individuellement ou selon toutes les combinaisons techniquement possibles.
Selon un mode de réalisation, une extrémité supérieure d'au moins une partie des murs est gravée de façon à former des tranchées entre une partie supérieure des jonctions pn de deux alvéoles adjacentes, la grille métallique étant localisée dans les tranchées. Selon un autre mode de réalisation, la cellule photovoltaïque comporte une couche d'oxyde transparent conducteur intercalée entre les murs et la grille métallique, ce qui permet de favoriser la conduction entre la jonction pn et la grille métallique. L'invention concerne tout particulièrement le cas où le substrat est en silicium et où le matériau semi-conducteur de la jonction pn est un matériau lll-V.
Avantageusement, chaque alvéole présente une profondeur comprise entre sa largeur et 20 fois sa largeur, ce qui permet aux alvéoles d'être suffisamment résistantes pour supporter les étapes du procédé de fabrication de la cellule photovoltaïque.
Avantageusement, chaque mur présente une largeur comprise entre 0,2 μηι et 2 μηι, et de préférence entre 0,5 μηι et 1 μηι. En effet, la largeur des murs est de préférence la plus faible possible afin de ne pas trop occuper d'espace et de laisser un maximum d'espace pour les jonctions pn. Toutefois, la largeur des murs doit être suffisante pour qu'ils aient une bonne tenue mécanique.
Avantageusement, chaque alvéole présente une largeur comprise entre 1 et 5 μηι, afin de minimiser la densité de défauts dans les jonctions pn tout en gardant suffisamment de surface disponible pour les jonctions pn.
Avantageusement, la couche tampon présente une épaisseur supérieure ou égale à la largeur des alvéoles, ce qui permet d'avoir un minimum de défauts dans la jonction pn déposée sur la couche tampon.
Avantageusement, chaque alvéole contient au moins deux jonctions pn, ce qui permet d'augmenter le rendement de la cellule photovoltaïque.
Un deuxième aspect de l'invention concerne un procédé de fabrication d'une cellule photovoltaïque comportant les étapes suivantes :
- formation d'un réseau de murs en matériau diélectrique sur un substrat en silicium, le réseau de murs en matériaux diélectrique définissant des alvéoles de section carrée ou hexagonale ;
- croissance par épitaxie d'une couche tampon dans chaque alvéole ;
- croissance par épitaxie d'au moins une jonction pn dans chaque alvéole, la jonction pn étant déposée sur la couche tampon, la jonction pn comportant un matériau semi- conducteur présentant un paramètre de maille différent de celui du substrat, la couche tampon présentant un paramètre de maille identique à celui de la jonction pn déposée sur cette couche tampon;
- dépôt d'une grille métallique alignée avec au moins une partie des murs.
Le procédé permet donc de faire croître sur un substrat en silicium des jonctions pn présentant un paramètre de maille différent de celui du substrat en minimisant la densité de défauts dans ces jonctions pn et en optimisant les performances de la cellule photovoltaïque ainsi formée. Le procédé selon le deuxième aspect de l'invention peut également présenter une ou plusieurs des caractéristiques ci-après prises individuellement ou selon toutes les combinaisons techniquement possibles.
Selon un mode de réalisation, le procédé comporte en outre les étapes suivantes :
- gravure d'une extrémité supérieure d'au moins une partie des murs de façon à former des tranchées entre une partie supérieure des jonctions pn de deux alvéoles adjacentes ;
- dépôt de la grille métallique dans les tranchées. Selon un autre mode de réalisation, le procédé comporte une étape de dépôt d'une couche d'oxyde transparent conducteur intercalée entre les murs et la grille métallique.
Avantageusement, l'étape de formation du réseau de murs comporte les étapes suivantes :
- gravure du substrat en silicium en utilisant un masque déposé sur le substrat de façon à former un réseau de murs en silicium, le réseau de murs en silicium définissant des alvéoles de section carrée ou hexagonales ;
oxydation des murs en silicium de façon à former des murs en dioxyde de silicium. Le réseau de murs peut ainsi être fabriqué facilement en utilisant la partie supérieure du substrat en silicium. Le réseau de murs ainsi formé est alors solidement fixé au substrat en silicium.
Lorsqu'une couche de dioxyde de silicium se forme au fond des alvéoles lors de l'étape d'oxydation des murs de silicium, le procédé peut comporter une étape de gravure anisotrope de la couche de dioxyde de silicium déposée au fond des alvéoles. Cette étape permet d'obtenir des alvéoles dont le fond est constitué de silicium. Le fond en silicium servira ensuite de base à la croissance épitaxiale de la couche tampon. Avantageusement, le procédé comporte en outre une étape de recuit du substrat en silicium de façon à préparer la surface en silicium au fond des alvéoles. Préférentiellement, le procédé comporte en outre une étape d'oxydation, de préférence inférieure à 10 nm, suivie d'une désoxydation. On élimine ainsi le silicium endommagé en fond de cavité par l'étape de gravure précédente. Le recuit est de préférence effectué à une température comprise entre 750°C et 1 100°C, et de manière plus préférentielle à une température comprise entre 850°C et 1 100°C. Le recuit est de préférence effectuée sous atmosphère hydrogène.
Avantageusement, l'étape de gravure du substrat en silicium de façon à former un réseau de murs en silicium comporte les étapes suivantes :
- formation d'une couche d'oxyde sur le substrat en silicium ;
- formation d'un masque en résine sur la couche d'oxyde ;
- gravure de la couche d'oxyde et du substrat en silicium au travers du masque en résine. En effet, il est préférable de former un masque à la surface du substrat en silicium car sinon le masque en résine pourrait être consommé avant la fin de l'étape de gravure. On pourrait également réaliser un masque en résine d'épaisseur importante, mais cela compliquerait le procédé. Ce procédé est connu en microélectronique sous l'appellation utilisation d'un masque dur. Avantageusement, l'étape de gravure est effectuée par photolithographie.
Avantageusement, le procédé comporte en outre une étape d'amincissement des murs en silicium, l'étape d'amincissement des murs en silicium comportant les étapes suivantes :
- oxydation partielle des murs en silicium de façon à obtenir une couche en dioxyde de silicium à la surface de chaque mur en silicium ;
- gravure sélective avec arrêt sur silicium de la couche en dioxyde de silicium à la surface de chaque mur en silicium.
En effet, cette étape permet en outre d'obtenir des murs très fins, et donc un espace disponible important pour les jonctions pn. En outre, elle permet de contrôler précisément et de manière reproductible la largeur des murs obtenus.
Avantageusement, le procédé comporte en outre une étape de croissance par épitaxie d'au moins une deuxième jonction pn dans chaque alvéole. En effet, le procédé est particulièrement avantageux en ce qu'il permet la croissance par épitaxie de multi-jonctions dans chaque alvéole. On peut ainsi augmenter le rendement de la cellule photovoltaïque obtenue. BREVES DESCRIPTION DES FIGURES
D'autres caractéristiques et avantages de l'invention ressortiront à la lecture de la description détaillée qui suit, en référence aux figures annexées, qui représentent :
- Les figures 1 a à 1j, une vue en coupe d'un substrat pendant un procédé selon un mode de réalisation de l'invention ;
- Les figures 2a à 2j, une vue de dessus du substrat pendant le procédé des figures 1 a à 1j ;
- La figure 3 un agrandissement d'une partie du substrat des figures 1 h et 2h ;
- La figure 4, une vue de dessus d'une cellule photovoltaïque selon un autre mode de réalisation ;
- La figure 5, une vue de dessus d'un substrat selon un autre mode de réalisation de l'invention ;
- La figure 6, une vue en coupe d'un substrat selon un autre mode de réalisation de l'invention ;
- La figure 7, une représentation de l'évolution du paramètre de maille dans le substrat de la figure 6,
- La figure 8, une vue en coupe d'un substrat selon un autre mode de réalisation de l'invention. DESCRIPTION DETAILLEE D'AU MOINS UN MODE DE REALISATION
Un procédé de réalisation d'une cellule photovoltaïque selon un mode de réalisation de l'invention va maintenant être décrit en référence aux figures 1 a à 1j et 2a à 2j. Ce procédé comporte une première étape de formation d'un réseau de murs en matériau diélectrique sur un substrat 1 en silicium. Le substrat 1 est de préférence en silicium monocristallin. Il présente de préférence un plan de surface d'orientation cristalline (001 ). On peut par exemple utiliser un substrat de 300 mm de diamètre. L'épaisseur du substrat sera de préférence supérieure à 500 μηι de façon à pouvoir utiliser une partie du substrat 1 pour former les murs en matériaux diélectrique comme on le verra dans la suite. Ainsi le substrat peut par exemple présenter une épaisseur de 775 μηι. Le substrat 1 présente de préférence une surface polie miroir, c'est-à-dire sans aucun défaut ni aucune rayure visible au microscope optique et dont les défauts résiduels ont donc une taille inférieure au micromètre. La surface du substrat est exempte de contamination métallique, particulaire et organique.
Différentes techniques peuvent être utilisées pour former le réseau de murs en matériau diélectrique.
Dans ce mode de réalisation, en référence aux figures 1 b et 2b, le procédé comporte une première étape 101 de formation d'une couche d'oxyde 2 sur le substrat 1 . Cette couche d'oxyde permettra de former un masque en oxyde à la surface du substrat. En effet, un masque en oxyde sera plus résistant qu'un masque en résine lors des étapes de fabrication ultérieures de gravure. Selon un mode de réalisation préférentiel, la couche en oxyde 2 est une couche en dioxyde de silicium. Elle peut ainsi être réalisée facilement en oxydant thermiquement une partie du substrat en silicium de façon à former une couche de Si02 en surface du substrat en silicium. La couche de Si02 présente de préférence une épaisseur comprise entre 10 nm et 1000 nm.
Alternativement, une couche d'un autre oxyde pourrait être déposée sur le substrat en silicium. En référence aux figures 1 c et 2c, le procédé comporte une étape 102 de formation d'un masque en résine 3 sur la couche en oxyde 2. Le masque en résine 3 comporte le motif qu'on souhaite obtenir pour le réseau de murs en matériau diélectrique. Le masque en résine 3 comporte un motif de section carrée ou hexagonale. Ce motif comporte des ouvertures 4 de largeur L comprise entre 1 μηι et 5 μηι. Ces ouvertures 4 sont délimitées par des parois 5 de largeur comprise entre 0,2 μηι et 2 μηι, et de préférence entre 0,5 μηι et 1 μηι. Le motif est de préférence aligné sur les directions cristallographiques <1 10> du substrat.
En référence aux figures 1 d et 2d, le procédé comporte ensuite une étape 103 de transfert du motif du masque en résine 3 dans la couche en oxyde 2 puis dans le substrat 1 . Pour ce faire, la couche en oxyde 2 et le substrat 1 sont gravés. Lors de cette étape 103 de gravure, le motif est d'abord transféré dans la couche en oxyde 2 qui sera consommée moins vite que le masque en résine 3. La gravure du substrat peut donc continuer même si le masque en résine 3 est totalement consommé. En effet, au cours de cette étape, le masque en résine 3 pourra être partiellement ou totalement consommé. Le masque en oxyde pourra également être partiellement consommé. Cette étape 103 de gravure permet de former des alvéoles 6 dans le substrat 1 . Les alvéoles 6 sont séparées par des murs en silicium 7. Le fait de réaliser le réseau de murs par gravure du substrat en silicium permet d'obtenir un réseau de murs en silicium qui est solidaire du substrat et qui a une très bonne tenue mécanique. Les alvéoles 6 ont une section transversale de forme carrée ou hexagonale, de façon à renforcer la solidité mécanique des murs en silicium 7. Ceci est important car les murs seront sollicités mécaniquement par les étapes ultérieures du procédé. En effet, ils pourront être soumis à des nettoyages, et notamment à des nettoyages par des jets sous pressions. La forme des alvéoles en carré ou hexagone leur permet de résister à ces sollicitations, même lorsqu'ils présentent un facteur de forme important. On peut ainsi réaliser des alvéoles dont la profondeur P est au moins égale à leur largeur L. Plus précisément, la profondeur des alvéoles 6 sera de préférence comprise entre la largeur des alvéoles et 20 fois cette largeur, ce qui permettra de faire croître entièrement plusieurs jonctions pn dans ces alvéoles de sorte que les défauts resteront confinés par les murs sur toute la hauteur des jonctions pn contenues dans les alvéoles. Lorsque le masque en résine 3 n'a pas été totalement consommé lors de la gravure du réseau de murs en silicium, le procédé comporte ensuite une étape d'élimination du masque en résine 3.
Le procédé peut ensuite comporter une étape d'amincissement des murs en silicium obtenus. Pour cela, les murs en silicium 7 peuvent être oxydés partiellement de façon à former à leur surface une couche de dioxyde de silicium. Cette couche de dioxyde de silicium est ensuite gravée sélectivement par rapport au silicium. Cette gravure sélective peut être effectuée par gravure humide ou vapeur à l'acide fluorhydrique. On obtient ainsi des murs en silicium de largeur choisie. Cette étape d'amincissement peut être répétée plusieurs fois afin d'affiner précisément les murs en silicium 7. Il est en effet avantageux de diminuer la largeur des murs afin de maximiser la surface des alvéoles 6, et donc, le rendement de la cellule photovoltaïque pour une même unité de surface du substrat. En effet, la surface occupée par les murs de dioxyde de silicium est perdue pour la conversion photovoltaïque. Il est donc avantageux de diminuer autant que possible cette surface perdue en utilisant des cycles d'oxydation thermique/gravure sélective qui permettent de diminuer la surface occupé par ces murs de manière contrôlée et reproductible. Cet amincissement des murs est par ailleurs rendu possible grâce à la forme des alvéoles qui restent solides, même lorsque les murs sont fins.
En référence aux figures 1 e et 2e, le procédé comporte ensuite une étape 104 d'oxydation des murs en silicium 7 de façon à former des murs en dioxyde de silicium 8 (S1O2) . Cette oxydation peut être obtenue par recuit sous atmosphère oxygène. L'oxydation des murs peut être partielle et dans ce cas, il subsiste un noyau silicium dans les murs, ou totale et dans ce cas, tout le silicium présent initialement dans les murs est oxydé. Lors de cette étape, une couche 9 de dioxyde de silicium peut se former sur le fond 10 des alvéoles 6. Dans ce cas, en référence aux figures 1 f et 2f , le procédé peut comporter une étape 105 de gravure anisotrope de la couche 9 de dioxyde de silicium de façon à éliminer cette couche 9 de dioxyde de silicium située au fond des alvéoles. A la fin de cette étape, le fond 10 des alvéoles 6 est constitué de silicium. Le procédé peut ensuite comporter une étape d'amélioration de la qualité du silicium au fond des alvéoles 6. Cette étape permet de préparer la surface de silicium présente au fond des alvéoles 6 afin d'optimiser les conditions de la croissance épitaxiale. Pour cela, les impuretés présentes au fond des alvéoles peuvent être supprimées par nettoyage par voie chimique humide ou bien par voie plasma sèche. Cette étape de gravure peut potentiellement permettre de réduire la largeur des murs 8 de dioxyde de silicium (Si02). La zone de silicium endommagée par la gravure peut également être éliminée par une oxydation thermique fine, c'est-à-dire inférieure à 10 nm de Si02 formé, suivie d'une désoxydation par voie chimique humide de la couche d'oxyde fine formée. Le silicium endommagé en fond de cavité est éliminée grâce à cette séquence.
On peut ensuite effectuer un recuit sous atmosphère hydrogène afin de reconstruire le cristal de silicium présent au fond des alvéoles. Le recuit est de préférence effectué à une température comprise entre 750°C et 1 100°C. Le recuit est de préférence effectué à une pression comprise entre 5 et 760 Torr. En effet, le cristal de silicium présent au fond des alvéoles peut avoir été endommagé lors de l'étape 103 de gravure des murs en silicium. Cette étape de recuit sous atmosphère hydrogène permet de réparer le cristal de silicium de façon à optimiser les conditions de la croissance épitaxiale qui sera effectuée par la suite. Cette étape de recuit sous atmosphère hydrogène peut également permettre de réduire les dimensions latérales des murs 8 de dioxyde de silicium (Si02).
En référence aux figures 1 g et 2g, le procédé comporte ensuite une étape 106 de croissance par épitaxie d'une couche tampon B dans chaque alvéole 6. Cette couche tampon B présente le même paramètre de maille que la jonction pn qui sera déposée sur cette couche tampon B. La couche tampon B peut ainsi être une couche du même matériau semi-conducteur que la jonction pn qui sera déposée sur cette couche tampon B. La couche tampon B peut également être une couche de germanium, notamment lorsque la première jonction pn J1 qui est déposée sur la couche tampon est une couche de GaAs. La couche tampon B peut également être une couche de AlAs, InP, SiGe. La couche tampon B permet de canaliser les défauts et d'éviter qu'ils ne remontent dans la ou les jonctions pn qui seront déposées dans les alvéoles 6. En effet, les défauts sont arrêtés par les murs en matériau diélectrique. La couche tampon B présente donc une densité de défauts supérieure à la densité de défauts dans le matériau semi-conducteur de la jonction pn qui sera déposée sur cette couche tampon B. Afin de minimiser la densité de défauts dans la jonction pn qui sera déposée sur la couche tampon B, la couche tampon présente de préférence une épaisseur e supérieure ou égale à la largeur L des alvéoles. Par exemple, si l'alvéole est un carré de 1 μηι de côté, la couche tampon présentera de préférence une épaisseur au moins égale à 1 μηι.
En référence aux figures 1 h et 2h, le procédé comporte ensuite une étape 107 de croissance par épitaxie d'au moins une première jonction pn J1 sur la couche tampon B. Cette première jonction pn J1 est une couche d'un matériau semi-conducteur dont une partie inférieure 13 est dopée par un premier dopage et une partie supérieure 14 est dopée par un deuxième dopage. Ainsi, la partie inférieure 13 peut être dopée p et la partie supérieure 14 peut être dopée n ou inversement. Le matériau semi-conducteur présente un paramètre de maille différent du paramètre de maille du silicium. Le matériau semi-conducteur est de préférence un matériau lll-V. Un matériau lll-V est un alliage d'un ou plusieurs éléments de la colonne III du tableau de Mendeleïev avec un ou plusieurs éléments de la colonne V du tableau de Mendeleïev, à l'exclusion des matériaux lll-V contenant de l'azote,du bore, du thallium ou du bismuth. Le matériau lll-V peut ainsi être un des suivants : GaAs, GaAsP, InP, GalnP, AIGaAs, GalnAsP, GalnAs. Les alvéoles 6 de section carrée ou hexagonale permettent de confiner les défauts dans la couche tampon B dans les deux directions du plan de croissance, et elles permettent donc l'obtention de couches de matériau lll-V de qualités cristallographiques compatibles avec la réalisation d'une cellule photovoltaïque.
En référence aux figures 1 i et 2i, le procédé peut également comporter une étape 108 de croissance par épitaxie d'une deuxième jonction pn J2 sur la première jonction pn J1 . La deuxième jonction pn J2 est une couche d'un matériau semi-conducteur dont une partie inférieure 15 est dopée par un premier dopage et une partie supérieure 16 est dopée par un deuxième dopage. Ainsi, la partie inférieure 15 peut être dopée p et la partie supérieure 16 peut être dopée n ou inversement. Le matériau semi-conducteur présente de préférence le même paramètre de maille que celui de la première jonction pn J2. Si ce n'est pas le cas, une deuxième couche tampon est de préférence formée entre la première jonction pn J1 et la deuxième jonction pn J2 comme on le verra dans la suite. Le matériau semi-conducteur est également de préférence un matériau lll-V. Ce matériau peut notamment être un des suivants : GaAs, GaAsP, InP, GalnP, AIGaAs, GalnAsP, GalnAs. Le procédé est donc particulièrement avantageux car il permet de former des multi-jonctions de bonne qualité cristallographique par croissance épitaxiale. Le procédé peut par exemple permettre de former dans chaque alvéole 6 une première jonction pn J1 en GaAs déposée sur le substrat en silicium et une deuxième jonction pn J2 en GalnP déposée sur la première jonction pn. Dans ce cas, la couche tampon B peut être en GaAs ou en germanium. Entre chaque jonction J se trouve également une diode tunnel réalisée par épitaxie d'une jonction pn très fine. La présence de cette diode, nécessaire au fonctionnement de la cellule, n'est pas présentée dans les schémas pour des raisons de clarté.
En référence aux figures 1j et 2j, le procédé comporte ensuite une étape 109 de réalisation d'une grille métallique 1 1 . Cette grille métallique est dite « grille métallique avant ». Pour ce faire, une extrémité supérieure du réseau de murs en matériau diélectrique est gravée de façon à former des tranchées 12 entre les jonctions pn J2 d'alvéoles 6 adjacentes. La grille métallique 1 1 est ensuite déposée dans ces tranchées 12 et uniquement dans ces tranchées 12. Comme représenté sur la figure 2j, tous les murs 8 en matériau diélectrique ne sont pas gravés mais seulement une partie d'entre eux. Ainsi seuls les murs 8 sur lesquels la grille métallique 1 1 sera déposée sont gravés. En effet, la grille métallique 1 1 n'est pas déposée sur tous les murs 8 de façon à ne pas créer de court-circuit.
La figure 3 représente un agrandissement d'une vue en coupe d'une partie d'une alvéole 6 de la figure 1j. Comme représenté sur cette figure, chaque tranchée 12 présente une profondeur Pt choisie de façon à ce que la grille métallique 1 1 soit en contact uniquement avec la partie supérieure 16 de la jonction pn J2 pour éviter les courts-circuits. Ainsi, lorsque la partie supérieure 16 de la deuxième jonction pn J2 est une partie dopée n, chaque tranchée 12 présente une profondeur Pt inférieure ou égale à l'épaisseur edopage de cette partie dopée n.
Le procédé comporte ensuite une étape de réalisation d'une grille métallique arrière (non représentée).
Le procédé peut également comporter une étape de dépôt d'une couche anti-réflective sur la jonction pn supérieure de chaque alvéole.
Naturellement, l'invention n'est pas limitée aux modes de réalisation décrits en référence aux figures et des variantes pourraient être envisagées sans sortir du cadre de l'invention. Ainsi, les alvéoles des figures 2a à 2j présentent une section carrée. Les alvéoles de ces figures sont alignées selon un premier axe X et selon un deuxième axe Y. Toutefois, en référence à la figure 4, on pourrait également décaler les alvéoles selon une des deux directions X ou Y. Dans ce mode de réalisation, les alvéoles ne sont donc plus alignées selon une des deux directions, ce qui permet aux murs en matériau diélectrique de mieux résister aux contraintes mécaniques et thermiques rencontrées au cours du procédé de fabrication.
Par ailleurs, en référence à la figure 5, les alvéoles pourraient présenter une section de forme hexagonale au lieu de présenter une section de forme carrée comme représenté sur les figures 2a à 2j et 4. Les alvéoles de section carrée permettent une croissance épitaxiale de meilleure qualité dans les alvéoles. Les alvéoles de section hexagonales présentent une meilleure résistance mécanique.
Par ailleurs, dans le procédé des figures 1 a à 2i, seules deux jonctions pn J1 , J2 ont été déposées dans chaque alvéole 6. Toutefois, on pourrait également déposer une seule jonction pn dans chaque alvéole. Inversement, on pourrait également déposer trois jonctions pn ou plus dans chaque alvéole.
Par ailleurs, la cellule photovoltaïque de la figure 1j comporte une seule couche tampon par alvéole. Toutefois, on pourrait également envisager d'avoir plusieurs couches tampon dans chaque alvéole, une couche tampon étant insérée entre deux matériaux ayant des paramètres de maille différents. Ainsi, chaque alvéole pourrait comporter un empilement comportant :
- une première couche tampon B présentant un premier paramètre de maille a^ ;
- au moins une première jonction pn présentant un paramètre de maille identique au premier paramètre de maille ai ;
- une deuxième couche tampon B2 présentant un deuxième paramètre de maille a2 différent du premier paramètre de maille a^ ;
- au moins une deuxième jonction pn présentant un paramètre de maille identique au deuxième paramètre de maille a2.
A titre d'exemple, la figure 6 représente une cellule photovoltaïque selon un mode de réalisation de l'invention dans laquelle chaque alvéole contient un empilement comportant :
- une première couche tampon B1 présentant un premier paramètre de maille ai ;
- une première jonction pn J1 présentant un paramètre de maille identique au premier paramètre de maille ai ;
- une deuxième jonction pn J2 présentant un paramètre de maille identique au premier paramètre de maille a^ ;
- une deuxième couche tampon B2 présentant un deuxième paramètre de maille a2 différent du premier paramètre de maille ai ;
- une troisième jonction pn J3 présentant un paramètre de maille identique au deuxième paramètre de maille a2;
- une quatrième jonction pn J4 présentant un paramètre de maille identique au deuxième paramètre de maille a2.
La figure 7 représente l'évolution du paramètre de maille à travers une coupe transversale effectuée dans une des alvéoles de cette cellule photovoltaïque. Par ailleurs, le substrat pourrait également comporter une couche d'oxyde transparent conducteur 17 déposée sur les murs 8 et sur la jonction pn J2 en surface des alvéoles 6 de façon à favoriser le contact électrique entre la grille métallique 1 1 et la jonction pn J2. Dans ce cas, la grille métallique 17 est toujours localisée au niveau des murs 8 afin d'éviter l'ombrage, mais une couche d'oxyde transparent conducteur 17 est intercalée entre les murs 8 et la grille métallique 17. La grille métallique 17 est donc alignée avec au moins une partie des murs. La grille métallique 17 est uniquement située au-dessus des murs. La grille métallique n'est donc située au-dessus d'aucune jonction pn.

Claims

REVENDICATIONS
1 . Cellule photovoltaïque comportant :
- un substrat (1 ) en silicium ;
- un réseau de murs (8) en matériau diélectrique, le réseau de murs (8) en matériau diélectrique définissant des alvéoles (6) de section carrée ou hexagonale,
- une couche tampon (B, B1 , B2) dans chaque alvéole (6);
- au moins une jonction pn (J1 , J2, J3, J4) dans chaque alvéole (6), la jonction pn (J1 , J2, J3, J4) étant déposée sur la couche tampon (B, B1 , B2), la jonction pn (J1 , J2, J3,
J4) comportant un matériau semi-conducteur présentant un paramètre de maille différent de celui du silicium, la couche tampon (B, B1 , B2) présentant un paramètre de maille identique à celui de la jonction pn (J1 , J2, J3, J4) déposée sur cette couche tampon (B, B1 , B2) ;
- une grille métallique (1 1 ), alignée avec au moins une partie des murs (8), ladite grille métallique étant localisée uniquement au-dessus des murs de sorte qu'elle ne recouvre pas la jonction pn.
2. Cellule photovoltaïque selon la revendication 1 , dans laquelle une extrémité supérieure d'au moins une partie des murs (8) est gravée de façon à former des tranchées (12) entre les jonctions pn (J2, J4) de deux alvéoles (6) adjacentes, la grille métallique (1 1 ) étant localisée dans les tranchées (12).
3. Cellule photovoltaïque selon la revendication 1 , comportant en outre une couche d'oxyde transparent conducteur (17) intercalée entre les murs (8) et la grille métallique (1 1 ).
4. Cellule photovoltaïque selon l'une des revendications précédentes, dans laquelle chaque alvéole (6) présente une profondeur (P) comprise entre sa largeur (L) et 20 fois sa largeur (L).
5. Cellule photovoltaïque selon l'une des revendications précédentes, dans laquelle chaque alvéole (6) présente une largeur comprise entre 1 et 5 μηι.
6. Cellule photovoltaïque selon l'une des revendications précédentes, dans laquelle chaque mur (8) présente une largeur comprise entre 0,2 μηι et 2 μηι, et de préférence entre 0,5 μηι et 1 μηι.
7. Cellule photovoltaïque selon l'une des revendications précédentes, dans laquelle la couche tampon (B, B1 , B2) présente une épaisseur (e) supérieure ou égale à la largeur (L) des alvéoles (6).
8. Procédé de fabrication d'une cellule photovoltaïque comportant les étapes suivantes :
- formation d'un réseau de murs (8) en matériau diélectrique sur un substrat (1 ) en silicium, le réseau de murs en matériaux diélectrique définissant des alvéoles (6) de section carrée ou hexagonale ;
- (106) croissance par épitaxie d'une couche tampon (B, B1 ) dans chaque alvéole (6); - (107) croissance par épitaxie d'au moins une jonction pn (J1 ) dans chaque alvéole (6), la jonction pn (J1 ) étant déposée sur la couche tampon (B, B1 ), la jonction pn (J1 ) comportant un matériau semi-conducteur présentant un paramètre de maille différent de celui du silicium, la couche tampon (B, B1 ) présentant un paramètre de maille identique à celui de la jonction pn (J1 ) déposée sur cette couche tampon (B, B1 ); - dépôt d'une grille métallique (1 1 ) alignée avec au moins une partie des murs (8), ladite grille métallique étant localisée uniquement au-dessus des murs de sorte qu'elle ne recouvre pas la jonction pn.
9. Procédé selon la revendication 8, comportant en outre une étape (109) de gravure d'une extrémité supérieure d'au moins une partie des murs (8) de façon à former des tranchées (12) entre une partie supérieure des jonctions pn (J2, J4) de deux alvéoles (6) adjacentes, la grille métallique (1 1 ) étant déposée dans les tranchées (12).
10. Procédé selon la revendication 8, comportant une étape de dépôt d'une couche d'oxyde transparent conducteur (17) intercalée entre les murs (8) et la grille métallique (1 1 ).
1 1 . Procédé selon l'une des revendications 8 à 10, dans lequel l'étape de formation du réseau de murs comporte les étapes suivantes :
- gravure du substrat (1 ) en silicium en utilisant un masque déposé sur le substrat de façon à former un réseau de murs en silicium (7), le réseau de murs en silicium (7) définissant des alvéoles (6) de section carrée ou hexagonale ;
(104) oxydation des murs en silicium (7) de façon à former des murs en dioxyde de silicium (8).
12. Procédé selon la revendication précédente, dans lequel une couche (9) de dioxyde de silicium se forme au fond (10) des alvéoles (6) lors de l'étape (104) d'oxydation des murs de silicium (7), le procédé comportant une étape (105) de gravure anisotrope de la couche (9) de dioxyde de silicium déposée au fond des alvéoles.
13. Procédé selon l'une des revendications 8 à 12, dans lequel l'étape de gravure du substrat en silicium de façon à former un réseau de murs en silicium comporte les étapes suivantes :
- (101 ) formation d'une couche d'oxyde (2) sur le substrat (1 ) en silicium ;
- (102) formation d'un masque en résine (3) sur la couche d'oxyde (2);
- (103) gravure de la couche d'oxyde (2) et du substrat (1 ) en silicium au travers du masque en résine (3).
14. Procédé selon l'une des revendications 8 à 13, comportant en outre une étape d'amincissement des murs en silicium (7), l'étape d'amincissement des murs en silicium (7) comportant les étapes suivantes :
- oxydation partielle des murs en silicium (7) de façon à obtenir une couche en dioxyde de silicium à la surface de chaque mur en silicium ;
- gravure sélective avec arrêt sur silicium de la couche en dioxyde de silicium à la surface de chaque mur en silicium.
EP17706414.4A 2016-01-29 2017-01-30 Cellule photovoltaïque et procede de fabrication d'une cellule photovoltaïque Withdrawn EP3408870A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1650749A FR3047354B1 (fr) 2016-01-29 2016-01-29 Cellule photovoltaique et procede de fabrication d'une cellule photovoltaique
PCT/EP2017/051884 WO2017129810A1 (fr) 2016-01-29 2017-01-30 Cellule photovoltaïque et procede de fabrication d'une cellule photovoltaïque

Publications (1)

Publication Number Publication Date
EP3408870A1 true EP3408870A1 (fr) 2018-12-05

Family

ID=55451479

Family Applications (1)

Application Number Title Priority Date Filing Date
EP17706414.4A Withdrawn EP3408870A1 (fr) 2016-01-29 2017-01-30 Cellule photovoltaïque et procede de fabrication d'une cellule photovoltaïque

Country Status (3)

Country Link
EP (1) EP3408870A1 (fr)
FR (1) FR3047354B1 (fr)
WO (1) WO2017129810A1 (fr)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008124154A2 (fr) * 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaïque sur silicium
DE112008002387B4 (de) * 2007-09-07 2022-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
US8274097B2 (en) * 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
CN102160145B (zh) * 2008-09-19 2013-08-21 台湾积体电路制造股份有限公司 通过外延层过成长的元件形成

Also Published As

Publication number Publication date
FR3047354B1 (fr) 2018-05-18
FR3047354A1 (fr) 2017-08-04
WO2017129810A1 (fr) 2017-08-03

Similar Documents

Publication Publication Date Title
FR2967813A1 (fr) Procédé de réalisation d&#39;une structure a couche métallique enterrée
FR3105568A1 (fr) Procede pour fabriquer un substrat comprenant une couche d’ingan relaxee
FR2690279A1 (fr) Composant photovoltaïque multispectral.
EP3012876B1 (fr) Procede de fabrication d&#39;une photodiode a faible bruit
FR2795554A1 (fr) Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs
FR3075468A1 (fr) Procede de fabrication d&#39;un dispositif optoelectronique par report d&#39;une structure de conversion sur une structure d&#39;emission
EP3563426B1 (fr) Procede de realisation d&#39;un dispositif optoelectronique comportant une etape de gravure de la face arriere du substrat de croissance
EP3438041B1 (fr) Structure semiconductrice comportant une membrane suspendue a portion centrale structuree en epaisseur
EP2963674A1 (fr) Procédé de réalisation d&#39;un dispositif microélectronique
WO2014154993A1 (fr) Procédé de fabrication d&#39;une structure à multijonctions pour cellule photovoltaïque
EP3408870A1 (fr) Cellule photovoltaïque et procede de fabrication d&#39;une cellule photovoltaïque
EP4268269A1 (fr) Procédé de réalisation de composant verticaux à base de matériaux iii-n
EP2351095B1 (fr) Cellule photovoltaïque a émetteur distribué dans un substrat et procédé de réalisation d&#39;une telle cellule
EP3764403B1 (fr) Fabrication d&#39;un dispositif photosensible à semiconducteur
FR3118304A1 (fr) Procédé de réalisation d’une couche à base de matériaux III-N
EP2827390B1 (fr) Structure émissive à injection latérale de porteurs
WO2014114730A1 (fr) Procede de fabrication d&#39;une couche a base de nitrure d&#39;element iii par decollement spontane
FR2969813A1 (fr) Procédé de fabrication d&#39;un dispositif semi-conducteur
EP1786025A1 (fr) Relaxation de couches
EP4643393A1 (fr) Procédé de fabrication d&#39;un capteur d&#39;image
FR3145837A1 (fr) (Al)Ga2O3/(Mg)NiO Hétérojonctions Ternaires pour les applications électroniques et optoélectroniques
WO2017009218A1 (fr) Cellule photovoltaïque et procede de fabrication d&#39;une cellule photovoltaïque
WO2020094944A1 (fr) Procede de fabrication collective d&#39;une pluralite de structures semi-conductrices
WO2025026981A1 (fr) Procédé de fabrication d&#39;un substrat de diamant ou d&#39;un matériau iii-v pour applications en microélectronique
FR3152912A1 (fr) Procédé de porosification de mésas (Al,In, Ga)N/(Al,In,Ga)N

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20180719

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

INTG Intention to grant announced

Effective date: 20191220

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20200603