EP3308465A1 - Procede de synthese d'un bruit analogique, synthetiseur de bruit et chaine de codage utilisant un tel synthetiseur - Google Patents

Procede de synthese d'un bruit analogique, synthetiseur de bruit et chaine de codage utilisant un tel synthetiseur

Info

Publication number
EP3308465A1
EP3308465A1 EP16725535.5A EP16725535A EP3308465A1 EP 3308465 A1 EP3308465 A1 EP 3308465A1 EP 16725535 A EP16725535 A EP 16725535A EP 3308465 A1 EP3308465 A1 EP 3308465A1
Authority
EP
European Patent Office
Prior art keywords
noise
analog
frequency
digital
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP16725535.5A
Other languages
German (de)
English (en)
Inventor
Bruno LELONG
Patrice BARRET
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thales SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales SA filed Critical Thales SA
Publication of EP3308465A1 publication Critical patent/EP3308465A1/fr
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0614—Continuously compensating for, or preventing, undesired influence of physical parameters of harmonic distortion
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/28—Details of pulse systems
    • G01S7/285—Receivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/35—Details of non-pulse systems
    • G01S7/352—Receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Definitions

  • the present invention relates to a method of synthesizing an analog noise. It also relates to a high output level noise synthesizer implementing this method. Finally, it relates to a coding chain with very high linearity and very high dynamics using such a synthesizer. It applies in particular for the correction of non-linearity defects present in the analog-to-digital conversion chains.
  • a suitable solution consists in coupling to the signal a noise, which makes it possible statistically to limit the periodic passage on the points of non-linearity.
  • the power of this noise is large enough to address all the converter codes but it is also essential that this noise can be eliminated after digital acquisition.
  • the useful band of the signal to be processed being known, the choice is to inject a power of noise into a band not covering the useful band of the signal so as to easily eliminate the noise by filtering. high or low depending on the frequency positioning of the noise.
  • a technical problem to be solved is thus to synthesize an analogue noise in a high but limited frequency band, for example around 350 MHz to +/- 30 MHz, with a relatively high overall power, and this in a volume reduced.
  • the noise is generated from a digital-to-analog converter (DAC).
  • DAC digital-to-analog converter
  • the principle is then to synthesize noise in the digital domain and to convert it to analogue via a DAC.
  • this principle it is possible to limit the noise band generated but like any sampled system, it is necessary to filter in analog to limit all the image bands.
  • a major disadvantage of this solution with respect to the intended application is that the frequencies used require the use of a very high sampling rate DAC, which requires the generation of an additional external clock and a additional power consumed, and also does not remove the analog amplifier stage.
  • An object of the invention is in particular to overcome the aforementioned drawbacks, by allowing noise generation centered around an intermediate or microwave frequency with a frequency band sufficient to effectively linearize the encoders and that with very few components.
  • the subject of the invention is a method for synthesizing an analog noise, said method comprising at least the following steps: Generating a pseudo-random noise in the digital domain coded on an N number of bits sampled at a given frequency FH / N;
  • the transfer step in the analog domain is followed by an analog filtering step by a bandpass filter.
  • the bandwidth of said analog filter is for example centered on half of the sampling frequency of said converter, said bandwidth does not exceed not overlapping the frequency band of said useful signal.
  • the filtering step may be followed by a noise amplification step.
  • the noise coded on a bit at the output of the multiplexing step is for example centered on a central frequency Fc equal to the half of the sampling frequency of said converter.
  • said pseudo-random noise is sampled at a frequency equal to 2/3 of said central frequency Fc.
  • the subject of the invention is also an analog noise synthesizer comprising at least the following modules:
  • a multiplexer performing in the digital domain the multiplexing of the binary signals produced by each of the N bits at a frequency FH sampling to obtain a noise coded on a bit at said frequency FH;
  • a differential transmission interface for transferring the noise thus encoded in the analog domain.
  • the differential transmission interface is for example of the LVDS type.
  • Said synthesizer comprises, for example, an analog band pass filter at the output of the differential transmission interface.
  • Said analog noise being able to be combined with a signal useful at the input of an analog-digital converter the bandwidth of said filter is for example centered on half of the sampling frequency of said converter, said bandwidth not overlapping the frequency band of said useful signal.
  • the noise coded on a bit at the output of the multiplexer is for example centered on a central frequency Fc equal to half the frequency sampling of said converter.
  • the number N being equal to 4
  • said pseudo-random noise is sampled at a frequency equal to 2/3 of said central frequency Fc.
  • the pseudo-random noise generation module and the multiplexer are for example made in an FPGA, the differential transmission interface being a differential output of said FPGA.
  • the invention also relates to an analog-digital coding string, said string being able to encode a useful signal. It comprises at least: a digital-to-analog converter;
  • a combiner combining said useful signal and the noise generated by said synthesizer; the output of said combiner being connected to the input of said converter, so that the combined signal is digitally converted.
  • the digitized noise is for example filtered at the output of the converter by a digital filter.
  • the said coding chain is particularly suitable for use in a radar reception chain, the said useful signal being a radar reception signal.
  • FIG. 1 a representation of an exemplary functional architecture of a noise synthesizer implementing the method according to the invention
  • FIG. 2 an exemplary embodiment of a coding chain according to the invention.
  • FIG. 1 illustrates the functional architecture of a noise synthesizer implementing the method according to the invention.
  • the noise is synthesized on a bit shaped in mixed technology, digital and analog, around a high frequency.
  • the digital noise signal is generated in one bit and transferred to the analog domain via a differential interface, and then optimized in the desired frequency band via a filter stage.
  • noise 1 is therefore first performed in the digital domain, for example in an FPGA, on the principle of a digital synthesis advantageously coded on a bit, the noise being presented as a succession of binary values sampled at a frequency clock FH.
  • the noise generation 1 is carried out by parallelising N low frequency channels, each channel generating a noise clocked at the frequency FH / N. This is equivalent to Generate a 1-bit random sequence from N 1-bit subsampled channels.
  • the noise is conformed by digital multiplexing 2 of the N channels giving a noise signal coded on a bit, sampled at the clock frequency FH.
  • N is for example equal to 4. It is necessary to understand by consistent noise a noise which is not a white noise but a noise having a given bandwidth, in particular narrow.
  • the central frequency of the noise is for example equal to F eC h / 2, F eC h being the sampling frequency of the encoder to be linearized.
  • This signal synthesized on a bit is transmitted on a buffer 3, this buffer being a low voltage differential transmission interface, also called LVDS (Low Voting Differential Signal), particularly well suited to very high frequencies, typically several hundred megahertz.
  • LVDS Low Voting Differential Signal
  • This interface advantageously makes it possible to go from the digital domain to the analog domain without the use of a digital-to-analog converter.
  • This interface may advantageously be a differential output of the FPGA in which the digital synthesis is already programmed, which makes it possible not to use an additional component.
  • the analog signal at the output of the buffer 3 is then filtered 4 by a band pass filter, the bandwidth of this filter being outside the band of the useful signal with which the noise is intended to be combined.
  • the noise can be amplified if necessary.
  • FIG. 2 shows an example of an analog-digital coding string according to the invention using a noise synthesizer of the type of that of FIG. 1, applied for example in a radar receiver.
  • the useful signal 21 for example a radar reception signal, is combined with the noise signal by means of a combiner 22 before digital conversion by the ADC 23.
  • the noise is then filtered downstream of the ADC.
  • the noise generation also called "dither" thereafter, is first synthesized digitally.
  • the number N of channels is equal to 4.
  • a module 1 carries out the generation of a white noise on 4 bits sampled at 2/3 of the central frequency Fc of the desired dither, for example Fc equal to F e ch / 2.
  • the module conventionally generates a pseudo-random code by means of a shift register offset looped back on itself and whose initialization value can be parameterized in the mask of the module.
  • a brewing function can be added to increase the randomness of the generated code. It is possible to modulate the random signal, that is to say to decrease or increase its amplitude, by adjusting an amplitude parameter.
  • This dither function is instantiated twice within the module with different initialization values to generate a noise sampled at 2xFH, ie at 4/3 of the center frequency Fc.
  • a function of formatting and concatenation of the different noises is performed.
  • the multiplexing of two independent noises and their complemented values makes it possible to maximize the power of the noise around the central frequency Fc, which corresponds to a zone of the spectrum which will be maximized by the analog filtering 4. More precisely, as regards the maximization of the noise in the desired frequency band, it is assumed that this noise must be placed out of band useful, that is to say out-of-band operated by the CAN 23, and it conforms this noise so as to make sure that its contribution in the useful band after sampling remains negligible compared to the noise of the CAN and especially vis-à-vis the noise of the reception chain, in case of radar application for example.
  • the noise spectrum is the "spectral complement" of the useful band that one wishes to exploit.
  • the digital filtering at the output of the CAN 23 is capable of rejecting the conformed noise, the noise injected at the input of the CAN is eliminated at the output.
  • Ni being equal to 0 or 1
  • N1, N2, N3, N4, ... Nn clocked at F eC h / 2
  • a result of the following form (N1, -N1, N2, -N2, N3, -N3, N4, -N4 ... Nn, -Nn) sampled at F eC h.
  • Multiplexer 2 multiplexes the 4-bit coded noise to generate a 1-bit sampled noise at 4xFH, which is 8/3 Fc.
  • the signal is then sent to buffer 3 to transfer digitized noise, on a bit, into the analog domain.
  • This transfer is advantageously performed by a differential transmission interface, for example according to the LVDS standard.
  • This interface may be a differential interface of the FPGA used elsewhere for the dither function or noise generation.
  • This has the advantage of using an internal FPGA resource and does not require a specific conversion circuit.
  • the 350 mV output level across a 100 ohm resistor which is unique to this standard, provides an output power of -8 dBm once the line impedance has been reduced to 50 ohms.
  • This adaptation to 50 ohms is also very simple because the differential interface LVDS works in differential on 100 ohms.
  • the digital noise synthesis is optimized to maximize the power around the central frequency selected, for example F eC h / 2, it results at the output of the LVDS interface, that is to say the buffer 3, a power of the order of -10 dBm.
  • the following analog filtering 4 may be less constrained.
  • Analogue filtering 4 must be sized to ensure that there is no noise residue in the wanted band of the signal to be converted by ADC 23. The difference between the wanted band and the noise band must be so be enough.
  • the choice of the central frequency of the noise is optimized and takes advantage of the principles of the sampling which is finally carried out by the CAN.
  • the useful band of the signal can not be positioned astride a multiple of the point V2 F eC h, F eC h being as indicated above the sampling frequency of the CAN.
  • the noise occupies after conversion by the ADC only half of its initial band, the sampling principle having folded the input signals to 1/2 F eC h, while having the efficiency of the total noise band.
  • the bandpass analog filtering is thus added at the output of the differential interface 3 in order to de-correlate the useful band of the noise band.
  • An amplifier 5 may be added depending on the full scale of the CAN or the band of the noise is relatively narrow.
  • the filtered and possibly amplified noise is combined with the useful signal by the microwave combiner 22, the combined signal being converted into a digital signal by the ADC.
  • the noise combined with the digitized signal is then filtered by a digital filter 24.
  • the advantage of the consistent noise that is to say with a narrow and controlled bandwidth, is that it can be easily placed out of the useful band signal and therefore simply filtered.
  • a simple digital filter 24 which is generally already present at the output of the ADC.
  • the invention thus makes it possible to guarantee a complete elimination of the noise in the end contrary to the conventional methods of noise synthesis where the noise occupies the entire sampling band.
  • the digital image is subtracted after conversion to digital and the effectiveness of this removal is dependent on the quality of the digital representation of the coded noise which is very difficult to obtain.
  • the positioning of the central frequency of the noise at F eC h / 2 thus makes it possible to obtain maximum efficiency in the correction of non-linearity defects of the ADC, and of the encoders in general, while pushing back the frequency band of the noise. as far as possible from the useful band.
  • the invention makes it possible to produce a noise generator in a reduced volume, or even zero or almost zero compared to existing equipment.
  • an FPGA is already present because used to interface with the CAN. This available FPGA can contain the one-bit digital noise generation function and the LVDS differential interface to switch to the analog domain.
  • the invention advantageously makes it possible to dispense with a digital / analog conversion component of the noise. Since the noise signal is coded on a bit, it is advantageously possible to use a differential interface, for example of the LVDS type as has been described. Advantageously, without changing the synthesis principle of the invention, it is possible to increase the noise frequency as the frequency evolution of this type of interface.
  • the invention also has another advantage in that it does not require specific processing acquisition output other than the analog filter 4 which limits the noise signal to the useful band to eliminate the noise at the output of the encoder 23. .
  • the noise generated according to the invention may be in a location of the spectrum distant from the frequency band of the received signals, and this noise is naturally filtered by the radar reception chain , without the need for additional components or functions.
  • the invention advantageously makes it possible to obtain a coding chain with very high linearity and very high dynamics.
  • the noise frequency can reach frequencies of the order of 1 GHz.

Abstract

Le procédé comporte au moins les étapes suivantes : - Générer (1) un bruit pseudo aléatoire dans le domaine numérique codé sur un nombre N de bits, échantillonné à une fréquence donnée FH/N; - Multiplexer (2) dans le domaine numérique les signaux binaires produits par chacun des N bits à une fréquence d'échantillonnage FH pour obtenir un bruit codé sur un bit à ladite fréquence FH; - Transférer (3) le bruit ainsi codé dans le domaine analogique via une interface de transmission différentielle basse tension; - Filtrer (4) le signal analogique dans une bande passante qui peut être centrée sur la moitié de la fréquence d'échantillonnage d'un convertisseur analogique-numérique (23).

Description

PROCEDE DE SYNTHESE D'UN BRUIT ANALOGIQUE,
SYNTHETISEUR DE BRUIT ET CHAINE DE CODAGE UTILISANT UN TEL SYNTHETISEUR La présente invention concerne un procédé de synthèse d'un bruit analogique. Elle concerne également un synthétiseur de bruit conformé à niveau de sortie élevée, mettant en œuvre ce procédé. Elle concerne enfin une chaîne de codage à très grande linéarité et à très grande dynamique utilisant un tel synthétiseur. Elle s'applique notamment pour la correction des défauts de non linéarité présents dans les chaînes de conversion analogique-numérique.
Dans le domaine des convertisseurs analogiques-numériques (CAN), il est nécessaire de limiter les défauts de non linéarité de ces convertisseurs. Ces défauts génèrent en effet une dégradation des performances du signal avant l'échantillonnage, ce qui a pour effet d'introduire de la distorsion harmonique. Pour les applications radar notamment, cette dégradation limite fortement la sensibilité du radar dont le seuil de détection doit alors être remonté pour ne pas générer de fausses détections sur les rangs harmoniques du signal principal.
Pour limiter ce phénomène, une solution adaptée consiste à coupler au signal un bruit, ce qui permet statistiquement de limiter le passage périodique sur les points de non linéarité. Cependant, pour que cela soit efficace, il est nécessaire que la puissance de ce bruit soit assez importante de manière à adresser l'ensemble des codes du convertisseur mais il est aussi indispensable que ce bruit puisse être éliminé après acquisition numérique. Dans le cadre d'une application radar, la bande utile du signal à traiter étant connue, le choix est d'injecter une puissance de bruit dans une bande ne couvrant pas la bande utile du signal de manière à éliminer facilement le bruit par filtrage passe haut ou passe bas en fonction du positionnement fréquentiel du bruit.
La génération de ce bruit et plus particulièrement la mise en œuvre de cette synthèse peuvent poser un problème d'encombrement, en particulier dans des applications compactes. En effet, pour des applications compactes il est indispensable de limiter la surface de cette fonctionnalité alors que les bandes utiles à traiter sont importantes, les fréquences en jeu étant très élevées.
Un problème technique à résoudre est donc de réaliser la synthèse d'un bruit analogique dans une bande de fréquence haute mais limitée, par exemple autour de 350 MHz à +/- 30 MHz, avec une puissance globale relativement élevée, et cela dans un volume réduit.
Des solutions sont connues pour générer du bruit analogique. Dans une première solution, la génération de bruit est effectuée au moyen d'une diode de bruit amplifiée. Ce principe demande un volume relativement important et apporte des contraintes élevées. En effet, la puissance de bruit est étendue sur un très large domaine fréquentiel et nécessite un filtrage important pour ne conserver que la bande souhaitée. De plus, après filtrage la puissance de bruit est très faible, ce qui nécessite plusieurs étages d'amplification avec des risques d'instabilité lié au fort gain de la chaîne.
Dans une autre solution, le bruit est généré à partir d'un convertisseur numérique-analogique (CNA). Le principe est alors de synthétiser dans le domaine numérique le bruit et de le convertir en analogique via un CNA. Avec ce principe, il est possible de limiter la bande de bruit générée mais comme tout système échantillonné, il est nécessaire de filtrer en analogique pour limiter toutes les bandes images. Un inconvénient important de cette solution en regard de l'application visée, est que les fréquences mises en œuvre nécessitent l'utilisation d'un CNA à très haute fréquence d'échantillonnage, ce qui demande la génération d'une horloge externe supplémentaire et un complément de puissance consommée, et ne permet pas non plus de supprimer l'étage d'amplification analogique.
Un but de l'invention est notamment de pallier les inconvénients précités, en permettant une génération de bruit centré autour d'une fréquence intermédiaire ou hyperfréquence avec une bande de fréquence suffisante pour linéariser efficacement les codeurs et cela avec très peu de composants.
A cet effet l'invention a pour objet un procédé de synthèse d'un bruit analogique, ledit procédé comportant au moins les étapes suivantes : - Générer un bruit pseudo aléatoire dans le domaine numérique codé sur un nombre N de bits, échantillonné à une fréquence donnée FH/N ;
- Multiplexer dans le domaine numérique les signaux binaires produits par chacun des N bits à une fréquence d'échantillonnage FH pour obtenir un bruit codé sur un bit à ladite fréquence FH ;
- Transférer le bruit ainsi codé dans le domaine analogique via une interface de transmission différentielle.
Dans un mode de réalisation particulier, l'étape de transfert dans le domaine analogique est suivie d'une étape de filtrage analogique par un filtre passe bande.
Ledit bruit analogique étant apte à être combiné à un signal utile à l'entrée d'un convertisseur analogique-numérique, la bande passante dudit filtre analogique est par exemple centrée sur la moitié de la fréquence d'échantillonnage dudit convertisseur, ladite bande passante ne chevauchant pas la bande de fréquence dudit signal utile. L'étape de filtrage peut être suivie d'une étape d'amplification du bruit.
Ledit bruit analogique étant apte à être combiné à un signal utile à l'entrée d'un convertisseur analogique-numérique, le bruit codé sur un bit en sortie de l'étape de multiplexage est par exemple centré sur une fréquence centrale Fc égale à la moitié de la fréquence d'échantillonnage dudit convertisseur.
Le nombre N étant par exemple égal à 4, ledit bruit pseudo aléatoire est échantillonné à une fréquence égale à 2/3 de ladite fréquence centrale Fc.
L'invention a également pour objet un synthétiseur de bruit analogique comportant au moins les modules suivants :
- Un module de génération d'un bruit pseudo aléatoire dans le domaine numérique codé sur un nombre N de bits, échantillonné à une fréquence donnée FH/N ;
- Un multiplexeur réalisant dans le domaine numérique le multiplexage des signaux binaires produits par chacun des N bits à une fréquence d'échantillonnage FH pour obtenir un bruit codé sur un bit à ladite fréquence FH ;
- Une interface de transmission différentielle pour transférer le bruit ainsi codé dans le domaine analogique L'interface de transmission différentielle est par exemple du type LVDS.
Ledit synthétiseur comporte par exemple un filtre analogique passe bande en sortie de l'interface de transmission différentielle. Ledit bruit analogique étant apte à être combiné à un signal utile à l'entrée d'un convertisseur analogique-numérique la bande passante dudit filtre est par exemple centrée sur la moitié de la fréquence d'échantillonnage dudit convertisseur, ladite bande passante ne chevauchant pas la bande de fréquence dudit signal utile.
Ledit bruit analogique étant apte à être combiné à un signal utile à l'entrée d'un convertisseur analogique-numérique, le bruit codé sur un bit en sortie du multiplexeur est par exemple centré sur une fréquence centrale Fc égale à la moitié de la fréquence d'échantillonnage dudit convertisseur.
Dans un mode de réalisation particulier, le nombre N étant égal à 4, ledit bruit pseudo aléatoire est échantillonné à une fréquence égale à 2/3 de ladite fréquence centrale Fc. Avantageusement, le module de génération de bruit pseudo aléatoire et le multiplexeur sont par exemple réalisés dans un FPGA, l'interface de transmission différentielle étant une sortie différentielle dudit FPGA.
L'invention concerne également une chaîne de codage analogique- numérique, ladite chaîne étant apte à coder un signal utile. Elle comporte au moins : un convertisseur numérique-analogique ;
un synthétiseur tel que décrit précédemment ;
un combineur combinant ledit signal utile et le bruit généré par ledit synthétiseur ; la sortie dudit combineur étant reliée à l'entrée dudit convertisseur, de sorte que le signal combiné est converti numériquement. Le bruit numérisé est par exemple filtré en sortie du convertisseur par un filtre numérique.
La dite chaîne de codage est notamment apte à être utilisée dans une chaîne de réception radar, ledit signal utile étant un signal de réception radar.
D'autres caractéristiques et avantages de l'invention apparaîtront à l'aide de la description qui suit, faite en regard de dessins annexés qui représentent :
- La figure 1 , une représentation d'un exemple d'architecture fonctionnelle d'un synthétiseur de bruit mettant en œuvre le procédé selon l'invention ;
- La figure 2, un exemple de réalisation d'une chaîne de codage selon l'invention.
La figure 1 illustre l'architecture fonctionnelle d'un synthétiseur de bruit mettant en œuvre le procédé selon l'invention.
Dans le procédé selon l'invention on synthétise le bruit sur un bit conformé en technologie mixte, numérique et analogique, autour d'une fréquence élevée. On commence par générer, dans le domaine numérique, le signal de bruit conformé sur un bit et on le transfert dans le domaine analogique via une interface différentielle, puis on l'optimise dans la bande de fréquence souhaitée via un étage de filtrage.
L'architecture fonctionnelle de la figure 1 présente le principe de fonctionnement ainsi décrit dans ses grandes lignes.
La génération du bruit 1 est donc d'abord réalisée dans le domaine numérique, par exemple dans un FPGA, sur le principe d'une synthèse numérique avantageusement codée sur un bit, le bruit se présentant comme une succession de valeurs binaires échantillonnées à une fréquence d'horloge FH.
Plus particulièrement, dans une première étape la génération de bruit 1 est réalisée en parallélisant N voies à fréquence basse, chaque voie générant un bruit cadencé à la fréquence FH/N. Cela revient à Générer une séquence aléatoire sur 1 bit à partir de N voies de 1 bit sous-échantillonnées.
Dans une deuxième étape, le bruit est conformé par multiplexage numérique 2 des N voies donnant un signal de bruit codé sur un bit, échantillonné à la fréquence d'horloge FH. En pratique, N est par exemple égal à 4. Il faut comprendre par bruit conformé un bruit qui n'est pas un bruit blanc mais un bruit ayant une bande passante donnée, en particulier étroite. La fréquence centrale du bruit est par exemple égale à FeCh/2, FeCh étant la fréquence d'échantillonnage du codeur à linéariser.
Ce signal synthétisé sur un bit est transmis sur un buffer 3, ce buffer étant une interface de transmission différentielle basse tension, dite également LVDS (Low Votage Differential Signal), particulièrement bien adapté aux très hautes fréquences, typiquement plusieurs centaines de mégahertz. Cette interface permet avantageusement de passer du domaine numérique au domaine analogique sans utilisation d'un convertisseur numérique-analogique.
Cette interface peut être avantageusement une sortie différentielle du FPGA dans lequel est déjà programmée la synthèse numérique, ce qui permet de ne pas utiliser de composant supplémentaire.
Dans une étape suivante, le signal analogique en sortie du buffer 3 est ensuite filtré 4 par un filtre passe bande, la bande passante de ce filtre étant en dehors de la bande du signal utile avec lequel le bruit est destiné à être combiné. En sortie du filtrage 4, le bruit peut être amplifié 5 si nécessaire.
La figure 2 présente un exemple de chaîne de codage analogique-numérique selon l'invention utilisant un synthétiseur de bruit du type de celui de la figure 1 , appliqué par exemple dans un récepteur radar. Le signal utile 21 , par exemple un signal de réception radar, est combiné au signal de bruit au moyen d'un combineur 22 avant conversion numérique par le CAN 23. Le bruit est ensuite filtré en aval du CAN.
Comme décrit précédemment, la génération de bruit, encore appelée « dither » par la suite, est synthétisée dans un premier temps en numérique. Dans l'exemple d'application de la figure 2, le nombre N de voies est égal à 4.
Un module 1 réalise la génération d'un bruit blanc sur 4 bits échantillonné à 2/3 de la fréquence centrale Fc du dither désirée, soit par exemple Fc égal à Fech/2. Une horloge à la fréquence FH = 2/3 Fc est donc utilisée par le module 1 pour synthétiser du bruit sur 4 bits. Le module génère de façon classique un code pseudo aléatoire au moyen d'un registre à décalage décalé rebouclé sur lui-même et dont la valeur d'initialisation est paramétrable dans le masque du module. Une fonction de brassage peut être ajoutée pour augmenter le caractère aléatoire du code ainsi généré. On peut moduler le signal aléatoire, c'est-à-dire diminuer ou augmenter son amplitude, en ajustant un paramètre d'amplitude. Cette fonction de dither est instanciée deux fois au sein du module avec des valeurs d'initialisation différentes pour générer un bruit échantillonné à 2xFH, soit à 4/3 de la fréquence centrale Fc.
Une fonction de mise en forme et de concaténation des différents bruits est réalisée. Le multiplexage de deux bruits indépendants et de leurs valeurs complémentées permet de maximiser la puissance du bruit autour de la fréquence centrale Fc, ce qui correspond à une zone du spectre qui sera maximisée par le filtrage analogique 4. Plus précisément, en ce qui concerne la maximisation du bruit dans la bande de fréquences désirée, on part du principe que ce bruit doit être placé hors bande utile, c'est-à-dire hors bande exploitée par le CAN 23, et on conforme ce bruit de manière à faire en sorte que sa contribution dans la bande utile après échantillonnage reste négligeable par rapport au bruit du CAN et surtout vis-à-vis du bruit de la chaîne de réception, en cas d'application radar par exemple.
De manière générale, idéalement, le spectre du bruit conformé est le « complément spectral » de la bande utile que l'on souhaite exploiter. En considérant que le filtrage numérique en sortie du CAN 23 est capable de rejeter le bruit conformé, le bruit injecté en entrée du CAN est éliminé en sortie.
En pratique, pour réaliser une pré-conformation numérique simple sur un bit, on peut exploiter la décroissance naturelle en sin(X)/X pour un échantillonnage maintenu et on décale le spectre autour de la fréquence où l'on souhaite maximiser la puissance en réalisant une interpolation par 2 par insertion d'échantillons complémentés. Le rapport entre la fréquence d'échantillonnage FeCh du CAN et la fréquence d'échantillonnage FeChb du bruit permet de placer spectralement le bruit de façon optimum par rapport à cet objectif.
Par exemple, Ni étant égal à 0 ou 1 , pour une suite d'échantillons (N1 , N2, N3, N4, ... Nn) cadencés à FeCh/2 on obtient après interpolation une suite de la forme suivante : (N1 , -N1 , N2, -N2, N3, -N3, N4, -N4 ... Nn, -Nn) échantillonnées à FeCh.
De façon plus générale, cette conformation peut être beaucoup plus sophistiquée et permettre de conformer numériquement des spectres plus complexes en s'appuyant sur des techniques de mise en forme Sigma-Delta numérique. La montée en fréquence et la miniaturisation des technologies FPGA peut permettre de minimiser, voire de supprimer, le filtrage analogique 4 qui sera plus particulièrement décrit par la suite. Le multiplexeur 2 multiplexe le bruit codé sur 4 bits pour générer un bruit codé sur 1 bit échantillonné à 4xFH, soit 8/3 Fc.
Comme décrit précédemment, le signal est ensuite envoyé dans le buffer 3 pour transférer le bruit numérisé, sur un bit, dans le domaine analogique. Ce transfert est avantageusement réalisé par une interface de transmission différentielle, par exemple selon la norme LVDS. Cette interface peut être une interface différentielle du FPGA utilisé par ailleurs pour la fonction dither ou génération de bruit. Cela présente l'avantage d'utiliser une ressource interne du FPGA et ne demande pas de circuit de conversion spécifique. Par exemple, dans le cas d'utilisation d'une interface différentielle LVDS, le niveau de sortie de 350 mV aux bornes d'une résistance de 100 ohms, caractéristiques propres à cette norme, permet d'obtenir une puissance de sortie de -8 dBm une fois l'impédance de ligne ramené sur 50 ohms. Cette adaptation à 50 ohms est par ailleurs très simple du fait que l'interface différentielle LVDS travaille en différentiel sur 100 ohms.
La synthèse numérique de bruit étant optimisée pour maximiser la puissance autour de la fréquence centrale retenue, par exemple FeCh/2, il en résulte en sortie de l'interface LVDS, c'est-à-dire du buffer 3, une puissance de l'ordre de -10 dBm.
Etant donné que bruit généré a une conformation, définie par sa bande passante, réalisée par synthèse numérique, le filtrage analogique 4 qui suit peut être moins contraint.
Le filtrage analogique 4 doit être dimensionné de manière à garantir l'absence de résidu de bruit dans la bande utile du signal à convertir par le CAN 23. L'écart différentiel entre la bande utile et la bande de bruit doit donc être suffisant. Là encore, le choix de la fréquence centrale du bruit est optimisé et profite des principes de l'échantillonnage qui est réalisé au final par le CAN.
En effet, la bande utile du signal ne peut être positionnée à cheval sur un multiple du point V2 FeCh, FeCh étant comme indiqué précédemment la fréquence d'échantillonnage du CAN.
Dans un mode de réalisation avantageux, c'est justement à cette fréquence V2 FeCh que le bruit est centré. Ainsi pour une bande donnée, le bruit n'occupe après conversion par le CAN que la moitié de sa bande initiale, le principe d'échantillonnage ayant replié les signaux d'entrée à 1/2 FeCh, tout en ayant l'efficacité de la bande totale du bruit.
Le filtrage analogique passe bande est ainsi ajouté en sortie de l'interface différentielle 3 pour bien dé-corréler la bande utile de la bande du bruit. Un amplificateur 5 peut être ajouté en fonction de la pleine échelle du CAN ou se la bande du bruit est relativement étroite.
Le bruit filtré et éventuellement amplifié est combiné au signal utile par le combineur hyperfréquence 22, le signal combiné étant convertit en signal numérique par le CAN. Le bruit combiné au signal numérisé est ensuite filtré par un filtre numérique 24. L'intérêt du bruit conformé, c'est-à-dire avec une bande passante étroite et maîtrisé, est qu'il peut être facilement placé hors de la bande utile du signal et donc filtré simplement. Ainsi, après codage l'élimination du bruit peut être réalisée par un simple filtre numérique 24 qui est généralement déjà présente en sortie du CAN.
L'invention permet donc de garantir une élimination complète du bruit au final contrairement aux procédés classiques de synthèse de bruit où le bruit occupe toute la bande d'échantillonnage. Dans ces procédés classiques l'image numérique est soustraite après conversion en numérique et l'efficacité de cette suppression est dépendante de la qualité de la représentation numérique du bruit codé qui est très difficile à obtenir. Le positionnement de la fréquence centrale du bruit à FeCh/2 permet d'obtenir donc une efficacité maximum au niveau de la correction des défauts de non linéarité du CAN, et des codeurs en général, tout en repoussant la bande de fréquence du bruit le plus éloigné possible de la bande utile. En plus de la garantie de suppression complète du bruit, l'invention permet de réaliser un générateur de bruit dans un volume réduit, voire nul ou quasi nul par rapport à des matériels existant. Dans beaucoup d'applications, notamment radar, un FPGA est déjà présent car utilisé pour s'interfacer avec le CAN. Ce FPGA disponible peut contenir la fonction de génération numérique du bruit codé sur un bit et l'interface différentielle LVDS pour passer dans le domaine analogique.
Il n'est pas nécessaire de faire appel à une horloge externe car toutes les opérations de synthèse peuvent utiliser les ressources d'horloges d'autres fonctions, notamment dans des chaînes de réception radar. Eventuellement, il faut ajouter le filtre analogique passe bande 4 si cette ressource n'est pas disponible.
L'invention permet avantageusement de s'affranchir d'un composant de conversion numérique/analogique du bruit. Le signal de bruit étant codé sur un bit, il est avantageusement possible d'utiliser une interface différentielle, par exemple du type LVDS comme cela a été décrit. Avantageusement, sans changer le principe de synthèse de l'invention, il est possible d'augmenter la fréquence du bruit au fur et à mesure de l'évolution en fréquence de ce type d'interface.
L'invention présente également un autre avantage dans ce sens qu'elle ne nécessite pas de traitement spécifique en sortie d'acquisition autre que le filtre analogique 4 qui limite le signal de bruit à la bande utile pour éliminer le bruit en sortie du codeur 23.
Dans le cas d'une application à une chaîne de réception radar, le bruit généré selon l'invention peut être dans un endroit du spectre éloigné de la bande de fréquence des signaux reçus, et ce bruit est naturellement filtré par la chaîne de réception radar, sans nécessiter de composants ou de fonctions supplémentaires.
L'invention permet avantageusement d'obtenir une chaîne de codage à très grande linéarité et à très grande dynamique. La fréquence du bruit peut atteindre des fréquences de l'ordre de 1 GHz.

Claims

REVENDICATIONS
1. Procédé de synthèse d'un bruit analogique, caractérisé en ce qu'il comporte au moins les étapes suivantes : - Générer (1 ) un bruit pseudo aléatoire dans le domaine numérique codé sur un nombre N de bits, échantillonné à une fréquence donnée FH/N ;
- Multiplexer (2) dans le domaine numérique les signaux binaires produits par chacun des N bits à une fréquence d'échantillonnage FH pour obtenir un bruit codé sur un bit à ladite fréquence FH ;
- Transférer (3) le bruit ainsi codé dans le domaine analogique via une interface de transmission différentielle.
2. Procédé selon la revendication 1 , caractérisé en ce que l'étape de transfert dans le domaine analogique est suivie d'une étape de filtrage analogique (4) par un filtre passe bande.
3. Procédé selon la revendication 2, caractérisé en ce que ledit bruit analogique étant apte à être combiné à un signal utile (21 ) à l'entrée d'un convertisseur analogique-numérique (23), la bande passante dudit filtre analogique (4) est centrée sur la moitié de la fréquence d'échantillonnage dudit convertisseur, ladite bande passante ne chevauchant pas la bande de fréquence dudit signal utile.
4. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comporte une étape d'amplification (5) du bruit dans le domaine analogique.
5. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que ledit bruit analogique étant apte à être combiné à un signal utile (21 ) à l'entrée d'un convertisseur analogique-numérique (23), le bruit codé sur un bit en sortie de l'étape de multiplexage (2) est centré sur une fréquence centrale Fc égale à la moitié de la fréquence d'échantillonnage dudit convertisseur (23).
6. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que le nombre N étant égal à 4, ledit bruit pseudo aléatoire est échantillonné à une fréquence égale à 2/3 de ladite fréquence centrale Fc.
7. Synthétiseur de bruit analogique, caractérisé en ce qu'il comporte au moins les modules suivants :
- Un module (1 ) de génération d'un bruit pseudo aléatoire dans le domaine numérique codé sur un nombre N de bits, échantillonné à une fréquence donnée FH/N ;
- Un multiplexeur (2) réalisant dans le domaine numérique le multiplexage des signaux binaires produits par chacun des N bits à une fréquence d'échantillonnage FH pour obtenir un bruit codé sur un bit à ladite fréquence FH ;
- Une interface de transmission différentielle (3) pour transférer le bruit ainsi codé dans le domaine analogique
8. Synthétiseur selon la revendication 7, caractérisé en ce que l'interface de transmission différentielle (3) est du type LVDS.
9. Synthétiseur selon l'une quelconque des revendications 7 ou 8, caractérisé en ce qu'il comporte un filtre analogique passe bande (4) en sortie de l'interface de transmission différentielle.
10. Synthétiseur selon la revendication 9, caractérisé en ce que ledit bruit analogique étant apte à être combiné à un signal utile (21 ) à l'entrée d'un convertisseur analogique-numérique (23), la bande passante dudit filtre est centrée sur la moitié de la fréquence d'échantillonnage dudit convertisseur, ladite bande passante ne chevauchant pas la bande de fréquence dudit signal utile.
11. Synthétiseur selon l'une quelconque des revendications 7 à 10, caractérisé en ce qu'il comporte un étage d'amplification (5) en sortie dudit filtre analogique.
12. Synthétiseur selon l'une quelconque des revendications 7 à 1 1 , caractérisé en ce que ledit bruit analogique étant apte à être combiné à un signal utile (21 ) à l'entrée d'un convertisseur analogique-numérique (23), le bruit codé sur un bit en sortie du multiplexeur (2) est centré sur une fréquence centrale Fc égale à la moitié de la fréquence d'échantillonnage dudit convertisseur (23).
13. Synthétiseur selon l'une quelconque des revendications 7 à 12, caractérisé en ce que le nombre N étant égal à 4, ledit bruit pseudo aléatoire est échantillonné à une fréquence égale à 2/3 de ladite fréquence centrale Fc.
14. Synthétiseur selon l'une quelconque des revendications 7 à 13, caractérisé en ce que le module (1 ) de génération de bruit pseudo aléatoire et le multiplexeur (2) sont réalisés dans un FPGA, l'interface de transmission différentielle étant une sortie différentielle dudit FPGA.
15. Chaîne de codage analogique-numérique, ladite chaîne étant apte à coder un signal utile (21 ), caractérisée en ce qu'elle comporte au moins : - un convertisseur analogique-numérique (23) ;
un synthétiseur selon l'une quelconque des revendications 7 à 14 ;
un combineur (22) combinant ledit signal utile et le bruit généré par ledit synthétiseur ; la sortie dudit combineur étant reliée à l'entrée dudit convertisseur (23), de sorte que le signal combiné est converti numériquement.
16. Chaîne de codage selon la revendication 15, caractérisée en ce que le bruit numérisé est filtré en sortie du convertisseur par un filtre numérique (24).
17. Chaîne de codage selon l'une quelconque des revendications 15 à 16, caractérisée en ce qu'elle est apte à être utilisée dans une chaîne de réception radar, ledit signal utile (21 ) étant un signal de réception radar.
EP16725535.5A 2015-06-10 2016-05-27 Procede de synthese d'un bruit analogique, synthetiseur de bruit et chaine de codage utilisant un tel synthetiseur Ceased EP3308465A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1501203A FR3037456B1 (fr) 2015-06-10 2015-06-10 Procede de synthese d'un bruit analogique, synthetiseur de bruit et chaine de codage utilisant un tel synthetiseur
PCT/EP2016/062072 WO2016198269A1 (fr) 2015-06-10 2016-05-27 Procede de synthese d'un bruit analogique, synthetiseur de bruit et chaine de codage utilisant un tel synthetiseur

Publications (1)

Publication Number Publication Date
EP3308465A1 true EP3308465A1 (fr) 2018-04-18

Family

ID=54937116

Family Applications (1)

Application Number Title Priority Date Filing Date
EP16725535.5A Ceased EP3308465A1 (fr) 2015-06-10 2016-05-27 Procede de synthese d'un bruit analogique, synthetiseur de bruit et chaine de codage utilisant un tel synthetiseur

Country Status (4)

Country Link
US (1) US10097194B2 (fr)
EP (1) EP3308465A1 (fr)
FR (1) FR3037456B1 (fr)
WO (1) WO2016198269A1 (fr)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19514007C1 (de) * 1995-04-13 1996-09-12 Wandel & Goltermann Verfahren zur Verbesserung des Klirrverhaltens von Analog-Digitalwandlern
EP0880235A1 (fr) * 1996-02-08 1998-11-25 Matsushita Electric Industrial Co., Ltd. Codeur, decodeur, codeur-decodeur et support d'enregistrement de signal audio large bande
US6268814B1 (en) * 2000-03-14 2001-07-31 Lucent Technologies Inc. Carrier-dependent dithering for analog-to-digital conversion
US7280764B2 (en) * 2002-03-01 2007-10-09 Avago Technologies Fiber Ip (Singapore) Pte Ltd Optical signal multiplexer/demultiplexer employing pseudorandom mode modulation
TW201015867A (en) * 2008-10-01 2010-04-16 Ind Tech Res Inst Frequency synthesizer and method for synthesizing frequency

Also Published As

Publication number Publication date
FR3037456A1 (fr) 2016-12-16
FR3037456B1 (fr) 2017-06-02
WO2016198269A1 (fr) 2016-12-15
US10097194B2 (en) 2018-10-09
US20180152195A1 (en) 2018-05-31

Similar Documents

Publication Publication Date Title
FR2702902A1 (fr) Récepteur numérique à fréquence intermédiaire et procédé de filtrage en bande de base mis en Óoeuvre dans ce récepteur.
EP1331729A1 (fr) Amplificateur linéaire à précorrection
EP1011200B1 (fr) Circuit électronique de conversion numérique-analogique pour une chaine de transmission en bande de base
EP2460275B1 (fr) Correction des défauts analogiques dans des convertisseurs analogiques/numériques parallèles, notamment pour des applications multistandards, radio logicielle et/ou radio-cognitive
EP2360839A1 (fr) Convertisseur analogique/numérique a temps continu.
EP3255802B1 (fr) Dispositif et procédé pour le traitement d'un signal recu par un récepteur perturbé par un émetteur
WO2015082233A1 (fr) Procédé et dispositif de compensation du désappariement de bandes passantes de plusieurs convertisseurs analogiques/numériques temporellement entrelacés
EP2201689A1 (fr) Quantificateur, convertisseur analogique-numerique comprenant un tel quantificateur, et recepteur ultra-large bande integrant un tel convertisseur
EP3843277A1 (fr) Dispositif de conversion analogique-numérique comprenant deux étages cascadés de conversion analogique-numérique avec registre à approximations successives et mise en forme du bruit, et capteur électronique associé
EP2266203B1 (fr) Circuit integré et procédé de traitement d'un signal numérique multinorme à radiofréquence
EP2255466B1 (fr) Récepteur radiofréquence large bande multicanaux.
WO2016198269A1 (fr) Procede de synthese d'un bruit analogique, synthetiseur de bruit et chaine de codage utilisant un tel synthetiseur
FR3054757A1 (fr) Convertisseur sigma-delta a haute linearite
EP1156586B1 (fr) Convertisseur analogique-numérique pipeline avec mise en forme de bruit
WO2009092963A1 (fr) Systeme d'emission radiofrequence
FR2843249A1 (fr) Recepteur comportant des moyens de reception multiples en parallele.
WO2008029028A2 (fr) Procede et equipement pour la transmission d'un signal par filtrage dans une bande miroir
EP1421683A2 (fr) Systeme d'amplification d'un signal hertzien et decodeur de signaux de television comportant un tel systeme
EP2391012B1 (fr) Procédé et dispositif permettant de réaliser le codage analogique-numérique de signaux hyperfréquence de très grande dynamique présentant une grande bande passante.
EP4333313A1 (fr) Systeme multivoies d'emission et/ou de reception comprenant au moins n voies de traitement paralleles et procede de decorrelation des bruits de quantification dans un tel systeme
FR3110040A1 (fr) Système radar monostatique à ondes continues modulées en fréquence amélioré et procédé de calibration associé
FR2973611A1 (fr) Procede et dispositif de traitement d'un signal d'entree pour augmenter le rapport signal sur bruit et convertisseur correspondant
WO2018078240A1 (fr) Procédé de mise en forme d'un signal en vue de son amplification, procédé d'amplification, dispositif de mise en forme, et dispositif d'amplification associés
FR2999836A1 (fr) Procede de conversion numerique analogique a modulation de largeur d'implulsion optimise
FR3002711A1 (fr) Procede de pre-distorsion numerique d’un signal et repeteur de telecommunication integrant un filtre a reponse impulsionnelle finie pour mettre en oeuvre un tel procede

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20171116

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20200914

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

REG Reference to a national code

Ref country code: DE

Ref legal event code: R003

P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230427

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20230309