WO2016198269A1

WO2016198269A1 - Procede de synthese d'un bruit analogique, synthetiseur de bruit et chaine de codage utilisant un tel synthetiseur

Info

Publication number: WO2016198269A1
Application number: PCT/EP2016/062072
Authority: WO
Inventors: Bruno LELONG; Patrice BARRET
Original assignee: Thales
Priority date: 2015-06-10
Filing date: 2016-05-27
Publication date: 2016-12-15
Also published as: FR3037456A1; FR3037456B1; US10097194B2; US20180152195A1; EP3308465A1

Abstract

Le procédé comporte au moins les étapes suivantes : - Générer (1) un bruit pseudo aléatoire dans le domaine numérique codé sur un nombre N de bits, échantillonné à une fréquence donnée FH/N; - Multiplexer (2) dans le domaine numérique les signaux binaires produits par chacun des N bits à une fréquence d'échantillonnage FH pour obtenir un bruit codé sur un bit à ladite fréquence FH; - Transférer (3) le bruit ainsi codé dans le domaine analogique via une interface de transmission différentielle basse tension; - Filtrer (4) le signal analogique dans une bande passante qui peut être centrée sur la moitié de la fréquence d'échantillonnage d'un convertisseur analogique-numérique (23).

Description

PROCEDE DE SYNTHESE D'UN BRUIT ANALOGIQUE,

SYNTHETISEUR DE BRUIT ET CHAINE DE CODAGE UTILISANT UN TEL SYNTHETISEUR La présente invention concerne un procédé de synthèse d'un bruit analogique. Elle concerne également un synthétiseur de bruit conformé à niveau de sortie élevée, mettant en œuvre ce procédé. Elle concerne enfin une chaîne de codage à très grande linéarité et à très grande dynamique utilisant un tel synthétiseur. Elle s'applique notamment pour la correction des défauts de non linéarité présents dans les chaînes de conversion analogique-numérique.

Dans le domaine des convertisseurs analogiques-numériques (CAN), il est nécessaire de limiter les défauts de non linéarité de ces convertisseurs. Ces défauts génèrent en effet une dégradation des performances du signal avant l'échantillonnage, ce qui a pour effet d'introduire de la distorsion harmonique. Pour les applications radar notamment, cette dégradation limite fortement la sensibilité du radar dont le seuil de détection doit alors être remonté pour ne pas générer de fausses détections sur les rangs harmoniques du signal principal.

Pour limiter ce phénomène, une solution adaptée consiste à coupler au signal un bruit, ce qui permet statistiquement de limiter le passage périodique sur les points de non linéarité. Cependant, pour que cela soit efficace, il est nécessaire que la puissance de ce bruit soit assez importante de manière à adresser l'ensemble des codes du convertisseur mais il est aussi indispensable que ce bruit puisse être éliminé après acquisition numérique. Dans le cadre d'une application radar, la bande utile du signal à traiter étant connue, le choix est d'injecter une puissance de bruit dans une bande ne couvrant pas la bande utile du signal de manière à éliminer facilement le bruit par filtrage passe haut ou passe bas en fonction du positionnement fréquentiel du bruit.

La génération de ce bruit et plus particulièrement la mise en œuvre de cette synthèse peuvent poser un problème d'encombrement, en particulier dans des applications compactes. En effet, pour des applications compactes il est indispensable de limiter la surface de cette fonctionnalité alors que les bandes utiles à traiter sont importantes, les fréquences en jeu étant très élevées.

Un problème technique à résoudre est donc de réaliser la synthèse d'un bruit analogique dans une bande de fréquence haute mais limitée, par exemple autour de 350 MHz à +/- 30 MHz, avec une puissance globale relativement élevée, et cela dans un volume réduit.

Des solutions sont connues pour générer du bruit analogique. Dans une première solution, la génération de bruit est effectuée au moyen d'une diode de bruit amplifiée. Ce principe demande un volume relativement important et apporte des contraintes élevées. En effet, la puissance de bruit est étendue sur un très large domaine fréquentiel et nécessite un filtrage important pour ne conserver que la bande souhaitée. De plus, après filtrage la puissance de bruit est très faible, ce qui nécessite plusieurs étages d'amplification avec des risques d'instabilité lié au fort gain de la chaîne.

Dans une autre solution, le bruit est généré à partir d'un convertisseur numérique-analogique (CNA). Le principe est alors de synthétiser dans le domaine numérique le bruit et de le convertir en analogique via un CNA. Avec ce principe, il est possible de limiter la bande de bruit générée mais comme tout système échantillonné, il est nécessaire de filtrer en analogique pour limiter toutes les bandes images. Un inconvénient important de cette solution en regard de l'application visée, est que les fréquences mises en œuvre nécessitent l'utilisation d'un CNA à très haute fréquence d'échantillonnage, ce qui demande la génération d'une horloge externe supplémentaire et un complément de puissance consommée, et ne permet pas non plus de supprimer l'étage d'amplification analogique.

Un but de l'invention est notamment de pallier les inconvénients précités, en permettant une génération de bruit centré autour d'une fréquence intermédiaire ou hyperfréquence avec une bande de fréquence suffisante pour linéariser efficacement les codeurs et cela avec très peu de composants.

A cet effet l'invention a pour objet un procédé de synthèse d'un bruit analogique, ledit procédé comportant au moins les étapes suivantes : - Générer un bruit pseudo aléatoire dans le domaine numérique codé sur un nombre N de bits, échantillonné à une fréquence donnée FH/N ;

- Multiplexer dans le domaine numérique les signaux binaires produits par chacun des N bits à une fréquence d'échantillonnage FH pour obtenir un bruit codé sur un bit à ladite fréquence FH ;

- Transférer le bruit ainsi codé dans le domaine analogique via une interface de transmission différentielle.

Dans un mode de réalisation particulier, l'étape de transfert dans le domaine analogique est suivie d'une étape de filtrage analogique par un filtre passe bande.

Ledit bruit analogique étant apte à être combiné à un signal utile à l'entrée d'un convertisseur analogique-numérique, la bande passante dudit filtre analogique est par exemple centrée sur la moitié de la fréquence d'échantillonnage dudit convertisseur, ladite bande passante ne chevauchant pas la bande de fréquence dudit signal utile. L'étape de filtrage peut être suivie d'une étape d'amplification du bruit.

Ledit bruit analogique étant apte à être combiné à un signal utile à l'entrée d'un convertisseur analogique-numérique, le bruit codé sur un bit en sortie de l'étape de multiplexage est par exemple centré sur une fréquence centrale Fc égale à la moitié de la fréquence d'échantillonnage dudit convertisseur.

Le nombre N étant par exemple égal à 4, ledit bruit pseudo aléatoire est échantillonné à une fréquence égale à 2/3 de ladite fréquence centrale Fc.

L'invention a également pour objet un synthétiseur de bruit analogique comportant au moins les modules suivants :

- Un module de génération d'un bruit pseudo aléatoire dans le domaine numérique codé sur un nombre N de bits, échantillonné à une fréquence donnée FH/N ;

- Un multiplexeur réalisant dans le domaine numérique le multiplexage des signaux binaires produits par chacun des N bits à une fréquence d'échantillonnage FH pour obtenir un bruit codé sur un bit à ladite fréquence FH ;

- Une interface de transmission différentielle pour transférer le bruit ainsi codé dans le domaine analogique L'interface de transmission différentielle est par exemple du type LVDS.

Ledit synthétiseur comporte par exemple un filtre analogique passe bande en sortie de l'interface de transmission différentielle. Ledit bruit analogique étant apte à être combiné à un signal utile à l'entrée d'un convertisseur analogique-numérique la bande passante dudit filtre est par exemple centrée sur la moitié de la fréquence d'échantillonnage dudit convertisseur, ladite bande passante ne chevauchant pas la bande de fréquence dudit signal utile.

Ledit bruit analogique étant apte à être combiné à un signal utile à l'entrée d'un convertisseur analogique-numérique, le bruit codé sur un bit en sortie du multiplexeur est par exemple centré sur une fréquence centrale Fc égale à la moitié de la fréquence d'échantillonnage dudit convertisseur.

Dans un mode de réalisation particulier, le nombre N étant égal à 4, ledit bruit pseudo aléatoire est échantillonné à une fréquence égale à 2/3 de ladite fréquence centrale Fc. Avantageusement, le module de génération de bruit pseudo aléatoire et le multiplexeur sont par exemple réalisés dans un FPGA, l'interface de transmission différentielle étant une sortie différentielle dudit FPGA.

L'invention concerne également une chaîne de codage analogique- numérique, ladite chaîne étant apte à coder un signal utile. Elle comporte au moins : un convertisseur numérique-analogique ;

un synthétiseur tel que décrit précédemment ;

un combineur combinant ledit signal utile et le bruit généré par ledit synthétiseur ; la sortie dudit combineur étant reliée à l'entrée dudit convertisseur, de sorte que le signal combiné est converti numériquement. Le bruit numérisé est par exemple filtré en sortie du convertisseur par un filtre numérique.

La dite chaîne de codage est notamment apte à être utilisée dans une chaîne de réception radar, ledit signal utile étant un signal de réception radar.

D'autres caractéristiques et avantages de l'invention apparaîtront à l'aide de la description qui suit, faite en regard de dessins annexés qui représentent :

- La figure 1 , une représentation d'un exemple d'architecture fonctionnelle d'un synthétiseur de bruit mettant en œuvre le procédé selon l'invention ;

- La figure 2, un exemple de réalisation d'une chaîne de codage selon l'invention.

La figure 1 illustre l'architecture fonctionnelle d'un synthétiseur de bruit mettant en œuvre le procédé selon l'invention.

Dans le procédé selon l'invention on synthétise le bruit sur un bit conformé en technologie mixte, numérique et analogique, autour d'une fréquence élevée. On commence par générer, dans le domaine numérique, le signal de bruit conformé sur un bit et on le transfert dans le domaine analogique via une interface différentielle, puis on l'optimise dans la bande de fréquence souhaitée via un étage de filtrage.

L'architecture fonctionnelle de la figure 1 présente le principe de fonctionnement ainsi décrit dans ses grandes lignes.

La génération du bruit 1 est donc d'abord réalisée dans le domaine numérique, par exemple dans un FPGA, sur le principe d'une synthèse numérique avantageusement codée sur un bit, le bruit se présentant comme une succession de valeurs binaires échantillonnées à une fréquence d'horloge FH.

Plus particulièrement, dans une première étape la génération de bruit 1 est réalisée en parallélisant N voies à fréquence basse, chaque voie générant un bruit cadencé à la fréquence FH/N. Cela revient à Générer une séquence aléatoire sur 1 bit à partir de N voies de 1 bit sous-échantillonnées.

Dans une deuxième étape, le bruit est conformé par multiplexage numérique 2 des N voies donnant un signal de bruit codé sur un bit, échantillonné à la fréquence d'horloge FH. En pratique, N est par exemple égal à 4. Il faut comprendre par bruit conformé un bruit qui n'est pas un bruit blanc mais un bruit ayant une bande passante donnée, en particulier étroite. La fréquence centrale du bruit est par exemple égale à F_eCh/2, F_eCh étant la fréquence d'échantillonnage du codeur à linéariser.

Ce signal synthétisé sur un bit est transmis sur un buffer 3, ce buffer étant une interface de transmission différentielle basse tension, dite également LVDS (Low Votage Differential Signal), particulièrement bien adapté aux très hautes fréquences, typiquement plusieurs centaines de mégahertz. Cette interface permet avantageusement de passer du domaine numérique au domaine analogique sans utilisation d'un convertisseur numérique-analogique.

Cette interface peut être avantageusement une sortie différentielle du FPGA dans lequel est déjà programmée la synthèse numérique, ce qui permet de ne pas utiliser de composant supplémentaire.

Dans une étape suivante, le signal analogique en sortie du buffer 3 est ensuite filtré 4 par un filtre passe bande, la bande passante de ce filtre étant en dehors de la bande du signal utile avec lequel le bruit est destiné à être combiné. En sortie du filtrage 4, le bruit peut être amplifié 5 si nécessaire.

La figure 2 présente un exemple de chaîne de codage analogique-numérique selon l'invention utilisant un synthétiseur de bruit du type de celui de la figure 1 , appliqué par exemple dans un récepteur radar. Le signal utile 21 , par exemple un signal de réception radar, est combiné au signal de bruit au moyen d'un combineur 22 avant conversion numérique par le CAN 23. Le bruit est ensuite filtré en aval du CAN.

Comme décrit précédemment, la génération de bruit, encore appelée « dither » par la suite, est synthétisée dans un premier temps en numérique. Dans l'exemple d'application de la figure 2, le nombre N de voies est égal à 4.

Un module 1 réalise la génération d'un bruit blanc sur 4 bits échantillonné à 2/3 de la fréquence centrale Fc du dither désirée, soit par exemple Fc égal à F_ech/2. Une horloge à la fréquence FH = 2/3 Fc est donc utilisée par le module 1 pour synthétiser du bruit sur 4 bits. Le module génère de façon classique un code pseudo aléatoire au moyen d'un registre à décalage décalé rebouclé sur lui-même et dont la valeur d'initialisation est paramétrable dans le masque du module. Une fonction de brassage peut être ajoutée pour augmenter le caractère aléatoire du code ainsi généré. On peut moduler le signal aléatoire, c'est-à-dire diminuer ou augmenter son amplitude, en ajustant un paramètre d'amplitude. Cette fonction de dither est instanciée deux fois au sein du module avec des valeurs d'initialisation différentes pour générer un bruit échantillonné à 2xFH, soit à 4/3 de la fréquence centrale Fc.

Une fonction de mise en forme et de concaténation des différents bruits est réalisée. Le multiplexage de deux bruits indépendants et de leurs valeurs complémentées permet de maximiser la puissance du bruit autour de la fréquence centrale Fc, ce qui correspond à une zone du spectre qui sera maximisée par le filtrage analogique 4. Plus précisément, en ce qui concerne la maximisation du bruit dans la bande de fréquences désirée, on part du principe que ce bruit doit être placé hors bande utile, c'est-à-dire hors bande exploitée par le CAN 23, et on conforme ce bruit de manière à faire en sorte que sa contribution dans la bande utile après échantillonnage reste négligeable par rapport au bruit du CAN et surtout vis-à-vis du bruit de la chaîne de réception, en cas d'application radar par exemple.

De manière générale, idéalement, le spectre du bruit conformé est le « complément spectral » de la bande utile que l'on souhaite exploiter. En considérant que le filtrage numérique en sortie du CAN 23 est capable de rejeter le bruit conformé, le bruit injecté en entrée du CAN est éliminé en sortie.

En pratique, pour réaliser une pré-conformation numérique simple sur un bit, on peut exploiter la décroissance naturelle en sin(X)/X pour un échantillonnage maintenu et on décale le spectre autour de la fréquence où l'on souhaite maximiser la puissance en réalisant une interpolation par 2 par insertion d'échantillons complémentés. Le rapport entre la fréquence d'échantillonnage F_eCh du CAN et la fréquence d'échantillonnage F_eChb du bruit permet de placer spectralement le bruit de façon optimum par rapport à cet objectif.

Par exemple, Ni étant égal à 0 ou 1 , pour une suite d'échantillons (N1 , N2, N3, N4, ... Nn) cadencés à F_eCh/2 on obtient après interpolation une suite de la forme suivante : (N1 , -N1 , N2, -N2, N3, -N3, N4, -N4 ... Nn, -Nn) échantillonnées à F_eCh.

De façon plus générale, cette conformation peut être beaucoup plus sophistiquée et permettre de conformer numériquement des spectres plus complexes en s'appuyant sur des techniques de mise en forme Sigma-Delta numérique. La montée en fréquence et la miniaturisation des technologies FPGA peut permettre de minimiser, voire de supprimer, le filtrage analogique 4 qui sera plus particulièrement décrit par la suite. Le multiplexeur 2 multiplexe le bruit codé sur 4 bits pour générer un bruit codé sur 1 bit échantillonné à 4xFH, soit 8/3 Fc.

Comme décrit précédemment, le signal est ensuite envoyé dans le buffer 3 pour transférer le bruit numérisé, sur un bit, dans le domaine analogique. Ce transfert est avantageusement réalisé par une interface de transmission différentielle, par exemple selon la norme LVDS. Cette interface peut être une interface différentielle du FPGA utilisé par ailleurs pour la fonction dither ou génération de bruit. Cela présente l'avantage d'utiliser une ressource interne du FPGA et ne demande pas de circuit de conversion spécifique. Par exemple, dans le cas d'utilisation d'une interface différentielle LVDS, le niveau de sortie de 350 mV aux bornes d'une résistance de 100 ohms, caractéristiques propres à cette norme, permet d'obtenir une puissance de sortie de -8 dBm une fois l'impédance de ligne ramené sur 50 ohms. Cette adaptation à 50 ohms est par ailleurs très simple du fait que l'interface différentielle LVDS travaille en différentiel sur 100 ohms.

La synthèse numérique de bruit étant optimisée pour maximiser la puissance autour de la fréquence centrale retenue, par exemple F_eCh/2, il en résulte en sortie de l'interface LVDS, c'est-à-dire du buffer 3, une puissance de l'ordre de -10 dBm.

Etant donné que bruit généré a une conformation, définie par sa bande passante, réalisée par synthèse numérique, le filtrage analogique 4 qui suit peut être moins contraint.

Le filtrage analogique 4 doit être dimensionné de manière à garantir l'absence de résidu de bruit dans la bande utile du signal à convertir par le CAN 23. L'écart différentiel entre la bande utile et la bande de bruit doit donc être suffisant. Là encore, le choix de la fréquence centrale du bruit est optimisé et profite des principes de l'échantillonnage qui est réalisé au final par le CAN.

En effet, la bande utile du signal ne peut être positionnée à cheval sur un multiple du point V2 F_eCh, F_eCh étant comme indiqué précédemment la fréquence d'échantillonnage du CAN.

Dans un mode de réalisation avantageux, c'est justement à cette fréquence V2 F_eCh que le bruit est centré. Ainsi pour une bande donnée, le bruit n'occupe après conversion par le CAN que la moitié de sa bande initiale, le principe d'échantillonnage ayant replié les signaux d'entrée à ¹/2 F_eCh, tout en ayant l'efficacité de la bande totale du bruit.

Le filtrage analogique passe bande est ainsi ajouté en sortie de l'interface différentielle 3 pour bien dé-corréler la bande utile de la bande du bruit. Un amplificateur 5 peut être ajouté en fonction de la pleine échelle du CAN ou se la bande du bruit est relativement étroite.

Le bruit filtré et éventuellement amplifié est combiné au signal utile par le combineur hyperfréquence 22, le signal combiné étant convertit en signal numérique par le CAN. Le bruit combiné au signal numérisé est ensuite filtré par un filtre numérique 24. L'intérêt du bruit conformé, c'est-à-dire avec une bande passante étroite et maîtrisé, est qu'il peut être facilement placé hors de la bande utile du signal et donc filtré simplement. Ainsi, après codage l'élimination du bruit peut être réalisée par un simple filtre numérique 24 qui est généralement déjà présente en sortie du CAN.

L'invention permet donc de garantir une élimination complète du bruit au final contrairement aux procédés classiques de synthèse de bruit où le bruit occupe toute la bande d'échantillonnage. Dans ces procédés classiques l'image numérique est soustraite après conversion en numérique et l'efficacité de cette suppression est dépendante de la qualité de la représentation numérique du bruit codé qui est très difficile à obtenir. Le positionnement de la fréquence centrale du bruit à F_eCh/2 permet d'obtenir donc une efficacité maximum au niveau de la correction des défauts de non linéarité du CAN, et des codeurs en général, tout en repoussant la bande de fréquence du bruit le plus éloigné possible de la bande utile. En plus de la garantie de suppression complète du bruit, l'invention permet de réaliser un générateur de bruit dans un volume réduit, voire nul ou quasi nul par rapport à des matériels existant. Dans beaucoup d'applications, notamment radar, un FPGA est déjà présent car utilisé pour s'interfacer avec le CAN. Ce FPGA disponible peut contenir la fonction de génération numérique du bruit codé sur un bit et l'interface différentielle LVDS pour passer dans le domaine analogique.

Il n'est pas nécessaire de faire appel à une horloge externe car toutes les opérations de synthèse peuvent utiliser les ressources d'horloges d'autres fonctions, notamment dans des chaînes de réception radar. Eventuellement, il faut ajouter le filtre analogique passe bande 4 si cette ressource n'est pas disponible.

L'invention permet avantageusement de s'affranchir d'un composant de conversion numérique/analogique du bruit. Le signal de bruit étant codé sur un bit, il est avantageusement possible d'utiliser une interface différentielle, par exemple du type LVDS comme cela a été décrit. Avantageusement, sans changer le principe de synthèse de l'invention, il est possible d'augmenter la fréquence du bruit au fur et à mesure de l'évolution en fréquence de ce type d'interface.

L'invention présente également un autre avantage dans ce sens qu'elle ne nécessite pas de traitement spécifique en sortie d'acquisition autre que le filtre analogique 4 qui limite le signal de bruit à la bande utile pour éliminer le bruit en sortie du codeur 23.

Dans le cas d'une application à une chaîne de réception radar, le bruit généré selon l'invention peut être dans un endroit du spectre éloigné de la bande de fréquence des signaux reçus, et ce bruit est naturellement filtré par la chaîne de réception radar, sans nécessiter de composants ou de fonctions supplémentaires.

L'invention permet avantageusement d'obtenir une chaîne de codage à très grande linéarité et à très grande dynamique. La fréquence du bruit peut atteindre des fréquences de l'ordre de 1 GHz.

Claims

REVENDICATIONS

1. Procédé de synthèse d'un bruit analogique, caractérisé en ce qu'il comporte au moins les étapes suivantes : - Générer (1 ) un bruit pseudo aléatoire dans le domaine numérique codé sur un nombre N de bits, échantillonné à une fréquence donnée FH/N ;

- Multiplexer (2) dans le domaine numérique les signaux binaires produits par chacun des N bits à une fréquence d'échantillonnage FH pour obtenir un bruit codé sur un bit à ladite fréquence FH ;

- Transférer (3) le bruit ainsi codé dans le domaine analogique via une interface de transmission différentielle.

2. Procédé selon la revendication 1 , caractérisé en ce que l'étape de transfert dans le domaine analogique est suivie d'une étape de filtrage analogique (4) par un filtre passe bande.

3. Procédé selon la revendication 2, caractérisé en ce que ledit bruit analogique étant apte à être combiné à un signal utile (21 ) à l'entrée d'un convertisseur analogique-numérique (23), la bande passante dudit filtre analogique (4) est centrée sur la moitié de la fréquence d'échantillonnage dudit convertisseur, ladite bande passante ne chevauchant pas la bande de fréquence dudit signal utile.

4. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comporte une étape d'amplification (5) du bruit dans le domaine analogique.

5. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que ledit bruit analogique étant apte à être combiné à un signal utile (21 ) à l'entrée d'un convertisseur analogique-numérique (23), le bruit codé sur un bit en sortie de l'étape de multiplexage (2) est centré sur une fréquence centrale Fc égale à la moitié de la fréquence d'échantillonnage dudit convertisseur (23).

6. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que le nombre N étant égal à 4, ledit bruit pseudo aléatoire est échantillonné à une fréquence égale à 2/3 de ladite fréquence centrale Fc.

7. Synthétiseur de bruit analogique, caractérisé en ce qu'il comporte au moins les modules suivants :

- Un module (1 ) de génération d'un bruit pseudo aléatoire dans le domaine numérique codé sur un nombre N de bits, échantillonné à une fréquence donnée FH/N ;

- Un multiplexeur (2) réalisant dans le domaine numérique le multiplexage des signaux binaires produits par chacun des N bits à une fréquence d'échantillonnage FH pour obtenir un bruit codé sur un bit à ladite fréquence FH ;

- Une interface de transmission différentielle (3) pour transférer le bruit ainsi codé dans le domaine analogique

8. Synthétiseur selon la revendication 7, caractérisé en ce que l'interface de transmission différentielle (3) est du type LVDS.

9. Synthétiseur selon l'une quelconque des revendications 7 ou 8, caractérisé en ce qu'il comporte un filtre analogique passe bande (4) en sortie de l'interface de transmission différentielle.

10. Synthétiseur selon la revendication 9, caractérisé en ce que ledit bruit analogique étant apte à être combiné à un signal utile (21 ) à l'entrée d'un convertisseur analogique-numérique (23), la bande passante dudit filtre est centrée sur la moitié de la fréquence d'échantillonnage dudit convertisseur, ladite bande passante ne chevauchant pas la bande de fréquence dudit signal utile.

11. Synthétiseur selon l'une quelconque des revendications 7 à 10, caractérisé en ce qu'il comporte un étage d'amplification (5) en sortie dudit filtre analogique.

12. Synthétiseur selon l'une quelconque des revendications 7 à 1 1 , caractérisé en ce que ledit bruit analogique étant apte à être combiné à un signal utile (21 ) à l'entrée d'un convertisseur analogique-numérique (23), le bruit codé sur un bit en sortie du multiplexeur (2) est centré sur une fréquence centrale Fc égale à la moitié de la fréquence d'échantillonnage dudit convertisseur (23).

13. Synthétiseur selon l'une quelconque des revendications 7 à 12, caractérisé en ce que le nombre N étant égal à 4, ledit bruit pseudo aléatoire est échantillonné à une fréquence égale à 2/3 de ladite fréquence centrale Fc.

14. Synthétiseur selon l'une quelconque des revendications 7 à 13, caractérisé en ce que le module (1 ) de génération de bruit pseudo aléatoire et le multiplexeur (2) sont réalisés dans un FPGA, l'interface de transmission différentielle étant une sortie différentielle dudit FPGA.

15. Chaîne de codage analogique-numérique, ladite chaîne étant apte à coder un signal utile (21 ), caractérisée en ce qu'elle comporte au moins : - un convertisseur analogique-numérique (23) ;

un synthétiseur selon l'une quelconque des revendications 7 à 14 ;

un combineur (22) combinant ledit signal utile et le bruit généré par ledit synthétiseur ; la sortie dudit combineur étant reliée à l'entrée dudit convertisseur (23), de sorte que le signal combiné est converti numériquement.

16. Chaîne de codage selon la revendication 15, caractérisée en ce que le bruit numérisé est filtré en sortie du convertisseur par un filtre numérique (24).

17. Chaîne de codage selon l'une quelconque des revendications 15 à 16, caractérisée en ce qu'elle est apte à être utilisée dans une chaîne de réception radar, ledit signal utile (21 ) étant un signal de réception radar.