EP3304598A1 - Capteur optique - Google Patents

Capteur optique

Info

Publication number
EP3304598A1
EP3304598A1 EP16727426.5A EP16727426A EP3304598A1 EP 3304598 A1 EP3304598 A1 EP 3304598A1 EP 16727426 A EP16727426 A EP 16727426A EP 3304598 A1 EP3304598 A1 EP 3304598A1
Authority
EP
European Patent Office
Prior art keywords
photodiode
charge
transistor
sensor according
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP16727426.5A
Other languages
German (de)
English (en)
Inventor
Yang Ni
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Imaging Technologies SAS
Original Assignee
New Imaging Technologies SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Imaging Technologies SAS filed Critical New Imaging Technologies SAS
Publication of EP3304598A1 publication Critical patent/EP3304598A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14681—Bipolar transistor imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type

Definitions

  • this type of pixel comprises, as illustrated in FIG. 1, a buried photodiode PD which collects electrical charges induced by incident light radiation and a transfer transistor TX to read the charge thus collected.
  • the transfer transistor has one of its terminals which contacts the photodiode and makes it possible to transfer the charge collected by the photodiode to another receiving device such as a capacitive node FD, either for reading or for storage therein .
  • the buried photodiode is typically composed of an N doping in a P-type substrate, covered with a thin doping layer on its surface (also called “pinning layer”), also of the P type, often of high concentration, so that the ZCE space charge zone does not come into contact with the silicon surface where defects of all kinds are concentrated.
  • FIG. 2 represents the widespread structure of a 4-transistors pixel or 4T pixel.
  • the transfer transistor TX is connected to a capacitive node formed by a floating diffusion FD (in English "floating diffusion").
  • the capacitive node FD is pre-charged to an initial voltage via a reset transistor called “reset transistor” RST controlled by a voltage slot VRST.
  • a first reading of the voltage of the capacitive node FD is made by means of the signal COL after this reset operation.
  • a second reading is made after activation by the TX signal of the TX transfer transistor. The difference between these two readings is representative of the quantity of charges transferred from the buried photodiode to the capacitive node FD.
  • This differential reading makes it possible to eliminate the noise induced by the action of the reset transistor RST on the capacitive node, referred to as KTC noise.
  • a SEL signal is applied to a selection transistor SEL during playback.
  • the electron induced voltage on the capacitive node FD is defined as the conversion gain.
  • a conversion gain of 160 ⁇ / e is obtained. This gain goes down to ⁇ / e when the capacitance is increased to lOfF.
  • the read transistor within the pixel and the read circuit generate a read noise whose impact is inversely proportional to the conversion gain. For example, for a reading noise of 320 ⁇ , a conversion gain of ⁇ / e gives a noise equivalent to 2 electrons, but a conversion gain of ⁇ / e gives a noise of 20 electrons.
  • the ratio of FWC capacity to read noise defines the Dynamic Range (DR).
  • DR Dynamic Range
  • For a capacitance of the capacitive node FD of IfF, DR 6250/2 is 70 dB.
  • the second which results from the researches of the plaintiff, is based on the use of a photodiode without polarization, the voltage generated by the photodiode then being naturally a logarithm of light intensity as in a solar cell.
  • the application WO 2014/064274 describes a combination of two pixels, one linear whose photodiode is in integration mode, and the other logarithmic where the photodiode is in photovoltaic mode. Due to the use of two types of photodiodes, such a structure is relatively complex and expensive on the surface.
  • the application EP 1 265 291 relates to a CMOS image sensor where each pixel comprises at least one MOS transistor connected in series by its drain or source to the cathode of a photodiode, and this transistor is configured in such a way that it works at least partially in weak inversion.
  • the response of the pixel is of linear type. Beyond this level of illumination, the response of the pixel then becomes logarithmic.
  • a transistor sampling-blocking allows the reading of the electric charge generated by the photodiode.
  • the present invention thus aims to overcome all or some of the drawbacks of existing pixel structures and to propose a pixel structure having a non-linear response allowing both good sensitivity and great dynamics, in an extended temperature range.
  • the photoelectric charge that forms within the photodiode can be partially discharged by the conversion element, so that the amount of photoelectric charge that effectively accumulates within the photodiode following the arrival of photons can follow a nonlinear progression, at least starting from a certain level of accumulated charge.
  • the non-linear relationship is a linear progression at low light levels and then a logarithmic progression at higher light levels.
  • the answer is obtained by the accumulation of photoelectrons during the exposure time; the initial linear portion of the response allows good electron photo collection to improve sensitivity to low light levels.
  • the response gradually changes to logarithmic mode thanks to the conversion element according to the invention, which generates a greater leakage of these electrons out of the photodiode. This logarithmic response portion is used to compress the signal and create a wider operating dynamics.
  • the conversion element preferably has a nonlinear conductivity dependent on at least one control signal applied thereto.
  • the conversion element may be a MOS transistor, the control signal or signals being applied to the gate and / or the drain of the transistor.
  • the conversion element is a bipolar transistor
  • the conversion element is a gate or virtual base transistor whose potential is reduced to that of the substrate by construction.
  • the control signal may be the drain or collector voltage.
  • said at least one control signal is temperature dependent.
  • the invention then makes it possible to compensate for the variation of the response of the sensor as a function of the temperature, by controlling the electrical properties of the conversion element as a function of the temperature, in particular its electrical conductivity.
  • the sensor advantageously comprises at least one reference pixel having the same structure as the illuminated pixel or pixels, but protected from the incident light and receiving an injection of charges simulating an illumination condition and the generation of the photoelectric charge by the photodiode.
  • the control signal may be slaved to an output signal of the reference pixel or a group of reference pixels to maintain the output of the reference pixel or reference pixel group at a constant value when the temperature varies.
  • the same control signal thus determined can be sent to all the pixels of the sensor. It is thus possible to compensate for the influence of the temperature on the response of the active pixels by such a regulation loop.
  • the control signal may be dependent on the nature of the illumination, for example flash light or non-pulsed light, since it controls via the conversion element the photoelectric charge formation intensity from which the progress the voltage of the photodiode goes from linear to nonlinear.
  • the linear to non-linear transition of the voltage progression can be shifted so as to have the widest possible range of linear progression.
  • the photodiode is preferably buried.
  • the pixel is made such that the residual charge is zero after the transfer reading.
  • the conversion element may be a transistor formed by a doped zone constituting the drain, with preferably a confinement doping under this drain zone and a surface doping ("pinning layer") of the photodiode extending on the surface of the substrate in the direction of the drain zone, without however covering the entire channel.
  • the control signal may be applied to the drain of the conversion transistor, the drain of the transistor being formed by buried doping extending to a depth greater than or equal to that of reading transistors of the pixel, in particular the selection transistor SEL. This arrangement reinforces the DIBL phenomenon and facilitates the control of the conversion element by the drain voltage.
  • the conversion transistor may include a buried drain or collector extending within the substrate beneath the photodiode.
  • This buried drain or collector may be common to several pixels of the sensor, or even to all the pixels, all the drains being fused into a single layer. This simplifies the manufacture of the sensor.
  • the photodiode above the buried drain can also be seen as constituting the emitter of a bipolar transistor.
  • the photodiode is illuminated by the rear face of the substrate.
  • the doped zone corresponding to the cathode of the photodiode may extend below the doped zone corresponding to the drain of the transistor.
  • the doped surface area of the photodiode may extend beyond the doped zone corresponding to the cathode of the photodiode.
  • the charge transfer element may be a MOS transistor or a bipolar transistor exploiting an extreme DIBL phenomenon called Punch Through (or PT), with a sufficiently high voltage on the drain to pull electrons from the source (doped zone of the photodiode).
  • the charge transfer element may comprise a transfer channel triggered by DIBL.
  • the subject of the invention is also a method for temperature compensation of a sensor according to the invention, in which said at least one said control signal is acted upon to compensate for the influence of the temperature.
  • said at least one said control signal is acted upon to compensate for the influence of the temperature.
  • the temperature modulates the ease of leakage of electrons from the photodiode. If the temperature increases, the electrons flee more easily, the logarithmic response arrives earlier. Conversely, when the temperature decreases, the logarithmic response arrives later.
  • a control loop may be used, associated with one or more reference pixels, to maintain the at least one control signal at a level to compensate for the influence of the temperature.
  • the reference pixel or pixels are preferably pixels that receive said at least one control signal but in which the illumination is simulated by injecting a current corresponding to a certain level of illumination, this reference pixel or pixels being masked from the incident light.
  • the modulation of the control of the conversion element tends to keep the response of the reference pixel (s) unchanged.
  • the same control as that applied to the reference pixel (s) is applied to the active pixels exposed to light for imaging.
  • FIGS. 1 to 4 previously described, illustrate the state of the art
  • FIG. 5 is an electronic diagram of a pixel according to the invention
  • FIG. 6 illustrates the use of a CMOS transistor to produce the non-linear conversion element
  • FIGS. 8 and 9 illustrate the charge stored in the photodiode corresponding to two different Vpin voltages
  • FIG. 10 illustrates the evolution of the response of the charge Q PD of a pixel as a function of the variation of the gate voltage V G OR of the voltage Vpin,
  • FIGS. 11 and 12 are views similar to FIGS. 8 and 9, but corresponding to two different operating temperatures of the pixel
  • FIG. 13 illustrates the variation of the response of a pixel as a function of temperature
  • FIG. 15 illustrates the variation of the response of the sensor as a function of the gate voltage V G
  • FIG. 16 illustrates the injection of a current into a reference pixel
  • FIG. 17 represents an example of processing the signals coming from the reference pixels of the sensor by means of a regulation loop
  • FIGS. 21 to 27 show exemplary embodiments of pixel structures
  • FIG. 29 illustrates the possibility of associating several photodiodes with the same capacitive node
  • FIG. 30 illustrates the possibility of producing a buffer structure in a pixel
  • FIG. 31 represents an example of an optical sensor according to the invention.
  • FIG. 31 represents an example of a sensor 100 according to the invention.
  • This sensor 100 conventionally comprises a matrix (N lines and M columns) of active pixels 10 and one or more reference pixels 10 'protected from the incident light.
  • the pixel or pixels 10 ' are identical to the active pixels 10, apart from the fact that they are protected from the incident light, and that a non-zero level of illumination is simulated by injection of a current, as explained more far.
  • the sensor 100 may comprise means for addressing the pixels, such as a line controller 101 and read circuits 102 and column scan 103, in a conventional manner, as well as an interface circuit 105.
  • the controller line 101 generates control signals for each selected line. For each selected line, the timing diagram of Figure 2 can be applied.
  • the output assembly of this selected line enters the read circuit 102 where the double reads are processed.
  • This circuit is controlled by the column scanning circuit for reading the pixels.
  • the read circuit may be either analog or digital where an analog-to-digital conversion is incorporated.
  • the sensor may comprise a circuit 106 for temperature compensation.
  • the pixel or group of reference pixels 10 'receives the same control signals and generates an output signal which is processed in the compensation circuit by comparing with a predefined reference level.
  • This circuit generates a control signal to all the pixels, including the reference pixel or pixels, in order to compensate for the variation of response of the pixel as a function of the temperature, as will be explained in more detail later.
  • a fixed electrical signal is applied to the pixels in the array.
  • the example of such a case is a sensor mounted on a TEC (thermal electric cooler) regulated temperature.
  • This fixed control signal aims for example to maintain a linear progression to the response of the sensor at low light levels, depending on the intended applications.
  • the invention is not limited to a particular number of pixels nor to an arrangement of pixels in matrix form; pixels can be reduced to one line; at the limit, the sensor may have only one active pixel.
  • FIG. 5 schematically represents an exemplary pixel 10 of an optical sensor according to the invention.
  • This pixel 10 comprises a photodiode 11, preferably buried, which is connected to a non-linear current-voltage conversion element 12, preferably having a current-voltage relationship close to a logarithmic function, in particular to strong illuminations in order to generate a non-linear voltage on the cathode 13 of the photodiode.
  • a charge transfer device 14 to a load receiving device 15 provides access to the charge stored in the photodiode, representative of the light exposure level of the photodiode.
  • the nonlinear conversion element 12 may be controlled by an electrical signal from a non-apparent control circuit in FIG. 5, as produced by the circuit 106 mentioned above, this electrical signal preferably being a function of the temperature so as to compensate for its influence but may also result from a voluntary programming.
  • This control circuit is preferably integrated on the same chip as the pixels.
  • a MOS transistor constitutes the non-linear conversion element 12 and the charge transfer device 14 is also constituted by a MOS transistor.
  • the photo-current generated by the photodiode is very small.
  • a photodiode of ⁇ by ⁇ generates only about 10nA with a direct illumination of 100 Klux.
  • the non-linear conversion transistor 12 operates in sub-threshold mode ("subthreshold" in English).
  • the drain current I D can then be expressed by the following equation:
  • V G denotes the gate voltage of the conversion element
  • Vs the voltage of the source
  • V D the drain voltage
  • V T kT / q
  • k the Bolzmann constant
  • T the absolute temperature.
  • ⁇ is a constant slightly greater than 1.
  • the capacitive node FD Before reading the charge of the photodiode, the capacitive node FD is preloaded at an initial voltage higher than the voltage Vpin of the photodiode.
  • the transfer transistor TX is then actuated.
  • the capacitive node FD Part of the charge stored in the junction of the photodiode is transferred to the capacitive node FD via this transfer transistor TX.
  • the voltage of the photodiode increases and that of the capacitive node FD decreases until an equilibrium is reached.
  • the variation of the voltage of the capacitive node FD informs about the amount of charge transferred from the photodiode to the capacitive node FD.
  • the initial voltage of the capacitive node FD is sufficiently high so that the voltage on the photodiode can reach the voltage V p i n at the end of the transfer. In this case, the transfer is total and the photodiode is completely emptied of moving charges.
  • the voltage on the gate of the conversion MOS transistor can be chosen so that when the voltage V p i n is reached, the current in the conversion MOS transistor is very low, and ideally generates less than one electron with the exposure time. used. After a full charge transfer has taken place, a new acquisition cycle can begin.
  • the charge-receiving device is a buffer structure PD2 having the same structure as the buried photodiode PD1 and acting as a charge memory, being protected from the incident light by a mask 210.
  • This buffer structure PD2 is produced with a voltage V p i n higher than that of the photodiode PDl, so as to allow the flow of the charge from the photodiode PD1 to the buffer structure PD2. It may be smaller in size than the photodiode it receives the charge because it does not have to generate photoelectric current.
  • the thermal dependence of the pixel response of the present invention is from V T , IO and Idark.
  • FIG. 15 illustrates a possibility of implementing a compensation of the temperature, by using one or more reference pixels, masked by a layer opaque to light, such as a layer of metal for example, such as the one or more 10 'pixels above.
  • an electric current is injected into the photodiode (s) of these reference pixels by simulating the photoelectric current. This current is strong enough for this reference pixel (s) to work in logarithmic mode.
  • a reference level is created at a certain level of illumination by electrically simulating this illumination on the reference pixel or pixels. This avoids the disadvantages associated with the incidence on the reference signal of the stray light, which is relatively lower at a high level of illumination.
  • the injected current simulates, for example, an illumination level of at least 10,000 lux.
  • the compensation is carried out using a temperature probe which supplies the temperature to a circuit comprising a controller provided with a memory in which a correspondence table is recorded which generates directly for each temperature value a corresponding value for the control signal, for example the gate voltage V G of the conversion transistor in the example which has just been described with reference to FIG. 6.
  • the correspondence table can be obtained in advance by a phase of FIG. calibration.
  • the reference pixel or pixels are advantageously used to effect a compensation of the temperature.
  • the conversion element can be realized in multiple ways, in MOS or bipolar structure.
  • the conversion element involves in its design, particularly when it is a MOS transistor, the so-called DIBL phenomenon (Drain Induced Barrier Lowering), which can be quite pronounced in a short-channel MOS transistor.
  • DIBL Drain Induced Barrier Lowering
  • This same phenomenon is also observed in a BJT transistor when the base is weakly doped, for example less than 10 17 atoms per cm 3 .
  • This phenomenon is an electrostatic influence of the drain on the source.
  • a higher voltage drain facilitates the output of electrons from the source.
  • the increase of the drain voltage V D is equivalent to an increase of the gate voltage V G with the same drain voltage.
  • DIBL modulates the current Io in a MOS transistor under threshold.
  • the doping of the substrate under the gate at a level of between 10 14 and 10 17 atoms per cm 3 and to increase the depth of the substrate.
  • doping for the drain for example to the same value (to 30%) as the length of the channel, without reducing the channel length too much, the depth thus being for example between 0.25 micron and 2 microns.
  • the advantage of this approach using the DIBL phenomenon is the possibility of putting a fixed voltage on the gate and creating the compensation by modulating the drain voltage of the conversion transistor.
  • a gate biased at 0V is advantageously replaced by a thin layer 10 of high doping type P at the surface, in contact with the substrate P as illustrated in FIG. 19, for a P-type substrate in which in the cathode of the photodiode is constituted by N. doping.
  • the virtual grid thus formed does not suffer from a dispersion of the threshold voltage induced by the charge trapped in the oxide of the gate as in a conventional transistor.
  • a sufficiently strong doping is preferable, for example greater than 10 17 atoms per cm 3 in order to make the Fermi level stable on the surface and also to eliminate the surface leakage current. It is also possible to use a substrate without additional doping for this conversion transistor, that is to say a so-called native transistor. Doping is ensured simply by uniform doping during the manufacture of the silicon wafer, the most common doping being 10 15 atoms per cm 3 .
  • the non-linear conversion element may also be a bipolar transistor as shown in FIG. 20.
  • the collector is assimilated to the drain, the base at the gate and the transmitter at the source of the MOS transistor described above.
  • the formula (3) can be rewritten in the form:
  • V E the voltage of the transmitter and V B the voltage of the base.
  • the same compensation mechanism also applies to it, and one can act on the voltage of the base as a control signal, or better play on the voltage of the collector, as described below.
  • the preferred configuration with a buried photodiode is to connect the base to the substrate which constitutes the anode of the buried photodiode, as illustrated in FIG. 21 b). In this case, only the voltage modulation of the collector makes it possible to create temperature compensation.
  • the drain or the collector of the non-linear conversion transistor is biased at a high voltage, typically close to the supply voltage of the sensor. So the diffusion drain or collector also sucks electrons created by the incident light. This competition reduces the quantum yield of the photodiode.
  • a Type P doping can form an electrostatic screen pushing a portion of these electrons to the buried photodiode.
  • FIG. 22 shows an embodiment according to the invention with a conventional MOS conversion transistor. It is possible to use as illustrated a floating diffusion FD for receiving and measuring the amount of charge stored in the buried photodiode, under illumination.
  • the voltage follower portion for reading the voltage on floating FD is schematically represented because it can be easily performed with conventional transistors available in a conventional CMOS fabrication process.
  • the control signal consists of the drain voltage of the conversion transistor.
  • the grid is at the same potential as the substrate, and it is called a "virtual" grid.
  • the surface doping zone of the photodiode extends at 115 beyond the doped zone of the photodiode constituting the cathode.
  • This realization uses the DIBL phenomenon in a virtual grid conversion transistor polarized to zero.
  • the doping of the drain of the conversion transistor is made with a depth d greater than that of the reading transistors of the pixel, made conventionally, in particular of the selection transistor SEL. This depth may be at least equal to that of the NPD zone of the buried photodiode, as illustrated.
  • the virtual grid P + doping connects with the protective layer 110 of the buried photodiode.
  • Containment doping is advantageously carried out under the drain of the conversion transistor, as well as under the transfer transistor.
  • a bipolar transistor having its base connected to the substrate 169 constituted by the anode of the buried photodiode plays the role of the nonlinear conversion element.
  • the collector 170 of the conversion transistor with the accented DIBL phenomenon is placed under the buried photodiode. Since the collectors of the transistors of the different pixels share the same voltage, they can be fused together.
  • the buried collector 170 can be polarized for all the pixels via a surface contact by sufficiently deep n doping (not shown in FIG. 25), passing through the first substrate P 169.
  • the transfer transistor is a virtual gate BJT or MOS transistor whose gate voltage is that of the substrate.
  • the DIBL phenomenon is exploited to extract the charge stored in the photodiode.
  • a capacitor CX is connected between the transfer control signal TX and the capacitive node FD. After resetting the capacitive node FD, the TX signal goes to a higher level. This overvoltage is transmitted on the capacitive node FD via the capacitor CX and causes a current of passage by the extreme effect DIBL (also called PUNCH THROUGH or PT). This current makes it possible to transfer the charge of the buried photodiode to the capacitor CX.
  • DIBL extreme effect DIBL
  • the embodiments described above can be made more compact by merging the capacitive node FD and the transistors involved in reading the voltage of the capacitive node FD.
  • several buried photodiodes associated with their non-linear conversion element can be connected to the same capacitive node FD via respective transfer transistors, as illustrated in FIG. 29. These different photodiodes can be read sequentially, one after another, with the timing chart of Figure 2.
  • This compacting technique is commonly used in reduced pitch image sensors.
  • FIG. 24 can be realized without confinement doping under the non-linear conversion transistor and the transfer transistor.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

La présente invention concerne un capteur optique qui comporte un ou plusieurs pixels (10) à transfert de charge comportant chacun une photodiode enterrée (11) générant une charge photoélectrique sous éclairement, un élément de conversion (12) recevant au moins une partie de cette charge photoélectrique et tendant à imposer à la photodiode un potentiel satisfaisant à une relation non linéaire avec l'intensité de génération de la charge photoélectrique, et un élément de transfert de charge (14) pour lire la charge stockée par la photodiode (11) de telle sorte que la charge résiduelle dans celle-ci soit nulle après la lecture par transfert.

Description

CAPTEUR OPTIQUE
La présente invention concerne un capteur optique comportant un ou plusieurs pixels de technologie CMOS à transfert de charge comportant chacun une photodiode générant un courant photoélectrique sous éclairement.
Aujourd'hui ce type de pixel comporte comme illustré à la figure 1 une photodiode enterrée PD qui collecte des charges électriques induites par le rayonnement lumineux incident et un transistor de transfert TX pour lire la charge ainsi collectée. Le transistor de transfert présente l'une de ses bornes qui en contact avec la photodiode et permet de transférer la charge collectée par la photodiode vers un autre dispositif de réception telle qu'un nœud capacitif FD, soit pour la lecture soit pour y être stockée. La photodiode enterrée est typiquement composée d'un dopage N dans un substrat du type P, recouvert d'une fine couche de dopage en sa surface (encore appelée « pinning layer »), également du type P, souvent de forte concentration, de sorte que la zone de charge d'espace ZCE n'entre pas en contact avec la surface du silicium où sont concentrés les défauts en tout genre.
La figure 2 représente la structure largement répandue d'un pixel dit « à 4 transistors » ou pixel 4T. Le transistor de transfert TX est connecté sur un nœud capacitif formé d'une diffusion flottante FD (en anglais « floating diffusion »). Avant d'activer le transistor de transfert, le nœud capacitif FD est pré-chargé à une tension initiale via un transistor de réinitialisation dit « transistor de reset » RST commandé par un créneau de tension VRST. Une première lecture de la tension du nœud capacitif FD est faite grâce au signal COL après cette opération de réinitialisation. Une deuxième lecture est faite après l'activation par le signal TX du transistor de transfert TX. La différence entre ces deux lectures est représentative de la quantité de charges transférées de la photodiode enterrée vers le nœud capacitif FD. Cette lecture différentielle permet de supprimer le bruit induit par l'action du transistor de reset RST sur le nœud capacitif, dit bruit KTC. Un signal SEL est appliqué sur un transistor de sélection SEL pendant la lecture.
Il est souhaitable dans une telle structure connue d'assurer un transfert de charge complet de la photodiode enterrée vers le nœud capacitif FD, pour qu'après l'activation du transistor de transfert TX, la charge mobile soit nulle dans la zone dopée de la photodiode enterrée. En effet, si la charge mobile n'est pas complètement transférée vers le nœud capacitif FD, on observe un bruit additionnel proportionnel à la racine carrée de la charge transférée de la photodiode enterrée. La charge résiduelle dans la photodiode engendre une traînée sur l'image suivante.
Le transfert complet de charge dépend de deux conditions de base :
1) la tension de polarisation de la cathode de la photodiode enterrée à laquelle tous les électrons mobiles sont chassés, encore appelée « pinning voltage » ou Vpin, et
2) la tension de pré-charge et la capacitance de la diffusion flottante.
Il faut ainsi que la tension du nœud capacitif FD, après avoir reçu la charge de la photodiode enterrée par l'action du transistor de transfert TX, reste supérieure à la tension Vpin.
Dans une conception classique où le pixel donne une réponse linéaire, la tension Vpin est généralement fixée par construction entre 0.5V et IV.
La figure 3 illustre un résultat de simulation TCAD avec une photodiode enterrée ayant une tension Vpin égale à IV, et l'on peut observer que la zone de désertion envahit toute la cathode quand la tension de polarisation atteint cette valeur.
Par approximation, il est possible de considérer que la charge mobile stockée, sous forme d'électrons libres dans le cas considéré, dans la photodiode enterrée est proportionnelle à la différence entre la tension sur la photodiode VPD et la tension Vpin. Quand la tension de la photodiode devient égale à la tension Vpin, la charge mobile est nulle.
Approximativement, la charge stockée dans la photodiode QPD est proportionnelle à (Vpin - VPD) on a:
La tension de réinitialisation du nœud capacitif FD est en général fixée entre 2V et 3V et la variation de tension utilisable est ainsi de l'ordre de IV. La capacitance du nœud capacitif FD détermine dans ce cas la quantité maximale de charge que peut réceptionner le nœud capacitif FD. Par exemple, pour une capacitance de lfF, la capacité de réception est de lfC, équivalent à 6250 électrons. Si l'on augmente cette capacitance à lOfF, alors cette capacité monte à 62500 électrons. Cette capacité est appelée « Full Well Capacity » (FWC). Compte tenu du bruit de grenaille, le meilleur rapport signal/bruit obtenu à FWC est égal à la racine carrée de FWC. Par exemple, il est de 79 pour FWC=6250 et de 250 pour FWC=62500. Pour une meilleure qualité d'image, il est préférable d'avoir une grande valeur de FWC. Toutefois la capacitance ne peut être augmentée sans conséquences négatives sur certaines caractéristiques du pixel, comme expliqué ci-dessous.
La tension induite par un électron sur le nœud capacitif FD est définie comme étant le gain de conversion. Par exemple, pour une capacitance du nœud capacitif FD de IfF, on obtient un gain de conversion de 160 μν/e. Ce gain descend à Ιβμν/e quand la capacitance est augmentée à lOfF. Le transistor de lecture au sein du pixel ainsi que le circuit de lecture génèrent un bruit de lecture dont l'impact est inversement proportionnel au gain de conversion. Par exemple, pour un bruit de lecture de 320μν, un gain de conversion de Ιβθμν/e donne un bruit équivalent à 2 électrons, mais un gain de conversion de Ιβμν/e donne un bruit de 20 électrons.
Le rapport entre la capacité FWC et le bruit de lecture définit la plage dynamique (« Dynamic Range » ou DR). Par exemple, pour une capacitance du nœud capacitif FD de IfF, DR=6250/2 soit 70dB. Pour une capacitance du nœud capacitif FD de lOfF on a également une plage dynamique DR égale à 70dB, mais le seuil de détection pour une capacitance du nœud FD égale à IfF est bien meilleur (2 électrons) que pour une capacitance du nœud FD égale à lOfF (20 électrons).
Par conséquent, il est difficile d'avoir une très grande dynamique et une bonne sensibilité avec la technologie de pixel conventionnelle telle que décrite ci-dessus. Or, pour beaucoup d'applications telles que la surveillance ou la vision automobile, une dynamique supérieure à 120dB est souhaitable. Pour un pixel 4T à réponse linéaire, il faudrait une capacité FWC 106 fois supérieure au bruit d'obscurité équivalent en électrons. A supposer que l'on utilise une capacité de nœud FD de lOfF avec un bruit de lecture de 320μν, la capacité FWC devrait être d'au moins 20 106 électrons, et générerait une variation de tension de 640V, ce qui est quasiment impossible à réaliser.
Par ailleurs, il est connu qu'une réponse non-linéaire permet d'avoir à la fois une bonne sensibilité et une grande plage de fonctionnement. La réponse logarithmique de l'œil humain en est l'un des meilleurs exemples. Comme illustré sur la figure 4, cette réponse logarithmique possède une pente initiale très forte quand le signal d'excitation est faible, donc une bonne sensibilité, et une pente progressivement aplatie quand le signal d'excitation augmente en intensité, donc une très grande dynamique de fonctionnement.
Les technologies existantes de pixel dit « logarithmique » se classent principalement en deux familles : (1) Association entre une photodiode générant un photo- courant linéaire et un élément de conversion courant-tension non-linéaire et (2) lecture directe de la tension sur une photodiode en mode cellule solaire.
La première famille se fonde sur l'association d'une photodiode polarisée en inverse produisant un courant photoélectrique proportionnel à l'intensité lumineuse et d'un composant non-linéaire de conversion, constitué par un transistor MOS sous le seuil de fonctionnement.
La deuxième, qui résulte des recherches de la demanderesse, repose sur l'utilisation d'une photodiode sans polarisation, la tension générée par la photodiode étant alors naturellement un logarithme de l'intensité lumineuse comme dans une cellule solaire.
Les solutions issues de ces familles technologiques utilisent toutes le mode
« tension », c'est-à-dire que signal utile est constitué par une tension générée par la photodiode. Avec un tel mode de fonctionnement en tension, la qualité du signal est entachée par le bruit thermique et dans le cas de la deuxième famille, également par le bruit de réinitialisation. La performance en bas niveau de lumière incidente est ainsi insuffisante pour certaines applications.
La demande WO 2014/064274 décrit une combinaison de deux pixels, l'un linéaire dont la photodiode est en mode intégration, et l'autre logarithmique où la photodiode est en mode photovoltaïque. Du fait de l'utilisation de deux types de photodiodes, une telle structure est relativement complexe et onéreuse en surface.
La demanderesse a essayé en interne de faire travailler la photodiode en mode cellule solaire au sein d'un pixel 4T. Cette proposition tente de réduire le bruit KTC par un double échantillonnage corrélé (« Correlated Double Sampling » ou CDS), grâce à un transfert de charge. Toutefois, le fonctionnement en mode cellule solaire impose une tension Vpin très proche de zéro, voire un peu négative, ce qui augmente la difficulté de réalisation et réduit l'efficacité de collecte en raison du faible champ électrique dans la jonction de la photodiode.
La demande EP 1 265 291 concerne un capteur d'image CMOS où chaque pixel comprend au moins un transistor MOS connecté en série par son drain ou sa source à la cathode d'une photodiode, et ce transistor est configuré de manière à ce qu'il fonctionne au moins partiellement en faible inversion. Ainsi, en faible inversion, pour un niveau d'exposition relativement faible, la réponse du pixel est de type linéaire. Au-delà de ce niveau d'illumination, la réponse du pixel devient alors logarithmique. Un transistor d'échantillonnage-blocage permet la lecture de la charge électrique générée par la photodiode.
Après lecture de cette charge, il peut subsister une charge résiduelle dans la photodiode, bruitant l'image suivante.
Dans les demandes FR 2 920 590, US 2002/024058 et DE 101 23 819, il y a une lecture de tension au niveau de la cathode de la photodiode, celle-ci étant reliée à la grille d'un transistor suiveur.
Toutes ces solutions souffrent de plus d'une variation de la réponse photoélectrique en fonction de la température de fonctionnement. Pour des applications telles que la surveillance ou la vision automobile, cette variation de la réponse en fonction de la température n'est pas acceptable car elle peut gêner la restitution des couleurs.
La présente invention vise ainsi à remédier à tout ou partie des inconvénients des structures de pixel existantes et à proposer une structure de pixel ayant une réponse non-linéaire permettant à la fois une bonne sensibilité et une grande dynamique, dans une plage de température étendue.
L'invention atteint cet objectif grâce à un capteur optique qui comporte un ou plusieurs pixels à transfert de charge comportant chacun une photodiode générant une charge photoélectrique sous éclairement, un élément de conversion recevant au moins une partie de cette charge photoélectrique et tendant à imposer à la photodiode un potentiel satisfaisant à une relation non linéaire avec l'intensité de génération de la charge photoélectrique, et un élément de transfert de charge pour lire la charge stockée par la photodiode.
La charge photoélectrique qui se forme au sein de la photodiode peut être évacuée en partie par l'élément de conversion, de sorte que la quantité de charge photoélectrique qui s'accumule effectivement au sein de la photodiode suite à l'arrivée de photons, peut suivre une progression non linéaire, au moins à partir d'un certain niveau de charge accumulée. De préférence, la relation non linéaire correspond à une progression linéaire aux bas niveaux de lumière puis à une progression logarithmique aux niveaux de lumière plus élevés. La réponse est obtenue par l'accumulation des photoélectrons pendant le temps de pose ; la portion initiale linéaire de la réponse permet une bonne collecte des photo électrons afin d'améliorer la sensibilité aux bas niveaux de lumière. Ensuite, la réponse passe progressivement en régime logarithmique grâce à l'élément de conversion selon l'invention, qui génère une fuite plus importante de ces électrons hors de la photodiode. Cette portion de réponse logarithmique permet de compresser le signal et de créer une dynamique de fonctionnement plus étendue.
L'élément de conversion présente de préférence une conductivité non linéaire dépendant d'au moins un signal de commande qui lui est appliqué. L'élément de conversion peut être un transistor MOS, le ou les signaux de commande étant appliqués à la grille et/ou au drain du transistor. En variante, l'élément de conversion est un transistor bipolaire
De préférence, l'élément de conversion est un transistor à grille ou base virtuelle, dont le potentiel est ramené à celui du substrat par construction. Dans ce cas, le signal de commande peut être la tension de drain ou de collecteur.
L'élément de transfert de charge peut comporter des moyens d'abaissement de barrière de potentiel induit par polarisation de drain (DIBL ou Drain Induced Barrier Lowering). Cet abaissement de barrière de potentiel peut se faire en agissant sur la tension de drain ou de collecteur. Lorsque l'élément de conversion est un transistor bipolaire, celui-ci peut être de type BJT latéral ou BJT vertical, de préférence avec 1 l'émetteur réalisé avec la zone dopée correspondant à la cathode de la photodiode et la base correspondant au substrat d'anode de la photodiode.
Le phénomène DIBL correspond à l'extraction des électrons de la source par le champ électrique induit par le drain. Quand la tension du drain est élevée, les électrons sortent plus facilement de la source. Ces électrons sont ensuite capturés par le drain, donnant naissance au courant drain/source. Ainsi, le courant drain/source est contrôlé à la fois par la tension de source et par la tension de drain. Le courant photoélectrique passe par la source et il est converti en une tension non-linéaire sur la source. Cette conversion est aussi contrôlée par la tension de drain, vue comme une commande.
Quand le réglage de la conversion non linéaire se fait par le phénomène DIBL la conversion non linéaire se fait avec la relation courant-tension entre le drain et la source ou entre l'émetteur et le collecteur, la grille ou la base ne jouant aucun rôle. Dans ce cas, on fixe par construction le potentiel du canal entre le drain et la source ou entre l'émetteur et le collecteur à celui du substrat, c'est-à-dire que l'on a une grille ou base virtuelle. Les notions de transistor MOS à grille virtuelle ou de transistor BJT à base virtuelle tendent ainsi à se confondre. Pour cette raison, dans le texte suivant, on ne fait pas toujours de distinction entre les deux.
De préférence, ledit au moins un signal de commande est dépendant de la température. L'invention permet alors une compensation de la variation de la réponse du capteur en fonction de la température, en contrôlant en fonction de la température les propriétés électriques de l'élément de conversion, notamment sa conductivité électrique.
Le capteur comporte avantageusement au moins un pixel de référence ayant même structure que le ou les pixels illuminés, mais protégé de la lumière incidente et recevant une injection de charges simulant une condition d'éclairement et la génération de la charge photoélectrique par la photodiode.
Le signal de commande peut être asservi à un signal de sortie du pixel de référence ou d'un groupe de pixels de référence afin de maintenir le signal de sortie du pixel de référence ou de ce groupe de pixels de référence à une valeur constante quand la température varie. Le même signal de commande ainsi déterminé peut être envoyé à tous les pixels du capteur. On peut ainsi compenser l'influence de la température sur la réponse des pixels actifs par une telle boucle de régulation.
Le signal de commande peut être dépendant de la nature de l'illumination, par exemple lumière du flash ou lumière non impulsionnelle, car il permet de contrôler via l'élément de conversion l'intensité de formation de charge photoélectrique à partir de laquelle la progression de la tension de la photodiode passe de linéaire à non linéaire.
En particulier, si le capteur doit pouvoir réagir convenablement à un flash de lumière et que les pixels ne sont pas tous lus simultanément, il peut y avoir un intérêt à ce que le signal résultant de l'intégration dans le temps de l'éclairement soit prépondérant. On peut décaler en agissant sur le signal de commande la transition linéaire vers non linéaire de la progression de la tension de façon à avoir une plage de progression linéaire la plus étendue possible
Le signal de commande peut ainsi être différent selon que la lumière correspond à une prise de vue sous flash, ou à une prise de vue sous lumière naturelle.
La photodiode est de préférence enterrée. De préférence, le pixel est réalisé de telle sorte que la charge résiduelle soit nulle après la lecture par transfert. L'élément de conversion peut être un transistor formé par une zone dopée constituant le drain, avec de préférence un dopage de confinement sous cette zone de drain et un dopage de surface (« pinning layer ») de la photodiode se prolongeant à la surface du substrat en direction de la zone de drain, sans toutefois couvrir tout le canal.
Le signal de commande peutêtre appliqué au drain du transistor de conversion, le drain du transistor étant formé par un dopage enterré s 'étendant à une profondeur supérieure ou égale à celle de transistors de lecture du pixel, notamment le transistor de sélection SEL. Cet arrangement renforce le phénomène DIBL et facilite le contrôle de l'élément de conversion par la tension de drain.
Le transistor de conversion peut comporter un drain ou collecteur enterré s'étendant au sein du substrat sous la photodiode. Ce drain ou collecteur enterré peut être commun à plusieurs pixels du capteur, voire à l'ensemble des pixels, tous les drains étant fusionnés en une seule couche. Cela simplifie la fabrication du capteur. La photodiode au- dessus du drain enterré peut aussi être vue comme constituant l'émetteur d'un transistor bipolaire.
Dans des variantes de réalisation, la photodiode est éclairée par la face arrière du substrat. La zone dopée correspondant à la cathode de la photodiode peut se prolonger au-dessous de la zone dopée correspondant au drain du transistor. La zone dopée de surface de la photodiode peut se prolonger au-delà de la zone dopée correspondant à la cathode de la photodiode.
L'élément de transfert de charge peut être un transistor MOS ou un transistor bipolaire exploitant un phénomène de DIBL extrême dit de Punch Through (ou PT), avec une tension suffisamment élevée sur le drain pour arracher des électrons de la source (zone dopée de la photodiode). L'élément de transfert de charge peut comporter un canal de transfert déclenché par DIBL.
L'invention a encore pour objet, selon un autre de ses aspects, un procédé de compensation en température d'un capteur selon l'invention, dans lequel on agit sur ledit au moins signal de commande précité pour compenser l'influence de la température sur la fuite des charges photoélectriques de la photodiode. En effet, la température module la facilité de fuite des électrons de la photodiode. Si la température augmente, les électrons fuient plus facilement, la réponse logarithmique arrive plus tôt. A l'inverse, quand la température diminue, la réponse logarithmique arrive plus tard. On peut agir sur l'élément de conversion afin de compenser cette variation et obtenir une réponse stable. Une boucle de régulation peut être utilisée, associée à un ou plusieurs pixels de référence, pour maintenir ledit au moins un signal de commande à un niveau permet de compenser l'influence de la température. Le ou les pixels de référence sont de préférence des pixels qui reçoivent ledit au moins un signal de commande mais dans lesquels l'éclairement est simulé par injection d'un courant correspondant à un certain niveau d'illumination, ce ou ces pixels de référence étant masqués de la lumière incidente. La modulation de la commande de l'élément de conversion tend à maintenir inchangée la réponse du ou des pixels de référence. La même commande que celle appliquée au(x) pixel(s) de référence est appliquée aux pixels actifs, exposés à la lumière pour la formation de l'image.
D'autres caractéristiques et avantages de la présente invention ressortiront à la lecture de la description détaillée qui va suivre, d'exemples de mise en œuvre non limitatifs de celle-ci, et à l'examen du dessin annexé, sur lequel :
- Les figures 1 à 4, précédemment décrites, illustrent l'état de la technique, - la figure 5 est un schéma électronique d'un pixel selon l'invention,
- la figure 6 illustre l'utilisation d'un transistor CMOS pour réaliser l'élément de conversion non-linéaire,
- la figure 7 représente la tension de cathode de la photodiode en fonction du courant photoélectrique,
- les figures 8 et 9 illustrent la charge stockée dans la photodiode correspondant à deux tensions Vpin différentes,
- la figure 10 illustre l'évolution de la réponse de la charge QPD d'un pixel en fonction de la variation de la tension de grille VG OU de la tension Vpin,
- les figures 11 et 12 sont des vues analogues aux figures 8 et 9, mais correspondant à deux températures différentes de fonctionnement du pixel,
- la figure 13 illustre la variation de la réponse d'un pixel en fonction de la température,
- la figure 14 illustre l'abaissement de la quantité de charge stockée en fonction de la tension de grille, en fonction du niveau d'illumination, par l'effet de la température,
- la figure 15 illustre la variation de la réponse du capteur en fonction de la tension de grille VG, - la figure 16 illustre l'injection d'un courant au sein d'un pixel de référence,
- la figure 17 représente un exemple de traitement des signaux issus des pixels de référence du capteur à l'aide d'une boucle de régulation,
- la figure 18 illustre la relation entre ID et Vos en présence du phénomène DIBL,
- la figure 19 illustre la modulation du courant ID et de la tension Vs par le phénomène DIBL,
- la figure 20 illustre l'utilisation d'un transistor bipolaire pour réaliser l'élément de conversion,
- les figures 21 à 27 représentent des exemples de réalisation de structures de pixel,
- la figure 28 est un chronogramme de lecture d'un pixel,
- la figure 29 illustre la possibilité d'associer plusieurs photodiodes à un même nœud capacitif,
- la figure 30 illustre la possibilité de réaliser une structure tampon dans un pixel, et
- la figure 31 représente un exemple de capteur optique selon l'invention.
La figure 31 représente un exemple de capteur 100 selon l'invention. Ce capteur 100 comporte de façon conventionnelle une matrice (N lignes et M colonnes) de pixels actifs 10 et un ou plusieurs pixels de référence 10' protégés de la lumière incidente. Le ou les pixels 10' sont identiques aux pixels actifs 10, mis à part le fait qu'il sont protégés de la lumière incidente, et qu'un niveau d'éclairement non nul est simulé par injection d'un courant, comme expliqué plus loin.
Le capteur 100 peut comporter des moyens permettant d'adresser les pixels, tels qu'un contrôleur de ligne 101 et des circuits de lecture 102 et de balayage colonne 103, de façon classique, ainsi qu'un circuit d'interface 105. Le contrôleur de ligne 101 génère des signaux de contrôle pour chaque ligne sélectionnée. Pour chaque ligne sélectionnée, le chronogramme de la figure 2 peut être appliqué. L'ensemble de sortie de cette ligne sélectionnée entre dans le circuit de lecture 102 où les doubles lectures sont traitées. Ce circuit est contrôlé par le circuit de balayage de colonne permettant de lire les pixels. Le circuit de lecture peut être soit analogique soit numérique où une conversion analogique- numérique est incorporée. Conformément à un aspect avantageux de l'invention, le capteur peut comporter un circuit 106 de compensation de la température. Le pixel ou groupe de pixels de référence 10' reçoit les mêmes signaux de contrôle et génère un signal de sortie qui est traité dans le circuit de compensation en comparant avec un niveau de référence prédéfini. Ce circuit génère un signal de pilotage vers tous les pixels, y compris le ou les pixels de référence, afin de compenser la variation de réponse du pixel en fonction de la température, ainsi que cela sera expliqué plus en détail par la suite.
Pour des applications où la variation de la réponse de pixel en fonction de la température est tolérée, il est possible de supprimer ce circuit de compensation ainsi que le ou les pixels de référence. Dans ce cas, un signal électrique fixe est appliqué aux pixels dans la matrice. L'exemple d'un tel cas est un capteur monté sur un TEC (thermal electric cooler) régulé en température. Ce signal de commande fixe vise par exemple à conserver une progression linéaire à la réponse du capteur aux bas niveaux de lumière, en fonction des applications visées.
L'invention n'est pas limitée à un nombre de pixels particulier ni à un agencement des pixels sous forme matricielle ; les pixels peuvent être réduits à une ligne ; à la limite, le capteur peut ne comporter qu'un seul pixel actif.
La figure 5 représente de façon schématique un exemple de pixel 10 d'un capteur optique selon l'invention.
Ce pixel 10 comporte une photodiode 11, de préférence enterrée, qui est connectée à un élément de conversion courant-tension non- linéaire 12, de préférence ayant une relation courant-tension proche d'une fonction logarithmique, notamment aux forts éclairements afin de générer une tension non- linéaire sur la cathode 13 de la photodiode. Un dispositif de transfert de charge 14 vers un dispositif 15 de réception de la charge permet d'avoir accès à la charge stockée dans la photodiode, représentative du niveau d'exposition à la lumière de la photodiode.
L'élément de conversion non-linéaire 12 peut être contrôlé par un signal électrique provenant d'un circuit de contrôle non apparent sur la figure 5, tel que produit par le circuit 106 mentionné plus haut, ce signal électrique étant de préférence une fonction de la température de façon à compenser son influence mais pouvant aussi en variante résulter d'une programmation volontaire. Ce circuit de contrôle est préférentiellement intégré sur la même puce que les pixels. Dans un exemple de mise en œuvre de l'invention, illustré à la figure 6, un transistor MOS constitue l'élément de conversion non-linéaire 12 et le dispositif de transfert de charge 14 est lui aussi constitué par un transistor MOS.
Dans un pixel de taille courante allant de quelques microns jusqu'à quelques dizaines de microns, le photo-courant généré par la photodiode est très faible. Par exemple, une photodiode de ΙΟμιη par ΙΟμιη ne génère environ que lOnA avec une illumination directe de 100 Klux.
A ce niveau de courant, le transistor de conversion non- linéaire 12 opère en mode sous-seuil (« subthreshold » en anglais). Le courant de drain ID peut alors être exprimé par l'équation suivante :
ID = I0e^ (e v? - e v* ) (1)
Dans cette équation, VG désigne la tension de grille de l'élément de conversion, Vs la tension de la source, VD la tension du drain, VT = kT/q, k représentant la constante de Bolzmann et T la température absolue et η est une constante légèrement supérieure à 1.
Quand on applique une tension Vd suffisamment grande devant VT et sachant que η est proche de 1, la formule (1) peut être simplifiée en :
Vg -Vs
ID = I0e Vt (1 ')
Etant donné que Vs = VPD et que ID = Iph+ k, avec ID le courant de drain de l'élément de conversion, Ip le photo-courant et Idark le courant dans l'obscurité, la tension sur la cathode de la photodiode est donnée par la relation :
VPD = VS = VG - VT \og{IPH + IDARK) + VT log I0 (2)
L'intensité de formation de la charge photoélectrique correspond au photocourant Iph. La figure 7 est une représentation graphique de la tension de cathode de la photodiode en fonction du courant photoélectrique Iph, laquelle est logarithmique, sauf à très faible niveau de lumière. Cette tension décroissante signifie que le nombre d'électrons libres stockés dans la cathode de la photodiode augmente en fonction de l'intensité lumineuse, de façon essentiellement logarithmique si l'on ignore la variation de la capacité de jonction de la photodiode. Cette approximation est valable car la variation de la tension est faible en raison de la compression logarithmique apportée par le transistor de conversion. Quand la photodiode est une photodiode enterrée, les électrons désertent totalement la cathode quand la tension de la cathode atteint la valeur Vpin. La figure 8 illustre le cas où la tension Vpin est inférieure à la tension maximale possible si la photodiode n'est pas une photodiode enterrée. Dans ce cas, quand le photo-courant est en dessous d'un certain niveau et la tension sur la cathode atteint la valeur Vpin, il n'y a plus de charge stockée dans la photodiode. Toute charge photo-électrique est évacuée par le transistor de conversion non-linéaire.
Quand la tension Vpin est supérieure à la tension maximale possible sur la source du transistor de conversion non-linéaire, comme illustré à la figure 9, la cathode de la photodiode est chargée à la tension Vpin par le transistor de transfert après un transfert de charge complet. Dans ce cas, la tension de la source du transistor, qui est également la tension de la cathode de la photodiode, est aussi polarisée à la valeur Vpin. D'après la relation (Γ) ci-dessus, le courant dans le transistor de conversion est quasi-nul. L'excès de courant correspondant à Ip + k crée une accumulation de charges dans la photodiode au début de son exposition à la lumière, après le transfert complet de sa charge par le transistor de transfert TX.
Cette accumulation est essentiellement linéaire jusqu'à ce que la tension de la photodiode VPD touche la courbe de réponse non-linéaire fixée par le transistor de conversion où pratiquement toute charge photoélectrique est évacuée par ce transistor de conversion. Ensuite l'évolution de la quantité de charge stockée suit le triangle logarithmique comme dans le cas de la figure 8.
Si l'on trace la quantité de charge stockée dans la photodiode en fonction de l'évolution de la tension Vpin et de la tension VG, on obtient une famille de courbes telle qu'illustrée par la figure 10. La valeur maximale possible de la tension de la cathode VPD de la photodiode est conditionnée par la tension VG sur la grille du transistor de conversion selon la relation (3) ci-dessus.
La tension Vpin étant fixe par construction, la variation de la tension de grille VG du transistor de conversion provoque une variation de même nature que la variation de la tension Vpin mais dans un sens opposé. Une plus grande valeur Vpin ou une plus faible valeur VG créent une réponse initiale essentiellement linéaire suivie par une réponse logarithmique. Il est préférable de créer une réponse non-linéaire ayant une portion initiale linéaire car elle permet de conserver toute la charge photo-électrique à bas niveau de lumière.
Le dispositif de réception de charge peut être un nœud de diffusion flottante, comme cela est connu pour un pixel 4T.
Avant la lecture de la charge de la photodiode, le nœud capacitif FD est préchargé à une tension initiale plus haute que la tension Vpin de la photodiode. Le transistor de transfert TX est actionné ensuite.
Une partie de la charge stockée dans la jonction de la photodiode est transférée au nœud capacitif FD via ce transistor de transfert TX. La tension de la photodiode augmente et celle du nœud capacitif FD diminue jusqu'à atteindre un équilibre. La variation de la tension du nœud capacitif FD renseigne sur la quantité de charge transférée de la photodiode vers le nœud capacitif FD. De préférence, la tension initiale du nœud capacitif FD est suffisamment haute pour que la tension sur la photodiode puisse atteindre la tension Vpin à la fin du transfert. Dans ce cas, le transfert est total et la photodiode est complètement vidée de charges mobiles.
La tension sur la grille du transistor MOS de conversion peut être choisie pour que quand la tension Vpin est atteinte, le courant dans le transistor MOS de conversion soit très faible, et idéalement génère moins d'un électron avec le temps de pose utilisé. Après qu'un transfert de charge complet ait eu lieu, un nouveau cycle d'acquisition peut commencer.
Dans une variante, comme illustré à la figure 30, le dispositif de réception de charge est une structure tampon PD2 ayant même structure que la photodiode enterrée PDl et jouant un rôle de mémoire de charge, étant protégée de la lumière incidente par un masque 210. Cette structure tampon PD2 est réalisée avec une tension Vpin plus haute que celle de la photodiode PDl, de façon à permettre l'écoulement de la charge de la photodiode PDl vers la structure tampon PD2. Elle peut être de plus petites dimensions que la photodiode dont elle reçoit la charge, car elle n'a pas à générer de courant photoélectrique. Cette configuration est utile pour réaliser un capteur dit « snapshot », où les charges respectives de toutes les photodiodes sont transférées simultanément dans les structures tampon associées, lesquelles sont lues ensuite séquentiellement, ce qui évite la déformation de l'image dans le cas d'objets en mouvement. Le transfert de la charge d'une photodiode enterrée PDl vers la structure tampon associée PD2 peut s'effectuer via un élément de transfert tel qu'un transistor MOS par exemple, commandé par un signal TX1. Le transfert de la charge de la structure tampon PD2 vers un nœud capacitif FD en vue de sa lecture peut être effectué à l'aide d'un autre élément de transfert tel qu'un autre transistor MOS par exemple, commandé par un signal TX2. Le signal TX1 est appliqué à tous les transistors de transfert vers les structures tampon PD2, tandis que le signal TX2 est appliqué séquentiellement.
La dépendance thermique de la réponse du pixel de la présente invention, selon l'équation (2) ci-dessus, provient de VT, IO et Idark.
Idark peut être négligé car le courant d'obscurité dans une photodiode enterrée peut être réduit à une très faible valeur par un procédé de fabrication moderne. La dépendance de VT avec la température est proportionnelle à la température absolue. Elle peut être corrigée assez facilement avec une correction de gain telle que rencontrée classiquement au sein d'une caméra.
Le courant Io du transistor de conversion a une forte dépendance à la température car typiquement il double tous les 6-7°C. Cette variation déforme la courbe de réponse en changeant la tension maximale possible sur la cathode de la photodiode comme le montrent les figures 11 et 12. La quantité de charge stockée dans la photodiode est aussi impactée par la température, comme illustré sur la figure 13 où l'on voit que l'augmentation de la température réduit la quantité de charge stockée dans la cathode de la photodiode. Enfin, bien que la tension Vpin soit fixée par construction par la structure physique de la photodiode, elle change aussi avec la température T.
La figure 10 montre qu'en modulant la tension de grille VG du transistor de conversion, on peut produire le même effet que la variation de la tension Vpin, et la variation de la réponse avec la température, illustrée par la figure 13, peut ainsi être compensée par une modulation adéquate de la tension VG en fonction de la température.
La figure 14 montre qu'en baissant la tension de grille VG à Vo-dVo quand la température augmente, on peut augmenter la capacité de stockage initiale de charge pour la photodiode et ainsi obtenir la même courbe de réponse.
De la formule (3), on peut constater qu'une modulation de la tension de grille VG permet de compenser cette variation si l'on peut garder la somme VG + Vr*Log Io constante. La figure 15 illustre une possibilité de mise en œuvre d'une compensation de la température, en utilisant un ou plusieurs pixels de référence, masqués par une couche opaque à la lumière, telle qu'une couche de métal par exemple, comme le ou les pixels 10' précités. On injecte comme illustré à la figure 16 un courant électrique dans la ou les photodiodes de ces pixels de référence en simulant le courant photo-électrique. Ce courant est suffisamment fort pour que ce ou ces pixels de référence travaillent en régime logarithmique. L'injection de ce courant dans la photodiode d'un pixel de référence peut être effectuée à travers une résistance électrique reliée à une source de tension qui génère un courant dans le même sens que le courant photoélectrique généré par la photodiode sous l'effet de son illumination. En variante, cette injection de courant dans la photodiode d'un pixel de référence est effectuée à travers une capacité reliée à une source de tension en rampe qui génère un courant dans le même sens que le courant photoélectrique généré par la photodiode.
Ainsi, au lieu de créer un niveau de référence correspondant au niveau noir, on crée un niveau de référence à un certain niveau d'éclairement en simulant électriquement cet éclairement sur le ou les pixels de référence. On évite ainsi les inconvénients liés à l'incidence sur le signal de référence de la lumière parasite, qui est relativement moindre à un niveau d'éclairement élevé. Le courant injecté simule par exemple un niveau d'éclairement d'au moins 10 000 lux.
Toute variation de température décale la transition linéaire- logarithmique et impacte la réponse de ce ou ces pixels de référence. On peut ajuster la tension de grille VG pour que la réponse de ce ou ces pixels de référence soit toujours à un niveau prédéfini, grâce à une boucle de régulation telle qu'illustrée à la figure 17. Cette opération permet de supprimer efficacement la dépendance à la température de la réponse des pixels. On voit sur la figure 17 que les pixels 10 et 10' reçoivent le même signal de commande sur l'élément de conversion, en l'espèce la même tension de grille VG dans l'exemple illustré. Ce signal de commande est généré de façon à maintenir le signal issu des pixels de référence à une valeur de consigne Vconsigne. Dans le cas d'une pluralité de pixels de référence 10', la valeur moyenne issue de ces pixels peut être utilisée comme signal de sortie.
Le ou les pixels de référence 10' sont de préférence placés sur le substrat du capteur afin d'avoir une température la plus proche possible de celle des pixels actifs. Plusieurs pixels ou groupes de pixels de référence peuvent être placés à différentes positions sur le capteur afin de bien mesurer la température du substrat. La valeur moyenne des pixels de référence peut être utilisée pour faire cette compensation.
La régulation peut se faire de façon analogique. En variante, il est possible d'effectuer une réalisation digitale à l'aide d'un ADC et d'un DAC associés à un processeur de traitement.
Dans une variante, la compensation est réalisée à l'aide d'une sonde de température qui fournit la température à un circuit comportant un contrôleur muni d'une mémoire dans laquelle est enregistrée une table de correspondance qui génère directement pour chaque valeur de température une valeur correspondante pour le signal de commande, par exemple la tension de grille VG du transistor de conversion dans l'exemple qui vient d'être décrit en référence à la figure 6. La table de correspondance peut être obtenue au préalable par une phase de calibration.
Dans le cas où la température est peu variable lors de l'utilisation du capteur ou dans le cas où la dépendance à la température est tolérée, il est possible d'appliquer une tension de commande fixe sur la grille VG en fonction de la réponse non-linéaire voulue.
Le ou les pixels de référence sont avantageusement utilisés pour effectuer une compensation de la température.
L'élément de conversion peut être réalisé de multiples façons, en structure MOS ou bipolaire.
Avantageusement, l'élément de conversion fait intervenir dans sa conception, notamment lorsqu'il s'agit d'un transistor MOS, le phénomène dit DIBL (abaissement de barrière induit par le drain, ou « Drain Induced Barrier Lowering »), qui peut être assez prononcé dans un transistor MOS à canal court. Ce même phénomène est observé aussi dans un transistor BJT quand la base est faiblement dopée, par exemple inférieure à 1017 atomes par cm3. Ce phénomène est une influence électrostatique du drain sur la source. Une tension plus haute du drain facilite la sortie des électrons depuis la source. Comme le montre la figure 18, l'augmentation de la tension du drain VD équivaut à une augmentation de la tension de grille VG avec la même tension de drain. On peut aussi dire que le phénomène DIBL module le courant Io dans un transistor MOS sous seuil. Cette modulation du courant Io peut annuler la contribution liée à la température et ainsi réaliser une compensation de la réponse d'un pixel selon la présente invention. Dans un procédé de fabrication standard CMOS, le phénomène DIBL est minimisé par des dopages spéciaux dans la structure de transistor. Le chapitre sur la structure MOSFET du livre « Physics of Semiconductor Devices » par S. M. Sze édité par John WILEY and Sons Inc. 1981 donne une description assez détaillée de ces optimisations. Dans le cadre de la présente invention, il est préférable de conserver suffisamment ce phénomène afin de pouvoir créer une compensation du courant dans la plage de variation en température. L'une des méthodes efficaces est de réduire le dopage du substrat sous la grille Par exemple, on peut réduire le dopage du substrat sous la grille à un niveau compris entre 1014 et 1017 atomes par cm3 et d'augmenter la profondeur de dopage pour le drain, par exemple à la même valeur (à 30 % près) que la longueur du canal, sans trop réduire la longueur de canal, la profondeur étant ainsi par exemple comprise entre 0,25 micron et 2 microns.
L'avantage de cette approche exploitant le phénomène DIBL est la possibilité de mettre une tension fixe sur la grille et de créer la compensation par la modulation de la tension du drain du transistor de conversion. Dans ce cas, on peut choisir d'utiliser une tension VG égale à zéro pour la grille du transistor de conversion. Une grille polarisée à 0V est avantageusement remplacée par une fine couche 1 10 de fort dopage du type P en surface, en contact avec le substrat P tel qu'illustré à la figure 19, pour un substrat de type P dans lequel dans la cathode de la photodiode est constituée par un dopage N.
La grille virtuelle ainsi constituée ne souffre pas d'une dispersion de la tension de seuil induite par la charge piégée dans l'oxyde de la grille comme dans un transistor conventionnel. Un dopage suffisamment fort est préférable, par exemple supérieur à 1017 atomes par cm3 afin de rendre le niveau de Fermi stable en surface et aussi supprimer le courant de fuite en surface. On peut aussi utiliser un substrat sans dopage supplémentaire pour ce transistor de conversion, c'est-à-dire un transistor dit natif. Le dopage est assuré simplement par le dopage uniforme pendant la fabrication du wafer silicium., le dopage le plus courant étant de 1015 atomes par cm3.
La tension de modulation du drain du transistor de conversion peut être générée avec les mêmes méthodes que celles proposées plus haut pour la compensation en jouant sur la tension de grille VG, ici remplacée par une modulation de la tension de drain VD.
L'élément de conversion non-linéaire peut être également un transistor bipolaire comme illustre à la figure 20. Dans ce cas, le collecteur est assimilé au drain, la base à la grille et l'émetteur à la source du transistor MOS décrit plus haut. La formule (3) peut être réécrite sous la forme :
VPD = VE = VB - VT \og{IPH + IDARK) + VT log I0 (4)
Avec VE la tension de l'émetteur et VB la tension de la base.
Le même mécanisme de compensation s'y applique également, et l'on peut agir sur la tension de la base comme signal de commande, ou mieux jouer sur la tension du collecteur, comme décrit ci-après.
La structure illustrée à la figure 21 a) est incompatible avec une photodiode enterrée car il est nécessaire de créer une interconnexion explicite entre l'émetteur et la cathode de la photodiode enterrée. Un contact sur la cathode nécessite qu'une partie de la cathode touche la surface du silicium.
La configuration préférée avec une photodiode enterrée est de connecter la base au substrat qui constitue l'anode de la photodiode enterrée, comme illustré à la figure 21 b). Dans ce cas, seule la modulation en tension du collecteur permet de créer une compensation en température.
Comme avec une grille virtuelle, le dopage dans la zone de la base est avantageusement faible pour deux raisons. La première est l'intérêt d'avoir un phénomène DIBL relativement prononcé, par exemple supérieur à 50mV/V (IV sur le drain induisant un changement du seuil de 50 mv) pour la compensation de la température. La seconde est que l'on a besoin d'une tension maximale assez élevée sur la cathode de la photodiode afin de pouvoir atteindre la tension Vpin de la photodiode enterrée. Si ce dopage n'est pas faible, on doit travailler avec une tension Vpin très proche de zéro, voire négative, pour obtenir une progression linéaire initiale de la réponse, permettant d'assurer une bonne sensibilité en bas niveau de lumière.
Il est intéressant d'utiliser un substrat faiblement dopé réalisé par épitaxie sans dopage supplémentaire pour la base de ce transistor. L'utilisation du dopage natif dans un substrat réalisé par épitaxie donne aussi une meilleure uniformité en dopants dans un capteur faisant appel à ce type de pixel.
Il est aussi à noter que le drain ou le collecteur du transistor de conversion non- linéaire est polarisé à une tension haute, typiquement proche de la tension d'alimentation du capteur. Donc la diffusion drain ou du collecteur aspire aussi des électrons créés par la lumière incidente. Cette concurrence réduit le rendement quantique de la photodiode. Un dopage du type P peut former un écran électrostatique repoussant une partie de ces électrons vers la photodiode enterrée.
On a représenté sur la figure 22 une réalisation selon l'invention avec un transistor de conversion MOS classique. On peut utiliser comme illustré une diffusion flottante FD pour réceptionner et mesurer la quantité de charge stockée dans la photodiode enterrée, sous éclairement. La partie suiveur de tension pour la lecture de la tension sur la diffusion flottante FD est représentée de façon schématique car elle peut être réalisée facilement avec des transistors conventionnels disponibles dans un procédé de fabrication CMOS classique.
On a illustré sur la figure 23 une variante avec un dopage de confinement 140 sous la zone dopée de drain du transistor de transfert et sous celui du transistor de conversion. Ce dopage de confinement est dans l'exemple décrit de type p+, le substrat est de type p. Le dopage de confinement s'étend à une profondeur supérieure à la zone dopée constituant la cathode de la photodiode.
Dans la réalisation illustrée à la figure 24, le signal de commande est constitué par la tension de drain du transistor de conversion. La grille est au même potentiel que le substrat, et elle est qualifiée de grille « virtuelle ». La zone de dopage de surface de la photodiode se prolonge en 115 au-delà de la zone dopée de la photodiode constituant la cathode. Cette réalisation fait appel au phénomène DIBL dans un transistor de conversion à grille virtuelle polarisée à zéro. Afin d'accentuer le phénomène DIBL, le dopage du drain du transistor de conversion est fait avec une profondeur d supérieure à celle des transistors de lecture du pixel, réalisés de façon conventionnelle, notamment du transistor de sélection SEL. Cette profondeur peut être au moins égale à celle de la zone NPD de la photodiode enterrée, comme illustré. La grille virtuelle en dopage P+ se connecte avec la couche de protection 110 de la photodiode enterrée.
La zone NPD dopée N de la photodiode enterrée joue le rôle de la source du transistor de conversion. On peut éventuellement laisser un gap 150 entre la grille virtuelle et le drain afin de limiter le courant de fuite dû à l'effet tunnel causé par leur très forte dose de dopage.
Un dopage de confinement est avantageusement réalisé sous le drain du transistor de conversion, de même que sous le transistor de transfert. Dans la réalisation, illustrée à la figure 25, qui est relativement compacte, un transistor bipolaire ayant sa base connectée au substrat 169 constitué par l'anode de la photodiode enterrée joue le rôle de l'élément de conversion non-linéaire. Le collecteur 170 du transistor de conversion avec le phénomène DIBL accentué est placé sous la photodiode enterrée. Puisque les collecteurs des transistors des différents pixels partagent la même tension, on peut les fusionner ensemble. Le collecteur enterré 170 peut être polarisé pour l'ensemble des pixels via un contact en surface par un dopage n suffisamment profond (non apparent sur la figure 25), traversant le premier substrat P 169.
La réalisation illustrée à la figure 26 donne une configuration qui est adaptée à un pixel à éclairement par la face arrière 171. Le transistor de conversion est un transistor bipolaire dont la base est connectée au substrat constitué par l'anode de la photodiode et la compensation de la température se fait par le phénomène DIBL entre le collecteur et la photodiode enterrée (de facto l'émetteur de ce transistor).
Dans la réalisation illustrée à la figure 27, le transistor de transfert est un transistor BJT ou MOS à grille virtuelle dont la tension de grille est celle du substrat. On exploite le phénomène DIBL pour extraire la charge stockée dans la photodiode. Une capacité CX est connectée entre le signal de command du transfert TX et le nœud capacitif FD. Après la réinitialisation du nœud capacitif FD, le signal TX passe à un niveau supérieur. Cette surtension est transmise sur le nœud capacitif FD via la capacité CX et provoque un courant de passage par l'effet DIBL extrême (dit aussi PUNCH THROUGH ou PT). Ce courant permet de transférer la charge de la photodiode enterrée sur la capacité CX. Sur cette figure, la photodiode est éclairée par la face arrière, et la zone dopée constituant la cathode de la photodiode se prolonge par une zone 130 sous le drain 120 du transistor de conversion. La zone de dopage de surface, de type p+ dans le cas d'un substrat de type p, se prolonge également en 115 au-dessus de la zone 130 vers le drain 120, pour supprimer le courant de fuite en surface.
L'avantage est que le transfert par PUNCH THROUGH se fait dans le volume du silicium donc la couche P+ peut mieux couvrir la cathode de la photodiode enterrée. Ceci réduit encore le courant d'obscurité. Le procédé de fabrication peut être éventuellement plus simple. Pour toutes ces réalisations, la lecture est faite de la même façon qu'un pixel 4T traditionnel dont le chronogramme des signaux est illustré à la figure 2. La figure 28 donne un chronogramme de fonctionnement applicable à toutes les réalisations.
Les réalisations décrites ci-dessus peuvent gagner en compacité en fusionnant le nœud capacitif FD et les transistors impliqués dans la lecture de la tension du nœud capacitif FD. Dans ce cas, plusieurs photodiodes enterrées associées à leur élément de conversion non-linéaire peuvent être connectées sur le même nœud capacitif FD via des transistors de transfert respectifs, comme illustré à la figure 29. Ces différentes photodiodes peuvent être lues séquentiellement, l'une après l'autre, avec le chronogramme de contrôle de la figure 2. Cette technique de compactage est couramment utilisée dans des capteurs d'image à pitch réduit.
L'invention n'est pas limitée aux exemples qui viennent d'être décrits. En particulier, les types de porteurs n et p peuvent être inversés, un substrat p devenant un substrat n, un dopant n devenant un dopant p et inversement.
Diverses modifications peuvent être apportées aux structures décrites. Par exemple, la réalisation de la figure 24 peut être réalisée sans le dopage de confinement sous le transistor de conversion non linéaire et le transistor de transfert.

Claims

REVENDICATIONS
1. Capteur optique qui comporte un ou plusieurs pixels (10) à transfert de charge comportant chacun une photodiode enterrée générant une charge photoélectrique sous éclairement, un élément de conversion (12) ayant une conductivité non linéaire dépendant d'au moins un signal de commande qui lui est appliqué, recevant au moins une partie de cette charge photoélectrique et tendant à imposer à la photodiode un potentiel satisfaisant à une relation non linéaire avec l'intensité de génération de la charge photoélectrique de sorte que la relation non linéaire corresponde à une progression linéaire aux bas niveaux de lumière puis à une progression logarithmique aux niveaux de lumière plus élevés, et un élément de transfert de charge (14) pour lire la charge stockée par la photodiode de telle sorte que la charge résiduelle dans celle-ci soit nulle après la lecture par transfert.
2. Capteur selon la revendication précédente, l'élément de conversion étant un transistor MOS, le ou les signaux de commande étant appliqués à la grille et/ou au drain du transistor.
3. Capteur selon l'une des revendications 1 et 2, l'élément de conversion étant un transistor bipolaire, notamment de type BJT latéral ou BJT vertical, de préférence avec l'émetteur réalisé par la zone dopée correspondant à la cathode de la photodiode et la base correspondant au substrat d'anode de la photodiode, le signal de commande étant appliqué sur le collecteur du transistor.
4. Capteur selon la revendication 2 ou 3, comportant un dopage de confinement étant sous la zone de drain/collecteur.
5. Capteur selon la revendication 2 ou 3, le drain/collecteur du transistor étant formé par un dopage ayant une profondeur supérieure ou égale à celle de transistors de lecture du pixel.
6. Capteur selon l'une des revendications 2 et 3, l'élément de conversion comportant un drain ou collecteur enterré, commun à plusieurs pixels du capteur.
7. Capteur selon la revendication 2 ou 3, la zone dopée correspondant à la cathode de la photodiode se prolongeant au-dessous d'une zone dopée correspondant au drain/collecteur du transistor de conversion.
8. Capteur selon la revendication précédente, la photodiode étant éclairée par une face arrière du substrat.
9. Capteur selon l'une quelconque des revendications précédentes, ledit au moins un signal de commande étant dépendant de la température.
10. Capteur selon l'une quelconque des revendications précédentes, comportant au moins un pixel de référence ayant même structure que le ou les pixels illuminés, protégé de la lumière incidente et recevant une injection de charges simulant une condition d'éclairement.
11. Capteur selon la revendication précédente, ledit au moins un signal de commande étant asservi au signal de sortie du pixel de référence ou d'un groupe de pixels de référence, afin de maintenir le signal de sortie du pixel de référence ou de ce groupe de pixels de référence à une valeur constante.
12. Capteur selon l'une quelconque des revendications précédentes, l'élément de transfert de charge (14) étant un transistor MOS.
13. Capteur selon la revendication précédente, l'élément de transfert de charge
(14) comportant des moyens d'abaissement de barrière de potentiel induit par polarisation de drain.
14. Capteur selon l'une quelconque des revendications 1 à 11, l'élément de transfert de charge (14) étant un transistor bipolaire.
15. Capteur selon la revendication précédente, l'élément de transfert de charge
(14) comportant des moyens d'abaissement de barrière de potentiel induit par polarisation de collecteur.
16. Capteur selon l'une quelconque des revendications précédentes, l'élément de conversion (12) étant un transistor à grille ou base virtuelle, dont le potentiel est ramené à celui du substrat.
17. Capteur selon la revendication précédente, le signal de commande étant la tension de drain ou de collecteur.
18. Procédé de compensation en température d'un capteur selon l'une quelconque des revendications précédentes, dans lequel on agit sur ledit au moins un signal de commande afin de compenser l'influence de la température sur la fuite des charges photoélectriques de la photodiode.
EP16727426.5A 2015-06-04 2016-05-31 Capteur optique Withdrawn EP3304598A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1555082A FR3037205B1 (fr) 2015-06-04 2015-06-04 Capteur optique
PCT/EP2016/062258 WO2016193258A1 (fr) 2015-06-04 2016-05-31 Capteur optique

Publications (1)

Publication Number Publication Date
EP3304598A1 true EP3304598A1 (fr) 2018-04-11

Family

ID=54356430

Family Applications (1)

Application Number Title Priority Date Filing Date
EP16727426.5A Withdrawn EP3304598A1 (fr) 2015-06-04 2016-05-31 Capteur optique

Country Status (6)

Country Link
US (1) US10586820B2 (fr)
EP (1) EP3304598A1 (fr)
JP (1) JP2018518111A (fr)
CN (1) CN108352392A (fr)
FR (1) FR3037205B1 (fr)
WO (1) WO2016193258A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111579063B (zh) * 2020-04-11 2022-01-28 复旦大学 一种柔性光感应器
JP2022090951A (ja) * 2020-12-08 2022-06-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、調整方法及び電子機器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW379499B (en) * 1998-05-14 2000-01-11 Ind Tech Res Inst Active pixel sensing cell
JP3725007B2 (ja) * 2000-06-06 2005-12-07 シャープ株式会社 対数変換型画素構造およびそれを用いた固体撮像装置
GB2367945B (en) * 2000-08-16 2004-10-20 Secr Defence Photodetector circuit
EP1265291A1 (fr) * 2001-06-08 2002-12-11 EM Microelectronic-Marin SA Capteur d'image CMOS et procédé permettant d'opérer un capteur d'image CMOS avec une dynamique accrue
US7148528B2 (en) 2003-07-02 2006-12-12 Micron Technology, Inc. Pinned photodiode structure and method of formation
JP4581792B2 (ja) * 2004-07-05 2010-11-17 コニカミノルタホールディングス株式会社 固体撮像装置及びこれを備えたカメラ
FR2884051B1 (fr) 2005-04-01 2007-06-01 Atmel Grenoble Soc Par Actions Capteur d'image cmos a grande dynamique
JP4818112B2 (ja) * 2005-05-11 2011-11-16 パナソニック株式会社 固体撮像装置、カメラ、自動車および監視装置
WO2007099850A1 (fr) * 2006-02-23 2007-09-07 Omron Corporation Capteur d'image a semi-conducteur et son procede de generation de signal
KR100879013B1 (ko) * 2007-05-22 2009-01-19 (주)실리콘화일 매립형 컬렉터를 구비하는 포토트랜지스터
FR2920590B1 (fr) * 2007-08-28 2009-11-20 New Imaging Technologies Sas Pixel actif cmos a tres grande dynamique de fonctionnement
US8471310B2 (en) * 2011-01-11 2013-06-25 Aptina Imaging Corporation Image sensor pixels with back-gate-modulated vertical transistor
FR2984606B1 (fr) * 2011-12-14 2015-06-26 Soc Fr Detecteurs Infrarouges Sofradir Matrice de detection avec suivi du comportement des photodetecteurs
FR2997596B1 (fr) * 2012-10-26 2015-12-04 New Imaging Technologies Sas Structure d'un pixel actif de type cmos
US9165960B2 (en) * 2013-01-04 2015-10-20 Industrial Technology Research Institute Pixel circuit, active sensing array, sensing device and driving method thereof
FR3022397B1 (fr) 2014-06-13 2018-03-23 New Imaging Technologies Cellule photoelectrique de type c-mos a transfert de charge, et capteur matriciel comprenant un ensemble de telles cellules
FR3027479B1 (fr) * 2014-10-21 2017-12-29 Commissariat Energie Atomique Pixel de capteur d'image ayant de multiples gains de noeud de detection

Also Published As

Publication number Publication date
US20180158855A1 (en) 2018-06-07
US10586820B2 (en) 2020-03-10
FR3037205B1 (fr) 2018-07-06
WO2016193258A1 (fr) 2016-12-08
FR3037205A1 (fr) 2016-12-09
JP2018518111A (ja) 2018-07-05
CN108352392A (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
EP0364351B1 (fr) Procédé de détection photoélectrique avec réduction de rémanence de photo-transistor, notamment de type NIPIN
EP3332548B1 (fr) Procédé de commande d'un capteur d'image à pixels actifs
US9496304B2 (en) Image sensor pixel cell with switched deep trench isolation structure
US7829832B2 (en) Method for operating a pixel cell using multiple pulses to a transistor transfer gate
US8878264B2 (en) Global shutter pixel with improved efficiency
EP2912690B1 (fr) Structure d'un pixel actif de type cmos
US7420154B2 (en) Pixel circuit with non-destructive readout circuit and methods of operation thereof
Yasutomi et al. A 2.7 e-temporal noise 99.7% shutter efficiency 92dB dynamic range CMOS image sensor with dual global shutter pixels
CN101272448A (zh) 固体摄像装置及其驱动方法
WO2014131704A1 (fr) Capteur d'image avec grille d'anti-eblouissement
EP2071628B1 (fr) Dispositif microélectronique photosensible avec multiplicateurs par avalanche
EP3155661B1 (fr) Procédé d'acquisition d'images au moyen d'un capteur d'images cmos
Sarkar et al. Feedforward effect in standard CMOS pinned photodiodes
JPH0414543B2 (fr)
EP3571834A1 (fr) Génération adaptative d'une image à grande gamme dynamique d'une scène, à partir d'une pluralité d'images obtenues par lecture non destructive d'un capteur d'image
EP3304598A1 (fr) Capteur optique
WO2010130950A1 (fr) Capteur d'image integre a tres grande sensibilite
FR3022425A1 (fr) Structure de circuit de lecture a injection de charge
Kuroda et al. A FSI CMOS image sensor with 200-1000 nm spectral response and high robustness to ultraviolet light exposure
TWI647829B (zh) 具有降低串擾之互補金氧半導體影像感測器
Kim et al. PD-storage dual-capture variable wide dynamic range CMOS image sensor
FR2937150A1 (fr) Dispositif et procede pour realiser la lecture de courants electriques resultant d'un detecteur de signaux electromagnetiques
WO2016110466A1 (fr) Capteur matriciel a reponse logarithmique et plage de fonctionnement etendue en temperature
WO2010130951A1 (fr) Capteur d'image pour imagerie a tres bas niveau de lumiere

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20180104

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20210630

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20220111