EP3292566A1 - Method for producing an electronic circuit device and electronic circuit device - Google Patents

Method for producing an electronic circuit device and electronic circuit device

Info

Publication number
EP3292566A1
EP3292566A1 EP16710119.5A EP16710119A EP3292566A1 EP 3292566 A1 EP3292566 A1 EP 3292566A1 EP 16710119 A EP16710119 A EP 16710119A EP 3292566 A1 EP3292566 A1 EP 3292566A1
Authority
EP
European Patent Office
Prior art keywords
iii
compound semiconductor
circuit
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP16710119.5A
Other languages
German (de)
French (fr)
Inventor
Konstantin Spanos
Walter Daves
Stephan Schwaiger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP3292566A1 publication Critical patent/EP3292566A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters

Definitions

  • the present invention relates to a method of manufacturing an electronic circuit device and to a corresponding electronic circuit device.
  • HEMT high-electron-mobility transistor
  • MOCVD Metal Organic Chemical Vapor Deposition
  • the transistors made on it are processed in subsequent steps on the front side and finally processed into individual transistors. Subsequently, the transistors along with the necessary passive circuits.
  • Components eg. B. coils, capacitors, resistors, assembled into an electrical circuit.
  • Sheet resistance with the high breakdown resistance of the systems can be transistors with low power dissipation and at the same time high
  • the integration density of power semiconductor circuits based on the devices can be increased.
  • the III-V compound semiconductor components can be used as lateral switching transistors of a commutation cell of a III-V circuit breaker.
  • the back of a substrate used for the circuit for. B. a silicon substrate, on the front side, the semiconductor circuit, for. B. a bridge or
  • Inverter circuit is used for contact surfaces as well as for integrated passive components, in particular the DC link capacitor and / or parts of the gate drive electronics.
  • the available chip area can thus be utilized to the maximum and wafer costs can be saved. Even costly bond and solder joints can be reduced, as connections between the individual
  • EMC Electromagnetic Compatibility
  • the front of the circuit can be used for cooling, which offers a lower thermal resistance to the heat sink than the back.
  • the structure of the circuit device can be made particularly low interference due to the laying of the dynamic node on the semiconductor top and the high symmetry from EMC point of view. Since in the concept presented here, the functional isolation is carried out separately, it is possible with the proposed structure, EMC filter components, eg. B. RC snubber or Y-capacitors for connections, monolithic integration.
  • a method for producing an electronic circuit device is presented, the method having the following steps:
  • Substrate top of the substrate, wherein the III-V compound semiconductor circuit at least a first III-V compound semiconductor device, a second III-V compound semiconductor device and an electrical conductor, the first III-V compound semiconductor device and the second III V-compound semiconductor device electrically conductively connects, has;
  • the process can be carried out in a fully or partially automated manufacturing plant.
  • the electronic circuit device may be a power electronics circuit or a part of a
  • Power electronics circuit act, for example, in a
  • the substrate may serve as a carrier for the III-V compound semiconductor circuit and be in the form of a silicon wafer, for example.
  • processing can be understood as a process-technical application of the semiconductor circuit materials-that is to say of the first III-V compound semiconductor component, the second III-V compound semiconductor component and the electrical conductor-to the substrate surface, for example using a gas deposition method.
  • a selective removal of certain materials or a selective isolation in certain areas can be understood.
  • a power electronic circuit may be, for example, a half bridge, a full bridge or an inverter circuit.
  • the metallized circuit carrier may comprise a metallization or the metal layer.
  • an electric contact surface and / or an electric wire to the III-V compound semiconductor circuit can be readily provided.
  • the electrical contact surface can be used for the return of the current in the
  • Circuit carrier can be made continuous or structured. Furthermore, the formed by the metallized circuit carrier
  • Metalltik- back side of the substrate by means of vias are electrically connected to the III-IV compound semiconductor devices.
  • the rear side of the substrate as the current-carrying part of the power electronic circuit, a low-inductance structure is made possible.
  • a major advantage of the approach described is that initially all III-V compound semiconductor devices are fabricated by process engineering deposition of the semiconductor materials. In the subsequent step, the Ill-V compound semiconductor devices are isolated from one another and finally electrically connected to one another at the required wafer level terminations.
  • the approach described enables a wafer-level combination of III-V compound semiconductor circuitry with other elements such as a current-carrying backside, integration of passive devices such as a capacitor, or integration of parts of a drive circuit.
  • the first III-V compound semiconductor device and the second III-VI compound semiconductor device are to be understood as electrical components having compounds of main group III and main group V materials.
  • the first III-V compound semiconductor device and the second III-V compound semiconductor device may have the same or different material composition. In a combination of materials of main groups III and V becomes the
  • the electrical conductor may be processed between side surfaces of the III-V compound semiconductor devices on the substrate surface.
  • the electrical conductor may be one between terminals of the
  • the step of processing may include a full-area deposition step in which the III-V compound semiconductor devices are implemented as a
  • the two components initially not as a single independent components, but as a composite.
  • the step of processing may include a step of processing the composite element to obtain the first III-V compound semiconductor device and the second III-V compound semiconductor device as two independent III-V compound semiconductor devices.
  • the step of processing may include a step of metallizing in which the electrical conductor can be made.
  • the first III-V compound semiconductor device and the second III-V device Compound semiconductor device to be processed on a III-V compound semiconductor layer.
  • the two components can be interlocked.
  • the electrical conductor may be positioned and patterned on a III-V compound semiconductor material, for example, on said III-V compound semiconductor layer.
  • the first III-V compound semiconductor device, the second III-V compound semiconductor device, and the electrical conductor may be under
  • Vapor deposition offers the advantage of a particularly uniform and exact shaping of the individual components of the III-V compound semiconductor circuit on the substrate surface. Manufacturing tolerances can be reduced to a minimum.
  • a III-V compound semiconductor circuit for example a half or full bridge, an inverter circuit or other power electronic circuits consisting of at least two elements, can be processed.
  • the circuits can be realized particularly inexpensively.
  • the method may include a step of providing a passive one
  • a terminal of the passive circuit element can be electrically conductively connected to at least one of the III-V compound semiconductor components.
  • a capacitor may be integrated as a passive circuit element, for example on the back side of the substrate. With the Integration of the passive circuit element may be the ones for which
  • the passive circuit element in the step of providing the passive circuit element, may be fabricated on the further substrate surface. After fabrication, the substrate on which the passive devices are electrically and mechanically coupled to the substrate on which the III-VI compound semiconductor devices are located may be bonded.
  • the advantage of this embodiment is in addition to the applicability of a low-cost series product as the passive
  • Circuit element in an easy to realize and inexpensive electrical connectivity of the passive circuit element to the III-V compound semiconductor circuit.
  • Circuit element the passive circuit element on a side facing away from the further substrate surface of the substrate surface of the (partially) metallized circuit substrate are arranged.
  • a passive circuit element of any size and shape can be used.
  • Circuit design can be realized.
  • a substrate and a III-V compound semiconductor circuit disposed on a substrate top side of the substrate, wherein the III-V compound semiconductor circuit at least a first III-V compound semiconductor device, a second III-V compound semiconductor device, and an electrical conductor electrically connecting the first III-V compound semiconductor device and the second III-V compound semiconductor device ,
  • the electronic circuit device may comprise a metal layer and additionally or alternatively a metallized circuit carrier, which may be arranged on a rear side of the substrate opposite the substrate top side.
  • the metallized circuit carrier or the metal layer may be used as an electrical contact surface for returning a current for a
  • the object underlying the invention can be solved quickly and efficiently.
  • Fig. 1 is a schematic diagram of an electronic circuit
  • FIG. 2 is a schematic diagram of an electronic circuit device
  • FIG. 4 shows a cross section of an electronic circuit device with laterally arranged capacitor, according to an embodiment of the
  • 5 shows a cross section of an electronic circuit device with a capacitor structured on the substrate rear side, according to an exemplary embodiment of the present invention
  • 6 is a cross-section of an electronic circuit device with heterogeneous integration of the capacitor by 3D stacking, according to an embodiment of the present invention
  • Fig. 7 is a plan view of a front side of an electronic
  • Fig. 8 is a plan view of a back side of an electronic
  • 9 is a plan view of a back side of an electronic
  • Fig. 1 shows a schematic diagram of an electronic circuit 100 according to the prior art.
  • the circuit 100 is a
  • Inverter circuit with typically six active circuit breakers or
  • Power transistors Tl, T2, T3, T4, T5 and T6 on a circuit carrier 101 are based on GaN and AIGaN layers and constructed as discrete components on the
  • Silicon substrate 101 is arranged. Adjacent to the transistors Tl, T2, T3, T4, T5 and T6 are as passive components, a capacitor 102 and a
  • Each transistor T1, T2, T3, T4, T5, T6 has three terminals drain, gate G and source.
  • transistors Tl, T2, T3, T4, T5, and T6 can be interconnected at wafer level with one another
  • the electronic circuit device 200 comprises a substrate 202 and a III-V compound semiconductor circuit 206 arranged on a substrate upper side 204 of the substrate 202.
  • the III-V compound semiconductor circuit 206 consists of a first illusory V compound semiconductor device 208, a second III-V compound semiconductor device 210, and an electrical conductor 212 that electrically connects one terminal of the first III-V compound semiconductor device 208 to a terminal of the second III-V compound semiconductor device 210 conductive, together.
  • the substrate 202 is a silicon wafer in the embodiment shown.
  • the III-V compound semiconductor devices 208, 210 are made of materials of the main chemical groups III (earth metals / boron group) and V (nitrogen groups).
  • Phosphorus group formed or exhibit materials of the chemical
  • the electronic circuit device 200 can be used as part of power electronics, in which the III-V compound semiconductor devices 208, 210 form switching transistors, for example.
  • the III-V compound semiconductor circuit 206 may include more than the two II-V compound semiconductor devices 208, 210 shown, for example, six III-V compound semiconductor devices.
  • the III-V compound semiconductor circuit 206 may have more than one electrical conductor 212 shown.
  • at least one further electrical conductor can be routed between further terminals of the III-V compound semiconductor components 208, 210.
  • at least one further electrical conductor may be routed between one of the III-V compound semiconductor devices 208, 210 and a terminal contact of the III-V compound semiconductor circuit 206.
  • the optional further conductors can be manufactured in accordance with the electrical conductor 212.
  • the elements 208, 210 of the III-V compound semiconductor circuit 206 were formed by chemical vapor deposition on the substrate surface 204. As the illustration in Fig. 2 shows, the electrical conductor 212 is on the
  • Substrate surface 204 is applied to extend between a sidewall 214 of the first III-V compound semiconductor device 208 and a sidewall 216 of the second III-V compound semiconductor device 210. It is processed in the following order: First, there is a full-surface deposition of the III-V semiconductor. At this time, the III-V compound semiconductor devices 208, 210 are deposited as a composite element. Subsequently, a further processing is carried out to contain two components. Thereby, two stand-alone III-V compound semiconductor devices 208, 210 are obtained. Subsequently, a metallization is performed to connect the components in the right place.
  • III-V compound semiconductor devices 208, 210 are fabricated simultaneously during processing and are not geometrically and chemically initially two devices. You will only be through one more
  • the first and second III-V compound semiconductor devices 208, 210 are on a III-V compound semiconductor layer and are intermeshed toothed. Additionally, in another embodiment, conductor 212 may be positioned and patterned on a III-V compound semiconductor material.
  • FIG. 3 shows a flow chart of an embodiment of a method 300 for producing an electronic circuit device. The procedure
  • a substrate is provided.
  • a step 304 at least one first III-V compound semiconductor device, a second III-V compound semiconductor device, and a III-V compound semiconductor device are deposited.
  • Electrically conductive elements connect electrical conductor on one
  • Substrate surface of the substrate a III-V compound semiconductor circuit processed on the substrate.
  • a metallized circuit carrier or a metallization is arranged on a rear side of the substrate opposite the substrate top side.
  • the III-V compound semiconductor devices and using a chemical vapor deposition method in the step of processing 304, the III-V compound semiconductor devices and using a chemical vapor deposition method,
  • Vapor deposition method applied to the substrate surface.
  • the electrical conductor can be applied, for example, by means of thermal evaporation or physical deposition (sputtering).
  • Fig. 4 shows a variant of the electronic presented herein
  • Circuit device 200 in a cross-sectional view includes the silicon substrate 202 having the III-V compound semiconductor circuit 206 and a metallized one
  • the compound semiconductor circuit 206 includes an exemplary first III-V compound semiconductor device 208
  • exemplary second III-V compound semiconductor device 210 as well as the Components 208, 210 electrically conductively connecting electrical conductors 212.
  • the exemplary electronic circuit device 200 shown in FIG. 4 is used as a commutation cell, in which the III-V
  • Compound semiconductor circuit 206 forms a half-bridge circuit.
  • the first III-V compound semiconductor device 208 and the III-V compound semiconductor device 210 are each formed as a GaN transistor, wherein the first GaN transistor 208 is a switch and the second GaN transistor 210 is a diode , Depending on the circuit, this can also be the other way around. Thus, the first GaN transistor 208 may also be a diode and the second GaN transistor 210 may be a switch. Between the III-V compound semiconductor circuit 206 and the substrate surface 204 is disposed an insulating buffer layer 404, which is shown in FIG.
  • Embodiment over the entire substrate surface 204 extends.
  • the metallized circuit carrier 400 is arranged on a substrate upper side 406 of the substrate 202 opposite the substrate upper side 204. In the embodiment shown in Fig. 4, the metallized circuit substrate 400 is formed throughout, covering the other
  • Substrate top 406 completely and extends on both sides of the
  • Silicon substrate 202 Silicon substrate 202.
  • Compound semiconductor circuit 206 The surface 408 of the metallized circuit substrate 400 forms an electrically conductive path with a first
  • Terminal 410 and a second terminal 412 for guiding the return current among the semiconductor devices 208, 210 from.
  • the first GaN transistor 208 is connected to the first terminal via a first bonding wire 414 410 of the metallized circuit substrate 400 and coupled the second GaN transistor 210 via a second bonding wire 416 with a terminal 418 of the passive circuit element 402.
  • the second terminal 412 of the metallized circuit carrier 400 is coupled to a further terminal 420 of the passive circuit element 402.
  • the parasitic inductance of the commutation cell 200 can be drastically reduced.
  • the capacitor 402 required for the commutation processes is placed next to the semiconductor components 208, 210.
  • the embodiment of the commutation capacitor 402 remains free.
  • Embodiments further passive components are structured. According to embodiments, the electronic circuit device
  • Inverter circuit usual six transistors have.
  • Capacitor 402 may be provided further passive circuit elements.
  • Fig. 5 again shows in a cross-sectional view another
  • Embodiment of the electronic circuit device 200 in contrast to the embodiment shown in Fig. 4, the passive
  • Circuit element 402 is not arranged adjacent to the III-V compound semiconductor circuit 206, but on the back of the
  • the passive circuit element 402 is designed as a capacitor.
  • the capacitor 402 is in trench technology as a trench capacitor or
  • the III-V compound semiconductor circuit 206 includes the first GaN transistor 208 as a switch, the second GaN transistor 210 as a diode, and the electrical conductors 212 connecting the semiconductor elements 208, 210.
  • Circuit element 402 in the electronic circuit device 200 may be dispensed with the bonding connections shown in Fig. 4. Instead, for the voltage supply of the wafer-level III-V compound semiconductor circuit 206, a first via 500 is interposed between the first III-V compound semiconductor device 208 and the trench capacitor 402 and a second via 502 is interposed between the second III-V compound semiconductor device 210 and a metallization 540 created.
  • FIG. 6 shows a cross section of a further variant of the electronic circuit device 200 presented here.
  • the stack of silicon substrate 202, buffer layer 404 and III-V compound semiconductor circuit 206 corresponds to the structure shown in FIGS. 4 and 5. As in the one shown in Fig. 5
  • Embodiment is the passive circuit element 402 as a
  • Embodiment however, not integrated into the silicon substrate 202, but below the substrate 202 between a metal layer 540 and the metallized circuit substrate 400. Concretely, the
  • Circuit carrier 400
  • Circuit element 402 by 3D stacking allows any extension of the electronic circuit device 200, here by an arrangement of a further circuit element 606 on one of the top 604 of the
  • Circuit carrier 600 As the further circuit element 606 may be a
  • Substrate such. B. come a cooler plate used.
  • the first bonding wire 414 electrically conductively couples the first III-V compound semiconductor device 208 to the metallization 400 and the second bonding wire 416, the second III-V compound semiconductor device 210 electrically conductive with the metallized circuit substrate 600th
  • Transistor substrate 402 with a z. B. based on Si technology capacity z. B. achieved by 3D stacking.
  • the electrical connections 414, 416 between the semiconductor top side and the capacitor 402 may alternatively be achieved by soldering, as an alternative to the bonding shown in FIG.
  • Fig. 7 shows schematically a plan view of a front side of a
  • Embodiment of the electronic circuit device 200 Shown is the circuit device 200 with the typical six transistors of the inverter circuit 206, in addition to the transistors 208 and 210 four more
  • Transistors 700, 702, 704 and 706. In the one shown in FIG.
  • the transistors 208, 210, 700, 702, 704, 706 for the inverter circuit 206 were processed on the front side 204 of a GaN, AIN or AIGaN coated silicon wafer 202 and connected to the back side via via contacts (not shown).
  • FIG. 8 schematically shows a plan view of an exemplary rear side of the exemplary embodiment of the electronic circuit device 200 shown in FIG. 7.
  • the further substrate top side 406 of the substrate 202 and the metal layer 640 arranged thereon are shown
  • the metal layer 640 is structured, that is, it does not completely cover the further substrate top side 406.
  • Portions of the metallization 640 form a connection for a supply voltage 800 in a first edge region, a ground connection 802 in a second edge region opposite the first edge region, and connections for consumers U, V, W with assigned gate control connections G between the edge regions. Between the consumer connections U and V is the first passive circuit element of the capacitor 402. Between the load terminals V and W is another capacitor 804 as the second passive circuit element.
  • the capacitors 402, 804 monolithically form on the rear side of the electronic switching device 200 as
  • Wafer level trench capacitors or wafer level trench capacitors are integrated into the substrate 202 by DC link capacitors directly connected to the wafer level transistors (not shown). Furthermore, the rear side serves as a contact surface for supply voltage 800, ground 802, loads U, V, W and gate drive G.
  • the loads U, V, W may be outer conductors of an electrical machine, for example a three-phase machine.
  • the electronic switching device 200 may constitute a control device for driving an electric machine.
  • FIG. 9 shows a plan view of an alternative construction of the rear side of the electronic circuit device 200.
  • the design of the exemplary circuit rear side shown in FIG. 9 corresponds to that shown in FIG.
  • a first RC snubber 900, a second RC snubber 902, and a third RC snubber 904 are interposed between the first and second RC snubbers Consumer terminals U and V provided and instead of the second
  • RC snubber 906 Condenser a fourth RC snubber 906, a fifth RC snubber 908 and a sixth RC snubber 910 between the load terminals V and W provided.
  • Each of the RC snubbers 900, 902, 904, 906, 908, 910 has a gate drive G and is each one of the transistors on the
  • the RC snubbers 900, 902, 904, 906, 908, 910 may also be monolithically integrated in addition to the backplane capacitors on the back side.
  • other passive components can be monolithically integrated on the back.
  • FIGS. 8 and 9 show how design of the ESR (effective series resistance) is specifically designed in the context of the technological possibilities.
  • the back side of the wafer can be used for further passive components.
  • B. Si MOSFETs integrate.
  • a major aspect of the integrated power electronics circuit concept presented herein, such as the inverter circuit, is to power the backside of silicon wafer 202 for power conduction and / or monolithic or heterogeneous integration of passive components of DC link capacitors 402, 804 and / or electronics Gate drive G to use.
  • the active components, z In the manufacturing process, the active components, z.
  • the six transistors 208, 210, 700, 702, 704, 706 of a three-phase bridge circuit are processed on the front side.
  • Transistors 208, 210, 700, 702, 704, 706 to isolate the electrical connections to the back of the wafer 202 by means of z. B. passed through.
  • the integration density of power semiconductor circuits based on lateral switching transistors can be increased.
  • passive Components such as the DC link capacitor on the back of the transistor substrate, the wafer front and back can be used optimally. Connections between the individual components are largely realized monolithically at the wafer level. In addition, the distances between the active power transistors and the passive devices are minimized and the parasitic impedances of the
  • circuit concept presented herein may support the production of
  • an exemplary embodiment comprises an "and / or" link between a first feature and a second feature, then this is to be read so that the embodiment according to one embodiment, both the first feature and the second feature and according to another embodiment either only first feature or only the second feature.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

The invention relates to a method for producing an electronic circuit device (200). The method comprises a step of providing a substrate (202) and a step of processing a III-V-connection semiconductor circuit (206) on a substrate top side (204) of the substrate (202), wherein the III-V-connection semiconductor circuit (206) has at least one III-V-connection semiconductor component (208), a second III-V-connection semiconductor component (210), and an electrical conductor (212), which electrically conductively connects the first III-V connection semiconductor component (208) and the second III-V connection semiconductor component (210). In an arranging step, a metal layer or a metallized interconnect device is arranged on a rear side of the substrate, opposite the substrate top side, as an electrical contact surface for refeeding a current for a power electronic circuit.

Description

Beschreibung Titel  Description title
Verfahren zum Herstellen einer elektronischen Schaltungsvorrichtung und elektronische Schaltungsvorrichtung  Method for producing an electronic circuit device and electronic circuit device
Stand der Technik State of the art
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer elektronischen Schaltungsvorrichtung und auf eine entsprechende elektronische Schaltu ngsvorrichtu ng. The present invention relates to a method of manufacturing an electronic circuit device and to a corresponding electronic circuit device.
Um kostengünstige HEMT- Bauelemente (HEMT = High-electron-mobility transistor) aus Halbleitern mit großen Bandlücken zu fertigen, wird oft Silizium als Fremdsubstrat verwendet und die aktive Schicht darauf abgeschieden. Silicon is used as a foreign substrate and the active layer is deposited on it to produce cost-effective high-electron-mobility transistors (HEMT) from large band gap semiconductors.
Beispielsweise kann eine aktive GaN/AIGaN-Heterostruktur per MOCVD- Verfahren (MOCVD = Metallorganische chemische Gasphasenabscheidung) auf der Vorderseite eines Silizium-Substrats abgeschieden werden. Die darauf gefertigten Transistoren werden in anschließenden Schritten auf der Vorderseite prozessiert und schließlich zu Einzeltransistoren verarbeitet. Anschließend werden die Transistoren zusammen mit den notwendigen passiven For example, an active GaN / AlGaN heterostructure can be deposited by MOCVD (MOCVD = Metal Organic Chemical Vapor Deposition) on the front side of a silicon substrate. The transistors made on it are processed in subsequent steps on the front side and finally processed into individual transistors. Subsequently, the transistors along with the necessary passive
Bauelementen, z. B. Spulen, Kondensatoren, Widerstände, zu einer elektrischen Schaltung zusammengefügt. Components, eg. B. coils, capacitors, resistors, assembled into an electrical circuit.
Offenbarung der Erfindung Disclosure of the invention
Vor diesem Hintergrund werden mit dem hier vorgestellten Ansatz ein Verfahren zum Herstellen einer elektronischen Schaltungsvorrichtung sowie eine elektronische Schaltungsvorrichtung gemäß den Hauptansprüchen vorgestellt. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen und der nachfolgenden Beschreibung. Bauelemente aus Halbleitermaterialien des Ill-V-Materialsystems, z. B. aus GaN, AIN oder AIGaN, bieten das Potenzial, in großem industriellen Umfang als elektronischer Schalter für Leistungselektroniken zu dienen. Heterostrukturen aus AIGaN/GaN beispielsweise bilden an ihrer Grenzfläche ein Against this background, a method for producing an electronic circuit device and an electronic circuit device according to the main claims are presented with the approach presented here. Advantageous embodiments emerge from the respective subclaims and the following description. Components of semiconductor materials of the Ill-V material system, eg. GaN, AIN or AIGaN offer the potential to serve as electronic switches for power electronics on a large industrial scale. Heterostructures of AIGaN / GaN, for example, form at their interface
zweidimensionales Elektronengas aus, welches sich durch eine hohe two-dimensional electron gas, which is characterized by a high
Beweglichkeit (typischerweise 2000 cm2/Vs) und damit einen geringen Agility (typically 2000 cm 2 / Vs) and thus a low
Flächenwiderstand auszeichnet. Durch die Kombination des geringen Sheet resistance. By the combination of the low
Flächenwiderstands mit der hohen Durchbruchsfestigkeit der Systeme lassen sich Transistoren mit geringer Verlustleistung und gleichzeitig hoher Sheet resistance with the high breakdown resistance of the systems can be transistors with low power dissipation and at the same time high
Sperrfähigkeit herstellen, die von den physikalischen Grenzen her den Siliziumbasierten Systemen weit überlegen sind. To produce blocking capability that is far superior to the silicon-based systems in terms of physical limitations.
Weiterhin sind diese Transistoren im Gegensatz zu den gängigen Furthermore, these transistors are in contrast to the common ones
Leistungstransistoren auf Basis von Si oder SiC grundsätzlich lateral ausgebildet, d. h., alle Transistoranschlüsse befinden sich auf der Vorderseite. Diese Power transistors based on Si or SiC generally formed laterally, d. h., all transistor connections are on the front panel. These
Eigenschaft kann sehr vorteilhaft genutzt werden, um die Integrationsdichte der leistungselektronischen Schaltungen zu erhöhen. Property can be used very advantageously to increase the integration density of power electronic circuits.
Mit einem Prozessieren von Ill-V-Verbindungshalbleiter-Bauelementen und einem elektrischen Leiter auf einem Substrat kann die Integrationsdichte von Leistungshalbleiterschaltungen auf Basis der Bauelemente erhöht werden. By processing Ill-V compound semiconductor devices and an electrical conductor on a substrate, the integration density of power semiconductor circuits based on the devices can be increased.
Beispielsweise können dabei die Ill-V-Verbindungshalbleiter-Bauelemente als laterale Schalttransistoren einer Kommutierungszelle eines lll-V- Leistungsschalters zum Einsatz kommen. For example, the III-V compound semiconductor components can be used as lateral switching transistors of a commutation cell of a III-V circuit breaker.
In einer Weiterbildung des hier vorgestellten Ansatzes kann bei einer In a development of the approach presented here can at a
entsprechend ausgeführten Halbleiterschaltung die Rückführung des Stromes auf der Halbleiter- Rückseite erfolgen. Zum anderen kann die Rückseite eines für die Schaltung verwendeten Substrats, z. B. eines Siliziumsubstrats, auf dessen Vorderseite sich die Halbleiterschaltung, z. B. eine Brücken- oder executed in accordance with the executed semiconductor circuit, the return of the current on the back of the semiconductor. On the other hand, the back of a substrate used for the circuit, for. B. a silicon substrate, on the front side, the semiconductor circuit, for. B. a bridge or
Inverterschaltung, befindet, für Kontaktflächen sowie für integrierte passive Bauelemente, insbesondere den Zwischenkreiskondensator und/oder Teile der Gateansteuerungs- Elektronik, verwendet werden. Vorteilhafterweise kann so die verfügbare Chipfläche maximal ausgenutzt und Waferkosten gespart werden. Auch kostenspielige Bond- und Lötverbindungen können reduziert werden, da Verbindungen zwischen den einzelnen Inverter circuit, is used for contact surfaces as well as for integrated passive components, in particular the DC link capacitor and / or parts of the gate drive electronics. Advantageously, the available chip area can thus be utilized to the maximum and wafer costs can be saved. Even costly bond and solder joints can be reduced, as connections between the individual
Bauelementen auf Waferebene realisiert werden können. Gemäß dem hier vorgestellten Ansatz kann die kurze Distanz zwischen Bauelementen wie Zwischenkreiskondensator und aktiven Transistoren verringert und so ein niederinduktiver Schaltkreis realisiert werden. Dies ermöglicht in Verbindung mit vorliegenden Wide-Bandgap-Halbleitern höchste Schaltgeschwindigkeiten und damit minimale Schaltverluste bei kleinsten Schaltüberspannungen und reduzierter EMV-Störaussendung (EMV = Elektromagnetische Verträglichkeit). Dadurch werden höchste Schaltfrequenzen ermöglicht. Components can be realized at the wafer level. According to the approach presented here, the short distance between components such as DC link capacitor and active transistors can be reduced and thus a low-inductance circuit can be realized. In combination with existing wide-bandgap semiconductors, this enables the highest switching speeds and thus minimal switching losses with the lowest switching overvoltages and reduced EMC interference emission (EMC = Electromagnetic Compatibility). This allows the highest switching frequencies.
Als weiterer Vorteil kann zur Entwärmung die Vorderseite der Schaltung genutzt werden, welche einen geringeren thermischen Widerstand zum Kühlkörper bietet als die Rückseite. Der Aufbau der Schaltungsvorrichtung kann aufgrund der Verlegung des dynamischen Knotens auf die Halbleiter-Oberseite und der hohen Symmetrie aus EMV-Sicht besonders störungsarm gestaltet werden. Da bei dem hier vorgestellten Konzept die funktionale Isolation separat ausgeführt wird, ist es mit der vorgeschlagenen Aufbauweise möglich, EMV- Filterbauelemente, z. B. RC-Snubber oder Y- Kondensatoren für Anschlüsse, monolithisch zu integrieren. As a further advantage, the front of the circuit can be used for cooling, which offers a lower thermal resistance to the heat sink than the back. The structure of the circuit device can be made particularly low interference due to the laying of the dynamic node on the semiconductor top and the high symmetry from EMC point of view. Since in the concept presented here, the functional isolation is carried out separately, it is possible with the proposed structure, EMC filter components, eg. B. RC snubber or Y-capacitors for connections, monolithic integration.
Es wird ein Verfahren zum Herstellen einer elektronischen Schaltungsvorrichtung vorgestellt, wobei das Verfahren die folgenden Schritte aufweist: A method for producing an electronic circuit device is presented, the method having the following steps:
Bereitstellen eines Substrats; Providing a substrate;
Prozessieren einer Ill-V-Verbindungshalbleiterschaltung auf einer Processing an Ill-V compound semiconductor circuit on one
Substratoberseite des Substrats, wobei die Ill-V-Verbindungshalbleiterschaltung zumindest ein erstes Ill-V-Verbindungshalbleiter-Bauelement, ein zweites III- V- Verbindungshalbleiter-Bauelement und einen elektrischen Leiter, der das erste Ill-V-Verbindungshalbleiter-Bauelement und das zweite lll-V- Verbindungshalbleiter-Bauelement elektrisch leitfähig verbindet, aufweist; Substrate top of the substrate, wherein the III-V compound semiconductor circuit at least a first III-V compound semiconductor device, a second III-V compound semiconductor device and an electrical conductor, the first III-V compound semiconductor device and the second III V-compound semiconductor device electrically conductively connects, has;
Anordnen einer Metallschicht oder eines metallisierten Schaltungsträgers auf einer der Substratoberseite gegenüberliegenden Rückseite des Substrats als eine elektrische Kontaktfläche zur Rückführung eines Stroms für eine Arranging a metal layer or a metallized circuit substrate on a rear side of the substrate opposite the substrate top side as an electrical contact surface for returning a current for a
leistungselektronische Schaltung. power electronic circuit.
Das Verfahren kann in einer voll- oder teilautomatisierten Fertigungsanlage ausgeführt werden. Bei der elektronischen Schaltungsvorrichtung kann es sich um eine Leistungselektronikschaltung oder einen Teil einer The process can be carried out in a fully or partially automated manufacturing plant. The electronic circuit device may be a power electronics circuit or a part of a
Leistungselektronikschaltung handeln, die beispielsweise in einer Power electronics circuit act, for example, in a
drehzahlvariablen Motorsteuerung eingesetzt werden kann. Das Substrat kann als Träger für die lll-V- Verbindungshalbleiterschaltung dienen und beispielsweise in Form eines Silizium-Wafers vorliegen. Unter dem Prozessieren kann zum einen ein prozesstechnisches Aufbringen der Halbleiterschaltungsmaterialien - also des ersten Ill-V-Verbindungshalbleiter-Bauelements, des zweiten lll-V- Verbindungshalbleiter-Bauelements und des elektrischen Leiters - auf die Substratoberfläche verstanden werden, beispielsweise unter Verwendung eines Gasabscheidungsverfahrens. Zum anderen kann ein selektives Entfernen bestimmter Materialien oder ein selektives Isolieren in bestimmten Bereichen verstanden werden. Variable speed motor control can be used. The substrate may serve as a carrier for the III-V compound semiconductor circuit and be in the form of a silicon wafer, for example. On the one hand, processing can be understood as a process-technical application of the semiconductor circuit materials-that is to say of the first III-V compound semiconductor component, the second III-V compound semiconductor component and the electrical conductor-to the substrate surface, for example using a gas deposition method. On the other hand, a selective removal of certain materials or a selective isolation in certain areas can be understood.
Eine leistungselektronische Schaltung kann beispielsweise eine Halbbrücke, eine Vollbrücke oder eine Inverterschaltung sein. Der metallisierte Schaltungsträger kann eine Metallisierung oder die Metallschicht umfassen. So kann ohne Weiteres eine elektrische Kontaktfläche und/oder eine elektrische Leitung zu der der lll-V- Verbindungshalbleiterschaltung bereitgestellt werden. Die elektrische Kontaktfläche kann für die Rückführung des Stroms in der A power electronic circuit may be, for example, a half bridge, a full bridge or an inverter circuit. The metallized circuit carrier may comprise a metallization or the metal layer. Thus, an electric contact surface and / or an electric wire to the III-V compound semiconductor circuit can be readily provided. The electrical contact surface can be used for the return of the current in the
leistungselektronischen Schaltung verwendet werden. Der metallisierte power electronic circuit can be used. The metallized
Schaltungsträger kann durchgängig oder strukturiert ausgeführt werden. Des Weiteren kann die durch den metallisierten Schaltungsträger gebildete Circuit carrier can be made continuous or structured. Furthermore, the formed by the metallized circuit carrier
Metallschicht- Rückseite des Substrats mit Hilfe von Durchkontakten elektrisch mit den Ill-IV-Verbindungshalbleiterbauelementen verbunden werden. Durch Verwendung der Rückseite des Substrats als stromtragenden Teil der leistungselektronischen Schaltung wird ein niederinduktiver Aufbau ermöglicht. Metallschicht- back side of the substrate by means of vias are electrically connected to the III-IV compound semiconductor devices. By using the rear side of the substrate as the current-carrying part of the power electronic circuit, a low-inductance structure is made possible.
Ein Hauptvorteil des beschriebenen Ansatzes ist, dass zunächst alle lll-V- Verbindungshalbleiter-Bauelemente durch prozesstechnisches Aufbringen der Halbleitermaterialen hergestellt werden. Im anschließenden Schritt können die Ill-V-Verbindungshalbleiter-Bauelemente voneinander isoliert werden und schließlich an den erforderlichen Anschlüssen auf Waferebene mit einander elektrisch verbunden werden. A major advantage of the approach described is that initially all III-V compound semiconductor devices are fabricated by process engineering deposition of the semiconductor materials. In the subsequent step, the Ill-V compound semiconductor devices are isolated from one another and finally electrically connected to one another at the required wafer level terminations.
Somit ermöglicht der beschriebene Ansatz eine Kombination aus lll-V- Verbindungshalbleiterschaltung auf Waferebene mit weiteren Elementen, wie einer stromtragenden Rückseite, einer Integration von passiven Bauelementen, wie einem Kondensator, oder der Integration von Teilen einer Treiberschaltung. Thus, the approach described enables a wafer-level combination of III-V compound semiconductor circuitry with other elements such as a current-carrying backside, integration of passive devices such as a capacitor, or integration of parts of a drive circuit.
Unter dem ersten Ill-V-Verbindungshalbleiter-Bauelement und dem zweiten lll-V- Verbindungshalbleiter-Bauelement sind elektrische Bauelemente zu verstehen, die Verbindungen von Materialien der chemischen Hauptgruppe III und der chemischen Hauptgruppe V aufweisen. Das erste lll-V- Verbindungshalbleiter- Bauelement und das zweite Ill-V-Verbindungshalbleiter-Bauelement können dabei eine gleiche oder unterschiedliche Materialzusammensetzung aufweisen. In der Kombination der Materialien der Hauptgruppen III und V wird den The first III-V compound semiconductor device and the second III-VI compound semiconductor device are to be understood as electrical components having compounds of main group III and main group V materials. The first III-V compound semiconductor device and the second III-V compound semiconductor device may have the same or different material composition. In a combination of materials of main groups III and V becomes the
Bauelementen die elektrische Leitfähigkeit von Halbleitern verliehen. Zum elektrisch leitfähigen Verbinden der Ill-V-Verbindungshalbleiter-Bauelemente kann der elektrische Leiter zwischen Seitenflächen der lll-V- Verbindungshalbleiter-Bauelemente auf der Substratoberfläche prozessiert werden. Der elektrische Leiter kann eine zwischen Anschlüssen der Components conferring the electrical conductivity of semiconductors. For electrically connecting the III-V compound semiconductor devices, the electrical conductor may be processed between side surfaces of the III-V compound semiconductor devices on the substrate surface. The electrical conductor may be one between terminals of the
Bauelemente geführte elektrische Leitung oder Leiterbahn verstanden werden. Components guided electrical line or trace to be understood.
Der Schritt des Prozessierens kann einen Schritt des ganzflächigen Abscheidens umfassen, in dem die Ill-V-Verbindungshalbleiter-Bauelemente als ein The step of processing may include a full-area deposition step in which the III-V compound semiconductor devices are implemented as a
Verbundelement ganzflächig abgeschieden werden. Somit bestehen die beiden Bauelemente zunächst nicht als einzelne eigenständige Bauelemente, sondern als ein Verbund. Ferner kann der Schritt des Prozessierens einen Schritt des Prozessierens des Verbundelements umfassen, um das erste lll-V- Verbindungshalbleiter-Bauelement und das zweite Ill-V-Verbindungshalbleiter- Bauelement als zwei eigenständige Ill-V-Verbindungshalbleiter-Bauelemente zu erhalten. Schließlich kann der Schritt des Prozessierens einen Schritt des Metallisierens umfassen, in dem der elektrischen Leiter hergestellt werden kann. Gemäß einer Ausführungsform können im Schritt des Prozessierens das erste Ill-V-Verbindungshalbleiter-Bauelement und das zweite lll-V- Verbindungshalbleiter-Bauelement auf einer lll-V- Verbindungshalbleiterschicht prozessiert werden. Dabei können die beiden Bauelemente ineinander verzahnt sein. Im Schritt des Prozessierens kann der elektrische Leiter auf einem III- V- Verbindungshalbleitermaterial, beispielsweise auf der genannten lll-V- Verbindungshalbleiterschicht, positioniert und strukturiert werden. Composite element are deposited over the entire surface. Thus, the two components initially not as a single independent components, but as a composite. Further, the step of processing may include a step of processing the composite element to obtain the first III-V compound semiconductor device and the second III-V compound semiconductor device as two independent III-V compound semiconductor devices. Finally, the step of processing may include a step of metallizing in which the electrical conductor can be made. According to one embodiment, in the step of processing, the first III-V compound semiconductor device and the second III-V device Compound semiconductor device to be processed on a III-V compound semiconductor layer. The two components can be interlocked. In the step of processing, the electrical conductor may be positioned and patterned on a III-V compound semiconductor material, for example, on said III-V compound semiconductor layer.
Gemäß einer Ausführungsform des Verfahrens können in dem Schritt des Prozessierens das erste Ill-V-Verbindungshalbleiter-Bauelement, das zweite III- V-Verbindungshalbleiter-Bauelement und der elektrische Leiter unter According to an embodiment of the method, in the step of processing, the first III-V compound semiconductor device, the second III-V compound semiconductor device, and the electrical conductor may be under
Verwendung eines chemischen Gasphasenabscheidungsverfahrens, Use of a chemical vapor deposition method,
beispielsweise eines metallorganischen chemischen for example, an organometallic chemical
Gasphasenabscheidungsverfahrens, hergestellt werden. Die chemische Gas phase deposition process to be produced. The chemical
Gasphasenabscheidung bietet den Vorteil einer besonders gleichmäßigen und exakten Ausformung der einzelnen Komponenten der lll-V- Verbindungshalbleiterschaltung auf der Substratoberfläche. Fertigungstoleranzen können auf ein Minimum reduziert werden. Vapor deposition offers the advantage of a particularly uniform and exact shaping of the individual components of the III-V compound semiconductor circuit on the substrate surface. Manufacturing tolerances can be reduced to a minimum.
Beispielsweise kann in dem Schritt des Prozessierens eine III- V- Verbindungshalbleiterschaltung beispielsweise eine Halb- oder Vollbrücke, eine Inverterschaltung oder weitere Leistungselektronische Schaltungen bestehend aus mindestens zwei Elementen, prozessiert werden. Mit dem vorgestellten Verfahren können die Schaltungen besonders kostengünstig realisiert werden. For example, in the step of processing, a III-V compound semiconductor circuit, for example a half or full bridge, an inverter circuit or other power electronic circuits consisting of at least two elements, can be processed. With the presented method, the circuits can be realized particularly inexpensively.
Gemäß einer Ausführungsform des Verfahrens kann in dem Schritt des According to an embodiment of the method, in the step of
Prozessierens das erste Ill-V-Verbindungshalbleiter-Bauelement als ein Schalter der lll-V- Verbindungshalbleiterschaltung prozessiert werden und das zweite lll-V- Verbindungshalbleiter-Bauelement als eine Diode der III- V- Verbindungshalbleiterschaltung prozessiert werden. Weiterhin kann das Verfahren einen Schritt des Bereitstellens eines passivenProcessing the first III-V compound semiconductor device as a switch of the III-V compound semiconductor circuit, and processing the second III-V compound semiconductor device as a diode of the III-V compound semiconductor circuit. Furthermore, the method may include a step of providing a passive one
Schaltungselements für die elektronische Schaltungsvorrichtung aufweisen. Dabei kann ein Anschluss des passiven Schaltungselements mit zumindest einem der Ill-V-Verbindungshalbleiter-Bauelemente elektrisch leitend verbunden werden. Beispielsweise kann ein Kondensator als passives Schaltungselement, beispielsweise auf der Rückseite des Substrats, integriert werden. Mit der Integration des passiven Schaltungselements können die, für die Have circuit element for the electronic circuit device. In this case, a terminal of the passive circuit element can be electrically conductively connected to at least one of the III-V compound semiconductor components. For example, a capacitor may be integrated as a passive circuit element, for example on the back side of the substrate. With the Integration of the passive circuit element may be the ones for which
Schaltungsfunktion erforderlichen Kommutierungsvorgänge in der elektronischen Schaltungsvorrichtung ermöglicht werden. Circuit function required Kommutierungsvorgänge be enabled in the electronic circuit device.
Gemäß einer Ausführungsform kann in dem Schritt des Bereitstellens des passiven Schaltungselements das passive Schaltungselement an der weiteren Substratoberfläche hergestellt werden. Nach der Herstellung kann das Substrat auf dem sich die passiven Bauelemente mit dem Substrat auf dem sich die lll-VI- Verbindungshalbleiterbauelemente befinden, elektrische und mechanisch verbunden werden. Der Vorteil dieser Ausführungsform besteht neben der Einsetzbarkeit eines kostengünstigen Serienprodukts als das passive According to one embodiment, in the step of providing the passive circuit element, the passive circuit element may be fabricated on the further substrate surface. After fabrication, the substrate on which the passive devices are electrically and mechanically coupled to the substrate on which the III-VI compound semiconductor devices are located may be bonded. The advantage of this embodiment is in addition to the applicability of a low-cost series product as the passive
Schaltungselement in einer einfach zu realisierenden und kostengünstigen elektrischen Anbindbarkeit des passiven Schaltungselements an die lll-V- Verbindungshalbleiterschaltung. Circuit element in an easy to realize and inexpensive electrical connectivity of the passive circuit element to the III-V compound semiconductor circuit.
Alternativ kann in dem Schritt des Bereitstellens des passiven Alternatively, in the step of providing the passive
Schaltungselements das passive Schaltungselement an einer von der weiteren Substratoberfläche des Substrats weg weisenden Oberfläche des (teil-) metallisierten Schaltungsträgers angeordnet werden. Bei dieser Ausführungsform kann vorteilhafterweise ein passives Schaltungselement beliebiger Größe und Form verwendet werden. Circuit element, the passive circuit element on a side facing away from the further substrate surface of the substrate surface of the (partially) metallized circuit substrate are arranged. In this embodiment, advantageously, a passive circuit element of any size and shape can be used.
Ferner besteht gemäß dem hier vorgestellten Ansatz die Möglichkeit, in dem Schritt des Bereitstellens des Substrats das Substrat mit mindestens einer Durchkontaktierung zum Kontaktieren der Ill-V-Verbindungshalbleiterschaltung bereitzustellen. Mit dieser Ausführungsform kann ein niederinduktiver Further, according to the approach presented herein, it is possible to provide, in the step of providing the substrate, the substrate having at least one via for contacting the III-V compound semiconductor circuit. With this embodiment, a low-inductive
Schaltungsaufbau realisiert werden. Circuit design can be realized.
Es wird ferner eine elektronische Schaltungsvorrichtung mit folgenden It is further an electronic circuit device with the following
Merkmalen vorgestellt: einem Substrat; und einer lll-V- Verbindungshalbleiterschaltung, die auf einer Substratoberseite des Substrats angeordnet ist, wobei die Ill-V-Verbindungshalbleiterschaltung zumindest ein erstes Ill-V-Verbindungshalbleiter-Bauelement, ein zweites III- V- Verbindungshalbleiter-Bauelement und einen elektrischen Leiter, der das erste Ill-V-Verbindungshalbleiter-Bauelement und das zweite lll-V- Verbindungshalbleiter-Bauelement elektrisch leitfähig verbindet, aufweist. Features presented: a substrate; and a III-V compound semiconductor circuit disposed on a substrate top side of the substrate, wherein the III-V compound semiconductor circuit at least a first III-V compound semiconductor device, a second III-V compound semiconductor device, and an electrical conductor electrically connecting the first III-V compound semiconductor device and the second III-V compound semiconductor device ,
Die elektronische Schaltungsvorrichtung kann eine Metallschicht und zusätzlich oder alternativ einen metallisierten Schaltungsträger umfassen, die auf einer der Substratoberseite gegenüberliegenden Rückseite des Substrats angeordnet sein können. Der metallisierte Schaltungsträger oder die Metallschicht können als eine elektrische Kontaktfläche zur Rückführung eines Stroms für eine The electronic circuit device may comprise a metal layer and additionally or alternatively a metallized circuit carrier, which may be arranged on a rear side of the substrate opposite the substrate top side. The metallized circuit carrier or the metal layer may be used as an electrical contact surface for returning a current for a
leistungselektronische Schaltung ausgeführt sein. be executed power electronic circuit.
Auch durch diese Ausführungsvariante der Erfindung in Form einer Also by this embodiment of the invention in the form of a
elektronischen Schaltungsvorrichtung kann die der Erfindung zugrunde liegende Aufgabe schnell und effizient gelöst werden. electronic circuit device, the object underlying the invention can be solved quickly and efficiently.
Der hier vorgestellte Ansatz wird nachstehend anhand der beigefügten The approach presented here will be described below with reference to the attached
Zeichnungen beispielhaft näher erläutert. Es zeigen: Illustrated drawings by way of example. Show it:
Fig. 1 eine Prinzipdarstellung einer elektronischen Schaltung; Fig. 1 is a schematic diagram of an electronic circuit;
Fig. 2 eine Prinzipdarstellung einer elektronischen Schaltungsvorrichtung; FIG. 2 is a schematic diagram of an electronic circuit device; FIG.
Fig. 3 ein Ablaufdiagramm eines Verfahrens zum Herstellen einer 3 is a flowchart of a method for producing a
elektronischen Schaltungsvorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; electronic circuit device according to an embodiment of the present invention;
Fig. 4 einen Querschnitt einer elektronischen Schaltungsvorrichtung mit lateral angeordnetem Kondensator, gemäß einem Ausführungsbeispiel der 4 shows a cross section of an electronic circuit device with laterally arranged capacitor, according to an embodiment of the
vorliegenden Erfindung; present invention;
Fig. 5 einen Querschnitt einer elektronischen Schaltungsvorrichtung mit an der Substratrückseite strukturiertem Kondensator, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; Fig. 6 einen Querschnitt einer elektronischen Schaltungsvorrichtung mit heterogener Integration des Kondensators durch 3D-Stacking, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 5 shows a cross section of an electronic circuit device with a capacitor structured on the substrate rear side, according to an exemplary embodiment of the present invention; 6 is a cross-section of an electronic circuit device with heterogeneous integration of the capacitor by 3D stacking, according to an embodiment of the present invention;
Fig. 7 eine Draufsicht auf eine Vorderseite einer elektronischen Fig. 7 is a plan view of a front side of an electronic
Schaltungsvorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; Circuit device according to an embodiment of the present invention;
Fig. 8 eine Draufsicht auf eine Rückseite einer elektronischen Fig. 8 is a plan view of a back side of an electronic
Schaltungsvorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; und Circuit device according to an embodiment of the present invention; and
Fig. 9 eine Draufsicht auf eine Rückseite einer elektronischen 9 is a plan view of a back side of an electronic
Schaltungsvorrichtung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Circuit device according to another embodiment of the present invention.
In der nachfolgenden Beschreibung günstiger Ausführungsbeispiele der vorliegenden Erfindung werden für die in den verschiedenen Figuren In the following description of favorable embodiments of the present invention are for the in the various figures
dargestellten und ähnlich wirkenden Elemente gleiche oder ähnliche represented and similar elements acting the same or similar
Bezugszeichen verwendet, wobei auf eine wiederholte Beschreibung dieserReference is made to a repeated description of this
Elemente verzichtet wird. Elements is omitted.
Fig. 1 zeigt eine Prinzipdarstellung einer elektronischen Schaltung 100 gemäß dem Stand der Technik. Bei der Schaltung 100 handelt es sich um eine Fig. 1 shows a schematic diagram of an electronic circuit 100 according to the prior art. The circuit 100 is a
Inverterschaltung mit typischerweise sechs aktiven Leistungsschaltern bzw.Inverter circuit with typically six active circuit breakers or
Leistungstransistoren Tl, T2, T3, T4, T5 und T6 auf einem Schaltungsträger 101. Die Leistungstransistoren Tl, T2, T3, T4, T5, T6 sind auf der Basis von GaN- bzw. AIGaN-Schichten aufgebaut und als diskrete Bauteile auf dem Power transistors Tl, T2, T3, T4, T5 and T6 on a circuit carrier 101. The power transistors Tl, T2, T3, T4, T5, T6 are based on GaN and AIGaN layers and constructed as discrete components on the
Siliziumsubstrat 101 angeordnet. Benachbart zu den Transistoren Tl, T2, T3, T4, T5 und T6 sind als passive Bauelemente ein Kondensator 102 und eine Silicon substrate 101 is arranged. Adjacent to the transistors Tl, T2, T3, T4, T5 and T6 are as passive components, a capacitor 102 and a
Ansteuerelektronik 104 sowie Anschlüsse für Versorgungsspannung 106, Masse 108 und Verbraucher U, V und W auf der Schaltungsträgeroberfläche 101 angeordnet. Jeder Transistor Tl, T2, T3, T4, T5, T6 weist drei Anschlüsse Drain, Gate G und Source auf. In der Fertigung der Inverterschaltung 100 wurden die sechs Control electronics 104 and connections for supply voltage 106, ground 108 and consumer U, V and W arranged on the circuit carrier surface 101. Each transistor T1, T2, T3, T4, T5, T6 has three terminals drain, gate G and source. In the manufacturing of the inverter circuit 100, the six
Leistungstransistoren Tl, T2, T3, T4, T5, T6 zunächst vereinzelt. Danach wurden diese mit dem Zwischenkreiskondensator 102, der Ansteuer- bzw. Power transistors Tl, T2, T3, T4, T5, T6 initially isolated. Thereafter, these were connected to the DC link capacitor 102, the drive or
Treiberelektronik 104, der Gateansteuerungs- Elektronik G sowie den Driver electronics 104, the Gateansteuerungs- electronics G and the
Anschlüssen für Versorgungsspannung 106, Masse 108 und Verbraucher U, V,Connections for supply voltage 106, ground 108 and consumer U, V,
W verbunden. Dadurch, dass es sich bei den Leistungstransistoren Tl, T2, T3, T4, T5, T6 um laterale Bauelemente handelt, ist es möglich, mehrere W connected. Due to the fact that the power transistors T1, T2, T3, T4, T5, T6 are lateral components, it is possible to have several
Bauelemente schon während des Prozessierens auf Waferebene zu verbinden. Im Gegensatz zu der hier gezeigten Schaltung bestehend aus diskreten Already connect components during processing on wafer level. In contrast to the circuit shown here consisting of discrete
Bauelementen auf Waferebene, kann man die Transistoren Tl, T2 ,T3 , T4, T5 und T6 auf Waferebene untereinander und mit einem integrierten At the wafer level, transistors Tl, T2, T3, T4, T5, and T6 can be interconnected at wafer level with one another
Zwischenkreiskondensator 102 und der Gateansteuerungs- Elektronik G auf Waferebene verbinden. Connect DC link capacitor 102 and the gate drive electronics G at the wafer level.
Fig. 2 zeigt eine Prinzipdarstellung einer elektronischen Schaltungsvorrichtung 200. Die elektronische Schaltungsvorrichtung 200 umfasst ein Substrat 202 und eine auf einer Substratoberseite 204 des Substrats 202 angeordnete lll-V- Verbindungshalbleiterschaltung 206. Die lll-V- Verbindungshalbleiterschaltung 206 setzt sich aus einem ersten Ill-V-Verbindungshalbleiter-Bauelement 208, einem zweiten Ill-V-Verbindungshalbleiter-Bauelement 210 und einem elektrischen Leiter 212, der einen Anschluss des ersten lll-V- Verbindungshalbleiter-Bauelements 208 mit einem Anschluss des zweiten lll-V- Verbindungshalbleiter-Bauelements 210 elektrisch leitfähig verbindet, zusammen. 2 shows a schematic representation of an electronic circuit device 200. The electronic circuit device 200 comprises a substrate 202 and a III-V compound semiconductor circuit 206 arranged on a substrate upper side 204 of the substrate 202. The III-V compound semiconductor circuit 206 consists of a first illusory V compound semiconductor device 208, a second III-V compound semiconductor device 210, and an electrical conductor 212 that electrically connects one terminal of the first III-V compound semiconductor device 208 to a terminal of the second III-V compound semiconductor device 210 conductive, together.
Bei dem Substrat 202 handelt es sich bei dem gezeigten Ausführungsbeispiel um einen Silizium-Wafer. The substrate 202 is a silicon wafer in the embodiment shown.
Die Ill-V-Verbindungshalbleiter-Bauelemente 208, 210 sind aus Materialien der chemischen Hauptgruppen III (Erdmetalle/Borgruppe) und V (Stickstoff-The III-V compound semiconductor devices 208, 210 are made of materials of the main chemical groups III (earth metals / boron group) and V (nitrogen groups).
Phosphor-Gruppe) gebildet bzw. weisen Materialien der chemischen Phosphorus group) formed or exhibit materials of the chemical
Hauptgruppen III und V auf. Die elektronische Schaltungsvorrichtung 200 kann als Teil einer Leistungselektronik eingesetzt werden, bei der die lll-V- Verbindungshalbleiter-Bauelemente 208, 210 beispielsweise Schalttransistoren bilden. Gemäß einem Ausführungsbeispiel kann die lll-V- Verbindungshalbleiterschaltung 206 mehr als die gezeigten zwei lll-V- Verbindungshalbleiter-Bauelemente 208, 210, beispielsweise sechs lll-V- Verbindungshalbleiter-Bauelemente, aufweisen. Main groups III and V on. The electronic circuit device 200 can be used as part of power electronics, in which the III-V compound semiconductor devices 208, 210 form switching transistors, for example. In one embodiment, the III-V compound semiconductor circuit 206 may include more than the two II-V compound semiconductor devices 208, 210 shown, for example, six III-V compound semiconductor devices.
Ferner kann die lll-V- Verbindungshalbleiterschaltung 206 mehr als den einen gezeigten elektrischen Leiter 212 aufweisen. Beispielsweise kann zumindest ein weiterer elektrischer Leiter zwischen weiteren Anschlüssen der lll-V- Verbindungshalbleiter-Bauelemente 208, 210 geführt sein. Auch kann ein zumindest ein weiterer elektrischer Leiter zwischen einem der lll-V- Verbindungshalbleiter-Bauelemente 208, 210 und einem Anschlusskontakt der lll-V- Verbindungshalbleiterschaltung 206 geführt sein. Die optionalen weiteren Leiter können dabei entsprechend dem elektrischen Leiter 212 gefertigt sein. Further, the III-V compound semiconductor circuit 206 may have more than one electrical conductor 212 shown. For example, at least one further electrical conductor can be routed between further terminals of the III-V compound semiconductor components 208, 210. Also, at least one further electrical conductor may be routed between one of the III-V compound semiconductor devices 208, 210 and a terminal contact of the III-V compound semiconductor circuit 206. The optional further conductors can be manufactured in accordance with the electrical conductor 212.
Die Elemente 208, 210 der lll-V- Verbindungshalbleiterschaltung 206 wurden durch chemische Gasabscheidung auf der Substratoberfläche 204 gebildet. Wie die Darstellung in Fig. 2 zeigt, ist der elektrische Leiter 212 so auf die The elements 208, 210 of the III-V compound semiconductor circuit 206 were formed by chemical vapor deposition on the substrate surface 204. As the illustration in Fig. 2 shows, the electrical conductor 212 is on the
Substratoberfläche 204 aufgebracht, dass er zwischen einer Seitenwand 214 des ersten Ill-V-Verbindungshalbleiter-Bauelements 208 und einer Seitenwand 216 des zweiten Ill-V-Verbindungshalbleiter-Bauelements 210 verläuft. Dabei wird in folgender Reihenfolge prozessiert: Zuerst erfolgt eine ganzflächige Abscheidung der lll-V Halbleiter. Dabei werden die Ill-V-Verbindungshalbleiter-Bauelemente 208, 210 als ein Verbundelement abgeschieden. Anschließend wird eine weitere Prozessierung durchgeführt, um zwei Bauelemente zu enthalten. Dadurch werden zwei eigenständige Ill-V-Verbindungshalbleiter-Bauelemente 208, 210 erhalten. Anschließend wird ein Metallisieren durchgeführt, um die Bauelemente an der richtigen Stelle zu verbinden. Substrate surface 204 is applied to extend between a sidewall 214 of the first III-V compound semiconductor device 208 and a sidewall 216 of the second III-V compound semiconductor device 210. It is processed in the following order: First, there is a full-surface deposition of the III-V semiconductor. At this time, the III-V compound semiconductor devices 208, 210 are deposited as a composite element. Subsequently, a further processing is carried out to contain two components. Thereby, two stand-alone III-V compound semiconductor devices 208, 210 are obtained. Subsequently, a metallization is performed to connect the components in the right place.
Somit werden die Ill-V-Verbindungs-Halbleiter-Bauelemente 208, 210 bei der Prozessierung gleichzeitig hergestellt und sind so geometrisch und chemisch zunächst keine zwei Bauelemente. Sie werden nur durch eine weitere Thus, the III-V compound semiconductor devices 208, 210 are fabricated simultaneously during processing and are not geometrically and chemically initially two devices. You will only be through one more
Prozessierung zu zwei Bauelementen. Gemäß einem Ausführungsbeispiel befinden sich das erste und das zweite Ill-V-Verbindungshalbleiter-Bauelement 208, 210 auf einer lll-V- Verbindungshalbleiterschicht und sind ineinander verzahnt. Zusätzlich kann in einer weiteren Ausführung der Leiter 212 auf einem lll-V Verbindungshalbleitermaterial positioniert und strukturiert werden. Processing to two components. According to an embodiment, the first and second III-V compound semiconductor devices 208, 210 are on a III-V compound semiconductor layer and are intermeshed toothed. Additionally, in another embodiment, conductor 212 may be positioned and patterned on a III-V compound semiconductor material.
Fig. 3 zeigt ein Ablaufdiagramm eines Ausführungsbeispiels eines Verfahrens 300 zum Herstellen einer elektronischen Schaltungsvorrichtung. Das Verfahren3 shows a flow chart of an embodiment of a method 300 for producing an electronic circuit device. The procedure
300 kann zum Herstellen einer elektronischen Schaltungsvorrichtung, wie sie in Fig. 2 gezeigt ist, ausgeführt werden. In einem Schritt des Bereitstellens 302 wird ein Substrat bereitgestellt. In einem Schritt 304 wird durch Abscheiden zumindest eines ersten Ill-V-Verbindungshalbleiter-Bauelements, eines zweiten lll-V- Verbindungshalbleiter-Bauelements und eines die lll-V- Verbindungshalbleiter-300 may be used to fabricate an electronic circuit device as shown in FIG. 2. In a step of providing 302, a substrate is provided. In a step 304, at least one first III-V compound semiconductor device, a second III-V compound semiconductor device, and a III-V compound semiconductor device are deposited.
Bauelemente elektrisch leitfähig verbinden elektrischen Leiters auf einer Electrically conductive elements connect electrical conductor on one
Substratoberfläche des Substrats eine lll-V- Verbindungshalbleiterschaltung auf dem Substrat prozessiert. In einem Schritt des Anordnens wird ein metallisierter Schaltungsträger oder eine Metallisierung auf einer der Substratoberseite gegenüberliegenden Rückseite des Substrats angeordnet. Durch den Substrate surface of the substrate, a III-V compound semiconductor circuit processed on the substrate. In a step of the arrangement, a metallized circuit carrier or a metallization is arranged on a rear side of the substrate opposite the substrate top side. By the
metallisierten Schaltungsträger oder die Metallisierung wird eine elektrische Kontaktfläche zur Rückführung eines Stroms für eine leistungselektronische Schaltung geschaffen. Gemäß einem Ausführungsbeispiel des Verfahrens 300 werden in dem Schritt des Prozessierens 304 die Ill-V-Verbindungshalbleiter-Bauelemente und unter Verwendung eines chemischen Gasphasenabscheidungsverfahrens, metallized circuit carrier or the metallization is provided an electrical contact surface for returning a current for a power electronic circuit. According to an embodiment of the method 300, in the step of processing 304, the III-V compound semiconductor devices and using a chemical vapor deposition method,
insbesondere eines metallorganischen chemischen in particular an organometallic chemical
Gasphasenabscheidungsverfahrens, auf die Substratoberfläche aufgebracht. Der elektrische Leiter kann beispielsweise mittels thermischem Verdampfens oder physikalischer Abscheidung (sputtern) aufgebracht werden.  Vapor deposition method, applied to the substrate surface. The electrical conductor can be applied, for example, by means of thermal evaporation or physical deposition (sputtering).
Fig. 4 zeigt eine Variante der hierin vorgestellten elektronischen Fig. 4 shows a variant of the electronic presented herein
Schaltungsvorrichtung 200 in einer Querschnittsdarstellung. Die in Fig. 4 gezeigte beispielhafte Schaltungsvorrichtung 200 weist das Siliziumsubstrat 202 mit der lll-V- Verbindungshalbleiterschaltung 206 sowie ein metallisierter Circuit device 200 in a cross-sectional view. The exemplary circuit device 200 shown in FIG. 4 includes the silicon substrate 202 having the III-V compound semiconductor circuit 206 and a metallized one
Schaltungsträger 400 und ein passives Schaltungselement 402 - hier einen Kondensator - auf. Die Verbindungshalbleiterschaltung 206 weist wiederum ein beispielhaftes erstes Ill-V-Verbindungshalbleiter-Bauelement 208, ein Circuit substrate 400 and a passive circuit element 402 - here a capacitor - on. The compound semiconductor circuit 206, in turn, includes an exemplary first III-V compound semiconductor device 208
beispielhaftes zweites Ill-V-Verbindungshalbleiter-Bauelement 210 sowie den die Bauelemente 208, 210 elektrisch leitfähig verbindenden elektrischen Leiter 212 auf. exemplary second III-V compound semiconductor device 210 as well as the Components 208, 210 electrically conductively connecting electrical conductors 212.
Die in Fig. 4 gezeigte beispielhafte elektronische Schaltungsvorrichtung 200 wird als Kommutierungszelle eingesetzt, bei der die lll-V-The exemplary electronic circuit device 200 shown in FIG. 4 is used as a commutation cell, in which the III-V
Verbindungshalbleiterschaltung 206 eine Halbbrückenschaltung bildet. Compound semiconductor circuit 206 forms a half-bridge circuit.
Entsprechend sind das erste Ill-V-Verbindungshalbleiter-Bauelement 208 und das Ill-V-Verbindungshalbleiter-Bauelement 210 jeweils als ein GaN-Transistor ausgebildet, wobei der erste GaN-Transistor 208 einen Schalter darstellt und der zweite GaN-Transistor 210 eine Diode darstellt. Je nach Schaltung kann das auch umgekehrt sein. Somit kann der erste GaN-Transistor 208 auch eine Diode und der zweite GaN-Transistor 210 einen Schalter darstellen. Zwischen der lll-V- Verbindungshalbleiterschaltung 206 und der Substratoberfläche 204 ist eine isolierende Pufferschicht 404 angeordnet, die sich im gezeigten Accordingly, the first III-V compound semiconductor device 208 and the III-V compound semiconductor device 210 are each formed as a GaN transistor, wherein the first GaN transistor 208 is a switch and the second GaN transistor 210 is a diode , Depending on the circuit, this can also be the other way around. Thus, the first GaN transistor 208 may also be a diode and the second GaN transistor 210 may be a switch. Between the III-V compound semiconductor circuit 206 and the substrate surface 204 is disposed an insulating buffer layer 404, which is shown in FIG
Ausführungsbeispiel über die gesamte Substratoberfläche 204 erstreckt. Embodiment over the entire substrate surface 204 extends.
Der metallisierte Schaltungsträger 400 ist auf einer der Substratoberseite 204 gegenüberliegenden weiteren Substratoberseite 406 des Substrats 202 angeordnet. Bei dem in Fig. 4 gezeigten Ausführungsbeispiel ist der metallisierter Schaltungsträger 400 durchgängig ausgebildet, bedeckt die weitere The metallized circuit carrier 400 is arranged on a substrate upper side 406 of the substrate 202 opposite the substrate upper side 204. In the embodiment shown in Fig. 4, the metallized circuit substrate 400 is formed throughout, covering the other
Substratoberseite 406 vollständig und erstreckt sich beidseitig über das  Substrate top 406 completely and extends on both sides of the
Siliziumsubstrat 202 hinaus. Silicon substrate 202.
Durch die größeren Abmessungen des Schaltungsträgers 400 gegenüber dem Substrat 202 bietet eine an die weitere Substratoberfläche 406 angrenzendeDue to the larger dimensions of the circuit carrier 400 relative to the substrate 202, one adjoins the further substrate surface 406
Oberfläche 408 des metallisierten Schaltungsträgers 400 eine Auflagefläche für den Kondensator 402, zur lateralen Positionierung des Kondensators 402 bezüglich des Aufbaus aus Substrat 202 und lll-V-Surface 408 of the metallized circuit substrate 400, a support surface for the capacitor 402, for the lateral positioning of the capacitor 402 with respect to the structure of substrate 202 and III-V-
Verbindungshalbleiterschaltung 206. Die Oberfläche 408 des metallisierten Schaltungsträgers 400 bildet einen elektrisch leitfähigen Pfad mit einem erstenCompound semiconductor circuit 206. The surface 408 of the metallized circuit substrate 400 forms an electrically conductive path with a first
Anschluss 410 und einem zweiten Anschluss 412 zur Führung des Rückstroms unter den Halbleiterbauelementen 208, 210 aus. Terminal 410 and a second terminal 412 for guiding the return current among the semiconductor devices 208, 210 from.
Zur Stromversorgung der lll-V- Verbindungshalbleiterschaltung 206 ist der erste GaN-Transistor 208 über einen ersten Bonddraht 414 mit dem ersten Anschluss 410 des metallisierten Schaltungsträgers400 gekoppelt und der zweite GaN- Transistor 210 über einen zweiten Bonddraht 416 mit einem Anschluss 418 des passiven Schaltungselements 402 gekoppelt. Der zweite Anschluss 412 des metallisieren Schaltungsträgers 400 ist mit einem weiteren Anschluss 420 des passiven Schaltungselements 402 gekoppelt. To power the III-V compound semiconductor circuit 206, the first GaN transistor 208 is connected to the first terminal via a first bonding wire 414 410 of the metallized circuit substrate 400 and coupled the second GaN transistor 210 via a second bonding wire 416 with a terminal 418 of the passive circuit element 402. The second terminal 412 of the metallized circuit carrier 400 is coupled to a further terminal 420 of the passive circuit element 402.
Durch die in der Darstellung in Fig. 4 gezeigte Nutzung der Substratschicht 202 zur Rückstromführung kann die parasitäre Induktivität der Kommutierungszelle 200 drastisch reduziert werden. Der für die Kommutierungsvorgänge benötigte Kondensator 402 wird dabei neben den Halbleiterbauelementen 208, 210 platziert. Die Ausführungsart des Kommutierungskondensators 402 bleibt dabei frei. Auf der Rückseite der elektronischen Schaltung 200 können gemäß By the use of the substrate layer 202 for the return current conduction shown in the illustration in FIG. 4, the parasitic inductance of the commutation cell 200 can be drastically reduced. The capacitor 402 required for the commutation processes is placed next to the semiconductor components 208, 210. The embodiment of the commutation capacitor 402 remains free. On the back of the electronic circuit 200 can according to
Ausführungsbeispielen weitere passive Bauelemente strukturiert werden. Gemäß Ausführungsbeispielen kann die elektronische SchaltungsvorrichtungEmbodiments further passive components are structured. According to embodiments, the electronic circuit device
200 anstelle der zwei gezeigten Transistoren 208, 210 auch die für eine 200 instead of the two shown transistors 208, 210 and the one for a
Inverterschaltung üblichen sechs Transistoren aufweisen. Neben dem Inverter circuit usual six transistors have. Next to the
Kondensator 402 können noch weitere passive Schaltungselemente vorgesehen sein. Capacitor 402 may be provided further passive circuit elements.
Fig. 5 zeigt wiederum in einer Querschnittsdarstellung ein weiteres Fig. 5 again shows in a cross-sectional view another
Ausführungsbeispiel der elektronischen Schaltungsvorrichtung 200. Hier ist im Gegensatz zu dem in Fig. 4 gezeigten Ausführungsbeispiel das passive Embodiment of the electronic circuit device 200. Here, in contrast to the embodiment shown in Fig. 4, the passive
Schaltungselement 402 nicht benachbart zu der lll-V- Verbindungshalbleiterschaltung 206 angeordnet, sondern auf der Rückseite desCircuit element 402 is not arranged adjacent to the III-V compound semiconductor circuit 206, but on the back of the
Substrats auf dem sich die lll-V- Verbindungshalbleiterschaltung befinden integriert worden. Wiederum ist hier das passive Schaltungselement 402 als ein Kondensator ausgeführt. Bei dem in Fig. 5 gezeigten Ausführungsbeispiel ist der Kondensator 402 in Trench-Technik als Trench- Kondensator bzw. Substrate on which the III-V compound semiconductor circuit are integrated. Again, here the passive circuit element 402 is designed as a capacitor. In the embodiment shown in FIG. 5, the capacitor 402 is in trench technology as a trench capacitor or
Grabenkondensator gestaltet. Trench capacitor designed.
Die lll-V- Verbindungshalbleiterschaltung 206 weist wie bei dem in Fig. 4 gezeigten Ausführungsbeispiel den ersten GaN-Transistor 208 als Schalter, den zweiten GaN-Transistor 210 als Diode sowie den die Halbleiterelemente 208, 210 verbindenden elektrischen Leiter 212 auf. Mit der in Fig. 5 gezeigten monolithischen Integration des passiven As in the embodiment shown in FIG. 4, the III-V compound semiconductor circuit 206 includes the first GaN transistor 208 as a switch, the second GaN transistor 210 as a diode, and the electrical conductors 212 connecting the semiconductor elements 208, 210. With the monolithic integration of the passive one shown in FIG
Schaltungselements 402 in die elektronische Schaltungsvorrichtung 200 kann auf die in Fig. 4 gezeigten Bondverbindungen verzichtet werden. Stattdessen ist für die Spannungsversorgung der lll-V- Verbindungshalbleiterschaltung 206 auf Waferebene ein erster Durchkontakt 500 zwischen dem ersten lll-V- Verbindungshalbleiter-Bauelement 208 und dem Grabenkondensator 402 und ein zweiter Durchkontakt 502 zwischen dem zweiten lll-V- Verbindungshalbleiter- Bauelement 210 und einer Metallisierung 540 angelegt. Circuit element 402 in the electronic circuit device 200 may be dispensed with the bonding connections shown in Fig. 4. Instead, for the voltage supply of the wafer-level III-V compound semiconductor circuit 206, a first via 500 is interposed between the first III-V compound semiconductor device 208 and the trench capacitor 402 and a second via 502 is interposed between the second III-V compound semiconductor device 210 and a metallization 540 created.
Fig. 6 zeigt einen Querschnitt einer weiteren Variante der hier vorgestellten elektronischen Schaltungsvorrichtung 200. Der Stapel aus Silizium-Substrat 202, Pufferschicht 404 und lll-V- Verbindungshalbleiterschaltung 206 entspricht dem in den Figuren 4 und 5 gezeigten Aufbau. Wie bei dem in Fig. 5 gezeigten 6 shows a cross section of a further variant of the electronic circuit device 200 presented here. The stack of silicon substrate 202, buffer layer 404 and III-V compound semiconductor circuit 206 corresponds to the structure shown in FIGS. 4 and 5. As in the one shown in Fig. 5
Ausführungsbeispiel ist das passive Schaltungselement 402 als ein Embodiment is the passive circuit element 402 as a
Grabenkondensator angelegt, im Gegensatz zu dem in Fig. 5 gezeigten Trench capacitor applied, in contrast to that shown in Fig. 5
Ausführungsbeispiel jedoch nicht in das Silizium-Substrat 202 integriert, sondern unterhalb des Substrats 202 zwischen einer Metallschicht 540 und dem metallisierten Schaltungsträger 400. Konkret befindet sich der Embodiment, however, not integrated into the silicon substrate 202, but below the substrate 202 between a metal layer 540 and the metallized circuit substrate 400. Concretely, the
Grabenkondensator 402 zwischen einer der Oberseite 408 der Metallschicht 540 gegenüberliegenden weiteren Oberseite 602 der Metallschicht 640 und einer der Metallschicht 540 zugewandten Oberseite 604 dem metallisierten Trench capacitor 402 between one of the top 408 of the metal layer 540 opposite further top 602 of the metal layer 640 and the metal layer 540 facing top 604 the metallized
Schaltungsträger 400. Circuit carrier 400.
Die in Fig. 6 beispielhaft gezeigte heterogene Integration des passiven The heterogeneous integration of the passive one shown by way of example in FIG
Schaltungselements 402 durch 3D-Stacking erlaubt eine beliebige Erweiterung der elektronischen Schaltungsvorrichtung 200, hier durch eine Anordnung eines weiteren Schaltungselements 606 an einer der Oberseite 604 des Circuit element 402 by 3D stacking allows any extension of the electronic circuit device 200, here by an arrangement of a further circuit element 606 on one of the top 604 of the
Schaltungsträgers 600 gegenüberliegenden Unterseite 608 des Circuit carrier 600 opposite bottom 608 of the
Schaltungsträgers 600. Als das weitere Schaltungselement 606 kann ein Circuit carrier 600. As the further circuit element 606 may be a
Substrat wie z. B. eine Kühlerplatte zum Einsatz kommen. Substrate such. B. come a cooler plate used.
Bei dem in Fig. 6 gezeigten Ausführungsbeispiel der elektronischen In the embodiment of the electronic shown in FIG
Schaltungsvorrichtung 200 verbindet der erste Bonddraht 414 das erste lll-V- Verbindungshalbleiter-Bauelement 208 elektrisch leitfähig mit der Metallisierung 400 und der zweite Bonddraht 416 das zweite Ill-V-Verbindungshalbleiter- Bauelement 210 elektrisch leitfähig mit dem metallisierten Schaltungsträger 600. Circuit 200, the first bonding wire 414 electrically conductively couples the first III-V compound semiconductor device 208 to the metallization 400 and the second bonding wire 416, the second III-V compound semiconductor device 210 electrically conductive with the metallized circuit substrate 600th
Bei der in Fig. 6 gezeigten beispielhaften Ausgestaltung der elektronischen Schaltungsvorrichtung 200 wird die heterogene Integration des In the exemplary embodiment of the electronic circuit device 200 shown in FIG. 6, the heterogeneous integration of the
Transistorsubstrats 402 mit einer z. B. auf Si-Technologie basierenden Kapazität z. B. durch 3D-Stacking erreicht. In dieser Ausgestaltung können die elektrischen Verbindungen 414, 416 zwischen der Halbleiter-Oberseite und dem Kondensator 402 alternativ zu dem in Fig. 6 gezeigten Bonden auch durch Löten erreicht werden.  Transistor substrate 402 with a z. B. based on Si technology capacity z. B. achieved by 3D stacking. In this embodiment, the electrical connections 414, 416 between the semiconductor top side and the capacitor 402 may alternatively be achieved by soldering, as an alternative to the bonding shown in FIG.
Fig. 7 zeigt schematisch eine Draufsicht auf eine Vorderseite eines Fig. 7 shows schematically a plan view of a front side of a
Ausführungsbeispiels der elektronischen Schaltungsvorrichtung 200. Gezeigt ist die Schaltungsvorrichtung 200 mit den typischen sechs Transistoren der Inverterschaltung 206, neben den Transistoren 208 und 210 vier weitere Embodiment of the electronic circuit device 200. Shown is the circuit device 200 with the typical six transistors of the inverter circuit 206, in addition to the transistors 208 and 210 four more
Transistoren 700, 702, 704 und 706. Bei dem in Fig. 7 gezeigten  Transistors 700, 702, 704 and 706. In the one shown in FIG
Ausführungsbeispiel wurden die Transistoren 208, 210, 700, 702, 704, 706 für die Inverterschaltung 206 auf der Vorderseite 204 eines mit GaN, AIN oder AIGaN beschichteten Silizium-Wafers 202 prozessiert und über (nicht gezeigte) Durchgangskontakte mit der Rückseite verbunden. In the embodiment, the transistors 208, 210, 700, 702, 704, 706 for the inverter circuit 206 were processed on the front side 204 of a GaN, AIN or AIGaN coated silicon wafer 202 and connected to the back side via via contacts (not shown).
Fig. 8 zeigt schematisch eine Draufsicht auf eine beispielhafte Rückseite des in Fig. 7 von vorne bzw. oben gezeigten Ausführungsbeispiels der elektronischen Schaltungsvorrichtung 200. Gezeigt ist die weitere Substratoberseite 406 des Substrats 202 und die auf dieser angeordnete Metallschicht 640. Bei dem inFIG. 8 schematically shows a plan view of an exemplary rear side of the exemplary embodiment of the electronic circuit device 200 shown in FIG. 7. The further substrate top side 406 of the substrate 202 and the metal layer 640 arranged thereon are shown
Fig. 8 gezeigten Ausführungsbeispiel ist die Metallschicht 640 strukturiert, bedeckt die weitere Substratoberseite 406 also nicht vollständig. 8, the metal layer 640 is structured, that is, it does not completely cover the further substrate top side 406.
Abschnitte der Metallisierung 640 bilden in einem ersten Randbereich einen Anschluss für eine Versorgungsspannung 800, in einem dem ersten Randbereich gegenüberliegenden zweiten Randbereich einen Masseanschluss 802 und zwischen den Randbereichen Anschlüsse für Verbraucher U, V, W mit zugeordneten Gatesteueranschlüssen G. Zwischen den Verbraucheranschlüssen U und V befindet sich als erstes passives Schaltungselement der Kondensator 402. Zwischen den Verbraucheranschlüssen V und W befindet sich als zweites passives Schaltungselement ein weiterer Kondensator 804. Portions of the metallization 640 form a connection for a supply voltage 800 in a first edge region, a ground connection 802 in a second edge region opposite the first edge region, and connections for consumers U, V, W with assigned gate control connections G between the edge regions. Between the consumer connections U and V is the first passive circuit element of the capacitor 402. Between the load terminals V and W is another capacitor 804 as the second passive circuit element.
Bei dem in Fig. 8 gezeigten Ausführungsbeispiel bilden die Kondensatoren 402, 804 monolithisch auf der Rückseite der elektronischen Schaltvorrichtung 200 alsIn the embodiment shown in FIG. 8, the capacitors 402, 804 monolithically form on the rear side of the electronic switching device 200 as
Grabenkondensatoren bzw. Trench- Kondensatoren auf Waferebene in das Substrat 202 integrierte Zwischenkreiskondensatoren, die direkt mit den (hier nicht gezeigten) Transistoren auf Waferebene verbunden sind. Des Weiteren dient die Rückseite als Kontaktfläche für Versorgungsspannung 800, Masse 802, Verbraucher U, V, W und Gateansteuerung G. Bei den Verbrauchern U, V, W kann es sich um Außenleiter einer elektrischen Maschine, beispielsweise einer Drehstrommaschine, handeln. Somit kann die elektronische Schaltvorrichtung 200 eine Steuervorrichtung zum Ansteuern einer elektrischen Maschine darstellen. Wafer level trench capacitors or wafer level trench capacitors are integrated into the substrate 202 by DC link capacitors directly connected to the wafer level transistors (not shown). Furthermore, the rear side serves as a contact surface for supply voltage 800, ground 802, loads U, V, W and gate drive G. The loads U, V, W may be outer conductors of an electrical machine, for example a three-phase machine. Thus, the electronic switching device 200 may constitute a control device for driving an electric machine.
Die Integration der Zwischenkreiskondensatoren 402, 804 bei dem in Fig. 8 gezeigten Ausführungsbeispiel der elektronischen Schaltung 200 ermöglicht eine Drehstrombrückenschaltung. Durch die in Fig. 8 veranschaulichte Integration der ZwischenkreiskondensatorenThe integration of the DC link capacitors 402, 804 in the embodiment of the electronic circuit 200 shown in FIG. 8 enables a three-phase bridge circuit. By the illustrated in Fig. 8 integration of the DC link capacitors
402, 804 und eines Teiles der Gateansteuerungs- Elektronik werden nicht nur Löt- und Bondverbindungen gespart, gleichzeitig bietet der geringe Abstand den Vorteil, dass parasitäre Induktivitäten minimiert werden. Diese Minimierung der parasitären Induktivitäten erlaubt es, die Inverterschaltung mit höheren 402, 804 and part of the gate drive electronics not only saves soldering and bonding, but at the same time the small pitch offers the advantage of minimizing parasitic inductances. This minimization of the parasitic inductances allows the inverter circuit with higher
Schaltfrequenzen zu betreiben, wodurch sich die Kosten und das Gewicht desOperate switching frequencies, thereby reducing the cost and weight of
Gesamtsystems reduzieren lassen. Reduce the overall system.
Fig. 9 zeigt eine Draufsicht auf einen alternativen Aufbau der Rückseite der elektronischen Schaltungsvorrichtung 200. Die Gestaltung der in Fig. 9 gezeigten beispielhaften Schaltungsrückseite entspricht der in Fig. 8 gezeigten, mit dem9 shows a plan view of an alternative construction of the rear side of the electronic circuit device 200. The design of the exemplary circuit rear side shown in FIG. 9 corresponds to that shown in FIG
Unterschied, dass anstelle der Zwischenkreiskondensatoren eine Mehrzahl von RC-Gliedern zur Dämpfung, sogenannte RC-Snubber, zum Einsatz kommen. Difference that instead of the DC link capacitors, a plurality of RC elements for damping, so-called RC snubber, are used.
Konkret sind anstelle des ersten Kondensators ein erster RC-Snubber 900, ein zweiter RC-Snubber 902 und ein dritter RC-Snubber 904 zwischen den Verbraucheranschlüssen U und V vorgesehen und anstelle des zweiten Specifically, instead of the first capacitor, a first RC snubber 900, a second RC snubber 902, and a third RC snubber 904 are interposed between the first and second RC snubbers Consumer terminals U and V provided and instead of the second
Kondensators ein vierter RC-Snubber 906, ein fünfter RC-Snubber 908 und ein sechster RC-Snubber 910 zwischen den Verbraucheranschlüssen V und W vorgesehen. Jeder der RC-Snubber 900, 902, 904, 906, 908, 910 weist eine Gateansteuerung G auf und ist je einem der Transistoren auf der Condenser a fourth RC snubber 906, a fifth RC snubber 908 and a sixth RC snubber 910 between the load terminals V and W provided. Each of the RC snubbers 900, 902, 904, 906, 908, 910 has a gate drive G and is each one of the transistors on the
Schaltungsvorderseite zugeordnet. Assigned to the front of the circuit.
Gemäß einem Ausführungsbeispiel können die RC-Snubber 900, 902, 904, 906, 908, 910 auch zusätzlich zu den Zwischenkreiskondensatoren auf der Rückseite monolithisch integriert werden. Alternativ oder zusätzlich können sonstige passive Bauelemente monolithisch auf der Rückseite integriert werden. According to one embodiment, the RC snubbers 900, 902, 904, 906, 908, 910 may also be monolithically integrated in addition to the backplane capacitors on the back side. Alternatively or additionally, other passive components can be monolithically integrated on the back.
Figuren 8 und 9 zeigen, wie im Rahmen der technologischen Möglichkeiten der ESR (effektiver Serienwiderstand) gezielt designt werden. Alternativ oder zusätzlich zur Integration der Zwischenkreiskondensatoren 402, 804 lässt sich die Rückseite des Wafers für weitere passive Bauelemente verwenden. Wie in Fig. 9 skizziert, besteht z. B. die Möglichkeit, RC-Glieder 900, 902, 904, 906, 908, 910 zur Dämpfung von Oszillationen oder weitere Bauelemente zur Ansteuerung der Gates, z. B. Si-MOSFETs zu integrieren. FIGS. 8 and 9 show how design of the ESR (effective series resistance) is specifically designed in the context of the technological possibilities. Alternatively or additionally to the integration of the DC link capacitors 402, 804, the back side of the wafer can be used for further passive components. As outlined in Fig. 9, z. Example, the ability to RC elements 900, 902, 904, 906, 908, 910 for damping oscillations or other components for driving the gates, z. B. Si MOSFETs integrate.
Ein Hauptaspekt des hierin vorgestellten Schaltungskonzepts für eine integrierte Leistungselektronik wie die Inverterschaltung liegt darin, die Rückseite des Silizium-Wafers 202 für die Stromführung und/oder die monolithische oder heterogene Integration von passiven Bauelementen der Zwischenkreis- Kondensatoren 402, 804 und/oder der Elektronik zur Gateansteuerung G zu nutzen. Im Herstellungsprozess werden zunächst die aktiven Bauelemente, z. B. im Fall des Inverters die sechs Transistoren 208, 210, 700, 702, 704, 706 einer Drehstrombrückenschaltung, auf der Vorderseite prozessiert. Statt die A major aspect of the integrated power electronics circuit concept presented herein, such as the inverter circuit, is to power the backside of silicon wafer 202 for power conduction and / or monolithic or heterogeneous integration of passive components of DC link capacitors 402, 804 and / or electronics Gate drive G to use. In the manufacturing process, the active components, z. For example, in the case of the inverter, the six transistors 208, 210, 700, 702, 704, 706 of a three-phase bridge circuit are processed on the front side. Instead of the
Transistoren 208, 210, 700, 702, 704, 706 zu vereinzeln, werden die elektrischen Verbindungen auf die Rückseite des Wafers 202 mittels z. B. Durchkontaktierung geführt. Transistors 208, 210, 700, 702, 704, 706 to isolate the electrical connections to the back of the wafer 202 by means of z. B. passed through.
Mithilfe des hierin vorgestellten Konzepts kann die Integrationsdichte von Leistungshalbleiterschaltungen auf Basis von lateralen Schalttransistoren erhöht werden. Durch monolithische oder heterogene Integration von passiven Bauelementen, wie z. B. des Zwischenkreiskondensators auf der Rückseite des Transistorsubstrats, können die Wafer- Vorder- und Rückseite optimaler genutzt werden. Verbindungen zwischen den einzelnen Bauelementen werden weitestgehend auf Waferebene monolithisch realisiert. Zusätzlich werden die Distanzen zwischen den aktiven Leistungstransistoren und den passiven Bauelementen minimiert und die parasitären Impedanzen der By means of the concept presented here, the integration density of power semiconductor circuits based on lateral switching transistors can be increased. Through monolithic or heterogeneous integration of passive Components such. As the DC link capacitor on the back of the transistor substrate, the wafer front and back can be used optimally. Connections between the individual components are largely realized monolithically at the wafer level. In addition, the distances between the active power transistors and the passive devices are minimized and the parasitic impedances of the
Verbindungsstrukturen auf ein Minimum reduziert. Connection structures reduced to a minimum.
Infolge dieser Optimierungen können die bei Schaltvorgängen auftretenden dynamischen Bauteilverluste sowie die EMV-Störanregungen erheblich reduziert werden. Durch die Nutzung des Substrats zur Stromführung und die Integration von passiven Bauelementen und Treiberstrukturen entstehen neue As a result of these optimizations, the dynamic component losses occurring during switching processes and the EMC interference excitations can be considerably reduced. The use of the substrate for power supply and the integration of passive components and driver structures create new ones
Freiheitsgrade in der Schirmung und kommutierungsnahen Filterung der schaltbedingten EMV-Störungen. Degrees of freedom in the shielding and commutation-related filtering of switching-related EMC interference.
Das hierin vorgestellte Schaltungskonzept kann der Produktion von The circuit concept presented herein may support the production of
Leistungselektronik-Schaltungen, z. B. für den Einsatz in drehzahlvariablen Motorsteuerungen, PFC-Schaltungen (PFC = Power Factor Correction) oder DC/DC-Wandlern, zugrunde gelegt werden. Power electronics circuits, z. B. for use in variable-speed motor control, PFC circuits (PFC = Power Factor Correction) or DC / DC converters are based.
Die beschriebenen und in den Figuren gezeigten Ausführungsbeispiele sind nur beispielhaft gewählt. Unterschiedliche Ausführungsbeispiele können vollständig oder in Bezug auf einzelne Merkmale miteinander kombiniert werden. Auch kann ein Ausführungsbeispiel durch Merkmale eines weiteren Ausführungsbeispiels ergänzt werden. The embodiments described and shown in the figures are chosen only by way of example. Different embodiments may be combined together or in relation to individual features. Also, an embodiment can be supplemented by features of another embodiment.
Ferner können die hier vorgestellten Verfahrensschritte wiederholt sowie in einer anderen als in der beschriebenen Reihenfolge ausgeführt werden. Furthermore, the method steps presented here can be repeated as well as executed in a sequence other than that described.
Umfasst ein Ausführungsbeispiel eine„und/oder"- Verknüpfung zwischen einem ersten Merkmal und einem zweiten Merkmal, so ist dies so zu lesen, dass das Ausführungsbeispiel gemäß einer Ausführungsform sowohl das erste Merkmal als auch das zweite Merkmal und gemäß einer weiteren Ausführungsform entweder nur das erste Merkmal oder nur das zweite Merkmal aufweist. If an exemplary embodiment comprises an "and / or" link between a first feature and a second feature, then this is to be read so that the embodiment according to one embodiment, both the first feature and the second feature and according to another embodiment either only first feature or only the second feature.

Claims

Ansprüche claims
1. Verfahren (300) zum Herstellen einer elektronischen 1. Method (300) for producing an electronic
Schaltungsvorrichtung (200), wobei das Verfahren (300) die folgenden Schritte aufweist:  A circuit device (200), the method (300) comprising the steps of:
Bereitstellen (302) eines Substrats (202); und Providing (302) a substrate (202); and
Prozessieren (304) einer lll-V- Verbindungshalbleiterschaltung (206) auf einer Substratoberseite (204) des Substrats (202), wobei die lll-V- Verbindungshalbleiterschaltung (206) zumindest ein erstes lll-V- Verbindungshalbleiter-Bauelement (208), ein zweites lll-V- Verbindungshalbleiter-Bauelement (210) und einen elektrischen Leiter (212), der das erste Ill-V-Verbindungshalbleiter-Bauelement (208) und das zweite Ill-V-Verbindungshalbleiter-Bauelement (210) elektrisch leitfähig verbindet, aufweist; und Processing (304) a III-V compound semiconductor circuit (206) on a substrate top side (204) of the substrate (202), the III-V compound semiconductor circuit (206) including at least a first III-V compound semiconductor device (208) second III-V compound semiconductor device (210) and an electrical conductor (212) electrically connecting the first III-V compound semiconductor device (208) and the second III-V compound semiconductor device (210) ; and
Anordnen (306) einer Metallschicht (540; 640) oder eines metallisierten Schaltungsträgers (400; 600) auf einer der Substratoberseite (204) gegenüberliegenden Rückseite (406) des Substrats (202) als eine elektrische Kontaktfläche zur Rückführung eines Stroms für eine leistungselektronische Schaltung. Arranging (306) a metal layer (540; 640) or a metallized circuit carrier (400; 600) on a rear side (406) of the substrate (202) opposite the substrate top side (204) as an electrical contact surface for returning a current for a power electronic circuit.
2. Verfahren (300) gemäß Anspruch 1, bei dem der Schritt des A method (300) according to claim 1, wherein the step of
Prozessierens (304) einen Schritt des ganzflächigen Abscheidens umfasst, in dem die Ill-V-Verbindungshalbleiter-Bauelemente (208, 210) als ein Verbundelement ganzflächig abgeschieden werden, einen Schritt Prozessierens des Verbundelements umfasst, um das erste lll-V- Verbindungshalbleiter-Bauelement (208) und das zweite lll-V- Verbindungshalbleiter-Bauelement (210) als zwei eigenständige lll-V- Verbindungshalbleiter-Bauelemente (208, 210) zu erhalten, und einen Schritt des Metallisierens zum Herstellen des elektrischen Leiters (212) umfasst. Processing (304) comprises a full-area deposition step in which the III-V compound semiconductor devices (208, 210) are deposited as a composite over the entire area, comprising a step of processing the composite element to form the first III-V compound semiconductor device (208) and the second III-V compound semiconductor device (210) as two independent III-V compound semiconductor devices (208, 210), and one Step of metallizing to make the electrical conductor (212).
Verfahren (300) gemäß einem der vorangegangenen Ansprüche, bei dem im Schritt des Prozessierens (304) das erste III- V- Verbindungshalbleiter-Bauelement (208) und das zweite lll-V- Verbindungshalbleiter-Bauelement (210) auf einer III- V- Verbindungshalbleiterschicht prozessiert werden und ineinander verzahnt sind. Method (300) according to one of the preceding claims, in which, in the step of processing (304), the first III-V compound semiconductor component (208) and the second III-V compound semiconductor component (210) are mounted on a III-V component. Compound semiconductor layer are processed and interlocked.
Verfahren (300) gemäß einem der vorangegangenen Ansprüche, bei dem im Schritt des Prozessierens (304) der elektrische Leiter (212) auf einem lll-V- Verbindungshalbleitermaterial positioniert und strukturiert wird. The method (300) according to one of the preceding claims, wherein in the step of processing (304) the electrical conductor (212) is positioned and patterned on a III-V compound semiconductor material.
Verfahren (300) gemäß einem der vorangegangenen Ansprüche bei dem in dem Schritt des Prozessierens (304) das erste lll-V- Verbindungshalbleiter-Bauelement (208), das zweite lll-V- Verbindungshalbleiter-Bauelement (210) und der elektrische Leiter (212) unter Verwendung eines chemischen The method (300) according to one of the preceding claims, wherein in the step of processing (304) the first III-V compound semiconductor device (208), the second III-V compound semiconductor device (210) and the electrical conductor (212 ) using a chemical
Gasphasenabscheidungsverfahrens, insbesondere eines Vapor phase deposition method, in particular one
metallorganischen chemischen Gasphasenabscheidungsverfahrens, hergestellt werden. organometallic chemical vapor deposition process.
Verfahren (300) gemäß einem der vorangegangenen Ansprüche, bei dem in dem Schritt des Prozessierens (304) die III- V- Verbindungshalbleiterschaltung (206) als eine Halb- oder Vollbrücke, als eine Inverterschaltung oder als eine weitere leistungselektronische Schaltung bestehend aus mindestens zwei Elementen prozessiert wird. The method (300) according to one of the preceding claims, wherein in the step of processing (304) the III-V compound semiconductor circuit (206) as a half or full bridge, as an inverter circuit or as another power electronic circuit consisting of at least two elements is processed.
Verfahren (300) gemäß einem der vorangegangenen Ansprüche, bei dem in dem Schritt des Prozessierens (304) das erste lll-V- Verbindungshalbleiter-Bauelement (208) als ein Schalter der lll-V- Verbindungshalbleiterschaltung (206) prozessiert wird und das zweite III- V-Verbindungshalbleiter-Bauelement (210) als eine Diode der lll-V- Verbindungshalbleiterschaltung (206) prozessiert wird. The method (300) according to one of the preceding claims, wherein in the step of processing (304) the first III-V compound semiconductor device (208) is processed as a switch of the III-V compound semiconductor circuit (206) and the second III - V compound semiconductor device (210) is processed as a diode of the III-V compound semiconductor circuit (206).
Verfahren (300) gemäß einem der vorangegangenen Ansprüche, mit einem Schritt des Bereitstellens eines passiven Schaltungselements (402; 804) für die elektronische Schaltungsvorrichtung (200), wobei ein Anschluss (418) des passiven Schaltungselements (402; 804) mit zumindest einem der Ill-V-Verbindungshalbleiter-Bauelemente (208, 210) elektrisch leitend verbunden wird. The method (300) according to one of the preceding claims, comprising a step of providing a passive circuit element (402; 804) for the electronic circuit device (200), wherein a terminal (418) of the passive circuit element (402; 804) is connected to at least one of the Ill V compound semiconductor devices (208, 210) is electrically connected.
Verfahren (300) gemäß einem der vorangegangenen Ansprüche, bei dem in dem Schritt des Bereitstellens des passiven Schaltungselements (402; 804) das passive Schaltungselement (402; 804) an der weiteren Substratoberfläche (406) hergestellt wird. The method (300) of any one of the preceding claims, wherein in the step of providing the passive circuit element (402; 804), the passive circuit element (402; 804) is fabricated on the further substrate surface (406).
Verfahren (300) gemäß einem der vorangegangenen Ansprüche, bei dem in dem Schritt des Bereitstellens des passiven Schaltungselements (402; 804) das passive Schaltungselement (402; 804) an einer von der weiteren Substratoberfläche (406) des Substrats (202) wegweisenden Oberfläche (602) des metallisierten Schaltungsträgers (400) angeordnet wird. A method (300) according to any one of the preceding claims, wherein in the step of providing the passive circuit element (402; 804) the passive circuit element (402; 804) is disposed on a surface facing away from the further substrate surface (406) of the substrate (202). 602) of the metallized circuit substrate (400) is arranged.
Verfahren (300) gemäß einem der vorangegangenen Ansprüche, bei dem in dem Schritt des Bereitstellens des passiven Schaltungselements (402; 804) das passive Schaltungselement (402; 804) in der weiteren Substratoberfläche (406) des Substrats (202) strukturiert wird. The method (300) of any one of the preceding claims, wherein in the step of providing the passive circuit element (402; 804), the passive circuit element (402; 804) is patterned in the further substrate surface (406) of the substrate (202).
Verfahren (300) gemäß einem der vorangegangenen Ansprüche, bei dem in dem Schritt des Bereitstellens (302) des Substrats (202) das Substrat (202) mit mindestens einer Durchkontaktierung (500, 502) zum Kontaktieren der lll-V- Verbindungshalbleiterschaltung (206) The method (300) according to one of the preceding claims, wherein in the step of providing (302) the substrate (202) the substrate (202) is provided with at least one via (500, 502) for contacting the III-V compound semiconductor circuit (206).
bereitgestellt wird. provided.
Elektronische Schaltungsvorrichtung (200) mit folgenden Merkmalen: einem Substrat (202); und einer lll-V- Verbindungshalbleiterschaltung (206), die auf einer Substratoberseite (204) des Substrats (202) angeordnet ist, wobei die lll-V- Verbindungshalbleiterschaltung (206) zumindest ein erstes lll-V- Verbindungshalbleiter-Bauelement (208), ein zweites lll-V- Verbindungshalbleiter-Bauelement (210) und einen elektrischen Leiter (212), der das erste Ill-V-Verbindungshalbleiter-Bauelement (208) und das zweite Ill-V-Verbindungshalbleiter-Bauelement (210) elektrisch leitfähig verbindet, aufweist. Electronic circuit device (200) having the following features: a substrate (202); and a III-V compound semiconductor circuit (206) disposed on a substrate top (204) of the substrate (202), the III-V compound semiconductor circuit (206) including at least a first III-V compound semiconductor device (208). a second III-V compound semiconductor device (210) and an electrical conductor (212) electrically connecting the first III-V compound semiconductor device (208) and the second III-V compound semiconductor device (210); having.
EP16710119.5A 2015-05-04 2016-03-08 Method for producing an electronic circuit device and electronic circuit device Withdrawn EP3292566A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015208150.8A DE102015208150A1 (en) 2015-05-04 2015-05-04 Method for producing an electronic circuit device and electronic circuit device
PCT/EP2016/054884 WO2016177491A1 (en) 2015-05-04 2016-03-08 Method for producing an electronic circuit device and electronic circuit device

Publications (1)

Publication Number Publication Date
EP3292566A1 true EP3292566A1 (en) 2018-03-14

Family

ID=55538190

Family Applications (1)

Application Number Title Priority Date Filing Date
EP16710119.5A Withdrawn EP3292566A1 (en) 2015-05-04 2016-03-08 Method for producing an electronic circuit device and electronic circuit device

Country Status (4)

Country Link
US (1) US20180366455A1 (en)
EP (1) EP3292566A1 (en)
DE (1) DE102015208150A1 (en)
WO (1) WO2016177491A1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3358738A1 (en) * 2017-02-03 2018-08-08 Siemens Aktiengesellschaft Power semiconductor circuit
JP6972686B2 (en) 2017-06-15 2021-11-24 株式会社ジェイテクト Semiconductor device
DE102020207885A1 (en) 2020-06-25 2021-12-30 Robert Bosch Gesellschaft mit beschränkter Haftung Power output stage for a device for supplying energy to an electrical load
DE102020207886A1 (en) 2020-06-25 2021-12-30 Robert Bosch Gesellschaft mit beschränkter Haftung Power output stage for a device for supplying energy to an electrical load
DE102022205483A1 (en) 2022-05-31 2023-11-30 Rolls-Royce Deutschland Ltd & Co Kg Fast switching of transistors in a limited capacity converter

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8749021B2 (en) * 2006-12-26 2014-06-10 Megit Acquisition Corp. Voltage regulator integrated with semiconductor chip
JP5386246B2 (en) * 2009-06-26 2014-01-15 パナソニック株式会社 Power converter
JP2011187809A (en) * 2010-03-10 2011-09-22 Renesas Electronics Corp Semiconductor device and multilayer wiring board
JP5659182B2 (en) * 2012-03-23 2015-01-28 株式会社東芝 Nitride semiconductor device
US9202811B2 (en) * 2012-12-18 2015-12-01 Infineon Technologies Americas Corp. Cascode circuit integration of group III-N and group IV devices
DE102013211374A1 (en) * 2013-06-18 2014-12-18 Robert Bosch Gmbh Transistor and method for manufacturing a transistor
US9385107B2 (en) * 2013-08-05 2016-07-05 Infineon Technologies Ag Multichip device including a substrate
US9525063B2 (en) * 2013-10-30 2016-12-20 Infineon Technologies Austria Ag Switching circuit
KR102182016B1 (en) * 2013-12-02 2020-11-23 엘지이노텍 주식회사 Semiconductor device and semiconductor circuit including the device
CN104716128B (en) * 2013-12-16 2019-11-22 台达电子企业管理（上海）有限公司 The manufacturing method of power module, supply convertor and power module

Also Published As

Publication number Publication date
DE102015208150A1 (en) 2016-11-10
US20180366455A1 (en) 2018-12-20
WO2016177491A1 (en) 2016-11-10

Similar Documents

Publication Publication Date Title
DE102015115271B4 (en) ELECTRONICS ASSEMBLY WITH SUPPRESSION CAPACITORS AND METHOD FOR OPERATING THE ELECTRONICS ASSEMBLY
DE102007013186B4 (en) Semiconductor module with semiconductor chips and method for producing the same
DE112013001234B4 (en) Power semiconductor module and energy conversion device
DE102010002627B4 (en) Low-inductance power semiconductor assemblies
DE69233450T2 (en) Semiconductor module
DE112009001638B4 (en) Power semiconductor module
DE102006012781B4 (en) Multichip module with improved system carrier and method for its production
EP3292566A1 (en) Method for producing an electronic circuit device and electronic circuit device
DE102006034679A1 (en) Semiconductor module with power semiconductor chip and passive component and method for producing the same
DE112018000701T5 (en) POWER SEMICONDUCTOR MODULE AND POWER CONVERTER DEVICE
DE102012213407A1 (en) A semiconductor device
DE102007058726A1 (en) Power management arrangement
EP2997801B1 (en) Device and electrical assembly for converting a direct voltage into an alternating voltage
DE112018003873T5 (en) ELECTRONIC COMPONENT AND SEMICONDUCTOR DEVICE
DE102011123093B4 (en) INTEGRATED CIRCUIT ASSEMBLIES WITH REDUCED PARASITIC LOOP INDUCTIVITY AND METHOD FOR THE PRODUCTION AND OPERATION THEREOF
DE112015002272T5 (en) SIC POWER MODULES WITH HIGH CURRENT AND LOW SWITCH LOSSES
EP2203937B1 (en) Method for producing an electronic circuit composed of sub-circuits
EP3404818B1 (en) Semiconductor circuit assembly
EP2989868A1 (en) Power module, power converter and drive arrangement with a power module
DE102004046806B4 (en) The power semiconductor module
WO2015043795A2 (en) Power module, power converter, and drive arrangement having a power module
EP3384527B1 (en) Electronic power module
EP1186041A2 (en) Low-inductance semiconductor component
EP3281289B1 (en) Power converter comprising semiconductor switches connected in parallel
DE102014102692A1 (en) Electronic component

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20171204

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: ROBERT BOSCH GMBH

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

RIC1 Information provided on ipc code assigned before grant

Ipc: H01L 25/07 20060101ALI20200619BHEP

Ipc: H01L 25/00 20060101ALI20200619BHEP

Ipc: H01L 27/06 20060101ALI20200619BHEP

Ipc: H03K 17/687 20060101ALI20200619BHEP

Ipc: H01L 21/8252 20060101ALI20200619BHEP

Ipc: H01L 29/778 20060101ALI20200619BHEP

Ipc: H01L 49/02 20060101AFI20200619BHEP

INTG Intention to grant announced

Effective date: 20200728

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20201001