EP3261253A1 - Ansteuerverfahren und vorrichtung zur kommutierung eines phasenstroms im brückenzweig einer brückenschaltung - Google Patents

Ansteuerverfahren und vorrichtung zur kommutierung eines phasenstroms im brückenzweig einer brückenschaltung Download PDF

Info

Publication number
EP3261253A1
EP3261253A1 EP16176211.7A EP16176211A EP3261253A1 EP 3261253 A1 EP3261253 A1 EP 3261253A1 EP 16176211 A EP16176211 A EP 16176211A EP 3261253 A1 EP3261253 A1 EP 3261253A1
Authority
EP
European Patent Office
Prior art keywords
power semiconductor
switchable power
current
gate
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP16176211.7A
Other languages
English (en)
French (fr)
Inventor
Benno Weis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to EP16176211.7A priority Critical patent/EP3261253A1/de
Priority to PCT/EP2017/054460 priority patent/WO2017220217A1/de
Publication of EP3261253A1 publication Critical patent/EP3261253A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/0406—Modifications for accelerating switching in composite switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0051—Diode reverse recovery losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the invention relates to a driving method for power semiconductor chips, each having a switchable power semiconductor and freewheeling diode in the bridge branch of a bridge circuit for commutation of a phase current, a device for carrying out the driving method and a converter with the device.
  • Switchable power semiconductors are known from the prior art, in particular IGBTs (Insulated Gate Bipolar Transistor), which are implemented together with a freewheeling diode in a power semiconductor chip.
  • IGBTs Insulated Gate Bipolar Transistor
  • RCDC-IGBTs Reverse Conducting IGBTs with diode control
  • Such power semiconductor chips are increasingly used in converters of the drive technology for controlled or controlled energy supply of electrical drives.
  • these power semiconductor chips in turn aggregate into power electronic semiconductor modules which are in the form of bridge circuits, e.g. are designed as a six-pulse bridge circuit (B6 bridge) for three-phase applications of electric drive converters, wherein each individual power semiconductor chip requires a dedicated drive for its switching operations.
  • B6 bridge six-pulse bridge circuit
  • the freewheeling diode implemented on the power semiconductor chip together with the switchable power semiconductor opens up possibilities for influencing the conductivity of the freewheeling diode by means of a drive potential applied to the gate of the switchable power semiconductor (gate-emitter voltage). If the freewheeling diode conducts the current, its forward voltage, that is to say the voltage of the free-wheeling diode in the flow direction, increasingly decreases with that at the gate of the switchable power semiconductor (or at the gate of the power electronic chip) applied negative driving potential. As a result, charge carriers (minority charge carriers) are injected into the freewheeling diode in an increased manner, which improves the conductivity of the freewheeling diode.
  • the gate drive potential to a significantly negative value, e.g. -15V, to lay.
  • This value may correspond to a gate blocking potential, which is usually applied to the gate of switchable power semiconductors when they are or should be in a safe locked state.
  • a safe locked state is generally assumed a state in which no current flow between the collector and emitter in the switchable power semiconductor comes about or is to come, so the collector-emitter path is very high impedance or is.
  • Commutated the current flowing through the upper freewheeling diode of the power semiconductor chip, without providing further measures to the lower switchable power semiconductor of the lower power semiconductor chip will cause high switching losses of the upper freewheeling diode by an excess of continuously injected charge carriers.
  • a so-called desaturation pulse is applied to the gate of its upper switchable power semiconductor prior to the commutation of the current to the lower switchable power semiconductor of the lower power semiconductor chip.
  • the drive potential at the gate has a clearly positive value at the moment of the desaturation pulse, eg + 15V. This value may correspond to a gate forward potential which is typically applied to the gate of switchable power semiconductors when they are or should be in a safe open state.
  • a safe open state is generally assumed to be a state where there is a flow of current between the collector and emitter in the switchable power semiconductor comes about or should come, so the collector-emitter path is very low impedance or is.
  • the desaturation pulse it is possible to at least reduce the excess of charge carriers constructed for the current conduction in the upper freewheeling diode of the upper power semiconductor chip, preparatory to the commutation of the current to the lower switchable power semiconductor of the lower power semiconductor chip, and thus to limit switching losses during the commutation process.
  • the upper switchable power semiconductor is again by the application of a significantly negative gate drive potential, which usually again corresponds to the gate drive potential during the current-carrying phase of the upper freewheeling diode, e.g. -15V, to prevent a short circuit in the bridge branch of the bridge circuit.
  • a significantly negative gate drive potential which usually again corresponds to the gate drive potential during the current-carrying phase of the upper freewheeling diode, e.g. -15V
  • the drive potential for blocking the upper switchable power semiconductor before the commutation of the current of the upper freewheeling diode to the lower switchable power semiconductor is assigned a value of, for example, 0V, which is significantly more positive than the gate blocking potential of, for example, -15V, but also significantly more negative than the gate forward potential of, for example, + 15V.
  • the invention has for its object to provide a driving method and an apparatus for performing the method, which further generates the switching losses generated by a freewheeling diode in conjunction with a switchable power semiconductor in power semiconductor chips during commutation of a current in a bridge branch of a bridge circuit compared to the prior art reduced, without jeopardizing the functionality of the power semiconductor chips and / or reduce their life.
  • the invention is based on the finding that the described process of commutating the current in the bridge branch of a bridge circuit offers potential possibilities, the switching losses of one together with a switchable Power semiconductors in a power semiconductor chip integrated freewheeling diode significantly reduce.
  • the period between the end of the desaturation pulse for breaking down the charge carriers in the free-wheeling diode and the commutation of the current to the receiving switchable power semiconductor was identified as being of particular importance for the invention.
  • the invention also takes into account that the functionality of the power semiconductor chips, in particular the conductivity of the freewheeling diode during its functionally expected conduction state may not deteriorate with respect to previously known solutions.
  • the object is achieved by a drive method with the method steps specified in claim 1. Furthermore, the object is achieved by a device for carrying out the driving method with the features specified in claim 8 and by a converter having the features specified in claim 14.
  • a drive method for a first power semiconductor chip with a first switchable power semiconductor and a first freewheeling diode and for a second power semiconductor chip with a second switchable power semiconductor and a second freewheeling diode in a bridge branch of a bridge circuit for commutation of a phase current is up to a first time at a first Gate of the first switchable power semiconductor to a first negative drive potential and the first freewheeling diode performs a first diode current as a phase current. Up to this first time, even before the start of the commutation of the phase current from the first power semiconductor chip to the second power semiconductor chip in the bridge branch of the bridge circuit, the first switchable power semiconductor is switched off. However, the first freewheeling diode is particularly conductive because it leads the phase current alone. The second switchable power semiconductor is also still in a disconnected state, the second freewheeling diode blocks.
  • the first switchable power semiconductor is switched on from the first point in time by means of a first positive drive potential applied to its first gate.
  • a desaturation pulse is applied to the first gate of the first switchable power semiconductor, charge carriers from the first freewheeling diode being removed, which advantageously reduces their conductivity.
  • the second switchable power semiconductor is switched from a third negative drive potential to a second positive drive potential by means of a potential change carried out at its second gate, so that both switchable power semiconductors are switched on. It is advantageous that the first switchable power semiconductor is also still switched on when the second switchable power semiconductor is switched on. This prevents charge carriers from being able to be injected into the first free-wheeling diode before switching on the second switchable power semiconductor, whereupon switching losses during commutation are significantly further reduced in comparison to previously known solutions.
  • the commutation of the phase current previously conducted as diode current via the first freewheeling diode begins from the first freewheeling diode of the first power semiconductor chip to the second switchable power semiconductor of the second power semiconductor chip.
  • the first diode current is reduced immediately when the second power semiconductor is switched on, since the second switchable power semiconductor increasingly leads this up to complete adoption of the phase current.
  • the potential change carried out at the second gate of the second switchable power semiconductor can not simultaneously be used as the drive potential from the third negative drive potential to the second positive drive potential for switching on the second switchable power semiconductor switch off switchable power semiconductor virtually simultaneously.
  • the invention is now particularly advantageous in that with evaluation of the first diode current and in the presence of the current reduction, the first switchable power semiconductor is switched off in time without unduly high currents forming in the two power semiconductor chips in the bridge branch of the bridge circuit.
  • the current reduction of the first diode current is determined by means of a first voltage drop across a first inductance having an electrical conductor at a first emitter of the first switchable power semiconductor.
  • a physical effect is used here for detecting the current reduction, which consists in the fact that the first voltage drop across the first inductance is proportional to the current reduction of the first diode current.
  • the first voltage drop is at the beginning of the current reduction or a Current change across the first inductance thus generates and implies the current reduction.
  • the first inductance in the electrical conductor is sufficient, which is electrically connected to the first emitter of the first switchable power semiconductor on the first power semiconductor chip.
  • the first voltage drop is determined by a first voltage detection device, which is electrically connected by means of electrical connections to the first emitter and a first auxiliary emitter of the first switchable power semiconductor.
  • the first voltage drop is proportional to the current reduction of the first diode current. Since the current reduction of the first diode current can only be measured by measuring the current in or on the first power semiconductor chip, the first voltage drop across the first inductance is advantageously determined by means of the first voltage detection device.
  • the second negative drive potential is applied to the first gate of the first switchable power semiconductor for switching off when the first freewheeling diode of the first switchable power semiconductor leads the first diode current and the first voltage drop across the first inductance is determined.
  • a physical effect is advantageously utilized for detecting the current reduction, which shows that the first voltage drop across the first inductance is proportional to the current reduction of the first diode current. Only when the first voltage drop across the first inductor has been determined as a result of the current reduction, so for example when a negative voltage change, the shutdown of the first switchable power semiconductor takes place.
  • An occurrence of the first voltage drop is therefore a signal that the second switchable power semiconductor was turned on.
  • the shutdown of the first switchable power semiconductor then takes place immediately, taking into account possible dead times, before built in the bridge branch of the bridge circuit between the two switchable power semiconductors of the power semiconductor chip of unacceptably high current due to the bridge short circuit, and destroy the power semiconductor chips and other electrical components at least in the bridge circuit can.
  • the second negative drive potential for switching off the first switchable power semiconductor via a first low-resistance gate resistor as a separate gate resistor of a first driver device by means of a first separate gate drive line to the first gate of the first switchable power semiconductor.
  • a low resistance is a resistor whose resistance is usually less than or equal to a few ohms, e.g. 10 ⁇ .
  • the first low-resistance gate resistance of the first drive device advantageously ensures that the first switchable power semiconductor can be switched off faster during the commutation by means of the second negative drive potential than require turn-off operations of the first switchable power semiconductor outside the described commutation.
  • the first separate gate drive line thus leads, in particular, the second negative drive potential for switching off the first switchable power semiconductor at its first gate, which does not exclude that further drive potentials for the first switchable power semiconductor also via the separate gate resistor of the first driver circuit and the first separate gate drive line can be performed.
  • the driving method is performed only when the phase current of an AC phase determined by means of a phase current detecting device is greater than a current limit value.
  • the actuation method is advantageously carried out only if the phase current is above the current limit value.
  • a device for carrying out a driving method according to the invention which comprises at least two power semiconductor chips in a bridge branch of a bridge circuit, a first switchable power semiconductor with a first freewheeling diode in the first power semiconductor chip, a second switchable power semiconductor having a second freewheeling diode in the second power semiconductor chip, a first driver device and a second driver device, and at least one arithmetic unit.
  • a first negative drive potential can be applied to the first gate of the first switchable power semiconductor up to a first time, and a first diode current can be conducted as phase current through the first free-wheeling diode.
  • a positive drive potential can be applied to the first gate of the first switchable power semiconductor at a first time, and the first switchable power semiconductor can be switched on.
  • a potential change from a third negative drive potential to a second positive drive potential can be carried out at a second time at the second gate of the second switchable power semiconductor, and the second switchable power semiconductor can be switched on.
  • an evaluation of the first diode current of the first freewheeling diode of the first switchable power semiconductor can be performed.
  • a second negative drive potential can be applied to the first driver of the first switchable power semiconductor based on the evaluation of the first diode current in the presence of a current reduction at a third time, and the first switchable power semiconductor can be switched off.
  • a first advantageous embodiment of the device for carrying out the driving method according to the invention has an electrical conductor with a first inductance on a first emitter of the first switchable power semiconductor, wherein the current reduction of the first diode current can be determined by means of a first voltage drop across the first inductance.
  • the first voltage drop across the first inductance is proportional to the current reduction of the first diode current.
  • the first voltage drop can be generated with the beginning of the current reduction over the first inductance and thus implies the current reduction.
  • a line inductance of the electrical conductor as the first inductance is sufficient.
  • a further advantageous embodiment of the device has a first voltage detection device, by means of which the first voltage drop across the first inductance in the electrical conductor can be determined, and wherein the first voltage detection device electrically connected by means of electrical connections to the first emitter and a first auxiliary emitter of the first switchable power semiconductor is.
  • the first voltage detection device can be connected by means of the electrical connections to the first emitter and the first auxiliary emitter.
  • a bonding wire having the first inductance between the first emitter and the first auxiliary emitter of the first switchable power semiconductor may also constitute the electrical conductor.
  • a further advantageous embodiment of the device has a first low-resistance gate resistor as a separate gate resistor of the first driver device and a first separate gate drive line between the first low-resistance gate resistor and the first gate of the first switchable power semiconductor, on the particular the second negative drive potential for switching off the first switchable power semiconductor to the first gate of the first switchable power semiconductor is feasible.
  • a low resistance is a resistor whose resistance is usually less than or equal to a few ohms, e.g. 10 ⁇ .
  • the first low-resistance gate resistor as a separate gate resistor of the first drive device advantageously ensures that the first switchable power semiconductor can be switched off faster by means of the second negative turn-off potential for a turn-off during commutation, as there are other shutdown operations of the first switchable power semiconductor outside the described Require commutation.
  • a further advantageous embodiment of the device comprises a phase current detection device for determining a phase current in an AC phase and a means for establishing a current limit value for a comparison of the phase current with the current limit value.
  • the inventive driving method when commutating the phase current from the second freewheeling diode of the second power semiconductor chip to the first switchable power semiconductor of the first power semiconductor chip inversely commutating the phase current from the first freewheeling diode of the first power semiconductor chip to the second switchable power semiconductor of the second power semiconductor chip, it may be necessary for the device to provide a second arithmetic unit to connect them without electrical isolation with the voltage detection unit and the drive device for the power semiconductors T2, T.
  • phase current measurement can be temporally before the commutation.
  • the potential separation for the determined phase current is, however, usually no additional effort, since this is needed anyway for a control of a power converter.
  • a second current limit value for the second arithmetic unit would have the same magnitude as for the current limit value for the at least one arithmetic unit, but with an inverted sign. The comparison then proceeds in an inverse direction.
  • the power semiconductor chips are designed as reverse-conducting diode-controlled insulated gate bipolar transistors (RCDC-IGBT).
  • a converter with a device which has a DC intermediate circuit with a first DC phase and a second DC phase, and further comprises an AC system having at least two AC phases for respectively guiding a phase current, wherein a bridge branch of a bridge circuit with at least two power semiconductor chips is connected by means of a DC connection to the first and the second DC phase of the DC intermediate circuit and by means of an AC connection to one of the AC phases of the AC system.
  • FIG. 1 shows an example of a device 24 for carrying out a driving method according to the invention with a bridge branch 2 in a formed as a half bridge circuit bridge circuit 3 for commutation of a phase current IAC of a first freewheeling diode D1, D of a first power semiconductor chip 1, 12 on a second switchable power semiconductor T2, T one second power semiconductor chips 1, 13.
  • a first switchable power semiconductor T1, T of the first power semiconductor chip 1, 12 is connected with its first collector C1, C via a DC connection 16 to a first DC phase DC + of a DC intermediate circuit 18.
  • the second switchable power semiconductor T2, T of the second power semiconductor chip 1, 13 is connected to its second emitter E2, E connected via the DC connection 16 with a second DC phase DC- DC voltage intermediate circuit 18.
  • the first freewheeling diode D1, D is connected to the first switchable power semiconductor T1, T and the second freewheeling diode D2, D is connected in antiparallel with the second switchable power semiconductor T2, T respectively.
  • the DC voltage intermediate circuit 18 may for example be part of a frequency converter.
  • the AC phase AC is part of the AC system, which may be formed in two-phase or three-phase.
  • Both switchable power semiconductors T1, T2, T are driven via their respective gates G1, G2, G by means of corresponding drive potentials AP1, AP2, AP3, AP1 +, AP2 +, wherein the switchable power semiconductors T1, T2, T are the respective freewheeling diodes D1, D2 , D influence in their conductivity.
  • phase current IAC in the bridge branch 2 of the bridge circuit 3 is considered below, starting from the AC phase AC of the AC voltage circuit 16 to the DC phases DC +, DC- of the DC intermediate circuit 18.
  • the phase current IAC flows as a first diode current ID1 via the first freewheeling diode D1, D, the first power semiconductor chip 1, 12 in the first DC phase DC + of DC voltage intermediate circuit 18 before the commutation.
  • the first switchable power semiconductor T1, T of the first power semiconductor chip 1, 12 and the second switchable power semiconductor T2, T of the second power semiconductor chip 1, 13 are turned off, the second free-wheeling diode of the second power semiconductor chip 1, 13 is disabled.
  • the first gate G1, G of the first switchable power semiconductor T1, T is driven by drive potentials AP1, AP1 +, AP2-, a second negative drive potential AP2- for switching off the first switchable power semiconductor T1, T in particular via a first low-resistance
  • Gate resistor RGN1 is applied as a separate resistor of a first driver device 5 by means of a first separate gate drive line 14 to the first gate G1, G.
  • a first negative drive potential AP1- and a first positive drive potential AP1 + are applied in particular via a first gate drive line 11 to the first gate G1, G.
  • the second gate G2, G of the second switchable power semiconductor T2, T is driven by a second positive drive potential AP2 + and a third negative drive potential AP3, starting from a second drive device 8, in particular by means of a second gate drive line 21.
  • a first voltage drop UL1 is determined via a first inductance L1, L of an electrical line 4, which are connected to a first emitter E1, E and a first auxiliary emitter EH1, EH of the first line semiconductor chip 1, 12 by electrical connections 7 ,
  • the phase current IAC is determined by means of a phase current detection device 9. Both the determined first voltage drop UL1 and the determined phase current IAC are transmitted as voltage or current values to at least one arithmetic unit 10.
  • the at least one arithmetic unit 10 has an evaluation which evaluates the first diode current ID1 by means of the first voltage drop UL1 to a current reduction RE. Furthermore, the at least one arithmetic unit 10 has a comparison VG, which compares a current limit value GW with the determined phase current IAC.
  • the current limit value is determined by a means 23, for example an input means, wherein the means 23 is connected to the at least one arithmetic unit 10.
  • the at least one arithmetic unit 10 generates switching signals S, S 'and transmits them to their associated respective driver devices 5, 8, which the switching signals S, S' in Anêtpotentiale AP1-, AP1 +, AP2-, AP2 +, AP3- to control the respective switchable power semiconductors T1, T2, T convert.
  • phase current IAC flows as a second transistor current IT2 via the second switchable power semiconductors T2, T of the second power semiconductor chip 1, 13 into the second DC phase DC- of the DC intermediate circuit 18, the second freewheeling diode D2, D of the second power semiconductor chip 1, 13 is still locked.
  • a transfer of the phase current IAC from the first freewheeling diode D1 of the first power semiconductor chip 1, 12 to the second switchable power semiconductor T2, T of the second power semiconductor chip 1, 13 has taken place.
  • the commutation of the phase current IAC takes place comparable to the description of the first commutation process, wherein the phase current IAC before the start of commutation as the second diode current ID2 via the second freewheeling diode D2, D of the second power semiconductor chip 1, 13 flows, the phase current IAC during the Commutation is passed to the first switchable power semiconductors T1, T, and after commutation of the phase current IAC as a first transistor current IT1 flows in the first switchable power semiconductor T1, T.
  • a second voltage drop UL2 is detected by means of a second voltage detection device 22 via a second inductance L2, L of an electrical line 4, which is connected to a second emitter E2, E and a second auxiliary emitter EH2, EH of the second line semiconductor chip 1, 13 by electrical Connections 7 are connected.
  • the second voltage detection device 22 is connected to the at least one computing unit 10.
  • the second gate G2, 2 of the second switchable power semiconductor T2, T can be controlled by means of a second separate gate drive line 20 with a second low-resistance gate resistor RGN2 as a separate gate resistor RGS the second drive device 8 comparable to the first commutation.
  • FIG. 2 Illustrates by way of example by means of four associated diagrams a, b, c, d, an inventive driving method for commutation of the phase current IAC in the bridge branch 2 of a bridge circuit 3 after FIG. 1 ,
  • the diagrams essentially visualize a triggering of a first switchable power semiconductor T1 of a first power semiconductor chip (in FIG. 2 not shown) and a second switchable power semiconductor T2 of a second power semiconductor chip (in FIG. 2 not shown) during a first commutation of the commutation of the phase current IAC as the first diode current ID1 from the first free-wheeling diode D1 to the second switchable power semiconductor T2.
  • Diagram a shows during a time t a first voltage drop UL1, which is applied across a first inductance at a first emitter (in FIG. 2 not shown) of the first switchable power semiconductor T1 occurs.
  • Diagram b visualizes over time t a profile of the first diode current ID1 as phase current IAC through the first freewheeling diode D1.
  • drive potentials AP1-, AP1 +, AP2- over shows the time t, which are applied in the form of a first gate-emitter drive voltage UGE1 to a first gate of the first switchable power semiconductor T1.
  • drive potentials AP3-, AP2 + are shown over the time t, which are applied in the form of a second gate-emitter drive voltage UGE2 to a second gate of the second switchable power semiconductor T2.
  • voltage values of +15 V and -15 V were selected as examples for the respective gate-emitter drive voltage.
  • a first negative drive potential AP1- is applied to the first gate of the first switchable power semiconductor T1 and a third negative drive potential AP3- to the second gate of the second switchable power semiconductor T2, which keeps both switchable power semiconductors T1, T2 switched off.
  • the first diode current ID1 flows as phase current IAC through the first freewheeling diode D1.
  • no first voltage drop UL1 is detected.
  • a first positive drive potential AP1 + is applied to the first gate of the first switchable power semiconductor T1, which turns on the first switchable power semiconductor T1 and thus reduce free charge carriers in the first free-wheeling diode by means of a desaturation pulse.
  • the second gate of the second switchable power semiconductor T2 is still a third negative drive potential AP3-, the first diode current ID1 flows as a phase current IAC through the first freewheeling diode D1, the first voltage drop UL1 can not be determined.
  • the first switchable power semiconductor T1 is switched off by means of a second negative drive potential AP2- applied to its first gate.
  • a structure of an inadmissibly high current in the two switchable power semiconductors T1, T2 due to a short-circuit bridge short circuit is avoided. Occurring switching losses in the first freewheeling diode D1 are substantially prevented or at least greatly reduced, since before switching on the second switchable power semiconductor T2, after clearing free charge carriers from the first freewheeling diode D1, no new charge carriers were injected into the first freewheeling diode D1.
  • the voltage drop UL1 determined and taking into account dead times the second negative drive potential AP2- to turn off the first switchable power semiconductor T1 at its first gate (in FIG. 2 not shown).
  • FIG. 3 visualizes by way of example by means of a structogram some essential steps of the driving method according to the invention FIG. 2 ,
  • step S1 it is provided that, up to a first time t1, a first negative drive potential is applied to a first gate of the first switchable power semiconductor and the first freewheeling diode leads a first diode current as a phase current.
  • step S3 at a second time t2 following the first time t1, the second switchable power semiconductor is switched from a third negative drive potential to a second positive drive potential by means of a potential change carried out at its second gate, so that both switchable power semiconductors are switched on.
  • step S5 in the presence of a current reduction of the first diode current to a third time t3 following the second time t2, the first switchable power semiconductor is switched off by means of a second negative drive potential applied to its first gate.
  • FIG. 4 shows by way of example a schematic representation of an inverter 15 with a bridge circuit 3 designed as a six-pulse bridge circuit and with one bridge 24 per bridge branch 2 of the bridge circuit 3 FIG. 1 for carrying out the driving method according to the invention.
  • the six-pulse bridge circuit module as a special type of bridge circuit 3 consists of three bridge branches 2.
  • the device 24 is assigned to one of the bridge branches 2.
  • the converter 15 has a DC voltage intermediate circuit 18 with a first DC phase DC + and a second DC phase DC-.
  • the converter 15 comprises an AC system 17 with three AC phases AC, which each lead the phase current IAC.
  • Each of the bridge branches 2 comprises two power semiconductor chips 1, 12, 13, which are connected by means of a DC connection 16 to the first and second DC phase DC +, DC- of the DC intermediate circuit 18 and by means of an AC connection 19 to one of the AC phases AC of the AC system 17.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

Die Erfindung betrifft ein Ansteuerverfahren für einen ersten Leistungshalbleiterchip (1, 12) mit einem ersten schaltbaren Leistungshalbleiter (T1, T) und einer ersten Freilaufdiode (D1, D) und für einen zweiten Leistungshalbleiterchip (1, 13) mit einem zweiten schaltbaren Leistungshalbleiter (T2, T) und einer zweiten Freilaufdiode (D2, D) in einem Brückenzweig (2) einer Brückenschaltung (3) zur Kommutierung eines Phasenstroms (IAC), wobei bis zu einem ersten Zeitpunkt (t1) an einem ersten Gate (G1, G) des ersten schaltbaren Leistungshalbleiters (T1, T) ein erstes negatives Ansteuerpotential (AP1-) anliegt und die erste Freilaufdiode (D1, D) einen ersten Diodenstrom (ID1) als Phasenstroms (IAC) führt, wobei ab dem ersten Zeitpunkt (t1) der erste schaltbare Leistungshalbleiter (T1, T) mittels eines ersten positiven Ansteuerpotentials (AP1+) eingeschaltet wird, wobei zu einem zweiten Zeitpunkt (t2) der zweite schaltbare Leistungshalbleiter (T2, T), mittels eines an seinem zweiten Gate (G2, G) durchgeführten Potentialwechsels von einem dritten negativen Ansteuerpotential (AP3-) auf ein zweites positives Ansteuerpotential (AP2+), eingeschaltet wird, wobei daraufhin eine Auswertung des ersten Diodenstroms (ID1) erfolgt, und wobei bei Vorliegen einer Stromreduzierung (RE) zu einem dritten Zeitpunkt (t3) der erste schaltbare Leistungshalbleiter (T1, T) mittels eines zweiten negativen Ansteuerpotentials (AP2-) abgeschaltet wird. Weiterhin betrifft die Erfindung eine Vorrichtung (24) zur Durchführung des Ansteuerverfahrens sowie einen Umrichter (15) mit der Vorrichtung.

Description

  • Die Erfindung betrifft ein Ansteuerverfahren für Leistungshalbleiterchips mit jeweils schaltbarem Leistungshalbleiter und Freilaufdiode im Brückenzweig einer Brückenschaltung zur Kommutierung eines Phasenstroms, eine Vorrichtung zur Durchführung des Ansteuerverfahrens sowie einen Umrichter mit der Vorrichtung.
  • Aus dem Stand der Technik sind schaltbare Leistungshalbleiter bekannt, insbesondere IGBTs (Insulated-Gate Bipolar Transistor), welche gemeinsam mit einer Freilaufdiode in einem Leistungshalbleiterchip implementiert sind. Diese Leistungshalbleiterchips, auch bekannt als Reverse Conducting IGBTs with Diode Control (RCDC-IGBTs), wurden beispielsweise von der Firma Infineon Technologies AG unter dem Titel "6,5kV RCDC for Increased Power Density in IGBT-Modules" auf dem "26. International Symposium on Power Semiconductor Devices & IC's" vorgestellt (Dorothea Werber et al., Konferenzband der ISPSD 2014, Seiten 35-38, Waikoloa, HI, USA, ISBN 978-1-4799-2917-7).
  • Derartige Leistungshalbleiterchips werden immer öfter in Umrichtern der Antriebstechnik zur geregelten bzw. gesteuerten Energiebereitstellung elektrischer Antriebe eingesetzt. Oftmals aggregieren sich diese Leistungshalbleiterchips wiederum zu leistungselektronischen Halbleitermodulen, welche in Form von Brückenschaltungen, z.B. als Sechspuls-Brückenschaltung (B6-Brücke) für Drehstromanwendungen von elektrischen Antriebsumrichtern, ausgeführt sind, wobei jeder einzelne Leistungshalbleiterchip einer dezidierten Ansteuerung für dessen Schaltvorgänge bedarf.
  • Für den Einsatz von Leistungshalbleiterchips, welche als RCDC-IGBTs ausgebildet sind, besteht oft ebenfalls die Notwendigkeit im Betriebsfall Schaltverluste soweit wie möglich zu reduzieren. Dazu ist es notwendig, sich auch das Verhalten der integrierten Freilaufdiode während der Schaltvorgänge näher zu betrachten.
  • So führt der im oberen Teil eines Brückenzweigs einer Brückenschaltung angeordnete derartige Leistungshalbleiterchip, welcher den antiparallel mit der oberen Freilaufdiode verbundenen oberen schaltbaren Leistungshalbleiter aufweist, zu einem speziellen Zeitpunkt bzw. Betriebszustand aufgrund einer in der entsprechenden Wechselstromphase vorhandenen Induktivität den Strom aus dieser Wechselstromphase über seine obere Freilaufdiode, wobei sich zu diesem Zeitpunkt sowohl der obere wie auch der untere schaltbare Leistungshalbleiter des Brückenzweigs im gesperrten Zustand befinden.
  • Mit Einschalten des unteren schaltbaren Leistungshalbleiters des unteren Leistungshalbleiterchips wird der Strom von der oberen Freilaufdiode des oberen Leistungshalbleiterchips an den unteren schaltbaren Leistungshalbleiters übergeben, welcher ebenfalls eine antiparallel mit ihm verbundene untere Freilaufdiode aufweist. Es findet somit eine Kommutierung des Stroms im Brückenzweig der Brückenschaltung statt, wobei die obere Freilaufdiode des oberen Leistungshalbleiterchips während dieses Kommutierungsvorgang Schaltverluste beim Übergang von einem leitenden Zustand in einen sperrenden Zustand erzeugt. Dieser Kommutierungsvorgang bzw. die Kommutierung des Stroms ist der technische Hintergrund der vorliegenden Patentschrift.
  • Die gemeinsam mit dem schaltbaren Leistungshalbleiter auf dem Leistungshalbleiterchip implementierte Freilaufdiode eröffnet Möglichkeiten, die Leitfähigkeit der Freilaufdiode mittels eines am Gate des schaltbaren Leistungshalbleiters anliegenden Ansteuerpotentials (Gate-Emitter-Spannung) zu beeinflussen. Leitet die Freilaufdiode den Strom, sinkt deren Vorwärtsspannung, also die Spannung der Freilaufdiode in Flussrichtung, zunehmend mit dem am Gate des schaltbaren Leistungshalbleiters (bzw. am Gate des leistungselektronischen Chips) anliegenden negativerem Ansteuerpotentials. Dadurch werden verstärkt Ladungsträger (Minoritätsladungsträger) in die Freilaufdiode injiziert, welche die Leitfähigkeit der Freilaufdiode verbessern.
  • Es besteht nunmehr die Motivation, während der beschriebenen Stromführung der Freilaufdiode das Gate-Ansteuerpotential auf einen deutlich negativen Wert, z.B. -15V, zu legen. Dieser Wert kann einem Gate-Sperrpotential entsprechen, welches an das Gate von schaltbaren Leistungshalbleitern üblicherweise dann angelegt wird, wenn sich diese in einem sicheren gesperrten Zustand befinden oder befinden sollen. Als sicherer gesperrter Zustand wird im Allgemeinen ein Zustand angenommen, bei dem kein Stromfluss zwischen Collector und Emitter im schaltbaren Leistungshalbleiter zustande kommt oder kommen soll, also die Collector-Emitter-Strecke sehr hochohmig wird oder ist.
  • Kommutiert der Strom, welcher durch die obere Freilaufdiode des Leistungshalbleiterchips fließt, ohne Vorhaltung weiterer Maßnahmen an den unteren schaltbaren Leistungshalbleiter des unteren Leistungshalbleiterchips, werden von der oberen Freilaufdiode durch einen Überschuss an durchgängig injizierten Ladungsträgern hohe Schaltverluste verursachen.
  • Um dies zu vermeiden, wird vor der Kommutierung des Stroms auf den unteren schaltbaren Leistungshalbleiter des unteren Leistungshalbleiterchips ein sogenannter Entsättigungsimpuls an das Gate von dessen oberen schaltbaren Leistungshalbleiter angelegt. Das Ansteuerpotential am Gate weist im Moment des Entsättigungsimpulses einen deutlich positiven Wert auf, z.B. +15V. Dieser Wert kann einem Gate-Durchlasspotential entsprechen, welches an das Gate von schaltbaren Leistungshalbleitern üblicherweise dann angelegt wird, wenn sich diese in einem sicheren geöffneten Zustand befinden oder befinden sollen. Als sicherer geöffneter Zustand wird im Allgemeinen ein Zustand angenommen, bei dem ein Stromfluss zwischen Collector und Emitter im schaltbaren Leistungshalbleiter zustande kommt oder kommen soll, also die Collector-Emitter-Strecke sehr niederohmig wird oder ist.
  • Mittels des Entsättigungsimpulses gelingt es, den für die Stromführung in der oberen Freilaufdiode des oberen Leistungshalbleiterchips aufgebauten Überschusses an Ladungsträgern, vorbereitend für die Kommutierung des Stromes auf den unteren schaltbaren Leistungshalbleiter des unteren Leistungshalbleiterchips, zumindest abzubauen und somit Schaltverluste während des Kommutierungsvorgangs zu begrenzen.
  • Vor dem Öffnen des unteren schaltbaren Leistungshalbleiters, und somit vor der Übergabe des Stroms, wird der obere schaltbare Leistungshalbleiter jedoch wieder durch das Anlegen eines deutlich negativeren Gate-Ansteuerpotentials, welches üblicherweise wieder dem Gate-Ansteuerpotential während der stromführenden Phase der oberen Freilaufdiode entspricht, z.B. -15V, gesperrt werden, um einen Kurzschluss im Brückenzweig der Brückenschaltung zu verhindern.
  • Im Zeitraum nach dem Entsättigungsimpuls und vor dem Öffnen des unteren schaltbaren Leistungshalbleiters werden dadurch jedoch Ladungsträger wieder verstärkt und unerwünscht in die obere Freilaufdiode des oberen Leistungshalbleiterchips injiziert, was doch wiederum Schaltverluste während des Kommutierungsvorgangs in einem unerwünschten Ausmaß erzeugt. Der genannte Zeitraum könnte weiter verringert werden, wobei dieser aber nicht beliebig klein werden kann, da bisherige Ansteuerverfahren bauteilabhängig genügend Zeit für die Sperrung des oberen schaltbaren Leistungshalbleiters lassen müssen.
  • Leistungshalbleiterchips mit schaltbaren Leistungshalbleitern, welche exakt spezifizierte Laufzeiten für deren im Kontext erläuterte Sperrung aufweisen, sowie Ansteuerschaltungen für derartige Leistungshalbleiterchips mit exakt spezifizierter Laufzeit sind bisher im Allgemeinen sehr teuer und daher aus wirtschaftlicher Sicht nur bedingt einsetzbar.
  • Eine weitere Möglichkeit, um die beschriebenen Schaltverluste im genannten Zeitraum gering zu halten, zeigt auf, dass das Ansteuerpotential für die Sperrung des oberen schaltbaren Leistungshalbleiters vor der Kommutierung des Stroms der oberen Freilaufdiode auf den unteren schaltbaren Leistungshalbleiter mit einem Wert von beispielsweise 0V belegt wird, welcher deutlich positiver ist, als das Gate-Sperrpotential von beispielsweise -15V, aber auch deutlich negativer ist, als das Gate-Durchlasspotential von beispielsweise +15V.
  • Damit werden für den Zeitraum der Sperrung des oberen schaltbaren Leistungshalbleiters nach dem Entsättigungsimpuls einerseits weniger Ladungsträger in die obere Freilaufdiode des oberen Leistungshalbleiterchips injiziert, was die Schaltverluste weiter reduziert.
  • Jedoch werden mit allen bisher bekannten Lösungen immer noch erhebliche Mengen an Ladungsträger wieder in die zur Beschreibung des technischen Prinzips beispielhaft ausgewählte obere Freilaufdiode injiziert, somit weiterhin unerwünschte Schaltverluste während des Kommutierungsvorgangs in einem für viele Anwendungen der Leistungshalbleiterchips nicht vernachlässigbarem Ausmaß erzeugt.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Ansteuerverfahren und eine Vorrichtung zur Durchführung des Verfahrens bereitzustellen, welche die von einer Freilaufdiode in Verbindung mit einem schaltbaren Leistungshalbleiter in Leistungshalbleiterchips erzeugten Schaltverluste während einer Kommutierung eines Stroms in einem Brückenzweig einer Brückenschaltung im Vergleich zum Stand der Technik weiter reduziert, ohne die Funktionsfähigkeit der Leistungshalbleiterchips zu gefährden und/ oder deren Lebensdauer zu reduzieren.
  • Der Erfindung liegt die Erkenntnis zugrunde, dass der beschriebene Vorgang einer Kommutierung des Stroms im Brückenzweig einer Brückenschaltung potentielle Möglichkeiten bietet, die Schaltverluste einer gemeinsam mit einem schaltbaren Leistungshalbleiter in einen Leistungshalbleiterchip integrierte Freilaufdiode signifikant zu reduzieren. Als von besonderer Bedeutung für die Erfindung identifiziert wurde dabei der Zeitraum zwischen dem Ende des Entsättigungsimpulses zum Abbau der Ladungsträger in der Freilaufdiode und der Kommutierung des Stroms auf den übernehmenden schaltbaren Leistungshalbleiter. Die Erfindung berücksichtigt darüber hinaus, dass sich die Funktionalität der Leistungshalbleiterchips, insbesondere die Leitfähigkeit der Freilaufdiode während ihres funktional erwarteten Leitzustands nicht in Bezug auf bisher bekannte Lösungen verschlechtern darf.
  • Die Aufgabe wird durch ein Ansteuerverfahren mit den in Patentanspruch 1 angegebenen Verfahrensschritten gelöst. Ferner wird die Aufgabe durch eine Vorrichtung zur Durchführung des Ansteuerverfahrens mit den in Patentanspruch 8 angegebenen Merkmalen sowie durch einen Umrichter mit den in Patentanspruch 14 angegebenen Merkmalen gelöst.
  • Bei einem erfindungsgemäßen Ansteuerverfahren für einen ersten Leistungshalbleiterchip mit einem ersten schaltbaren Leistungshalbleiter und einer ersten Freilaufdiode und für einen zweiten Leistungshalbleiterchip mit einem zweiten schaltbaren Leistungshalbleiter und einer zweiten Freilaufdiode in einem Brückenzweig einer Brückenschaltung zur Kommutierung eines Phasenstroms, liegt bis zu einem ersten Zeitpunkt an einem ersten Gate des ersten schaltbaren Leistungshalbleiters ein erstes negatives Ansteuerpotential an und die erste Freilaufdiode führt einen ersten Diodenstrom als Phasenstrom. Bis zu diesem ersten Zeitpunkt, noch vor Beginn der Kommutierung des Phasenstroms vom ersten Leistungshalbleiterchip zum zweiten Leistungshalbleiterchip im Brückenzweig der Brückenschaltung, ist der erste schaltbare Leistungshalbleiter abgeschaltet. Die erste Freilaufdiode ist jedoch besonders leitfähig, da sie den Phasenstrom alleinig führt. Der zweite schaltbare Leistungshalbleiter befindet sich ebenfalls noch in einem abgeschalteten Zustand, die zweite Freilaufdiode sperrt.
  • In einem weiteren erfindungsgemäßen Verfahrensschritt des erfindungsgemäßen Ansteuerverfahrens wird ab dem ersten Zeitpunkt der erste schaltbare Leistungshalbleiter mittels eines an seinem ersten Gate anliegenden ersten positiven Ansteuerpotentials eingeschaltet. Mit dem ersten positiven Ansteuerpotential wird ein Entsättigungsimpuls an das erste Gate des ersten schaltbaren Leistungshalbleiters gegeben, wobei Ladungsträger aus der ersten Freilaufdiode ausgeräumt werden, was deren Leitfähigkeit vorteilhaft reduziert.
  • In einem weiteren erfindungsgemäßen Verfahrensschritt wird zu einem nach dem ersten Zeitpunkt folgenden zweiten Zeitpunkt der zweite schaltbare Leistungshalbleiter mittels eines an seinem zweiten Gate durchgeführten Potentialwechsels von einem dritten negativen Ansteuerpotential auf ein zweites positives Ansteuerpotential eingeschaltet, so dass beide schaltbare Leistungshalbleiter eingeschaltet sind. Vorteilhaft ist, dass der erste schaltbare Leistungshalbleiter mit Einschalten des zweiten schaltbaren Leistungshalbleiters ebenfalls noch eingeschaltet ist. Dies verhindert, dass vor dem Einschalten des zweiten schaltbaren Leistungshalbleiters wieder Ladungsträger in die erste Freilaufdiode injiziert werden können, worauf Schaltverluste während der Kommutierung im Vergleich zu bisher bekannten Lösungen signifikant weiter verringert werden. Mit eingeschaltetem zweitem schaltbarem Leistungshalbleiter beginnt die Kommutierung des bis dahin als Diodenstrom über die erste Freilaufdiode geführten Phasenstroms von der ersten Freilaufdiode des ersten Leistungshalbleiterchips auf den zweiten schaltbaren Leistungshalbleiter des zweiten Leistungshalbleiterchips. Der erste Diodenstrom reduziert sich unmittelbar mit eingeschaltetem zweitem Leistungshalbleiter, da der zweite schaltbare Leistungshalbleiter bis zu einer vollständigen Übernahme des Phasenstroms diesen zunehmend führt.
  • Um nun unzulässig hohe Ströme durch die eingeschalteten zwei schaltbaren Leistungshalbleiter mittels eines Brückenkurzschlusses im Brückenzweig zu verhindern, erfolgt erfindungsgemäß daraufhin eine Auswertung des ersten Diodenstroms der ersten Freilaufdiode des ersten schaltbaren Leistungshalbleiters, wobei bei Vorliegen einer Stromreduzierung des ersten Diodenstroms zu einem nach dem zweiten Zeitpunkt folgenden dritten Zeitpunkt der erste schaltbare Leistungshalbleiter mittels eines an seinem ersten Gate anliegenden zweiten negativen Ansteuerpotentials abgeschaltet wird. Da die Ansteuerpotentiale für die beiden schaltbaren Leistungshalbleiter elektrisch getrennt sind, kann beispielsweise der am zweiten Gate des zweiten schaltbaren Leistungshalbleiters durchgeführte Potentialwechsel von dem dritten negativen Ansteuerpotential auf das zweite positive Ansteuerpotential zum Einschalten des zweiten schaltbaren Leistungshalbleiters nicht gleichzeitig als Ansteuerpotential genutzt werden, um den ersten schaltbaren Leistungshalbleiter faktisch zeitgleich abzuschalten.
  • Die Erfindung ist nun dahingehend besonders vorteilhaft, dass mit Auswertung des ersten Diodenstroms und bei Vorliegen der Stromreduzierung der erste schaltbare Leistungshalbleiter rechtzeitig abgeschaltet wird, ohne dass sich unzulässig hohe Ströme in den beiden Leistungshalbleiterchips im Brückenzweig der Brückenschaltung bilden.
  • Vorteilhafte Ausgestaltungsformen des Ansteuerverfahrens sind in den abhängigen Ansprüchen angegeben.
  • Bei einer ersten vorteilhaften Ausgestaltungsform des erfindungsgemäßen Ansteuerverfahrens wird die Stromreduzierung des ersten Diodenstroms mittels eines ersten Spannungsabfalls über einer ersten Induktivität ermittelt, welche einen elektrischen Leiter an einem ersten Emitter des ersten schaltbaren Leistungshalbleiters aufweist. Vorteilhaft wird hier zur Erkennung der Stromreduzierung ein physikalischer Effekt ausgenutzt, welcher darin besteht, dass sich der erste Spannungsabfall über der ersten Induktivität proportional zu der Stromreduzierung des ersten Diodenstroms verhält. Der erste Spannungsabfall wird mit Beginn der Stromreduzierung bzw. einer Stromänderung über der ersten Induktivität erzeugt und impliziert somit die Stromreduzierung. Für die Nutzung des physikalischen Effekts ist die erste Induktivität in dem elektrischen Leiter ausreichend, welche mit dem ersten Emitter des ersten schaltbaren Leistungshalbleiters am ersten Leistungshalbleiterchip elektrisch verbunden ist.
  • Bei einer weiteren vorteilhaften Ausgestaltungsform wird der erste Spannungsabfall durch eine erste Spannungserfassungsvorrichtung ermittelt, welche mittels elektrischer Anschlüsse mit dem ersten Emitter und einem ersten Hilfsemitter des ersten schaltbaren Leistungshalbleiters elektrisch verbunden ist. Der erste Spannungsabfall verhält sich proportional zur Stromreduzierung des ersten Diodenstroms. Da sich die Stromreduzierung des ersten Diodenstroms messtechnisch als Strom nur aufwendig im oder am ersten Leistungshalbleiterchip ermitteln lässt, wird mittels der ersten Spannungserfassungsvorrichtung in vorteilhafter Weise der erste Spannungsabfall über der ersten Induktivität ermittelt.
  • Bei einer weiteren vorteilhaften Ausgestaltungsform wird das zweite negative Ansteuerpotential an das erste Gate des ersten schaltbaren Leistungshalbleiters zum Abschalten dann angelegt, wenn die erste Freilaufdiode des ersten schaltbaren Leistungshalbleiters den ersten Diodenstrom führt und der erste Spannungsabfall über der ersten Induktivität ermittelt ist. Wie schon beschrieben wird zur Erkennung der Stromreduzierung vorteilhaft ein physikalischer Effekt ausgenutzt, welcher aufzeigt, dass sich der erste Spannungsabfall über der ersten Induktivität proportional zu der Stromreduzierung des ersten Diodenstroms verhält. Erst wenn der erste Spannungsabfall über der ersten Induktivität als Folge der Stromreduzierung ermittelt wurde, also beispielsweise beim Auftreten einer negativen Spannungsänderung, erfolgt die Abschaltung des ersten schaltbaren Leistungshalbleiters.
  • Ein Auftreten des ersten Spannungsabfalls ist daher ein Signal dafür, dass der zweite schaltbare Leistungshalbleiter eingeschaltet wurde. Die Abschaltung des ersten schaltbaren Leistungshalbleiters erfolgt daraufhin unverzüglich unter Berücksichtigung möglicher Totzeiten, bevor sich im Brückenzweig der Brückenschaltung zwischen den beiden schaltbaren Leistungshalbleitern der Leistungshalbleiterchip der unzulässig hohen Strom aufgrund des Brückenkurzschlusses aufbaut, und in Folge die Leistungshalbleiterchips sowie weitere elektrische Bauteile zumindest in der Brückenschaltung zerstören kann.
  • Bei einer weiteren vorteilhaften Ausgestaltungsform wird insbesondere das zweite negative Ansteuerpotential zum Abschalten des ersten schaltbaren Leistungshalbleiters über einen ersten niederohmigen Gate-Widerstand als separaten Gate-Widerstand einer ersten Treibervorrichtung mittels einer ersten separaten Gate-Ansteuerleitung an das erste Gate des ersten schaltbaren Leistungshalbleiters geführt. Ein niederohmiger Widerstand ist ein Widerstand, dessen Widerstandswert üblicherweise kleiner oder gleich wenige Ohm, z.B. 10Ω beträgt. Der erste niederohmige Gate-Widerstand der ersten Treibervorrichtung stellt vorteilhaft sicher, dass der erste schaltbare Leistungshalbleiter mittels des zweiten negativen Ansteuerpotentials während der Kommutierung schneller abgeschaltet werden kann, als es Abschaltvorgänge des ersten schaltbaren Leistungshalbleiters außerhalb der beschriebenen Kommutierung erfordern.
  • Die erste separate Gate-Ansteuerleitung führt somit insbesondere das zweite negative Ansteuerpotential zum Abschalten des ersten schaltbaren Leistungshalbleiters an dessen erstes Gate, was jedoch nicht ausschließt, dass weitere Ansteuerpotentiale für den ersten schaltbaren Leistungshalbleiter ebenfalls über den separaten Gate-Widerstand der ersten Treiberschaltung und die erste separate Gate-Ansteuerleitung geführt werden können.
  • Bei einer weiteren vorteilhaften Ausgestaltungsform wird das zweite negative Ansteuerpotential zum dritten Zeitpunkt an das erste Gate des ersten schaltbaren Leistungshalbleiters zu dessen Abschaltung angelegt, bevor der erste Diodenstrom zu einem vierten Zeitpunkt einen Wert Null erreicht oder genau dann, wenn der erste Diodenstrom zu einem vierten Zeitpunkt einen Wert Null erreicht. Erfolgt die Abschaltung des ersten schaltbaren Leistungshalbleiters nicht vor dem vierten Zeitpunkt oder spätestens zum vierten Zeitpunkt, kann sich der erste Diodenstrom beispielsweise nach einem Nulldurchgang von einem positiven Stromwert kommend zu einem negativen Stromwert aufbauen. Dies verursacht unerwünschte elektrische Verluste im ersten schaltbaren Leistungshalbleiter. Der erste schaltbare Leistungshalbleiter wird daher in vorteilhafter Weise vor oder auch mit dem Nulldurchgang des ersten Diodenstroms abgeschaltet.
  • Bei einer weiteren vorteilhaften Ausgestaltungsform wird das Ansteuerverfahren lediglich durchgeführt, wenn der mittels einer Phasenstromerfassungsvorrichtung ermittelte Phasenstrom einer Wechselstromphase größer ist als ein Stromgrenzwert.
  • Ist der Phasenstrom zu gering, beispielsweise bei einem sinkenden Laststrom, steigt die Anforderung an eine Reaktionsgeschwindigkeit insbesondere für die Abschaltung des ersten schaltbaren Leistungshalbleiters. Erfolgt die Abschaltung des ersten schaltbaren Leistungshalbleiters nicht vor dem Nulldurchgang des ersten Diodenstroms, kann der erste Diodenstrom nach dem Nulldurchgang einen unerwünscht hohen Wert annehmen. Da bei geringem Phasenstrom bzw. sinkendem Laststrom Schaltverluste der schaltbaren Leistungshalbleiter eher vernachlässigbar sind, wird das Ansteuerverfahren in vorteilhafter Weise nur dann durchgeführt, wenn der Phasenstrom über dem Stromgrenzwert liegt.
  • Für die Lösung der Aufgabe wird ebenfalls eine Vorrichtung zur Durchführung eines erfindungsgemäßen Ansteuerverfahrens vorgeschlagen, welche mindestens zwei Leistungshalbleiterchips in einem Brückenzweig einer Brückenschaltung, einen ersten schaltbaren Leistungshalbleiter mit einer ersten Freilaufdiode im ersten Leistungshalbleiterchip, einen zweiten schaltbaren Leistungshalbleiter mit einer zweiten Freilaufdiode im zweiten Leistungshalbleiterchip, eine erste Treibervorrichtung und eine zweite Treibervorrichtung, sowie mindestens eine Recheneinheit aufweist.
  • Mittels der ersten Treibervorrichtung ist bis zu einem ersten Zeitpunkt an das erste Gate des ersten schaltbaren Leistungshalbleiters ein erstes negatives Ansteuerpotential anlegbar und ein erster Diodenstrom kann als Phasenstrom durch die erste Freilaufdiode geführt werden.
  • Mittels der ersten Treibervorrichtung ist zu einem ersten Zeitpunkt an das erste Gate des ersten schaltbaren Leistungshalbleiters ein positives Ansteuerpotential anlegbar und der erste schaltbare Leistungshalbleiter kann eingeschaltet werden.
  • Mittels der zweiten Treibervorrichtung ist zu einem zweiten Zeitpunkt an dem zweiten Gate des zweiten schaltbaren Leistungshalbleiters ein Potentialwechsel von einem dritten negativen Ansteuerpotential auf ein zweites positives Ansteuerpotential durchführbar und der zweite schaltbare Leistungshalbleiter kann eingeschaltet werden.
  • Mittels der mindestens einen Recheneinheit kann eine Auswertung des ersten Diodenstroms der ersten Freilaufdiode des ersten schaltbaren Leistungshalbleiters durchgeführt werden.
  • An die erste Treibervorrichtung ist auf Basis der Auswertung des ersten Diodenstroms bei Vorliegen einer Stromreduzierung zu einem dritten Zeitpunkt an das erste Gate des ersten schaltbare Leistungshalbleiters ein zweites negatives Ansteuerpotential anlegbar und der erste schaltbare Leistungshalbleiter kann abgeschaltet werden.
  • Eine erste vorteilhafte Ausgestaltungsform der Vorrichtung zur Durchführung des erfindungsgemäßen Ansteuerverfahrens weist einen elektrischen Leiter mit einer ersten Induktivität an einem ersten Emitter des ersten schaltbaren Leistungshalbleiters auf, wobei die Stromreduzierung des ersten Diodenstroms mittels eines ersten Spannungsabfalls über der ersten Induktivität ermittelbar ist.
  • Zur Erkennung der Stromreduzierung wird vorteilhaft ein physikalischer Effekt ausgenutzt, bei dem sich der erste Spannungsabfall über der ersten Induktivität proportional zu der Stromreduzierung des ersten Diodenstroms verhält. Der erste Spannungsabfall ist mit Beginn der Stromreduzierung über der ersten Induktivität erzeugbar und impliziert somit die Stromreduzierung. Für die Nutzung des physikalischen Effekts ist eine Leitungsinduktivität des elektrischen Leiters als erste Induktivität ausreichend.
  • Eine weitere vorteilhafte Ausgestaltungsform der Vorrichtung weist eine erste Spannungserfassungsvorrichtung auf, mittels der der erste Spannungsabfall über der ersten Induktivität in dem elektrischen Leiter ermittelbar ist, und wobei die erste Spannungserfassungsvorrichtung mittels elektrischer Anschlüsse mit dem ersten Emitter und einem ersten Hilfsemitter des ersten schaltbaren Leistungshalbleiters elektrisch verbunden ist.
  • Besonders vorteilhaft kann die erste Spannungserfassungsvorrichtung mittels der elektrischen Anschlüsse mit dem ersten Emitter und dem ersten Hilfsemitter verbunden werden. Ein Bonddraht mit der ersten Induktivität zwischen dem ersten Emitter und dem ersten Hilfsemitter des ersten schaltbaren Leistungshalbleiters kann ebenfalls den elektrischen Leiter bilden.
  • Eine weitere vorteilhafte Ausgestaltungsform der Vorrichtung weist einen ersten niederohmigen Gate-Widerstand als separaten Gate-Widerstand der ersten Treibervorrichtung und eine erste separate Gate-Ansteuerleitung zwischen dem ersten niederohmigen Gate-Widerstand und dem ersten Gate des ersten schaltbaren Leistungshalbleiters auf, über dem insbesondere das zweite negative Ansteuerpotential zum Abschalten des ersten schaltbaren Leistungshalbleiters an das erste Gate des ersten schaltbaren Leistungshalbleiters führbar ist.
  • Ein niederohmiger Widerstand ist ein Widerstand, dessen Widerstandswert üblicherweise kleiner gleich wenige Ohm, z.B. 10Ω beträgt. Der erste niederohmige Gate-Widerstand als separater Gate-Widerstand der ersten Treibervorrichtung stellt vorteilhaft sicher, dass der erste schaltbare Leistungshalbleiter mittels des zweiten negativen Abschaltpotentials für einen Abschaltvorgang während der Kommutierung schneller abgeschaltet werden kann, als es weitere Abschaltvorgänge des ersten schaltbaren Leistungshalbleiters außerhalb der beschriebenen Kommutierung erfordern.
  • Eine weitere vorteilhafte Ausgestaltungsform der Vorrichtung weist eine Phasenstromerfassungsvorrichtung zur Ermittlung eines Phasenstroms in einer Wechselstromphase und ein Mittel zur Festlegung eines Stromgrenzwerts für einen Vergleich des Phasenstroms mit dem Stromgrenzwert auf.
  • Da das erfindungsgemäße Ansteuerverfahren bei Kommutierung des Phasenstroms von der zweiten Freilaufdiode des zweiten Leistungshalbleiterchips auf den ersten schaltbaren Leistungshalbleiter des ersten Leistungshalbleiterchips invers zur Kommutierung des Phasenstroms von der ersten Freilaufdiode des ersten Leistungshalbleiterchips auf den zweiten schaltbaren Leistungshalbleiter des zweiten Leistungshalbleiterchips verläuft, kann es notwendig werden, für die Vorrichtung eine zweite Recheneinheit vorzusehen, um diese ohne Potenzialtrennung mit der Spannungserfassungseinheit und der Treibervorrichtung für den Leistungshalbleiter T2, T zu verbinden.
  • Auch wenn die Ermittlung des Phasenstroms mittels der Potenzialtrennung längere Verzugszeiten enthält, ist das in diesem Fall akzeptabel, da sich die Höhe des Phasenstromes nur langsam ändert und für die jeweils betrachtete Kommutierung des Phasenstroms während des Ansteuerverfahrens als konstant angenommen werden kann, so dass die Phasenstrommessung zeitlich auch vor dem Kommutierungszeitraum liegen kann. Die Potenzialtrennung für den ermittelten Phasenstrom ist jedoch in der Regel kein Zusatzaufwand, da dieser für eine Regelung eines Stromrichters ohnehin benötigt wird.
  • Ein zweiter Stromgrenzwert für die zweite Recheneinheit würde einen gleichen Betrag aufweisen wie für den Stromgrenzwert für die mindestens eine Recheneinheit, jedoch mit einem invertierten Vorzeichen. Der Vergleich verläuft dann in inverser Richtung ab.
  • Bei einer weiteren vorteilhaften Ausgestaltungsform der Vorrichtung sind die Leistungshalbleiterchips als Reverse Conducting Diode-Controlled Insulated-Gate Bipolare Transistors (RCDC-IGBT) ausgebildet.
  • Für die Lösung der Aufgabe wird weiterhin ein Umrichter mit einer erfindungsgemäßen Vorrichtung vorgeschlagen, welcher einen Gleichspannungszwischenkreis mit einer ersten Gleichstromphase und einer zweiten Gleichstromphase aufweist, und weiterhin ein Wechselstromsystem mit mindesten zwei Wechselstromphasen zum jeweiligen Führen eines Phasenstroms aufweist, wobei ein Brückenzweig einer Brückenschaltung mit mindestens zwei Leistungshalbleiterchips mittels eines Gleichstromanschlusses mit der ersten und der zweiten Gleichstromphase des Gleichspannungszwischenkreises und mittels eines Wechselstromanschlusses mit jeweils einer der Wechselstromphasen des Wechselstromsystems verbunden ist.
  • Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Figuren näher erläutert werden. Es zeigt:
    • FIG 1
    eine erste schematische Darstellung einer Vorrichtung zur Durchführung eines erfindungsgemäßen Ansteuerverfahren mit einem Brückenzweig in einer als Halbbrückenschaltung ausgebildeten Brückenschaltung zur Kommutierung eines Phasenstroms von einer ersten Freilaufdiode eines ersten Leistungshalbleiterchips auf einen zweiten schaltbaren Leistungshalbleiter eines zweiten Leistungshalbleiterchips,
    FIG 2
    vier zusammengehörende Diagramme a, b, c, d eines erfindungsgemäßen Ansteuerverfahrens zur Kommutierung des Phasenstroms im Brückenzweig einer Brückenschaltung nach FIG 1,
    FIG 3
    ein Struktogramm mit wesentlichen Schritten des erfindungsgemäßen Ansteuerverfahrens nach FIG 2, und
    FIG 4
    eine schematische Darstellung eines Umrichters mit einer als Sechspuls-Brückenschaltung ausgebildeten Brückenschaltung und mit jeweils einer Vorrichtung nach FIG 1 pro Brückenzweig der Brückenschaltung.
  • FIG 1 zeigt ein Beispiel für eine Vorrichtung 24 zur Durchführung eines erfindungsgemäßen Ansteuerverfahren mit einem Brückenzweig 2 in einer als Halbbrückenschaltung ausgebildeten Brückenschaltung 3 zur Kommutierung eines Phasenstroms IAC von einer ersten Freilaufdiode D1, D eines ersten Leistungshalbleiterchips 1, 12 auf einen zweiten schaltbaren Leistungshalbleiter T2, T eines zweiten Leistungshalbleiterchips 1, 13.
  • In dem Brückenzweig 2 ist ein erster schaltbarer Leistungshalbleiter T1, T des ersten Leistungshalbleiterchips 1, 12 mit seinem ersten Collector C1, C über einen Gleichstromanschluss 16 mit einer ersten Gleichstromphase DC+ eines Gleichspannungszwischenkreises 18 verbunden. Der zweite schaltbare Leistungshalbleiter T2, T des zweiten Leistungshalbleiterchips 1, 13 ist mit seinem zweiten Emitter E2, E über den Gleichstromanschluss 16 mit einer zweiten Gleichstromphase DC- eines Gleichspannungszwischenkreises 18 verbunden. Ferner ist der erste schaltbare Leistungshalbleiter T1, T mit seinem ersten Emitter E1, E und der zweite schaltbare Leistungshalbleiter T2, T mit seinem zweiten Collector C2, C über einen Wechselstromanschluss 19 mit einer Wechselstromphase AC eines Wechselstromsystems 17 verbunden.
  • Die erste Freilaufdiode D1, D ist mit dem ersten schaltbaren Leistungshalbleiter T1, T und die zweite Freilaufdiode D2, D ist mit dem zweiten schaltbaren Leistungshalbleiter T2, T jeweils antiparallel verschaltet.
  • Sowohl der Gleichspannungszwischenkreis 18 wie auch das Wechselstromsystem 17 sind in FIG 1 nur angedeutet. Der Gleichspannungszwischenkreis 18 kann beispielsweise Teil eines Frequenzumrichters sein. Die Wechselstromphase AC ist Teil des Wechselstromsystems, welches zweiphasig oder dreiphasig ausgebildet sein kann.
  • Beide schaltbaren Leistungshalbleiter T1, T2, T werden über ihre jeweiligen Gates G1, G2, G mittels entsprechender Ansteuerpotentiale AP1-, AP2-, AP3-, AP1+, AP2+ angesteuert, wobei die schaltbaren Leistungshalbleiter T1, T2, T die jeweiligen Freilaufdioden D1, D2, D in ihrer Leitfähigkeit beeinflussen.
  • Die Kommutierung des Phasenstroms IAC im Brückenzweig 2 der Brückenschaltung 3 wird im Folgenden ausgehend von der Wechselstromphase AC des Wechselspannungskreises 16 bis in die Gleichstromphasen DC+, DC- des Gleichspannungszwischenkreises 18 betrachtet.
  • Bei einem ersten Kommutierungsvorgang fließt vor der Kommutierung der Phasenstrom IAC als erster Diodenstrom ID1 über die erste Freilaufdiode D1, D, des ersten Leistungshalbleiterchips 1, 12 in die erste Gleichstromphase DC+ des Gleichspannungszwischenkreises 18. Der erste schaltbare Leistungshalbleiter T1, T des ersten Leistungshalbleiterchips 1, 12 und der zweite schaltbare Leistungshalbleiter T2, T des zweiten Leistungshalbleiterchips 1, 13 sind abgeschaltet, die zweite Freilaufdiode des zweiten Leistungshalbleiterchips 1, 13 ist gesperrt.
  • Während der Kommutierung erfolgt eine Ansteuerung des ersten Gates G1, G des ersten schaltbaren Leistungshalbleiters T1, T durch Ansteuerpotentiale AP1-, AP1+, AP2-, wobei ein zweites negatives Ansteuerpotential AP2- zur Abschaltung des ersten schaltbaren Leistungshalbleiters T1, T insbesondere über einen ersten niederohmigen Gate-Widerstand RGN1 als separaten Widerstand einer ersten Treibervorrichtung 5 mittels einer ersten separaten Gate-Ansteuerleitung 14 an das erste Gate G1, G angelegt wird. Ein erstes negatives Ansteuerpotential AP1- sowie ein erstes positives Ansteuerpotential AP1+ werden insbesondere über eine erste Gate-Ansteuerleitung 11 an das erste Gate G1, G angelegt. Ferner erfolgt eine Ansteuerung des zweiten Gates G2, G des zweiten schaltbaren Leistungshalbleiters T2, T durch ein zweites positives Ansteuerpotential AP2+ und ein drittes negatives Ansteuerpotential AP3-ausgehend von einer zweiten Treibervorrichtung 8 insbesondere mittels einer zweiten Gate-Ansteuerleitung 21.
  • Mittels einer ersten Spannungserfassungsvorrichtung 6 wird ein erster Spannungsabfall UL1 über einer ersten Induktivität L1, L einer elektrischen Leitung 4 ermittelt, welche mit einem ersten Emitter E1, E und einem ersten Hilfsemitter EH1, EH des ersten Leitungshalbleiterchips 1, 12 durch elektrische Anschlüsse 7 verbunden sind.
  • Der Phasenstrom IAC wird mittels einer Phasenstromerfassungsvorrichtung 9 ermittelt. Sowohl der ermittelte erste Spannungsabfall UL1 wie auch der ermittelte Phasenstrom IAC werden als Spannungs- bzw. Stromwerte an mindestens eine Recheneinheit 10 übermittelt.
  • Die mindestens eine Recheneinheit 10 weist eine Auswertung auf, welche den ersten Diodenstrom ID1 mittels des ersten Spannungsabfalls UL1 auf eine Stromreduzierung RE hin auswertet. Weiterhin weist die mindestens eine Recheneinheit 10 einen Vergleich VG auf, welcher einen Stromgrenzwert GW mit dem ermittelten Phasenstrom IAC vergleicht. Der Stromgrenzwert wird mit einem Mittel 23, zum Beispiel einem Eingabemittel, festgelegt, wobei das Mittel 23 mit der mindestens einen Recheneinheit 10 verbunden ist.
  • Die mindestens eine Recheneinheit 10 erzeugt Schaltsignale S, S' und übermittelt diese an die mit ihr verbundenen jeweiligen Treibervorrichtungen 5, 8, welche die Schaltsignale S, S' in Ansteuerpotentiale AP1-, AP1+, AP2-, AP2+, AP3- zur Ansteuerung der jeweiligen schaltbaren Leistungshalbleiter T1, T2, T umwandeln.
  • Ist die Kommutierung abgeschlossen, fließt dann der Phasenstrom IAC als zweiter Transistorstrom IT2 über den zweiten schaltbaren Leistungshalbleiter T2, T des zweiten Leistungshalbleiterchips 1, 13 in die zweite Gleichstromphase DC- des Gleichspannungszwischenkreises 18, wobei die zweite Freilaufdiode D2, D des zweiten Leistungshalbleiterchips 1, 13 weiterhin gesperrt ist. Eine Übergabe des Phasenstroms IAC von der ersten Freilaufdiode D1 des ersten Leistungshalbleiterchips 1, 12 an den zweiten schaltbaren Leistungshalbleiter T2, T des zweiten Leistungshalbleiterchips 1, 13 hat stattgefunden.
  • Für einen weiteren Kommutierungsvorgangs findet die Kommutierung des Phasenstrom IAC vergleichbar zur Beschreibung des ersten Kommutierungsvorgangs statt, wobei der Phasenstrom IAC vor Beginn der Kommutierung als zweiter Diodenstrom ID2 über die zweite Freilaufdiode D2, D des zweiten Leistungshalbleiterchips 1, 13 fließt, der Phasenstrom IAC während der Kommutierung an den ersten schaltbaren Leistungshalbleiter T1, T übergeben wird, und nach der Kommutierung der Phasenstrom IAC als ein erster Transistorstrom IT1 in dem ersten schaltbaren Leistungshalbleiter T1, T fließt.
  • Während des weiteren Kommutierungsvorgangs wird mittels einer zweiten Spannungserfassungsvorrichtung 22 ein zweiter Spannungsabfall UL2 über einer zweiten Induktivität L2, L einer elektrischen Leitung 4 ermittelt, welche mit einem zweiten Emitter E2, E und einem zweiten Hilfsemitter EH2, EH des zweiten Leitungshalbleiterchips 1, 13 durch elektrische Anschlüsse 7 verbunden sind. Die zweite Spannungserfassungsvorrichtung 22 ist mit der mindestens einen Recheneinheit 10 verbunden. Das zweite Gate G2, 2 des zweiten schaltbaren Leistungshalbleiters T2, T ist mittels einer zweiten separaten Gate-Ansteuerleitung 20 mit einem zweiten niederohmigen Gate-Widerstand RGN2 als separaten Gate-Widerstand RGS der zweiten Treibervorrichtung 8 vergleichbar dem ersten Kommutierungsvorgang ansteuerbar.
  • FIG 2 veranschaulicht beispielhaft mittels vier zusammengehöriger Diagramme a, b, c, d ein erfindungsgemäßes Ansteuerverfahren zur Kommutierung des Phasenstroms IAC im Brückenzweig 2 einer Brückenschaltung 3 nach FIG 1. Die Diagramme visualisieren im Wesentlichen eine Ansteuerung eines ersten schaltbaren Leistungshalbleiters T1 eines ersten Leistungshalbleiterchips (in FIG 2 nicht gezeigt) und eines zweiten schaltbaren Leistungshalbleiters T2 eines zweiten Leistungshalbleiterchips (in FIG 2 nicht gezeigt) während eines ersten Kommutierungsvorgangs der Kommutierung des Phasenstroms IAC als ersten Diodenstrom ID1 von der ersten Freilaufdiode D1 auf den zweiten schaltbaren Leistungshalbleiter T2.
  • Diagramm a zeigt während einer Zeit t einen ersten Spannungsabfall UL1, welcher über einer ersten Induktivität an einem ersten Emitter (in FIG 2 nicht gezeigt) des ersten schaltbaren Leistungshalbleiters T1 auftritt. Diagramm b visualisiert über die Zeit t einen Verlauf des ersten Diodenstroms ID1 als Phasenstrom IAC durch die erste Freilaufdiode D1. Mit dem Diagramm c werden Ansteuerpotentiale AP1-, AP1+, AP2- über die Zeit t aufgezeigt, welche in Form einer ersten Gate-Emitter-Ansteuerspannung UGE1 an ein erstes Gate des ersten schaltbaren Leistungshalbleiters T1 angelegt werden. Mit dem Diagramm d werden über die Zeit t Ansteuerpotentiale AP3-, AP2+ aufgezeigt, welche in Form einer zweiten Gate-Emitter-Ansteuerspannung UGE2 an ein zweites Gate des zweiten schaltbaren Leistungshalbleiters T2 angelegt werden. Zu beiden Diagrammen c und d wurden für die jeweilige Gate-Emitter-Ansteuerspannung beispielhaft Spannungswerte von +15V bzw. -15V gewählt.
  • Bis zu einem ersten Zeitpunkt t1 liegt am ersten Gate des ersten schaltbaren Leistungshalbleiters T1 ein erstes negatives Ansteuerpotential AP1- und am zweiten Gate des zweiten schaltbaren Leistungshalbleiters T2 ein drittes negatives Ansteuerpotential AP3- an, welches beide schaltbare Leistungshalbleiter T1, T2 abgeschaltet hält. Der erste Diodenstrom ID1 fließt als Phasenstrom IAC durch die erste Freilaufdiode D1. An der Induktivität am ersten Emitter (in FIG 2 nicht gezeigt) des ersten schaltbaren Leistungshalbleiters T1 ist kein erster Spannungsabfall UL1 festzustellen.
  • Ab dem ersten Zeitpunkt t1 wird an das erste Gate des ersten schaltbaren Leistungshalbleiters T1 ein erstes positives Ansteuerpotential AP1+ angelegt, welches den ersten schaltbaren Leistungshalbleiter T1 einschaltet und so mittels eines Entsättigungsimpulses freie Ladungsträger in der ersten Freilaufdiode reduzieren soll. Am zweiten Gate des zweiten schaltbaren Leistungshalbleiters T2 liegt weiterhin ein drittes negatives Ansteuerpotential AP3- an, der erste Diodenstrom ID1 fliest als Phasenstrom IAC durch die erste Freilaufdiode D1, der erste Spannungsabfall UL1 ist nicht festzustellen.
  • Zu einem nach dem ersten Zeitpunkt t1 folgenden zweiten Zeitpunkt t2 wird der zweite schaltbare Leistungshalbleiter T2 eingeschaltet, was mittels eines an seinem zweiten Gate durchgeführten Potentialwechsels von einem dritten negativen Ansteuerpotential AP3- auf ein zweites positives Ansteuerpotential AP2+ durchgeführt wird. Beide schaltbare Leistungshalbleiter T1, T2 sind somit zum Zeitpunkt t2 eingeschaltet.
  • Daraufhin erfolgt eine Auswertung (in FIG 2 nicht gezeigt) des ersten Diodenstroms ID1 der ersten Freilaufdiode D1 des ersten schaltbaren Leistungshalbleiters T1.
  • Bei Vorliegen einer Stromreduzierung RE des ersten Diodenstroms ID1 zu einem nach dem zweiten Zeitpunkt t2 folgenden dritten Zeitpunkt t3 wird der erste schaltbare Leistungshalbleiter T1 mittels eines an seinem ersten Gate anliegenden zweiten negativen Ansteuerpotentials AP2- abgeschaltet. Ein Aufbau eines unzulässig hohen Stroms in den beiden schaltbaren Leistungshalbleitern T1, T2 aufgrund eines kurzzeitigen Brückenkurzschlusses wird vermieden. Auftretende Schaltverluste in der ersten Freilaufdiode D1 werden im Wesentlichen verhindert oder zumindest stark reduziert, da vor dem Einschalten des zweiten schaltbaren Leistungshalbleiters T2, nach Ausräumen freier Ladungsträger aus der ersten Freilaufdiode D1, keine neuen Ladungsträger in die erste Freilaufdiode D1 injiziert wurden.
  • Mit Auftreten der Stromreduzierung RE wird über der Induktivität am ersten Emitter (in FIG 2 nicht gezeigt) des ersten schaltbaren Leistungshalbleiters T1 der Spannungsabfall UL1 ermittelt und unter Beachtung von Totzeiten das zweite negative Ansteuerpotential AP2- zum Abschalten des ersten schaltbaren Leistungshalbleiters T1 an dessen erstes Gate (in FIG 2 nicht gezeigt) angelegt.
  • FIG 3 visualisiert beispielhaft mittels eines Struktogramms einige wesentliche Schritte des erfindungsgemäßen Ansteuerverfahrens nach FIG 2.
  • Im Schritt S1 ist vorgesehen, dass bis zu einem ersten Zeitpunkt t1 an einem ersten Gate des ersten schaltbaren Leistungshalbleiters ein erstes negatives Ansteuerpotential anliegt und die erste Freilaufdiode einen ersten Diodenstrom als Phasenstrom führt.
  • Ab dem ersten Zeitpunkt t1 wird in einem zweiten Schritt S2 der erste schaltbare Leistungshalbleiter mittels eines an seinem ersten Gate anliegenden ersten positiven Ansteuerpotentials eingeschaltet.
  • Im Schritt S3 wird zu einem nach dem ersten Zeitpunkt t1 folgenden zweiten Zeitpunkt t2 der zweite schaltbare Leistungshalbleiter, mittels eines an seinem zweiten Gate durchgeführten Potentialwechsels von einem dritten negativen Ansteuerpotential auf ein zweites positives Ansteuerpotential, eingeschaltet, so dass beide schaltbare Leistungshalbleiter eingeschaltet sind.
  • Mit Schritt S4 erfolgt daraufhin eine Auswertung des ersten Diodenstroms der ersten Freilaufdiode des ersten schaltbaren Leistungshalbleiters.
  • Im Schritt S5 wird bei Vorliegen einer Stromreduzierung des ersten Diodenstroms zu einem nach dem zweiten Zeitpunkt t2 folgenden dritten Zeitpunkt t3 der erste schaltbare Leistungshalbleiter mittels eines an seinem ersten Gate anliegenden zweiten negativen Ansteuerpotentials abgeschaltet.
  • FIG 4 zeigt beispielhaft eine schematische Darstellung eines Umrichters 15 mit einer als Sechspuls-Brückenschaltung ausgebildeten Brückenschaltung 3 und mit pro Brückenzweig 2 der Brückenschaltung 3 jeweils einer Vorrichtung 24 nach FIG 1 zur Durchführung des erfindungsgemäßen Ansteuerverfahrens.
  • Das Sechspuls-Brückenschaltungsmodul als spezielle Art einer Brückenschaltung 3 besteht aus drei Brückenzweigen 2. Die Vorrichtung 24 ist jeweils einem der Brückenzweige 2 zugeordnet. Der Umrichter 15 weist einen Gleichspannungszwischenkreis 18 mit einer erste Gleichstromphase DC+ und einer zweiten Gleichstromphase DC- auf.
  • Ferner umfasst der Umrichter 15 ein Wechselstromsystem 17 mit drei Wechselstromphasen AC, welche jeweils den Phasenstrom IAC führen. Ein jeder der Brückenzweige 2 umfasst zwei Leistungshalbleiterchips 1, 12, 13 welche mittels eines Gleichstromanschlusses 16 mit der ersten und der zweiten Gleichstromphase DC+, DC- des Gleichspannungszwischenkreises 18 und mittels eines Wechselstromanschlusses 19 mit jeweils einer der Wechselstromphasen AC des Wechselstromsystems 17 verbunden ist.

Claims (14)

  1. Ansteuerverfahren für einen ersten Leistungshalbleiterchip (1, 12) mit einem ersten schaltbaren Leistungshalbleiter (T1, T) und einer ersten Freilaufdiode (D1, D) und für einen zweiten Leistungshalbleiterchip (1, 13) mit einem zweiten schaltbaren Leistungshalbleiter (T2, T) und einer zweiten Freilaufdiode (D2, D) in einem Brückenzweig (2) einer Brückenschaltung (3) zur Kommutierung eines Phasenstroms (IAC), wobei
    - bis zu einem ersten Zeitpunkt (t1) an einem ersten Gate (G1, G) des ersten schaltbaren Leistungshalbleiters (T1, T) ein erstes negatives Ansteuerpotential (AP1-) anliegt und die erste Freilaufdiode (D1, D) einen ersten Diodenstrom (ID1) als Phasenstrom (IAC) führt,
    - ab dem ersten Zeitpunkt (t1) der erste schaltbare Leistungshalbleiter (T1, T) mittels eines an seinem ersten Gate (G1, G) anliegenden ersten positiven Ansteuerpotentials (AP1+) eingeschaltet wird,
    - zu einem nach dem ersten Zeitpunkt (t1) folgenden zweiten Zeitpunkt (t2) der zweite schaltbare Leistungshalbleiter (T2, T), mittels eines an seinem zweiten Gate (G2, G) durchgeführten Potentialwechsels von einem dritten negativen Ansteuerpotential (AP3-) auf ein zweites positives Ansteuerpotential (AP2+), eingeschaltet wird, so dass beide schaltbare Leistungshalbleiter (T1, T2, T) eingeschaltet sind,
    - daraufhin eine Auswertung (AW) des ersten Diodenstroms (ID1) der ersten Freilaufdiode (D1, D) des ersten schaltbaren Leistungshalbleiters (T1, T) erfolgt, und
    - bei Vorliegen einer Stromreduzierung (RE) des ersten Diodenstroms (ID1) zu einem nach dem zweiten Zeitpunkt (t2) folgenden dritten Zeitpunkt (t3) der erste schaltbare Leistungshalbleiter (T1, T) mittels eines an seinem ersten Gate (G1, G) anliegenden zweiten negativen Ansteuerpotentials (AP2-) abgeschaltet wird.
  2. Ansteuerverfahren nach Anspruch 1, wobei die Stromreduzierung (RE) des ersten Diodenstroms (ID1) mittels eines ersten Spannungsabfalls (UL1) über einer ersten Induktivität (L1) ermittelt wird, welche ein elektrischer Leiter (4) an einem ersten Emitter (E1, E) des ersten schaltbaren Leistungshalbleiters (T1, T) aufweist.
  3. Ansteuerverfahren nach Anspruch 2, wobei der erste Spannungsabfall (UL1) durch eine erste Spannungserfassungsvorrichtung (6) ermittelt wird, welche mittels elektrischer Anschlüsse (7) mit dem ersten Emitter (E1, E) und einem ersten Hilfsemitter (HE1, HE) des ersten schaltbaren Leistungshalbleiters (T1, T) elektrisch verbunden ist.
  4. Ansteuerverfahren nach einem der vorhergehenden Ansprüche, wobei das zweite negative Ansteuerpotential (AP2-) an das erste Gate (G1, G) des ersten schaltbaren Leistungshalbleiters (T1, T) zum Abschalten dann angelegt wird, wenn die erste Freilaufdiode (D1, D) des ersten schaltbaren Leistungshalbleiters (T1, T) den ersten Diodenstrom (ID1) führt und der erste Spannungsabfall (UL1) über der ersten Induktivität (L1) ermittelt ist.
  5. Ansteuerverfahren nach einem der vorhergehenden Ansprüche, wobei insbesondere das zweite negative Ansteuerpotential (AP2-) zum Abschalten des ersten schaltbaren Leistungshalbleiters (T1, T) über einen ersten niederohmigen Gate-Widerstand (RGN1) als separaten Gate-Widerstand (RGS) einer ersten Treibervorrichtung (5) mittels einer ersten separaten Gate-Ansteuerleitung (14) an das erste Gate (G1, G) des ersten schaltbaren Leistungshalbleiters (T1, T) geführt wird.
  6. Ansteuerverfahren nach einem der vorhergehenden Ansprüche, wobei das zweite negative Ansteuerpotential (AP2-) zum dritten Zeitpunkt (t3) an das erste Gate (G1, G) des ersten schaltbaren Leistungshalbleiters (T1, T) zu dessen Abschaltung angelegt wird, bevor der erste Diodenstrom (ID1) zu einem vierten Zeitpunkt (t4) einen Wert Null erreicht oder genau dann, wenn der erste Diodenstrom (ID1) zu einem vierten Zeitpunkt (t4) einen Wert Null erreicht.
  7. Ansteuerverfahren nach einem der vorhergehenden Ansprüche, wobei das Ansteuerverfahren lediglich durchgeführt wird, wenn der mittels einer Phasenstromerfassungsvorrichtung (9) ermittelte Phasenstrom (IAC) einer Wechselstromphase (AC) größer ist als ein Stromgrenzwert (GW).
  8. Vorrichtung (24)zur Durchführung eines Ansteuerverfahrens nach einem der Ansprüche 1 bis 7, aufweisend
    - mindestens zwei Leistungshalbleiterchips (1, 12, 13) in einem Brückenzweig (2) einer Brückenschaltung (3),
    - einen ersten schaltbaren Leistungshalbleiter (T1, T) mit einer ersten Freilaufdiode (D1, D) im ersten Leistungshalbleiterchip (1, 12)
    - einen zweiten schaltbaren Leistungshalbleiter (T2, T) mit einer zweiten Freilaufdiode (D2, D) im zweiten Leistungshalbleiterchip (1, 12),
    - eine erste Treibervorrichtung (5) und eine zweite Treibervorrichtung (8), sowie
    - mindestens eine Recheneinheit (10),
    wobei
    - mittels der ersten Treibervorrichtung (5) bis zu einem ersten Zeitpunkt (t1) an das erste Gate (G1, G) des ersten schaltbaren Leistungshalbleiters (T1, T) ein erstes negatives Ansteuerpotential (AP1-) anlegbar ist und ein erster Diodenstrom (ID1) als Phasenstrom (IAC) durch die erste Freilaufdiode (D1, D) geführt werden kann,
    - mittels der ersten Treibervorrichtung (5) zu einem ersten Zeitpunkt (t1) an das erste Gate (G1, G) des ersten schaltbaren Leistungshalbleiters (T1, T) ein positives Ansteuerpotential (AP1+) anlegbar ist und der erste schaltbare Leistungshalbleiter (T1, T) eingeschaltet werden kann,
    - mittels der zweiten Treibervorrichtung (8) zu einem zweiten Zeitpunkt (t2) an dem zweiten Gate (G2,G) des zweiten schaltbaren Leistungshalbleiters (T2, T) ein Potentialwechsel von einem dritten negativen Ansteuerpotential (AP3-) auf ein zweites positives Ansteuerpotential (AP2+) durchführbar ist und der zweite schaltbare Leistungshalbleiter (T2, T) eingeschaltet werden kann,
    - mittels der mindestens einen Recheneinheit (10) eine Auswertung (AW) des ersten Diodenstroms (ID1) der ersten Freilaufdiode (D1, D) des ersten schaltbaren Leistungshalbleiters (T1, T) durchgeführt werden kann,
    dadurch gekennzeichnet, dass die erste Treibervorrichtung (5) auf Basis der Auswertung (AW) des ersten Diodenstroms (ID1) bei Vorliegen einer Stromreduzierung (RE) zu einem dritten Zeitpunkt (t3) an das erste Gate (G1, G) des ersten schaltbare Leistungshalbleiters (T1, T) ein zweites negatives Ansteuerpotential (AP2-) anlegbar ist und der erste schaltbare Leistungshalbleiter (T1, T) abgeschaltet werden kann.
  9. Vorrichtung (24) nach Anspruch 8, wobei die Vorrichtung (24) einen elektrischen Leiter (4) mit einer ersten Induktivität (L1) an einem ersten Emitter (E1, E) des ersten schaltbaren Leistungshalbleiters (T1, T) aufweist, und die Stromreduzierung (RE) des ersten Diodenstroms (ID1) mittels eines ersten Spannungsabfalls (UL1) über der ersten Induktivität (L1) ermittelbar ist.
  10. Vorrichtung (24) nach Anspruch 9, wobei die Vorrichtung (24) eine erste Spannungserfassungsvorrichtung (6) aufweist, mittels der der erste Spannungsabfall (UL1) über der ersten Induktivität (L1) in dem elektrischen Leiter (4) ermittelbar ist, und wobei die erste Spannungserfassungsvorrichtung (6) mittels elektrischer Anschlüsse (7) mit dem ersten Emitter (E1, E) und einem ersten Hilfsemitter (HE1, HE) des ersten schaltbaren Leistungshalbleiters (T1, T) elektrisch verbunden ist.
  11. Vorrichtung (24) nach einem der vorhergehenden Ansprüche, wobei die Vorrichtung (24) einen ersten niederohmigen Gate-Widerstand (RGN1) als separaten Gate-Widerstand (RGS) der ersten Treibervorrichtung (5) und eine separate Gate-Ansteuerleitung (14) zwischen dem ersten niederohmigen Gate-Widerstand (RGN1) und dem ersten Gate (G1, G) des ersten schaltbaren Leistungshalbleiters (T1, T) aufweist, über dem insbesondere das zweite negative Ansteuerpotential (AP2-) zum Abschalten des ersten schaltbaren Leistungshalbleiters (T1, T) an das erste Gate (G1, G) des ersten schaltbaren Leistungshalbleiters (T1, T) führbar ist.
  12. Vorrichtung (24) nach einem der vorhergehenden Ansprüche, wobei die Vorrichtung (24) eine Phasenstromerfassungsvorrichtung (9) zur Ermittlung eines Phasenstroms (IAC) in einer Wechselstromphase (AC) und ein Mittel (23) zur Festlegung eines Stromgrenzwerts (GW) für einen Vergleich (VG) des Phasenstroms (IAC) mit dem Stromgrenzwert (GW)aufweist.
  13. Vorrichtung (24) nach einem der vorhergehenden Ansprüche, wobei die Leistungshalbleiterchips (1, 12, 13) als Reverse Conducting Diode-Controlled Insulated-Gate Bipolare Transistors (RCDC-IGBT) ausgebildet sind.
  14. Umrichter (15) mit einer Vorrichtung (24) nach einem der Ansprüche 8 bis 12, aufweisend
    - einen Gleichspannungszwischenkreis (18) mit einer ersten Gleichstromphase (DC+) und einer zweiten Gleichstromphase (DC-), und
    - ein Wechselstromsystem (17) mit mindesten zwei Wechselstromphasen (AC) zum jeweiligen Führen eines Phasenstroms (IAC), wobei jeweils ein Brückenzweig (2) einer Brückenschaltung (3) mit mindestens zwei Leistungshalbleiterchips (1, 12, 13) mittels eines Gleichstromanschlusses (16) mit der ersten und der zweiten Gleichstromphase (DC+, DC-) des Gleichspannungszwischenkreises (18) und mittels eines Wechselstromanschlusses (19) mit einer der Wechselstromphasen (AC) des Wechselstromsystems (17) verbunden ist.
EP16176211.7A 2016-06-24 2016-06-24 Ansteuerverfahren und vorrichtung zur kommutierung eines phasenstroms im brückenzweig einer brückenschaltung Withdrawn EP3261253A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP16176211.7A EP3261253A1 (de) 2016-06-24 2016-06-24 Ansteuerverfahren und vorrichtung zur kommutierung eines phasenstroms im brückenzweig einer brückenschaltung
PCT/EP2017/054460 WO2017220217A1 (de) 2016-06-24 2017-02-27 Ansteuerverfahren und vorrichtung zur kommutierung eines phasenstroms im brückenzweig einer brückenschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP16176211.7A EP3261253A1 (de) 2016-06-24 2016-06-24 Ansteuerverfahren und vorrichtung zur kommutierung eines phasenstroms im brückenzweig einer brückenschaltung

Publications (1)

Publication Number Publication Date
EP3261253A1 true EP3261253A1 (de) 2017-12-27

Family

ID=56235718

Family Applications (1)

Application Number Title Priority Date Filing Date
EP16176211.7A Withdrawn EP3261253A1 (de) 2016-06-24 2016-06-24 Ansteuerverfahren und vorrichtung zur kommutierung eines phasenstroms im brückenzweig einer brückenschaltung

Country Status (2)

Country Link
EP (1) EP3261253A1 (de)
WO (1) WO2017220217A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120025794A1 (en) * 2010-07-29 2012-02-02 Denso Corporation Drive controller
US20120092912A1 (en) * 2009-06-26 2012-04-19 Siemens Aktiengesellschaft Commutation method of an electronic power converter phase with reverse-conducting igbts

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120092912A1 (en) * 2009-06-26 2012-04-19 Siemens Aktiengesellschaft Commutation method of an electronic power converter phase with reverse-conducting igbts
US20120025794A1 (en) * 2010-07-29 2012-02-02 Denso Corporation Drive controller

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DANIEL DOMES: "Control Method for a Reverse Conducting IGBT", 19 May 2015 (2015-05-19), pages 147 - 154, XP055238138, Retrieved from the Internet <URL:http://www.infineon.com/dgdl/Infineon-PCIM_2015_Control Method for a Reverse Conducting IGBT-en.pdf-ED-v01_00-EN.pdf?fileId=5546d46250cc1fdf0150d20ce76610d9> [retrieved on 20151222] *
DOROTHEA WERBER ET AL.: "6,5kV RCDC for Increased Power Density in IGBT-Modules'' auf dem 26. International Symposium on Power Semiconductor Devices & IC's'' vorgestellt", KONFERENZBAND DER ISPSD, 2014, pages 35 - 38
HERMANN ROBERT ET AL: "Reverse-conducting-IGBTs - A new IGBT technology setting new benchmarks in traction conver", 2013 15TH EUROPEAN CONFERENCE ON POWER ELECTRONICS AND APPLICATIONS (EPE), IEEE, 2 September 2013 (2013-09-02), pages 1 - 8, XP032505302, DOI: 10.1109/EPE.2013.6631806 *

Also Published As

Publication number Publication date
WO2017220217A1 (de) 2017-12-28

Similar Documents

Publication Publication Date Title
EP3280052B1 (de) Verfahren und vorrichtung zur ansteuerung eines spannungsgesteuerten wiederabschaltbaren leistungshalbleiterschalters
EP2678931B1 (de) Modularer mehrfachumrichter mit rückwärts leitfähigen leistungshalbleiterschaltern
EP3503365B1 (de) Verfahren und einrichtung zur ansteuerung von mosfet-schaltmodulen
EP0653830B1 (de) Stromrichterschaltungsanordnung und Verfahren zur Ansteuerung derselben
DE102019114881B4 (de) Ansteuervorrichtung und schaltvorrichtung
DE19746112A1 (de) Stromrichteranordnung
DE112012006181B4 (de) Komposithalbleiterschaltvorrichtung
EP2412096A2 (de) Schalteinrichtung mit einer kaskodeschaltung
DE102016224706A1 (de) Gate-Antriebsschaltung für Halbleiterschaltgeräte
EP1147596B1 (de) Verfahren zur verringerung von verlusten beim kommutierungsvorgang
EP3711162B1 (de) Schutz eines in einem schaltbetrieb betriebenen feldeffekttransistors vor einem überlaststrom
DE102018109434A1 (de) Minimieren des klingelns bei halbleitervorrichtungen mit großem bandabstand
EP3316463A1 (de) Ändern eines schaltzustands einer schalt-halbbrücke
DE102015110513B3 (de) Leistungshalbleiterschaltung mit einem Feldeffekttransistor
DE4012382C2 (de)
DE102016102145A1 (de) Leistungsumwandlungsvorrichtung
EP3748827A1 (de) Umrichterhalbbrücke mit reduzierter ausschaltgatespannung während der totzeiten
DE112013006639T5 (de) Halbleitervorrichtung, Treibervorrichtung für eine Halbleiterschaltung und Leistungswandlungsvorrichtung
EP1071210B1 (de) Schaltungsanordnung
EP3261253A1 (de) Ansteuerverfahren und vorrichtung zur kommutierung eines phasenstroms im brückenzweig einer brückenschaltung
DE102018110808A1 (de) Halbbrückenschaltung
EP3729647A1 (de) Verfahren zum abschalten eines leistungshalbleiterbauelements
DE10013672A1 (de) Stromrichterschaltung
EP3729648B1 (de) Verfahren zum einschalten eines leistungshalbleiterbauelements
WO2019034505A1 (de) Schaltung zur ansteuerung eines leistungshalbleitertransistors

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20180628