EP2946636A2 - Led-anordnung - Google Patents

Led-anordnung

Info

Publication number
EP2946636A2
EP2946636A2 EP14701021.9A EP14701021A EP2946636A2 EP 2946636 A2 EP2946636 A2 EP 2946636A2 EP 14701021 A EP14701021 A EP 14701021A EP 2946636 A2 EP2946636 A2 EP 2946636A2
Authority
EP
European Patent Office
Prior art keywords
transistor
led
terminal
voltage source
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP14701021.9A
Other languages
English (en)
French (fr)
Inventor
David GAJDOS
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zumtobel Lighting GmbH Austria
Original Assignee
Zumtobel Lighting GmbH Austria
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zumtobel Lighting GmbH Austria filed Critical Zumtobel Lighting GmbH Austria
Publication of EP2946636A2 publication Critical patent/EP2946636A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/10—Controlling the intensity of the light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/48—Details of LED load circuits with an active control inside an LED matrix having LEDs organised in strings and incorporating parallel shunting devices

Definitions

  • the present invention relates to an LED array having at least one LED and a first transistor designed as a current sink, wherein the first transistor is arranged in series after the LED and the LED array to a first
  • LEDs are now used in many different areas. Thus, for example, in lighting technology more and more conventional light sources are replaced by corresponding LEDs. Depending on the lighting task then some high-power LEDs or a variety of smaller or weaker LEDs can be used. In addition, it should also be noted that the LEDs are usually only available with certain output powers and for certain currents, which is why, in particular with small and weak LEDs, the arrangement of the LEDs in an LED arrangement makes sense. In this case, for example, a series arrangement of a plurality of LEDs can be provided, in which the LEDs are arranged in series or series and, accordingly, results in a serial or series connection of the LEDs. This resulting LED array is then connected to a voltage source.
  • the current flowing through the LED array and thus the current flowing through the LEDs it is possible, for example, to provide a resistor arranged in series. This then results in conjunction with the voltage output by the voltage source and the voltage drop across the LEDs a current flowing through the LED array current with a corresponding value. With the help of the setting of the current value, the desired brightness of the LEDs can then also be set. In this case, however, there is the problem that when using a plurality of identically constructed LED arrays due to the manufacturing tolerances, especially in the case of the LEDs, the current flowing through the different LED arrays can differ, as a result of which the brightness of the LEDs in the different LED arrays is different is. In order to avoid this problem, in each case one transistor can additionally be provided as a current sink in the LED arrangements. This transistor then allows a current at the desired level to flow through the respective LED array. It is provided that the transistor is arranged in series with the LEDs.
  • FIGS. 1 and 2 such an LED arrangement is shown, with four LEDs 1 being provided in each of the two arrangements, which, as is apparent from FIGS. 1 and 2, are arranged in series and interconnected.
  • a self-conducting (also referred to as depletion type or depletion) NMOS transistor or NMOS-FET 2 is furthermore provided, which is arranged in series or series after the LEDs 1. It is provided in detail that the drain terminal of the NMOS transistor 2 is connected to the last LED 1 in the row of LEDs 1. In addition, the gate terminal is connected to the source terminal, whereby the voltage between gate and source terminal is 0V.
  • a transistor is arranged in series with the LEDs 1.
  • a self-conducting (also referred to as depletion type or depletion) PMOS transistor or PMOS FET 3 is provided.
  • the source terminal is connected to the last of the series-connected LEDs 1.
  • the gate terminal is also connected to the source terminal, which in turn causes the voltage between the gate and the source terminal 0V is.
  • the self-conducting PMOS transistor 3 also ensures that the current flow through the LED arrangement in FIG. 2 is comparable even with a plurality of LED arrangements of the same type, since the height of the LED is determined by the LED array current flowing only through the PMOS transistor 3.
  • This basic mode of operation of the normally-on NMOS transistor 2 and the normally-on PMOS transistor 3 as a current sink can, for example, also the
  • the voltage applied to the drain or source terminal voltage changes significantly, in the event that one or more LEDs 1, a short circuit occurs and, accordingly, the total drop across the LEDs 1 voltage is significantly reduced, causing the on the Drain or source terminal voltage applied increases significantly.
  • the present invention is therefore based on the object to further develop the above outlined LED array such that even at a Short circuit of one or more LEDs a constant or constant
  • an LED arrangement with at least one LED and a first transistor designed as a current sink is proposed, wherein the first transistor is arranged in series after the LED and the LED arrangement is connected to a first
  • Voltage source is connected.
  • a second transistor is arranged in series, wherein the second transistor is connected to a second voltage sources.
  • the LED array has at least two LEDs arranged in series and in each case the first and second transistor is an n-type or p-type field effect transistor or an n-type or p-type bipolar transistor and the base or gate terminal of the second transistor is connected to the second voltage source.
  • the second transistor in conjunction with the second voltage source is achieved that the voltage applied to the first transistor voltage can be maintained at a desired constant value, even if there is a short circuit at one or more LEDs. Due to the constant constant voltage across the first transistor, there is thus also a current flow through the first transistor, which has a constant constant value, as a result of which the current flow through the entire LED arrangement does not change.
  • a method for maintaining a desired constant current in a short circuit of an LED in the LED array is proposed in which the current flowing in the LED array current is kept at a desired value by the first transistor designed as a current sink, wherein the in the first transistor voltage between
  • Collector or drain connection and emitter or source connection or between Emitter or source terminal and collector or drain terminal is held by the second transistor and the second voltage source at a desired constant value, which remains unchanged even with a short circuit of an LED.
  • the LED arrangement it may then also be provided that, in the case where the first transistor and the second transistor are each n-type transistors, the LED is connected to the collector or drain terminal of the second transistor and the emitter or source terminal of the second transistor is connected to the collector or drain terminal of the first transistor.
  • the LED is connected to the emitter or source terminal of the second transistor and the collector or drain Terminal of the second transistor is connected to the emitter or source terminal of the first transistor.
  • the first transistor is an n-type transistor and the second transistor is a p-type transistor
  • the LED is connected to the emitter or source terminal of the second transistor and the collector or drain terminal of the second transistor is connected to the collector or drain terminal of the first transistor.
  • the first transistor is a p-type transistor and the second transistor is an n-type transistor
  • the LED is connected to the collector or drain terminal of the second transistor and the emitter - And source terminal of the second transistor is connected to the emitter or source terminal of the first transistor.
  • the base or gate terminal of the first transistor is connected to the emitter or source terminal of the first transistor.
  • the base or gate terminal of the first transistor is connected to a third voltage source.
  • the first transistor may, for example, be a self-conducting NMOS transistor or a self-conducting PMOS transistor.
  • the second voltage source is a separate voltage source independent of the first voltage source.
  • the second voltage source is connected to the first voltage source.
  • the second voltage source has at least one resistor and a fourth transistor, wherein the resistor can then be connected in parallel to the LED to the first voltage source and the fourth transistor can be arranged in series after the resistor, wherein the connection of the base or gate terminal of the second transistor to the second voltage source takes place at the connection between resistor and fourth transistor.
  • the fourth transistor may, for example, be an NMOS transistor, the drain terminal of the fourth transistor then connected to the resistor and the gate terminal of the fourth transistor to the drain terminal of the fourth transistor
  • Transistor is connected.
  • the second voltage source has a fifth transistor which is arranged in series after the fourth transistor and in which the fourth and fifth transistors are n-type bipolar transistors or n-type field-effect transistors, wherein the collector or Drain terminal of the fourth transistor is connected to the resistor, the emitter or source terminal of the fourth transistor to the collector or drain terminal of the fifth
  • Transistor is connected, the base or gate terminal of the fourth transistor to the collector or drain terminal of the fourth transistor and the base or gate terminal of the fifth transistor to the collector or drain terminal the fifth transistor is connected.
  • FIG. 1 shows an LED arrangement known from the prior art with a self-conducting NMOS transistor
  • FIG. 2 shows an LED arrangement known from the prior art, a self-conducting PMOS transistor
  • Embodiment of the second voltage source Embodiment of the second voltage source.
  • FIGS. 1 and 2 each show LED arrangements which, as already explained above, are known from the prior art.
  • a plurality of LEDs 1 are connected in series with each other and are thus arranged in series connection.
  • the LED arrangements are each connected to a first voltage source.
  • a first transistor 2 or 3 which is likewise arranged in series with the LEDs 1, is provided in each of the two figures.
  • a self-conducting NMOS transistor 2 is used, in which the drain terminal is connected to the last LED 1 of the LEDs 1 arranged in series.
  • the gate terminal is also connected to the source terminal.
  • this circuit construction results in a desired constant current flow through the LED arrangement.
  • a desired constant current flow is also achieved in the LED arrangement in Figure 2, wherein instead of the normally-on NMOS transistor 2 in Figure 1, a normally-on PMOS transistor 3 is provided, in which then not the drain terminal but the source terminal the last LED 1 of the series-arranged LEDs 1 is connected. Again, however, it is also provided that the gate terminal is connected to the source terminal.
  • a self-conducting NMOS transistor 2 in Figure 1 and the normally-on PMOS transistor 3 in Figure 2 it would also be conceivable that bipolar transistors or other field-effect transistors can be used.
  • a self-conducting NMOS transistor 2 in FIG. 1 is used by way of example as the first transistor.
  • the first transistors 2 and 3 in FIGS. 1 and 2 it is achieved by the first transistors 2 and 3 in FIGS. 1 and 2 that small production-dependent tolerances in the LEDs 1 do not lead to different currents through different LED arrangements of the same design.
  • FIG. 3 shows such an LED arrangement according to the invention, which substantially corresponds to the LED arrangement in FIG.
  • the LED arrangement then also has the second transistor 4.
  • the second transistor 4 is an n-type bipolar transistor, the collector terminal having the last LED 1 and the emitter terminal having the first transistor 2 and the drain terminal of the first one, respectively Transistor 2 is connected.
  • a second voltage source 5 is then also provided, which is connected to the base terminal of the second transistor 4.
  • the desired constant voltage is applied, even if there is a short circuit of one or more LEDs 1 in the LED array. Due to the desired constant voltage at the drain terminal of the first transistor 2 then inevitably arises independent of a short circuit constant desired constant current flow through the first transistor 2 and thus also through the entire LED array. The current flow through the first transistor 2 is accordingly always set correctly regardless of the state of the LEDs 1.
  • FIG. 3 also shows a third voltage source 6, which can also be used to drive the first transistor 2 used as a current sink.
  • the gate terminal is no longer connected to the source terminal of the first transistor 2. Rather, the gate terminal is then connected to the third voltage source 6.
  • the second voltage source 5 shown in FIG. 3 can now be realized as a separate independent voltage source from the first voltage source. Alternatively, however, it may also be provided that, as already indicated by way of example in FIG. 3, the second voltage source 5 is connected to the first voltage source and is fed or supplied by it.
  • FIGS. 4 and 5 each show such a configuration in which a second voltage source, which supplies the base terminal of the second transistor 4, is formed with the aid of the first voltage source.
  • a second voltage source which supplies the base terminal of the second transistor 4
  • one or more resistors 7 are connected to the first voltage source in parallel with the LEDs 1.
  • a fourth transistor 10 as shown in Figure 5
  • a fourth and a fifth transistor 8 and 9, respectively as shown in Figure 4
  • FIG. 4 for the fourth and fifth transistors 8 and 9, respectively
  • connection to the base terminal of the second transistor 4 is then provided between the last resistor 7 and the collector terminal of the fourth transistor 8.
  • FIG. 1 no fifth transistor is provided in FIG. In Figure 5, only a fourth transistor 10 is provided, which is arranged in series with the resistors 7, wherein the fourth transistor 10 is an NMOS transistor.
  • the drain terminal of the fourth transistor 10 is connected to the last resistor 7.
  • any other field-effect transistors or bipolar transistors can be used correspondingly in the fourth and fifth transistors 8, 9 and 10, respectively.
  • the advantage in the present invention is that despite a
  • the current flow through the LED array can be maintained at a desired constant value, since the voltage applied to the first transistor 2 voltage through the second transistor 4 and the
  • Voltage source 5 can be kept constant. In addition, this also brings with it the advantage that even in normal operation, ie without short circuit of an LED 1, a constant current flow can be ensured and thus the
  • Light output can be kept constant.

Landscapes

  • Led Devices (AREA)

Abstract

LED-Anordnung, mit mindestens einer LED (1) und einem als Stromsenke ausgebildeten ersten Transistor (2, 3), wobei der erste Transistor (2, 3) in Reihe nach der LED (1) angeordnet ist und die LED-Anordnung an eine erste Spannungsquelle angeschlossen ist und wobei zwischen der LED (1) und dem ersten Transistor (2, 3) ein zweiter Transistor (4) in Reihe angeordnet ist, der an eine zweite Spannungsquelle (5) angeschlossen ist.

Description

LED- Anordnung
Die vorliegende Erfindung betrifft eine LED-Anordnung mit mindestens einer LED und einem als Stromsenke ausgebildeten ersten Transistor, wobei der erste Transistor in Reihe nach der LED angeordnet ist und die LED-Anordnung an eine erste
Spannungsquelle angeschlossen ist. LEDs werden mittlerweile in vielen verschiedenen Bereichen eingesetzt. So werden bspw. in der Beleuchtungstechnik immer mehr herkömmliche Leuchtmittel durch entsprechende LEDs ersetzt. Je nach Beleuchtungsaufgabe können dann einige Hochleistungs-LEDs oder aber eine Vielzahl von kleineren bzw. schwächeren LEDs verwendet werden. Zusätzlich ist hierbei auch noch anzumerken, dass die LEDs zumeist nur mit bestimmten Ausgangsleistungen und für bestimmte Ströme verfügbar sind, weshalb insb. mit kleinen und schwachen LEDs die Anordnung der LEDs in einer LED-Anordnung sinnvoll ist. Dabei kann bspw. eine Serienanordnung mehrerer LEDs vorgesehen sein, bei der die LEDs in Serie bzw. Reihe angeordnet sind und sich dementsprechend eine Serien- bzw. Reihenschaltung der LEDs ergibt. Diese sich so ergebende LED-Anordnung wird dann an eine Spannungsquelle angeschlossen.
Um nun den durch die LED-Anordnung und somit den durch die LEDs fließenden Strom auf einen gewünschten Wert einzustellen, kann bspw. ein in Reihe angeordneter Widerstand vorgesehen sein. Durch diesen ergibt sich dann in Verbindung mit der von der Spannungsquelle abgegebenen Spannung und dem Spannungsabfall an den LEDs ein durch die LED-Anordnung fließender Strom mit einem entsprechenden Wert. Mit Hilfe der Einstellung des Stromwerts kann dann auch die gewünschte Helligkeit der LEDs eingestellt werden. Hierbei besteht dann allerdings das Problem, dass bei der Verwendung mehrerer gleichaufgebauter LED-Anordnungen aufgrund der Fertigungstoleranzen insbesondere bei den LEDs, der durch die verschiedenen LED-Anordnungen fließende Strom sich unterscheiden kann, wodurch auch die Helligkeit der LEDs in den verschiedenen LED- Anordnungen unterschiedlich ist. Zur Vermeidung dieses Problems, kann in den LED-Anordnungen dann zusätzlich jeweils noch ein Transistor als Stromsenke vorgesehen sein. Dieser Transistor ermöglicht dann, dass ein Strom in gewünschter Höhe durch die jeweilige LED- Anordnung fließt. Hierbei ist vorgesehen, dass der Transistor in Reihe nach den LEDs angeordnet ist.
In den Figuren 1 und 2 ist nun jeweils eine derartige LED-Anordnung gezeigt, wobei bei beiden Anordnungen je vier LEDs 1 vorgesehen sind, die, wie aus den Figuren 1 und 2 hervorgeht, in Reihe angeordnet und miteinander verschaltet sind. In Figur 1 ist dann des Weiteren noch ein selbstleitender (auch als Verarmungstyp oder Depletion bezeichneter) NMOS -Transistor bzw. NMOS-FET 2 vorgesehen ist, der in Reihe bzw. Serie nach den LEDs 1 angeordnet ist. Dabei ist im Einzelnen vorgesehen, dass der Drain- Anschluss des NMOS-Transistors 2 mit der letzten LED 1 in der Reihe der LEDs 1 verbunden ist. Außerdem wird der Gate-Anschluss mit dem Source-Anschluss verbunden, wodurch die Spannung zwischen Gate- und Source-Anschluss 0V beträgt.
Da es sich um einen selbstleitenden NMOS -Transistor 2 handelt, ergibt sich hierdurch der Vorteil, dass unabhängig von Fertigungstoleranzen der LEDs 1 , ein konstanter Stromfluss in der LED-Anordnung erreicht wird, wodurch der Stromfluss auch bei mehreren LED-Anordnungen gleicher Bauart vergleichbar ist. Die Höhe des durch die LED-Anordnung fließenden Stroms wird dabei nur durch den NMOS -Transistor 2 bestimmt, da die Spannung zwischen dem Gate- und dem Source-Anschluss immer gleichbleibend bei 0V ist. Hierdurch wird erreicht, dass geringfügige
Fertigungstoleranzen der LEDs 1 bei verschiedenen LED-Anordnungen, die denselben Aufbau aufweisen nicht zu unterschiedlichen Stromflüssen in den verschiedenen LED- Anordnungen führen.
Auch bei der LED-Anordnung in Figur 2 ist ein Transistor in Reihe nach den LEDs 1 angeordnet. Allerdings ist in Figur 2 ein selbstleitender (auch als Verarmungstyp oder Depletion bezeichneter) PMOS -Transistor bzw. PMOS-FET 3 vorgesehen. Dabei ist der Source-Anschluss mit der letzten der in Reihe geschalteten LEDs 1 verbunden. Gleichzeitig ist auch der Gate-Anschluss mit dem Source-Anschluss verbunden, wodurch wiederum die Spannung zwischen dem Gate- und dem Source-Anschluss 0V beträgt. Wie auch in Figur 1 durch den selbstleitenden NMOS-Transistor 2, wird auch durch den selbstleitenden PMOS -Transistor 3 erreicht, dass der Stromfluss durch die LED-Anordnung in Figur 2 auch bei mehreren LED-Anordnungen gleicher Bauart vergleichbar ist, da die Höhe des durch die LED-Anordnung fließenden Stroms nur durch den PMOS-Transistor 3 bestimmt wird.
Diese grundsätzliche Funktionsweise des selbstleitenden NMOS-Transistor 2 und des selbstleitenden PMOS-Transistor 3 als Stromsenke kann bspw. auch dem
amerikanischen Patent US 7,728,529 B2 entnommen werden, in dem entsprechende LED-Anordnungen mit Transistoren gezeigt werden.
Ein konstanter bzw. gleichbleibender Stromfluss kann in den Figuren 1 und 2 allerdings nur dann gewährleistet werden, wenn sich die an dem Drain- Anschluss des NMOS -Transistors 2 in Figur 1 und an dem Source-Anschluss des PMOS-Transistors 3 in Figur 2 anliegende Spannung im Verhältnis nicht erheblich ändert. Dies ist im Normalbetrieb, d.h. für den Fall, dass alle LEDs 1 funktionieren kein Problem.
Allerdings verändert sich die an dem Drain- bzw. Source-Anschluss anliegende Spannung deutlich, für den Fall, dass bei einer oder mehreren LEDs 1 ein Kurzschluss auftritt und dementsprechend die im gesamten an den LEDs 1 abfallende Spannung erheblich reduziert wird, wodurch die an dem Drain- bzw. Source-Anschluss anliegende Spannung deutlich steigt.
Bei einem derartigen Anstieg der Spannung am Drain- bzw. Source-Anschluss der Transistoren 2 und 3 ändern sich dann auch der Stromfluss durch die Transistoren 2 und 3 und somit auch der Stromfluss durch die LED-Anordnung. Dies ergibt sich u.a. aus einem Effekt, der als Kanallängenmodulation bezeichnet wird und vergleichbar mit dem Early-Effekt bei Bipolartransistoren ist.
Dementsprechend ergibt sich ein vergleichbares Verhalten auch bei dem Einsatz von Bipolartransistoren oder anderen Feldeffekttransistoren anstelle des selbstleitenden
NMOS -Transistors 2 bzw. selbstleitenden PMOS-Transistors 3 in den Figuren 1 und 2.
Der vorliegenden Erfindung liegt dementsprechend die Aufgabe zugrunde, die oben skizzierte LED-Anordnung derart weiterzuentwickeln, dass auch bei einem Kurzschluss einer oder mehrerer LEDs ein konstanter bzw. gleichbleibender
Stromfiuss durch die LED-Anordnung gewährleistet ist.
Die Aufgabe wird durch eine LED-Anordnung gemäß Anspruch 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
Erfindungsgemäß wird eine LED-Anordnung mit mindestens einer LED und einem als Stromsenke ausgebildeten ersten Transistor vorgeschlagen, wobei der erste Transistor in Reihe nach der LED angeordnet ist und die LED-Anordnung an eine erste
Spannungsquelle angeschlossen ist. Zusätzlich ist nunmehr noch vorgesehen, dass zwischen der LED und dem ersten Transistor ein zweiter Transistor in Reihe angeordnet ist, wobei der zweite Transistor an eine zweite Spannungsquellen angeschlossen ist.
Im Einzelnen kann dabei vorgesehen sein, dass die LED-Anordnung mindestens zwei in Reihe angeordnete LEDs aufweist und es sich bei dem ersten und zweiten Transistor jeweils um einen n-Typ oder p-Typ Feldeffekttransistor oder einen n-Typ oder p-Typ Bipolartransistor handelt und der Basis- bzw. Gate-Anschluss des zweiten Transistors an die zweite Spannungsquelle angeschlossen ist.
Durch den zweiten Transistor in Verbindung mit der zweiten Spannungsquelle wird erreicht, dass die am ersten Transistor anliegende Spannung auf einem gewünschten konstanten Wert gehalten werden kann, auch dann wenn bei einer oder mehrerer LEDs ein Kurzschluss vorliegt. Aufgrund der gleichbleibenden konstanten Spannung an dem ersten Transistor ergibt sich somit auch ein Stromfiuss durch den ersten Transistor, der einen gleichbleibenden konstanten Wert aufweist, wodurch sich auch der Stromfiuss durch die gesamte LED-Anordnung nicht verändert.
Dementsprechend wird auch ein Verfahren zur Erhaltung eines gewünschten konstanten Stroms bei einem Kurzschluss einer LED in der erfindungsgemäßen LED- Anordnung vorgeschlagen, bei dem der in der LED-Anordnung fließende Strom durch den als Stromsenke ausgebildeten ersten Transistor auf einem gewünschten Wert gehalten wird, wobei die im ersten Transistor anliegende Spannung zwischen
Kollektor- bzw. Drain- Anschluss und Emitter- bzw. Source-Anschluss bzw. zwischen Emitter- bzw. Source- Anschluss und Kollektor- bzw. Drain- Anschluss durch den zweiten Transistor und die zweite Spannungsquelle auf einem gewünschten konstanten Wert gehalten wird, der auch bei einem Kurzschluss einer LED unverändert bleibt. Vorteilhafterweise kann bei der LED-Anordnung dann auch noch vorgesehen sein, dass, für den Fall, dass der erste Transistor und der zweite Transistor jeweils n-Typ- Transistoren sind, die LED mit dem Kollektor- bzw. Drain- Anschluss des zweiten Transistors verbunden ist und der Emitter- bzw. Source-Anschluss des zweiten Transistors mit dem Kollektor- bzw. Drain- Anschluss des ersten Transistors verbunden ist. Für den Fall, dass der erste Transistor und der zweite Transistor jeweils p-Typ- Transistoren sind, kann dann vorgesehen sein, dass die LED mit dem Emitter- bzw. Source-Anschluss des zweiten Transistors verbunden ist und der Kollektor- bzw. Drain- Anschluss des zweiten Transistors mit dem Emitter- bzw. Source-Anschluss des ersten Transistors verbunden ist.
Für den Fall, dass der erste Transistor ein n-Typ -Transistor und der zweite Transistor ein p-Typ-Transistor ist, kann vorgesehen sein, dass die LED mit dem Emitter- bzw. Source-Anschluss des zweiten Transistors verbunden ist und der Kollektor- bzw. Drain- Anschluss des zweiten Transistors mit dem Kollektor- bzw. Drain- Anschluss des ersten Transistors verbunden ist. Für den Fall, dass der erste Transistor ein p-Typ- Transistor und der zweite Transistor ein n-Typ -Transistor ist, kann vorgesehen sein, dass die LED mit dem Kollektor- bzw. Drain-Anschluss des zweiten Transistors verbunden ist und der Emitter- bzw. Source-Anschluss des zweiten Transistors mit dem Emitter- bzw. Source-Anschluss des ersten Transistors verbunden ist.
Zur Bildung der Stromsenke kann dann vorteilhafterweise vorgesehen sein, dass der Basis- bzw. Gate -Anschluss des ersten Transistors mit dem Emitter- bzw. Source- Anschluss des ersten Transistors verbunden ist. Alternativ hierzu kann zur Bildung der Stromsenke auch vorgesehen sein, dass der Basis- bzw. Gate-Anschluss des ersten Transistors an eine dritte Spannungsquelle angeschlossen ist.
Bei dem ersten Transistor kann es sich bspw. um einen selbstleitenden NMOS- Transistor oder einen selbstleitenden PMOS-Transistor handeln. Vorzugsweise ist des Weiteren vorgesehen, dass die zweite Spannungsquelle eine von der ersten Spannungsquelle unabhängige eigene Spannungsquelle ist.
Alternative hierzu kann auch vorgesehen sein, dass die zweite Spannungsquelle an die erste Spannungsquelle angeschlossen ist. In diesem Fall kann dann vorgesehen sein, dass die zweite Spannungsquelle mindestens einen Widerstand und einen vierten Transistor aufweist, wobei der Widerstand dann parallel zu der LED an die erste Spannungsquelle angeschlossen sein kann und der vierte Transistor in Reihe nach dem Widerstand angeordnet sein kann, wobei der Anschluss des Basis- bzw. Gate- Anschlusses des zweiten Transistors an die zweite Spannungsquelle an der Verbindung zwischen Widerstand und viertem Transistor erfolgt.
Bei dem vierten Transistor kann es sich bspw. um einen NMOS-Transistor handeln, wobei der Drain- Anschluss des vierten Transistors dann mit dem Widerstand und der Gate-Anschluss des vierten Transistors mit dem Drain- Anschluss des vierten
Transistors verbunden ist.
Ebenso kann auch vorgesehen sein, dass die zweite Spannungsquelle einen fünften Transistor aufweist, der in Reihe nach dem vierten Transistor angeordnet ist und es sich bei dem vierten und fünften Transistor um n-Typ Bipolartransistoren oder n-Typ Feldeffekttransistoren handelt, wobei der Kollektor bzw. Drain- Anschluss des vierten Transistors mit dem Widerstand verbunden ist, der Emitter- bzw. Source-Anschluss des vierten Transistors mit dem Kollektor- bzw. Drain-Anschluss des fünften
Transistors verbunden ist, der Basis- bzw. Gate-Anschluss des vierten Transistors mit dem Kollektor- bzw. Drain-Anschluss des vierten Transistors verbunden ist und der Basis- bzw. Gate-Anschluss des fünften Transistors mit dem Kollektor- bzw. Drain- Anschluss des fünften Transistors verbunden ist.
Nachfolgend soll die Erfindung anhand von Ausführungsbeispielen und den beiliegenden Zeichnungen näher erläutert werden. Es zeigen:
Figur 1 eine aus dem Stand der Technik bekannte LED-Anordnung mit einem selbstleitenden NMOS-Transistor; Figur 2 eine aus dem Stand der Technik bekannte LED- Anordnung einem selbstleitenden PMOS-Transistor;
Figur 3 erfindungsgemäße LED-Anordnung;
Figur 4 erfindungsgemäße LED-Anordnung mit einer speziellen
Ausgestaltung der zweiten Spannungsquelle;
Figur 5 erfindungsgemäße LED-Anordnung mit einer speziellen
Ausgestaltung der zweiten Spannungsquelle.
In den Figuren 1 und 2 sind jeweils LED-Anordnungen gezeigt, die, wie bereits zuvor erläutert, aus dem Stand der Technik bekannt sind. Bei beiden LED-Anordnungen sind mehrere LEDs 1 in Serie miteinander verbunden und sind somit in einer Serien- bzw. Reihenschaltung angeordnet. Die LED- Anordnungen sind dabei jeweils an eine erste Spannungsquelle angeschlossen. Um nun einen gewünschten konstanten Stromfluss durch die LED- Anordnungen zu erreichen, ist in beiden Figuren jeweils noch ein ebenfalls in Reihe mit den LEDs 1 angeordneter erster Transistor 2 bzw. 3 vorgesehen. In Figur 1 wird hierbei ein selbstleitender NMOS -Transistor 2 verwendet, bei dem der Drain-Anschluss mit der letzten LED 1 der in Reihe angeordneten LEDs 1 verbunden ist. Zusätzlich ist der Gate-Anschluss auch noch mit dem Source-Anschluss verbunden. Durch diesen Schaltungsaufbau ergibt sich dann, wie bereits zuvor erläutert, ein gewünschter konstanter Stromfluss durch die LED-Anordnung. Ein gewünschter konstanter Stromfluss wird auch bei der LED-Anordnung in Figur 2 erreicht, wobei anstelle des selbstleitenden NMOS-Transistors 2 in Figur 1 ein selbstleitender PMOS-Transistor 3 vorgesehen ist, bei dem dann nicht der Drain- Anschluss sondern der Source-Anschluss mit der letzten LED 1 der in Reihe angeordneten LEDs 1 verbunden ist. Wiederum ist dann allerdings auch vorgesehen, dass der Gate-Anschluss mit dem Source-Anschluss verbunden ist.
Anstelle des selbstleitenden NMOS-Transistors 2 in Figur 1 bzw. des selbstleitenden PMOS -Transistors 3 in Figur 2 wäre es auch denkbar, dass Bipolartransistoren oder andere Feldeffekttransistoren eingesetzt werden können. In den in den Figuren 3 bis 5 dargestellten LED-Anordnungen, die Ausführungsbeispiele der Erfindung zeigen, wird als erster Transistor beispielhaft jeweils ein selbstleitender NMOS -Transistor 2, wie in Figur 1 gezeigt, verwendet. Wie bereits zuvor erläutert, wird durch die ersten Transistoren 2 und 3 in den Figuren 1 und 2 erreicht, dass geringe fertigungsabhängige Toleranzen bei den LEDs 1 nicht zu unterschiedlichen Strömen durch verschiedene LED-Anordnungen gleicher Bauart führen. Allerdings besteht bei einem Kurzschluss einer oder mehrerer LEDs 1 das Problem, dass die am Drain- Anschluss in Figur 1 bzw. am Source-Anschluss in Figur 2 anliegende Spannung sich erheblich ändert bzw. ansteigt, und dann dementsprechend auch eine Veränderung des Stromflusses durch die ersten Transistoren 2 und 3 stattfindet, wodurch sich der Stromfluss durch die gesamte jeweilige LED- Anordnung verändert. Erfindungsgemäß ist daher nunmehr vorgesehen, dass in der LED-Anordnung zusätzlich zu dem ersten Transistor 2 zwischen der letzten LED 1 und dem ersten Transistor 2 ein zweiter Transistor 4 in Reihe angeordnet ist. In Figur 3 ist eine derartige erfindungsgemäße LED-Anordnung gezeigt, die im Wesentlichen der LED- Anordnung in Figur 1 entspricht. Zusätzlich weist die LED-Anordnung dann auch noch den zweiten Transistor 4 auf. Bei dem in Figur 3 gezeigten Beispiel handelt es sich bei dem zweiten Transistor 4 um einen n-Typ Bipolartransistor, wobei der Kollektor-Anschluss mit der letzten LED 1 und der Emitter-Anschluss mit dem ersten Transistor 2 bzw. dem Drain-Anschluss des ersten Transistors 2 verbunden ist. Des Weiteren ist dann auch noch eine zweite Spannungsquelle 5 vorgesehen, die mit dem Basis-Anschluss des zweiten Transistors 4 verbunden ist.
Durch die zweite Spannungsquelle 5 wird dann eine Ausgangsspannung zur
Verfügung gestellt, welche an den zweiten Transistor 4 weitergeleitet bzw. diesem zur Verfügung gestellt wird. Mit Hilfe dieser konstanten Spannung wird durch den zweiten Transistor 4 erreicht bzw. sichergestellt, dass am Drain-Anschluss des ersten
Transistors 2 die gewünschte konstante Spannung anliegt, auch dann, wenn ein Kurzschluss einer oder mehrerer LEDs 1 in der LED-Anordnung vorliegt. Aufgrund der gewünschten konstanten Spannung am Drain-Anschluss des ersten Transistors 2 ergibt sich dann auch zwangsläufig ein unabhängig von einem Kurzschluss gleichbleibender gewünschter konstanter Stromfluss durch den ersten Transistor 2 und somit auch durch die gesamte LED-Anordnung. Der Stromfluss durch den ersten Transistor 2 wird dementsprechend unabhängig vom Zustand der LEDs 1 immer korrekt eingestellt.
Zu dem zweiten Transistor 4 ist auch noch anzumerken, dass anstelle des n-Typ Bipolartransistor 4 in Figur 3 es auch denkbar wäre, dass Feldeffekttransistoren oder andere Bipolartransistoren eingesetzt werden können. In Figur 3 ist des Weiteren auch noch eine dritte Spannungsquelle 6 gezeigt, die auch zur Ansteuerung des ersten als Stromsenke verwendeten Transistors 2 verwendet werden kann. In diesem Fall ist dann vorgesehen, dass der Gate-Anschluss nicht mehr mit dem Source-Anschluss des ersten Transistors 2 verbunden ist. Vielmehr ist der Gate-Anschluss dann mit der dritten Spannungsquelle 6 verbunden. Mit Hilfe dieser dritten Spannungsquelle 6 besteht dann die Möglichkeit, die Kennlinie des ersten Transistors 2 einzustellen, wodurch dann in Kombination mit der von der zweiten Spannungsquelle 5 vorgegebenen Spannung der Arbeitspunkt auf der Kennlinie und somit der Stromfluss durch den ersten Transistor 2 eingestellt wird. Die in Figur 3 dargestellte zweite Spannungsquelle 5 kann nunmehr als eine von der ersten Spannungsquelle vollkommen unabhängige eigenständige Spannungsquelle realisiert werden. Alternativ dazu kann aber auch vorgesehen sein, dass wie in Figur 3 bereits andeutungsweise dargestellt, die zweite Spannungsquelle 5 an die erste Spannungsquelle angeschlossen ist und durch diese mitgespeist bzw. versorgt wird.
In den Figuren 4 und 5 ist jeweils eine derartige Ausgestaltung gezeigt, bei der mit Hilfe der ersten Spannungsquelle eine zweite Spannungsquelle gebildet wird, die den Basis-Anschluss des zweiten Transistors 4 entsprechend versorgt. Im Einzelnen ist dabei sowohl in den Figuren 4 als auch 5 vorgesehen, dass parallel zu den LEDs 1 einer oder mehrere Widerstände 7 an die ersten Spannungsquelle angeschlossen sind. Zusätzlich ist dann noch ein vierter Transistor 10, wie in Figur 5 gezeigt bzw. ein vierter und ein fünfter Transistor 8 bzw. 9, wie in Figur 4 gezeigt, vorgesehen, welche dann entsprechend jeweils in Reihe nach den Widerständen 7 angeordnet sind. In Figur 4 sind für den vierten und fünften Transistor 8 bzw. 9 jeweils ein
Bipolartransistor vorgesehen, wobei der Kollektor- Anschluss des vierten Transistors 8 mit dem letzten Widerstand 7 verbunden ist, der Emitter- Anschluss des vierten Transistors 8 mit dem Kollektor-Anschluss des fünften Transistors 9 verbunden ist und jeweils der Basis-Anschluss des vierten bzw. fünften Transistors 8 bzw. 9 mit dem zugehörigen Kollektor-Anschluss verbunden ist.
Die Verbindung zu dem Basis-Anschluss des zweiten Transistors 4 ist dann zwischen dem letzten Widerstand 7 und dem Kollektor-Anschluss des vierten Transistors 8 vorgesehen.
In Figur 5 ist demgegenüber kein fünfter Transistor vorgesehen. In Figur 5 ist lediglich ein vierter Transistor 10 vorgesehen, der in Reihe mit den Widerständen 7 angeordnet ist, wobei es sich bei dem vierten Transistor 10 um einen NMOS -Transistor handelt. Im Einzelnen ist dabei der Drain- Anschluss des vierten Transistors 10 mit dem letzten Widerstand 7 verbunden. Zusätzlich besteht auch eine Verbindung zwischen dem Gate-Anschluss und dem Drain- Anschluss des vierten Transistors 10. Die Verbindung zu dem Basis-Anschluss des zweiten Transistors 4 erfolgt wiederum zwischen dem letzten Widerstand 7 und dem Drain- Anschluss des vierten Transistors 10.
Wie auch bereits bei dem ersten und zweiten Transistor 2 bzw. 4, können auch bei dem vierten und fünften Transistor 8, 9 bzw. 10 beliebig andere Feldeffekttransistoren bzw. Bipolartransistoren entsprechend verwendet werden. Insgesamt besteht der Vorteil in der vorliegenden Erfindung darin, dass trotz eines
Kurzschlusses einer oder mehrerer LEDs 1 der Stromfluss durch die LED-Anordnung auf einem gewünschten konstanten Wert gehalten werden kann, da die am ersten Transistor 2 anliegende Spannung durch den zweiten Transistor 4 und die
Spannungsquelle 5 konstant gehalten werden kann. Dies bringt zusätzlich dann auch noch den Vorteil mit sich, dass auch im normalen Betrieb, also ohne Kurzschluss einer LED 1 , ein konstanter Stromfluss gewährleistet werden kann und somit die
Lichtabgabe konstant gehalten werden kann.

Claims

Ansprüche
LED-Anordnung, mit mindestens einer LED (1) und einem als Stromsenke ausgebildeten ersten Transistor (2, 3), wobei der erste Transistor (2, 3) in Reihe nach der LED (1) angeordnet ist und die LED -Anordnung an eine erste Spannungsquelle angeschlossen ist,
dadurch gekennzeichnet,
dass zwischen der LED (1) und dem ersten Transistor (2, 3) ein zweiter Transistor (4) in Reihe angeordnet ist, wobei der zweite Transistor (4) an eine zweite Spannungsquelle (5) angeschlossen ist.
LED-Anordnung nach Anspruch 1 ,
dadurch gekennzeichnet,
dass die LED-Anordnung mindestens zwei in Reihe angeordnete LEDs (1) aufweist.
LED-Anordnung nach einem der Ansprüche 1-2,
dadurch gekennzeichnet,
dass es sich bei dem ersten und zweiten Transistor (2, 3, 4) jeweils um einen n- Typ oder p-Typ Feldeffekttransistor oder einen n-Typ oder p-Typ
Bipolartransistor handelt und der Basis- bzw. Gate-Anschluss des zweiten Transistors (4) an die zweite Spannungsquelle (5) angeschlossen ist.
LED-Anordnung nach Anspruch 3,
dadurch gekennzeichnet,
dass, wenn der erste Transistor (2) und der zweite Transistor (4) jeweils n-Typ Transistoren sind, die LED (1) mit dem Kollektor- bzw. Drain- Anschluss des zweiten Transistors (4) verbunden ist und der Emitter- bzw. Source-Anschluss des zweiten Transistors (4) mit dem Kollektor- bzw. Drain-Anschluss des ersten Transistors (2) verbunden ist, oder
wenn der erste Transistor (3) und der zweite Transistor jeweils p-Typ
Transistoren sind, die LED (1) mit dem Emitter- bzw. Source-Anschluss des zweiten Transistors verbunden ist und der Kollektor- bzw. Drain- Anschluss des zweiten Transistors mit dem Emitter- bzw. Source-Anschluss des ersten Transistors (3) verbunden ist. 5. LED-Anordnung nach Anspruch 3,
dadurch gekennzeichnet,
dass wenn der erste Transistor (2) ein n-Typ Transistor und der zweite
Transistor ein p-Typ Transistor ist, die LED (1) mit dem Emitter- bzw. Source- Anschluss des zweiten Transistors verbunden ist und der Kollektor- bzw.
Drain- Anschluss des zweiten Transistors mit dem Kollektor- bzw. Drain-
Anschluss des ersten Transistors (2) verbunden ist, oder
wenn der erste Transistor (3) ein p-Typ Transistor und der zweite Transistor (4) ein n-Typ Transistor ist, die LED (1) mit dem Kollektor- bzw. Drain- Anschluss des zweiten Transistors (4) verbunden ist und der Emitter- bzw. Source- Anschluss des zweiten Transistors (4) mit dem Emitter- bzw. Source-Anschluss des ersten Transistors (3) verbunden ist.
6. LED-Anordnung nach einem der Ansprüche 4-5,
dadurch gekennzeichnet,
dass zur Bildung der Stromsenke der Basis- bzw. Gate-Anschluss des ersten
Transistors (2, 3) mit dem Emitter- bzw. Source-Anschluss des ersten
Transistors (2, 3) verbunden ist.
7. LED-Anordnung nach einem der Ansprüche 4-5,
dadurch gekennzeichnet,
dass zur Bildung der Stromsenke der Basis- bzw. Gate-Anschluss des ersten Transistors (2,3) an eine dritte Spannungsquelle (6) angeschlossen ist.
8. LED-Anordnung nach einem der Ansprüche 3-7,
dadurch gekennzeichnet,
dass es sich bei dem ersten Transistor um einen selbstleitenden NMOS- Transistor (2) oder einen selbstleitenden PMOS-Transistor (3) handelt.
9. LED-Anordnung nach einem der Ansprüche 3-8, dadurch gekennzeichnet,
dass die zweite Spannungsquelle (5) eine von der ersten Spannungsquelle unabhängige eigene Spannungsquelle ist. 10. LED-Anordnung nach einem der Ansprüche 3-8,
dadurch gekennzeichnet,
dass die zweite Spannungsquelle (5) an die erste Spannungsquelle
angeschlossen ist. 11. LED-Anordnung nach Anspruch 10,
dadurch gekennzeichnet,
dass die zweite Spannungsquelle (5) mindestens einen Widerstand (7) und einen vierten Transistor (8, 10) aufweist.
12. LED-Anordnung nach Anspruch 11,
dadurch gekennzeichnet,
dass der Widerstand (7) parallel zu der LED (1) an die erste Spannungsquelle angeschlossen ist und der vierte Transistor (8, 10) in Reihe nach dem
Widerstand (7) angeordnet ist, wobei der Anschluss des Basis- bzw. Gate- Anschlusses des zweiten Transistors (4) an die zweite Spannungsquelle (5) an der Verbindung zwischen Widerstand (7) und vierten Transistor (8, 10) erfolgt.
13. LED-Anordnung nach Anspruch 12,
dadurch gekennzeichnet,
dass es sich bei dem vierten Transistor um einen NMOS -Transistor (10) handelt, wobei der Drain- Anschluss des vierten Transistors (10) mit dem Widerstand (7) verbunden ist und der Gate-Anschluss des vierten Transistor (10) mit dem Drain- Anschluss des vierten Transistors (10) verbunden ist. 14. LED-Anordnung nach Anspruch 12,
dadurch gekennzeichnet,
dass die zweite Spannungsquelle (5) einen fünften Transistor (9) aufweist, der in Reihe nach dem vierten Transistor (8) angeordnet ist und es sich bei dem vierten und fünften Transistor um n-Typ Bipolartransistoren (8, 9) oder n-Typ Feldeffekttransistoren handelt, wobei der Kollektor- bzw. Drain- Anschluss des vierten Transistors (8) mit dem Widerstand (7) verbunden ist, der Emitter- bzw. Source-Anschluss des vierten Transistors (8) mit dem Kollektor- bzw. Drain- Anschluss des fünften Transistors (9) verbunden ist, der Basis- bzw. Gate- Anschluss des vierten Transistors (8) mit dem Kollektor- bzw. Drain-Anschluss des vierten Transistors (8) verbunden ist und der Basis- bzw. Gate- Anschluss des fünften Transistors (9) mit dem Kollektor- bzw. Drain-Anschluss des fünften Transistors (9) verbunden ist.
15. Verfahren zur Erhaltung eines gewünschten konstanten Stroms bei einem
Kurzschluss einer LED (1) in einer LED-Anordnung gemäß einem der
Ansprüche 3-14, bei dem der in der LED-Anordnung fließenden Strom durch den als Stromsenke ausgebildeten ersten Transistor (2, 3) auf einen
gewünschten Wert gehalten wird,
dadurch gekennzeichnet,
dass die am ersten Transistor (2, 3) anliegende Spannung zwischen Kollektorbzw. Drain-Anschluss und Emitter- bzw. Source-Anschluss bzw. zwischen Emitter- bzw. Source-Anschluss und Kollektor- bzw. Drain-Anschluss durch den zweiten Transistor (4) und die zweite Spannungsquelle (5) auf einen gewünschten konstanten Wert gehalten wird, der auch bei einem Kurzschluss einer LED (1) unverändert bleibt.
EP14701021.9A 2013-01-17 2014-01-17 Led-anordnung Withdrawn EP2946636A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013200644.6A DE102013200644A1 (de) 2013-01-17 2013-01-17 LED-Anordnung
PCT/EP2014/050885 WO2014111512A2 (de) 2013-01-17 2014-01-17 Led-anordnung

Publications (1)

Publication Number Publication Date
EP2946636A2 true EP2946636A2 (de) 2015-11-25

Family

ID=49999920

Family Applications (1)

Application Number Title Priority Date Filing Date
EP14701021.9A Withdrawn EP2946636A2 (de) 2013-01-17 2014-01-17 Led-anordnung

Country Status (3)

Country Link
EP (1) EP2946636A2 (de)
DE (1) DE102013200644A1 (de)
WO (1) WO2014111512A2 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100148691A1 (en) * 2008-12-12 2010-06-17 O2Micro, Inc. Driving circuit with dimming controller for driving light sources

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI263960B (en) 2004-06-14 2006-10-11 Richtek Technology Corp A LED (light emitting diode) driver using depletion transistor as current source
WO2006112970A1 (en) * 2005-02-28 2006-10-26 Panint Electronic Ltd. Continuously variable frequency swinging armature motor and drive
US8599111B2 (en) * 2006-03-10 2013-12-03 Canon Kabushiki Kaisha Driving circuit of display element and image display apparatus
US8324816B2 (en) * 2006-10-18 2012-12-04 Koa Corporation LED driving circuit
WO2008050679A1 (en) * 2006-10-25 2008-05-02 Panasonic Electric Works Co., Ltd. Led lighting circuit and illuminating apparatus using the same
JP5127496B2 (ja) * 2008-02-15 2013-01-23 パナソニック株式会社 半導体装置
US8525774B2 (en) * 2009-10-28 2013-09-03 Top Victory Investments Ltd. Light-emitting diode (LED) driving circuit
CN102076148A (zh) * 2009-11-09 2011-05-25 东芝照明技术株式会社 Led点灯装置以及照明装置
US8629632B2 (en) * 2010-11-11 2014-01-14 Maxim Integrated Products, Inc. LED backlight driver

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100148691A1 (en) * 2008-12-12 2010-06-17 O2Micro, Inc. Driving circuit with dimming controller for driving light sources

Also Published As

Publication number Publication date
DE102013200644A1 (de) 2014-07-17
WO2014111512A2 (de) 2014-07-24
WO2014111512A3 (de) 2014-09-12

Similar Documents

Publication Publication Date Title
DE102014108576B4 (de) Treiberschaltung mit Miller-Clamping-Funktionalität für Leistungshalbleiterschalter, Leistungshalbleiterschalter und Wechselrichterbrücke
DE102014212520A1 (de) Halbleiteransteuervorrichtung und Halbleitervorrichtung
DE102016216993A1 (de) Bootstrap-Kompensierungsschaltung und Leistungsmodul
DE102014101840B4 (de) Analoge Mindest- oder Höchstspannungsauswahlschaltung
DE112020005138T5 (de) Laserdioden-ansteuerungsschaltung
DE102010006865A1 (de) Stromquelle, Stromquellenanordnung und deren Verwendung
DE69310162T2 (de) Pegelumsetzungsschaltung
DE10026622A1 (de) Treiberschaltung
DE102014111900B4 (de) Oszillatorschaltung
EP3527043B1 (de) Led-beleuchtungsvorrichtung, insbesondere für fahrzeuge
EP2842388B1 (de) Led-anordnung
DE102012219027A1 (de) Treiberschaltungen für lichtemittierende Elemente
EP2946636A2 (de) Led-anordnung
EP0753754A2 (de) Integrierte Komparatorschaltung
DE10332864B4 (de) Spannungsregler mit Stromspiegel zum Auskoppeln eines Teilstroms
DE102012206674B4 (de) Halbleiterelement-Ansteuerungsschaltung und Halbleitervorrichtung
DE102011117387B4 (de) Spannungsversorgung
DE2525690B2 (de) Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik
DE10060842C2 (de) Stromspiegelschaltung
EP1439443B1 (de) Schaltung zur Spannungsversorgung und Verfahren zur Erzeugung einer Versorgungsspannung
DE4011937A1 (de) Eingangspufferschaltkreis fuer integrierte halbleiterschaltkreise
DE10219003B4 (de) Stromspiegel für eine integrierte Schaltung
DE102016004331B4 (de) Schaltungsanordnung zur Begrenzung eines Laststromes
EP1437638B1 (de) Schaltung zur Erzeugung einer Versorgungsspannung
DE102004025913B3 (de) Integrierte Schaltung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20150713

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20170308

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20180418