EP2893058A1 - Procédé de fabrication d'une plaquette en silicium monolithique a multi-jonctions verticales - Google Patents

Procédé de fabrication d'une plaquette en silicium monolithique a multi-jonctions verticales

Info

Publication number
EP2893058A1
EP2893058A1 EP13774828.1A EP13774828A EP2893058A1 EP 2893058 A1 EP2893058 A1 EP 2893058A1 EP 13774828 A EP13774828 A EP 13774828A EP 2893058 A1 EP2893058 A1 EP 2893058A1
Authority
EP
European Patent Office
Prior art keywords
silicon
doped
wafer
growth
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP13774828.1A
Other languages
German (de)
English (en)
Inventor
Jean-Paul Garandet
Nicolas Chaintreuil
Annalaura FASIELLO
Eric Pilat
Yannick Veschetti
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of EP2893058A1 publication Critical patent/EP2893058A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/10—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising photovoltaic cells in arrays in a single semiconductor substrate, the photovoltaic cells having vertical junctions or V-groove junctions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H10F10/142—Photovoltaic cells having only PN homojunction potential barriers comprising multiple PN homojunctions, e.g. tandem cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/137—Batch treatment of the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/122—Active materials comprising only Group IV materials
    • H10F77/1223—Active materials comprising only Group IV materials characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/148—Shapes of potential barriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a new method of manufacturing a monolithic silicon wafer with vertical multi-junctions p-n.
  • Such a wafer is particularly advantageous in the context of the development of photovoltaic cells and modules.
  • PV photovoltaic modules
  • PV modules of reasonable size of the order of the m 2 , the size standard for the wafers (156 x 156 mm) makes the open circuit voltages (V oc in English terminology) of the PV modules are limited. a few tens of volts.
  • a first option could be to use materials other than crystalline silicon (Si), in particular semiconductors with band gap amplitudes (greater than 1.1 eV (electron volts)). silicon, such as an amorphous Si-type material on crystalline Si, resulting from the so-called heterojunction technology, or even CdTe type materials (cadmium telluride).
  • Si crystalline silicon
  • CdTe type materials cadmium telluride
  • Another possibility would be to reduce the size of the cells compared to the current standard of 156 x 156 mm, which would make it possible, by placing a greater number of cells forming the module in series, to increase the value of the voltage V oc .
  • this solution would make more difficult handling operations for the development of modules.
  • the need to keep a space between the cells forming the PV module to the connector leads to a loss of useful surface (ie allowing photogeneration of electric carriers). This loss of surface is greater with the implementation of a larger number of cells of reduced size.
  • Gatos et al. (US 4,320,247) propose to take advantage of naturally occurring oxygen concentration fluctuations in a p-type silicon crystal obtained by Czochralski directed solidification, to obtain, after crystal cutting and activation by thermal annealing of thermal donors based of oxygen, platelets of structure p / n.
  • Thermal donors small agglomerates of oxygen that can be generated in silicon wafers by thermal annealing at temperatures of 400-500 ° C, behave in fact as electron donors, and can thus result in compensation of the material and its conductivity change.
  • fluctuations in oxygen concentration, and therefore the size of the n and p zones in the final wafer, typically of the order of one hundred microns, are difficult to control.
  • Pozner et al. Progress in Photovoltaics 20 (2012), 197 have modeled the serialization of cells with vertical pn junction planes, unlike the configuration of conventional wafers where the junction plane is horizontal.
  • the advantage of this approach is to be able to consider a collective type of treatment, monolithic substrate, for the realization of cells.
  • many technical questions remain open as to the practical realization of such a structure, the cost of which, moreover, may be very high. Therefore, there remains a need for a method of manufacturing wafers suitable for producing high voltage PV modules. open circuit, and minimizing the inactive surfaces (ie not allowing the collection of photogenerated carriers).
  • the present invention aims precisely to meet this need.
  • the present invention thus relates, according to a first of its aspects, to a method of manufacturing a vertical multi-junction monolithic silicon wafer having an alternation of n-doped zones and p-doped zones, comprising at least the steps of:
  • step (iii) cutting a wafer, parallel to the direction (I), of the multilayer structure obtained at the end of step (ii), so as to obtain said expected wafer.
  • a "p-doped” or “n-doped” layer or zone will be more simply referred to as a silicon layer or zone comprising in majority one or more p-type doping agents (respectively one or more doping agents of the following type). not).
  • the n-doped zones are thus formed during the directional solidification of silicon, and do not result in any subsequent activation, by annealing, of interstitial oxygen-based thermal donors. .
  • the wafer is characterized when observed in its horizontal position.
  • the wafer is defined as having "vertical" junctions in a vertical sectional plane of the wafer positioned horizontally.
  • the present invention relates to a monolithic silicon wafer with vertical multi-junctions, in particular obtained according to the method defined above, said wafer having, in at least one vertical sectional plane, an alternation of n-doped zones and p-doped zones, each of the zones extending over the entire thickness of the wafer and having a width in the plane of section at least 2 mm.
  • the silicon wafers according to the invention divided into a plurality of sub-cells of smaller size, make it possible to produce PV modules having an increased open circuit voltage, while maintaining a reasonable standard size of the order of m 2 .
  • these high-voltage PV modules allow, as developed in the rest of the text, new assembly configurations of the PV modules in a PV system, allowing more particularly a standardization of the voltage levels between the PV modules and the inverter in a photovoltaic system.
  • the present invention also relates to a photovoltaic system comprising a plurality of photovoltaic devices as defined above, associated in series and / or in parallel, so as to allow the adjustment of input voltages. inverters associated with said system.
  • FIG. 1 shows schematically and partially in cross section, the multilayer structure formed during step (ii) of the method of the invention.
  • FIG. 2 shows, schematically, in a vertical sectional plane the structure of a silicon wafer according to the invention.
  • FIG. 3 schematically represents the architectures of a cell
  • FIG. 4 represents an exemplary configuration of a conventional PV plant, comprising 1 chain of 15 PV modules in series (characteristics of a module: 7 A M pp; 31 V MPP , 217 W c , where A M pp designates the maximum power current, V MPP the maximum power voltage, and W c the maximum power at a temperature of 25 ° C).
  • FIG. 5 shows two new configurations envisaged with PV modules developed from the PV cells of the invention (characteristics of a module: 1.75 A M pp; 122 V MPP , 216 W c ): configuration of 5 channels 3 modules leading to a DC bus voltage of 366 V MPP ( Figure 5a ); and configuration of 3 chains of 5 modules leading to a bus voltage of 610 V MPP ( Figure 5b).
  • FIG. 6 represents an architecture of a conventional PV inverter (FIG. 6a) and the new architecture of an authorized inverter according to the invention (FIG. 6b).
  • step (i) of the process of the invention consists in having a liquid bath, also referred to as "molten" bath, comprising silicon, at least one n-type doping agent and at least one agent. p-type dopant.
  • the p-type doping agent (s) may be chosen from boron (B), aluminum (Al), gallium (Ga), indium (In), zinc (Zn) and mixtures thereof.
  • the p-type doping agent is boron.
  • the p-type doping agent (s) may be more particularly present in the liquid bath in a proportion ranging from 5 ⁇ 10 15 to 10 17 atoms per cm 3 , in particular from 10 16 to 4.10 16 atoms per cm 2. 3 .
  • the n-type doping agent (s) may be chosen from phosphorus
  • P arsenic
  • Sb antimony
  • Sn tin
  • the n-type doping agent is antimony.
  • the n-type doping agent (s) may be more particularly present in the liquid bath in a proportion ranging from 10 16 to 5.10 18 atoms per cm 3 , in particular from 10 17 to 10 18 atoms per cm. 3 .
  • the p-type dopant is boron and the n-type dopant is antimony.
  • step (i) of the process of the invention is a matter of general knowledge of those skilled in the art.
  • the liquid bath may be formed beforehand by mixing, in the solid phase, silicon, n-doped silicon wafers and p-type doped silicon wafers and / or n-doped and p-doped silicon wafers. monitoring the heating of the assembly at a temperature above the melting temperature of the silicon.
  • the liquid bath is stirred prior to its implementation in step (ii) of the process of the invention, using a stirring system, such as, for example, by magnetic stirring. , stirring by vibrating table, etc. in order to ensure a good homogeneity of the bath, in particular a good dispersion of n-type and p-type doping agents in liquid silicon.
  • a stirring system such as, for example, by magnetic stirring. , stirring by vibrating table, etc. in order to ensure a good homogeneity of the bath, in particular a good dispersion of n-type and p-type doping agents in liquid silicon.
  • Said liquid bath may be made in a silica or graphite crucible (optionally covered with a layer of SiC).
  • the crucibles are known to withstand heating at suitable high temperatures to obtain the liquid bath.
  • the directional solidification of the silicon in a direction (I) is carried out, by varying the convection-diffusion parameters to alternate the growth of n doped silicon layers and doped silicon p.
  • the directional solidification methods use either a drawing process or a process by progressive cooling of the liquid bath, contained in a container, in particular a crucible, below its melting point, from one end to solidification.
  • the directional solidification step (ii) according to the process of the invention may be carried out by any drawing method known to those skilled in the art, for example by the Czochralski drawing method or the so-called Bridgman method.
  • the step (ii) directional solidification of silicon is operated by a pulling method.
  • the growth direction (I) may be more particularly parallel to the longitudinal axis of the container.
  • the longitudinal axis of the container designates the line joining all of the centroids of the cross sections of said container (walls of the container included).
  • the longitudinal axis may be an axis of symmetry for the container.
  • the convection-diffusion parameter, denoted ⁇ , for a given species, can be defined by the following relation:
  • - Vi represents the growth rate, that is to say the propagation of the solidification front of the silicon, measured along the direction (I);
  • the effective partition coefficient k eff of a given species defined as the ratio of the concentration incorporated in the solid with the concentration in the bath away from the interface, depends directly on the convection parameter -diffusion ⁇ according to the following relation:
  • thermodynamic partition coefficient of the species considered given by the phase diagram.
  • the content of a doping agent incorporated in the solid is given by the product of the effective partition coefficient k eff with the concentration of this doping agent in the bath, the latter being fixed at the beginning of the process.
  • the variation of the convection-diffusion parameter in step (ii) can be made by varying the rate of solidification of the silicon, in particular between at least one Vi value suitable for growth. an n doped silicon, and a value V 2 conducive to the growth of a p-doped silicon.
  • n-type and p-type dopants do not have the same diffusion coefficient, their convection-diffusion parameters will not follow the same variations when the solidification rate increases from Vi to V 2 , and it will be thus possible to obtain an alternating growth of materials n and p.
  • the speed of solidification can be adjusted via the draw speed control, as shown in the following example.
  • the variation of the convection-diffusion parameter in step (ii) can be performed via the variation of the stirring level of the liquid bath, in particular between at least one Bi value conducive to growth.
  • n doped silicon, and a value B 2 conducive to the growth of p-doped silicon can be performed via the variation of the stirring level of the liquid bath, in particular between at least one Bi value conducive to growth.
  • n-type and p-type dopants do not have the same diffusion coefficient, their convection-diffusion parameters will not follow the same variations when the brewing level changes from Bi to B 2 , and it will be thus possible to obtain an alternating growth of materials n and p.
  • the stirring level can for example be adjusted by forced rotation of the crystal and / or the crucible in a Czochralski-type pulling method, using a rotating or sliding alternating magnetic field, a mechanical blade, a mechanical blade or a propeller or disc.
  • FIG. 1 represents, in a schematic and partial manner, the state of the system at a given moment during step (ii) of the method of the invention.
  • the solidification is carried out in a container (1) which may be for example a silica or graphite crucible.
  • the multilayer structure, also called "ingot”, formed according to the invention has a succession of layers (101) doped n and layers (102) p-doped. The growth times of each of the n-doped and p-doped layers in step (ii) are adjusted to obtain the desired thickness for each of the doped layers formed.
  • n-doped (101) and p-doped layers (102) formed at the end of step (ii) have, independently of one another, a thickness (L ls L 2 ) in the direction (I) of at least 2 mm, in particular ranging from 2 mm to 10 cm, and more particularly from 5 mm to 5 cm.
  • the thickness (Li) of the doped layers n may differ from the thickness (L 2 ) of the p-doped layers, or that the thickness may differ from one another.
  • the photogenerated currents are generally higher in n-doped zones than in p-doped zones.
  • Those skilled in the art are able to adapt the thicknesses (L ls L 2 ) of the p-doped and n-doped layers, in particular with a view to optimally matching these currents in the final silicon wafer.
  • the final thickness of the multilayer structure formed in step (ii) is adjusted relative to the total length (L) desired for the silicon wafer.
  • n-doped silicon layer (101) is operated, as represented in FIG. 1, between the growth of an n-doped silicon layer (101) and a p-doped silicon layer (102), the growth of a intermediate layer (103).
  • intermediate layers may be designated indifferently as “interzones”, “electrical insulation zones” or “compensated zones”.
  • this intermediate layer may have a resistivity greater than or equal to 80 ⁇ . ⁇ , in particular greater than or equal to 400 ⁇ . ⁇ , preferably greater than or equal to 2000 ⁇ . ⁇ .
  • the resistivity can be measured by any conventional method, such as, for example, by the so-called 4-point measurement method, or by measuring the effect of eddy currents induced by an alternating magnetic field.
  • the intermediate layers have a thickness (L 3 ), in the direction (I) of solidification, ranging from 50 ⁇ to 5 mm, preferably from 100 ⁇ to 500 ⁇ .
  • an intermediate zone too long in the final silicon wafer is likely to lead to a loss of active material and therefore a drop in energy efficiency at the module that will be formed from these wafers.
  • an intermediate zone that is too short may be insufficient to ensure good isolation between the sub-cells (n-doped zones and p-doped zones), which can also lead to a decrease in yield at the resulting module.
  • the growth of the intermediate layers is more particularly carried out, by adjusting the convection-diffusion parameters for each of the doping species, to an intermediate value between the values favorable to the growth of the p and n areas.
  • the intermediate layer in the context of an adjustment of the convection-diffusion parameter in step (ii) via the variation of the solidification rate, the intermediate layer may be formed by adapting the solidification rate to a value V 3 intermediate between Vi and V 2 .
  • step (ii) of the process of the invention can be carried out by varying the rate of solidification of the silicon following the repetition of the Vi-V 3 -V 2 -V 3 - cycle, with Vi the speed conducive to the growth of n-doped silicon, V 2 the rate conducive to the growth of p-doped silicon and V 3 the speed conducive to the growth of said intermediate layer, to lead to a multilayer structure as shown in FIG. 1.
  • the intermediate layer in the context of the variation of the convection-diffusion parameter in step (ii) via the variation of the stirring level of the liquid bath, can be formed by adapting the stirring level to a value B 3 intermediate between Bi and B 2 .
  • step (ii) may be carried out by varying the mixing of the bath level after the repetition of the Bi-B cycle 3 - B 2 -B3-, with Bi the stirring level conducive to the growth of n-doped silicon, B 2 the brewing level conducive to the growth of p-doped silicon and B 3 the brewing level conducive to the growth of said intermediate layer to lead to a multilayer structure as shown in FIG.
  • silicon in solid or liquid form, is added to the molten bath, preferably progressively, and in such quantities that make it possible to compensate for the enrichment of the liquid bath with n and p dopants as the silicon is solidified.
  • step (ii) advantageously makes it possible to limit the macrosegregation phenomenon of the dopants, the latter being capable of inducing a variation of the resistivity of the layers parallel to the direction (I) of growth.
  • a slice (104), parallel to the direction (I), is cut from the multilayer structure obtained at the end of step (ii), as represented in FIG. so as to obtain the wafer (10) expected.
  • the multilayer structure obtained at the end of step (ii) of the process of the invention may be first brought to ambient temperature and demolded from the crucible before being cut.
  • This cutting can be performed by any conventional method known to those skilled in the art, for example using SiC grains as abrasives.
  • the dimensions of the cut wafer are chosen with regard to the dimensions of the desired silicon wafer, in particular its thickness (e) and its length (L).
  • the present invention relates, in yet another aspect, a particular silicon wafer as obtained by the method described above.
  • FIG. 2 shows schematically and in a vertical sectional plane, a silicon wafer according to the invention.
  • a silicon wafer (10) has, in at least one vertical sectional plane, an alternation of n-doped zones (1 1) and p-doped zones (12), each of the zones extending over the entire thickness (e) of the wafer and having a width (L ls L 2 ) in the cutting plane of at least 2 mm.
  • a wafer according to the invention may have a thickness (e) ranging from 100 to 500 ⁇ , in particular from 150 to 300 ⁇ .
  • a wafer according to the invention may have a total length (L) ranging from 10 to 30 cm, in particular from 15 to 20 cm.
  • the doped regions n (1 1) of the wafer may be, independently of each other, an electron type of charge carrier density between 10 14 to 10 17 cm "3, in particular from 5.10 14 to 5.10 16 cm" 3 .
  • They may have a width (Li) in the plane of section ranging from 2 mm to 10 cm, in particular from 5 mm to 5 cm.
  • the p-doped areas (12) of the wafer may have, independently of each other, a density of charge carriers of the hole type ranging from 10 14 to 10 17 cm -3 , in particular from 5.10 14 to 5.10 16 cm- 3. .
  • They may have a width (L 2 ) in the section plane ranging from 2 mm to 10 cm, in particular from 5 mm to 5 cm.
  • the n-doped zones (1 1) and said p-doped zones (12) can be separated from one another by at least one intermediate zone (13), also called “electrical isolation zone”".
  • These intermediate zones (13) are more particularly characterized by an electrical resistivity greater than or equal to 80 ⁇ . ⁇ , in particular greater than or equal to 400 ⁇ . ⁇ , preferably greater than or equal to 2000 ⁇ . ⁇ .
  • These intermediate zones (13) may have a width (L 3) in the cutting plane from 50 ⁇ to 5 mm, in particular from 100 to 500 ⁇ ⁇ .
  • the invention also relates to a photovoltaic device, in particular a photovoltaic cell or a photovoltaic module, comprising at least one silicon wafer as defined above.
  • the wafers according to the invention have, compared with standard wafers whose conductivity is monotype and uniform over the entire surface of the wafer, larger variations in the conductivity of an n-type zone ( respectively p) to the other, as well as within a given n-type zone (respectively p).
  • the conductivity variations are less than 20%, and even very often less than 10% on standard one-design wafers, whereas these variations can be a factor of 2 or more on the wafers according to the invention.
  • the positions of the transitions between zones n and p are not necessarily identical for all the wafers resulting from the cutting of the same ingot because of the problems of solid / liquid interface curvature inherent in all solidification processes from molten bath.
  • a PV cell according to the invention produced from a silicon wafer as described previously, is subdivided into sub-cells of smaller size. Such PV cells can produce a high voltage level while delivering less current.
  • FIG. 3 schematically represents the architecture of a PV cell according to the invention (FIG. 3a) subdivided into six sub-cells and producing a voltage of approximately 3.6 V. , compared to a conventional PV cell ( Figure 3b) producing a voltage of about 0.6 V.
  • PV cells are particularly advantageous for the development of photovoltaic solar modules capable of delivering a high voltage. More particularly, it is possible, by placing in series the PV cells according to the invention to develop a PV module of reasonable size, typically of dimension of the order of 1 m 2 , and having an increased voltage compared to the modules developed from conventional cells.
  • the present invention relates to a photovoltaic module formed of a set of photovoltaic cells according to the invention.
  • the high-voltage modules formed of PV cells according to the invention find a particularly advantageous application for facilitating the dimensioning of a photovoltaic installation, more particularly via the standardization of the voltage levels between the PV modules and the PV module. inverter in a photovoltaic system.
  • the present invention also relates to a photovoltaic system comprising a plurality of photovoltaic devices as defined above, associated in series and / or in parallel so as to allow the adjustment of the input voltages of the inverters associated with said system.
  • a PV installation gathers, on the one hand, PV modules (41), direct current electrical generators (noted DC later) each formed of a set of PV cells. electrically connected, and, on the other hand, an inverter (42) whose function is to transform the direct current DC into alternating current (denoted AC), adapted to a distribution network, for example to the EDF network.
  • DC bus The interface between these two major components of the PV plant, hereinafter referred to as the "DC bus" of the PV system, makes it possible to pass the current produced by the PV modules (41) to the inverter (42) under a certain amount of power. voltage.
  • FIG. 4 represents a conventional PV installation comprising a series assembly of 15 modules (41) each producing a voltage of 31 V MPP , which leads to a DC bus voltage of 465 V MPP .
  • the voltage of the DC bus which is linked to the PV modules implemented, must be adapted to the range of input voltages that the inverter can accept. However, the voltage level can be very variable from one PV module to another. Similarly, the operating voltages vary from one inverter to another.
  • the input voltage range of the inverters is generally wide, so that it can be adapted to a maximum number of cases (module types and number of modules per string).
  • this wide voltage range implies, in the design of the inverter, to provide a specific conversion DC / DC stage, as shown schematically in Figure 6a, expensive components and efficiency.
  • the sizing of a photo voltaic installation remains relatively delicate, since it is necessary to find an adjustment between the number of modules in the chain, the rated power of the modules and the nominal power of the inverter. This adjustment represents a time constraint for the installer and a risk of sizing error.
  • micro-converters DC / DC converters or directly DC / AC on each PV module
  • power optimizer DC / DC converters or directly DC / AC on each PV module
  • the high voltage PV modules developed according to the invention allow, as explained below, the development of simple modules + inverter optimized voltage and current, and to overcome all the disadvantages mentioned above.
  • the distribution network voltage for example for the EDF network: 230 V AC single-phase or 400 V AC three-phase.
  • the optimal value of the DC voltage to ensure a maximum DC-to-AC conversion efficiency can be estimated at about 366 V for the single-phase case and 610 V for the three-phase case.
  • a voltage level for the output of the PV modules that is compatible with these two constraints can be, for example, 122 V MPP per PV module.
  • FIG. 5 presents two possible configurations with modules according to the invention and making it possible to meet the aforementioned requirements. More particularly:
  • FIG. 5a shows a configuration of five chains connected in parallel, each being formed of three modules (51) in series (characteristic of a module: 1.75 A M pp; 122 V MPP , 216 W c ), which allows to drive at a DC bus voltage of 366 V MPP ; and - Figure 5b shows a configuration of three chains connected in parallel, each formed of five modules (51), which leads to a DC bus voltage of 610 V MPP -
  • the two configurations of Figure 5 are presented for illustrative and not limiting of the invention. For example it is also possible to configure about 61 modules V, 30.5 V, 15.25 V, 5,08V, sub-multiple of 122 V.
  • FIG. 6 schematically represents, on the one hand (FIG. 6a), the architecture of a conventional inverter (42) with two DC / DC and DC / AC conversion stages and, on the other hand, part (FIG. 6b) the architecture of an inverter (52) that can be used in the new PV systems presented above, in which the first DC / DC conversion stage has been eliminated. Also, as shown in FIG. 5, the currents are lower in the PV modules formed according to the invention, which makes it possible to reduce the losses in the PV module conductors and therefore the section of these conductors.
  • the molten bath is prepared from an electronic grade silicon filler, to which boron and antimony dopant platelets are added, so that the initial melt has a content of 5 to 10 17 antimony atoms per hour. cm 3 and 1.9.10 16 boron atoms per cm 3 . ii. Growth of n-doped and p-doped silicon layers
  • the growth of silicon is performed by the Czochralski draw method.
  • the rate of solidification is adjusted by controlling the drawing speed of the cane supporting the initial germ.
  • the speed of rotation of the cane supporting the seed is set at 15 revolutions per minute throughout the solidification cycle.
  • a so-called transitional phase of shoulder during which the drawing speed of the rod is set at 9.8 ⁇ / s allows the formed solid to go from the diameter of the seed to that chosen for the crystal, in this case 6 "or 150 mm, and this diameter is kept constant throughout the solidification cycle.
  • the drawing speed is maintained at 9.8 ⁇ / s, for 30 seconds, to form a compensated zone, then reduced to a value of
  • the crystal is grown at this value of 3.8 ⁇ / s for 13150 s, which makes it possible to solidify 5 cm of p-type zone.
  • the drawing speed is then fixed at 9.8 ⁇ / s for 30 seconds to form a compensated zone again.
  • the length of the transition zones between materials n and p is approximately 400 ⁇ .
  • This cycle (9.8 ⁇ / s - 30 s, 3.8 ⁇ / s - 13150 s, 9.8 ⁇ / s - 30 s and 25.4 ⁇ / s - 1900 s) is repeated a second time, then the drawing speed is fixed at 9.8 ⁇ / s until the end of the solidification cycle. or. Cutting wafers
  • the ingot is cut (conventional cutting method using SiC grains as abrasives) in slices of 250 ⁇ in thickness and 20 cm long, the wafers obtained comprising two p-type zones. and two n-type zones separated and framed by compensated zones.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Silicon Compounds (AREA)
  • Photovoltaic Devices (AREA)
  • Sustainable Development (AREA)

Abstract

La présente invention concerne un procédé de fabrication d'une plaquette (10) en silicium monolithique à multi-jonctions verticales (2) présentant une alternance de zones dopées n et de zones dopées p, comprenant au moins les étapes consistant à : (i) disposer d'un bain liquide (100) comprenant du silicium, au moins un agent dopant de type n et au moins un agent dopant de type p; (ii) procéder à la solidification directionnelle du silicium selon une direction (I), en faisant varier les paramètres de convection-diffusion pour alterner la croissance de couches de silicium dopé n (101) et de couches de silicium dopé p (102); et (iii) découper une tranche (104), parallèlement à la direction (I), de la structure multicouche obtenue à l'issue de l'étape (ii), de manière à obtenir ladite plaquette (10) attendue.

Description

Procédé de fabrication d'une plaquette en silicium monolithique à multi-jonctions verticales
La présente invention se rapporte à un nouveau procédé de fabrication d'une plaquette en silicium monolithique à multi-jonctions p-n verticales.
Une telle plaquette est particulièrement avantageuse dans le cadre de l'élaboration de cellules et modules photovoltaïques.
Actuellement, les modules photovoltaïques (PV) sont majoritairement fabriqués à partir de l'assemblage de cellules en silicium mono- ou multi- cristallin, ces cellules étant généralement réalisées à partir de plaquettes, également appelées « wafers », de conductivité électrique p.
Dans des modules PV de taille raisonnable, de l'ordre du m2, le standard de taille pour les plaquettes (156 x 156 mm) fait que les tensions de circuit ouvert (Voc en terminologie anglo-saxonne) des modules PV sont limitées à quelques dizaines de Volts.
Différentes voies ont été explorées pour tenter d'augmenter la tension Voc des modules PV.
Une première option pourrait consister à utiliser des matériaux autres que le silicium (Si) cristallin, notamment des semi-conducteurs présentant des amplitudes de bande interdite (ou « band gap » en langue anglaise) supérieures au 1,1 eV (électron- volt) du silicium, comme par exemple un matériau de type Si amorphe sur Si cristallin, issu de la technologie dite à hétérojonction, ou encore des matériaux du type CdTe (tellurure de cadmium). Malheureusement, l'amélioration en termes de tensions de circuit ouvert est limitée, car l'utilisation de semi-conducteurs à bande interdite trop élevée (> 2 eV) conduit à une baisse significative de la quantité de photons absorbée et à une perte en rendement de conversion énergétique.
Une autre possibilité serait de réduire la taille des cellules par rapport au standard actuel de 156 x 156 mm, ce qui permettrait, par mise en série d'un plus grand nombre de cellules formant le module, d'accroître la valeur de la tension Voc. Cependant cette solution rendrait plus délicate les opérations de manutention pour l'élaboration des modules. Par ailleurs, la nécessité de garder un espace entre cellules formant le module PV pour la connectique conduit à une perte de surface utile (i.e. permettant la photogénération de porteurs électriques). Cette perte de surface est plus importante avec la mise en œuvre d'un plus grand nombre de cellules de taille réduite.
Pour tenter de réduire cette perte de surface utile, il pourrait être envisagé de réaliser une plaquette monolithique de taille standard 156 x 156 mm, et de graver a posteriori des tranchées, par exemple par ablation laser, ce qui aurait pour effet de créer effectivement une pluralité de cellules de plus petite taille. Cependant, le traitement de gravure est susceptible de conduire à une fragilisation de la plaquette, et donc à des problèmes de tenue mécanique. Par ailleurs, le problème de l'isolation entre les sous- cellules est complexe, surtout si une résistance d'isolement importante est nécessaire pour les applications visées.
Gatos et al. (US 4,320,247) proposent de tirer parti des fluctuations de concentration en oxygène existant naturellement dans un cristal de silicium de type p obtenu par solidification dirigée selon le procédé Czochralski, pour obtenir, après découpe du cristal et activation par recuit thermique de donneurs thermiques à base d'oxygène, des plaquettes de structure p/n. Les donneurs thermiques, petits agglomérats d'oxygène qui peuvent être générés dans les plaquettes de silicium par recuit thermique à des températures de 400-500°C, se comportent en effet en donneurs d'électrons, et peuvent ainsi entraîner une compensation du matériau et son changement de conductivité. Malheureusement, les fluctuations de concentration en oxygène, et donc la taille des zones n et p dans la plaquette finale, typiquement de l'ordre de la centaine de microns, sont difficiles à maîtriser.
Plus récemment, Pozner et al. (Progress in Photovoltaics 20 (2012), 197) ont envisagé par modélisation la mise en série de cellules à plans de jonction p-n verticaux, à la différence de la configuration des wafers classiques où le plan de jonction est horizontal. L'intérêt de cette approche est de pouvoir envisager un traitement de type collectif, sur substrat monolithique, pour la réalisation des cellules. Toutefois, de nombreuses questions techniques restent ouvertes quant à la réalisation en pratique d'une telle structure, dont le coût risque, par ailleurs, d'être très élevé. Par conséquent, il demeure un besoin de disposer d'une méthode de fabrication de plaquettes appropriées pour la réalisation de modules PV à haute tension de circuit ouvert, et minimisant les surfaces inactives (i.e. ne permettant pas la collecte des porteurs photogénérés).
La présente invention vise précisément à répondre à ce besoin.
Plus particulièrement, elle propose un procédé de fabrication de plaquettes de silicium monolithique à multi-jonctions p-n verticales.
La présente invention concerne ainsi, selon un premier de ses aspects, un procédé de fabrication d'une plaquette en silicium monolithique à multi-jonctions verticales présentant une alternance de zones dopées n et de zones dopées p, comprenant au moins les étapes consistant à :
(i) disposer d'un bain liquide comprenant du silicium, au moins un agent dopant de type n et au moins un agent dopant de type p ;
(ii) procéder à la solidification directionnelle du silicium selon une direction (I), en faisant varier les paramètres de convection-diffusion pour alterner la croissance de couches de silicium dopé n et de couches de silicium dopé p ; et
(iii) découper une tranche, parallèlement à la direction (I), de la structure multicouche obtenue à l'issue de l'étape (ii), de manière à obtenir ladite plaquette attendue.
Par la suite, on désignera plus simplement par couche ou zone « dopée p » (respectivement « dopée n »), une couche ou zone de silicium comportant en majorité un ou plusieurs agents dopants de type p (respectivement un ou plusieurs agents dopants de type n).
A la différence du procédé décrit dans le document US 4,320,247, les zones dopées n sont ainsi formées au cours de la solidification directionnelle du silicium, et ne résultent nullement d'une activation ultérieure, par recuit, de donneurs thermiques à base d'oxygène interstitiel.
Dans la suite du texte, et sauf indication contraire, la plaquette est caractérisée lorsqu'elle observée dans sa position horizontale.
Ainsi, en particulier, la plaquette est définie comme présentant des jonctions « verticales » dans un plan vertical de coupe de la plaquette positionnée horizontalement.
On parlera indifféremment dans la suite du texte de « plaquette » ou de
« wafer ».
Selon un autre de ses aspects, la présente invention concerne une plaquette de silicium monolithique à multi-jonctions verticales, en particulier obtenue selon le procédé défini précédemment, ladite plaquette présentant dans au moins un plan vertical de coupe, une alternance de zones dopées n et de zones dopées p, chacune des zones s 'étendant sur toute l'épaisseur de la plaquette et présentant une largeur dans le plan de coupe d'au moins 2 mm.
Elle concerne encore un dispositif photovoltaïque, en particulier une cellule photovoltaïque, comportant une telle plaquette de silicium.
De manière avantageuse, les plaquettes de silicium selon l'invention, divisées en une pluralité de sous-cellules de plus petite taille, permettent de produire des modules PV présentant une tension de circuit ouvert accrue, tout en conservant une taille raisonnable standard de l'ordre du m2.
A titre d'exemple d'application, ces modules PV à haute tension autorisent, comme développé dans la suite du texte, de nouvelles configurations d'assemblage des modules PV dans un système PV, permettant plus particulièrement une standardisation des niveaux de tension entre les modules PV et l'onduleur dans une installation photovoltaïque.
Ainsi, la présente invention concerne encore, selon un autre de ses aspects, un système photovoltaïque comprenant une pluralité de dispositifs photovoltaïques tels que définis précédemment, associés en série et/ou en parallèle, de manière à permettre l'ajustement des tensions d'entrées des onduleurs associés audit système.
D'autres caractéristiques, avantages et modes d'application du procédé, des plaquettes de silicium et dispositifs photovoltaïques selon l'invention, ressortiront mieux à la lecture de la description détaillée qui va suivre, des exemples de réalisation de l'invention et à l'examen des dessins annexés, sur lesquels :
- la figure 1 représente, de manière schématique et partielle, en coupe transversale, la structure multicouche formée au cours de l'étape (ii) du procédé de l'invention.
- la figure 2 représente, de manière schématique, dans un plan vertical de coupe la structure d'une plaquette de silicium selon l'invention.
- la figure 3 représente, de manière schématique, les architectures d'une cellule
PV selon l'invention (figure 3a), subdivisée en six sous-cellules, et produisant une tension de 3,6 V, et d'une cellule PV conventionnelle (figure 3b) produisant une tension de 0,6 V. - la figure 4 représente un exemple de configuration d'une installation PV conventionnelle, comportant 1 chaîne de 15 modules PV en série (caractéristiques d'un module : 7 AMpp ; 31 VMPP, 217 Wc, où AMpp désigne le courant de puissance maximale, VMPP la tension de puissance maximale, et Wc la puissance maximale à une température de 25°C).
- la figure 5 représente deux nouvelles configurations envisagées avec des modules PV élaborés à partir des cellules PV de l'invention (caractéristiques d'un module : 1,75 AMpp ; 122 VMPP, 216 Wc) : configuration de 5 chaînes de 3 modules conduisant à une tension de bus DC de 366 VMPP (figure 5 a) ; et configuration de 3 chaînes de 5 modules conduisant à une tension de bus de 610 VMPP (figure 5b).
Sur les figures 4 et 5, de manière conventionnelle, on désigne par AMpp le courant de puissance maximale, VMPP la tension de puissance maximale à une température de 25°C.
- la figure 6 représente une architecture d'un onduleur PV classique (figure 6a) et la nouvelle architecture d'un onduleur autorisée selon l'invention (figure 6b).
Il convient de noter que, pour des raisons de clarté, les différents éléments sur les figures sont représentés en échelle libre, les dimensions réelles des différentes parties n'étant pas respectées. Dans la suite du texte, les expressions « compris entre ... et ... », « allant de
... à ... » et « variant de ... à ... » sont équivalentes et entendent signifier que les bornes sont incluses, sauf mention contraire.
Sauf indication contraire, l'expression « comportant/comprenant un(e) » doit être comprise comme « comportant/comprenant au moins un(e) ».
FABRICATION DE LA PLAQUETTE
Etape (i) : bain liquide
Comme précisé précédemment, l'étape (i) du procédé de l'invention consiste à disposer d'un bain liquide, encore désigné comme bain « fondu », comprenant du silicium, au moins un agent dopant de type n et au moins un agent dopant de type p.
Le ou lesdits agents dopants de type p peuvent être choisis parmi le bore (B), l'aluminium (Al), le gallium (Ga), l'indium (In), le zinc (Zn) et leurs mélanges. De préférence, l'agent dopant de type p est le bore.
Le ou les agents dopants de type p peu(ven)t être plus particulièrement présent(s) dans le bain liquide en une proportion allant de 5.1015 à 1017 atomes par cm3, en particulier de 1016 à 4.1016 atomes par cm3.
Le ou lesdits agents dopants de type n peuvent être choisis parmi le phosphore
(P), l'arsenic (As), l'antimoine (Sb), l'étain (Sn) et leurs mélanges.
De préférence, l'agent dopant de type n est l'antimoine.
Le ou les agents dopants de type n peu(ven)t être plus particulièrement présent(s) dans le bain liquide en une proportion allant de 1016 à 5.1018 atomes par cm3, en particulier de 1017 à 1018 atomes par cm3.
De préférence, l'agent dopant de type p est le bore et l'agent dopant de type n est l'antimoine.
Bien entendu, il appartient à l'homme du métier d'adapter le volume du bain liquide mis en œuvre en étape (i) du procédé de l'invention, au regard notamment des dimensions de la plaquette de silicium souhaitée.
La préparation du bain liquide mis en œuvre en étape (i) du procédé de l'invention relève des connaissances générales de l'homme du métier.
Par exemple, le bain liquide peut être formé au préalable par mélange, en phase solide, de silicium, de plaquettes de silicium dopées de type n et de plaquettes de silicium dopées de type p et/ou de plaquettes de silicium dopées n et p, suivi du chauffage de l'ensemble à une température supérieure à la température de fusion du silicium.
Selon un mode de réalisation particulier, le bain liquide est agité préalablement à sa mise en œuvre en étape (ii) du procédé de l'invention, à l'aide d'un système de brassage, tel que, par exemple, par brassage magnétique, brassage par table vibrante, etc. afin d'assurer une bonne homogénéité du bain, en particulier une bonne dispersion des agents dopants de type n et de type p dans le silicium liquide.
Ledit bain liquide peut être réalisé dans un creuset en silice ou en graphite (éventuellement recouvert d'une couche de SiC). Les creusets sont connus pour résister à un chauffage à des températures élevées adéquates pour obtenir le bain liquide. Etape (ii) : solidification directionnelle du silicium
Dans une seconde étape du procédé de l'invention, il est procédé à la solidification directionnelle du silicium selon une direction (I), en faisant varier les paramètres de convection-diffusion pour alterner la croissance de couches de silicium dopé n et de couches de silicium dopé p.
D'une manière générale, les méthodes de solidification directionnelle font appel, soit à un procédé de tirage, soit à un procédé par refroidissement progressif du bain liquide, contenu dans un récipient, en particulier un creuset, en dessous de son point de fusion, à partir de l'une de ses extrémités, jusqu'à solidification.
L'étape (ii) de solidification directionnelle selon le procédé de l'invention peut être opérée par toute méthode de tirage connue de l'homme du métier, comme par exemple par la méthode de tirage Czochralski ou encore la méthode dite de Bridgman.
Elle peut encore être réalisée par une méthode de refroidissement sous gradient, encore connue sous l'appellation « gradient freeze » en langue anglaise.
II appartient aux connaissances générales de l'homme du métier de mettre en œuvre l'appareillage adapté à la méthode de croissance choisie.
De préférence, l'étape (ii) de solidification directionnelle du silicium est opérée par une méthode de tirage.
La direction de croissance (I) peut être plus particulièrement parallèle à l'axe longitudinal du récipient. L'axe longitudinal du récipient désigne la ligne joignant l'ensemble des barycentres des sections transversales dudit récipient (parois du récipient inclus). L'axe longitudinal peut être un axe de symétrie pour le récipient.
Le paramètre de convection-diffusion, noté Δ, pour une espèce donnée, peut être défini par la relation suivante :
où :
- Vi représente la vitesse de croissance, c'est-à-dire de propagation du front de solidification du silicium, mesurée selon la direction (I) ;
- D le coefficient de diffusion de l'espèce considérée ; et
- δ l'épaisseur de la couche limite solutale à l'avant du front de solidification. Sans vouloir être lié par la théorie, le coefficient de partage effectif keff d'une espèce donnée, défini comme le ratio de la concentration incorporée dans le solide avec la concentration dans le bain loin de l'interface, dépend directement du paramètre de convection-diffusion Δ selon la relation suivante :
kefi=k/(l-(l-k) A),
avec k le coefficient de partage thermodynamique de l'espèce considérée, donné par le diagramme de phases.
Il est ainsi possible selon l'invention, en contrôlant la valeur des paramètres de convection-diffusion au regard des agents dopants n et p mis en œuvre, d'obtenir la croissance de silicium dopé n ou de silicium dopé p. Plus précisément, la teneur en un agent dopant incorporée dans le solide est donnée par le produit du coefficient de partage effectif keff avec la concentration en cet agent dopant dans le bain, celle-ci étant fixée en début de procédé.
Selon une première variante de réalisation de l'invention, la variation du paramètre de convection-diffusion en étape (ii) peut être opérée via la variation de la vitesse de solidification du silicium, en particulier entre au moins une valeur Vi propice à la croissance d'un silicium dopé n, et une valeur V2 propice à la croissance d'un silicium dopé p.
Dans la mesure où les dopants de type n et de type p n'ont pas le même coefficient de diffusion, leurs paramètres de convection-diffusion ne suivront pas les même variations quand la vitesse de solidification passera de Vi à V2, et il sera ainsi possible d'obtenir une croissance alternée de matériaux n et p.
L'homme du métier est à même d'ajuster les valeurs des vitesses de solidification Vi et V2 permettant respectivement la croissance d'un silicium dopé n et d'un silicium dopé p.
Egalement, il relève des connaissances générales de l'homme du métier, d'adapter les paramètres et conditions opératoires de la méthode de croissance utilisée pour faire varier la vitesse de solidification.
A titre d'exemple, dans le cadre de la solidification du silicium par une méthode de tirage, par exemple par la méthode de tirage de Czochralski, la vitesse de solidification peut être ajustée via le contrôle de la vitesse de tirage, comme illustré dans l'exemple qui suit.
Selon une seconde variante de réalisation de l'invention, la variation du paramètre de convection-diffusion en étape (ii) peut être opérée via la variation du niveau de brassage du bain liquide, en particulier entre au moins une valeur Bi propice à la croissance d'un silicium dopé n, et une valeur B2 propice à la croissance d'un silicium dopé p.
En effet, comme rapporté dans l'article « Scaling analysis of the soluté boundary layer in the idealized growth configurations » de J.P. Garandet et al. (Journal of
Crystal Growth 106 (1990) 437-444 North Holland), le niveau de brassage du bain liquide a directement un impact sur la valeur de l'épaisseur de la couche limite solutale δ.
Dans la mesure où les dopants de type n et de type p n'ont pas le même coefficient de diffusion, leurs paramètres de convection-diffusion ne suivront pas les même variations quand le niveau de brassage passera de Bi à B2, et il sera ainsi possible d'obtenir une croissance alternée de matériaux n et p.
L'homme du métier est à même de mettre en œuvre les méthodes adéquates pour ajuster le niveau de brassage du bain liquide, permettant la croissance du silicium dopé n ou du silicium dopé p.
Le niveau de brassage peut par exemple être ajusté par rotation forcée du cristal et/ou du creuset dans une méthode de tirage de type Czochralski, à l'aide d'un champ magnétique alternatif, tournant ou glissant, d'une pale mécanique, d'une hélice ou d'un disque. II est fait référence par la suite à la figure 1 qui représente, de manière schématique et partielle, l'état du système à un instant donné durant l'étape (ii) du procédé de l'invention.
La solidification est opérée dans un récipient (1) qui peut être par exemple un creuset en silice ou en graphite. Le front de solidification (200), séparant le bain liquide (100) du silicium à l'état solide, se propage selon la direction (I).
La structure multicouche, encore appelée « lingot », formée selon l'invention présente une succession de couches (101) dopées n et de couches (102) dopées p. Les durées de croissance de chacune des couches dopées n et dopées p en étape (ii) sont ajustées de manière à obtenir l'épaisseur souhaitée pour chacune des couches dopées formées.
En particulier, elles sont ajustées de manière à ce que lesdites couches dopées n (101) et dopées p (102) formées à l'issue de l'étape (ii) présentent, indépendamment les unes des autres, une épaisseur (Ll s L2) selon la direction (I), d'au moins 2 mm, en particulier allant de 2 mm à 10 cm, et plus particulièrement de 5 mm à 5 cm.
Par l'expression « indépendamment les unes des autres », on entend signifier que l'épaisseur (Li) des couches dopées n peut différer de l'épaisseur (L2) des couches dopées p, ou encore que l'épaisseur peut différer d'une couche dopée de type n à une autre couche dopée de type n, ou d'une couche dopée de type p à une autre couche dopée de type p.
Ces épaisseurs (Ll s L2) peuvent être ajustées selon les connaissances de l'homme du métier en vue de la réalisation de la plaquette finale, telle que décrite plus précisément par la suite.
En particulier, les matériaux de type n étant généralement moins sensibles aux impuretés métalliques que les matériaux de type p, les courants photogénérés sont généralement plus élevés dans des zones dopées n que dans des zones dopées p. L'homme du métier est à même d'adapter les épaisseurs (Ll s L2) des couches dopées p et dopés n, en vue notamment d'égaler au mieux ces courants dans la plaquette de silicium finale.
Egalement, l'épaisseur finale de la structure multicouche formée en étape (ii) est ajustée au regard de la longueur totale (L) souhaitée pour la plaquette de silicium.
Couche intermédiaire
Selon un mode de réalisation particulièrement préféré, il est opéré, comme représenté en figure 1 , entre la croissance d'une couche de silicium dopé n (101) et d'une couche de silicium dopé p (102), la croissance d'une couche intermédiaire (103).
Ces couches intermédiaires peuvent être désignées indifféremment comme « interzones », « zones d'isolation électrique » ou encore « zones compensées ».
En particulier, cette couche intermédiaire peut présenter une résistivité supérieure ou égale à 80 Ω.ιη, en particulier supérieure ou égale à 400 Ω.ιη, de préférence supérieure ou égale à 2000 Ω.ιη. La résistivité peut être mesurée par toute méthode conventionnelle, comme par exemple, par la méthode de mesure dite des 4 pointes, ou encore par mesure de l'effet des courants de Foucault induit par un champ magnétique alternatif.
De préférence, les couches intermédiaires présentent une épaisseur (L3), selon la direction (I) de solidification, allant de 50 μιη à 5 mm, de préférence de 100 μιη à 500 μιη.
En effet, une zone intermédiaire trop longue dans la plaquette de silicium finale est susceptible de conduire à une perte de matière active et donc une baisse du rendement énergétique au niveau du module qui sera formée à partir de ces plaquettes. En revanche, une zone intermédiaire trop courte peut s'avérer insuffisante pour assurer une bonne isolation entre les sous-cellules (zones dopées n et zones dopées p), ce qui peut également conduire à une baisse de rendement au niveau du module résultant.
Comme développé précédemment pour la croissance des couches dopées n et dopées p, la croissance des couches intermédiaires est plus particulièrement opérée, en ajustant les paramètres de convection-diffusion pour chacune des espèces dopantes, à une valeur intermédiaire entre les valeurs propices à la croissance des zones p et n.
Selon une première variante de réalisation, dans le cadre d'un ajustement du paramètre de convection-diffusion en étape (ii) via la variation de la vitesse de solidification, la couche intermédiaire peut être formée en adaptant la vitesse de solidification à une valeur V3 intermédiaire entre Vi et V2.
Ainsi, selon un mode de réalisation particulier, l'étape (ii) du procédé de l'invention peut être opérée en faisant varier la vitesse de solidification du silicium suivant la répétition du cycle Vi-V3-V2-V3-, avec Vi la vitesse propice à la croissance du silicium dopé n, V2 la vitesse propice à la croissance du silicium dopé p et V3 la vitesse propice à la croissance de ladite couche intermédiaire, pour conduire à une structure multicouche telle que représentée en figure 1.
Selon une seconde variante de réalisation, dans le cadre de la variation du paramètre de convection-diffusion en étape (ii) via la variation du niveau de brassage du bain liquide, la couche intermédiaire peut être formée en adaptant le niveau de brassage à une valeur B3 intermédiaire entre Bi et B2.
Ainsi, selon un autre mode de réalisation particulier, l'étape (ii) peut être opérée en faisant varier le niveau de brassage du bain suivant la répétition du cycle Bi-B3- B2-B3-, avec Bi le niveau de brassage propice à la croissance du silicium dopé n, B2 le niveau de brassage propice à la croissance du silicium dopé p et B3 le niveau de brassage propice à la croissance de ladite couche intermédiaire, pour conduire à une structure multicouche telle que représentée en figure 1.
Ajout de silicium au bain liquide
Selon un mode de réalisation particulier, on ajoute dans le bain liquide, au cours de l'étape (ii), du silicium, sous forme solide ou liquide, dans le bain fondu, de préférence progressivement, et en des quantités telles qu'elles permettent de compenser l'enrichissement du bain liquide en dopants n et p au fur et à mesure de la solidification du silicium.
Sans vouloir être lié par la théorie, un tel ajout de silicium au cours de l'étape (ii) permet avantageusement de limiter le phénomène de macroségrégation des dopants, ce dernier étant susceptible d'induire une variation de la résistivité des couches parallèlement à la direction (I) de croissance.
Etape (iii) : obtention de la plaquette de silicium
Selon une troisième étape du procédé de l'invention, on découpe une tranche (104), parallèlement à la direction (I), de la structure multicouche obtenue à l'issue de l'étape (ii), comme représenté en figure 1, de manière à obtenir la plaquette (10) attendue.
La structure multicouche obtenue à l'issue de l'étape (ii) du procédé de l'invention peut être préalablement ramenée à température ambiante et démoulée du creuset avant sa découpe.
Cette découpe peut être opérée par toute méthode classique connue de l'homme du métier, par exemple en utilisant des grains de SiC comme abrasifs.
Les dimensions de la tranche découpée sont choisies au regard des dimensions de la plaquette de silicium souhaitée, en particulier de son épaisseur (e) et de sa longueur (L). PLAQUETTE
Comme vu précédemment, la présente invention concerne, selon encore un autre des aspects, une plaquette de silicium en particulier telle qu'obtenue par le procédé décrit précédemment.
II sera fait référence dans la description qui suit à la Figure 2 annexée, qui représente schématiquement et dans un plan vertical de coupe, une plaquette de silicium selon l'invention.
Comme représenté en Figure 2, une plaquette de silicium (10) selon l'invention présente, dans au moins un plan vertical de coupe, une alternance de zones (1 1) dopées n et de zones (12) dopées p, chacune des zones s 'étendant sur toute l'épaisseur (e) de la plaquette et présentant une largeur (Ll s L2) dans le plan de coupe d'au moins 2 mm.
A la connaissance des inventeurs, il n'a encore jamais été proposé une plaquette de silicium présentant une telle architecture, en particulier présentant une largeur des zones dopées n et des zones dopées p supérieure ou égale à 2 mm.
Selon un mode de réalisation particulier, une plaquette selon l'invention peut présenter une épaisseur (e) allant de 100 à 500 μιη, en particulier de 150 à 300 μιη.
Selon un autre mode de réalisation particulier, une plaquette selon l'invention peut présenter une longueur totale (L), allant de 10 à 30 cm, en particulier de 15 à 20 cm.
Les zones dopées n (1 1) de la plaquette peuvent présenter, indépendamment les unes des autres, une densité de porteurs de charge de type électrons allant de 1014 à 1017 cm"3, en particulier de 5.1014 à 5.1016 cm"3.
Elles peuvent présenter une largeur (Li) dans le plan de coupe allant de 2 mm à 10 cm, en particulier de 5 mm à 5 cm.
Les zones dopées p (12) de la plaquette peuvent présenter, indépendamment les unes des autres, une densité en porteurs de charge de type trous allant de 1014 à 1017 cm"3, en particulier de 5.1014 à 5.1016 cm"3.
Elles peuvent présenter une largeur (L2) dans le plan de coupe allant de 2 mm à 10 cm, en particulier de 5 mm à 5 cm.
Comme décrit précédemment, selon un mode de réalisation particulier, les zones dopées n (1 1) et lesdites zones dopées p (12) peuvent être séparées entre elles par au moins une zone intermédiaire (13), dite encore « zone d'isolation électrique ». Ces zones intermédiaires (13) sont plus particulièrement caractérisées par une résistivité électrique supérieure ou égale à 80 Ω.ιη, en particulier supérieure ou égale à 400 Ω.ιη, de préférence supérieure ou égale à 2000 Ω.ιη.
Ces zones intermédiaires (13) peuvent présenter une largeur (L3) dans le plan de coupe allant de 50 μιη à 5 mm, en particulier de 100 μιη à 500 μιη.
DISPOSITIFS PHOTO VOLT AIQUES ET APPLICATIONS
L'invention concerne encore, selon un autre de ses aspects, un dispositif photovoltaïque, en particulier une cellule photovoltaïque ou un module photovoltaïque, comportant au moins une plaquette de silicium telle que définie précédemment.
L'homme du métier est à même de mettre en œuvre les traitements adéquats classiquement mis en œuvre pour l'élaboration d'une cellule PV, à partir d'une plaquette de silicium monolithique selon l'invention.
Certes, de par leur procédé de fabrication, les wafers selon l'invention présentent, comparativement aux wafers standard dont la conductivité est monotype et uniforme sur toute la surface de la plaquette, des variations plus importantes de conductivité d'une zone de type n (respectivement p) à l'autre, ainsi qu'à l'intérieur d'une même zone de type n (respectivement p) donnée. Typiquement, les variations de conductivité sont inférieures à 20 %, et même très souvent inférieures à 10 % sur des wafers monotype standard, alors que ces variations peuvent être d'un facteur 2 ou plus sur les wafers selon l'invention.
Egalement, les positions des transitions entre zones n et p ne sont pas nécessairement identiques pour tous les wafers issus de la découpe d'un même lingot du fait des problèmes de courbure d'interface solide/liquide inhérents à tous les procédés de solidification à partir du bain fondu.
Toutefois, ces caractéristiques ne sont nullement préjudiciables à l'élaboration du dispositif, en particulier de la cellule, photovoltaïque. En effet, une fois la cartographie de la surface de la plaquette réalisée pour différencier les zones de type n et p, les inventeurs ont constaté que les techniques conventionnelles pour l'élaboration des cellules PV telles que diffusion de dopants en phase gazeuse pour la réalisation des jonctions p/n+ ou n/p+, dépôt nitrure pour passivation et limitation de la réflectivité, sérigraphie pour prise de contacts, peuvent être mises en œuvre sur les plaquettes de silicium selon l'invention.
Une cellule PV selon l'invention, élaborée à partir d'une plaquette de silicium telle que décrite précédemment, est subdivisée en sous-cellules de plus petite taille. De telles cellules PV permettent de produire un niveau de tension élevé, tout en débitant moins de courant.
A titre d'exemple, la figure 3 représente, de manière schématique, l'architecture d'une cellule PV selon l'invention (figure 3a), subdivisée en six sous- cellules, et produisant une tension d'environ 3,6 V, comparée à une cellule PV conventionnelle (figure 3b) produisant une tension d'environ 0,6 V.
De telles cellules PV s'avèrent particulièrement avantageuses pour l'élaboration de modules solaires photovoltaïques aptes à délivrer une tension élevée. Plus particulièrement, il est possible, par mise en série des cellules PV selon l'invention d'élaborer un module PV de taille raisonnable, classiquement de dimension de l'ordre de 1 m2, et présentant une tension accrue par rapport aux modules élaborés à partir de cellules classiques.
Selon encore un autre de ses aspects, la présente invention concerne un module photovoltaïque formé d'un ensemble de cellules photovoltaïques selon l'invention.
A titre d'illustration, les modules à haute tension formés de cellules PV selon l'invention trouvent une application particulièrement avantageuse pour faciliter le dimensionnement d'une installation photovoltaïque, plus particulièrement via la standardisation des niveaux de tension entre les modules PV et l'onduleur dans un système photovoltaïque.
Ainsi, la présente invention concerne encore, selon un autre de ses aspects, un système photovoltaïque comprenant une pluralité de dispositifs photovoltaïques tels que définis précédemment, associés en série et/ou en parallèle de manière à permettre l'ajustement des tensions d'entrées des onduleurs associés audit système.
D'une manière générale, comme représenté en figure 4, une installation PV réunit, d'une part, des modules PV (41), générateurs électriques de courant continu (noté DC par la suite) formés chacun d'un ensemble de cellules PV connectées électriquement, et, d'autre part, un onduleur (42) dont la fonction est de transformer le courant continu DC en courant alternatif (noté AC), adapté à un réseau de distribution, par exemple au réseau EDF. L'interface entre ces deux composants majeurs de l'installation PV, désignée par la suite « le bus DC » du système PV permet de faire transiter le courant produit par les modules PV (41) vers l'onduleur (42) sous une certaine tension.
A titre d'exemple, la figure 4 représente une installation PV classique, comportant un assemblage en série de 15 modules (41) produisant chacun une tension de 31 VMPP, ce qui conduit à une tension du bus DC de 465 VMPP.
La tension du bus DC, qui est liée aux modules PV mis en œuvre, doit être adaptée à la gamme de tensions d'entrée que peut accepter l'onduleur. Or, le niveau de tension peut être très variable d'un module PV à un autre. De même, les tensions de fonctionnement varient d'un onduleur à l'autre.
La plage de tension d'entrée des onduleurs est généralement large, de manière à permettre de s'adapter à un maximum de cas (types de modules et nombre de modules par chaîne). Toutefois, cette plage de tension large implique, dans la conception de l'onduleur, de ménager un étage de conversion spécifique DC/DC, comme représenté schématiquement en figure 6a, coûteux en composants et en rendement.
Par conséquent, le dimensionnement d'une installation photo voltaïque demeure relativement délicat, puisqu'il faut trouver un ajustement entre le nombre de modules dans la chaîne, la puissance nominale des modules et la puissance nominale de l'onduleur. Cet ajustement représente une contrainte de temps pour l'installateur et un risque d'erreur de dimensionnement.
Egalement, dans les installations PV actuelles, dans lesquelles les modules sont généralement positionnés en série pour obtenir une tension du bus DC suffisante, la défaillance d'un module vient affecter le fonctionnement de l'ensemble du système PV.
Enfin, le courant est souvent élevé dans les modules PV pour des tensions de sortie relativement faibles, ce qui implique des pertes dans les conducteurs, les soudures et borniers du système PV.
Les seuls moyens actuellement proposés pour adapter les modules à l'onduleur consistent à utiliser des convertisseurs DC/DC ou directement DC/AC sur chaque module PV, dits « micro-convertisseurs » ou « power optimizer ». Toutefois, la mise en œuvre de micro-convertisseurs est complexe et nécessite de nombreux composants à déployer dans l'ensemble du champ PV, ce qui créée des difficultés pour la maintenance. De plus, la pluralité d'appareils augmente le risque de panne, les composants étant confrontés à des écarts de température plus importants. Enfin, il demeure le problème de courant élevé dans les modules PV, ainsi que de l'adaptabilité en tension et puissance de ces micro- convertisseurs avec les modules PV mis en œuvre.
De manière avantageuse, les modules PV à haute tension élaborés selon l'invention autorisent, comme exposé par la suite, l'élaboration de systèmes simples modules + onduleur optimisé en tension et courant, et permettant de pallier l'ensemble des inconvénients évoqués précédemment.
La conception et les avantages de ces nouveaux systèmes PV apparaîtront à la lecture de la description suivante, donnée uniquement à titre d'exemple et faisant référence aux figures annexées.
Au vu des contraintes exposées précédemment en matière de dimensionnement, il serait particulièrement avantageux de pouvoir standardiser la tension de bus continu à une valeur fixe pour toutes les technologies de modules et d'onduleur.
Cette standardisation doit tenir compte de la seule contrainte réelle sur les niveaux de tension : la tension du réseau de distribution, par exemple pour le réseau EDF : 230 VAC en monophasé ou 400 VAC en triphasé. Partant de ces deux grandeurs, la valeur optimale de la tension DC pour assurer un rendement de conversion DC vers AC maximum peut être estimée à environ 366 V pour le cas monophasé et 610 V pour le cas triphasé.
Ainsi, un niveau de tension pour la sortie des modules PV, compatible avec ces deux contraintes peut être par exemple de 122 VMPP par module PV.
La figure 5 présente deux configurations envisageables avec des modules selon l'invention et permettant de répondre aux exigences précitées. Plus particulièrement :
- la figure 5a présente une configuration de cinq chaînes montées en parallèle, chacune étant formée de trois modules (51) en série (caractéristique d'un module : 1,75 AMpp ; 122 VMPP, 216 Wc) , ce qui permet de conduire à une tension du bus DC de 366 VMPP ; et - la figure 5b présente une configuration de trois chaînes montées en parallèle, chacune étant formée de cinq modules (51), ce qui conduit à une tension du bus DC de 610 VMPP- Bien entendu, les deux configurations de la figure 5 sont présentées à titre illustratif et non limitatif de l'invention. Il est par exemple également possible de configurer des modules d'environ 61 V, 30,5 V, 15,25 V, 5,08V, sous-multiples de 122 V.
Ces nouvelles configurations sont autorisées par l'aptitude des modules élaborées à partir des cellules PV selon l'invention à délivrer une tension élevée.
En effet, l'obtention d'un module PV délivrant une tension de 122 V avec des wafers classiques, de taille classique de 156 x 156 mm, et caractérisés par exemple par une tension de 0,6 V/wafer et un courant de 7 A comme représenté en figure 3b, nécessiterait de mettre en œuvre un grand nombre de cellules (203 wafers dans le cas d'espèce), et conduirait donc à un module PV de puissance nominale de 850 W présentant une surface élevée (de l'ordre de 5 m2). Des modules présentant une telle surface sont difficilement manipulables. De plus, cette architecture conserve un courant élevé occasionnant des pertes dans les conducteurs des modules PV.
En revanche, grâce aux nouvelles cellules PV élaborées selon l'invention subdivisées en sous-cellules comme représenté en figure 3a, il est possible d'accéder à un module présentant une tension de 122 V et un courant d'environ 1,75 A tout en conservant une taille raisonnable de l'ordre du m2 (par exemple à partir de l'assemble de 34 cellules produisant une tension de 3,6 V/wafer telles que représentées en figure 3a).
En résumant, avec la plaquette telle que décrite dans la présente demande, on peut réaliser un module PV délivrant, à parité de surface, la même puissance nominale qu'un module classique, mais avec une tension plus élevée et un courant plus faible. Les nouveaux systèmes PV tels qu'illustrés en figures 5a et 5b s'avèrent particulièrement avantageux à plusieurs titres.
D'une part, ils permettent de fournir une tension de bus DC standardisée, dans le cas illustré précédemment, une tension de 366 V ou 610 V. Il n'est ainsi plus nécessaire que l'onduleur dispose d'une large plage de tension d'entrée DC, ce qui permet avantageusement d'éliminer un étage de conversion pour l'onduleur, et donc de réduire son coût, son encombrement et d'améliorer sa fiabilité. A titre d'exemple, la figure 6 représente de manière schématique, d'une part (figure 6a) l'architecture d'un onduleur (42) classique à deux étages de conversion DC/DC et DC/AC et, d'autre part (figure 6b) l'architecture d'un onduleur (52) utilisable dans les nouveaux systèmes PV présentés précédemment, dans lequel le premier étage de conversion DC/DC a été supprimé. Egalement, comme représenté en figure 5, les courants sont plus faibles dans les modules PV formés selon l'invention, ce qui permet de réduire les pertes dans les conducteurs de modules PV et donc la section de ces conducteurs.
Par ailleurs, les configurations de mise en parallèle des modules permettent d'avoir une meilleure robustesse du système PV aux ombrages, par exemple dans le cas où un ou plusieurs modules ne sont pas éclairés. Enfin, dans le cas où un module s'avère défaillant, il est possible de le remplacer par un module à tension équivalent sans interrompre le fonctionnement du système PV. L'invention va maintenant être décrite au moyen de l'exemple suivant donné bien entendu à titre illustratif et non limitatif de l'invention.
EXEMPLE
i. Préparation du bain fondu
Le bain fondu est préparé à partir d'une charge de silicium de grade électronique, auquel sont ajoutées des plaquettes dopantes de bore et d'antimoine, de sorte que le bain fondu initial présente une teneur de 5. 1017 atomes d'antimoine par cm3 et de 1,9.1016 atomes de bore par cm3. ii. Croissance des couches de silicium dopées n et dopées p
La croissance du silicium est opérée par la méthode de tirage de Czochralski.
La vitesse de solidification est ajustée par contrôle de la vitesse de tirage de la canne supportant le germe initial.
La vitesse de rotation de la canne supportant le germe est fixée à 15 tours par minute tout au long du cycle de solidification.
Une phase transitoire dite d'épaulement pendant laquelle la vitesse de tirage de la canne est fixée à 9,8 μητ/s permet au solide formé de passer du diamètre du germe à celui choisi pour le cristal, dans le cas présent 6" ou 150 mm, et ce diamètre est maintenu constant pendant tout le cycle de solidification. Dès le diamètre nominal atteint, la vitesse de tirage est maintenue à 9,8 μητ/s, pendant 30 secondes, pour former une zone compensée, puis réduite à une valeur de
On fait croître le cristal à cette valeur de 3,8 μηι/s pendant 13150 s, ce qui permet de solidifier 5 cm de zone de type p.
La vitesse de tirage est alors fixée à 9,8 μτη/s, pendant 30 secondes pour former à nouveau une zone compensée.
Puis la vitesse de tirage est augmentée à 25,4 μητ/s pendant 1900 s pour faire croître 4,8 cm de zone de type n.
En tenant compte des transitoires, la longueur des zones de transition entre matériaux n et p est d'environ 400 μιη.
Ce cycle (9,8 μητ/s - 30 s, 3,8 μητ/s - 13150 s, 9,8 μητ/s - 30 s et 25,4 μητ/s - 1900 s) est répété une seconde fois, puis la vitesse de tirage est fixée à 9,8 μηι/s jusqu'à la fin du cycle de solidification. ni. Découpe des wafers
A l'issue du procédé de croissance, le lingot est découpé (procédé de découpe classique utilisant des grains de SiC comme abrasifs) en tranches de 250 μιη d'épaisseur et de 20 cm de long, les wafers obtenus comprenant deux zones de type p et deux zones de type n séparées et encadrées par des zones compensées.

Claims

REVENDICATIONS
1. Procédé de fabrication d'une plaquette (10) en silicium monolithique à multi-jonctions verticales (2) présentant une alternance de zones dopées n et de zones dopées p, comprenant au moins les étapes consistant à :
(i) disposer d'un bain liquide (100) comprenant du silicium, au moins un agent dopant de type n et au moins un agent dopant de type p ;
(ii) procéder à la solidification directionnelle du silicium selon une direction (I), en faisant varier les paramètres de convection-diffusion pour alterner la croissance de couches de silicium dopé n (101) et de couches de silicium dopé p (102) ; et
(iii) découper une tranche (104), parallèlement à la direction (I), de la structure multicouche obtenue à l'issue de l'étape (ii), de manière à obtenir ladite plaquette (10) attendue.
2. Procédé selon la revendication 1 , dans lequel l'étape (ii) de solidification du silicium est opérée par une méthode de tirage, en particulier par la méthode de tirage de Czochralski ou de Bridgman.
3. Procédé selon l'une quelconque des revendications précédentes, dans lequel ledit agent dopant de type p est choisi parmi le bore (B), l'aluminium (Al), le gallium (Ga), l'indium (In), le zinc (Zn) et leurs mélanges, en particulier est le bore.
4. Procédé selon l'une quelconque des revendications précédentes, dans lequel ledit agent dopant de type n est choisi parmi le phosphore (P), l'arsenic (As), l'antimoine (Sb), l'étain (Sn) et leurs mélanges, en particulier est l'antimoine.
5. Procédé selon l'une quelconque des revendications précédentes, dans lequel ledit agent dopant de type p est le bore et ledit agent dopant de type n est l'antimoine.
6. Procédé selon l'une quelconque des revendications précédentes, dans lequel l'étape (ii) comprend, entre la croissance d'une couche de silicium dopé n (101) et d'une couche de silicium dopé p (102), la croissance d'une couche intermédiaire (103), ladite couche intermédiaire (103) présentant une résistivité supérieure ou égale à 80 Ω.ιη, en particulier supérieure ou égale à 400 Ω.ιη, de préférence supérieure ou égale à 2000 Ω.πι .
7. Procédé selon l'une quelconque des revendications précédentes, dans lequel la variation du paramètre de convection-diffusion en étape (ii) est opérée via la variation de la vitesse de solidification du silicium, en particulier entre au moins une valeur Vi propice à la croissance du silicium dopé n, et une valeur V2 propice à la croissance du silicium dopé p.
8. Procédé selon la revendication précédente, dans lequel la solidification du silicium en étape (ii) est effectuée par une méthode de tirage, la vitesse de solidification du silicium étant ajustée via le contrôle de la vitesse de tirage.
9. Procédé selon l'une quelconque des revendications 6 à 8, dans lequel l'étape (ii) est opérée en faisant varier la vitesse de solidification du silicium suivant la répétition du cycle Vi-V3-V2-V3-, avec Vi la vitesse propice à la croissance du silicium dopé n, V2 la vitesse propice à la croissance du silicium dopé p et V3 la vitesse propice à la croissance de ladite couche intermédiaire de valeur intermédiaire entre Vi et V2.
10. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel la variation du paramètre de convection-diffusion en étape (ii) est opérée via la variation du niveau de brassage du bain liquide, en particulier entre au moins une valeur Bi propice à la croissance du silicium dopé n et une valeur B2 propice à la croissance du silicium dopé p.
11. Procédé selon la revendication précédente, dans lequel le niveau de brassage du bain liquide est ajusté à l'aide d'un système de brassage, en particulier par rotation forcée du cristal et/ou du creuset dans une méthode de tirage de type Czochralski, à l'aide d'un champ magnétique alternatif, tournant ou glissant, d'une pale mécanique, d'une hélice ou d'un disque.
12. Procédé selon l'une quelconque des revendications précédentes, dans lequel du silicium, sous forme solide ou liquide, est ajouté dans le bain liquide au cours de l'étape (ii) en des quantités telles qu'elles permettent de compenser l'enrichissement du bain liquide en dopants n et p au fur et à mesure de la solidification du silicium.
13. Procédé selon l'une quelconque des revendications précédentes, dans lequel les durées respectives en étape (ii) de solidification du silicium dopé n et du silicium dopé p sont ajustées de manière à ce que lesdites couches dopées n (101) et dopées p (102) formées à l'issue de l'étape (ii) présentent, indépendamment les unes des autres, une épaisseur d'au moins 2 mm, en particulier allant de 2 mm à 10 cm, et plus particulièrement de 5 mm à 5 cm.
14. Plaquette de silicium (10) monolithique à multi-jonctions verticales (2), présentant, dans au moins un plan vertical de coupe, une alternance de zones (1 1) dopées n et de zones (12) dopées p, chacune des zones s 'étendant sur toute l'épaisseur (e) de la plaquette et présentant une largeur (Ll s L2) dans le plan de coupe d'au moins 2 mm.
15. Plaquette selon la revendication précédente, caractérisée en ce qu'elle est formée selon le procédé tel que défini selon l'une quelconque des revendications 1 à 13.
16. Plaquette selon la revendication 14 ou 15, dans laquelle lesdites zones dopées n (1 1) présentent, indépendamment les unes des autres, une densité de porteurs de charge de type électrons allant de 1014 à 1017 cm 3, en particulier de 5.1014 à 5.1016 cm"3.
17. Plaquette selon l'une quelconque des revendications 14 à 16, dans laquelle lesdites zones dopées n présentent, indépendamment les unes des autres, une largeur (Li) dans le plan de coupe allant de 2 mm à 10 cm, en particulier de 5 mm à 5 cm.
18. Plaquette selon l'une quelconque des revendications 14 à 17, dans laquelle lesdites zones dopées p (12) présentent, indépendamment les unes des autres, une densité en porteurs de charge de type trous allant de 1014 à 1017 cm"3, en particulier de 5.1014 à 5.1016 cm"3.
19. Plaquette selon l'une quelconque des revendications 14 à 18, lesdites zones dopées p présentant, indépendamment les unes des autres, une largeur (L2) dans le plan de coupe allant de 2 mm à 10 cm, en particulier de 5 mm à 5 cm.
20. Plaquette selon l'une quelconque des revendications 14 à 19, dans laquelle lesdites zones dopées n (1 1) et lesdites zones dopées p (12) sont séparées entre elles par au moins une zone intermédiaire (13), ladite zone intermédiaire (13) présentant une résistivité supérieure ou égale à 80 Ω.ιη, en particulier supérieure ou égale à 400 Ω.ιη, de préférence supérieure ou égale à 2000 Ω.ιη.
21. Plaquette selon la revendication 20, dans laquelle chacune desdites zones intermédiaire (13) présente une largeur (L3) dans le plan de coupe allant de 50 μιη à 5 mm, en particulier de 100 μιη à 500 μιη.
22. Plaquette selon l'une quelconque des revendications 14 à 21 , ladite plaquette présentant épaisseur (e) allant de 100 à 500 μιη, en particulier de 150 à 300 μιη.
23. Plaquette selon l'une quelconque des revendications 14 à 22, ladite plaquette présentant une longueur totale (L) dans le plan de coupe allant de 10 à 30 cm, en particulier de 15 à 20 cm.
24. Dispositif photo voltaïque, comportant une plaquette de silicium telle que définie selon l'une quelconque des revendications 14 à 23.
25. Système photovoltaïque comprenant une pluralité de dispositifs photovoltaïques selon la revendication 24, associés en série et/ou en parallèle de manière à permettre l'ajustement des tensions d'entrées des onduleurs associés audit système.
EP13774828.1A 2012-09-04 2013-09-03 Procédé de fabrication d'une plaquette en silicium monolithique a multi-jonctions verticales Withdrawn EP2893058A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1258224A FR2994982B1 (fr) 2012-09-04 2012-09-04 Procede de fabrication d'une plaquette en silicium monolithique a multi-jonctions verticales.
PCT/IB2013/058262 WO2014037878A1 (fr) 2012-09-04 2013-09-03 Procédé de fabrication d'une plaquette en silicium monolithique a multi-jonctions verticales

Publications (1)

Publication Number Publication Date
EP2893058A1 true EP2893058A1 (fr) 2015-07-15

Family

ID=48652143

Family Applications (1)

Application Number Title Priority Date Filing Date
EP13774828.1A Withdrawn EP2893058A1 (fr) 2012-09-04 2013-09-03 Procédé de fabrication d'une plaquette en silicium monolithique a multi-jonctions verticales

Country Status (6)

Country Link
US (1) US9905716B2 (fr)
EP (1) EP2893058A1 (fr)
JP (1) JP6396296B2 (fr)
CN (1) CN104797745B (fr)
FR (1) FR2994982B1 (fr)
WO (1) WO2014037878A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6432879B2 (ja) * 2015-11-13 2018-12-05 信越半導体株式会社 エピタキシャルウェーハの製造方法
FR3091025B1 (fr) * 2018-12-21 2021-01-22 Commissariat Energie Atomique Procédé de passivation de cellules photovoltaïques et procédé de fabrication de sous-cellules photovoltaïques passivées

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4428783A (en) * 1980-12-29 1984-01-31 Heliotronic Forschungs-Und Entwicklungsgesellschaft Fur Solarzellen-Grundstoffe Mbh Process for the manufacture of vertical P-N junctions in the pulling of silicon from a silicon melt
US20100258172A1 (en) * 2003-04-14 2010-10-14 S'tile Semiconductor structure

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4297717A (en) * 1965-09-28 1981-10-27 Li Chou H Semiconductor device
US3690953A (en) * 1970-09-10 1972-09-12 Us Air Force Vertical junction hardened solar cell
US3969746A (en) * 1973-12-10 1976-07-13 Texas Instruments Incorporated Vertical multijunction solar cell
JPS531483A (en) * 1976-06-28 1978-01-09 Futaba Denshi Kogyo Kk Pn junction solar battery and method of producing same
US4116717A (en) * 1976-12-08 1978-09-26 The United States Of America As Represented By The Secretary Of The Air Force Ion implanted eutectic gallium arsenide solar cell
US4320247A (en) * 1980-08-06 1982-03-16 Massachusetts Institute Of Technology Solar cell having multiple p-n junctions and process for producing same
JPS5983996A (ja) * 1982-11-05 1984-05-15 Nec Corp 引上げ法によるシリコン単結晶インゴツトの製造方法
AUPM483494A0 (en) * 1994-03-31 1994-04-28 Pacific Solar Pty Limited Multiple layer thin film solar cells
JP4241446B2 (ja) * 2003-03-26 2009-03-18 キヤノン株式会社 積層型光起電力素子
JP2006173381A (ja) * 2004-12-16 2006-06-29 Toyota Motor Corp 光起電力素子
US7902453B2 (en) * 2005-07-27 2011-03-08 Rensselaer Polytechnic Institute Edge illumination photovoltaic devices and methods of making same
JP2007266094A (ja) * 2006-03-27 2007-10-11 Mitsubishi Heavy Ind Ltd プラズマｃｖｄ装置及びプラズマｃｖｄによる半導体薄膜の成膜方法
JP5313534B2 (ja) * 2008-03-28 2013-10-09 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶引上装置及びシリコン単結晶の製造方法
US8450597B2 (en) * 2008-07-03 2013-05-28 Mh Solar Co., Ltd. Light beam pattern and photovoltaic elements layout
RU2009107568A (ru) * 2009-03-04 2010-09-10 Броня Цой (RU) Фотопреобразующая часть преобразователя электромагнитного излучения (варианты), преобразователь электромагнитного излучения
JP5077966B2 (ja) 2009-08-27 2012-11-21 シャープ株式会社 シリコンインゴットの製造方法
JP2012009699A (ja) 2010-06-25 2012-01-12 Sanyo Electric Co Ltd 太陽電池およびその製造方法
KR20140097971A (ko) * 2011-04-14 2014-08-07 지티 어드밴스드 씨제트 엘엘씨 균등한 다중 도판트들을 갖는 실리콘 잉곳 및 그 제조방법과 제조장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4428783A (en) * 1980-12-29 1984-01-31 Heliotronic Forschungs-Und Entwicklungsgesellschaft Fur Solarzellen-Grundstoffe Mbh Process for the manufacture of vertical P-N junctions in the pulling of silicon from a silicon melt
US20100258172A1 (en) * 2003-04-14 2010-10-14 S'tile Semiconductor structure

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of WO2014037878A1 *

Also Published As

Publication number Publication date
FR2994982A1 (fr) 2014-03-07
US20150249173A1 (en) 2015-09-03
CN104797745A (zh) 2015-07-22
WO2014037878A1 (fr) 2014-03-13
CN104797745B (zh) 2018-03-06
JP2015531742A (ja) 2015-11-05
FR2994982B1 (fr) 2016-01-08
JP6396296B2 (ja) 2018-09-26
US9905716B2 (en) 2018-02-27

Similar Documents

Publication Publication Date Title
Irvine et al. MOCVD of thin film photovoltaic solar cells—Next-generation production technology?
EP2172981B1 (fr) Cellule photovoltaïque à hétérojonction à deux dopages et procédé de fabrication
Colegrove et al. High-efficiency polycrystalline CdS/CdTe solar cells on buffered commercial TCO-coated glass
Dutta et al. Flexible GaAs solar cells on roll-to-roll processed epitaxial Ge films on metal foils: A route towards low-cost and high-performance III–V photovoltaics
Aberle et al. Polycrystalline silicon thin‐film solar cells on glass by aluminium‐induced crystallisation and subsequent ion‐assisted deposition (ALICIA)
Williams et al. Core-shell ITO/ZnO/CdS/CdTe nanowire solar cells
EP2126980A2 (fr) Heterojonction a interface intrinsequement amorphe
Trinh et al. Progress in and potential of liquid phase crystallized silicon solar cells
JP2005159312A (ja) 太陽電池用多結晶シリコン基板の母材および太陽電池用多結晶シリコン基板
Jamarkattel et al. 17.2% Efficient CdSexTe1− x solar cell with (InxGa1− x) 2O3 emitter on lightweight and flexible glass
US8017862B2 (en) Solar-cell single-crystal silicon substrate, solar cell element, and method for producing the same
EP2965350A1 (fr) Substrat semi-conducteur monolithique à base de silicium, divisé en sous-cellules
EP2893058A1 (fr) Procédé de fabrication d'une plaquette en silicium monolithique a multi-jonctions verticales
FR3007200A1 (fr) Cellule solaire a heterojonction de silicium
Grover et al. Device physics of heteroepitaxial film c-Si heterojunction solar cells
EP2898123A1 (fr) Procede de formation d'une couche de silicium epitaxiee
Junge et al. Evaluating the efficiency limits of low cost mc Si materials using advanced solar cell processes
Shang et al. Characterization of n-Type Iodine-Doped and Indium-Doped CdTe/Cd-Se-Te Thin Films Fabricated by Close-Spaced Sublimation Epitaxy
WO2015063689A1 (fr) Substrat composite a base de silicium presentant des zones actives separees par des zones d'isolation electrique comportant un feuillard en carbure de silicium
Compaan Materials challenges for terrestrial thin-film photovoltaics
Yip Development of high-efficiency solar cells on CuInSe2 single crystals
Milenkovic et al. Epitaxial N-type silicon solar cells with 20% efficiency
FR3047351A1 (fr)
JP2010034411A (ja) 薄膜太陽電池およびその製造方法
Danielsson et al. Effect of hydrogenation on minority carrier lifetime in low-grade silicon

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20150407

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

RIN1 Information on inventor provided before grant (corrected)

Inventor name: PILAT, ERIC

Inventor name: GARANDET, JEAN-PAUL

Inventor name: CHAINTREUIL, NICOLAS

Inventor name: VESCHETTI, YANNICK

Inventor name: FASIELLO, ANNALAURA

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20190104

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20200825