EP2745185B1 - Système d'émission et procédé de transmission de signaux - Google Patents

Système d'émission et procédé de transmission de signaux Download PDF

Info

Publication number
EP2745185B1
EP2745185B1 EP12812150.6A EP12812150A EP2745185B1 EP 2745185 B1 EP2745185 B1 EP 2745185B1 EP 12812150 A EP12812150 A EP 12812150A EP 2745185 B1 EP2745185 B1 EP 2745185B1
Authority
EP
European Patent Office
Prior art keywords
clock
data
signals
data signals
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
EP12812150.6A
Other languages
German (de)
English (en)
Other versions
EP2745185A2 (fr
Inventor
Thomas Blon
Florian Jansen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Line GmbH
Original Assignee
Silicon Line GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Line GmbH filed Critical Silicon Line GmbH
Publication of EP2745185A2 publication Critical patent/EP2745185A2/fr
Application granted granted Critical
Publication of EP2745185B1 publication Critical patent/EP2745185B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/04—Distributors combined with modulators or demodulators
    • H04J3/047—Distributors with transistors or integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Definitions

  • the physical layer is the lowest layer in the O [pen] S [ystems] I [nterconnection] layer model, which is also called the OSI reference model and a layer model of the International Organization for Standardization (ISO), which in turn serves as the basis for the design of communication protocols in computer networks.
  • OSI International Organization for Standardization
  • PHY The physical layer (PHY) is responsible for combining, forwarding, error, modulation, power control, spreading (code, division, ultimate) and the like and knows neither data nor applications, only zeros and ones.
  • PHY provides the overlying data link layer (D [ata] L [ink] L [ayer]), in particular a sub-layer called M [edia] A [ccess] C [ontrol] layer, logical channels (transport channels at U [universal ] M [obile] T [elecommunications] S [ystem]).
  • D-PHY basically enables a flexible, inexpensive and fast serial interface for communication connections between components within a mobile device.
  • a DSI or DSI-2 or CSI or CSI-2 or CSI-3 based on the D-PHY protocol comprises up to four differential data lines and a differential clock line which connects the application processor electrically to the display and / or to the camera using copper cables connect.
  • the data rate per differential data line is up to 1.5 Gbps (gigabits per second).
  • serialized signal transmission should be considered.
  • serialization is conventionally quite error-prone and is often unstable.
  • serialization / deserialization process requires more time for serial data transmission than for the corresponding parallel data transmission. If the clock were to be switched off by the master, for example by the camera or by the application processor, before all the necessary serialized data had been transmitted and deserialized, this would result in data loss and bit errors.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Information Transfer Systems (AREA)
  • Transmitters (AREA)

Claims (14)

  1. Dispositif d'émission (S), qui peut être fourni :
    - avec des signaux de données transportables sur au moins une ligne de données (CH0+, CH0-, CH1+, CH1-, CH2+, CH2-, CH3+, CH3-), où
    -- des signaux de données (HSD0, HSD1, HSD2, HSD3) asymétriques basés sur des niveaux logiques ainsi que
    -- des signaux de données (DD0+, DD0-, DD1+, DD1-, DD2+, DD2-, DD3+, DD3-) différentiels basés sur le mode commun
    sont présents sur chacune des lignes de données (CH0+, CH0-, CH1+, CH1-, CH2+, CH2-, CH3+, CH3-), et
    - avec des signaux d'horloge transportables sur au moins une ligne d'horloge (CLK+, CLK-), où
    -- des signaux d'horloge asymétriques basés sur des niveaux logiques ainsi que
    -- des signaux d'horloge différentiels basés sur le mode commun
    sont présents sur chacune des lignes d'horloge (CLK+, CLK-),
    - le dispositif d'émission (S) sérialisant les signaux de données et d'horloge asymétriques basés sur des niveaux logiques et les signaux de données et d'horloge différentiels basés sur le mode commun sous la forme d'un flux de signaux (SI) commun, et
    - le dispositif d'émission (S) comportant :
    -- au moins un générateur d'horloge (PS) pour générer au moins une horloge de référence sur au moins une ligne d'horloge (TL),
    -- au moins un sérialiseur (SE), connecté en aval du générateur d'horloge (PS), étant fourni avec un état d'arrêt reconnaissable sur la ligne d'horloge (TL), et insérant au moins une séquence d'arrêt assignée à l'état d'arrêt dans le flux de signaux (SI) commun, sur la base de laquelle séquence d'arrêt peut être détecté pour au moins un dispositif de réception (E) en ce que la transmission du flux de signaux (SI) commun est interrompue après l'expiration d'au moins un intervalle de temps défini, et
    -- au moins un moyen de détection/contrôle (PD), connecté en amont du générateur d'horloge (PS), pour détecter l'état d'arrêt sur la ligne d'horloge (TL) et pour la transmission retardée d'au moins un signal d'arrêt assigné à l'état d'arrêt au générateur d'horloge (PS), au moyen duquel signal d'arrêt le générateur d'horloge (PS) et le sérialiseur (SE) sont mis à l'état d'inactivité.
  2. Dispositif d'émission selon la revendication 1, caractérisé en ce que le dispositif d'émission (S) est assigné à au moins une source de données, formée
    - en particulier comme au moins une caméra (KA) et/ou
    - en particulier comme au moins un processeur d'application (AP).
  3. Dispositif d'émission selon la revendication 1 ou 2, caractérisé en ce que le dispositif de réception (E) est assigné à au moins un collecteur de données, formé
    - en particulier comme au moins un processeur d'application (AP) et/ou
    - en particulier comme au moins une unité d'affichage (DU).
  4. Dispositif d'émission selon au moins l'une des revendications 1 à 3, caractérisé en ce que le générateur d'horloge (PS) est formé comme au moins une phase-locked loop, en particulier comme au moins une clock multiplier unit.
  5. Dispositif d'émission selon au moins l'une des revendications 1 à 4, caractérisé en ce que le sérialiseur (SE) comporte
    - au moins un encadreur (FR) pour générer au moins un cadre pour le flux de signaux (SI) commun reconnaissable dans le dispositif de réception (E) et
    - au moins un multiplexeur (MU), connecté en aval du encadreur (FR), pour générer le flux de signaux (SI) commun.
  6. Dispositif d'émission selon la revendication 5, caractérisé en ce que l'encadreur (FR) peut être fourni avec les signaux de données (HSD0, HSD1, HSD2, HSD3) asymétriques basés sur des niveaux logiques ainsi que avec les signaux de données (DD0+, DD0-, DD1+, DD1-, DD2+, DD2-, DD3+, DD3-) différentiels et intègre les signaux de données (DD0+, DD0-, DD1+, DD1-, DD2+, DD2-, DD3+, DD3-) différentiels dans le flux de signaux de données (HSD0, HSD1, HSD2, HSD3) asymétriques basés sur des niveaux logiques au moyen d'au moins un codeur (KO), en particulier au moyen d'au moins un bloc de codage 5b/6b.
  7. Dispositif d'émission selon au moins l'une des revendications 1 à 6, caractérisé en ce que le moyen de détection/contrôle (PD) est formé comme au moins un contrôleur de mise hors tension.
  8. Dispositif d'émission selon au moins l'une des revendications 1 à 7, caractérisé en ce qu'au moins une logique d'interface d'émission (LS) est connectée en amont du sérialiseur (SE) et du moyen de détection/contrôle (PD) pour recevoir les signaux de données et signaux d'horloge, la logique d'interface d'émission (LS) en particulier étant assignée à au moins une CSI et/ou CSI-2 et/ou CSI-3 et/ou DSI et/ou DSI-2 interface (IS) de la source de données, l'interface (IS) par exemple étant jusqu'à quatre bits de large.
  9. Dispositif d'émission selon la revendication 8, caractérisé en ce que la logique d'interface d'émission (LS) comporte au moins une machine d'état pour correctement interpréter des signaux de données.
  10. Dispositif de circuit (S, E), comportant
    - au moins un dispositif d'émission (S) selon au moins l'une des revendications 1 à 9 et
    - l'au moins un dispositif de réception (E).
  11. Procédé, où
    - au moins un dispositif d'émission (S) est fourni :
    -- avec des signaux de données transportables sur au moins une ligne de données (CH0+, CH0-, CH1+, CH1-, CH2+, CH2-, CH3+, CH3-), où
    ---des signaux de données (HSD0, HSD1, HSD2, HSD3) asymétriques basés sur des niveaux logiques ainsi que
    ---des signaux de données (DD0+, DD0-, DD1+, DD1-, DD2+, DD2-, DD3+, DD3-) différentiels basés sur le mode commun
    sont présents sur chacune des lignes de données (CH0+, CH0-, CH1+, CH1-, CH2+, CH2-, CH3+, CH3-), et
    -- avec des signaux d'horloge transportables sur au moins une ligne d'horloge (CLK+, CLK-), où
    --- des signaux d'horloge asymétriques basés sur des niveaux logiques ainsi que
    --- des signaux d'horloge différentiels basés sur le mode commun
    sont présents sur chacune des lignes d'horloge (CLK+, CLK-),
    - le dispositif d'émission (S) sérialise les signaux de données et d'horloge asymétriques basés sur des niveaux logiques et les signaux de données et d'horloge différentiels basés sur le mode commun sous la forme d'un flux de signaux (SI) commun,
    - au moins une horloge de référence est générée par au moins un générateur d'horloge (PS) sur au moins une ligne d'horloge (TL),
    - un état d'arrêt est détecté sur la ligne d'horloge (TL) au moyen d'au moins un moyen de détection/contrôle (PD) connecté en amont du générateur d'horloge (PS),
    - au moins un signal d'arrêt assigné à l'état d'arrêt est transmis avec un retardement au générateur d'horloge (PS) au moyen du moyen de détection/contrôle (PD), au moyen duquel signal d'arrêt le générateur d'horloge (PS) et au moins un sérialiseur (SE) connecté en aval du générateur d'horloge (PS) sont mis à l'état d'inactivité, et
    - le sérialiseur (SE) est fourni avec l'état d'arrêt détecté sur la ligne d'horloge (TL) et insère au moins une séquence d'arrêt assignée à l'état d'arrêt dans le flux de signaux commun à être transmis à au moins un dispositif de réception (E), sur la base de laquelle séquence d'arrêt le dispositif de réception (E) détecte que la transmission est interrompue après l'expiration d'un intervalle de temps défini.
  12. Procédé selon la revendication 11, caractérisé en ce que l'intervalle de temps défini est assigné au retardement du signal d'arrêt.
  13. Procédé selon la revendication 12, caractérisé en ce que l'intervalle de temps défini correspond au moins approximativement au retardement du signal d'arrêt.
  14. Procédé selon au moins l'une des revendications 11 à 13 et/ou utilisation d'au moins un dispositif de circuit (S, E) selon la revendication 10 lors de la termination au moins temporaire d'au moins une transmission simultanée série et/ou groupée, en particulier basée sur le protocole CSI et/ou basée sur le protocole CSI-2 et/ou basée sur le protocole CSI-3 et/ou basée sur le protocole DSI et/ou basée sur le protocole DSI-2, de signaux de données et d'horloge asymétriques basés sur des niveaux logiques ainsi que de signaux de données et d'horloge différentiels, en particulier basés sur le mode commun, en particulier de signaux de données D-PHY et signaux d'horloge D-PHY, par exemple de signaux de données MIPI-D-PHY et signaux d'horloge MIPI-D-PHY jusqu'à quatre bits de largeur, entre au moins une source de données, en particulier au moins une caméra (KA), par exemple à haute résolution et/ou par exemple dans la fonction d'une source d'image, et/ou au moins un processeur d'application (AP), et au moins un collecteur de données, en particulier au moins un processeur d'application (AP) et/ou au moins une unité d'affichage (DU), par exemple à haute résolution et/ou par exemple dans la fonction d'un collecteur d'image, par exemple au moins un écran ou au moins un moniteur.
EP12812150.6A 2011-08-16 2012-08-16 Système d'émission et procédé de transmission de signaux Active EP2745185B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011052765 2011-08-16
PCT/DE2012/200055 WO2013023657A2 (fr) 2011-08-16 2012-08-16 Système d'émission et procédé de transmission de signaux

Publications (2)

Publication Number Publication Date
EP2745185A2 EP2745185A2 (fr) 2014-06-25
EP2745185B1 true EP2745185B1 (fr) 2020-07-15

Family

ID=47519769

Family Applications (1)

Application Number Title Priority Date Filing Date
EP12812150.6A Active EP2745185B1 (fr) 2011-08-16 2012-08-16 Système d'émission et procédé de transmission de signaux

Country Status (5)

Country Link
US (1) US9197361B2 (fr)
EP (1) EP2745185B1 (fr)
JP (1) JP6126604B2 (fr)
DE (1) DE112012003369A5 (fr)
WO (1) WO2013023657A2 (fr)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001103028A (ja) * 1999-10-01 2001-04-13 Nippon Telegr & Teleph Corp <Ntt> 信号多重方法
US7587537B1 (en) * 2007-11-30 2009-09-08 Altera Corporation Serializer-deserializer circuits formed from input-output circuit registers
JP4633547B2 (ja) * 2004-06-18 2011-02-16 パナソニック株式会社 携帯情報端末機器およびその機器内相互通信方法
JP5223183B2 (ja) * 2006-10-31 2013-06-26 日立電線株式会社 光電気複合配線部品及びこれを用いた電子機器
JP2008160370A (ja) * 2006-12-22 2008-07-10 Kddi Corp データ伝送システム及び方法、データ送信装置並びにデータ受信装置
CN101675612B (zh) * 2007-04-05 2013-05-01 欧姆龙株式会社 光传输模块
PL2186242T3 (pl) * 2007-09-10 2017-11-30 Nokia Technologies Oy Zmienianie ustawień sprzętowych na podstawie preambuły danych
JP4609552B2 (ja) * 2008-08-22 2011-01-12 オムロン株式会社 光伝送用並列直列変換器、光伝送システム、及び電子機器
JP5187277B2 (ja) * 2009-06-16 2013-04-24 ソニー株式会社 情報処理装置、及びモード切り替え方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Also Published As

Publication number Publication date
EP2745185A2 (fr) 2014-06-25
JP2014524700A (ja) 2014-09-22
US20150043675A1 (en) 2015-02-12
DE112012003369A5 (de) 2014-06-26
JP6126604B2 (ja) 2017-05-10
US9197361B2 (en) 2015-11-24
WO2013023657A2 (fr) 2013-02-21
WO2013023657A3 (fr) 2013-06-20

Similar Documents

Publication Publication Date Title
EP2745459B1 (fr) Circuiterie et procédé de transmission de signaux
KR100545429B1 (ko) 프로토콜 독립적 데이터 전송 방법, 장치, 정보 처리 장치, 네트워크 인터페이스 및 시스템
EP2745456B1 (fr) Circuiterie et procédé de transmission de signaux
DE19809189B4 (de) Paralleldatenzeitunsicherheitsdetektionsschaltung
DE112016001258T5 (de) Multi-gigabit drahtloses tunnelsystem
DE102013102912A1 (de) System und Verfahren zur Verarbeitung von Ablaufverfolgungsinformationen
EP2745460B1 (fr) Circuiterie et procédé de transmission de signaux
EP2745457B1 (fr) Circuiterie et procédé de transmission de signaux
CN110505268A (zh) 高速传输fota升级固件包的数据传输系统及传输方法
EP2745185B1 (fr) Système d&#39;émission et procédé de transmission de signaux
CN102780598B (zh) 一种总线通信方法、总线通信单元及系统
EP2745458B1 (fr) Circuiterie et procédé de transmission de signaux
EP2745478B1 (fr) Circuiterie et procédé de transmission de signaux
CN209710123U (zh) 高速传输fota升级固件包的数据传输系统
WO2024068437A1 (fr) Transfert de données basé sur un matériel et efficace
WO2005011193A1 (fr) Dispositif de mise en oeuvre d&#39;un rnc a l&#39;aide de lvds
DE102004059022A1 (de) Verfahren und elektrischer Logikbaustein zur Verlängerung einer USB-Schnittstelle

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20140317

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
RIC1 Information provided on ipc code assigned before grant

Ipc: H04J 3/04 20060101ALN20190325BHEP

Ipc: G06F 1/04 20060101AFI20190325BHEP

Ipc: H04L 7/10 20060101ALN20190325BHEP

Ipc: H04L 1/00 20060101ALN20190325BHEP

Ipc: H04L 7/00 20060101ALN20190325BHEP

Ipc: H04L 25/02 20060101ALI20190325BHEP

Ipc: H04J 3/06 20060101ALN20190325BHEP

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

RIC1 Information provided on ipc code assigned before grant

Ipc: H04L 1/00 20060101ALN20190411BHEP

Ipc: H04L 25/02 20060101ALI20190411BHEP

Ipc: H04L 7/10 20060101ALN20190411BHEP

Ipc: H04L 7/00 20060101ALN20190411BHEP

Ipc: H04J 3/04 20060101ALN20190411BHEP

Ipc: H04J 3/06 20060101ALN20190411BHEP

Ipc: G06F 1/04 20060101AFI20190411BHEP

RIC1 Information provided on ipc code assigned before grant

Ipc: H04J 3/06 20060101ALN20190412BHEP

Ipc: H04L 25/02 20060101ALI20190412BHEP

Ipc: H04L 7/10 20060101ALN20190412BHEP

Ipc: H04J 3/04 20060101ALN20190412BHEP

Ipc: H04L 1/00 20060101ALN20190412BHEP

Ipc: H04L 7/00 20060101ALN20190412BHEP

Ipc: G06F 1/04 20060101AFI20190412BHEP

INTG Intention to grant announced

Effective date: 20190503

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: SILICON LINE GMBH

GRAJ Information related to disapproval of communication of intention to grant by the applicant or resumption of examination proceedings by the epo deleted

Free format text: ORIGINAL CODE: EPIDOSDIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

REG Reference to a national code

Ref country code: DE

Ref legal event code: R079

Ref document number: 502012016216

Country of ref document: DE

Free format text: PREVIOUS MAIN CLASS: G06F0001320000

Ipc: G06F0001040000

INTC Intention to grant announced (deleted)
RIC1 Information provided on ipc code assigned before grant

Ipc: H04L 25/02 20060101ALI20191002BHEP

Ipc: H04L 1/00 20060101ALN20191002BHEP

Ipc: G06F 1/04 20060101AFI20191002BHEP

Ipc: H04J 3/06 20060101ALN20191002BHEP

Ipc: H04L 7/10 20060101ALN20191002BHEP

Ipc: H04L 7/00 20060101ALN20191002BHEP

Ipc: H04J 3/04 20060101ALN20191002BHEP

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

RIC1 Information provided on ipc code assigned before grant

Ipc: H04L 7/10 20060101ALN20191014BHEP

Ipc: H04L 1/00 20060101ALN20191014BHEP

Ipc: H04L 7/00 20060101ALN20191014BHEP

Ipc: H04J 3/04 20060101ALN20191014BHEP

Ipc: G06F 1/04 20060101AFI20191014BHEP

Ipc: H04J 3/06 20060101ALN20191014BHEP

Ipc: H04L 25/02 20060101ALI20191014BHEP

INTG Intention to grant announced

Effective date: 20191111

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE PATENT HAS BEEN GRANTED

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: GERMAN

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 502012016216

Country of ref document: DE

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 1291716

Country of ref document: AT

Kind code of ref document: T

Effective date: 20200815

REG Reference to a national code

Ref country code: NL

Ref legal event code: FP

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG4D

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

Ref country code: HR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201116

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201015

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201016

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

Ref country code: NO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201015

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: RS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201115

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 502012016216

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20200816

Ref country code: SM

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

REG Reference to a national code

Ref country code: BE

Ref legal event code: MM

Effective date: 20200831

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

26N No opposition filed

Effective date: 20210416

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20200816

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20200831

REG Reference to a national code

Ref country code: AT

Ref legal event code: MM01

Ref document number: 1291716

Country of ref document: AT

Kind code of ref document: T

Effective date: 20200816

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20200816

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

Ref country code: MT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200715

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 20230228

Year of fee payment: 11

P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230527

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 20230830

Year of fee payment: 12

Ref country code: GB

Payment date: 20230930

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20230830

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20231102

Year of fee payment: 12

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20230831