EP2569805A1 - Halbleiterbauteil mit defektreicher schicht zur optimalen kontaktierung von emittern sowie verfahren zu dessen herstellung - Google Patents

Halbleiterbauteil mit defektreicher schicht zur optimalen kontaktierung von emittern sowie verfahren zu dessen herstellung

Info

Publication number
EP2569805A1
EP2569805A1 EP11717511A EP11717511A EP2569805A1 EP 2569805 A1 EP2569805 A1 EP 2569805A1 EP 11717511 A EP11717511 A EP 11717511A EP 11717511 A EP11717511 A EP 11717511A EP 2569805 A1 EP2569805 A1 EP 2569805A1
Authority
EP
European Patent Office
Prior art keywords
defect
semiconductor
rich
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP11717511A
Other languages
English (en)
French (fr)
Inventor
Evelyn Schmich
Matthias HÖRTEIS
Stefan Glunz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Publication of EP2569805A1 publication Critical patent/EP2569805A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a semiconductor component made of a semiconductor material, which has a defect-rich semiconductor layer arranged on a surface of the semiconductor component with a defect concentration of at least 10 3 defects per cm 2 .
  • the present invention likewise relates to a method for producing the abovementioned semiconductor component, in which a semiconductor layer is applied to the semiconductor material by physical or chemical vapor deposition and sintered in a further working step, for example during the vapor deposition or subsequently. Following this, the desired defect concentration is set in the applied semiconductor layer.
  • the emitter for Si solar cells is manufactured in the industry by diffusion. In this production method, the possibilities to optimally adapt the doping profile are limited.
  • high surface doping is necessary. Particularly with conventional screen-printing pastes, phosphorus dopants are required on the surface of more than 10 20 cm -3 . Such a high surface doping, however, causes the
  • the silver crystallites formed during firing are a measure of the quality of the contact and it is assumed that there is a connection between the doping concentration at the surface and the number of Ag crystallites.
  • the growth of Ag crystallites is favored at high doping concentrations. Due to the existing industrial emitters at high doping at the surface of the profile and the surface concentration of the emitter is largely determined by the diffusion temperature (Renewable Energy Policy Network for the 21st Century, "Renewable Energy Global Status Report", 2007).
  • a semiconductor component made of a semiconductor material which has a defective semiconductor layer arranged on at least one surface of the semiconductor component and having a defect concentration of at least 10 3 defects per cm 2 .
  • defects in the defect-rich semiconductor layer are understood to mean irregularities in the arrangement of the atoms, ie a deviation from a microcrystalline arrangement of the atoms.
  • defects are crystal defects, such as Dislocations, stacking faults, inclusions of doping, but also damage to a regular structure, which may arise, for example, by mechanical, physical and / or chemical removal of a corresponding layer.
  • the defect concentration is at least 10 3 defects per cm 2 , ie, preferably, the surface of the arranged on the surface of the semiconductor device semiconductor layer on the defects.
  • the defects can be formed over the entire layer thickness of the defect-rich semiconductor layer.
  • defects in the surface are advantageous for the contact formation, since these can serve as nuclei for the growth of crystallites.
  • the essential advantages of the present invention are that a high doping, ie a high doping concentration on the surface of a corresponding semiconductor device, can be avoided, at the same time enabling excellent contacting.
  • the defect concentration is at least 10 4 defects per cm 2 , preferably at least 10 5 defects per cm 2 , particularly preferably at least 10 6 defects per cm 2 .
  • the defect-rich semiconductor layer has a layer thickness between 1 and 100 nm, in particular between 1 and 20 nm.
  • the defect-rich semiconductor layer may be doped, wherein the doping concentration is at least 10 19 doping atoms per cm 3 , preferably at least 10 20 doping atoms per cm 3 .
  • the preferred maximum doping concentration is 10 21 doping atoms per cm 3 .
  • the doping element is preferably selected from the group consisting of P, B, Al, Ga, In, As, Sb, Bi and / or combinations thereof.
  • Preferred base materials of the defect-rich half are conductor layer thereby selected from the group consisting of amorphous Sil 'ICIUM, nano-crystalline silicon, microcrystalline silicon, SiC, SiO x, SiN x, ⁇ 1 2 0 3, Ti0 2, transparent conductive oxides (TCO) , in particular indium tin oxide (ITO) and / or ZnO: Al and combinations thereof.
  • amorphous Sil 'ICIUM nano-crystalline silicon, microcrystalline silicon, SiC, SiO x, SiN x, ⁇ 1 2 0 3, Ti0 2, transparent conductive oxides (TCO) , in particular indium tin oxide (ITO) and / or ZnO: Al and combinations thereof.
  • the defect-rich semiconductor layer is thus arranged on a semiconductor device.
  • the region of the semiconductor device on which the defect-rich semiconductor layer is deposited represents an emitter; this region of the semiconductor device preferably has a doping, in particular an n-doping.
  • This thus directly below the defect-rich semiconductor layer disposed region of the semiconductor device has the above-mentioned case, preferably a doping concentration between 10 18 and 10 22 Dotie ⁇ approximately atoms per cm 3, with the proviso that if the broken rich semiconductor layer is doped, the doping concentration of the below the defect rich
  • Semiconductor layer arranged region ie the Emit- ters, is lower than that of the defective semiconductor layer.
  • the defect-rich layer on the back of the semiconductor device i. the emitter opposite side of the semiconductor device, is deposited.
  • the surface of the defect-rich semiconductor layer is provided with an antireflection coating.
  • the semiconductor device has electrical contacts that are related to the defect-rich semiconductor layer in electrical ⁇ shear connection.
  • the defect-rich semiconductor layer may be formed over the entire surface of the entire semiconductor device or only at the points at which the semiconductor device is to be contacted, ie below the contact points, i. the connection points between the semiconductor device and the contacts.
  • the invention also provides a method for producing a semiconductor component described above, in which a defect-rich semiconductor layer is produced on a semiconductor material over the whole area or locally by a) applying a semiconductor layer to the semiconductor material by a physical or chemical vapor deposition, or b) semiconductor particles are applied to the surface of the semiconductor material and sintered in a further working step, or c) the defect concentration of a semiconductor layer located on a semiconductor substrate is adjusted by mechanical action and / or action by increasing the temperature.
  • the aforementioned operations may be carried out alone or in combination, e.g. successively, be executed. It can e.g. two or all three operations are performed to produce the defect-rich layer.
  • the setting of the defect concentrate ion of the previously applied semiconductor layer of a semiconductor material is achieved by the action of laser radiation, for example an infrared laser, in particular a Nd-YAG laser, by local temperature increase.
  • an antireflection coating can be applied to the defect-rich
  • Semiconductor layer can be applied. Likewise, it is possible for the defective semiconductor layer to be contacted by separating contacts and contacting them with the defect-rich layer in the manner known from the prior art.
  • FIG. 1 shows a component according to the invention, which is mounted on the
  • Front side over the entire surface has a defect-rich layer for improved contact
  • Figure 2 shows an inventive component in which the defect-rich layer is formed only in the region of the contacts.
  • Defective layers are layers preferably between 1 and 100 nm, preferably between 1 and 20 nm, which consist, for example, of amorphous silicon, nanocrystalline silicon or microcrystalline silicon or have crystal defects, such as dislocations, stacking faults, inclusions of dopants , Defective layers are those with more than 1000 defects per cm 2 , in particular layers with more than 10 6 defects per cm 2 .
  • These layers are e.g. applied by CVD or PVD method targeted on the emitter.
  • Layer can also be made by deliberately damaging the surface of the emitter, e.g. by treatment with a laser, a plasma or chemical surface treatment (chemical etching, electrochemical etching).
  • the damage to the surface can be carried out deliberately or be the result of a manufacturing step.
  • the goal is to have a layer on the surface that has as many crystal defects as possible and at simultaneous doping has the highest possible Oberflä ⁇ Chen concentration of the doping atoms
  • nickel is electrodeposited as a contact metal, thus its adhesion is significantly improved due to the laser damage compared to adhesion to an undamaged surface.
  • the layer e.g. with CVD on a high-impedance emitter (diffused or also produced with CVD), which significantly improves the contactability of the emitter.
  • the layer may e.g. pass directly in situ after deposition of an emitter. Furthermore, this layer can also be selectively deposited.
  • This thin (1-100 nm) and ideally highly doped layer (N D > 10 20 cm -3 ) is produced either on a diffused or epitaxially moderately doped (lxlO 17 - 10 20 cm “3 ) emitter, which promotes contact formation
  • lxlO 17 - 10 20 cm “3 ) emitter which promotes contact formation
  • the density of silver crystals through which charge transport takes place Thickness, doping and quality (passivability and passivation properties) of the layer can be varied.
  • the defect-rich layer can be produced on conventional emitters. This has the advantage that a lower doping of the conventional emitter is necessary and this is therefore more blue-sensitive. Furthermore, the passivability is improved when the defects on the surface are simultaneously saturated, with e.g. Hydrogen from the antireflective nitride.
  • Epitaxial emitters are an alternative to conventional diffused emitters in which the
  • Emitter profile can be designed as desired. It is thus very easy to produce moderately doped emitters which increase the current of the solar cell. The deposition of the emitter volume and the highly doped defect-rich layer can be completely in situ.
  • This defect-rich layer can be both planar, i. all over, as well as selectively, i. locally limited.
  • the selective layer is generated in the last case only under the contacts and allows good contact there. The area between the contact remains unaffected by the layer and can therefore be passivated by conventional methods.
  • the generation of the defect-rich layer can also be applied to backside emitters.
  • the defect-rich layer can be deposited by means of CVD. This results in amorphous, nano- or microcrystalline layers. The deposition of the layer takes place very quickly depending on the temperature
  • Silicon nanoparticles can be applied to a low-doped emitter surface-selectively or selectively in a printing step which sinters in a tempering step and thus forms a defect-rich layer.
  • silicon nanomaterials are already used in the so-called.
  • Defective layers can be created by a laser causing damage to the semiconductor. Laser systems are commercially available. The process sequence for producing the defect-rich semiconductor layer is shown below:
  • the moderately doped emitter volume is made by diffusion or epitaxy. Subsequently, a thin and possibly highly doped defect-rich layer is produced. Then the antireflection coating is applied and the contacts are printed. The contact arises after a tempering fire step.
  • FIG. 1 shows a first variant of a semiconductor component 1 according to the invention.
  • the component has a substrate 3, for example may be a silicon wafer.
  • this substrate On the surface of the wafer, this substrate has an emitter 4, ie a region in which an n-doping of the wafer is formed.
  • this emitter layer On this emitter layer is now a defect-rich semiconductor layer according to the invention
  • the defect-rich semiconductor layer has a higher average
  • the component 1 has electrical contacts 6 at two locations, via which the component 1 can be electrically contacted.
  • the contacts 6 are in direct contact with the defect-rich semiconductor layer.
  • the contacting can take place over the entire support surface of the contacts 6 on the semiconductor layer 2 or only locally limited.
  • the semiconductor element 1 can be e.g. in that initially a defect-rich semiconductor layer 2 is deposited on the substrate 3 (see above). On this, the semiconductor layer 2 having substrate, the antireflective layer 5 is deposited, then to which a contact paste for the production of the contacts 6 is applied. After application of the contact paste, the cells are fired so that the paste sinters through the antireflection layer 5 and contacts the defect-rich layer 2.
  • FIG. 2 shows an alternative embodiment of the component 1 according to the invention.
  • the component differs from the embodiment according to FIG. 1 in that the defect-rich semiconductor layer 2 is not formed on the emitter over the entire surface, but only locally at the points at which contacting of the semiconductor component is to take place via the contacts 6.
  • the defect-rich semiconductor layer 2 in this case represents the local link between the contacts 6 and the emitters 4.
  • the defect-rich semiconductor layer 2 Due to the defect-rich semiconductor layer 2, a significantly improved contacting of the semiconductor component 1, for example a solar cell, is possible. In addition, the metal-semiconductor junction and the contact resistance ⁇ is improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Halbleiterbauteil aus einem Halbleitermaterial, das eine an einer Oberfläche des Halbleiterbauteils angeordnete defektreiche Halbleiterschicht mit einer Defekt konzentration von mindestens 103 Defekten pro cm2 aufweist. Ebenso betrifft die vorliegende Erfindung ein Verfahren zur Herstellung des vorgenannten Halbleiterbauteils, bei dem eine Halbleiterschicht durch physikalische oder chemische Gasphasenabscheidung auf das Halbleitermaterial aufgetragen und in einem weiteren Arbeitsschritt, z.B. während der Gasphasenabscheidung oder im Anschluss daran, versintert wird. Im Anschluss daran wird die gewünschte Defekt konzentration in der aufgetragenen Halbleiterschicht eingestellt.

Description

Halbleiterbauteil mit defektreicher Schicht zur optimalen Kontaktierung von Emittern sowie Verfahren zu dessen Herstellung
Die vorliegende Erfindung betrifft ein Halbleiterbauteil aus einem Halbleitermaterial, das eine an einer Oberfläche des Halbleiterbauteils angeordnete defektreiche Halbleiterschicht mit einer Defekt konzentrati- on von mindestens 103 Defekten pro cm2 aufweist.
Ebenso betrifft die vorliegende Erfindung ein Verfahren zur Herstellung des vorgenannten Halbleiterbauteils, bei dem eine Halbleiterschicht durch physikalische oder chemische Gasphasenabscheidung auf das Halbleitermaterial aufgetragen und in einem weiteren Arbeitsschritt, z.B. während der Gasphasenabscheidung oder im Anschluss daran, versintert wird. Im An- schluss daran wird die gewünschte Defekt konzentration in der aufgetragenen Halbleiterschicht eingestellt. Standardmäßig wird der Emitter für Si-Solarzellen in der Industrie mittels Diffusion hergestellt. Bei dieser Herstellungsmethode sind die Möglichkeiten, das Dotierprofil optimal anzupassen, begrenzt. Um niedrige Kontaktwiderstände zu bekommen, sind hohe Oberflächendotierungen notwendig. Insbesondere bei konventionellen Siebdruckpasten werden Phosphordotierungen an der Oberfläche von über 1020 cm"3 benötigt. Solch eine hohe Oberflächendotierung bewirkt aber, dass die
Oberfläche eine hohe Rekombinations-Geschwindigkeit hat und auch die Auger-Rekombination im Emitter sehr hoch ist. Dadurch sind sowohl die offene Klemmspannung als auch der Kurzschluss-Strom der Solarzellen limitiert.
Konventionelle Solarzellen werden mit einer silberhaltigen Paste bedruckt und bei Temperaturen zwischen 750° und 950°C gefeuert. Beim Feuern wird die Antire- flexschicht der Solarzelle durchtrennt und über epitaktisch gewachsene Silberkristallite ein elektrischer Kontakt zwischen Metall und Emitter hergestellt (C. Ballif, D. M. Huijic, A. Hessler- yser , und G. Willeke, "Nature of the Ag-Si interface in screen- printed contacts: a detailed transmission electron microscopy study of cross-sectional structures," pre- sented at Proceedings of the 29th IEEE Photovoltaics Specialists Conference, New Orleans, Louisiana, USA, 2002). Die beim Feuern entstandenen Silberkristallite sind ein Maß für die Güte des Kontaktes und es wird vermutet dass es zwischen der Dotierkonzentration an der Oberfläche und der Anzahl der Ag-Kristallite einen Zusammenhang gibt. Das Wachstum der Ag-Kristallite ist bei hohen Dotierkonzentrationen begüns- tigt. Durch die bei industriellen Emittern vorhandene hohe Dotierung an der Oberfläche wird das Profil und die Oberflächenkonzentration des Emitters maßgeblich durch die Diffusionstemperatur bestimmt (Renewable Energy Policy Network for the 21st Century, "Renewable Energy Global Status Report", 2007) .
Nachteilig bei den zuvor genannten Verfahren zur Kon- taktierung von Emittern ist allerdings, dass nach wie vor die Qualität der Kontaktierung des Emitters zu wünschen übrig lässt.
Ausgehend hiervon ist es somit Aufgabe der vorliegenden Erfindung, ein Halbleiterbauteil bereitzustellen, das eine hervorragende Kontaktierung des Emitters aufweist .
Diese Aufgabe wird bezüglich des Halbleiterbauteils mit den Merkmalen des Patentanspruchs 1 sowie hin- sichtlich des Verfahrens zur Herstellung des Halbleiterbauteils mit den Merkmalen des Patentanspruchs 11 gelöst. Die jeweiligen abhängigen Patentansprüche stellen dabei vorteilhafte Weiterbildungen dar. Erfindungsgemäß wird somit ein Halbleiterbauteil aus einem Halbleitermaterial bereitgestellt, das eine an mindestens einer Oberfläche des Halbleitebauteils angeordnete defektreiche Halbleiterschicht mit einer Defektkonzentration von mindestens 103 Defekte pro cm2 aufweist.
Erfindungsgemäß werden unter Defekten der defektreichen Halbleiterschicht Unregelmäßigkeiten der Anordnung der Atome, d.h. ein Abweichen von einer mikro- kristallinen Anordnung der Atome, verstanden. Beispiele von Defekten sind dabei Kristalldefekte, wie Versetzungen, Stapelfehler, Einschlüsse von Dotierungen, aber auch Schädigungen einer regelmäßigen Struktur, die beispielsweise durch mechanischen, physikalischen und/oder chemischen Abtrag einer entsprechen- den Schicht entstehen können. Die Defekt konzentration beträgt dabei mindestens 103 Defekte pro cm2, d.h. bevorzugt weist die Oberfläche der auf der Oberfläche des Halbleiterbauteils angeordneten Halbleiterschicht die Defekte auf. Bei gewisser Schichtdicke ist es je- doch auch denkbar, dass die Defekte in Projektion auf die Oberfläche gezählt werden, d.h. die Defekte können über die gesamte Schichtdicke der defektreichen Halbleiterschicht ausgebildet sein. Überraschenderweise wurde gefunden, dass für die Kontaktbildung Defekte an der Oberfläche von Vorteil sind, da diese als Keime für das Kristallitwachstum dienen können. Die wesentlichen Vorteile der vorliegenden Erfindung liegen darin, dass eine hohe Dotierung, d.h. eine hohe Dotierungskonzentration an der Oberfläche eines entsprechenden Halbleiterbauteils, vermieden werden kann, wobei gleichzeitig eine exzellente Kontaktie- rung ermöglicht wird.
In einer bevorzugten Ausführungsform der Erfindung beträgt die Defektkonzentration mindestens 104 Defekte pro cm2, bevorzugt mindestens 105 Defekte pro cm2, besonders bevorzugt mindestens 106 Defekte pro cm2.
Weiter ist es vorteilhaft, wenn die defektreiche Halbleiterschicht eine Schichtdicke zwischen 1 und 100 nm, insbesondere zwischen 1 und 20 nm aufweist. Vorzugsweise kann die defektreiche Halbleiterschicht dotiert sein, wobei die Dotierungskonzentration mindestens 1019 Dotierungsatome pro cm3, bevorzugt mindestens 1020 Dotierungsatome pro cm3 beträgt.
Die bevorzugte maximale Dotierungskonzentration liegt bei 1021 Dotierungsatomen pro cm3.
Im Falle einer Dotierung der defektreichen Halblei- terschicht ist das Dotierelement dabei bevorzugt ausgewählt aus der Gruppe bestehend aus P, B, AI, Ga, In, As, Sb, Bi und/oder Kombinationen hieraus.
Bevorzugte Grundmaterialien der defektreichen Halb- leiterschicht sind dabei ausgewählt aus der Gruppe bestehend aus amorphem Sil'icium, nano-kristallinem Silicium, mikrokristallinem Silicium, SiC, SiOx, SiNx, Α1203, Ti02, transparenten leitenden Oxiden (TCO), insbesondere Indium-Zinn-Oxid (ITO) und/oder ZnO:Al sowie Kombinationen hieraus.
Die defektreiche Halbleiterschicht ist somit auf einem Halbleiterbauteil angeordnet. In einer bevorzugten Ausführungsform stellt dabei der Bereich des Halbleiterbauteils, auf dem die defektreiche Halbleiterschicht abgeschieden ist, einen Emitter dar, dieser Bereich des Halbleiterbauteils weist bevorzugt eine Dotierung, insbesondere eine n-Dotierung, auf. Diese somit unmittelbar unterhalb der defektreichen Halbleiterschicht angeordnete Region des Halbleiterbauteils weist für den zuvor genannten Fall bevorzugt eine Dotierkonzentration zwischen 1018 und 1022 Dotie¬ rungsatome pro cm3 auf, mit der Maßgabe, dass, falls die defektreiche Halbleiterschicht dotiert ist, die Dotierkonzentration der unterhalb der defektreichen
Halbleiterschicht angeordneten Region, d.h. des Emit- ters, geringer ist, als die der defektreichen Halbleiterschicht .
Ebenso ist es jedoch auch denkbar, dass zusätzlich oder alternativ hierzu die defektreiche Schicht auf der Rückseite des Halbleiterbauteils, d.h. der dem Emitter gegenüber liegenden Seite des Halbleiterbauteils, abgeschieden ist.
Weitere bevorzugte Ausführungsformen sehen vor, dass die Oberfläche der defektreichen Halbleiterschicht mit einer Antireflexbeschichtung versehen ist.
Insbesondere ist es bevorzugt, wenn das Halbleiterbauteil über elektrische Kontaktierungen verfügt, die mit der defektreichen Halbleiterschicht in elektri¬ scher Verbindung stehen.
Die defektreiche Halbleiterschicht kann dabei über die gesamte Oberfläche des gesamten Halbleiterbauteils ausgebildet sein oder nur an den Stellen, an denen das Halbleiterbauteil kontaktiert werden soll, also unterhalb den Kontaktierungsstellen, d.h. den Verbindungsstellen zwischen dem Halbleiterbauteil und den Kontakten.
Erfindungsgemäß wird ebenso ein Verfahren zur Herstellung eines im Voranstehenden beschriebenen Halbleiterbauteils angegeben, bei dem auf einem Halbleitermaterial vollflächig oder lokal begrenzt eine defektreiche Halbleiterschicht erzeugt wird, indem a) auf das Halbleitermaterial eine Halbleiterschicht durch eine physikalische oder chemische Gasphasenabscheidung aufgetragen wird, oder b) Halbleiterpartikel auf die Oberfläche des Halbleitermaterials aufgetragen und in einem weiteren Arbeitsschritt versintert werden, oder c) die Defektkonzentration einer auf einem Halblei- tersubstrat befindlichen Halbleiterschicht durch mechanische Einwirkung und/oder Einwirkung durch Temperaturerhöhung eingestellt wird.
Die zuvor genannten Arbeitsschritte können dabei al- leine oder in Kombination miteinander, z.B. sukzessive, ausgeführt werden. Es können z.B. zwei oder alle drei Arbeitsschritte ausgeführt werden, um die defektreiche Schicht zu erzeugen. In einer bevorzugten Ausführungsform wird die Einstellung der Defekt konzentrat ion der zuvor aufgetragenen Halbleiterschicht aus einem Halbleitermaterial dabei unter Einwirkung von Laserstrahlung, beispielsweise eines Infrarot lasers , insbesondere eines Nd- YAG-Lasers, durch lokale Temperaturerhöhung erzielt.
Durch die Temperaturerhöhung werden so Defektstellen eingeführt .
Im Anschluss an die zuvor genannten Verfahrensschrit- te kann eine Antireflexschicht auf die defektreiche
Halbleiterschicht aufgetragen werden. Ebenso ist es möglich, dass eine Kontaktierung der defektreichen Halbleiterschicht erfolgt, indem auf aus dem Stand der Technik bekannte Art und Weise Kontakte abge- schieden und mit der defektreichen Schicht kontaktiert werden.
Die vorliegende Erfindung wird anhand der beigefügten Figuren sowie der nachfolgend dargestellten Beispiele näher erläutert, ohne die Erfindung auf die darge- stellten speziellen Parameter zu beschränken. Dabei zeigen Figur 1 ein erfindungsgemäßes Bauteil, das auf der
Vorderseite vollflächig eine defektreiche Schicht zur verbesserten Kontaktierung aufweist, sowie Figur 2 ein erfindungsgemäßes Bauteil, bei dem die defektreiche Schicht lediglich im Bereich der Kontakte ausgebildet ist.
Als defektreiche Schicht sind Schichten zwischen be- vorzugt 1 und 100 nm, bevorzugt zwischen 1 und 20 nm zu verstehen, die z.B. aus amorphem Silizium, nano- kristallinem Silizium oder mikrokristallinem Silizium bestehen bzw. Kristalldefekte, wie Versetzungen, Stapelfehler, Einschlüsse von Dotierstoffen aufweisen. Als defektreich gelten Schichten mit über 1000 Defekten pro cm2, insbesondere Schichten mit über 106 Defekten pro cm2.
Diese Schichten werden z.B. mittels CVD- oder PVD- Verfahren gezielt auf dem Emitter aufgebracht. Die
Schicht kann auch dadurch hergestellt werden, indem die Oberfläche des Emitters bewusst geschädigt wird, z.B. durch Behandlung mit einem Laser, einem Plasma oder chemischer Oberflächenbehandlung (chemisches Ät- zen, elektrochemisches Ätzen) .
Die Schädigung der Oberfläche kann bewusst ausgeführt werden oder Folge eines Herstellungsschrittes sein.
Ziel ist es, eine Schicht an der Oberfläche zu haben, die möglichst viele Kristalldefekte aufweist und bei gleichzeitiger Dotierung eine möglichst hohe Oberflä¬ chenkonzentration der Dotieratome besitzt
(ND>1020 cm"3) Beispielhafte Herstellungsmöglichkeiten sind im Folgenden aufgelistet:
1) Beim Öffnen der Antireflexbeschichtung mittels Laser wird der darunter liegende Emitter der So- larzelle oberflächlich geschädigt. Die dabei entstandenen Kristalldefekte wirken sich auf die nachfolgende Metallisierung positiv aus.
2) Bei der Metallisierung mittels einer Druckpaste und eines Feuerschrittes findet sich eine erhöh- te Dichte an Kontaktkristalliten, was zu einem niedrigeren Kontaktwiderstand führt.
3) In den Laseröffnungen wird Nickel als Kontaktmetall galvanisch abgeschieden, somit ist dessen Haftung auf Grund der Laserschädigung deutlich verbessert im Vergleich zur Haftung auf einer ungeschädigten Oberfläche.
4) Gezieltes Abscheiden einer defektreichen
Schicht, z.B. mit CVD auf einem hochohmigen Emitter (diffundiert oder auch mit CVD herge- stellt) , das die Kontaktierbarkeit des Emitters deutlich verbessert. Die Schicht kann z.B. nach einer Abscheidung eines Emitters direkt in-situ passieren. Weiterhin kann diese Schicht auch selektiv abgeschieden werden.
Diese dünne (1-100 nm) und idealerweise hochdotierte Schicht (ND>1020 cm-3) wird entweder auf einen diffundierten oder epitaktischen, moderat dotierten (lxlO17 - 1020 cm"3) Emitter erzeugt. Diese Schicht fördert die Kontaktbildung, z.B. die Dichte der Silber-Kristalle, über die der Ladungstransport stattfindet. Die Dicke, Dotierung und Qualität ( Passivierbarkeit uns Passiviereigenschaften) der Schicht können variiert werden .
Es besteht die Wahl, folgende Prozesse durchzuführen:
1. die Erzeugung von defektreichen Schichten auf konventionell hergestellten Emittern,
2. die Erzeugung von defektreichen Schichten auf epitaktisch abgeschiedene Emitter,
3. die Erzeugung von defektreichen Schichten sowohl auf Wafer als auch Dünnschicht Solarzellen,
4. die Erzeugung von selektiven defektreichen
Schichten,
5. die Abscheidungen von defektreichen Schichten,
6. das Drucken von defektreichen Schichten,
7. das Generieren von einer defektreichen Schicht, z.B. mittels Laser.
Beispiel 1 : Erzeugung von defektreichen Schichten auf konventionell hergestellten Emittern
Die defektreiche Schicht kann auf konventionellen Emittern erzeugt werden. Dies hat den Vorteil, dass eine niedrigere Dotierung des konventionellen Emitters notwendig ist und dieser dadurch blau-sensitiver ist. Weiterhin wird die Passivierbarkeit verbessert, wenn die Defekte an der Oberfläche gleichzeitig abgesättigt werden, mit z.B. Wasserstoff aus dem An- tireflex-Nitrid.
Beispiel 2 : Erzeugung von defektreichen Schichten auf epitaktisch abgeschiedene Emitter
Epitaktische Emitter sind eine Alternative zu konventionellen diffundierten Emittern, bei denen das
Emitterprofil nach Belieben gestaltet werden kann. Damit können sehr leicht moderat dotierte Emitter hergestellt werden, die den Strom der Solarzelle erhöhen. Die Abscheidung des Emittervolumens und der hochdotierten defektreichen Schicht kann komplett in- situ erfolgen.
Beispiel 3 : Erzeugung von defektreichen Schichten sowohl auf Wafer- als auch Dünnschichtsolarzellen
Bei Silicium-Dünnschichtsolarzellen kann zusätzlich das Back-Surface-Field (BSF) und die Basis vor der Emitterabscheidung in-situ abgeschieden werden.
Beispiel 4 : Erzeugung von selektiven defektreichen Schichten
Diese defektreiche Schicht kann sowohl planar, d.h. vollflächig, als auch selektiv, d.h. lokal begrenzt, erzeugt werden. Die selektive Schicht wird im letzten Fall nur unter den Kontakten erzeugt und ermöglicht dort die gute Kontaktierung . Die Fläche zwischen dem Kontakt bleibt von der Schicht unberührt und kann daher mit konventionellen Methoden passiviert werden. Die Erzeugung der defektreichen Schicht kann auch auf Rückseitenemitter angewandt werden.
Beispiel 5: Abscheidung von defektreichen Schichten
Die defektreiche Schicht kann mittels CVD abgeschieden werden. Dabei entstehen amorphe, nano- bzw. mikrokristalline Schichten. Die Abscheidung der Schicht erfolgt je nach Temperatur sehr schnell mit
Abscheideraten von einigen pm/min. Beispiel 6: Drucken von defektreichen Schichten (Herstellung einer defektreichen Schicht in einem Druckschritt) Auf einen niederdotierten Emitter können flächig oder selektiv Silizium-Nanopartikel in einem Druckschritt aufgebracht werden, welche in einem Temperschritt sintern und so eine defektreiche Schicht bilden. Zur Herstellung von selektiven Emittern werden solche Si- Ii zium-Nanomaterialien bereits eingesetzt im sog.
Cougar™ Prozess (H. Antoniadis, "Silicon ink high efficiency solar cells", presented at Proceedings of the 34th IEEE PVSC, Philadelphia, USA 2009 der Firma Innovalight, Inc.) . Dabei wird eine n-Si-Tinte auf ein p-Si-Substrat mittels Inkjet-Druck aufgebracht, um einen selektiven Emitter herzustellen.
Beispiel 7 : Generieren von defektreichen Schichten mit Laser
Defektreiche Schichten können entstehen, indem ein Laser Schaden in den Halbleiter einbringt. Laser- Anlagen sind kommerziell verfügbar. Der Prozessablauf der Herstellung der defektreichen Halbleiterschicht ist im Folgenden dargestellt:
Zuerst wird das moderat dotierte Emittervolumen durch Diffusion oder Epitaxie hergestellt. Anschließend wird eine dünne und evtl. hochdotierte defektreiche Schicht erzeugt. Anschließend wird die Antireflex- schicht aufgebracht und die Kontakte gedruckt. Der Kontakt entsteht nach einem Temper-Feuerschritt.
In Figur 1 ist eine erste Variante eines erfindungsgemäßen Halbleiterbauteils 1 dargestellt. Das Bauteil weist dabei ein Substrat 3 auf, das beispielsweise ein Silicium-Wafer sein kann. An der Oberfläche des Wafers weist dieses Substrat einen Emitter 4 auf, d.h. eine Region, in der eine n-Dotierung des Wafers ausgebildet ist. Auf dieser Emitterschicht ist nun eine erfindungsgemäße defektreiche Halbleiterschicht
2 abgeschieden, die ihrerseits mit einer Antireflex- schicht 5 versehen ist. Die defektreiche Halbleiterschicht weist dabei im Mittel eine höhere
Dotierkonzentration als der Emitter 4 auf. Das Bau- teil 1 weist an zwei Stellen elektrische Kontakte 6 auf, über die das Bauteil 1 elektrisch kontaktierbar ist. Die Kontakte 6 stehen dabei in unmittelbarem Kontakt mit der defektreichen Halbleiterschicht. Die Kontaktierung kann dabei über die gesamte Auflageflä- che der Kontakte 6 auf der Halbleiterschicht 2 oder nur lokal beschränkt erfolgen. Das Halbleiterelement 1 lässt sich z.B. dadurch herstellen, dass zunächst auf dem Substrat 3 eine defektreiche Halbleiterschicht 2 abgeschieden wird (siehe Ausführungen oben) . Auf dieses, die Halbleiterschicht 2 aufweisende Substrat wird die Antireflexschicht 5 abgeschieden, auf die anschließend eine Kontaktpaste zur Herstellung der Kontakte 6 aufgebracht wird. Nach Aufbringen der Kontaktpaste werden die Zellen gefeuert, so dass die Paste durch die Antireflexschicht 5 sintert und die defektreiche Schicht 2 kontaktiert.
In Figur 2 ist eine alternative Ausführungsform des erfindungsgemäßen Bauteils 1 dargestellt. Das Bauteil unterscheidet sich zur Ausführungsform gemäß Figur 1 dadurch, dass die defektreiche Halbleiterschicht 2 nicht vollflächig auf dem Emitter, ausgebildet ist, sondern lediglich lokal an den Stellen, an denen eine Kontaktierung des Halbleiterbauteils über die Kontak- te 6 erfolgen soll. Die defektreiche Halbleiterschicht 2 stellt in diesem Fall das lokale Bindeglied zwischen den Kontakten 6 und den Emittern 4 dar.
Durch die defektreiche Halbleiterschicht 2 ist eine deutlich verbesserte Kontaktierung des Halbleiterbau- teils 1, z.B. einer Solarzelle, möglich. Zudem wird der Metall-Halbleiter-Übergang und der Kontaktwider¬ stand verbessert.

Claims

Patentansprüche
Halbleiterbauteil (1) aus einem Halbleitermaterial, umfassend eine an mindestens einer Oberfläche des Halbleiterbauteils angeordnete defektreiche Halbleiterschicht (2) mit einer Defektkonzentration von mindestens 103 Defekte pro cm .
Halbleiterbauteil (1) nach Anspruch 1, dadurch gekennzeichnet, dass die Defektkonzentration mindestens lO4 Defekte pro cm2, bevorzugt mindestens 105 Defekte pro cm2, besonders bevorzugt mindestens 106 Defekte pro cm2 beträgt.
Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die defektreiche Halbleiterschicht (2) eine Schichtdicke zwischen 1 und 100 nm, insbesondere zwischen 1 und 20 nm aufweist.
Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die defektreiche Halbleiterschicht (2) dotiert ist, wobei die Dotierungskonzentration mindestens 1019 Dotierungsatome pro cm3, bevorzugt mindestens 1020 Dotierungsatome pro cm3 beträgt.
Halbleiterbauteil (1) nach vorhergehendem Anspruch, dadurch gekennzeichnet, dass das
Dotierelement ausgew hlt ist aus der Gruppe bestehend aus P, B, AI, Ga, In, As, Sb, Bi
und/oder Kombinationen hieraus. Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die defektreiche Halbleiterschicht (2) aus Materialien, ausgewählt aus der Gruppe bestehend aus amorphem Silicium, nano- kristallinem Silicium, mikrokristallinem Silicium, SiC, SiOx, SiNx, A1203, Ti02, transparenten leitenden Oxiden
(TCO), insbesondere Indium-Zinn-Oxid (ITO) und/oder ZnO:Al sowie Kombinationen hieraus besteht .
Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die unterhalb der defektreichen Halbleiterschicht (2) angeordnete Region (4) des Halbleiterbauteils eine Dotierung aufweist, die eine Dotierkonzentration zwischen 1018 und 1022 Dotierungsatome pro cm3 aufweist, mit der Maßgabe, dass falls die defektreiche Halbleiterschicht dotiert ist, die Dotierkonzentration der unterhalb der defektreichen Halbleiterschicht angeordneten Region geringer ist, als die der defektreichen Halbleiterschicht.
Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Oberfläche der defektreichen Halbleiterschicht (2) mit einer Antireflexbeschichtung (5) versehen ist.
Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil (1) über elektrische Kontaktierungen (6) verfügt, die mit der defektreichen Halbleiterschicht (2) in elektrischer Verbindung stehen. Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die defektreiche Halbleiterschicht (2) über die Oberfläche des gesamten Halbleiterbauteils (1) ausgebildet ist oder nur unterhalb der Stellen, an denen das Halbleiterbauteil (1) elektrisch mit den Kontaktierungen (6) gemäß dem vorhergehenden Anspruch kontaktiert ist.
Verfahren zur Herstellung eines Halbleiterbauteils (1) nach einem der vorhergehenden Ansprüche, bei dem auf einem Halbleitermaterial vollflächig oder lokal begrenzt eine defektreiche Halbleiterschicht (2) erzeugt wird, indem a) auf das Halbleitermaterial eine Halbleiterschicht (2) durch eine physikalische oder chemische Gasphasenabscheidung aufgetragen wird, oder
b) Halbleiterpartikel auf die Oberfläche des
Halbleitermaterials aufgetragen und in einem weiteren Arbeitsschritt versintert werden, oder
c) die Defekt konzentration einer auf einem Halbleitersubstrat befindlichen Halbleiterschicht durch mechanische Einwirkung und/oder Einwirkung durch Temperaturerhöhung eingestellt wird.
Verfahren nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass in Schritt c) die Temperaturerhöhung lokal unter Einwirkung von Laserstrahlung erzielt wird.
13. Verfahren nach einem der beiden vorhergehenden Ansprüche, dadurch gekennzeichnet, dass im An- schluss eine Antireflexschicht (5) auf die defektreiche Halbleiterschicht aufgetragen wird. 14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass im Anschluss eine elektrische Kontaktierung (6) der defektreichen Halbleiterschicht (2) erfolgt.
EP11717511A 2010-05-11 2011-05-05 Halbleiterbauteil mit defektreicher schicht zur optimalen kontaktierung von emittern sowie verfahren zu dessen herstellung Withdrawn EP2569805A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010020175A DE102010020175A1 (de) 2010-05-11 2010-05-11 Halbleiterbauteil mit defektreicher Schicht zur optimalen Kontaktierung von Emittern sowie Verfahren zu dessen Herstellung
PCT/EP2011/002244 WO2011141142A1 (de) 2010-05-11 2011-05-05 Halbleiterbauteil mit defektreicher schicht zur optimalen kontaktierung von emittern sowie verfahren zu dessen herstellung

Publications (1)

Publication Number Publication Date
EP2569805A1 true EP2569805A1 (de) 2013-03-20

Family

ID=44626150

Family Applications (1)

Application Number Title Priority Date Filing Date
EP11717511A Withdrawn EP2569805A1 (de) 2010-05-11 2011-05-05 Halbleiterbauteil mit defektreicher schicht zur optimalen kontaktierung von emittern sowie verfahren zu dessen herstellung

Country Status (3)

Country Link
EP (1) EP2569805A1 (de)
DE (1) DE102010020175A1 (de)
WO (1) WO2011141142A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012104289A1 (de) * 2012-05-16 2013-11-21 Roth & Rau Ag Heterokontakt-Solarzelle und Verfahren zu deren Herstellung
JP2015142079A (ja) * 2014-01-30 2015-08-03 シャープ株式会社 光電変換装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4235376A1 (de) * 1991-10-19 1993-04-22 Hahn Meitner Kernforsch Verfahren zur herstellung einer solarzelle
US6552414B1 (en) * 1996-12-24 2003-04-22 Imec Vzw Semiconductor device with selectively diffused regions
DE19915666A1 (de) * 1999-04-07 2000-10-19 Fraunhofer Ges Forschung Verfahren und Vorrichtung zur selektiven Kontaktierung von Solarzellen
US6274471B1 (en) * 1999-06-04 2001-08-14 Taiwan Semiconductor Manufacturing Company Method for making high-aspect-ratio contacts on integrated circuits using a borderless pre-opened hard-mask technique
DE102008019402A1 (de) * 2008-04-14 2009-10-15 Gebr. Schmid Gmbh & Co. Verfahren zur selektiven Dotierung von Silizium sowie damit behandeltes Silizium-Substrat
KR100974221B1 (ko) * 2008-04-17 2010-08-06 엘지전자 주식회사 레이저 어닐링을 이용한 태양전지의 선택적 에미터형성방법 및 이를 이용한 태양전지의 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2011141142A1 *

Also Published As

Publication number Publication date
WO2011141142A8 (de) 2012-01-12
WO2011141142A1 (de) 2011-11-17
DE102010020175A1 (de) 2011-11-17

Similar Documents

Publication Publication Date Title
DE112012006953T5 (de) Ausbildung von Spacern in einer Solarzelle unter Anwendung der Sauerstoffionenimplantation
EP0905794A2 (de) Solarzelle und Herstellungsverfahren
DE102015015017A1 (de) Solarzelle und Verfahren zur Herstellung einer Solarzelle mit mehreren durch ladungsträgerselektive Kontakte miteinander verbundenen Absorbern
DE102013219561A1 (de) Verfahren zum Herstellen einer photovoltaischen Solarzelle mit zumindest einem Heteroübergang
DE102011050089B4 (de) Verfahren zum Herstellen von elektrischen Kontakten an einer Solarzelle, Solarzelle und Verfahren zum Herstellen eines Rückseiten-Kontaktes einer Solarzelle
DE102006046726A1 (de) Solarzelle mit strukturierter Rückseitenpassivierungsschicht aus SIOx und SINx sowie Verfahren zur Herstellung
DE102010026960A1 (de) Photovoltaische Solarzelle und Verfahren zur Herstellung einer photovoltaischen Solarzelle
WO2015044122A1 (de) Verfahren zum herstellen einer photovoltaischen solarzelle, die einen heteroübergang und einen eindiffundierten dotierbereich auf zwei verschiedenen oberflächen umfasst
EP2529405A2 (de) Verfahren zur lokalen hochdotierung und kontaktierung einer halbleiterstruktur, welche eine solarzelle oder eine vorstufe einer solarzelle ist
DE112017004982B4 (de) Solarzellen mit differenziertem p-Typ- und n-Typ-Bereichsarchitekturen
DE102009008786A1 (de) Verfahren zur Herstellung einer Solarzelle und Solarzelle
DE102016116192B3 (de) Photovoltaikmodul mit integriert serienverschalteten Stapel-Solarzellen und Verfahren zu seiner Herstellung
WO2014128032A1 (de) Halbleiterbauelement, insbesondere solarzelle und verfahren zum herstellen einer metallischen kontaktierungsstruktur eines halbleiterbauelements
DE102010020557A1 (de) Verfahren zur Herstellung einer einseitig kontaktierbaren Solarzelle aus einem Silizium-Halbleitersubstrat
EP2569805A1 (de) Halbleiterbauteil mit defektreicher schicht zur optimalen kontaktierung von emittern sowie verfahren zu dessen herstellung
DE112019004905T5 (de) Solarzellen mit Hybridarchitekturen einschließlich unterscheidbarer p- und n- Regionen
DE102013219565A1 (de) Photovoltaische Solarzelle und Verfahren zum Herstellen einer photovoltaischen Solarzelle
DE102010060303A1 (de) Verfahren zum Herstellen einer Solarzelle
EP2474041A2 (de) Halbleiter-schichtmaterial und heteroübergangs-solarzelle
DE112020001695T5 (de) Solarzellen mit Hybridarchitekturen einschließlich abgegrenzter P- und N-Regionen mit versetzten Kontakten
EP4147277B1 (de) Rückseitenkontaktierte solarzelle
DE102009040670A1 (de) Verfahren zur Herstellung einer einseitig kontaktierbaren Solarzelle
DE102011052261B4 (de) Verfahren zum Herstellen einer Solarzelle, Solarzelle und Solarmodul
WO2010081857A2 (de) Verfahren zum herstellen eines halbleiterbauelementes, insbesondere einer solarzelle, auf basis einer germaniumdünnschicht
DE102016110965B4 (de) Halbleiter-Bauelement mit vorder- und rückseitiger Elektrode und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20121114

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20151201