DE102010020175A1 - Halbleiterbauteil mit defektreicher Schicht zur optimalen Kontaktierung von Emittern sowie Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauteil mit defektreicher Schicht zur optimalen Kontaktierung von Emittern sowie Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102010020175A1
DE102010020175A1 DE102010020175A DE102010020175A DE102010020175A1 DE 102010020175 A1 DE102010020175 A1 DE 102010020175A1 DE 102010020175 A DE102010020175 A DE 102010020175A DE 102010020175 A DE102010020175 A DE 102010020175A DE 102010020175 A1 DE102010020175 A1 DE 102010020175A1
Authority
DE
Germany
Prior art keywords
defect
semiconductor
semiconductor layer
rich
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010020175A
Other languages
English (en)
Inventor
Dr. Schmich Evelyn
Matthias Hörteis
Dr. Glunz Stefan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102010020175A priority Critical patent/DE102010020175A1/de
Priority to EP11717511A priority patent/EP2569805A1/de
Priority to PCT/EP2011/002244 priority patent/WO2011141142A1/de
Publication of DE102010020175A1 publication Critical patent/DE102010020175A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Halbleiterbauteil aus einem Halbleitermaterial, das eine an einer Oberfläche des Halbleiterbauteils angeordnete defektreiche Halbleiterschicht mit einer Defektkonzentration von mindestens 103 Defekten pro cm2 aufweist. Ebenso betrifft die vorliegende Erfindung ein Verfahren zur Herstellung des vorgenannten Halbleiterbauteils, bei dem eine Halbleiterschicht durch physikalische oder chemische Gasphasenabscheidung auf das Halbleitermaterial aufgetragen und in einem weiteren Arbeitsschritt, z. B. während der Gasphasenabscheidung oder im Anschluss daran, versintert wird. Im Anschluss daran wird die gewünschte Defektkonzentration in der aufgetragenen Halbleiterschicht eingestellt.

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauteil aus einem Halbleitermaterial, das eine an einer Oberfläche des Halbleiterbauteils angeordnete defektreiche Halbleiterschicht mit einer Defektkonzentration von mindestens 103 Defekten pro cm2 aufweist. Ebenso betrifft die vorliegende Erfindung ein Verfahren zur Herstellung des vorgenannten Halbleiterbauteils, bei dem eine Halbleiterschicht durch physikalische oder chemische Gasphasenabscheidung auf das Halbleitermaterial aufgetragen und in einem weiteren Arbeitsschritt, z. B. während der Gasphasenabscheidung oder im Anschluss daran, versintert wird. Im Anschluss daran wird die gewünschte Defektkonzentration in der aufgetragenen Halbleiterschicht eingestellt.
  • Standardmäßig wird der Emitter für Si-Solarzellen in der Industrie mittels Diffusion hergestellt. Bei dieser Herstellungsmethode sind die Möglichkeiten, das Dotierprofil optimal anzupassen, begrenzt. Um niedrige Kontaktwiderstände zu bekommen, sind hohe Oberflächendotierungen notwendig. Insbesondere bei konventionellen Siebdruckpasten werden Phosphordotierungen an der Oberfläche von über 1020 cm–3 benötigt. Solch eine hohe Oberflächendotierung bewirkt aber, dass die Oberfläche eine hohe Rekombinations-Geschwindigkeit hat und auch die Auger-Rekombination im Emitter sehr hoch ist. Dadurch sind sowohl die offene Klemmspannung als auch der Kurzschluss-Strom der Solarzellen limitiert.
  • Konventionelle Solarzellen werden mit einer silberhaltigen Paste bedruckt und bei Temperaturen zwischen 750° und 950°C gefeuert. Beim Feuern wird die Antireflexschicht der Solarzelle durchtrennt und über epitaktisch gewachsene Silberkristallite ein elektrischer Kontakt zwischen Metall und Emitter hergestellt (C. Ballif, D. M. Huijic, A. Hessler-Wyser, und G. Willeke, "Nature of the Ag-Si interface in screenprinted contacts: a detailed transmission electron microscopy study of cross-sectional structures," presented at Proceedings of the 29th IEEE Photovoltaics Specialists Conference, New Orleans, Louisiana, USA, 2002). Die beim Feuern entstandenen Silberkristallite sind ein Maß für die Güte des Kontaktes und es wird vermutet dass es zwischen der Dotierkonzentration an der Oberfläche und der Anzahl der Ag-Kristallite einen Zusammenhang gibt. Das Wachstum der Ag-Kristallite ist bei hohen Dotierkonzentrationen begünstigt.
  • Durch die bei industriellen Emittern vorhandene hohe Dotierung an der Oberfläche wird das Profil und die Oberflächenkonzentration des Emitters maßgeblich durch die Diffusionstemperatur bestimmt (Renewable Energy Policy Network for the 21st Century, "Renewable Energy Global Status Report", 2007).
  • Nachteilig bei den zuvor genannten Verfahren zur Kontaktierung von Emittern ist allerdings, dass nach wie vor die Qualität der Kontaktierung des Emitters zu wünschen übrig lässt.
  • Ausgehend hiervon ist es somit Aufgabe der vorliegenden Erfindung, ein Halbleiterbauteil bereitzustellen, das eine hervorragende Kontaktierung des Emitters aufweist.
  • Diese Aufgabe wird bezüglich des Halbleiterbauteils mit den Merkmalen des Patentanspruchs 1 sowie hinsichtlich des Verfahrens zur Herstellung des Halbleiterbauteils mit den Merkmalen des Patentanspruchs 11 gelöst. Die jeweiligen abhängigen Patentansprüche stellen dabei vorteilhafte Weiterbildungen dar.
  • Erfindungsgemäß wird somit ein Halbleiterbauteil aus einem Halbleitermaterial bereitgestellt, das eine an mindestens einer Oberfläche des Halbleitebauteils angeordnete defektreiche Halbleiterschicht mit einer Defektkonzentration von mindestens 103 Defekte pro cm2 aufweist.
  • Erfindungsgemäß werden unter Defekten der defektreichen Halbleiterschicht Unregelmäßigkeiten der Anordnung der Atome, d. h. ein Abweichen von einer mikrokristallinen Anordnung der Atome, verstanden. Beispiele von Defekten sind dabei Kristalldefekte, wie Versetzungen, Stapelfehler, Einschlüsse von Dotierungen, aber auch Schädigungen einer regelmäßigen Struktur, die beispielsweise durch mechanischen, physikalischen und/oder chemischen Abtrag einer entsprechenden Schicht entstehen können. Die Defektkonzentration beträgt dabei mindestens 103 Defekte pro cm2, d. h. bevorzugt weist die Oberfläche der auf der Oberfläche des Halbleiterbauteils angeordneten Halbleiterschicht die Defekte auf. Bei gewisser Schichtdicke ist es jedoch auch denkbar, dass die Defekte in Projektion auf die Oberfläche gezählt werden, d. h. die Defekte können über die gesamte Schichtdicke der defektreichen Halbleiterschicht ausgebildet sein.
  • Überraschenderweise wurde gefunden, dass für die Kontaktbildung Defekte an der Oberfläche von Vorteil sind, da diese als Keime für das Kristallitwachstum dienen können.
  • Die wesentlichen Vorteile der vorliegenden Erfindung liegen darin, dass eine hohe Dotierung, d. h. eine hohe Dotierungskonzentration an der Oberfläche eines entsprechenden Halbleiterbauteils, vermieden werden kann, wobei gleichzeitig eine exzellente Kontaktierung ermöglicht wird.
  • In einer bevorzugten Ausführungsform der Erfindung beträgt die Defektkonzentration mindestens 104 Defekte pro cm2, bevorzugt mindestens 105 Defekte pro cm2, besonders bevorzugt mindestens 106 Defekte pro cm2.
  • Weiter ist es vorteilhaft, wenn die defektreiche Halbleiterschicht eine Schichtdicke zwischen 1 und 100 nm, insbesondere zwischen 1 und 20 nm aufweist.
  • Vorzugsweise kann die defektreiche Halbleiterschicht dotiert sein, wobei die Dotierungskonzentration mindestens 1019 Dotierungsatome pro cm3, bevorzugt mindestens 1020 Dotierungsatome pro cm3 beträgt.
  • Die bevorzugte maximale Dotierungskonzentration liegt bei 1021 Dotierungsatomen pro cm3.
  • Im Falle einer Dotierung der defektreichen Halbleiterschicht ist das Dotierelement dabei bevorzugt ausgewählt aus der Gruppe bestehend aus P, B, Al, Ga, In, As, Sb, Bi und/oder Kombinationen hieraus.
  • Bevorzugte Grundmaterialien der defektreichen Halbleiterschicht sind dabei ausgewählt aus der Gruppe bestehend aus amorphem Silicium, nano-kristallinem Silicium, mikrokristallinem Silicium, SiC, SiOx, SiNx, Al2O3, TiO2, transparenten leitenden Oxiden (TCO), insbesondere Indium-Zinn-Oxid (ITO) und/oder ZnO:Al sowie Kombinationen hieraus.
  • Die defektreiche Halbleiterschicht ist somit auf einem Halbleiterbauteil angeordnet. In einer bevorzugten Ausführungsform stellt dabei der Bereich des Halbleiterbauteils, auf dem die defektreiche Halbleiterschicht abgeschieden ist, einen Emitter dar, dieser Bereich des Halbleiterbauteils weist bevorzugt eine Dotierung, insbesondere eine n-Dotierung, auf. Diese somit unmittelbar unterhalb der defektreichen Halbleiterschicht angeordnete Region des Halbleiterbauteils weist für den zuvor genannten Fall bevorzugt eine Dotierkonzentration zwischen 1018 und 1022 Dotierungsatome pro cm3 auf, mit der Maßgabe, dass, falls die defektreiche Halbleiterschicht dotiert ist, die Dotierkonzentration der unterhalb der defektreichen Halbleiterschicht angeordneten Region, d. h. des Emitters, geringer ist, als die der defektreichen Halbleiterschicht.
  • Ebenso ist es jedoch auch denkbar, dass zusätzlich oder alternativ hierzu die defektreiche Schicht auf der Rückseite des Halbleiterbauteils, d. h. der dem Emitter gegenüber liegenden Seite des Halbleiterbauteils, abgeschieden ist.
  • Weitere bevorzugte Ausführungsformen sehen vor, dass die Oberfläche der defektreichen Halbleiterschicht mit einer Antireflexbeschichtung versehen ist.
  • Insbesondere ist es bevorzugt, wenn das Halbleiterbauteil über elektrische Kontaktierungen verfügt, die mit der defektreichen Halbleiterschicht in elektrischer Verbindung stehen.
  • Die defektreiche Halbleiterschicht kann dabei über die gesamte Oberfläche des gesamten Halbleiterbauteils ausgebildet sein oder nur an den Stellen, an denen das Halbleiterbauteil kontaktiert werden soll, also unterhalb den Kontaktierungsstellen, d. h. den Verbindungsstellen zwischen dem Halbleiterbauteil und den Kontakten.
  • Erfindungsgemäß wird ebenso ein Verfahren zur Herstellung eines im Voranstehenden beschriebenen Halbleiterbauteils angegeben, bei dem auf einem Halbleitermaterial vollflächig oder lokal begrenzt eine defektreiche Halbleiterschicht erzeugt wird, indem
    • a) auf das Halbleitermaterial eine Halbleiterschicht durch eine physikalische oder chemische Gasphasenabscheidung aufgetragen wird, oder
    • b) Halbleiterpartikel auf die Oberfläche des Halbleitermaterials aufgetragen und in einem weiteren Arbeitsschritt versintert werden, oder
    • c) die Defektkonzentration einer auf einem Halbleitersubstrat befindlichen Halbleiterschicht durch mechanische Einwirkung und/oder Einwirkung durch Temperaturerhöhung eingestellt wird.
  • Die zuvor genannten Arbeitsschritte können dabei alleine oder in Kombination miteinander, z. B. sukzessive, ausgeführt werden. Es können z. B. zwei oder alle drei Arbeitsschritte ausgeführt werden, um die defektreiche Schicht zu erzeugen.
  • In einer bevorzugten Ausführungsform wird die Einstellung der Defektkonzentration der zuvor aufgetragenen Halbleiterschicht aus einem Halbleitermaterial dabei unter Einwirkung von Laserstrahlung, beispielsweise eines Infrarotlasers, insbesondere eines Nd-YAG-Lasers, durch lokale Temperaturerhöhung erzielt. Durch die Temperaturerhöhung werden so Defektstellen eingeführt.
  • Im Anschluss an die zuvor genannten Verfahrensschritte kann eine Antireflexschicht auf die defektreiche Halbleiterschicht aufgetragen werden. Ebenso ist es möglich, dass eine Kontaktierung der defektreichen Halbleiterschicht erfolgt, indem auf aus dem Stand der Technik bekannte Art und Weise Kontakte abgeschieden und mit der defektreichen Schicht kontaktiert werden.
  • Die vorliegende Erfindung wird anhand der beigefügten Figuren sowie der nachfolgend dargestellten Beispiele näher erläutert, ohne die Erfindung auf die dargestellten speziellen Parameter zu beschränken.
  • Dabei zeigen
  • 1 ein erfindungsgemäßes Bauteil, das auf der Vorderseite vollflächig eine defektreiche Schicht zur verbesserten Kontaktierung aufweist, sowie
  • 2 ein erfindungsgemäßes Bauteil, bei dem die defektreiche Schicht lediglich im Bereich der Kontakte ausgebildet ist.
  • Als defektreiche Schicht sind Schichten zwischen bevorzugt 1 und 100 nm, bevorzugt zwischen 1 und 20 nm zu verstehen, die z. B. aus amorphem Silizium, nanokristallinem Silizium oder mikrokristallinem Silizium bestehen bzw. Kristalldefekte, wie Versetzungen, Stapelfehler, Einschlüsse von Dotierstoffen aufweisen. Als defektreich gelten Schichten mit über 1000 Defekten pro cm2, insbesondere Schichten mit über 106 Defekten pro cm2.
  • Diese Schichten werden z. B. mittels CVD- oder PVD-Verfahren gezielt auf dem Emitter aufgebracht. Die Schicht kann auch dadurch hergestellt werden, indem die Oberfläche des Emitters bewusst geschädigt wird, z. B. durch Behandlung mit einem Laser, einem Plasma oder chemischer Oberflächenbehandlung (chemisches Ätzen, elektrochemisches Ätzen).
  • Die Schädigung der Oberfläche kann bewusst ausgeführt werden oder Folge eines Herstellungsschrittes sein.
  • Ziel ist es, eine Schicht an der Oberfläche zu haben, die möglichst viele Kristalldefekte aufweist und bei gleichzeitiger Dotierung eine möglichst hohe Oberflächenkonzentration der Dotieratome besitzt (ND > 1020 cm–3)
  • Beispielhafte Herstellungsmöglichkeiten sind im Folgenden aufgelistet:
    • 1) Beim Öffnen der Antireflexbeschichtung mittels Laser wird der darunter liegende Emitter der Solarzelle oberflächlich geschädigt. Die dabei entstandenen Kristalldefekte wirken sich auf die nachfolgende Metallisierung positiv aus.
    • 2) Bei der Metallisierung mittels einer Druckpaste und eines Feuerschrittes findet sich eine erhöhte Dichte an Kontaktkristalliten, was zu einem niedrigeren Kontaktwiderstand führt.
    • 3) In den Laseröffnungen wird Nickel als Kontaktmetall galvanisch abgeschieden, somit ist dessen Haftung auf Grund der Laserschädigung deutlich verbessert im Vergleich zur Haftung auf einer ungeschädigten Oberfläche.
    • 4) Gezieltes Abscheiden einer defektreichen Schicht, z. B. mit CVD auf einem hochohmigen Emitter (diffundiert oder auch mit CVD hergestellt), das die Kontaktierbarkeit des Emitters deutlich verbessert. Die Schicht kann z. B. nach einer Abscheidung eines Emitters direkt in-situ passieren. Weiterhin kann diese Schicht auch selektiv abgeschieden werden.
  • Diese dünne (1–100 nm) und idealerweise hochdotierte Schicht (ND > 1020 cm–3) wird entweder auf einen diffundierten oder epitaktischen, moderat dotierten (1 × 1017 – 1020 cm–3) Emitter erzeugt. Diese Schicht fördert die Kontaktbildung, z. B. die Dichte der Silber-Kristalle, über die der Ladungstransport stattfindet. Die Dicke, Dotierung und Qualität (Passivierbarkeit uns Passiviereigenschaften) der Schicht können variiert werden.
  • Es besteht die Wahl, folgende Prozesse durchzuführen:
    • 1. die Erzeugung von defektreichen Schichten auf konventionell hergestellten Emittern,
    • 2. die Erzeugung von defektreichen Schichten auf epitaktisch abgeschiedene Emitter,
    • 3. die Erzeugung von defektreichen Schichten sowohl auf Wafer als auch Dünnschichtsolarzellen,
    • 4. die Erzeugung von selektiven defektreichen Schichten,
    • 5. die Abscheidungen von defektreichen Schichten,
    • 6. das Drucken von defektreichen Schichten,
    • 7. das Generieren von einer defektreichen Schicht, z. B. mittels Laser.
  • Beispiel 1: Erzeugung von defektreichen Schichten auf konventionell hergestellten Emittern
  • Die defektreiche Schicht kann auf konventionellen Emittern erzeugt werden. Dies hat den Vorteil, dass eine niedrigere Dotierung des konventionellen Emitters notwendig ist und dieser dadurch blau-sensitiver ist. Weiterhin wird die Passivierbarkeit verbessert, wenn die Defekte an der Oberfläche gleichzeitig abgesättigt werden, mit z. B. Wasserstoff aus dem Antireflex-Nitrid.
  • Beispiel 2: Erzeugung von defektreichen Schichten auf epitaktisch abgeschiedene Emitter
  • Epitaktische Emitter sind eine Alternative zu konventionellen diffundierten Emittern, bei denen das Emitterprofil nach Belieben gestaltet werden kann. Damit können sehr leicht moderat dotierte Emitter hergestellt werden, die den Strom der Solarzelle erhöhen. Die Abscheidung des Emittervolumens und der hochdotierten defektreichen Schicht kann komplett in-situ erfolgen.
  • Beispiel 3: Erzeugung von defektreichen Schichten sowohl auf Wafer- als auch Dünnschichtsolarzellen
  • Bei Silicium-Dünnschichtsolarzellen kann zusätzlich das Back-Surface-Field (BSF) und die Basis vor der Emitterabscheidung in-situ abgeschieden werden.
  • Beispiel 4: Erzeugung von selektiven defektreichen Schichten
  • Diese defektreiche Schicht kann sowohl planar, d. h. vollflächig, als auch selektiv, d. h. lokal begrenzt, erzeugt werden. Die selektive Schicht wird im letzten Fall nur unter den Kontakten erzeugt und ermöglicht dort die gute Kontaktierung. Die Fläche zwischen dem Kontakt bleibt von der Schicht unberührt und kann daher mit konventionellen Methoden passiviert werden. Die Erzeugung der defektreichen Schicht kann auch auf Rückseitenemitter angewandt werden.
  • Beispiel 5: Abscheidung von defektreichen Schichten
  • Die defektreiche Schicht kann mittels CVD abgeschieden werden. Dabei entstehen amorphe, nano- bzw. mikrokristalline Schichten. Die Abscheidung der Schicht erfolgt je nach Temperatur sehr schnell mit Abscheideraten von einigen μm/min.
  • Beispiel 6: Drucken von defektreichen Schichten (Herstellung einer defektreichen Schicht in einem Druckschritt)
  • Auf einen niederdotierten Emitter können flächig oder selektiv Silizium-Nanopartikel in einem Druckschritt aufgebracht werden, welche in einem Temperschritt sintern und so eine defektreiche Schicht bilden. Zur Herstellung von selektiven Emittern werden solche Silizium-Nanomaterialien bereits eingesetzt im sog. CougarTM Prozess (H. Antoniadis, "Silicon ink high efficiency solar cells", presented at Proceedings of the 34th IEEE PVSC, Philadelphia, USA 2009 der Firma Innovalight, Inc.). Dabei wird eine n-Si-Tinte auf ein p-Si-Substrat mittels Inkjet-Druck aufgebracht, um einen selektiven Emitter herzustellen.
  • Beispiel 7: Generieren von defektreichen Schichten mit Laser
  • Defektreiche Schichten können entstehen, indem ein Laser Schaden in den Halbleiter einbringt. Laser Anlagen sind kommerziell verfügbar. Der Prozessablauf der Herstellung der defektreichen Halbleiterschicht ist im Folgenden dargestellt:
    Zuerst wird das moderat dotierte Emittervolumen durch Diffusion oder Epitaxie hergestellt. Anschließend wird eine dünne und evtl. hochdotierte defektreiche Schicht erzeugt. Anschließend wird die Antireflexschicht aufgebracht und die Kontakte gedruckt. Der Kontakt entsteht nach einem Temper-Feuerschritt.
  • In 1 ist eine erste Variante eines erfindungsgemäßen Halbleiterbauteils 1 dargestellt. Das Bauteil weist dabei ein Substrat 3 auf, das beispielsweise ein Silicium-Wafer sein kann. An der Oberfläche des Wafers weist dieses Substrat einen Emitter 4 auf, d. h. eine Region, in der eine n-Dotierung des Wafers ausgebildet ist. Auf dieser Emitterschicht ist nun eine erfindungsgemäße defektreiche Halbleiterschicht 2 abgeschieden, die ihrerseits mit einer Antireflexschicht 5 versehen ist. Die defektreiche Halbleiterschicht weist dabei im Mittel eine höhere Dotierkonzentration als der Emitter 4 auf. Das Bauteil 1 weist an zwei Stellen elektrische Kontakte 6 auf, über die das Bauteil 1 elektrisch kontaktierbar ist. Die Kontakte 6 stehen dabei in unmittelbarem Kontakt mit der defektreichen Halbleiterschicht. Die Kontaktierung kann dabei über die gesamte Auflagefläche der Kontakte 6 auf der Halbleiterschicht 2 oder nur lokal beschränkt erfolgen. Das Halbleiterelement 1 lässt sich z. B. dadurch herstellen, dass zunächst auf dem Substrat 3 eine defektreiche Halbleiterschicht 2 abgeschieden wird (siehe Ausführungen oben). Auf dieses, die Halbleiterschicht 2 aufweisende Substrat wird die Antireflexschicht 5 abgeschieden, auf die anschließend eine Kontaktpaste zur Herstellung der Kontakte 6 aufgebracht wird. Nach Aufbringen der Kontaktpaste werden die Zellen gefeuert, so dass die Paste durch die Antireflexschicht 5 sintert und die defektreiche Schicht 2 kontaktiert.
  • In 2 ist eine alternative Ausführungsform des erfindungsgemäßen Bauteils 1 dargestellt. Das Bauteil unterscheidet sich zur Ausführungsform gemäß 1 dadurch, dass die defektreiche Halbleiterschicht 2 nicht vollflächig auf dem Emitter, ausgebildet ist, sondern lediglich lokal an den Stellen, an denen eine Kontaktierung des Halbleiterbauteils über die Kontakte 6 erfolgen soll. Die defektreiche Halbleiterschicht 2 stellt in diesem Fall das lokale Bindeglied zwischen den Kontakten 6 und den Emittern 4 dar.
  • Durch die defektreiche Halbleiterschicht 2 ist eine deutlich verbesserte Kontaktierung des Halbleiterbauteils 1, z. B. einer Solarzelle, möglich. Zudem wird der Metall-Halbleiter-Übergang und der Kontaktwiderstand verbessert.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • C. Ballif, D. M. Huijic, A. Hessler-Wyser, und G. Willeke, ”Nature of the Ag-Si interface in screenprinted contacts: a detailed transmission electron microscopy study of cross-sectional structures,” presented at Proceedings of the 29th IEEE Photovoltaics Specialists Conference, New Orleans, Louisiana, USA, 2002 [0003]
    • Renewable Energy Policy Network for the 21st Century, ”Renewable Energy Global Status Report”, 2007 [0004]
    • H. Antoniadis, ”Silicon ink high efficiency solar cells”, presented at Proceedings of the 34th IEEE PVSC, Philadelphia, USA 2009 der Firma Innovalight, Inc. [0042]

Claims (14)

  1. Halbleiterbauteil (1) aus einem Halbleitermaterial, umfassend eine an mindestens einer Oberfläche des Halbleiterbauteils angeordnete defektreiche Halbleiterschicht (2) mit einer Defektkonzentration von mindestens 103 Defekte pro cm2.
  2. Halbleiterbauteil (1) nach Anspruch 1, dadurch gekennzeichnet, dass die Defektkonzentration mindestens 104 Defekte pro cm2, bevorzugt mindestens 105 Defekte pro cm2, besonders bevorzugt mindestens 106 Defekte pro cm2 beträgt.
  3. Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die defektreiche Halbleiterschicht (2) eine Schichtdicke zwischen 1 und 100 nm, insbesondere zwischen 1 und 20 nm aufweist.
  4. Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die defektreiche Halbleiterschicht (2) dotiert ist, wobei die Dotierungskonzentration mindestens 1019 Dotierungsatome pro cm3, bevorzugt mindestens 1020 Dotierungsatome pro cm3 beträgt.
  5. Halbleiterbauteil (1) nach vorhergehendem Anspruch, dadurch gekennzeichnet, dass das Dotierelement ausgewählt ist aus der Gruppe bestehend aus P, B, Al, Ga, In, As, Sb, Bi und/oder Kombinationen hieraus.
  6. Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die defektreiche Halbleiterschicht (2) aus Materialien, ausgewählt aus der Gruppe bestehend aus amorphem Silicium, nano-kristallinem Silicium, mikrokristallinem Silicium, SiC, SiOx, SiNx, Al2O3, TiO2, transparenten leitenden Oxiden (TCO), insbesondere Indium-Zinn-Oxid (ITO) und/oder ZnO:Al sowie Kombinationen hieraus besteht.
  7. Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die unterhalb der defektreichen Halbleiterschicht (2) angeordnete Region (4) des Halbleiterbauteils eine Dotierung aufweist, die eine Dotierkonzentration zwischen 1018 und 1022 Dotierungsatome pro cm3 aufweist, mit der Maßgabe, dass falls die defektreiche Halbleiterschicht dotiert ist, die Dotierkonzentration der unterhalb der defektreichen Halbleiterschicht angeordneten Region geringer ist, als die der defektreichen Halbleiterschicht.
  8. Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Oberfläche der defektreichen Halbleiterschicht (2) mit einer Antireflexbeschichtung (5) versehen ist.
  9. Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil (1) über elektrische Kontaktierungen (6) verfügt, die mit der defektreichen Halbleiterschicht (2) in elektrischer Verbindung stehen.
  10. Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die defektreiche Halbleiterschicht (2) über die Oberfläche des gesamten Halbleiterbauteils (1) ausgebildet ist oder nur unterhalb der Stellen, an denen das Halbleiterbauteil (1) elektrisch mit den Kontaktierungen (6) gemäß dem vorhergehenden Anspruch kontaktiert ist.
  11. Verfahren zur Herstellung eines Halbleiterbauteils (1) nach einem der vorhergehenden Ansprüche, bei dem auf einem Halbleitermaterial vollflächig oder lokal begrenzt eine defektreiche Halbleiterschicht (2) erzeugt wird, indem a) auf das Halbleitermaterial eine Halbleiterschicht (2) durch eine physikalische oder chemische Gasphasenabscheidung aufgetragen wird, oder b) Halbleiterpartikel auf die Oberfläche des Halbleitermaterials aufgetragen und in einem weiteren Arbeitsschritt versintert werden, oder c) die Defektkonzentration einer auf einem Halbleitersubstrat befindlichen Halbleiterschicht durch mechanische Einwirkung und/oder Einwirkung durch Temperaturerhöhung eingestellt wird.
  12. Verfahren nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass in Schritt c) die Temperaturerhöhung lokal unter Einwirkung von Laserstrahlung erzielt wird.
  13. Verfahren nach einem der beiden vorhergehenden Ansprüche, dadurch gekennzeichnet, dass im Anschluss eine Antireflexschicht (5) auf die defektreiche Halbleiterschicht aufgetragen wird.
  14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass im Anschluss eine elektrische Kontaktierung (6) der defektreichen Halbleiterschicht (2) erfolgt.
DE102010020175A 2010-05-11 2010-05-11 Halbleiterbauteil mit defektreicher Schicht zur optimalen Kontaktierung von Emittern sowie Verfahren zu dessen Herstellung Withdrawn DE102010020175A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102010020175A DE102010020175A1 (de) 2010-05-11 2010-05-11 Halbleiterbauteil mit defektreicher Schicht zur optimalen Kontaktierung von Emittern sowie Verfahren zu dessen Herstellung
EP11717511A EP2569805A1 (de) 2010-05-11 2011-05-05 Halbleiterbauteil mit defektreicher schicht zur optimalen kontaktierung von emittern sowie verfahren zu dessen herstellung
PCT/EP2011/002244 WO2011141142A1 (de) 2010-05-11 2011-05-05 Halbleiterbauteil mit defektreicher schicht zur optimalen kontaktierung von emittern sowie verfahren zu dessen herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010020175A DE102010020175A1 (de) 2010-05-11 2010-05-11 Halbleiterbauteil mit defektreicher Schicht zur optimalen Kontaktierung von Emittern sowie Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE102010020175A1 true DE102010020175A1 (de) 2011-11-17

Family

ID=44626150

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010020175A Withdrawn DE102010020175A1 (de) 2010-05-11 2010-05-11 Halbleiterbauteil mit defektreicher Schicht zur optimalen Kontaktierung von Emittern sowie Verfahren zu dessen Herstellung

Country Status (3)

Country Link
EP (1) EP2569805A1 (de)
DE (1) DE102010020175A1 (de)
WO (1) WO2011141142A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012104289A1 (de) * 2012-05-16 2013-11-21 Roth & Rau Ag Heterokontakt-Solarzelle und Verfahren zu deren Herstellung
JP2015142079A (ja) * 2014-01-30 2015-08-03 シャープ株式会社 光電変換装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4235376A1 (de) * 1991-10-19 1993-04-22 Hahn Meitner Kernforsch Verfahren zur herstellung einer solarzelle
DE19915666A1 (de) * 1999-04-07 2000-10-19 Fraunhofer Ges Forschung Verfahren und Vorrichtung zur selektiven Kontaktierung von Solarzellen
US6274471B1 (en) * 1999-06-04 2001-08-14 Taiwan Semiconductor Manufacturing Company Method for making high-aspect-ratio contacts on integrated circuits using a borderless pre-opened hard-mask technique

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552414B1 (en) * 1996-12-24 2003-04-22 Imec Vzw Semiconductor device with selectively diffused regions
DE102008019402A1 (de) * 2008-04-14 2009-10-15 Gebr. Schmid Gmbh & Co. Verfahren zur selektiven Dotierung von Silizium sowie damit behandeltes Silizium-Substrat
KR100974221B1 (ko) * 2008-04-17 2010-08-06 엘지전자 주식회사 레이저 어닐링을 이용한 태양전지의 선택적 에미터형성방법 및 이를 이용한 태양전지의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4235376A1 (de) * 1991-10-19 1993-04-22 Hahn Meitner Kernforsch Verfahren zur herstellung einer solarzelle
DE19915666A1 (de) * 1999-04-07 2000-10-19 Fraunhofer Ges Forschung Verfahren und Vorrichtung zur selektiven Kontaktierung von Solarzellen
US6274471B1 (en) * 1999-06-04 2001-08-14 Taiwan Semiconductor Manufacturing Company Method for making high-aspect-ratio contacts on integrated circuits using a borderless pre-opened hard-mask technique

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
C. Ballif, D. M. Huijic, A. Hessler-Wyser, und G. Willeke, "Nature of the Ag-Si interface in screenprinted contacts: a detailed transmission electron microscopy study of cross-sectional structures," presented at Proceedings of the 29th IEEE Photovoltaics Specialists Conference, New Orleans, Louisiana, USA, 2002
H. Antoniadis, "Silicon ink high efficiency solar cells", presented at Proceedings of the 34th IEEE PVSC, Philadelphia, USA 2009 der Firma Innovalight, Inc.
Hofmann M. [et al.]: Recent developments in rear-surface passivation at Fraunhofer ISE. SOLAR ENERGY MATERIALS AND SOLAR CELLS 93 (2009), 1074-1078. doi: 10.1016/j.solmat. 2008. 11.056 *
Renewable Energy Policy Network for the 21st Century, "Renewable Energy Global Status Report", 2007

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012104289A1 (de) * 2012-05-16 2013-11-21 Roth & Rau Ag Heterokontakt-Solarzelle und Verfahren zu deren Herstellung
JP2015142079A (ja) * 2014-01-30 2015-08-03 シャープ株式会社 光電変換装置
WO2015114921A1 (ja) * 2014-01-30 2015-08-06 シャープ株式会社 光電変換装置

Also Published As

Publication number Publication date
EP2569805A1 (de) 2013-03-20
WO2011141142A1 (de) 2011-11-17
WO2011141142A8 (de) 2012-01-12

Similar Documents

Publication Publication Date Title
EP1997156B1 (de) Verfahren zur herstellung eines halbleiterbauelementes mit einem gezielt dotierten oberflächenbereich unter verwendung von aus-diffusion und entsprechendes halbleiterbauelement
DE102013219561A1 (de) Verfahren zum Herstellen einer photovoltaischen Solarzelle mit zumindest einem Heteroübergang
DE102015015017A1 (de) Solarzelle und Verfahren zur Herstellung einer Solarzelle mit mehreren durch ladungsträgerselektive Kontakte miteinander verbundenen Absorbern
DE112012005381T5 (de) Hybride Polysilizium-Heteroübergangs-Rückseitenkontaktzelle
DE102010026960A1 (de) Photovoltaische Solarzelle und Verfahren zur Herstellung einer photovoltaischen Solarzelle
DE112015002554T5 (de) Relative Dotierungskonzentrationsniveaus in Solarzellen
DE212013000122U1 (de) Hybrid-Solarzelle
DE102009008786A1 (de) Verfahren zur Herstellung einer Solarzelle und Solarzelle
DE112014001476T5 (de) Reduzierter Kontaktwiderstand und verbesserte Lebensdauer von Solarzellen
DE102016116192B3 (de) Photovoltaikmodul mit integriert serienverschalteten Stapel-Solarzellen und Verfahren zu seiner Herstellung
DE102012203445A1 (de) Verfahren zum Erzeugen eines Dotierbereiches in einer Halbleiterschicht
DE102013203061A1 (de) Halbleiterbauelement, insbesondere Solarzelle und Verfahren zum Herstellen einer metallischen Kontaktierungsstruktur eines Halbleiterbauelementes
DE112017004982B4 (de) Solarzellen mit differenziertem p-Typ- und n-Typ-Bereichsarchitekturen
DE102010020175A1 (de) Halbleiterbauteil mit defektreicher Schicht zur optimalen Kontaktierung von Emittern sowie Verfahren zu dessen Herstellung
DE102010020557A1 (de) Verfahren zur Herstellung einer einseitig kontaktierbaren Solarzelle aus einem Silizium-Halbleitersubstrat
DE112019004905T5 (de) Solarzellen mit Hybridarchitekturen einschließlich unterscheidbarer p- und n- Regionen
DE102010060303A1 (de) Verfahren zum Herstellen einer Solarzelle
DE102019122637A1 (de) Verfahren zur Herstellung einer metallischen Kontaktierungsstruktur einer photovoltaischen Solarzelle
DE102014218948A1 (de) Solarzelle mit einer amorphen Siliziumschicht und Verfahren zum Herstellen solch einer photovoltaischen Solarzelle
DE102009040670A1 (de) Verfahren zur Herstellung einer einseitig kontaktierbaren Solarzelle
EP4147277B1 (de) Rückseitenkontaktierte solarzelle
DE102011052261B4 (de) Verfahren zum Herstellen einer Solarzelle, Solarzelle und Solarmodul
DE102016110965B4 (de) Halbleiter-Bauelement mit vorder- und rückseitiger Elektrode und Verfahren zu dessen Herstellung
DE102011002280A1 (de) Solarzellen und Verfahren zum Herstellen einer Solarzelle
EP4052299A1 (de) Photovoltaisches element mit verbesserter effizienz bei verschattung und verfahren zur herstellung eines solchen photovoltaischen elements

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee