EP2537400A1 - Procédé pour fabriquer un boîtier électronique - Google Patents

Procédé pour fabriquer un boîtier électronique

Info

Publication number
EP2537400A1
EP2537400A1 EP11703690A EP11703690A EP2537400A1 EP 2537400 A1 EP2537400 A1 EP 2537400A1 EP 11703690 A EP11703690 A EP 11703690A EP 11703690 A EP11703690 A EP 11703690A EP 2537400 A1 EP2537400 A1 EP 2537400A1
Authority
EP
European Patent Office
Prior art keywords
island
chip
applying
conductive material
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP11703690A
Other languages
German (de)
English (en)
Inventor
Lucile Dossetto
Jean-Christophe Fidalgo
Béatrice Dubois
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales DIS France SA
Original Assignee
Gemalto SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemalto SA filed Critical Gemalto SA
Priority to EP11703690A priority Critical patent/EP2537400A1/fr
Publication of EP2537400A1 publication Critical patent/EP2537400A1/fr
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/185—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing

Definitions

  • the invention relates to a system and a method for manufacturing an electronic box comprising a chip and / or an electronic component and the housing obtained.
  • Such boxes can be found for example in the form of smart card modules, form factors such as small electronic objects of micro-SD (Secure Digital in English) formats, Micro-SIM (Subscriber Identity Module in language). English) or SIM plug-in, Mini UICC (Universal Integrated Circuit Card in English).
  • micro-SD Secure Digital in English
  • SIM Subscriber Identity Module
  • Mini UICC Universal Integrated Circuit Card in English
  • the invention relates more particularly, but not limited to, the manufacture of secure portable electronic objects which find their particular applications in health, banking, telecommunications or identity control.
  • the invention makes it possible to respond to all the drawbacks raised by the known solutions. It allows in particular to use a minimum of equipment and elements to form a housing.
  • the invention maintains a high level of requirements for the protection of chips and electronic elements.
  • the invention also simplifies the connection step and eliminates a series of expensive or time-consuming operations.
  • the invention makes it possible to implement a reliable, fast and adaptable manufacturing process.
  • the invention further allows the direct realization of a form factor in a single series operations.
  • an electronic box comprising a chip or an electronic component whose one face is active at least one contact or contact pad, said method comprising: - a step to deposit the stain), active face down an adhesive support;
  • the support is a towed adhesive support and that the material is applied directly by jet of material, inkjet or screen printing on at least the contact or contact pad and the island.
  • an island may comprise a plurality of chips and / or electronic components.
  • the step of applying a conductive material may further include interconnecting said chips and / or electronic components.
  • Such a method may comprise a step - prior to the step for applying a conductive material - to apply an insulating layer on the returned island, with the exception of one or more contact pads of a chip of the island.
  • the method may comprise a step - prior to the step for applying a conductive material - to remove a portion of an insulating layer at a contact pad of a chip of the island, said insulating layer being previously transferred from the adhesive support to the island during the steps to deposit the chip and to mold the resin.
  • a method according to the invention may comprise a step - subsequent to the step for applying a conductive material - to apply an insulating layer on the returned island with the exception of a contact pad the island or a cutting step of the island to adapt the dimensions of the latter.
  • the invention also provides a system for manufacturing an electronic box - comprising a chip of which one face is active -, said system comprising: - Means for depositing a chip - active face downwards - on a towed adhesive support;
  • such a system may also include:
  • the invention relates to an electronic box comprising at least one chip or electronic component whose face is active with at least one contact or contact pad, comprising:
  • a conductive material on the island to materialize a circuit element or a contact pad
  • the housing is characterized in that the material is applied directly by jet of material, inkjet or screen printing on at least the contact and / or the contact pad and the island, to form at least one electrical circuit element or a contact area.
  • the chips have different dimensions (height, thickness and / or width and / or length) and / or of different type (for example, ISO 7816 electrical contact chip and radio frequency chip).
  • the chips have a thickness different from one another, the thickness being defined between their active face and opposite rear face.
  • the chips have their active face substantially at the same level in the block relative to each other while their rear face is at the same level in the block.
  • the housing comprises a bare chip coated with a material and connected to any component (chip or component already packaged or otherwise coated) and further packaged by the same material above. The method thus has the advantage of connecting components of different shape and or presented at different stages of finishing or coating (already coated, partially or not at all).
  • FIG. 1 and 2 show a method of manufacturing an electronic box according to the invention
  • FIGS. 3a and 3b show a variant provided by the invention for applying a first insulating layer on an island.
  • Figures 1 and 2 show a system and a manufacturing method according to the invention.
  • a first step S1 - of a method according to the invention - consists of depositing a chip 1 (from the slab) on an adhesive support 2 - such as an adhesive tape.
  • the carrier 2 is preferably pulled to convey the chip - as indicated by the arrow D.
  • the chip 1 is deposited on the adhesive support 2, the active face of the chip pointing downwards.
  • said active face is directly in contact with the adhesive support 2.
  • Figure 1 describes a chip 1 having two contact pads 1 a visible and present on said active face.
  • the adhesive of the support 2 makes it possible to maintain it during the first stages of the manufacturing process.
  • the adhesive hes 2 support is an adhesive strip whose width is 35 or 70 millimeters in order to be compatible with many equipment used, according to the state of the art, in the industry. Smartcard.
  • the invention provides the manufacture of housings or modules respectively comprising one or more chips per housing or module. Such a device may even include an electronic component such as a capacitor for example, or a resonator. To simplify the presentation of the invention, we will first describe a first embodiment in connection with Figures 1 and 2, for which a housing has only one chip 1. Other examples of applications will be described later.
  • a chip 1, deposited in step S1 moves with the aid of the adhesive support 2 to reach the vicinity of means 20 provided for molding a resin 3 around said chip 1.
  • the second step S2 of the method can thus consist of a molding-transfer of a resin 3 applied around and on the non-active face of the chip.
  • This resin 3, hardening, provides protection to the chip. It can also constitute the support or even directly the body of an electronic object such as, for example, a mini-UICC card. In the latter case, the thickness of the resin 3 is sized to meet the dimensional criteria of said object.
  • the invention provides a variant for which S2 is applied to a resin 3, not only on a chip but also on a plurality of chips. We thus obtain a set "resin 3 plus chips 1" constituting what we will call an "island". We will see later that it is possible, at the end of the manufacturing process - by a division operation of said island - to find, not a single box, but a set of boxes from the same island.
  • the shape of the island can be adapted to the chosen configuration.
  • the molding applied to the non-active face of the chip while it is positioned on the support 2 is particularly advantageous: it does not weaken said chip.
  • this molding technique allows to have islands whose active faces of the chips are flush and at the same level as the surface upper resin 3 forming the island.
  • Step S3 of a method according to the invention thus consists in returning an island conveyed by the adhesive support 2 so that said island exposes the active faces of the chips.
  • the invention provides different techniques for performing island rollover.
  • a preferred embodiment is S3 to use a second towed adhesive medium 30 whose tack properties are 2.
  • Such a support 30 - such as, for example, a band of a width comparable to the band 2 of FIG. 1 - is applied to the back of an island conveyed by the support 2.
  • contact carrier 30 on the island causes the detachment of the latter support 2 and thus the flipping of the island since the latter is now véh iculé on the support 30, the active faces of the exposed chips.
  • the invention provides that the reversal step S3 may consist of using a gripping tool to grip an island conveyed on the adhesive support 2, detach it from the latter, turn it over and deposit it, the active faces of the chips exposed on it.
  • a support 30, such as an adhesive tape or a honeycomb support or any other type of support adapted to convey an island thus returned. Any other technique for returning an island could also be implemented according to the invention.
  • the support 2 may be in the form of a consumable type band: it serves only a single pass.
  • the invention provides that such a strip can be unwound at the beginning of the process and rewound at the end of step S3 so that the band can be reused a second time.
  • a continuous band could also be exploited provided that the adhesive properties thereof remain sufficient to provide the functions of maintenance and conveying.
  • FIG. 2 illustrates the subsequent steps of steps S1, S2 and S3.
  • an island 10 is conveyed on a support 30 in a direction D.
  • step S4 such an island is in the vicinity of means 41 for applying to the island 10 a layer of insulating material 4
  • this layer does not completely cover the surface of the island 1 0 to leave at least one contact pad 1, a chip not covered by said insulating layer. It is thus possible, for example, to render inoperative a contact pad serving essentially to perform electrical tests upstream of the manufacturing method according to the invention.
  • the means 41 may consist of a print head of an insulating ink.
  • the means 41 are capable of producing a jet of an insulating material on said island.
  • step S4 may be preceded by a step (not shown in FIG. 2) for depositing, on the active face of a chip 1 and / or on resin 3, a primer to facilitate the hangs up materials to drop.
  • the following step S5 consists of depositing a conductive material 5 mainly to constitute a contact pad in connection with a contact pad 1a.
  • a conductive material 5 mainly to constitute a contact pad in connection with a contact pad 1a.
  • the means 51 are a print head - with numerical or piezoelectric control - capable of printing a conductive ink as a material 5.
  • This embodiment is particularly advantageous because it is very easily adaptable to the topography of the plots of the chips. Other digital printing techniques could be used to deposit conductive inks such as, for example, aerosol ink deposition.
  • the means 51 are associated with means 52 for adhering and facilitating the conductivity of the deposited conductive material.
  • the means 52 can implement a pressure and / or heating action to cause the coalescence of nanoparticles contained in a conductive ink 5.
  • Contact pads and / or electrical circuit elements may comprise or consist of nanoparticle particles.
  • the means 52 may facilitate the removal of a jet-promoting solvent from an ink or conductive material by heating, for example, an island or drawing hot air thereon.
  • the invention provides the use of any means adapted to fix the conductive material 5 and promote conductivity.
  • FIG. 2 illustrates a subsequent and optional step S6 making it possible to deposit a second layer of insulating material 6.
  • the island is positioned near means that are similar or identical to the means 41 and 42 described in connection with step S4 of FIG. process.
  • This step makes it possible to isolate connection tracks made with conductive material 5, tracks that one does not wish to expose. It is thus possible to let appear contact pads, flush with the surface of the island, respectively connected to the pads 1a of the chip 1.
  • insulating material arranged in a layer on the islands may be constituted or comprise insulating nanoparticles.
  • FIG. 2 shows an embodiment for which the island is positioned near lasers 71. Under the action of a laser beam island 10 is cut precisely to the required dimensions.
  • this step S7 makes it possible to individualize several sub-islands 10a, 10b, 10c from the island 10. We can from this how to factor the production of a set of modules or boxes to optimize the manufacturing time and split at the end of the process modules or modules.
  • Other cutting techniques could be used: water jet, mechanical machining, diamond saw, etc.
  • the invention preferably provides that inks can be used to make the insulating, conductive or bonding primer layers.
  • the means 42, 52, 62 are adapted to the type of ink used: infrared lamp or diode, ultraviolet, pulsed hot air, microwave, oven, etc.
  • the invention provides, alternatively, that printing techniques, such as screen printing, pad printing or any other printing technique can be used in addition to or in lieu of an inkjet or material.
  • step S1 may consist in depositing, on the adhesive support 2, a set of chips and / or components necessary for producing a housing.
  • the adhesive of the support 2 makes it possible to ensure the topography of the various electronic elements.
  • Step S1 may also make it possible to deposit a plurality of component assemblies in order to factorize the manufacture of a plurality of packages.
  • a step S2 makes it possible to mold in the same island all the electronic elements - or even a plurality of sets.
  • the active faces of the chips and / or electronic components are all flush and at the same level as the upper surface of the resin 3.
  • Step S5 of a method according to the invention makes it possible, besides materializing contact pads, to make all the connections between the electronic elements: more gold wires, less scrap associated with faulty wire connections, etc. .
  • insulating and conductive layer deposition steps may be repeated to achieve a complex topography (or layout in English).
  • the steps S5 and S6 can be repeated as much as necessary to achieve a crossing of conductive tracks for example.
  • a step of type S7 makes it possible to individualize modules or housings thus manufactured. It can make it possible to refine the cut of said module or box according to strict standardized criteria.
  • the invention provides an alternative embodiment as shown in connection with Figures 3a and 3b.
  • FIG. 4 an adhesive support 2 comprising a thin layer of insulating material 2a. During the steps for depositing S1 a chip and for molding S2 the resin 3, the insulating material 2a is thus applied to the island.
  • an island is detached from the support 2 but the layer 2a remains present as shown in Figure 3b. It is thus transferred from the adhesive support 2 to the island 10.
  • the invention provides that part of said insulating layer 2a can be eliminated using various techniques (laser, thermal, ultraviolet, etc.).
  • Fig ure 3b thus has an island 10 whose contact pads 1 has chips 1 are thus released.
  • Such an island deposited on a support 30 can be treated subsequently according to the steps S5 to S7 as described previously with reference to FIG. 2.
  • the invention provides for integrally keeping the film 2 applied to the islands and to pierce it at the pads so as to have a large protective layer above the chips or components.
  • the invention also provides, in order to facilitate the step S3 of molding the resin 3, to use a mold whose walls coming into contact with the adhesive support 2 are treated (for example with teflon) in order to reduce the adhesion. of the latter on the support 2.
  • the adhesive support 2 may be devoid of adhesive material on outer strips so that the mold does not come into contact with said adhesive material.
  • the invention has been described and illustrated in the field of manufacturing modules or electronic boxes operated in the chip card industry.
  • the invention can not be limited to this single application example but can also be applied to other fields and technologies.
  • the invention generally relates to a method for manufacturing an electronic box (10a, 10b, 10c) comprising a chip (1) whose active face comprises at least one contact pad (1 a), said method being comprising the steps following:
  • the support is not necessarily towed, it can be supplied in plate.
  • the chips can be fixed by any means on the support: adhesive or mechanical or physical attachment means.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

L'invention concerne des procédés et systèmes pour fabriquer des boîtiers ou modules comportant un ou plusieurs éléments électroniques. De tels procédés et systèmes sont particulièrement efficaces et adaptables car ils mettent en oeuvre principalement des techniques de jets de matières isolantes ou conductrices.

Description

Procédé pour fabriquer un boîtier électronique
L'invention concerne un système et un procédé pour fabriquer un boîtier électronique comportant une puce et/ou un composant électronique ainsi que le boîtier obtenu.
On peut trouver de tels boîtiers par exemple sous la forme de modules pour cartes à puce, de facteurs de forme tels que de petits objets électroniques de formats micro-SD (Secure Digital en langue anglaise), Micro-SIM (Subscriber Identity Module en langue anglaise) ou Plug-in SIM, Mini UICC (Universal Integrated Circuit Card en langue anglaise). On peut trouver en outre toute une gamme de boîtiers permettant le montage de composants en surface (CMS ou SMD) ainsi que des boîtiers de type BGA (Bail Grid Array en langue anglaise) comportant des billes de connexion.
L'invention concerne plus particulièrement, ma is de man ière non limitative, la fabrication d'objets électroniques portables sécurisés qui trouvent notamment leu rs appl ications dans la santé, la banque, les télécommunications ou encore le contrôle d'identité.
Les techniques connues pour fabriquer de tels objets nécessitent un procédé parfois lent, complexe et peu adaptable.
A titre d'exemple, pour fabriquer un module pour une carte à puce, des étapes sont nécessaires parmi lesquelles on trouve principalement :
une définition d'un rouleau de circuit imprimé spécifique ; une découpe mécanique dudit circuit imprimé ou gravure chimique pour définir une forme de contacts ;
une découpe dans un d iélectrique pour créer des puits de connexion ;
un contre-collage du diélectrique sur le circuit imprimé ; une métallisation de plots de contacts ;
- un collage d'une ou plusieurs puces d'épaisseurs variables ;
un câblage à l'aide de fils pour interconnecter lesdites puces et relier les points de contact ;
un enrobage sous une résine de protection, etc. Pour réaliser un objet électronique, il est par ailleurs nécessaire de reporter un module au sein d'une cavité prévue dans un corps en matière plastique par exemple. Y compris pour de tout petits objets, il est ainsi nécessaire de prévoir la création d'un corps en parallèle de la création d'un module puis un report de ce dernier dans ledit corps, etc.
L'ensemble de ces techniques nécessitent des outils dédiés et devant être adaptés à un module ou boîtier particulier. Pour maintenir une cadence de fabrication acceptable, les machines exigent une grande précision et sont donc coûteuses. A t itre d 'exe m p l e , u n e opération de câblage est particulièrement problématique : de quelques fils pour des produits courants, à près d'une centaine de fils pour des produits complexes, généralement d'or ou d'aluminium, sont parfois nécessaires à la réalisation d'un module. De même une opération de collage peut être sensible en particulier si une pluralité de composants ou puces distinct(e)s sont nécessaires pour réaliser un module. Un collage homogène de puces d'épaisseurs variées ou de composants électroniques - tels que des capacités par exemple - peut être complexe pour prévenir la formation de bulles d'air, emprisonnées sous certaines puces, qui viendraient fragiliser le module. Le temps de fabrication peut ainsi être pénalisant et altérer le coût global de fabrication d'un boîtier.
L'invention permet de répondre à l 'ensemble des inconvén ients soulevés par les solutions connues. Elle permet notamment d'utiliser un minimum d'équipements et d'éléments pour constituer un boîtier. L'invention permet de maintenir un haut niveau d'exigences en matière de protection des puces et des éléments électroniques. L'invention simplifie également l'étape de connexion et supprime toute une série d'opérations coûteuses ou grevant le temps de fabrication.
L'invention permet de mettre en œuvre un procédé de fabrication fiable, rapide et adaptable. L'invention permet en outre la réalisation directe d'un facteur de forme en une seule série opérations.
A cette fin, il est prévu un Procédé pour fabriquer un boîtier électronique comportant une puce ou un composant électronique dont une face est active au moins un contact ou plot de contact, ledit procédé comportant : - une étape pour déposer la pue), face active vers le bas un support adhésif;
- une étape de moulage d'une résine pour enrober la puce (1 ) sur son support adhésif, l'ensemble puce et résine formant un îlot ;
- une étape de retournement dudit îlot pour que la puce de ce dernier ait sa face active exposée ;
- une étape pour appliquer une matière conductrice sur l'îlot retourné, pour matérialiser un élément de circuit ou une plage de contact ;
caractérisé en ce que le support est un support adhésif tracté et en ce que la matière est appliquée directement par jet de matière, jet d'encre ou sérigraphie sur au moins le contact ou plot de contact et l'ilot.
Selon un mode de réalisation préférée, un îlot peut comporter une pluralité de puces et/ou de composants électroniques. L'étape pour appliquer une matière conductrice peut consister en outre à interconnecter lesdites puces et/ou composants électroniques.
L'invention prévoit qu'un tel procédé puisse comporter une étape - préalable à l'étape pour appliquer une matière conductrice - pour appliquer une couche isolante sur l'îlot retourné, à l'exception d'un ou plusieurs plots de contact d'une puce de l'îlot.
En variante, le procédé peut comporter une étape - préalable à l'étape pour appliquer une matière conductrice - pour éliminer une partie d'une couche isolante au niveau d'un plot de contact d'une puce de l'îlot, ladite couche isolante étant préalablement transférée du support adhésif à l'îlot lors des étapes pour déposer la puce et pour mouler la résine.
Quel que soit le mode de réalisation, un procédé selon l'invention peut comporter une étape - subséquente à l'étape pour appliquer une matière conductrice - pour appliquer une couche isolante sur l'îlot retourné à l'exception d'une plage de contact de l'îlot voire une étape de découpe de l'îlot pour adapter les dimensions de ce dernier.
L'invention prévoit également un système pour fabriquer un boîtier électronique - comportant une puce dont une face est active -, ledit système comportant : - des moyens pour déposer une puce - face active vers le bas - sur un support adhésif tracté ;
- des moyens pour mouler une résine pour enrober la puce sur son support adhésif, l'ensemble puce et résine formant un îlot ; - des moyens pour retourner ledit îlot pour que la puce de ce dernier ait sa face active vers le haut ;
- des moyens pour appliquer une matière conductrice, sur l'îlot retourné, pour matérialiser une plage de contact reliant un plot de contact de la puce au monde extérieur.
II peut être prévu qu'un tel système puisse également comporter :
- des moyens pour appliquer une couche isolante sur tout ou partie de l'îlot retourné ;
- des moyens pour découper l'îlot ;
- ou encore des moyens de commande pour mettre en œuvre un procédé conforme à l'invention.
De même, l'invention concerne un boîtier électronique comportant au moins une puce ou composant électronique dont une face est active avec au moins un contact ou plot de contact, comportant :
- un moulage (S2) d'une résine enrobant la puce formant un îlot, la puce de ce dernier ayant sa face active exposée ;
- une matière conductrice sur l'îlot, pour matérialiser un élément de circuit ou une plage de contact ;
Le boîtier est caractérisé en ce que la matière est appliquée directement par jet de matière, jet d'encre ou sérigraphie sur au moins le contact et/ou le plot de contact et l'ilot, pour former au moins un élément de circuit électrique ou une plage de contact.
De préférence, les puces ont des dimensions différentes (hauteur, épaisseur et/ou largeur et/ou longueur) et/ ou de type différent (par exemple puce à contacts électriques ISO 7816 et puce radiofréquence).
De préférence, les puces présentent une épaisseur différente l'une par rapport à l'autre, l'épaisseur étant définie entre leur face active et face arrière opposée.
De préférence, les puces ont leur face active sensiblement au même niveau dans le bloc l'une par rapport à l'autre alors que leur face arrière n'est au même niveau dans le bloc. De préférence, le boîtier comprend une puce nue enrobée par une matière et connectée à un composant quelconque (puce ou composant déjà emballé(e) ou enrobé par ailleurs) et emballé en outre par la même matière ci-dessus. Le procédé a ainsi l'avantage de connecter des composants de forme différentes et ou présentés à des stades de finition ou enrobage différents (déjà enrobé, partiellement ou pas du tout).
D'autres caractéristiques et avantages apparaîtront plus clairement à la lecture de la description qui suit et à l'examen des figures qui l'accompagnent parmi lesquelles :
- les figures 1 et 2 présentent un procédé de fabrication d'un boîtier électronique conforme à l'invention ;
- Les figures 3a et 3b présentent une variante prévue par l'invention pour appliquer une première couche isolante sur un îlot.
Les figures 1 et 2 présentent un système et un procédé de fabrication conformes à l'invention.
Ainsi, selon la figure 1 , à partir d'une plaquette de silicium 1 W (ou wafer en langue anglaise) sciée comportant une pluralité de puces ayant subi une préparation permettant d'obtenir, en surface des plots de connexion, une couche conductrice inerte, une première étape S1 - d'un procédé conforme à l'invention - consiste à déposer une puce 1 (issue de la galette) sur un support adhésif 2 - tel q u'u ne bande adhésive. Le su pport 2 est préférentiellement tracté pour véhiculer la puce - comme l'indique la flèche D. La puce 1 est déposée sur le support adhésif 2, la face active de la puce dirigée vers le bas. Ainsi, ladite face active est directement en contact avec le support adhésif 2. Pour représenter une face active, la figure 1 décrit une puce 1 comportant deux plots de contact 1 a visibles et présents sur ladite face active.
Outre une première fonction consistant à véhiculer une puce, l'adhésif du support 2 permet d'en assurer le maintien durant les premières étapes du procédé de fabrication. Selon un mode de réalisation préféré, le support ad hésif 2 est une bande adhésive dont la largeur est d e 35 ou 70 millimètres afin d'être compatible avec de nombreux équipements utilisés, selon l'état de la technique, dans l'industrie de la carte à puce. Par ailleurs, l'invention prévoit la fabrication de boîtiers ou de modules comportant respectivement une ou plusieurs puces par boîtier ou module. Un tel dispositif peut même comporter un composant électronique tel qu'une capacité par exemple, ou un résonateur. Afin de simplifier la présentation de l'invention, nous allons décrire, tout d'abord, un premier mode de réalisation en liaison avec les figures 1 et 2, pour lequel un boîtier ne comporte qu'une seule puce 1 . D'autres exemples d'applications seront décrits plus loin.
Selon ce premier exemple, une puce 1 , déposée à l'étape S1 , se déplace à l'aide du support adhésif 2 pour parvenir à proximité de moyens 20 prévus pour mouler une résine 3 autour de ladite puce 1 . La deuxième étape S2 du procédé peut consister ainsi en un moulage-transfert d'une résine 3 appliquée autour et sur la face non active de la puce. Cette résine 3, en durcissant, apporte une protection à la puce. Elle peut constituer en outre le support voire directement le corps d'un objet électronique tel que, par exemple, une carte mini-UICC. Dans ce dernier cas, l'épaisseur de la résine 3 est dimensionnée pour satisfaire les critères dimensionnels dudit objet.
En liaison avec la figure 1 , l'invention prévoit une variante pour laquelle on applique S2 une résine 3, non seulement sur une puce mais aussi sur une pluralité de puces. On obtient ainsi un ensemble « résine 3 plus puces 1 » constituant ce que nous appellerons un « îlot ». Nous verrons plus loin qu'il est possible, en fin de procédé de fabrication - par une opération de division dudit îlot - de retrouver, non pas un boîtier unique, mais un ensemble de boîtiers issus d'un même îlot. La forme de l'îlot peut ainsi être adaptée en fonction de la configuration choisie.
Le moulage appliqué sur la face non-active de la puce alors que celle-ci est positionnée sur le support 2 est particul ièrement avantageux : il ne fragilise pas ladite puce. En outre, voir supra, après retournement de l'îlot pour exposer la face active de la puce vers le haut, cette technique de moulage permet de disposer d'îlots dont les faces actives des puces sont à fleur et au même niveau que la surface supérieure de la résine 3 formant l'îlot.
L'étape S3 d'un procédé selon l'invention consiste ainsi à retourner un îlot véhiculé par le support adhésif 2 afin que ledit îlot expose les faces actives des puces. L'invention prévoit différentes techniques pour réaliser le retournement d'îlot. Un mode de réalisation préféré consiste en S3 à utiliser un second support adhésif tracté 30 dont les propriétés d'adhésivité sont supérieures à celles du support 2. Un tel support 30 - tel que, par exemple, une bande d'une largeur comparable à la bande 2 de la figure 1 - est appliquée sur le dos d'un îlot véhiculé par le support 2. Le contact du support 30 sur l'îlot, entraîne le détachement de ce dernier du support 2 et ainsi le retournement de l'îlot puisque ce dern ier est à présent véh iculé, sur le support 30, les faces actives des puces exposées. En variante, l'invention prévoit que l'étape de retournement S3 peut consister à utiliser un outil préhenseur pour saisir un îlot véhiculé sur le support adhésif 2, le détacher de ce dernier, le retourner et le déposer, faces actives des puces exposées sur un support 30, tel qu'une bande adhésive ou un support alvéolé ou tout autre type de support apte à véhiculer un îlot ainsi retourné. Toute autre technique pour retourner un îlot pourrait également être mise en œuvre selon l'invention.
L'invention prévoit que le support 2 puisse se présenter sous la forme d'une bande de type consommable : elle ne sert qu'à un seul passage. En variante, l'invention prévoit qu'une telle bande puissent être déroulée en début de procédé et ré-enroulée en fin d'étape S3 pour que la bande puissent être réutilisée une deuxième fois. Une bande continue pourrait également être exploitée pour peu que les propriétés adhésives de celle-ci restent suffisantes pour assurer les fonctions de maintien et de convoyage.
La figure 2 permet d'illustrer les étapes subséquentes des étapes S1 , S2 et S3.
Ainsi l'invention prévoit qu'un îlot 10 soit convoyé sur un support 30 suivant une direction D. A l'étape S4, un tel îlot se présente à proximité de moyens 41 pour appliquer sur l'îlot 10 une couche de matière isolante 4. De manière préférée cette couche ne recouvre pas intégralement la surface de l'îlot 1 0 pour laisser au moins un plot de contact 1 a, d'une puce non recouvert par ladite couche isolante. Il est ainsi possible, par exemple, de rendre inopérant un plot de contact servant essentiellement à effectuer des tests électriques en amont du procédé de fabrication selon l'invention. A titre d'exemple, les moyens 41 peuvent consister en une tête d'impression d'une encre isolante. En variante, les moyens 41 sont aptes à réaliser un jet d'une matière isolante sur ledit îlot. Pour durcir la matière 4 déposée, on peut prévoir l'utilisation d'une lampe ou d'une diode à ultraviolets 42 pour irradier la matière 4 si celle-ci est sensible aux ultraviolets, par exemple. Toute autre technique adaptée à la matière isolante pourrait toutefois être mise en œuvre en S4 pour fixer la couche 4. L'invention prévoit que cette étape puisse être optionnelle. Ainsi, on peut imaginer que la face active d'une puce ait déjà été traitée préalablement. L'invention prévoit également que l'étape S4 puisse être précédée d'une étape (non représentée en figure 2) pour déposer, sur la face active d'une puce 1 et/ou sur la résine 3, un primaire pour faciliter l'accroche des matières à déposer.
L'étape S5 suivante consiste à déposer une matière conductrice 5 principalement pour constituer une plage de contact en liaison avec un plot de contact 1 a. Pour cela un îlot est positionné, par l'intermédiaire du support 30, à proximité de moyens 51 pour projeter ladite matière conductrice 5. Si nécessaire, cette étape peut consister à itérer plusieurs étapes de dépose de matière 5 selon l'épaisseur et/ou le motif requis. Selon u n mod e de réal isation préférée, les moyens 51 so nt u n e tête d'impression - à commande numérique ou piézoélectrique - apte à imprimer une encre conductrice en tant que matière 5. Ce mode de réalisation est particulièrement avantageux car très facilement adaptable à la topographie des plots des puces. D'autres techniques d'impression digitale pourraient être utilisées pour déposer des encres conductrices comme, par exemple, le dépôt d'encre par aérosol. Optionnellement, les moyens 51 sont associés à des moyens 52 pour faire adhérer et faciliter la conductivité de la matière conductrice déposée. Ainsi les moyens 52 peuvent mettre en œuvre une action de pression et/ou de chauffage pour entraîner la coalescence de nanoparticules contenues dans une encre conductrice 5.
Des plages de contacts et/ou éléments de circuit électrique peuvent comprendre ou être constitués de particules nanoparticules.
En variante, les moyens 52 peuvent faciliter l'évacuation d'un solvant favorisant le jet d'une encre ou matière conductrice 5 en chauffant, par exemple, un îlot ou en puisant un air chaud sur celui-ci. L'invention prévoit l'utilisation de tous moyens adaptés pour fixer la matière conductrice 5 et favoriser la conductivité.
La figure 2 illustre une étape S6 subséquente et optionnelle permettant de déposer une deuxième couche de matière isolante 6. Pour cela, l'îlot est positionné à proximité de moyens similaires ou identiques aux moyens 41 et 42 décrits en liaison avec l'étape S4 du procédé. Cette étape permet d'isoler des pistes de connexion réalisées avec de la matière conductrice 5, pistes que l'on ne souhaite pas exposer. On permet ainsi de ne laisser apparaître que des plages de contact, affleurant la surface de l 'îlot, reliées respectivement aux plots 1 a de la puce 1 . De même, de manière générale, de la matière isolante disposée en couche sur les ilôts peut être constituée ou comprendre des nanoparticules isolantes.
L'invention prévoit qu'une étape optionnelle S7 soit mise en œuvre pour découper un îlot. La figure 2 présente un mode de réalisation pour lequel l'îlot est positionné à proximité de lasers 71 . Sous l'action d'un rayon laser l'îlot 10 est découpé précisément aux dimensions requises. En variante, dans le cas où - comme illustrée en figure 2 - un îlot comporte une pluralité de puces, cette étape S7 permet d'individualiser plusieurs sous-îlots 10a, 10b, 10c à partir de l'îlot 10. Nous pouvons de cette manière factoriser la production d'un ensemble de modules ou boîtiers pour optimiser le temps de fabrication et scinder en fin de processus lesd its modules ou boîtiers. D'autres techniques de découpe pourraient être utilisées : jet d'eau, usinage mécanique, scie à lame diamantée, etc.
L'invention prévoit, de manière préférée, que des encres puissent être utilisées pour réaliser les couches isolantes, conductrices ou le primaire d'accroché. L'utilisation de têtes d'impression, à commande numérique ou piézoélectrique, offre ainsi une très grande souplesse de mise en œuvre et une très grande facilité d'adaptation. Les moyens 42, 52, 62 sont adaptés au type d'encre utilisée : lampe ou diode infrarouge, ultraviolet, air chaud puisé, micro-ondes, four, etc....
L'invention prévoit, en variante, que des techniques d'impression, telles que la sérigraphie, la tampographie ou toute autre technique d'impression puissent être utilisées en complément ou en lieu et place d'un jet d'encre ou de matière.
La mise en ouvre d'un procédé et d'un système tels que décrits en liaison avec les figures 1 et 2, permet de réaliser également des modules ou boîtiers comportant plusieurs puces et/ou composants électroniques - tels que des capacités, des résonateurs, etc.
Pour réaliser de tels boîtiers, il est difficile et coûteux, à l'aide des techniques connues, de mettre en œuvre des processus de fabrication qui soient à la fois rapides, adaptables et fiables. Il est par exemple délicat d'interconnecter, avec des fils d'or, des puces, de coller des puces dont les dimensions (notamment l'épaisseur) sont variables, de prévenir les risques de courts-circuits, etc.
L'invention supprime tous ces inconvénients et permet un processus rapide, fiable et adaptable. Ainsi, en liaison avec les figures 1 et 2, l'étape S1 peut consister à déposer, sur le support adhésif 2, un ensemble de puces et/ou de composants nécessaires à la réalisation d'un boîtier. L'adhésif du support 2 permet d 'assu rer la topograph ie des d ifférents éléments électroniques. L'étape S1 peut également permettre de déposer une pluralité d'ensembles de composant afin de factoriser la fabrication de plusieurs boîtiers.
Une étape S2 permet de mouler dans un même îlot l'ensemble des éléments électroniques - voire une pluralité d'ensembles. Lors de l'étape de retournement S3 d'un îlot, les faces actives des puces et/ou composants électron iq ues sont toutes à fleur et au même niveau que la surface supérieure de la résine 3. Ainsi, les risques liés à un alignement imparfait ou défectueux de puces, à la présence de bulles d'air emprisonnées (etc.) sont supprimés. Grâce à l'invention, un îlot est parfaitement rigide et facilement reproductible. L'étape S5 d'un procédé conforme à l'invention permet, outre de matérialiser des plages de contact, de réaliser toutes les connexions entre les éléments électroniques : plus de fils d'or, moins de rebuts liés à des connexions filaires défaillantes etc. S'il est nécessaire, des étapes de dépose de couches isolantes et conductrices peuvent être répétés pour réaliser une topographie (ou layout en langue anglaise) complexe. Ainsi les étapes S5 et S6 peuvent être répétées autant que nécessaire pour réaliser un croisement de pistes conductrices par exemple. Selon l'invention, il peut être mis en œuvre une étape pour élaborer une antenne connectée à une ou plusieurs éléments électron iq ues à l 'aide des tech n iq ues tel les que décrites précédemment.
Une étape de type S7 permet d'individualiser des modules ou boîtiers ainsi fabriqués. Elle peut permettre de peaufiner la découpe dudit module ou boîtier en fonction de critères normalisés stricts.
L'invention prévoit une variante de réalisation telle que présentée en liaison avec les figures 3a et 3b.
Cette technique offre une alternative à l'étape S4 décrite en liaison avec la figure 4. Ainsi, au lieu de déposer une encre isolante 4, la figure 3a décrit un support adhésif 2 comportant une fine couche de matière isolante 2a. Lors des étapes pour déposer S1 une puce et pour mouler S2 la résine 3, la matière isolante 2a est ainsi appliquée sur l'îlot.
Lors de l'étape de retournement S3, un îlot est détaché du support 2 mais la couches 2a demeure présente comme l'indique la figure 3b. Elle est ainsi transférée du support adhésif 2 à l'îlot 10. Pour conserver un plot de contact 1 a (ou plusieurs) non recouvert(s) de matière 2a, l'invention prévoit qu'une partie de ladite couche isolante 2a puisse être éliminée à l'aide de diverses techniques (laser, thermiques, ultraviolets, etc.). La fig ure 3b présente ainsi un îlot 10 dont les plots de contact 1 a des puces 1 sont ainsi dégagés.
Un tel îlot déposé sur un support 30 peut être traité par la suite selon les étapes S5 à S7 telles que décrites précédemment en liaison avec la figure 2.
Selon une autre variante, l'invention prévoit de conserver intégralement le film 2 appliqué sur les îlots et de percer celui-ci au niveau des plots de façon à disposer d'une importante couche de protection au dessus des puces ou composants.
L'invention prévoit également, pour faciliter l'étape S3 de moulage de la résine 3, d'utiliser un moule dont les parois venant en contact avec le support adhésif 2 soient traitées (par exemple à base de téflon) pour diminuer l'adhérence de ces dernières sur le support 2. En variante, le support adhésif 2 peut être démuni de matières adhésives sur des bandes extérieures afin que le moule ne vienne pas en contact avec ladite matière adhésive.
L'invention a été décrite et illustrée dans le domaine de la fabrication de modules ou boîtiers électroniques exploitées dans l'industrie des cartes à puces. L'invention ne saurait être limitée à ce seul exemple d'application mais peut s'appliquer également à d'autres domaines et technologies.
Ainsi, l'invention concerne en général un procédé pour fabriquer un boîtier électronique (10a, 10b, 10c) comprenant une puce (1 ) dont une face active comporte au moins un plot de contact (1 a), ledit procédé étant comportant les étapes suivantes:
- fixation (S1 ) d'une puce (1 ) sur un support (2), sa face active étant orientée vers le support ; - surmoulage (S2) d'une matière (3) sur la puce (1 ) pour enrober la puce sur son support (2), l'ensemble puce et résine formant un îlot ou un bloc électronique (10) ;
- retournement (S3) dudit îlot ou bloc pour que la puce (1 ) ait sa face active exposée vers l'extérieur ;
- application (S5) d'une matière conductrice (5) au moins sur un plot de contact (1 a) de la puce pour former au moins un élément de circuit électrique.
Le support n'est pas nécessairement tracté, il peut être fourni en plaque. Les puces peuvent être fixées par tout moyen sur le support : adhésif ou moyen mécanique ou physique d'accrochage.
Le cas échéant, on s'affranchit de support adhésif, les puces étant placées sur un support ou plateau de surmoulage.

Claims

REVENDICATIONS
Procédé pour fabriquer un boîtier électronique (10a, 10b, 10c) comportant une puce (1 ) ou composant électronique dont une face est active au moins un contact ou plot de contact, ledit procédé comportant :
- une étape (S1 ) pour déposer la puce (1 ), face active vers le bas un support adhésif;
- une étape de moulage (S2) d'une résine (3) pour enrober la puce (1 ) sur son support adhésif (2), l'ensemble puce et résine formant un îlot (10) ;
- une étape de retournement (S3) dudit îlot pour que la puce (1 ) de ce dernier ait sa face active exposée ;
- une étape pour appliquer (S5) une matière conductrice (5) sur l'îlot (10) retourné, pour matérialiser un élément de circuit ou une plage de contact ;
caractérisé en ce que le support est un support adhésif tracté (2) et en ce que la matière est appl iquée directement par jet de matière, jet d'encre ou sérigraphie sur au moins le contact ou plot de contact et l'ilot.
Procédé selon la revendication 1 , caractérisé en ce que l'îlot (10) com porte u n e pl u ral ité de puces (1 ) et/ou de composants électroniques et en ce que l'étape (S5) pour appliquer une matière conductrice (5) consiste en outre à interconnecter lesdites puces et/ou composants électroniques.
Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comporte une étape (S4) - préalable à l'étape (S5) pour appliquer une matière conductrice (5) - pour appliquer une couche isolante (4) sur l'îlot retourné (10) à l'exception d'un ou plusieurs plots de contact (1 a) d'une puce (1 ) de l'îlot.
Procédé selon la revendication 1 ou 2, caractérisé en ce qu'il comporte une étape - préalable à l'étape (S5) pour appliquer une matière conductrice (5) - pour éliminer une partie d'une couche isolante (2a) au niveau d'au moins un plot de contact (1 a) d'une puce de l'îlot (10), ladite couche isolante (2a) étant préalablement transférée du support adhésif (2) à l'îlot lors des étapes pour déposer (S1 ) la puce et pour mouler (S2) la résine (3).
Procédé selon la revendication 1 ou 2, caractérisé en ce qu'il comporte une étape - préalable à l'étape (S5) pour appliquer une matière conductrice (5) - pour éliminer une partie du support adhésif tracté (2) - formant une couche isolante - au niveau d'au moins un plot de contact (1 a) d'une puce de l'îlot (10), ledit support adhésif (2) demeurant appliqué à l'îlot à l'issue des étapes pour déposer (S1 ) la puce et pour mouler (S2) la résine (3).
Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comporte une étape (S6) - subséquente à l'étape (S5) pour appliquer une matière conductrice (5) - pour appliquer une couche isolante (6) sur l'îlot retourné (10) à l'exception d'au moins une plage de contact de l'îlot.
Procédé selon l'une quelconque des revendications précédentes, caractérisé en qu'il comporte une étape - subséquente à l'étape (S4) pour appl iquer une prem ière couche isolante (2a, 4) - pour appliquer, su r l 'îlot retourné, une matière conductrice pour matérialiser une antenne connectée à au moins une plage de contact de l'îlot.
Procédé selon l'une quelconque des revendications précédentes, caractérisé en que l'étape de retournement (S3) de l'îlot (10) consiste à appliquer sur l'îlot un second support adhésif (30) tracté pour détacher l'îlot du premier support adhésif (2).
Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comporte une étape de découpe (S7) de l'îlot pour adapter les dimensions de ce dernier. Procédé selon l'une quelconque des revendications précédentes caractérisé en ce qu'il comporte une étape préalable pour déposer sur un plot de contact (1 a) d'une puce, un matériau pour faciliter la cond u ctivité entre l ed it plot et l a matière cond uctrice (5) prochainement déposée.
Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que l'étape (S4, S6) pour appliquer une couche isolante (4, 6) consiste à mettre en œuvre une irradiation (42) de la couche isolante appliquée sur l'îlot pour rigidifier ladite couche.
Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que l'étape (S5) pour appliquer une matière conductrice (5) consiste à déposer une encre nécessitant, après son dépôt (51 ), une étape de coalescence (51 ) - si l'encre comporte des nanoparticules - ou une étape (51 ) pour évacuer un solvant - si ce dernier est présent dans l'encre - ou encore, une étape (51 ) pour irradier l'encre si cette dernière est sensible aux ultraviolets. 13. Boîtier électronique (10a, 10b, 10c) comportant au moins une puce (1 ) ou composant électronique dont une face est active avec au moins un contact ou plot de contact, comportant :
- u n mou lage (S2) d'u ne résine (3) en robant la puce (1 ) formant un îlot (10), la puce (1 ) de ce dernier ayant sa face active exposée ;
- une matière conductrice (5) sur l'îlot (10), pour matérialiser un élément de circuit ou une plage de contact ;
caractérisé en ce que la matière est appliquée directement par jet de matière, jet d'encre ou sérigraphie sur au moins le contact et/ou le plot de contact et l'ilot, pour former au moins un élément de circuit électrique ou une plage de contact.
14. Boîtier électronique (1 0a, 1 0b, 1 0c) selon la revendication 1 6, caractérisé en ce que les puces ou composants ont des épaisseurs différentes entre eux. - Boîtier électronique (10a, 10b, 10c) selon la revendication 14 ou 15, caractérisé en ce que ladite matière conductrice comprend ou est constituée de nanoparticules.
EP11703690A 2010-02-16 2011-02-15 Procédé pour fabriquer un boîtier électronique Ceased EP2537400A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP11703690A EP2537400A1 (fr) 2010-02-16 2011-02-15 Procédé pour fabriquer un boîtier électronique

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP10305158A EP2357875A1 (fr) 2010-02-16 2010-02-16 Procédé pour fabriquer un boîtier électronique
EP11703690A EP2537400A1 (fr) 2010-02-16 2011-02-15 Procédé pour fabriquer un boîtier électronique
PCT/EP2011/052248 WO2011101359A1 (fr) 2010-02-16 2011-02-15 Procédé pour fabriquer un boîtier électronique

Publications (1)

Publication Number Publication Date
EP2537400A1 true EP2537400A1 (fr) 2012-12-26

Family

ID=42315229

Family Applications (2)

Application Number Title Priority Date Filing Date
EP10305158A Withdrawn EP2357875A1 (fr) 2010-02-16 2010-02-16 Procédé pour fabriquer un boîtier électronique
EP11703690A Ceased EP2537400A1 (fr) 2010-02-16 2011-02-15 Procédé pour fabriquer un boîtier électronique

Family Applications Before (1)

Application Number Title Priority Date Filing Date
EP10305158A Withdrawn EP2357875A1 (fr) 2010-02-16 2010-02-16 Procédé pour fabriquer un boîtier électronique

Country Status (4)

Country Link
EP (2) EP2357875A1 (fr)
CN (1) CN102754535B (fr)
BR (1) BR112012020492B1 (fr)
WO (1) WO2011101359A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112967985B (zh) * 2020-09-28 2022-04-19 重庆康佳光电技术研究院有限公司 转移结构及其制作方法、芯片转移方法、显示面板及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
FR2817656B1 (fr) * 2000-12-05 2003-09-26 Gemplus Card Int Isolation electrique de microcircuits regroupes avant collage unitaire
US20040200061A1 (en) * 2003-04-11 2004-10-14 Coleman James P. Conductive pattern and method of making
DE102006019244B4 (de) * 2006-04-21 2008-07-03 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None *
See also references of WO2011101359A1 *

Also Published As

Publication number Publication date
WO2011101359A1 (fr) 2011-08-25
CN102754535A (zh) 2012-10-24
EP2357875A1 (fr) 2011-08-17
CN102754535B (zh) 2015-11-25
BR112012020492B1 (pt) 2019-12-10

Similar Documents

Publication Publication Date Title
EP0201952B1 (fr) Procédé et dispositif pour fabriquer une carte d'identification électronique
WO1999018540A1 (fr) Procede pour la fabrication d'un dispositif electronique a puce et/ou a antenne et dispositif obtenu par le procede
EP1634685A2 (fr) Puce mince en verre pour composant électronique et procédé de fabrication
FR2788375A1 (fr) Procede de protection de puce de circuit integre
FR2946795A1 (fr) Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
EP0917687B1 (fr) Perfectionnement a un procede de realisation de cartes a memoire
WO2006063961A1 (fr) Procede de fabrication collective de microstructures a elements superposes
EP2537400A1 (fr) Procédé pour fabriquer un boîtier électronique
EP2545503B1 (fr) Dispositif électronique à puce et procédé de fabrication par bobines
FR2624651A1 (fr) Procede de mise en place d'un composant electronique et de ses connexions electriques sur un support et produit ainsi obtenu
FR2963849A1 (fr) Procede de fabrication d'un circuit electrique et circuit obtenu
WO2007048927A1 (fr) Procede de fabrication d'une pluralite de cartes à microcircuit
EP2709143A1 (fr) Procédé de moulage pour fabriquer un boîtier électronique
WO2000031686A1 (fr) Procede de fabrication de carte a puce a contact affleurant utilisant une etape de gravure au laser et carte a puce obtenue par le procede
EP3131702B1 (fr) Procede de fabrication d'une piece comprenant plusieurs morceaux relies entre eux
EP2874182A1 (fr) Procédé de fabrication de dispositifs électroniques
FR2779272A1 (fr) Procede de fabrication d'un micromodule et d'un support de memorisation comportant un tel micromodule
EP3821458A1 (fr) Procédé de fabrication de boîtiers de composant électronique et boîtier de composant électronique obtenu par ce procédé
FR2795203A1 (fr) Module comportant au moins une puce et son interface de communication, objet comportant un module et procede de realisation desdits modules
FR2789505A1 (fr) Procede de fabrication de support de memorisation portable de type carte a puce
FR2794569A1 (fr) Procede de fabrication d'un substrat
JP5489784B2 (ja) 半導体デバイスの製造方法
EP2341472A1 (fr) Procédé de réalisation par transfert d'un dispositif électronique comportant une interface de communication
JP2006027081A (ja) 樹脂封止方法及びシート状部材
WO2002084586A1 (fr) Connexion par depôt de cordon de matiere visqueuse conductrice sur zone de raccordement délimitée par masque isolant

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20120917

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20150804

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: THALES DIS FRANCE SA

REG Reference to a national code

Ref country code: DE

Ref legal event code: R003

RIN1 Information on inventor provided before grant (corrected)

Inventor name: FIDALGO, JEAN-CHRISTOPHE

Inventor name: DUBOIS, BEATRICE

Inventor name: DOSSETTO, LUCILE

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20191221