EP2342826A1 - Procede de correction des decentrages en amplitude et en phase d'un modulateur sigma-delta et modulateur mettant en uvre le procede - Google Patents

Procede de correction des decentrages en amplitude et en phase d'un modulateur sigma-delta et modulateur mettant en uvre le procede

Info

Publication number
EP2342826A1
EP2342826A1 EP09753063A EP09753063A EP2342826A1 EP 2342826 A1 EP2342826 A1 EP 2342826A1 EP 09753063 A EP09753063 A EP 09753063A EP 09753063 A EP09753063 A EP 09753063A EP 2342826 A1 EP2342826 A1 EP 2342826A1
Authority
EP
European Patent Office
Prior art keywords
phase
amplitude
loop
estimated
sigma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP09753063A
Other languages
German (de)
English (en)
Inventor
Jean-Michel Hode
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thales SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales SA filed Critical Thales SA
Publication of EP2342826A1 publication Critical patent/EP2342826A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/37—Compensation or reduction of delay or phase error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M3/354—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path

Definitions

  • the present invention relates to a method for correcting the amplitude and phase offsets of a sigma-delta modulator and a modulator implementing the method. It applies in particular in the field of signal processing and electronics.
  • sampler / blocker can hardly stabilize an input signal to quantify it if it is too high frequency, the time required for this stabilization then being too large compared to the sampling period. This introduces errors, i.e., digital samples may not be representative of the analog signal.
  • a process called sigma-delta modulation makes it possible to improve the accuracy of a CAN locally around a frequency, possibly around a high frequency.
  • the basic principle is to arbitrarily vary the digital output signal, or "modulate” it, so as to minimize the error for any spectral component contained in the band of interest (which depends on the use), quit that samples of the digital output signal may seem unrepresentative of the input analog signal.
  • the sigma-delta modulation requires in principle that the signal be strongly oversampled, which can only be done on a small number of bits. This amounts to increasing the time precision by cutting the signal into a large number of samples but, as explained above, at the cost of a decrease in the amplitude accuracy due to the increase in the sampling frequency. But relying on over-sampling, the digital output signal can be modulated to minimize the power of this quantization noise in a specific frequency band.
  • the Sigma-Delta modulation in the frequency or frequency domain, it is commonly said that the Sigma-Delta modulation "conforms" the quantization noise. Indeed, the modulation of the digital output signal, which is adapted to the frequency of the input signal, amounts to minimizing the spectral density of the quantization noise around the frequency of the wanted signal. In fact, the spectrum of quantization noise must be made "conform" to an ideal spectrum having a dip in the vicinity of the frequency of use. Thus, even if a globally important quantization noise is intrinsically generated in Sigma-Delta modulation, regardless of the frequency of the input signal, at least this quantization noise is of low power in the vicinity of the frequency of use.
  • a Sigma-Delta modulator can be implemented from a servo-servocontrolled CAN converter in a conventional manner, in order to mitigate the influence of its quantization noise on its digital output.
  • a digital-to-analog converter hereinafter referred to as a DAC converter, makes it possible to convert back to analog the digital output signal of the CAN converter in order to subtract it from the input signal, as a rule of the closed loop of servo-control. .
  • An amplifier and a loop filter make it possible to circumvent the disadvantage of conventional ADCs by combining high frequency and fine resolution.
  • drifts in frequency, phase and amplitude appear in particular because of the aging of the modulator components and temperature variations. These drifts are called “offsets" in the following description. For example, if a variation of the loop delay implies a decentering of the phase between - ⁇ and ⁇ in the loop band, it is likely that the modulator become unstable. On the other hand, the transition of the gain by 0 dB must be carried out at the frequencies at which the phase margin is maximum.
  • An object of the invention is in particular to overcome the aforementioned drawbacks.
  • the subject of the invention is a method for correcting the amplitude and phase offsets of a sigma-delta modulator comprising a loop comprising at least one integrator composed of a filter and an amplifier, an analog-to-analog converter.
  • a sigma-delta modulator comprising a loop comprising at least one integrator composed of a filter and an amplifier, an analog-to-analog converter.
  • the open-loop amplitude / phase frequency response of the modulator is estimated numerically and a phase deceleration value ⁇ and an amplitude deceleration value ⁇ p are calculated by comparing the estimated open-loop amplitude / phase response with a frequency amplitude / phase response. reference.
  • the phase and gain offsets of the loop are then compensated as a function of the estimated off-center values.
  • the amplifier of the loop is variable gain.
  • the gain compensation is, for example, achieved by controlling the variable gain amplifier with a control representative of the current value of the estimated gain bias.
  • the gain compensation can also be performed by an error integration control over a determined period of time on the estimated gain offset values during this period in order to control the variable gain amplifier.
  • the loop comprises a variable attenuator and the gain compensation is achieved by controlling said attenuator with an attenuation command representative of the current value of the estimated gain bias.
  • In-phase compensation is achieved, for example, by controlling the phase shift between the clock signals of the CAN and DAC converters of the loop using at least one command representative of the current value of decentering phase estimated.
  • In-phase compensation is performed, for example, by error-integrated control over a determined period of time over the estimated phase-shift values during this period so as to generate at least one command for controlling the phase difference between the signals of clock of the CAN and CNA converters of the loop.
  • the invention also relates to a sigma-delta modulator for converting an analog signal e (t) into a digital signal s (t).
  • the modulator comprises a loop comprising at least one integrator composed of a filter and an amplifier, a CAN-to-digital converter, a digital-analog converter CNA and an adder-subtractor, characterized in that it implements the method according to one of the preceding claims and that it comprises means for estimating the amplitude / phase frequency response of the open loop of the modulator. It also includes means for calculating the phase and amplitude offsets by comparing the amplitude / phase frequency response estimated with respect to an amplitude / phase reference frequency response. It also includes means for compensating the calculated amplitude offsets and means for compensating the calculated phase offsets by controlling the phase shift between the clock signals of the ADC and ADC converters.
  • the operations of measuring the amplitude / phase frequency response of the open loop of the modulator and the calculation of the phase and amplitude offsets are performed by a programmable logic circuit of the FPGA type.
  • FIG. 1 shows an example of a sigma-delta modulator in continuous time
  • FIG. 2 shows a first variant of a sigma-delta modulator implementing the method according to the invention
  • FIG. 3 shows a second variant of a sigma-delta modulator implementing the method according to the invention.
  • Figure 1 shows an example of a sigma-delta modulator.
  • a sigma-delta modulator in continuous time is twofold.
  • a first role is to sample and digitize at high sampling frequency an analog signal e (t) with a low number of bits, that is to say less than the theoretical number required to achieve a given signal-to-noise ratio.
  • a second role is to format the quantization noise so that the spectral density of this noise in the useful band of the signal to be converted is compatible with the target signal-to-noise ratio after decimation.
  • a sigma-delta modulator bandpass in continuous time is comparable to a servo loop.
  • An integrator 100 itself composed of a bandpass filter 101 and an amplifier 102 has the role of integrating and amplifying the error in the useful band of the signal.
  • the loop comprises a CAN converter 103 producing the output s (t) of the modulator.
  • the output s (t) that is to say the coded signal, is then looped back to a DAC converter 104.
  • An adder-subtractor 105 for evaluating the difference between the input signal and the coded signal is placed at the input of the modulator.
  • the signal is digital between the output of the CAN converter 103 and the input of the DAC converter 104.
  • FIG. 2 shows a first variant of a sigma-delta modulator implementing the method according to the invention.
  • the main components of a conventional sigma-delta modulator as described with reference to FIG. 1 are used, that is to say an integrator 200 comprising a filter 201 and an amplifier 202, a converter CAN 203, a converter NAC
  • the loop takes the input of the adder-subtractor 205 the signal e (t) to modulate.
  • the output of the loop corresponds to the signal s (t) available at the output of the converter CAN 203.
  • the method according to the invention aims to compensate for phase and amplitude offsets during operation of the modulator. For this, an estimate of the open-loop frequency response of the modulator is conducted. In principle, opening the open loop is just after the loop output, ie at the input of the loopback converter CNA 204 or a signal is injected 213, and the frequency response is measured 206 by observing the resulting signal s (t).
  • the opening of the modulator loop is performed, for example, using a static multiplexer 210. This has a very limited impact on the latency of the loop. Indeed, the additional delay introduced is equivalent to the propagation time in a logic gate.
  • the measurement of the frequency response is conducted by a measurement module 206.
  • the multiplexer 210 is controlled by a control signal 212.
  • the measurement of the response can be triggered according to a criterion, for example, a time counter allows the module to know when the last measurement was made. If this measurement has been made beyond a certain threshold defining the minimum temporal spacing between two successive measurements, a measurement is triggered as soon as the modulator is inactive. Indeed, it is necessary that the use of the modulator is not required at the time of measurement because the modulator loop must be open.
  • the result of the measurement can be directed at the output of the modulator 214 to, for example, display the estimated frequency response.
  • the measurement of the frequency response of the loop is used to calculate the amplitude and phase decentering of the response. For this, it is possible in particular to calculate the deviation from a reference response acquired during the development of the modulator.
  • the main distortions of this reference response are, as explained above, a frequency decentering on the one hand and a variation of delay and gain amplitude on the other hand.
  • Frequency decentering can not be compensated but can be determined by estimating the average amplitude peak position change, which can be expressed using, for example, the following formula:
  • the index n corresponds to the sampling index of the frequency response and ⁇ n to the modulus of the response to the n l ⁇ m ⁇ frequency index.
  • the additional linear gain to be applied ⁇ p for amplitude offset compensation can then be calculated using formulas from various least squares formalisms corresponding to different weights of point errors on amplitude in the mean error.
  • formulas (2) or (3) can be used.
  • phase difference ⁇ allowing the compensation of the phase decentering can then be calculated by using formulas resulting from least squares formalisms corresponding to different weights of the point errors on the amplitude in the average error.
  • the correction to be applied in amplitude and in phase can only result from a simple correction unit calculation from the evaluations ⁇ p and ⁇ of the amplitude and phase decentration with respect to a reference or be the conclusion of a true servo process 208 with error integration over a fixed period.
  • the amplitude decentration of the loop can thus be corrected by applying, for example, a control voltage 215 to the amplifier 202, when the latter is, for example, variable gain 202, this voltage being a function of the error amplitude to compensate.
  • a control voltage 215 to the amplifier 202
  • the attenuator will be controlled to compensate for amplitude decentering.
  • the compensation control is generally digital, since the measurement of the response and the calculation of the decentering are performed numerically, a DAC converter may then be necessary in the case where the control of the gain or attenuation is analog. In the case where the variable gain amplifier 202 is digitally controllable, this converter is not required.
  • the amplitude decentering can be achieved using a variable attenuator whose control can be digital or analog. In the latter case a DAC will then be needed to generate this voltage from a digital control.
  • the phase decentering of the loop can be corrected by adjusting the relative phase between the clock signals In 1 (t) and h 2 (t) of the two converters CAN 203 and CNA 204 of the loop.
  • the relative phase between the two clocks is controlled 21 1 by adjusting the phase of the clock signal h 1 (t).
  • h 1 a phase loop
  • ⁇ phase control presented to his entry.
  • phase shifter digital phase shifter devices
  • the functional modules performing the measurement of the frequency response 206, the amplitude / phase decentering calculation 207 and the calculation of the gain and phase controls by servocontrol 208 can be, for example, implemented within a programmable logic circuit. of type FPGA 209.
  • FIG. 3 shows a second variant of a sigma-delta modulator implementing the method according to the invention.
  • the modulation loop is composed of an integrator 300 comprising a filter 301 and an amplifier 302, a CAN converter 303, a CNA converter 304 and an adder-subtracter 305.
  • the operations of measuring the frequency response 306, the amplitude / phase deceleration calculation 307 and the calculation of the gain and phase control commands 308 are, for example, implemented within a programmable logic circuit of the FPGA 309 type.
  • a multiplexer 310 is controlled so as to open the loop and thus realize, when necessary, a measurement of the frequency response in open loop.
  • the gain of the variable gain amplifier 302 is controlled 313 by the servo module 308.
  • the phase decentering of the loop can be corrected by adjusting the relative phase between the clock signals h- ⁇ (t) and h 2 (t) of the two converters CAN 303 and CNA 304 of the loop.
  • the difference with the variant of FIG. 2 lies in the fact that two values of phase control digital commands ⁇ i and ⁇ 2 are used to adjust the relative phase between the clock signals h- ⁇ (t) and h 2 ( t) two converters 303, 304 of the loop. These commands are used respectively by two phase control modules 31 1, 312 for adapting the phase of the clock signals h- ⁇ (t) and h 2 (t).

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

L'invention a pour objet Procédé de correction des décentrages en amplitude et en phase d'un modulateur sigma-delta comprenant une boucle comportant au moins un intégrateur (200, 300) composé d'un filtre (201, 301) et d'un amplificateur (202, 302), un convertisseur analogique-numérique CAN (203, 303), un convertisseur numérique-analogique CNA (204, 304) et un additionneur-soustracteur (205, 305). La réponse fréquentielle amplitude/phase en boucle ouverte ( ?n, fn ) du modulateur est estimée numériquement. Une valeur de décentrage en phase (?f) et une valeur de décentrage en amplitude (?p) sont calculées en comparant la réponse amplitude/phase en boucle ouverte estimée (?n, fn) avec une réponse fréquentielle amplitude/phase de référence ( ?n (ref), fn (ref )). Les décentrages de phase et de gain de la boucle sont compensés en fonction des valeurs de décentrage estimées (?p, ?f). L'invention a aussi pour objet un modulateur sigma-delta mettant en oevre le procédé.

Description

Procédé de correction des décentrages en amplitude et en phase d'un modulateur sigma-delta et modulateur mettant en œuvre le procédé
La présente invention concerne un procédé de correction des décentrages en amplitude et en phase d'un modulateur sigma-delta et un modulateur mettant en œuvre le procédé. Elle s'applique notamment dans le domaine du traitement du signal et de l'électronique.
La conversion d'un signal analogique en un signal numérique est devenue une opération classique dans les circuits électroniques actuels, grâce à des composants standards du marché couramment regroupés sous l'acronyme CAN signifiant « Convertisseur Analogique-Numérique ». Il s'agit de représenter un signal e(t) variant de manière continue dans le temps et pouvant prendre n'importe quelle valeur sous une forme s(t) échantillonnée dans le temps. Chaque échantillon peut prendre un nombre fini de valeurs quantifiées possibles et chaque valeur est codée sur un nombre de bits bien déterminé. Chaque bit peut prendre uniquement deux valeurs possibles, 1 ou 0 par exemple. Les CAN classiques offrent des performances en précision qui sont suffisantes à des fréquences relativement basses du signal d'entrée, de l'ordre de quelques dizaines voire centaines de mégahertz. Cela signifie qu'à ces fréquences, la différence entre le signal représenté numériquement en sortie et le signal analogique d'entrée est acceptable. Mais dans le domaine des hyperfréquences, lorsque la fréquence du signal d'entrée est de l'ordre de quelques gigahertz, la dynamique des CAN classiques, c'est-à-dire leur capacité à échantillonner/quantifier à la fois rapidement et précisément le signal d'entrée, s'avère nettement insuffisante. En premier lieu, ceci est du au temps de montée insuffisant d'un composant interne des CAN appelé échantillonneur/bloqueur. Un échantillonneur/bloqueur peut difficilement stabiliser un signal d'entrée en vue de le quantifier s'il est à trop haute fréquence, la durée requise pour cette stabilisation étant alors trop grande par rapport à la période d'échantillonnage. Ceci introduit des erreurs, c'est-à- dire que des échantillons numériques peuvent ne pas être représentatifs du signal analogique. Chaque échantillon ne peut alors être codé que sur un nombre réduit de valeurs d'amplitude. Intrinsèquement, cela génère une erreur due au manque de précision avant la quantification de l'amplitude de chaque échantillon. Par conséquent, l'erreur inhérente au procédé de numérisation d'un CAN classique à haute fréquence d'échantillonnage est la somme de l'erreur décrite, liée au défaut de rapidité de l'échantillonneur/bloqueur, et de l'erreur d'arrondi de quantification qui traduit la différence entre le signal ainsi échantillonné/bloqué et sa représentation numérique quantifiée. Cette erreur globale est abusivement appelée « bruit de quantification » car, dans la pratique, la partie liée à la quantification est majoritaire (du moins à basse fréquence). Ainsi, à fréquence élevée la différence entre le signal représenté numériquement en sortie et le signal analogique en entrée devient non négligeable et la précision du CAN n'est plus suffisante. En résumé, la précision des CAN classiques diminue quand la fréquence du signal analogique e(t) appliqué à leur entrée augmente. Ils ne sont donc pas adaptés à l'utilisation dans des applications à très hautes fréquences exigeant une bonne précision numérique, comme les radars par exemple.
Un procédé appelé modulation sigma-delta permet d'améliorer la précision d'un CAN localement autour d'une fréquence, éventuellement autour d'une fréquence élevée. Le principe de base est de faire varier arbitrairement le signal numérique de sortie, ou de le « moduler », de manière à minimiser l'erreur pour toute composante spectrale contenue dans la bande d'intérêt (qui dépend de l'utilisation), quitte à ce que des échantillons du signal numérique de sortie puissent sembler non représentatifs du signal analogique d'entrée. Pour cela, la modulation sigma- delta requiert par principe que le signal soit fortement sur-échantillonné, ce qui ne peut être fait que sur un petit nombre de bits. Cela revient à augmenter la précision temporelle en découpant le signal en un grand nombre d'échantillons mais, comme expliqué plus haut, au prix d'une diminution de la précision en amplitude du fait de l'augmentation de la fréquence d'échantillonnage. Mais en s'appuyant sur le sur-échantillonnage, le signal numérique de sortie peut être modulé afin de minimiser la puissance de ce bruit de quantification dans une bande de fréquence déterminée.
Dans le domaine fréquentiel ou spectral, il est couramment dit que la modulation Sigma-Delta « conforme » le bruit de quantification. En effet, la modulation du signal numérique de sortie, qui est adaptée à la fréquence du signal d'entrée, revient à minimiser la densité spectrale du bruit de quantification autour de la fréquence du signal utile. En fait, le spectre du bruit de quantification doit être rendu « conforme » à un spectre idéal présentant un creux au voisinage de la fréquence d'utilisation. Ainsi, même si un bruit de quantification globalement important est intrinsèquement généré en modulation Sigma-Delta, ceci quelle que soit la fréquence du signal en entrée, au moins ce bruit de quantification est de faible puissance au voisinage de la fréquence d'utilisation.
Un modulateur Sigma-Delta peut être mis en œuvre à partir d'un convertisseur CAN asservi dans une boucle d'asservissement de manière classique, en vue d'atténuer l'influence de son bruit de quantification sur sa sortie numérique. Dans ce cas, un convertisseur numérique-analogique, appelé convertisseur CNA par la suite, permet de reconvertir en analogique le signal numérique de sortie du convertisseur CAN en vue de le soustraire au signal d'entrée, par principe de la boucle fermée d'asservissement. Un amplificateur et un filtre de boucle permettent de contourner l'inconvénient des CAN classiques en associant haute fréquence et fine résolution.
Lors de la conception d'un tel modulateur, il est nécessaire d'effectuer un réglage de la boucle afin de garantir que sa réponse en fréquence autorise un fonctionnement stable. La stabilité de la boucle se caractérise dans le domaine fréquentiel par un examen de la réponse complexe en boucle ouverte, la réponse devant satisfaire au critère de Nyquist. Pour cela il est nécessaire de disposer d'un analyseur de réseaux numérique pour effectuer cette mesure, puis de transférer cette mesure vers un dispositif de visualisation.
Suite à ce réglage initial, des dérives en fréquence, phase et amplitude apparaissent notamment à cause du vieillissement des composants du modulateur et des variations de température. Ces dérives sont appelées « décentrages » dans la suite de la description. Par exemple, si une variation du retard de boucle implique un décentrage de la phase entre -π et π dans la bande de boucle, il est probable que le modulateur devienne instable. D'autre part, le passage du gain par 0 dB doit s'effectuer aux fréquences auxquelles la marge de phase est maximum.
Il est impératif en cours de fonctionnement de compenser régulièrement ces décentrages.
Un but de l'invention est notamment de palier les inconvénients précités.
A cet effet l'invention a pour objet un procédé de correction des décentrages en amplitude et en phase d'un modulateur sigma-delta comprenant une boucle comportant au moins un intégrateur composé d'un filtre et d'un amplificateur, un convertisseur analogique-numérique CAN, un convertisseur numérique-analogique CNA et un additionneur-soustracteur.
La réponse fréquentielle amplitude/phase en boucle ouverte du modulateur est estimée numériquement et une valeur de décentrage en phase Δφ et une valeur de décentrage en amplitude Δp sont calculées en comparant la réponse amplitude/phase en boucle ouverte estimée avec une réponse fréquentielle amplitude/phase de référence. Les décentrages de phase et de gain de la boucle sont ensuite compensés en fonction des valeurs de décentrage estimées. Selon un aspect de l'invention, l'amplificateur de la boucle est à gain variable.
La compensation en gain est, par exemple, réalisée en contrôlant l'amplificateur à gain variable à l'aide d'une commande représentative de la valeur courante de décentrage en gain estimée. La compensation en gain peut être également réalisée par un asservissement avec intégration d'erreur sur une durée déterminée sur les valeurs de décentrage en gain estimées durant cette période afin de contrôler l'amplificateur à gain variable.
Selon un autre aspect de l'invention, la boucle comprend un atténuateur variable et la compensation en gain est réalisée en contrôlant ledit atténuateur à l'aide d'une commande d'atténuation représentative de la valeur courante de décentrage en gain estimée.
La compensation en phase est réalisée, par exemple, en contrôlant le déphasage entre les signaux d'horloge des convertisseurs CAN et CNA de la boucle à l'aide d'au moins une commande représentative de la valeur courante de décentrage en phase estimée.
La compensation en phase est réalisée, par exemple, par un asservissement avec intégration d'erreur sur une durée déterminée sur les valeurs de décentrage en phase estimées durant cette période de manière générer au moins une commande permettant de contrôler le déphasage entre les signaux d'horloge des convertisseurs CAN et CNA de la boucle.
L'invention a également pour objet un modulateur sigma-delta permettant de convertir un signal analogique e(t) en un signal numérique s(t). Le modulateur comprend une boucle comportant au moins un intégrateur composé d'un filtre et d'un amplificateur, un convertisseur analogique- numérique CAN, un convertisseur numérique-analogique CNA et un additionneur-soustracteur caractérisé en ce qu'il met en œuvre le procédé selon l'une des revendications précédentes et qu'il comporte des moyens pour estimer la réponse fréquentielle amplitude/phase de la boucle ouverte du modulateur. Il comprend également des moyens pour calculer les décentrages en phase et en amplitude en comparant la réponse fréquentielle amplitude/phase estimée par rapport à une réponse fréquentielle amplitude/phase de référence. Il comprend également des moyens pour compenser les décentrages en amplitude calculés et des moyens pour compenser les décentrages en phase calculés en contrôlant le déphasage entre les signaux d'horloge des convertisseurs CAN et CNA.
Selon un mode de mise en œuvre, les opérations de mesure de la réponse fréquentielle amplitude/phase de la boucle ouverte du modulateur et le calcul des décentrages en phase et en amplitude sont réalisées par un circuit logique programmable de type FPGA.
D'autres caractéristiques et avantages de l'invention apparaîtront à l'aide de la description qui suit donnée à titre illustratif et non limitatif, faite en regard des dessins annexés parmi lesquels :
la figure 1 présente un exemple de modulateur sigma-delta en temps continu ; la figure 2 présente une première variante d'un modulateur sigma-delta mettant en œuvre le procédé selon l'invention ; la figure 3 présente une seconde variante d'un modulateur sigma-delta mettant en œuvre le procédé selon l'invention.
La figure 1 présente un exemple de modulateur sigma-delta. Comme explicité précédemment, le rôle d'un modulateur sigma-delta en temps continu est double. Un premier rôle est d'échantillonner et numériser à fréquence d'échantillonnage élevée un signal analogique e(t) avec un nombre de bits faible, c'est-à-dire inférieur au nombre théorique requis pour atteindre un rapport signal sur bruit donné. Un second rôle est de mettre en forme le bruit de quantification de sorte que la densité spectrale de ce bruit dans la bande utile du signal à convertir soit compatible avec le rapport signal sur bruit visé après décimation. Pour cela, un modulateur sigma-delta passe-bande en temps continu est assimilable à une boucle d'asservissement. Un intégrateur 100 lui-même composé d'un filtre passe bande 101 et d'un amplificateur 102 a pour rôle d'intégrer et d'amplifier l'erreur dans la bande utile du signal. La boucle comprend un convertisseur CAN 103 produisant la sortie s(t) du modulateur. La sortie s(t), c'est-à-dire le signal codé, est ensuite rebouclée vers un convertisseur CNA 104. Un additionneur-soustracteur 105 permettant d'évaluer la différence entre le signal d'entrée et le signal codé est placé en entrée du modulateur. Le signal est numérique entre la sortie du convertisseur CAN 103 et l'entrée du convertisseur CNA 104.
La figure 2 présente une première variante d'un modulateur sigma- delta mettant en œuvre le procédé selon l'invention. Les éléments principaux composants un modulateur sigma-delta classique tel que décrit à l'aide de la figure 1 sont utilisés, c'est-à-dire un intégrateur 200 comprenant un filtre 201 et un amplificateur 202, un convertisseur CAN 203, un convertisseur CNA
204 et un additionneur-soustracteur 205. La boucle prend en entrée de l'additionneur-soustracteur 205 le signal e(t) à moduler. La sortie de la boucle correspond au signal s(t) disponible en sortie du convertisseur CAN 203.
Le procédé selon l'invention a pour but de compenser les décentrages en phase et en amplitude durant le fonctionnement du modulateur. Pour cela, une estimation de la réponse fréquentielle en boucle ouverte du modulateur est conduite. Par principe, l'ouverture de la boucle ouverte s'effectue juste après la sortie de boucle, c'est à dire en entrée du convertisseur CNA 204 de retour de boucle ou un signal est injecté 213, et la réponse fréquentielle est mesurée 206 en observant le signal s(t) résultant. L'ouverture de la boucle du modulateur est réalisée, par exemple, à l'aide d'un multiplexeur statique 210. Celui-ci n'a qu'un impact très limité sur la latence de la boucle. En effet, le retard supplémentaire introduit est équivalent au temps de propagation dans une porte logique. La mesure de la réponse fréquentielle est conduite par un module de mesure 206. Celui-ci est responsable, par exemple, du déclenchement de la mesure, de l'ouverture de la boucle et de la mesure proprement dite. Pour cela, le multiplexeur 210 est contrôlé par un signal de commande 212. Le mesure de la réponse peut être déclenchée selon un critère, par exemple, un compteur temporel permet au module de savoir à quel moment la dernière mesure a été réalisée. Si cette mesure a été faite au-delà d'un certain seuil définissant l'espacement temporel minimum entre deux mesures successives, une mesure est déclenchée dès que le modulateur est inactif. En effet, il faut que l'utilisation du modulateur ne soit pas requise au moment de la mesure car la boucle du modulateur doit être ouverte. Le résultat de la mesure peut être dirigé en sortie du modulateur 214 pour, par exemple, visualiser la réponse fréquentielle estimée.
Une fois la mesure de la réponse fréquentielle de la boucle effectuée, celle-ci est utilisée afin de calculer 207 le décentrage en amplitude et en phase de la réponse. Pour cela, il est possible notamment de calculer l'écart par rapport à une réponse de référence acquise lors de la mise au point du modulateur. Les principales distorsions de cette réponse de référence sont, comme explicité précédemment, un décentrage en fréquence d'une part et une variation de retard et de gain d'amplitude d'autre part. Le décentrage en fréquence ne peut pas être compensé mais peut être déterminé par l'estimation de la variation de position moyenne du pic en amplitude, pouvant être exprimée en utilisant, par exemple, la formule suivante :
L'indice n correspond à l'indice d'échantillonnage de la réponse fréquentielle et ρn au module de la réponse au nlθmθ indice fréquentiel.
Une fois ce décentrage connu, il est possible d'interpoler la réponse fréquentielle de référence pour obtenir les valeurs correspondantes de module et de phase, soit pjfj, etφ( nf2, -
Le gain linéaire supplémentaire à appliquer Δp pour la compensation du décentrage en amplitude peut alors être calculé en utilisant des formules issues de divers formalismes des moindres carrés correspondant à différentes pondérations des erreurs ponctuelles sur l'amplitude dans l'erreur moyenne.
A titre d'exemples, les formules (2) ou (3) peuvent être utilisées.
Pour une pondération uniforme des erreurs, l'expression suivante peut être utilisée :
/ , Kn 1Km-An
Ap = " 2 (2) n
Pour une pondération des erreurs parl/(/>^£)2 , l'expression suivante peut être utilisée :
Ap =
De la même façon, l'écart de phase Δφ permettant la compensation du décentrage en phase peut alors être calculé en utilisant des formules issues de formalismes des moindres carrés correspondant à différentes pondérations des erreurs ponctuelles sur l'amplitude dans l'erreur moyenne.
Par exemple, les formules (4) ou (5) peuvent être employées.
Pour une pondération uniforme dans la bande, la formule suivante peut être utilisée : Aφ = 2πfQAτ = (φn -φ^) (4)
où < > désigne la valeur moyenne dans la bande. Pour une pondération proportionnelle à l'écart au centre de la bande, la formule suivante peut être utilisée :
formules dans lesquelles φn est la phase de la réponse à la fréquence d'indice n et f0 la fréquence correspondant à l'indice n0 défini par :
n
Ces calculs peuvent être conduits en se restreignant à la bande utile, ce qui évite, en particulier, de traiter le problème du repliement de la phase. La correction à appliquer en amplitude et en phase peut n'être issue que d'un simple calcul unitaire de correction à partir des évaluations Δp et Δτ du décentrage d'amplitude et phase par rapport à une référence ou bien être la conclusion d'un véritable processus d'asservissement 208 avec intégration d'erreur sur une durée déterminée. Le décentrage en amplitude de la boucle peut être ainsi corrigé en appliquant, par exemple, une tension de commande 215 à l'amplificateur 202, lorsque celui-ci est, par exemple, à gain variable 202, cette tension étant fonction de l'erreur d'amplitude à compenser. A la place d'un amplificateur à gain variable, il est également possible d'utiliser un amplificateur à gain fixe complété par un atténuateur variable. C'est dans ce cas l'atténuateur qui sera commandé afin de compenser le décentrage en amplitude. La commande de compensation étant généralement numérique, du fait que la mesure de la réponse et le calcul du décentrage sont réalisés numériquement, un convertisseur CNA peut alors être nécessaire dans le cas où le contrôle du gain ou de l'atténuation est analogique. Dans le cas ou l'amplificateur à gain variable 202 est contrôlable numériquement, ce convertisseur n'est alors pas requis. De façon symétrique, le décentrage en amplitude peut être réalisé à l'aide d'un atténuateur variable dont la commande peut être numérique ou analogique. Dans ce dernier cas un CNA sera alors nécessaire pour générer cette tension à partir d'une commande numérique.
Le décentrage en phase de la boucle peut être corrigé en ajustant la phase relative entre les signaux d'horloge In1 (t) et h2(t) des deux convertisseurs CAN 203 et CNA 204 de la boucle. Pour cela, un signal de référence r(t), par exemple une sinusoïde de fréquence fREF égale à la fréquence d'échantillonnage de la boucle, soit fREF = fe, est utilisé comme base pour la génération des signaux d'horloge In1 (t) et h2(t). Le signal r(t) est, par exemple, directement utilisé comme horloge du convertisseur CNA 204, c'est-à-dire que h2(t) = r(t). La phase relative entre les deux horloges est contrôlée 21 1 en ajustant la phase du signal d'horloge h 1 (t) . Pour cela, il est possible d'utiliser une boucle de phase, procédé connu de l'homme du métier et permettant d'ajuster la phase du signal d'horloge en tenant compte d'une commande numérique φ:de contrôle de phase présentée à son entrée. Il est également possible de contrôler la phase des signaux d'horloge à l'aide de dispositifs à décalage de phase numériques (« phase shifter » en anglais).
Les modules fonctionnels réalisant la mesure de la réponse fréquentielle 206, le calcul du décentrage amplitude/phase 207 et le calcul des commandes en gain et en phase par asservissement 208 peuvent être, par exemple, mis en œuvre au sein d'un circuit logique programmable de type FPGA 209.
La figure 3 présente une seconde variante d'un modulateur sigma- delta mettant en œuvre le procédé selon l'invention. La plupart des éléments de la figure 2 sont utilisés. La boucle de modulation est composée d'un intégrateur 300 comprenant un filtre 301 et un amplificateur 302, un convertisseur CAN 303, un convertisseur CNA 304 et un additionneur- soustracteur 305. Les opérations de mesure de la réponse fréquentielle 306, de calcul du décentrage amplitude/phase 307 et de calcul des commandes en gain et en phase par asservissement 308 sont, par exemple, implémentées au sein d'un circuit logique programmable de type FPGA 309. Un multiplexeur 310 est commandé de manière à ouvrir la boucle et ainsi réaliser, lorsque cela est nécessaire, une mesure de la réponse fréquentielle en boucle ouverte. Le gain de l'amplificateur à gain variable 302 est contrôlé 313 par le module d'asservissement 308.
Le décentrage en phase de la boucle peut être corrigé en ajustant la phase relative entre les signaux d'horloge h-ι(t) et h2(t) des deux convertisseurs CAN 303 et CNA 304 de la boucle. La différence avec la variante de la figure 2 réside dans le fait que deux valeurs de commandes numériques φi et φ2 de contrôle de phase sont utilisées pour ajuster la phase relative entre les signaux d'horloge h-ι(t) et h2(t) des deux convertisseurs 303, 304 de la boucle. Ces commandes sont utilisées respectivement par deux modules de contrôle de la phase 31 1 , 312 permettant d'adapter la phase des signaux d'horloge h-ι(t) et h2(t).

Claims

REVENDICATIONS
- Procédé de correction des décentrages en amplitude et en phase d'un modulateur sigma-delta comprenant une boucle comportant au moins un intégrateur (200, 300) composé d'un filtre (201 , 301 ) et d'un amplificateur (202, 302), un convertisseur analogique-numérique CAN (203, 303), un convertisseur numérique-analogique CNA (204, 304) et un additionneur-soustracteur (205, 305) caractérisé en ce que : la réponse fréquentielle amplitude/phase en boucle ouverte ( Pn , φn ) du modulateur est estimée numériquement ; une valeur de décentrage en phase (Δφ) et une valeur de décentrage en amplitude (Δp) sont calculées en comparant la réponse amplitude/phase en boucle ouverte estimée (ρn, φn) avec une réponse fréquentielle amplitude/phase de référence
( pnref ), φn ref )) ; les décentrages de phase et de gain de la boucle sont compensés en fonction des valeurs de décentrage estimées
(Δp, Δφ). - Procédé selon la revendication 1 caractérisé en ce que l'amplificateur de la boucle (202, 302) est à gain variable. - Procédé selon la revendication 2 caractérisé en ce que la compensation en gain est réalisée en contrôlant l'amplificateur à gain variable (202, 302) à l'aide d'une commande (213, 313) représentative de la valeur courante de décentrage en gain estimée (Δp). - Procédé selon la revendication 2 caractérisé en ce que la compensation en gain est réalisée par un asservissement avec intégration d'erreur sur une durée déterminée (208, 308) sur les valeurs de décentrage en gain (Δp) estimées durant cette période afin de contrôler l'amplificateur à gain variable (202, 302). - Procédé selon la revendication 1 caractérisé en ce que la boucle comprend un atténuateur variable et que la compensation en gain est réalisée en contrôlant ledit atténuateur à l'aide d'une commande d'atténuation représentative de la valeur courante de décentrage en gain estimée (Δp). - Procédé selon l'une quelconque des revendications précédentes caractérisé en ce que la compensation en phase est réalisée en contrôlant le déphasage entre les signaux d'horloge (h-ι(t), h2(t)) des convertisseurs CAN (203, 303) et CNA (204, 304) de la boucle à l'aide d'au moins une commande (φ-i, φ2) représentative de la valeur courante de décentrage en phase estimée (Δφ). - Procédé selon l'une quelconque des revendications 1 à 5 caractérisé en ce que la compensation en phase est réalisée par un asservissement avec intégration d'erreur sur une durée déterminée (208, 308) sur les valeurs de décentrage en phase (Δφ) estimées durant cette période de manière générer au moins une commande (φ-i, φ2) permettant de contrôler le déphasage entre les signaux d'horloge (hi(t), h2(t)) des convertisseurs CAN (203, 303) et CNA (204, 304) de la boucle. - Modulateur sigma-delta permettant de convertir un signal analogique e(t) en un signal numérique s(t) comprenant une boucle comportant au moins un intégrateur (200, 300) composé d'un filtre (201 , 301 ) et d'un amplificateur (202, 302), un convertisseur analogique-numérique CAN (203, 303), un convertisseur numérique-analogique CNA (204, 304) et un additionneur-soustracteur (205, 305) caractérisé en ce qu'il met en œuvre le procédé selon l'une des revendications précédentes et qu'il comporte des moyens pour : estimer la réponse fréquentielle amplitude/phase (ρn , φn ) de la boucle ouverte du modulateur (306) ; calculer les décentrages (207, 307) en phase (Δφ) et en amplitude (Δp) en comparant la réponse fréquentielle amplitude/phase estimée ( ρn , φn ) par rapport à une réponse fréquentielle amplitude/phase de référence ( p^ φ^0) ; compenser (208, 308) les décentrages en amplitude (Δp) calculés ; compenser (208, 308) les décentrages en phase (Δφ) calculés en contrôlant (211 , 311 , 312) le déphasage entre les signaux d'horloge (In1 (t), h2(t)) des convertisseurs CAN (203, 303) et CNA (204, 304). - Modulateur sigma-delta selon la revendication 8 caractérisé en ce que les opérations de mesure de la réponse fréquentielle amplitude/phase de la boucle ouverte du modulateur et le calcul des décentrages en phase et en amplitude sont réalisées par un circuit logique programmable de type FPGA (209, 309).
EP09753063A 2008-10-31 2009-10-29 Procede de correction des decentrages en amplitude et en phase d'un modulateur sigma-delta et modulateur mettant en uvre le procede Withdrawn EP2342826A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0806077A FR2938081B1 (fr) 2008-10-31 2008-10-31 Procede de correction des decentrages en amplitude et en phase d'un modulateur sigma-delta et modulateur mettant en oeuvre le procede
PCT/EP2009/064322 WO2010049505A1 (fr) 2008-10-31 2009-10-29 Procede de correction des decentrages en amplitude et en phase d'un modulateur sigma-delta et modulateur mettant en œuvre le procede

Publications (1)

Publication Number Publication Date
EP2342826A1 true EP2342826A1 (fr) 2011-07-13

Family

ID=40756527

Family Applications (1)

Application Number Title Priority Date Filing Date
EP09753063A Withdrawn EP2342826A1 (fr) 2008-10-31 2009-10-29 Procede de correction des decentrages en amplitude et en phase d'un modulateur sigma-delta et modulateur mettant en uvre le procede

Country Status (4)

Country Link
US (1) US8614635B2 (fr)
EP (1) EP2342826A1 (fr)
FR (1) FR2938081B1 (fr)
WO (1) WO2010049505A1 (fr)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103493378B (zh) 2011-04-22 2016-10-12 瑞萨电子株式会社 数据处理系统
KR101214976B1 (ko) 2011-11-01 2012-12-24 포항공과대학교 산학협력단 델타-시그마 변조방식을 이용한 노이즈 세이핑 시간-디지털 변환기
KR101411306B1 (ko) * 2012-03-23 2014-07-02 삼성메디슨 주식회사 조직에 대한 도플러 영상을 획득하기 위한 방법 및 장치
JP6653336B2 (ja) * 2016-01-29 2020-02-26 旭化成エレクトロニクス株式会社 角度検出装置および方法
CN110855259B (zh) * 2019-12-19 2025-04-01 上海宏桐实业有限公司 一种数字补偿的差分信号采集系统电路及补偿方法
CN111327326B (zh) * 2020-04-24 2023-09-19 杭州思泰微电子有限公司 一种模数转换器信号幅度校正方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473013B1 (en) * 2001-06-20 2002-10-29 Scott R. Velazquez Parallel processing analog and digital converter
DE60106070T2 (de) * 2001-12-27 2005-10-13 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Selbstkalibrierung einer Frequenz einer Modulatorschaltung, und dieses Verfahren anwendende Schaltung
US6970120B1 (en) * 2004-06-12 2005-11-29 Nordic Semiconductor Asa Method and apparatus for start-up of analog-to-digital converters
US7315269B2 (en) * 2005-08-09 2008-01-01 Analog Devices, Inc. Continuous time ΔΣ modulator system with automatic timing adjustment
US7193546B1 (en) * 2005-12-20 2007-03-20 Cirrus Logic, Inc. Phase-measuring delta-sigma modulator calibration method and apparatus
US8171335B2 (en) * 2008-09-16 2012-05-01 Mediatek Inc. Clock timing calibration circuit and clock timing calibration method for calibrating phase difference between different clock signals and related analog-to-digital conversion system using the same
US8502575B2 (en) * 2010-09-28 2013-08-06 Texas Instruments Incorporated Fractional-N PLL using multiple phase comparison frequencies to improve spurious signal performance

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
M. ORTMANNS ET AL: "Influence of finite integrator gain bandwidth on continuous time sigma delta modulators.", PROCEEDINGS OF THE 2003 IEEE INT. SYMPOSIUMON CIRCUITS AND SYSTEMS, 28 May 2003 (2003-05-28) *
MINGLIAN LIU: "Tutorial on Designing Delta-Sigma Modulators: Part 1", 3 March 2004 (2004-03-03), XP055122096, Retrieved from the Internet <URL:http://www.eetimes.com/document.asp?doc_id=1207234> [retrieved on 20160623] *
MINGLIAN LIU: "Tutorial on Designing Delta-Sigma Modulators: Part 2", 1 April 2004 (2004-04-01), XP055122094, Retrieved from the Internet <URL:http://www.eetimes.com/document.asp?doc_id=1207238> [retrieved on 20160623] *
Retrieved from the Internet <URL:http://www.intersil.com/content/dam/Intersil/documents/tb32/tb329.pdf> *
See also references of WO2010049505A1 *

Also Published As

Publication number Publication date
WO2010049505A1 (fr) 2010-05-06
FR2938081B1 (fr) 2020-09-11
US8614635B2 (en) 2013-12-24
FR2938081A1 (fr) 2010-05-07
US20120032825A1 (en) 2012-02-09

Similar Documents

Publication Publication Date Title
WO2010049505A1 (fr) Procede de correction des decentrages en amplitude et en phase d&#39;un modulateur sigma-delta et modulateur mettant en œuvre le procede
JP5606400B2 (ja) 信号生成回路、レーダー装置
US8749410B1 (en) Calibration of interleaving errors in a multi-lane analog-to-digital converter
EP2738514A1 (fr) Procédé de reduction des erreurs de mesure dans l&#39;interférométrie hétérodyne
EP1290783B1 (fr) Synthetiseur a modulation numerique
FR3037147A1 (fr) Procede et dispositif de reflectometrie pour le diagnostic de cables en fonctionnement.
EP2342828A1 (fr) Procede d&#39;amelioration de la resolution et de correction des distorsions pour modulateur sigma-delta et modulateur sigma-delta mettant en uvre le procede
WO2010049504A1 (fr) Procede de controle du retard de boucle dans un modulateur sigma-delta et modulateur mettant en œuvre le procede
WO2008046560A1 (fr) Dispositif de détermination d&#39;une erreur induite par un filtre passe-haut et méthode de correction d&#39;erreur associée
FR2971334A1 (fr) Dispositif et procede de correction d&#39;un signal de mesure
FR2805940A1 (fr) Systeme de correction du cna pour modulateur delta sigma
KR101691367B1 (ko) M채널 TI-ADCs에서 미스매치에 대한 디지털 후면 교정 방법 및 그 장치
Subrahmanya et al. On the development of an RFSoC-based ultra-fast phasemeter with GHz bandwidth
FR2978000A1 (fr) Modulateur deux points a etalonnage de gain precis et rapide
CN101355542A (zh) 信号接收器与估计残余多普勒频率的方法
WO2012152549A1 (fr) Circuit de correction automatique de gain a consigne variable
EP2114045B1 (fr) Annulation des imperfections d&#39;un modulateur
EP0272161B1 (fr) Procédé et circuit de linéarisation, par échantillons numériques de correction, de la fonction de transfert d&#39;un quadripôle, notamment d&#39;un quadripôle BF à courbe dissymétrique
Camarero et al. Digital background and blind calibration for clock skew error in time-interleaved analog-to-digital converters
EP1750099B1 (fr) Dispositif et procédé de mesure de la position relative d&#39;un marquage périodique ou quasi périodique
EP1077530A1 (fr) Procédé et dispositif de conversion d&#39;un signal analogique en un signal numérique avec contrôle automatique de gain
EP2097982A1 (fr) Dispositif de boucle fermee d&#39;asservissement et modulateur sigma-delta
EP2104238B1 (fr) Dispositif permettant de moduler un signal analogique dans une large bande de fréquence à partir d&#39;un signal numérique de modulation
FR3128600A1 (fr) Numériseur radiofréquence à dynamique augmentée
FR2712986A1 (fr) Procédé de mesure d&#39;une grandeur analogique, à l&#39;aide d&#39;un convertisseur analogique/numérique, travaillant en commutation de tension de référence et dispositif correspondant.

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20110428

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO SE SI SK SM TR

AX Request for extension of the european patent

Extension state: AL BA RS

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20130206

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20190501

P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230427