EP2319022A1 - Wert- und/oder sicherheitsdokument sowie verfahren zur verifikation - Google Patents

Wert- und/oder sicherheitsdokument sowie verfahren zur verifikation

Info

Publication number
EP2319022A1
EP2319022A1 EP09777457A EP09777457A EP2319022A1 EP 2319022 A1 EP2319022 A1 EP 2319022A1 EP 09777457 A EP09777457 A EP 09777457A EP 09777457 A EP09777457 A EP 09777457A EP 2319022 A1 EP2319022 A1 EP 2319022A1
Authority
EP
European Patent Office
Prior art keywords
value
security
stack
security document
logic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP09777457A
Other languages
English (en)
French (fr)
Other versions
EP2319022B1 (de
Inventor
Malte Pflughoefft
Arthur Mathea
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bundesdruckerei GmbH
Original Assignee
Bundesdruckerei GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bundesdruckerei GmbH filed Critical Bundesdruckerei GmbH
Publication of EP2319022A1 publication Critical patent/EP2319022A1/de
Application granted granted Critical
Publication of EP2319022B1 publication Critical patent/EP2319022B1/de
Not-in-force legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07D—HANDLING OF COINS OR VALUABLE PAPERS, e.g. TESTING, SORTING BY DENOMINATIONS, COUNTING, DISPENSING, CHANGING OR DEPOSITING
    • G07D7/00—Testing specially adapted to determine the identity or genuineness of valuable papers or for segregating those which are unacceptable, e.g. banknotes that are alien to a currency
    • G07D7/01—Testing electronic circuits therein

Definitions

  • the present invention relates to a value and / or security document having a preferably leaf-shaped body and an electrical circuit arranged in and / or on the body and at least two connecting elements arranged in and / or on the body and electrically connected to the circuit.
  • the invention further relates to a method for verifying a stack of such value and / or security documents.
  • the body of a value and / or security document may be formed in one piece or as a layer structure.
  • connecting elements e.g. for the input of an electrical voltage or information serve electrically conductive contact surfaces, which are arranged on the surface of the respective security and / or security document. The contact surfaces are connected to the electrical circuit.
  • a value and / or security document is known, on which a printed electrical circuit is provided.
  • a Seebeck or Peltier element is provided which serves to verify a single security and / or security document.
  • the electrical energy generated by the Seebeck element is used to supply a likewise belonging to the electrical circuit output or transmission unit, for example in the form of an organic light emitting diode.
  • the element based on the Peltier effect is for it used, for example in a likewise arranged on the security document thermochromic color to produce a color change due to the temperature difference generated by the Peltier element.
  • the object of the present invention is therefore to provide a value and / or security document that allows the verification and / or counting of a plurality of value and / or security documents at the same time. Accordingly, the object is also to provide a method for verification of a variety of value and / or security documents.
  • the above object is achieved by a value and / or security document in which the connecting elements are provided such that in a stacking arrangement of a plurality of value and / or security documents one above the other, the connecting elements of adjacent value and / or security documents are electrically connected to one another and in which the circuit is designed as a logic circuit such that a verification of the value and / or security documents contained in the stack arrangement is made possible.
  • the verification of the value and / or security documents contained in the stack arrangement is preferably carried out by inputting on the top side and / or bottom side of the stack arrangement an input information or a multiplicity of input information, which is input by each logic circuit of each individual value. and / or security document, preferably one after the other.
  • the processed information which is preferably received on the respective other side of the stack arrangement, is then used to verify the value and / or security document stack.
  • each value and / or security document has a parallel interface in the form of at least two electrically conductive connecting elements, in each case on its upper side and underside, with which it conducts electricity either with further value and / or security documents or with it with electrical conductivity can be connected to a verification device which generates the input information or the input information or receives the information (output information) which is passed on to the other side of the stack of the value and / or security documents and preferably processed.
  • the electrical circuit designed as a logic circuit it is possible for a piece of information entered on one side of the stack to be stored in each value and / or security document of the stack by means of at least one simple mathematical operation (eg adding, subtracting, multiplying, dividing, exponentiating, logarithmizing, inverting), which is carried out in the logic circuit of each security and / or security document of the stack equally - if this is not forged, to be modified so that due to processed, received information can be made a statement about whether there is at least one forged value and / or security document in the stack. In certain embodiments of the present invention explained below, even a statement about the number of forged value and / or security documents in the stack is possible.
  • simple mathematical operation eg adding, subtracting, multiplying, dividing, exponentiating, logarithmizing, inverting
  • the logic circuit has no memory, but only elements which serve to process input information by means of at least one mathematical operation.
  • such a logic circuit is cost-effective and, on the other hand, very tamper-proof, since, for want of a memory, it contains no information that can be spied out.
  • the electrical circuit formed as a logic circuit it is also possible to count a stack of documents, in particular to check a predetermined document stack for completeness. It can be very, for example be quickly distinguished between a number of 99, 100 and 101 documents.
  • the connecting elements of adjacent security and / or security documents of a stack are electrically connected directly to one another in a simple manner, so that in this preferred exemplary embodiment the connecting elements are arranged on mutually opposite sides of the body of the security and / or security document and as electrically conductive, ie galvanic, preferably metallized, contacts, in particular contact surfaces are formed.
  • At least one connecting element is formed at least as part of a hologram and / or a security thread.
  • the execution of at least one connecting element as a metallized security thread and / or metallized hologram patch is conceivable.
  • a cost-effective combination of so-called public-feature security features such as security thread and hologram, and verification means such as logic circuit with connecting elements is possible.
  • a motif arranged on the security and / or security document is e.g. in the form of an image and / or a caption makes the perception of the connecting elements more difficult.
  • a motif can be formed both by the security thread and / or the hologram and / or by other means, e.g. a print, be realized.
  • a particularly simple logic circuit can be realized by having at least one NOT or at least one XOR gate. The same applies to a logic circuit according to the invention which provides at least one through-connection.
  • the plated-through hole may also be preferred here be formed at least as part of a security thread and / or hologram patches.
  • the logic circuit is designed such that it processes digital information for verification of the value and / or security document, preferably by means of at least one mathematical operation (examples see above).
  • this digital information is entered, for example, on top of the stack of value and / or security documents, and the digital information processed by the individual members of the stack is output on the bottom of the stack and the authenticity of the value and / or security contained in the stack / or security documents investigated.
  • the body of the security and / or security document advantageously (n + 2) x2 connectors, at least 2 vias, 1 NOT gate, (n-1) XOR gate and (n-2) AND gate on (for all n> 2).
  • the number of vias is at least n + 2 if the logic circuit is located on the top or bottom of the body of the security and / or security document. If the logic circuit is located in an inner layer of the value and / or security document, 2 vias from the top to the bottom and n vias from the top to the level of the logic circuit and n vias from the level of the logic circuit to the bottom are needed.
  • the size of the bundle of value and / or security documents is estimated by estimating the approximate number of documents, for example
  • Example to ⁇ 10% of the number so the determination of the exact number or the verification of the authenticity of the documents with comparatively few Components are made.
  • n bits 2 n + 3 security and / or security documents can be counted and verified.
  • An estimate of the number of security documents can be made, for example, about the thickness of the document bundle.
  • the logic circuit is configured to perform an incrementation, i. a stepwise increase or decrease by a certain predetermined value, e.g. causes an increase by the value of 1, an input digital information or an inversion of the information.
  • Inversion is understood to mean a process that involves a reversal of the information.
  • the inversion is preferably done bitwise, i. 0 becomes 1 and 1 becomes 0 for every single bit of the input signal.
  • a value and / or security document according to the present invention can be produced particularly simply if the logic circuit and / or the connection elements are produced by means of a printing method.
  • the above object is also achieved by a method in which first of all the stack, starting from the top and / or bottom of the stack, is subjected to a mechanical pressure extending over at least part of the surface of the respective side, wherein each value and / or security document of the stack is arranged such that it is electrically conductively connected to the respective adjacent value and / or security document via respectively arranged on the top and bottom, opposing connecting elements, and then on the top and / or Un - page of the stack digital input information with a number of n bits (n is an integer and ⁇ 1) are inputted, and on the other side of the stack the output output information is received and evaluated for verification of the value and / or security documents contained in the stack.
  • the sides of the stack are referred to as top and bottom, respectively, which extend substantially perpendicular to the direction in which the security and / or security documents are stacked in the stack. As a result, the top and bottom of the stack face each other.
  • the pressure applied to the top and / or bottom of the stack causes the juxtaposed connecting elements of adjacent security and / or security documents of the stack to contact one another and thus be connected to one another in an electrically conductive manner. Subsequently, a digital input information e.g. be entered on the top of the stack.
  • a digital input information e.g. be entered on the top of the stack.
  • the information about the stack, of the stack and between the individual security and / or security documents can also be transmitted without contact (RFID).
  • RFID alternating current to direct current
  • the input information is thus processed by each individual logic circuit of the value and / or security documents, ie, as a rule, changed, and finally output in this example on the bottom of the stack.
  • the output signal (output information) can now be checked to have the correct value, ie, whether the value and / or security documents of the stack are all genuine.
  • the number of value and / or security documents in the stack corresponds to a certain fixed number.
  • the entered information is not processed correctly so that an incorrect value is output on the bottom of the stack.
  • the latter can then be checked for authenticity individually, ie each value and / or security document separately, for authenticity.
  • At least one second digital input information different in value from the first input information is input, and the corresponding second output information is received, and additionally with respect to the verification of the one in the stack evaluated value and / or security documents evaluated. This means that the digital input information varies during the verification and the corresponding resulting variation of the output information is received and evaluated with regard to verifying the value and / or security documents contained in the stack.
  • the logic circuit is limited to a simple contact, the verification can only take place via the presence of a signal or the resistance of the stack of value and / or security documents. It should be noted, however, that the particular variable by resistance variable contact resistance between the security and / or the security documents do not allow an accurate measurement, so that an accurate determination of the number of documents is not possible. Furthermore, such a feature provides little protection against counterfeiting and falsification.
  • the value of incrementing the logic of the security and security document is dependent on its nomimal value.
  • a banknote with the nominal value 5 increments the information by 1, a banknote with the nominal value 50 by 10 and a banknote of nominal value 500 by 100.
  • a banknote with the nominal value 5 increments the information by 1
  • a banknote with the nominal value 50 by 10 increments the information by 1
  • a banknote with the nominal value 50 by 10 increments the information by 1
  • a banknote with the nominal value 50 by 10 increments the information by 1
  • a banknote with the nominal value 50 by 10 increments the information by 1
  • a banknote with the nominal value 50 by 10 increments the information by 1
  • a banknote with the nominal value 50 by 10 increments the information by 10
  • a banknote with the nominal value 500 by 100 increments the information by 1
  • a banknote with the nominal value 50 by 10 increments the information by 1
  • a banknote with the nominal value 50 by 10 increments the information by 1
  • a banknote with the nominal value 50 by 10 increments the information by 1
  • FIG. 1 shows a cross section of a first embodiment of a security and / or security document according to the invention
  • FIG. 2 shows a cross section of a stack of value and / or security documents according to FIG. 1, FIG.
  • FIG. 3 shows a cross-section of a second exemplary embodiment of a value and / or security document according to the invention
  • FIG. 4 shows a cross section of a third exemplary embodiment of a value and / or security document according to the invention
  • Fig. 5 shows an example of the structure of an XOR gate
  • Fig. 6 is a diagram illustrating the number of pads, transistors and distinguishable states when using a Verificationssignals with a number of bits plotted on the x-axis.
  • the contact surfaces 31, 32, 33, 41, 42, 43 are each formed as metallized contact surfaces.
  • the contact surfaces 31, 32 and 33 or 41, 42 and 43 each form an interface, wherein the interface on the upper side 21 and the interface on the underside 22 of the sheet-like body are connected in parallel to each other.
  • the contact surfaces 31 and 41 and 33 and 43 are connected to each other via a via 4 and 5, respectively.
  • the logic circuit 7 is composed of a resistor 8 and a transistor 9, wherein the input of the resistor 8 with the contact surface 31 and the contact surface 41 and the output of the resistor 8 is connected to the contact surface 42.
  • the GATE of the transistor 9 is connected to the pad 32.
  • the contact surfaces 33 and 43 are located at the SOURCE terminal of the transistor 9, while the output of the resistor 8 and the pad 42 are connected to the DRAIN terminal of the transistor 9.
  • the logic circuit 7 may be arranged on the upper side, the underside and / or one or more inner layers of the document 2.
  • the individual components of the logic circuit 7 are preferably arranged perpendicular to the plane of the drawing in a plane of the document.
  • the logic circuit indicated in FIG. 1, which is designed as a NOT gate 7, causes a digital input information S1 with the value 1 (high signal), which is input via the contact surface 32, to be converted to a digital 0 (low-order signal). Signal) which is output at the pad 42, and vice versa.
  • the contact surfaces 31 and 41 of adjacent banknotes are connected to each other and to the positive pole of the voltage source via the contact surface 31 of the uppermost banknote.
  • the likewise connected contact surfaces 33, 43 are connected to the ground (negative pole) of the voltage source.
  • the overlapping, adjacent and electrically connected contact surfaces 32, 42 of adjacent banknotes cause the information issued by one banknote, which is located further up in the present example, to be forwarded to the next banknote lying below in the example.
  • a digital high signal (value 1) input to the center pad 32 on the top of the stack from the uppermost banknote logic circuit becomes a digital 0, from 0 the second banknote back to a digital 1, etc., and finally through the logic circuitry the lowermost banknote processes to a digital 1 which is output at the bottom via the pad 42 as an output signal S7 (output signal).
  • the digital high signal (value 1) input at the middle contact surface 32 on the upper side of the stack is also switched to a low signal (value 0) and the change of the output signal S7 at the contact surface 42 is observed. In this way, the active switching behavior of the document stack can be verified.
  • the logic circuit 7 ' which is arranged, for example, in the body 2 1 , consists of a parallel connection of an XOR and a NOT gate.
  • On the upper side 21 'and the lower side 22' are each four contact surfaces 31, 32, 33, 34 and 41, 42, 43, 44 are arranged, wherein the contact surfaces 32 and 42 and 34 and 44 for input and output of signals serve.
  • the logic circuit provided in the second embodiment processes a digital input information of 2 bits, each bit as signal S11 or S12 on the upper side of the value and / or Security document is entered.
  • the processed digital signal is also output as an output signal consisting of 2 bits S21 and S22 on the bottom of the bill via the pads 42 and 44.
  • the logic circuit 7 therefore increments 2 bits of digital information by the value 1 and requires a total of eight contact surfaces 31, 32, 33, 34, 41, 42, 43, 44 and nine transistors or seven transistors and two diodes in the context of XOR and the NOT gate existing circuit.
  • a circuit diagram for the construction of an XOR circuit is shown in FIG.
  • Fig. 4 third embodiment of a security and / or security document according to the invention differs from the embodiment shown in Fig. 3 in that two additional contact surfaces (each a contact surface 35 on the top 21 "and a contact surface)
  • the logic circuit 7 " consists of the circuit shown in FIG. 3 and an additional further XOR gate 12 arranged parallel to the NOT and XOR gate, and an upstream one AND gates 13.
  • a digital input information consisting of 3 bits can be processed, which is input at the contact surfaces 32, 34 and 35 as signal S11, S12 and S13 ,
  • the circuit 7 " is composed of at least 17 transistors in a simple case
  • the input digital information S11, S12, S13 are processed by the logic circuit 7" of the third exemplary embodiment of the value and / or security document as follows:
  • the number of transistors and / or diodes used in the logic circuit also depends on the technology used (MOS, CMOS).
  • the logic circuit shown requires 16 contact surfaces and 49 transistors.
  • the relationship between distinguishable states, required contact areas and transistors necessary for the realization of the circuit is shown in FIG.
  • the x-axis indicates the number of bits used for the information processed by the logic circuit.
  • the respective information with the specified number of bits can be used to distinguish the number of states that are plotted in the curve marked with crosses and on the right y axis.
  • the number of contact areas (relevant y-axis: left) shown by the dashed line and the minimum number of transistors indicated by the solid line is required (also relevant y-axis: left).
  • a resistor, a transistor, for example made of polyaniline, as well as six contact surfaces are preferably produced by means of a printing method, and three through-contacts are realized.
  • the third via may be provided at either the contact pad 32 or the pad 42 when the logic circuitry is on the bottom or top of the document is arranged.
  • this contacting with a security thread since it must be prevented that there is a short circuit between the via and the opposite contact surface.
  • the plated-through holes can be overprinted or glued over with an insulator, for example.
  • a through-connection can be produced, for example, by introducing a perforation, for example by means of a laser, and filling it with a metallic material.
  • a via can also be produced by applying silver-conducting paste to the surface, preferably on both sides, of the security and / or security document. Due to the pore structure of the body of the security and / or security document, which preferably consists of a paper material, the application of silver conductive paste to the surface causes the body to soak, and thus a via.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Credit Cards Or The Like (AREA)
  • Inspection Of Paper Currency And Valuable Securities (AREA)

Abstract

Die Erfindung betrifft ein Wert- und/oder Sicherheitsdokument mit einem vorzugsweise blattförmigen Körper (2,2', 2") und einer in und/oder auf dem Körper angeordneten Körper elektrischen Schaltung sowie mindestens zwei in und/oder auf dem Körper angeordneten und mit der Schaltung elektrisch verbundenen Verbindungselementen. Zur Verifikation einer Vielzahl von Wert- und/oder Sicherheitsdokumenten sind die Verbindungselemente (31, 32, 33, 34, 41, 42, 43, 44) derart vorgesehen, dass bei einer Stapelanordnung einer Vielzahl von Wert- und/oder Sicherheitsdokumenten übereinander die Verbindungselemente (31, 32, 33, 34, 41, 42, 43, 44) benachbarter Wert- und/oder Sicherheitsdokumente miteinander elektrisch verbunden werden, und dass die Schaltung als Logikschaltung (7,7',7") derart ausgebildet ist, dass eine Verifikation der in der Stapelanordnung enthaltenen Wert- und/oder Sicherheitsdokumenten ermöglicht wird. Es wird ferner ein Verfahren zur Verifikation eines Stapels derartiger Wert- und/oder Sicherheitsdokumente vorgeschlagen.

Description

Wert- und/oder Sicherheitsdokument sowie Verfahren zur Verifikation
Die vorliegende Erfindung betrifft ein Wert- und/oder Sicherheitsdokument mit einem vorzugsweise blattförmigen Körper und einer in und/oder auf dem Körper angeordneten elektrischen Schaltung sowie mindestens zwei in und/oder auf dem Körper angeordneten mit der Schaltung elektrisch verbundenen Verbindungselementen. Die Erfindung betrifft ferner ein Verfahren zur Verifikation eines Stapels derartiger Wert- und/oder Sicherheitsdokumente.
Es ist bereits bekannt, Körper von Wert- und/oder Sicherheitsdokumenten wie Banknoten, Chipkarten, Personalausweise, Pässe, Tickets, Schecks etc. mit elektrischen Schaltungen zu versehen, welche beispielsweise in der Form von Mikrochips in den Körper dieser Wert- und/oder Sicherheitsdokumente eingebracht sind. Hierbei kann der Körper eines Wert- und/oder Sicherheitsdokuments einstückig oder als Schichtstruktur ausgebildet sein. Als Verbindungselemente z.B. zur Eingabe einer elektrischen Spannung oder von Informationen dienen elektrisch leitende Kontaktflächen, welche auf der Oberfläche des jewei- ligen Wert- und/oder Sicherheitsdokuments angeordnet sind. Die Kontaktflächen sind mit der elektrischen Schaltung verbunden.
Aus der Druckschrift DE 102 14 369 ist ein Wert- und/oder Sicherheitsdokument bekannt, auf dem eine gedruckte elektrische Schaltung vorgesehen ist. Als Teil der elektrischen Schaltung ist ein Seebeck- oder Peltier-Element vorgesehen, das dazu dient, ein einzelnes Wert- und/oder Sicherheitsdokument zu verifizieren. Beispielsweise wird die von dem Seebeck-Element erzeugte elektrische Energie dazu verwendet, eine ebenfalls zur elektrischen Schaltung gehörende Ausgabe- oder Sendeeinheit, beispielsweise in Form einer organischen Leucht- diode, zu versorgen. Das auf dem Peltier-Effekt beruhende Element wird dafür verwendet, z.B. in einer ebenfalls auf dem Sicherheitsdokument angeordneten thermochromen Farbe einen Farbumschlag aufgrund der von dem Peltier- Element generierten Temperaturdifferenz zu erzeugen. Mittels einer Überwachung des Farbumschlags bzw. des Leuchtens der organischen Leuchtdiode kann festgestellt werden, ob das jeweilige Wert- und/oder Sicherheitsdokument echt oder gefälscht ist. Die Verifikation des Wert- und/oder Sicherheitsdokuments erfolgt bei dem bekannten Aufbau von Wert- und/oder Sicherheitsdokumenten einzeln, d.h. für jedes Wert- und/oder Sicherheitsdokument separat.
Insbesondere bei der Verifikation von Banknoten besteht demgegenüber der Wunsch, dass eine Vielzahl von Banknoten gleichzeitig verifiziert werden soll, da eine Einzel-Verifikation der Banknoten bei der großen Menge an tagtäglich getesteten Banknoten sehr aufwendig und kostenintensiv ist. Die bisher auf oder in den Wert- und/oder Sicherheitsdokumenten vorgesehenen elektrischen Schaltungen sind für eine integrale Verifikation einer Vielzahl von Banknoten nicht geeignet.
Bei der Herstellung und Verarbeitung von Wert- und/oder Sicherheitsdokumenten müssen diese bei jedem Transport bzw. bei jeder Übergabe gezählt werden. Hierbei ist insbesondere wichtig, eine große Anzahl exakt zu kennen, zum Beispiel eine Anzahl von 99, 100 und 101 Dokumenten zu unterscheiden, wenn 100 Dokumente übergeben werden sollen. Demnach besteht außerdem der Wunsch, das Zählen einer Vielzahl von Banknoten zu vereinfachen.
Die Aufgabe der vorliegenden Erfindung besteht somit darin, ein Wert- und/oder Sicherheitsdokument zu schaffen, das die Verifikation und/oder Zählung einer Vielzahl von Wert- und/oder Sicherheitsdokumenten gleichzeitig erlaubt. Entsprechend besteht die Aufgabe außerdem darin, ein Verfahren zur Verifikation einer Vielzahl von Wert- und/oder Sicherheitsdokumenten anzugeben. Die obige Aufgabe wird gelöst durch ein Wert- und/oder Sicherheitsdokument, bei dem die Verbindungselemente derart vorgesehen sind, dass bei einer Stapelanordnung einer Vielzahl von Wert- und/oder Sicherheitsdokumenten übereinander die Verbindungselemente benachbarter Wert- und/oder Sicherheitsdo- kumente miteinander elektrisch verbunden werden, und bei dem die Schaltung als Logikschaltung derart ausgebildet ist, dass eine Verifikation der in der Stapelanordnung enthaltenen Wert- und/oder Sicherheitsdokumenten ermöglicht wird.
Hierbei erfolgt die Verifikation der in der Stapelanordnung enthaltenen Wert- und/oder Sicherheitsdokumente vorzugsweise derart, dass auf der Oberseite und/oder Unterseite der Stapelanordnung eine Eingabe-Information oder eine Vielzahl von Eingabe-Informationen eingegeben wird, welche durch jede Logikschaltung jedes einzelnen Wert- und/oder Sicherheitsdokuments vorzugsweise nacheinander verarbeitet wird. Die verarbeitete, vorzugsweise an der jeweils anderen Seite der Stapelanordnung empfangene Information wird dann zur Verifikation des Wert- und/oder Sicherheitsdokumenten-Stapels herangezogen. Dies bedeutet, dass jedes Wert- und/oder Sicherheitsdokument jeweils auf seiner Oberseite und seiner Unterseite eine parallele Schnittstelle in Form mindestens zweier elektrisch leitender Verbindungselemente aufweist, mit der es elektrisch leitend entweder mit weiteren Wert- und/oder Sicherheitsdokumenten oder mit der es elektrisch leitend mit einer Verifikationseinrichtung verbunden werden kann, welche die Eingabe-Information oder die Eingabe-Informationen erzeugt bzw. die auf die andere Seite des Stapels der Wert- und/oder Sicherheitsdoku- mente durchgeleitete und vorzugsweise verarbeitete Information (Ausgabe- Information) empfängt.
Mittels der als Logikschaltung ausgebildeten elektrischen Schaltung ist es möglich, eine auf der einen Seite des Stapels eingegebene Information in jedem Wert- und/oder Sicherheitsdokuments des Stapels mittels mindestens einer einfachen mathematischen Operation (z.B. Addieren, Subtrahieren, Multiplizieren, Dividieren, Potenzieren, Logarithmieren, Invertieren), die in der Logikschaltung jedes Wert- und/oder Sicherheitsdokuments des Stapels gleichermaßen durchgeführt wird - sofern dieses nicht gefälscht ist, so zu verändern, dass aufgrund der verarbeiteten, empfangenen Information eine Aussage darüber getroffen werden kann, ob sich in dem Stapel mindestens ein gefälschtes Wert- und/oder Sicherheitsdokument befindet. Bei bestimmten, unten erläuterten Ausführungsformen der vorliegenden Erfindung ist sogar eine Aussage über die Anzahl der gefälschten Wert- und/oder Sicherheitsdokumente im Stapel mög- lieh. Da eine Fälschung im Vergleich mit der Anzahl der getesteten Wert- und/oder Sicherheitsdokumente selten auftritt, ist durch das erfindungsgemäße Wert- und/oder Sicherheitsdokument ein sehr effektives Testverfahren möglich. Eine Verifikation der einzelnen Wert- und/oder Sicherheitsdokumente wird nämlich nur dann durchgeführt, wenn in einem Wert- und/oder Sicherheitsdokumen- ten-Stapel eine Fälschung erkannt wurde. Hierdurch kann die Zeit zur Verifikation von Wert- und/oder Sicherheitsdokumenten und somit auch die damit verbundenen Kosten erheblich reduziert werden.
In einem weiteren Ausführungsbeispiel des erfindungsgemäßen Wert- und/oder Sicherheitsdokuments weist die Logikschaltung keinen Speicher auf, sondern lediglich Elemente, die zur Verarbeitung einer Eingabe-Information mittels mindestens einer mathematischen Operation dienen. Eine solche Logikschaltung ist zum einen kostengünstig und zum anderen auch sehr fälschungssicher, da sie mangels eines Speichers keine Informationen enthält, die ausgespäht werden können.
Mittels der als Logikschaltung ausgebildeten elektrischen Schaltung ist es ferner möglich, einen Dokumentenstapel zu zählen, insbesondere einen vorgegebenen Dokumentenstapel auf Vollständigkeit zu prüfen. Es kann beispielsweise sehr schnell zwischen einer Anzahl von 99, 100 und 101 Dokumenten unterschieden werden.
Zur Verifikation werden die Verbindungselemente benachbarter Wert- und/oder Sicherheitsdokumente eines Stapels auf einfache Weise direkt miteinander elektrisch verbunden, so dass die Verbindungselemente in diesem bevorzugten Ausführungsbeispiels auf einander gegenüber liegenden Seiten des Körpers des Wert- und/oder Sicherheitsdokuments angeordnet und als elektrisch leitende, d.h. galvanische, vorzugsweise metallisierte, Kontakte, insbesondere Kon- taktflächen ausgebildet sind.
Es ist bevorzugt, dass mindestens ein Verbindungselement zumindest als Teil eines Hologramms und/oder eines Sicherheitsfadens ausgebildet ist. Insbesondere die Ausführung mindestens eines Verbindungselements als metallisierter Sicherheitsfaden und/oder metallisiertes Hologramm-Patch ist denkbar. Hierdurch wird eine kostengünstige Kombination von sogenannten Public-Feature- Sicherheitsmerkmalen wie Sicherheitsfaden und Hologramm, und Verifikationsmitteln wie Logikschaltung mit Verbindungselementen möglich.
Weiterhin ist es von Vorteil, wenn ein auf dem Wert- und/oder Sicherheitsdokument angeordnetes Motiv z.B. in Form eines Bildes und/oder einer Beschriftung die Wahrnehmung der Verbindungselemente erschwert. Ein solches Motiv kann sowohl durch den Sicherheitsfaden und/oder das Hologramm ausgebildet und/oder auch durch andere Mittel, z.B. einen Aufdruck, realisiert sein.
Eine besonders einfache Logikschaltung lässt sich dadurch realisieren, dass diese mindestens ein NOT- oder mindestens ein XOR-Gatter aufweist. Gleiches gilt für eine erfindungsgemäße Logikschaltung, welche mindestens eine Durch- kontaktierung vorsieht. Auch die Durchkontaktierung kann hierbei vorzugsweise mindestens als Teil eines Sicherheitsfadens und/oder Hologramm-Patches ausbildet sein.
In einem weiteren Ausführungsbeispiel ist die Logikschaltung derart ausgebildet, dass sie zur Verifikation des Wert- und/oder Sicherheitsdokuments eine digitale Information verarbeitet, vorzugsweise mittels mindestens einer mathematischen Operation (Beispiele siehe oben). Hierbei wird diese digitale Information beispielsweise auf der Oberseite des Stapels der Wert- und/oder Sicherheitsdokumente eingegeben und die von den einzelnen Mitgliedern des Stapels verarbei- tete digitale Information auf der Unterseite des Stapels ausgegeben und hinsichtlich der Echtheit der in dem Stapel enthaltenen Wert- und/oder Sicherheitsdokumente untersucht.
Zur Verifikation mittels einer Information bestehend aus n Bit (n ist eine ganze Zahl und ≥ 1 ) für Bündel von vorzugsweise maximal 2n Wert- und/oder Sicherheitsdokumenten weist der Körper des Wert- und/oder Sicherheitsdokuments in vorteilhafter Weise (n+2)x2 Verbindungselemente, wenigstens 2 Durchkontak- tierungen sowie 1 NOT-Gatter, (n-1 ) XOR-Gatter und (n-2) AND-Gatter auf (für alle n>2). Die Anzahl der Durchkontaktierungen beträgt mindestens n+2, sofern die Logikschaltung sich auf der Ober- oder Unterseite des Körpers des Wert- und/oder Sicherheitsdokuments befindet. Befindet sich die Logikschaltung in einer Innenlage des Wert- und/oder Sicherheitsdokuments, so werden 2 Durchkontaktierungen von der Ober- zur Unterseite sowie n Durchkontaktierungen von der Oberseite zur Ebene der Logikschaltung und n Durchkontaktierungen von der Ebene der Logikschaltung zur Unterseite benötigt.
Falls über die Größe des Bündels von Wert- und/oder Sicherheitsdokumenten durch eine Abschätzung die ungefähre Anzahl der Dokumente bekannt ist, zum
Beispiel auf ±10% der Anzahl, so kann die Bestimmung der genauen Anzahl bzw. die Verifikation der Echtheit der Dokumente mit vergleichsweise wenigen Bauelementen erfolgen. In diesem Fall können zum Beispiel mit n Bit 2n+3 Wert- und/oder Sicherheitsdokumente gezählt und verifiziert werden. Hat ein Bündel zum Beispiel etwa 75 ±10%, also 68 bis 82 Sicherheitsdokumente (entsprechend einer 7 bit Information für die Gesamtzahl), so kann mit einer Information von 4 bit die genaue Anzahl exakt bestimmt werden, da alle möglichen Zustände zwischen 68 und 82 mit 4 bit = 16 Möglichkeiten unterschieden werden können. Eine Abschätzung der Anzahl der Sicherheitsdokumente kann zum Beispiel über die Dicke des Dokumentenbündels erfolgen.
Vorzugsweise ist die Logikschaltung derart ausgebildet, dass sie eine Inkremen- tierung, d.h. eine stufenweise Erhöhung oder Verringerung um einen bestimmten, vorgegebenen Wert, z.B. eine Erhöhung um den Wert 1 , einer eingegebenen digitalen Information oder eine Invertierung der Information bewirkt. Unter Invertierung wird ein Vorgang verstanden, der eine Umkehr der Information vorsieht. Die Invertierung wird dabei vorzugsweise bitweise vorgenommen, d.h. aus 0 wird 1 und aus 1 wird 0 für jedes einzelne Bit des eingegebenen Signals.
Besonders einfach lässt sich ein Wert- und/oder Sicherheitsdokument nach der vorliegenden Erfindung herstellen, wenn die Logikschaltung und/oder die Ver- bindungselemente mittels eines Druckverfahrens hergestellt sind.
Die obige Aufgabe wird außerdem durch ein Verfahren gelöst, bei dem zunächst der Stapel ausgehend von der Ober- und/oder Unterseite des Stapels mit einem sich mindestens über einen Teil der Oberfläche der jeweiligen Seite erstrecken- den mechanischen Druck beaufschlagt wird, wobei jedes Wert- und/oder Sicherheitsdokument des Stapels derart angeordnet wird, dass es mit dem jeweiligen benachbarten Wert- und/oder Sicherheitsdokument über jeweils an der Ober- und Unterseite angeordnete, gegenüber liegende Verbindungselemente elektrisch leitend verbunden ist, und anschließend auf der Ober- und/oder Un- terseite des Stapels eine digitale Eingabe-Information mit einer Anzahl von n Bits (n ist eine ganze Zahl und ≥ 1 ) eingegeben und auf der jeweils anderen Seite des Stapels die ausgegebene Ausgabe-Information empfangen und hinsichtlich der Verifizierung der in dem Stapel enthaltenen Wert- und/oder Sicherheitsdokumente ausgewertet wird. Hierbei werden die Seiten des Stapels als Ober- bzw. Unterseite bezeichnet, welche sich im Wesentlichen senkrecht zu der Richtung erstrecken, in die die Wert- und/oder Sicherheitsdokumente in dem Stapel übereinander gelegt werden. Demzufolge liegen Ober- und Unterseite des Stapels einander gegenüber.
Der auf die Ober- und/oder Unterseite des Stapels aufgebrachte Druck bewirkt, dass die nebeneinander liegenden Verbindungselemente benachbarter Wert- und/oder Sicherheitsdokumente des Stapels sich berühren und so elektrisch leitend miteinander verbunden werden. Anschließend kann eine digitale Eingabe-Information z.B. auf der Oberseite des Stapels eingegeben werden. Alterna- tiv zu einem berührenden Kontakt der Verbindungselemente kann die Information zu dem Stapel, von dem Stapel und zwischen den einzelnen Wert- und/oder Sicherheitsdokumenten auch berührungslos übertragen werden (RFID). Dies erfordert jedoch eine Umwandlung der Information von Wechselstrom in Gleichstrom (DC), da lediglich eine logische Verarbeitung von Gleichstrom-Signalen erfolgt.
Die Eingabe-Information wird somit durch jede einzelne Logikschaltung der Wert- und/oder Sicherheitsdokumente verarbeitet, d.h. in der Regel verändert, und schließlich in diesem Beispiel auf der Unterseite des Stapels wieder ausge- geben. Das ausgegebene Signal (Ausgabe-Information) kann nun dahingehend überprüft werden, dass es den richtigen Wert hat, d. h. ob die Wert- und/oder Sicherheitsdokumente des Stapels sämtlich echt sind. Bei der Verifikation des Stapels wird vorausgesetzt, dass die Anzahl der Wert- und/oder Sicherheitsdokumente in dem Stapel einer bestimmten, fest vorgegebenen Zahl entspricht. Schon bei einem einzigen gefälschten Wert- und/oder Sicherheitsdokument wird die eingegebene Information nicht richtig verarbeitet, so dass ein falscher Wert auf der Unterseite des Stapels ausgegeben wird. Bei Erkennung eines derartigen Stapels von Wert- und/oder Sicherheitsdokumenten kann dieser anschließend hinsichtlich der Echtheit einzeln, d. h. jedes Wert- und/oder Sicherheitsdo- kument separat, auf seine Echtheit hin überprüft werden.
In einem weiteren Ausführungsbeispiel wird nach der ersten Eingabe- Information mindestens eine zweite digitale Eingabe-Information eingegeben, welche sich von der ersten Eingabe-Information in ihrem Wert unterscheidet, und die entsprechende zweite Ausgabe-Information empfangen und zusätzlich hinsichtlich der Verifizierung der in dem Stapel enthaltenen Wert- und/oder Sicherheitsdokumente ausgewertet. Dies bedeutet, dass die digitale Eingabe- Information während der Verifikation variiert und die sich entsprechend ergebende Variation der Ausgabe-Information empfangen und hinsichtlich der Verifi- zierung der in dem Stapel enthaltenen Wert- und/oder Sicherheitsdokumente ausgewertet wird.
Ist die Logikschaltung auf eine einfache Kontaktierung beschränkt, kann die Verifikation nur über das Vorhandensein eines Signals bzw. des Widerstandes des Stapels von Wert- und/der Sicherheitsdokumenten erfolgen. Hierbei ist jedoch zu berücksichtigen, dass die insbesondere durch Verschmutzung variablen Übergangswiderstände zwischen den Wert- und/der Sicherheitsdokumenten eine genaue Messung nicht erlauben, sodass eine genaue Bestimmung der Anzahl der Dokumente nicht möglich ist. Des Weiteren stellt ein derartiges Merkmal nur einen geringen Schutz gegen Fälschung und Verfälschung dar.
In einer weiteren Ausführungsform ist der Wert der Inkrementierung der Logik des Wert- und/der Sicherheitsdokumentes von dessen Nomimalwert abhängig.
Zum Beispiel inkrementiert eine Banknote mit dem Nominalwert 5 (z.B. der Währung EURO) die Information um 1 , eine Banknote mit dem Nominalwert 50 um 10 und eine Banknote mit dem Nominalwert 500 um 100. Auf diese Weise kann nicht nur die Anzahl der Wert- und/der Sicherheitsdokumente sondern auch der Wert des Stapels von Wert- und/der Sicherheitsdokumenten bestimmt werden.
Weitere Ziele, Merkmale, Vorteile und Anwendungsmöglichkeiten ergeben sich auch aus der nachfolgenden Beschreibung von Ausführungsbeispielen eines erfindungsgemäßen Wert- und/oder Sicherheitsdokuments. Dabei bilden alle beschriebenen und/oder bildlich dargestellten Merkmale für sich oder in beliebi- ger Kombination den Gegenstand der vorliegenden Erfindung, unabhängig von ihrer Zusammenfassung in den einzelnen Ansprüchen oder deren Rückbeziehung.
Es zeigen schematisch:
Fig. 1 einen Querschnitt eines ersten Ausführungsbeispiels eines erfindungsgemäßen Wert- und/oder Sicherheitsdokuments,
Fig. 2 einen Querschnitt eines Stapels von Wert- und/oder Sicherheitsdo- kumenten gemäß Fig. 1 ,
Fig. 3 einen Querschnitt eines zweiten Ausführungsbeispiels eines erfindungsgemäßen Wert- und/oder Sicherheitsdokuments,
Fig. 4 einen Querschnitt eines dritten Ausführungsbeispiels eines erfindungsgemäßen Wert- und/oder Sicherheitsdokuments,
Fig. 5 ein Beispiel für den Aufbau eines XOR-Gatters und Fig. 6 ein Diagramm, welches die Anzahl der Kontaktflächen, Transistoren bzw. unterscheidbaren Zustände bei Verwendung eines Verifikationssignals mit einer Anzahl von auf der x-Achse aufgetragenen Bits darstellt.
Das in Fig. 1 dargestellte Wert- und/oder Sicherheitsdokument, das beispielsweise als Banknote ausgebildet ist, weist einen Körper 2 auf, der aus einem Kunststoff- und/oder Papiermaterial bestehen kann. Um die angegebene Logikschaltung realisieren zu können, ist der Körper 2 vorzugsweise als Schichtstruk- tur ausgebildet. An der Oberseite 21 und der Unterseite 22 des blattförmigen Körpers 2 sind jeweils drei elektrisch leitende Kontaktflächen 31 , 32, 33, 41 , 42, 43 derart angeordnet, dass diese freiliegen. Die Kontaktflächen 31 , 32, 33, 41 , 42, 43 sind jeweils als metallisierte Kontaktflächen ausgebildet. Die Kontaktflächen 31 , 32 und 33 bzw. 41 , 42 und 43 bilden jeweils eine Schnittstelle, wobei die Schnittstelle an der Oberseite 21 und die Schnittstelle an der Unterseite 22 des blattförmigen Körpers zueinander parallel geschaltet sind. Die Kontaktflächen 31 und 41 sowie 33 und 43 sind jeweils über eine Durchkontaktierung 4 bzw. 5 miteinander verbunden.
Zwischen den Kontaktflächen 32, 42 ist eine als NOT-Gatter 7 ausgebildete Logikschaltung vorgesehen (mit Strich-Punkt-Linie gekennzeichnet). Diese verarbeitet ein beispielsweise auf der Oberseite 21 unter Verwendung der Kontaktfläche 32 eingegebenes Signal (Information) S1. Die Logikschaltung 7 setzt sich aus einem Widerstand 8 und einem Transistor 9 zusammen, wobei der Eingang des Widerstands 8 mit der Kontaktfläche 31 sowie der Kontaktfläche 41 und der Ausgang des Widerstands 8 mit der Kontaktfläche 42 verbunden ist. Das GATE des Transistors 9 ist mit der Kontaktfläche 32 verbunden. Die Kontaktflächen 33 und 43 liegen am SOURCE-Anschluss des Transistors 9, während der Ausgang des Widerstands 8 und die Kontaktfläche 42 mit dem DRAIN- Anschluss des Transistors 9 verbunden sind. Die Logikschaltung 7 kann auf der Oberseite, der Unterseite und/oder einer oder mehreren Innenlagen des Dokuments 2 angeordnet sein. Die einzelnen Bauteile der Logikschaltung 7 sind vorzugsweise in einer Ebene des Dokuments senk- recht zur Zeichenebene angeordnet.
Die in Figur 1 angegebene Logikschaltung, welche als NOT-Gatter 7 ausgeführt ist, bewirkt, dass eine digitale Eingabe-Information S1 mit dem Wert 1 (High- Signal), die über die Kontaktfläche 32 eingegeben wird, zu einer digitalen 0 (Low-Signal) verarbeitet wird, welche an der Kontaktfläche 42 ausgegeben wird, und umgekehrt. Dies bedeutet auch, dass das eingegebene digitale Signal durch die Logikschaltung 7 um den Wert 1 inkrementiert (bei einem digitalen Signal, das lediglich aus einer Stelle besteht) bzw. invertiert wird.
Beim Übereinanderlegen einer Vielzahl derartiger Banknoten (siehe Fig. 2) werden die Kontaktflächen 31 und 41 benachbarter Banknoten miteinander und über die Kontaktfläche 31 der am weitesten oben liegenden Banknote mit dem Plus-Pol der Spannungsquelle verbunden. Die ebenfalls miteinander verbundenen Kontaktflächen 33, 43 werden mit der Masse (Minus-Pol) der Spannungs- quelle verbunden. Die bei benachbarten Banknoten übereinander liegenden, sich berührenden und elektrisch miteinander verbundenen Kontaktflächen 32, 42 bewirken, dass die von der einen, im vorliegenden Beispiel weiter oben liegenden Banknote ausgegebene Information an die nächste, im Beispiel darunter liegenden Banknote weitergegeben wird.
Entsprechend wird, wie in Fig. 2 dargestellt, beim Übereinanderlegen von sechs Banknoten ein an der mittleren Kontaktfläche 32 auf der Oberseite des Stapels eingegebenes digitales High-Signal (Wert 1 ) von der Logikschaltung der am weitesten oben liegenden Banknote zu einer digitalen 0, von der zweiten Bank- note wieder zu einer digitalen 1 usw. und schließlich durch die Logikschaltung der am weitesten unten angeordneten Banknote zu einer digitalen 1 verarbeitet, welche an der Unterseite über die Kontaktfläche 42 als Ausgabe-Signal S7 (Ausgangssignal) ausgegeben wird.
In einer bevorzugten Ausführungsform der Verifikation wird zudem das an der mittleren Kontaktfläche 32 auf der Oberseite des Stapels eingegebene digitale High-Signal (Wert 1 ) auf ein Low-Signal (Wert 0) umgeschaltet und die Veränderung des Ausgangssignals S7 an der Kontaktfläche 42 beobachtet. Auf diese Weise kann das aktive Schaltverhalten des Dokumentenstapels verifiziert wer- den.
Ist nun eine der sechs Banknoten gefälscht, so würde an der Kontaktfläche 42 auf der Unterseite des Banknoten-Stapels entweder gar kein Signal oder jedenfalls keine digitale 1 (High-Signal) ausgegeben werden, da bei der gefälschten Banknote mit großer Wahrscheinlichkeit keine Invertierung des eingegebenen Signals erfolgt. Demzufolge würde das Vorhandensein einer gefälschten Banknote im Stapel erkannt werden. In diesem Fall würde im Anschluss an die beschriebene Stapel-Verifikation jede einzelne Banknote des Stapels hinsichtlich ihrer Echtheit geprüft werden. Hierdurch wird dann ermittelt, welche Banknote des Stapels gefälscht ist.
In dem in Fig. 3 dargestellten zweiten Ausführungsbeispiel eines erfindungsgemäßen Wert- und/oder Sicherheitsdokuments besteht die Logikschaltung 7\ welche beispielsweise in dem Körper 21 angeordnet ist, aus einer Parallelschal- tung eines XOR- und eines NOT-Gatters. Auf der Oberseite 21' und der Unterseite 22' sind jeweils vier Kontaktflächen 31 , 32, 33, 34 bzw. 41 , 42, 43, 44 angeordnet, wobei die Kontaktflächen 32 und 42 sowie 34 und 44 zur Ein- bzw. Ausgabe von Signalen dienen. Die in dem zweiten Ausführungsbeispiel vorgesehene Logikschaltung verarbeitet eine digitale Eingabe-Information aus 2 Bits, wobei jedes Bit als Signal S11 bzw. S12 auf der Oberseite des Wert- und/oder Sicherheitsdokuments eingegeben wird. Das verarbeitete digitale Signal wird ebenfalls als Ausgabe-Signal bestehend aus 2 Bits S21 und S22 auf der Unterseite der Banknote über die Kontaktflächen 42 und 44 ausgegeben.
Es ergibt sich folgende Datenverarbeitung durch die Logikschaltung 7':
Die Logikschaltung 7' inkrementiert demnach 2 Bits digitaler Information um den Wert 1 und benötigt hierfür insgesamt acht Kontaktflächen 31 , 32, 33, 34, 41 , 42, 43, 44 sowie neun Transistoren bzw. sieben Transistoren und zwei Dioden im Rahmen der aus dem XOR- und dem NOT-Gatter bestehenden Schaltung. Eine Schaltskizze für den Aufbau einer XOR-Schaltung ist in Fig. 5 dargestellt.
Das in Fig. 4 angegebene dritte Ausführungsbeispiel eines erfindungsgemäßen Wert- und/oder Sicherheitsdokuments, vorzugsweise eine Banknote, unterscheidet sich von dem in Fig. 3 angegebenen Ausführungsbeispiel darin, dass zwei zusätzliche Kontaktflächen (jeweils eine Kontaktfläche 35 an der Oberseite 21 " und eine Kontaktfläche 45 an der Unterseite 22" des Körpers 2") vorgesehen sind. Ferner besteht die Logikschaltung 7" aus der in Fig. 3 gezeigten Schaltung sowie einem zusätzlichen, parallel zu NOT- und XOR-Gatter angeordneten weiteren XOR-Gatter 12, und einem vorgeschalteten AND-Gatters 13. Mit dem in diesem Beispiel dargestellten Wert- und/oder Sicherheitsdokument lässt sich eine digitale Eingabe-Information bestehend aus 3 Bit verarbeiten, welche an den Kontaktflächen 32, 34 und 35 als Signal S11 , S12 und S13 ein- gegeben wird. Die Schaltung 7" setzt sich im einfachen Falle aus mindestens 17 Transistoren zusammen. Die eingegebenen digitalen Informationen S11 , S12, S13 werden durch die Logikschaltung 7" des dritten Ausführungsbeispiels des Wert- und/oder Sicherheitsdokuments wie folgt verarbeitet:
Hierbei ist die Anzahl der in der Logikschaltung verwendeten Transistoren und/oder Dioden auch von der eingesetzten Technologie abhängig (MOS, CMOS).
Unter Weiterführung dieser Systematik können beispielsweise mit einer Information bestehend aus 6 Bit 64 Zustände unterschieden werden, so dass eine Verifikation eines Bündels von maximal 64 Banknoten ermöglicht wird. Hierzu benötigt die gezeigte Logikschaltung 16 Kontaktflächen sowie 49 Transistoren.
Der Zusammenhang von unterscheidbaren Zuständen, benötigten Kontaktflächen und zur Realisierung der Schaltung notwendigen Transistoren ist in Fig. 6 dargestellt. Auf der x-Achse ist die Anzahl der verwendeten Bit für die von der Logikschaltung verarbeitete Information angegeben. Mit der jeweiligen Information mit der angegebenen Anzahl von Bit kann die Anzahl von Zuständen unterschieden werden, die in der mit Kreuzen gekennzeichneten Kurve aufgetragenen und auf der rechten y-Achse angegeben sind. Hierfür wird die mit der gestrichelten Linie dargestellte Anzahl von Kontaktflächen (relevante y-Achse: links) und mit der durchgezogenen Linie angegebenen Mindestanzahl von Transistoren benötigt (ebenfalls relevante y-Achse: links).
Vorzugsweise werden zur Herstellung der in Fig. 1 dargestellten Banknote ein Widerstand, ein Transistor, beispielsweise aus Polyanilin, sowie sechs Kontaktflächen mittels eines Druckverfahrens hergestellt sowie drei Durchkontaktierun- gen realisiert. Die in Fig. 1 nicht dargestellte dritte Durchkontaktierung kann entweder an der Kontaktfläche 32 oder der Kontaktfläche 42 vorgesehen werden, wenn die Logikschaltung auf der Unter- bzw. Oberseite des Dokumentes angeordnet ist. Bevorzugt erfolgt diese Kontaktierung mit einem Sicherheitsfaden, da verhindert werden muss, dass es zu einem Kurzschluss zwischen der Durchkontaktierung und der gegenüberliegenden Kontaktfläche kommt. Um einen Kurzschluss zwischen Durchkontaktierungen und Kontaktflächen zu ver- meiden, können die Durchkontaktierungen zum Beispiel mit einem Isolator überdruckt oder überklebt werden.
Eine Durchkontaktierung kann beispielsweise dadurch hergestellt werden, dass eine Perforierung, beispielsweise mittels Laser, eingebracht und diese mit ei- nem metallischen Material aufgefüllt wird. Ferner kann eine Durchkontaktierung auch dadurch erzeugt werden, dass Silberleitpaste auf die Oberfläche, vorzugsweise beidseitig, des Wert- und/oder Sicherheitsdokuments aufgebracht wird. Aufgrund der Porenstruktur des Körpers des Wert- und/oder Sicherheitsdokuments, der vorzugsweise aus einem Papiermaterial besteht, bewirkt das Aufbringen von Silberleitpaste auf die Oberfläche ein Durchtränken des Körpers und damit eine Durchkontaktierung.
Die obigen Ausführungsbeispiele der vorliegenden Erfindung sind nicht auf Banknoten beschränkt, sondern können ebenfalls durch andere Wert- und/oder Sicherheitsdokumente realisiert werden.
Alle oben gezeigten Logik-Schaltungen können auch in DTL- und TTL-, und CMOS- Technologie hergestellt sein, wobei alle Logikoperationen mit NAND und/oder NOR Gattern realisiert werden können. Bezugszeichenliste:
2, 2', 2" Körper des Wert- und/oder Sicherheitsdokuments
4, 5 Durchkontaktierung
7, T, T Logikschaltung
7, 11 NOT-Gatter
8 Widerstand 9 Transistor
10, 12 XOR-Gatter
21 , 21 ', 21 " Oberseite des Körpers 2, 2\ 2"
22, 22', 22" Unterseite des Körpers 2, 2\ 2"
31 , 32, 33, 34, 35, 41 , 42, 43, 44 Kontaktfläche
51 , S11 , S12, S13 Eingangssignal (Eingabe-Information)
52, S21 , S22, S23, S7 Ausgangssignal (Ausgabe-Information)

Claims

Patentansprüche:
1. Wert- und/oder Sicherheitsdokument mit einem vorzugsweise blattförmigen Körper (2,2',2") und einer in und/oder auf dem Körper (2,2', 2") angeordneten elektrischen Schaltung sowie mindestens zwei auf und/oder in dem Körper (2, 2', 2") angeordneten und mit der Schaltung elektrisch verbundenen Verbindungselementen, dadurch gekennzeichnet, dass die Verbindungselemente (31 ,32,33,34,41 ,42,43,44) derart vorgesehen sind, dass bei einer Stapelanordnung einer Vielzahl von Wert- und/oder Sicherheitsdokumenten übereinander die Verbindungselemente (31 ,32,33,34,41 ,42,43,44) benachbarter Wert- und/oder Sicherheitsdokumente miteinander elektrisch leitend verbunden werden, und dass die Schaltung als Logikschaltung [1,TJ") derart ausgebildet ist, dass eine Verifikation der in der Stapelanordnung enthaltenen Wert- und/oder Sicherheitsdokumenten ermöglicht wird.
2. Wert- und/oder Sicherheitsdokument nach Anspruch 1 , dadurch gekennzeichnet, dass die Verbindungselemente (31 ,32,33,34,41 ,42,43,44) auf zwei, einander gegenüber liegenden Seiten (21 ,21 ',21 ",22,221,22") des Körpers (2, 2', 2") des Wert- und/oder Sicherheitsdokuments angeordnet und als elektrisch leitende Kontakte, vorzugsweise metallisierte Kontaktflächen ausgebildet sind.
3. Wert- und/oder Sicherheitsdokument nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens ein Verbindungselement zumindest als Teil eines Hologramms und/oder eines Sicherheitsfadens ausgebildet ist.
4. Wert- und/oder Sicherheitsdokument nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Logikschaltung (7, 7", 7") mindestens ein NOT-Gatter (7,11 ) und/oder mindestens ein XOR-Gatter (10,12) aufweist.
5. Wert- und/oder Sicherheitsdokument nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Logikschaltung (7, 7', 7") mindestens eine Durchkontaktierung (4,5) aufweist.
6. Wert- und/oder Sicherheitsdokument nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Logikschaltung (7, T, 7") derart ausgebildet ist, dass sie zur Verifikation des Wert- und/oder Sicherheitsdokuments eine digitale Information (S1 ,S11 ,S12,S13), vorzugsweise mittels mindestens einer mathematischen Operation, verarbeitet.
7. Wert- und/oder Sicherheitsdokument nach Anspruch 6, dadurch gekennzeichnet, dass die Logikschaltung (7,7',7") eine Inkrementierung oder eine Invertierung einer eingegebenen digitalen Eingabe-Information (S1 ,S11 ,S12,S13) bewirkt.
8. Wert- und/oder Sicherheitsdokument nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass der Körper (2, 2', 2") (n+2)x2 Verbindungselemente (n ist eine ganze Zahl und > 1 ), mindestens 2 Durchkontaktierungen sowie 1 NOT- Gatter, (n-1 ) XOR-Gatter und (n-2) AND-Gatter (für alle n>2) aufweist.
9. Wert- und/oder Sicherheitsdokument nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Logikschaltung (7, 7', 7") und/oder die Verbindungselemente (31 ,32,33,34,41 ,42,43,44) mittels eines Druckverfahrens hergestellt sind.
10. Verfahren zur Verifikation eines Stapels von Wert- und/oder Sicherheitsdokumenten nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zunächst der Stapel von seiner Ober- und/oder von seiner Unterseite mit einem sich mindestens über einen Teil der Oberfläche der jeweiligen Seite erstreckenden Druck beaufschlagt wird, wobei jedes Wert- und/oder Sicherheitsdokument des Stapels derart angeordnet wird, dass es mit dem jeweiligen benachbarten Wert- und/oder Sicherheitsdokument über jeweils an der Ober- und Unterseite angeordnete, gegenüber liegende Verbindungselemente elektrisch leitend verbunden ist, und anschließend auf der Ober- und/oder Un- terseite des Stapels eine erste digitale Eingabe-Information (S 1 ) mit einer Anzahl von n Bits (n ist eine ganze Zahl und > 1 ) eingegeben und auf der jeweils anderen Seite des Stapels die erste digitale Ausgabe-Information (S7) empfangen und hinsichtlich der Verifizierung der in dem Stapel enthaltenen Wert- und/oder Sicherheitsdokumente ausgewertet wird.
11. Verfahren zur Verifikation eines Stapels von Wert- und/oder Sicherheitsdokumenten nach Anspruch 10, dadurch gekennzeichnet, dass nach der ersten Eingabe-Information mindestens eine zweite digitale Eingabe-Information eingegeben wird, welche sich von der ersten Eingabe-Information in ihrem Wert unterscheidet, und die entsprechende zweite Ausgabe-Information empfangen und zusätzlich hinsichtlich der Verifizierung der in dem Stapel enthaltenen Wert- und/oder Sicherheitsdokumente ausgewertet wird.
EP09777457A 2008-07-31 2009-07-27 Wert- und/oder sicherheitsdokument sowie verfahren zur verifikation Not-in-force EP2319022B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008035969A DE102008035969A1 (de) 2008-07-31 2008-07-31 Wert- und/oder Sicherheitsdokument sowie Verfahren zur Verifikation
PCT/EP2009/005423 WO2010012436A1 (de) 2008-07-31 2009-07-27 Wert- und/oder sicherheitsdokument sowie verfahren zur verifikation

Publications (2)

Publication Number Publication Date
EP2319022A1 true EP2319022A1 (de) 2011-05-11
EP2319022B1 EP2319022B1 (de) 2013-04-03

Family

ID=41130389

Family Applications (1)

Application Number Title Priority Date Filing Date
EP09777457A Not-in-force EP2319022B1 (de) 2008-07-31 2009-07-27 Wert- und/oder sicherheitsdokument sowie verfahren zur verifikation

Country Status (3)

Country Link
EP (1) EP2319022B1 (de)
DE (1) DE102008035969A1 (de)
WO (1) WO2010012436A1 (de)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1008929C2 (nl) * 1998-04-20 1999-10-21 Vhp Ugchelen Bv Uit papier vervaardigd substraat voorzien van een geïntegreerde schakeling.
CN1589457B (zh) 2001-12-21 2010-05-12 德国捷德有限公司 片材及用于制造和处理该片材的设备与方法
DE20200358U1 (de) 2002-01-10 2003-05-22 Bundesdruckerei GmbH Rechts- und Patentangelegenheiten, 10969 Berlin Wert- oder Sicherheitsdokument mit LED-Elementen
US7249709B2 (en) * 2002-03-18 2007-07-31 Koninklijke Philips Electronics N.V. Holder for papers of value, and method of registering the contents thereof
DE10343546A1 (de) * 2003-09-19 2005-09-01 Giesecke & Devrient Gmbh Blattdokument mit einem elektrischen Schaltkreis
DE102004003309A1 (de) 2004-01-22 2005-08-11 Giesecke & Devrient Gmbh Blattdokument mit Chip und kapazitiven Kontaktmitteln

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2010012436A1 *

Also Published As

Publication number Publication date
WO2010012436A1 (de) 2010-02-04
DE102008035969A1 (de) 2010-02-04
EP2319022B1 (de) 2013-04-03

Similar Documents

Publication Publication Date Title
EP1101203B2 (de) Sicherheitspapier sowie verfahren und vorrichtung zur prüfung der echtheit darauf aufgezeichneter urkunden
EP1812243B1 (de) Sicherheitselement mit magnetischen materialen, mit gleicher remanenz und unterschiedlicher koerzitivfeldstärke
WO2012034703A1 (de) Verfahren für die bearbeitung von banknoten
EP1652153B1 (de) Vorrichtung für die ermittlung des zustands von banknoten
EP1463637B1 (de) Wert- oder sicherheitsdokument mit einem schalter
EP2143081A1 (de) Verfahren und vorrrichtung zur prüfung von wertdokumenten
EP3208100A1 (de) Sicherheitselement mit magnetcodierung und dessen herstellungsverfahren
WO2007009756A1 (de) Wertdokument, herstellung und prüfung von wertdokumenten
EP1675731B1 (de) Wertdokument
EP1700276B1 (de) Banknotenbearbeitungsmaschine und verfahren für das erkennen von gefälschten banknoten
EP1673231B1 (de) Wertdokument mit verschiedenen merkmalstoffen
EP2095340A1 (de) Sicherheitselement zur absicherung von wertdokumenten
EP3050032B1 (de) Verfahren zum prüfen eines wertdokuments mit einem polymersubstrat und einem durchsichtsfenster und mittel zur durchführung des verfahrens
EP2319022B1 (de) Wert- und/oder sicherheitsdokument sowie verfahren zur verifikation
DE10151854A1 (de) Wertdokumentbearbeitungsvorrichtung, Verfahren zur Funktionsprüfung, Justierung und/oder Kalibrierung der Wertdokumentbearbeitungsvorrichtung und Testmedien zur Durchführung des Verfahrens
DE10239226A1 (de) Vorrichtung und Verfahren für die Prüfung von Banknoten
EP1673234B1 (de) Wertdokument
EP1494874B1 (de) Sicherheitselement umfassend einen balkencode in form eines wasserzeichens
EP2649563B1 (de) Tragbarer datenträger mit echtheitsprüfung durch verformung
EP3878249B1 (de) Durchkontaktierung einer beidseitig bedruckten trägerfolie mit fülldruck sowie ein verfahren zur herstellung einer derartigen durchkontaktierung
DE602005004656T2 (de) Chipkarte und verfahren und system zu ihrer authentifikation
EP4645061A1 (de) Verfahren und vorrichtung zum herstellen eines dokuments mit einem sicherheitsmerkmal
DE102009048968A1 (de) Identifikationsset und Verfahren zur Identifikation eines Identifikationsetiketts
DE4215955C1 (de) Informationsübertragungssystem, bestehend aus einer Schreib/Leseeinheit und einer tragbaren Datenträgeranordnung
EP1002300A1 (de) Aufbau von sicherheitselementen für dokumente und vorrichtungen zur prüfung von dokumenten mit derartigen sicherheitselementen sowie verfahren zur anwendung dieser sicherheitselemente und vorrichtungen

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20101202

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO SE SI SK SM TR

AX Request for extension of the european patent

Extension state: AL BA RS

DAX Request for extension of the european patent (deleted)
GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO SE SI SK SM TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 605136

Country of ref document: AT

Kind code of ref document: T

Effective date: 20130415

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: GERMAN

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 502009006730

Country of ref document: DE

Effective date: 20130529

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130403

REG Reference to a national code

Ref country code: NL

Ref legal event code: VDEP

Effective date: 20130403

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG4D

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130403

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130803

Ref country code: NO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130703

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130403

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130403

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130805

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130714

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130403

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130704

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130403

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130403

Ref country code: HR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130403

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130703

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130403

BERE Be: lapsed

Owner name: BUNDESDRUCKEREI G.M.B.H.

Effective date: 20130731

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130403

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130403

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130403

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130403

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130403

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130403

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130403

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

26N No opposition filed

Effective date: 20140106

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 502009006730

Country of ref document: DE

Effective date: 20140106

REG Reference to a national code

Ref country code: IE

Ref legal event code: MM4A

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20130731

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20130731

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20130731

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20130727

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SM

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130403

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130403

Ref country code: MT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130403

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT; INVALID AB INITIO

Effective date: 20090727

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20130727

Ref country code: MK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130403

REG Reference to a national code

Ref country code: AT

Ref legal event code: MM01

Ref document number: 605136

Country of ref document: AT

Kind code of ref document: T

Effective date: 20140727

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140727

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 8

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 9

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 10

P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230526

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20230724

Year of fee payment: 15

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20230724

Year of fee payment: 15

Ref country code: DE

Payment date: 20230720

Year of fee payment: 15

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 502009006730

Country of ref document: DE

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20240727

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20250201

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20240731

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20240727