EP2313977A1 - Matrice de cellules electroniques - Google Patents

Matrice de cellules electroniques

Info

Publication number
EP2313977A1
EP2313977A1 EP09740446A EP09740446A EP2313977A1 EP 2313977 A1 EP2313977 A1 EP 2313977A1 EP 09740446 A EP09740446 A EP 09740446A EP 09740446 A EP09740446 A EP 09740446A EP 2313977 A1 EP2313977 A1 EP 2313977A1
Authority
EP
European Patent Office
Prior art keywords
matrix
cells
columns
control signal
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP09740446A
Other languages
German (de)
English (en)
Inventor
Bernard Dinkespiler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aix Marseille Universite
Centre National de la Recherche Scientifique CNRS
Original Assignee
Centre National de la Recherche Scientifique CNRS
Universite de la Mediterranee Aix Marseille II
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Universite de la Mediterranee Aix Marseille II filed Critical Centre National de la Recherche Scientifique CNRS
Publication of EP2313977A1 publication Critical patent/EP2313977A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/15026—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages
    • H03K5/1504—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages using a chain of active delay devices

Definitions

  • the present invention relates to an array of electronic cells.
  • Such a matrix of cells may for example be formed by a pixel detector which is in fact an integrated circuit organized according to an architecture, for example a three-dimensional array of rows and columns of pixels.
  • Each pixel then contains an analog part responsible for amplifying and processing the weak signal resulting from the photon-electron conversion of the pixel.
  • each pixel Beside this very sensitive analog part, there is, in each pixel, a digital part consisting of counters, configuration registers and clock distribution, etc.
  • a first problem, source of analog / digital interference, lies in the presence of rows and columns selection rails used to address the pixels to be read.
  • a second problem lies in the fact that the digital circuits in operation, trigger switches and current calls that can induce relatively large voltage and current variations on neighboring preamplifiers or on their supply and bias circuits.
  • Some digital operations are particularly penalizing for analog circuits.
  • a reset order of all the pixel counters is addressed to several hundreds of thousands of latches which are then likely to change state in a very short period of time.
  • the pixel imagers operate according to an operational scheme of time sharing between the image capture phase on the one hand and the sensor configuration and image transfer phases on the other hand. Clearly, it is prohibited to transfer data during the capture phase of the images.
  • the object of the invention is to solve the problems mentioned above with regard to cell matrices to reduce the switching noise.
  • the subject of the invention is an array of electronic cells distributed by columns of cells connected to an input of at least one control signal, characterized in that it has a single point of entry for said at least one control signal and in that means forming a retarder of the control signal are interposed between the successive columns and / or the successive cells of each column of this matrix, to cause a spatio-temporal propagation of the control signal through the matrix.
  • the cell matrix comprises one of the following features:
  • the means forming a cell retarder are directly integrated therein; the means forming a column retarder are integrated in an electrical circuit of the bottom of the columns of the matrix;
  • the cells are formed of pixels
  • FIG. 1 illustrates a pixel matrix structure to which can be applied the invention
  • Figure 2 illustrates an elementary pixel of this matrix
  • Figure 3 shows a block diagram illustrating the structure and operation of a matrix according to the invention.
  • the invention relates to a bi or three-dimensional cell matrix, in which a large number of cells can be sent a given control signal.
  • FIG. 1 a matrix circuit designated by the general reference 1 in this figure is recognized, comprising a matrix of pixels designated by the general reference 2, divided into columns of pixels, which are associated with electronic means of bottom of columns designated by the general reference 3.
  • These electronic means of bottom of columns contain circuits common to the pixels in a conventional manner.
  • FIG. 2 the constitution of an elementary pixel of this circuit 1 is illustrated in FIG. 2, where it can indeed be observed that such a pixel comprises a digital part designated by the general reference 4 in this associated figure. to an analog part designated by the general reference 5.
  • the digital portion is generally carefully separated from the analog portion to limit mutual influences.
  • a matrix of pixels which is designated by the general reference 10 and which thus comprises several columns such as, for example, the columns 1 1, 12 and 13, of pixels such as the pixels designated by the references 14, 15 and 16 for column 1 1.
  • matrix can cover the whole of the matrix of the structure globally or different parts thereof, in which the different pixels are associated in the form of a subset. -matrix.
  • this matrix or this part of matrix comprises a single input for a control signal such as for example the signal designated S in this figure and bearing the reference 17 thereon, which is intended to be distributed to the various pixels of this matrix.
  • retarder means such as for example the retarder 18 are interposed in series between the various columns 1 1, 12 and 13.
  • retarder are for example integrated in the electrical circuit of the bottom of columns of the matrix.
  • retarders such as for example the self-timer designated by the general reference 19, can be integrated in the pixels of each column, they are also connected in series.
  • any control signal intended for a large number of pixels and possibly all, such as for example any driving pulse, is transmitted by each pixel to the neighboring pixel of the top in its column, after passing through a delay circuit whose function is therefore to delay the propagation of this pulse, from a single point of entry.
  • these switches can be spread over time over about 100 ns and in the plane defined by the matrix, the wavefront of the wave thus generated moving approximately along the diagonal of the pixel matrix.
  • the propagation mode of the transverse wave control signal in the pixel array can be used to minimize the resetting noise of the capacitance of these pixels.
  • a good uniformity of resetting the voltage on the pixel capacity is indeed essential to obtain a large dynamic sensor.
  • the term matrix can be understood here as being a global matrix or a matrix part in which cells are associated in sub-matrix.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Cette matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle, est caractérisée en ce qu'elle présente un point d'entrée unique (17) pour ledit au moins un signal de contrôle (S) et en ce que des moyens formant retardateur (18, 19) du signal de contrôle (S) sont interposés entre les colonnes successives (11, 12, 13) et/ou les cellules successives (14, 15, 16) de chaque colonne de cette matrice, pour provoquer une propagation spatio-temporelle du signal de contrôle (S) à travers la matrice (10).

Description

Matrice de cellules électroniques
La présente invention concerne une matrice de cellules électroniques.
Une telle matrice de cellules peut par exemple être formée par un détecteur à pixels qui est en fait un circuit intégré organisé selon une architecture par exemple tridimensionnelle en matrice de lignes et de colonnes de pixels.
Chaque pixel contient alors une partie analogique chargée d'amplifier et de traiter le signal ténu issu de la conversion photon-électron du pixel.
A côté de cette partie analogique très sensible, on trouve, dans chaque pixel, une partie numérique constituée de compteurs, de registres de configuration et de distribution d'horloge, etc ...
Pour des raisons pratiques, il n'est pas possible de déporter la partie numérique en dehors de la matrice de pixels. Or, la cohabitation de ces circuits numériques avec les circuits analogiques voisins, extrêmement sensibles, pose des problèmes d'interférences mutuelles qui interdisent souvent leur fonctionnement simultané.
Un premier problème, source d'interférence analogique/numérique, réside dans la présence de rails de sélection des lignes et des colonnes, utilisés pour adresser les pixels à lire.
Un second problème réside dans le fait que les circuits numériques en fonctionnement, déclenchent des commutations et des appels de courant qui peuvent induire des variations de tension et de courant relativement importantes sur les préamplificateurs voisins ou sur leurs circuits d'alimentation et de polarisation.
Certaines opérations numériques sont particulièrement pénalisantes pour les circuits analogiques.
Il s'agit par exemple des opérations déclenchées simultanément sur tous les pixels.
Par exemple, un ordre de remise à zéro de tous les compteurs des pixels est adressé à plusieurs centaines de milliers de bascules qui sont alors susceptibles de changer d'état dans un laps de temps très court.
Cela peut alors induire des dysfonctionnements sur les circuits analogiques entraînant une baisse de qualité des images même si, grâce à un routage soigné du circuit, ces effets peuvent être partiellement limités. Dans la pratique, les imageurs à pixels fonctionnent suivant un schéma opérationnel de partage du temps entre la phase de capture de l'image d'une part et les phases de configuration du détecteur et de transfert des images d'autre part. En clair, on s'interdit de transférer des données pendant la phase de capture des images.
Cette contrainte entraîne l'existence d'un temps mort préjudiciable dans certaines conditions expérimentales.
En cristallographie par exemple, certaines expériences requièrent un enregistrement en continu des images, sans temps mort. En imagerie médicale également, un temps mort équivaut à une dose d'irradiation plus forte pour le patient, toutes choses étant égales par ailleurs.
D'une façon générale, on sait qu'il est possible d'utiliser une cascade de retardateurs pour délivrer à des dispositifs de traitement de données, des signaux d'horloge décalés dans le temps (voir par exemple le document US 6 954 093). Le but de l'invention est de résoudre les problèmes évoqués précédemment à propos des matrices de cellules pour en réduire le bruit de commutation.
A cet effet l'invention a pour objet une matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle, caractérisée en ce qu'elle présente un point d'entrée unique pour ledit au moins un signal de contrôle et en ce que des moyens formant retardateur du signal de contrôle sont interposés entre les colonnes successives et/ou les cellules successives de chaque colonne de cette matrice, pour provoquer une propagation spatio-temporelle du signal de contrôle à travers la matrice. Selon d'autres aspects de l'invention, la matrice de cellules comprend l'une des caractéristiques suivantes :
- les moyens formant retardateur sont raccordés en série,
- les moyens formant retardateur de cellules sont directement intégrés dans celles-ci, - les moyens formant retardateur de colonnes sont intégrés dans un circuit électrique de bas de colonnes de la matrice,
- les cellules sont formées de pixels, et
- les cellules sont formées de cellules de mémoire. L'invention sera mieux comprise à l'aide de la description qui va suivre donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés sur lesquels : la figure 1 illustre une structure de matrice de pixels à laquelle peut s'appliquer l'invention, la figure 2 illustre un pixel élémentaire de cette matrice, et la figure 3 représente un schéma synoptique illustrant la structure et le fonctionnement d'une matrice selon l'invention.
Comme cela a été mentionné précédemment, l'invention se rapporte à une matrice de cellules bi ou tridimensionnelle, dans laquelle un grand nombre de cellules peut se voir adresser un signal de contrôle donné.
Dans la suite de la description, on décrira un exemple de réalisation basée sur une matrice de pixels, mais il va de soi bien entendu que d'autres cellules telles que par exemple des cellules de mémoire peuvent être envisagées. Une telle structure est illustrée sur la figure 1 , où l'on reconnaît en effet un circuit à matrice désigné par la référence générale 1 sur cette figure, comportant une matrice de pixels désignée par la référence générale 2, répartis en colonnes de pixels, qui sont associées à des moyens électroniques de bas de colonnes désignés par la référence générale 3. Ces moyens électroniques de bas de colonnes contiennent des circuits communs aux pixels de façon classique.
De façon plus précise, la constitution d'un pixel élémentaire de ce circuit 1 est illustrée sur la figure 2, où l'on peut en effet constater qu'un tel pixel comporte une partie numérique désignée par la référence générale 4 sur cette figure associée à une partie analogique désignée par la référence générale 5.
Ainsi qu'on peut le constater sur cette figure, la partie numérique est généralement soigneusement séparée de la partie analogique pour limiter les influences mutuelles.
Cependant, cette structure matricielle entraîne une certaine proximité inévitable entre les parties analogiques et numériques des pixels, avec les inconvénients mentionnés précédemment. Pour résoudre ces problèmes et comme cela est illustré sur la figure 3, on propose de minimiser les commutations simultanées des cellules de la matrice, c'est-à-dire dans l'exemple illustré, des pixels.
On reconnaît en effet sur cette figure 3, une matrice de pixels qui est désignée par la référence générale 10 et qui comporte donc plusieurs colonnes telles que par exemple les colonnes 1 1 , 12 et 13, de pixels tels que les pixels désignés par les références 14, 15 et 16 pour la colonne 1 1.
On notera que dans la suite du texte, l'utilisation du terme matrice peut couvrir l'ensemble de la matrice de la structure de façon globale ou différentes parties de celle-ci, dans lesquelles les différents pixels sont associés sous forme d'une sous-matrice.
Ainsi, cette matrice ou cette partie de matrice comporte une entrée unique pour un signal de contrôle tel que par exemple le signal désigné par S sur cette figure et portant la référence 17 sur celle-ci, qui est destiné à être distribué aux différents pixels de cette matrice.
A cet effet, des moyens formant retardateur tels que par exemple le retardateur 18 sont interposés en série entre les différentes colonnes 1 1 , 12 et 13.
Ces moyens formant retardateur sont par exemple intégrés dans le circuit électrique de bas de colonnes de la matrice. De même, des retardateurs tels que par exemple le retardateur désigné par la référence générale 19, peuvent être intégrés dans les pixels de chaque colonne, ceux-ci étant alors également raccordés en série.
Ainsi, tout signal de contrôle destiné à un grand nombre de pixels et éventuellement à tous, comme par exemple toute impulsion de pilotage, est transmis par chaque pixel au pixel voisin du dessus dans sa colonne, après passage dans un circuit retardateur dont la fonction est donc de retarder la propagation de cette impulsion, à partir d'un point d'entrée unique.
De même, la propagation de ce signal de contrôle d'une colonne à la suivante de la matrice est retardée par un retardateur similaire situé en bas de colonne.
Il en résulte alors une propagation du signal de contrôle au travers de la matrice, selon un schéma spatio-temporel, à la façon d'un front d'onde similaire à une vague, schématisé par le trait W se déplaçant dans la direction D selon une diagonale de la matrice.
Ainsi, en prenant un exemple d'un circuit dans lequel on envoie une impulsion de contrôle sur 12 bascules de 9600 pixels de chaque circuit, on déclenche potentiellement le changement d'état d'environ 1 10.000 bascules.
Sans le dispositif de retard selon l'invention, ces commutations auraient lieu dans un laps de temps très court de l'ordre de 200 ps.
Grâce à l'intégration des retardateurs selon l'invention, ces commutations peuvent être étalées dans le temps sur environ 100 ns et dans le plan défini par la matrice, le front d'onde de la vague ainsi générée se déplaçant approximativement selon la diagonale de la matrice de pixels.
Ainsi, les courants d'appel dus à ces commutations se répartissent régulièrement dans le temps et suivant les plots d'alimentation, classiquement répartis le long du circuit. Cette propagation en vague est alors adaptée à la discrétion du concepteur du circuit pour tous les signaux qu'il juge potentiellement gênants dans le contexte indiqué précédemment.
A titre d'exemple, on peut citer l'utilisation d'une telle structure de matrice pour un capteur CMOS d'imageur de caméscope ou d'appareil photo numérique. Dans ce domaine également, on recherche un bruit réduit de commutation.
Dans un tel capteur, le mode de propagation du signal de contrôle par vague transverse dans la matrice de pixels, peut être utilisé pour minimiser le bruit de remise à zéro de la capacité de ces pixels.
Une bonne uniformité de remise à zéro de la tension sur la capacité des pixels est en effet indispensable pour obtenir un capteur de grande dynamique.
Etant donné que le nombre de pixels dans les capteurs connus actuellement se compte en millions et que l'on veut un signal vidéo sur 12 à 14 bits, il est alors fondamental de remettre à zéro les capacités de façon silencieuse et uniforme. Mais, il va de soi que d'autres applications par exemple à un circuit électronique matriciel de mémoire, en 2 ou en 3 dimensions, peuvent également être envisagées. A titre d'exemple également, on notera que les retardateurs peuvent être intégrés directement dans les pixels des colonnes pour les retardateurs de pixels, tandis que pour les retardateurs de colonnes, ceux-ci peuvent être intégrés dans le circuit électronique de bas de colonnes. Comme cela a été indiqué précédemment, le terme matrice peut ici être compris comme étant une matrice globale ou une partie de matrice dans laquelle des cellules sont associées en sous-matrice.
Il a également été indiqué précédemment que la structure selon l'invention pouvait s'appliquer à un bloc en 3 dimensions de matrices planes du type décrit précédemment.
En effet, plusieurs matrices planes telles que décrites précédemment peuvent être associées en étant adossées les unes aux autres pour former une structure en 3 dimensions, dans laquelle des retardateurs peuvent également être utilisés pour maîtriser la propagation du signal de contrôle de matrice en matrice.

Claims

REVENDICATIONS
1. Matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle, caractérisée en ce qu'elle présente un point d'entrée unique (17) pour ledit au moins un signal de contrôle (S) et en ce que des moyens formant retardateur (18, 19) du signal de contrôle (S) sont interposés entre les colonnes successives (1 1 , 12, 13) et les cellules successives (14, 15, 16) de chaque colonne de cette matrice, pour provoquer une propagation spatio-temporelle du signal de contrôle (S) selon une diagonale de la matrice (10).
2. Matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle selon la revendication 1 , caractérisée en ce que les moyens formant retardateur (18, 19) sont raccordés en série.
3 Matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle selon la revendication 1 ou 2, caractérisée en ce que les moyens formant retardateur de cellules (19) sont directement intégrés dans celles-ci.
4. Matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle selon l'une quelconque des revendications précédentes, caractérisée en ce que les moyens formant retardateur de colonnes (18) sont intégrés dans un circuit électrique de bas de colonnes (3) de la matrice.
5. Matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle selon l'une quelconque des revendications précédentes, caractérisée en ce que les cellules sont formées de pixels.
6. Matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle selon l'une quelconque des revendications précédentes 1 à 4, caractérisée en ce que les cellules sont formées de cellules de mémoire.
EP09740446A 2008-08-08 2009-08-07 Matrice de cellules electroniques Withdrawn EP2313977A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0855480A FR2934935B1 (fr) 2008-08-08 2008-08-08 Matrice de cellules electroniques
PCT/FR2009/051570 WO2010015787A1 (fr) 2008-08-08 2009-08-07 Matrice de cellules electroniques

Publications (1)

Publication Number Publication Date
EP2313977A1 true EP2313977A1 (fr) 2011-04-27

Family

ID=39938178

Family Applications (1)

Application Number Title Priority Date Filing Date
EP09740446A Withdrawn EP2313977A1 (fr) 2008-08-08 2009-08-07 Matrice de cellules electroniques

Country Status (3)

Country Link
EP (1) EP2313977A1 (fr)
FR (1) FR2934935B1 (fr)
WO (1) WO2010015787A1 (fr)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5526301A (en) * 1995-01-13 1996-06-11 Tektronix, Inc. High-speed analog acquisition including signal processing
US6155488A (en) * 1995-08-25 2000-12-05 Psc Inc. Optical reader with adaptive exposure control
KR100483825B1 (ko) * 2002-11-19 2005-04-20 주식회사 버카나와이어리스코리아 어레이 지연-로킹 루프를 이용한 고해상도 다 위상 클럭발생기 회로
WO2006090633A1 (fr) * 2005-02-23 2006-08-31 Matsushita Electric Industrial Co., Ltd. Dispositif de capture d'image a semi-conducteur de type mos, procede de commande dudit dispositif et camera

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2010015787A1 *

Also Published As

Publication number Publication date
WO2010015787A1 (fr) 2010-02-11
FR2934935B1 (fr) 2010-12-24
FR2934935A1 (fr) 2010-02-12

Similar Documents

Publication Publication Date Title
JP4372789B2 (ja) ２段階変換利得イメージャ
KR100750778B1 (ko) 능동 화소 센서 및 그 제조 방법
BE1021861B1 (fr) Pixel a injection directe mis en memoire tampon pour matrices de detecteurs infrarouges
US11552122B2 (en) Image sensor and operating method
KR20000012009A (ko) 능동화소센서
EP0421869A1 (fr) Dispositif matriciel de grandes dimensions pour la prise ou la restitution d'images
KR20090003366A (ko) 이미지 장치 및 프로세서 시스템
WO2015187884A1 (fr) Capteur d'image à commande de transfert de charge de pixel à niveau d'appauvrissement
EP0145543B1 (fr) Barrette multi-linéaire à transfert de charge
EP2622845B1 (fr) Dispositif d'imagerie à chute ohmique nulle dans un conducteur de donnée
EP3629573B1 (fr) Capteur d'images rapide a regroupement de pixels
WO2015071140A1 (fr) Mise en commun de deux colonnes de pixels d'un detecteur d'images
EP0004511A2 (fr) Dispositif de lecture d'une cible de prise de vues et ensemble comportant un tel dispositif
US10827139B2 (en) Multiple window, multiple mode image sensor
CA2526793C (fr) Capteur d'image matriciel en technologie cmos
EP0660600B1 (fr) Sommateur de tensions, et matrice de sommateurs, pour appareil d'imagerie thermique
EP2313977A1 (fr) Matrice de cellules electroniques
EP1869499B1 (fr) Circuit de détection de particules avec des circuits élémentaires constituant des sous-pixels
EP2727334A1 (fr) Matrice de pixels a groupements programmables
EP2936800A1 (fr) Procédé de lecture d'un dispositif d'imagerie
EP0129470B1 (fr) Dispositif photosensible à l'état solide
EP4040780A1 (fr) Detecteur numerique a integration numerique de charges
EP0818921A1 (fr) Dispositif d'intégration séquentielle et de lecture séquentielle pour une mosaique de détecteurs électro-magnétiques
WO2010043804A1 (fr) Circuit intégré comprenant une matrice de cellules électroniques et détecteur à pixels comportant un tel circuit
FR3023413B1 (fr) Amelioration de la vitesse de regroupement d'informations dans un equipement electronique matriciel

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20110208

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO SE SI SK SM TR

AX Request for extension of the european patent

Extension state: AL BA RS

17Q First examination report despatched

Effective date: 20110902

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20120113