EP2220799A2 - Procede de synchro-trame a base de logarithme discret - Google Patents

Procede de synchro-trame a base de logarithme discret

Info

Publication number
EP2220799A2
EP2220799A2 EP08856271A EP08856271A EP2220799A2 EP 2220799 A2 EP2220799 A2 EP 2220799A2 EP 08856271 A EP08856271 A EP 08856271A EP 08856271 A EP08856271 A EP 08856271A EP 2220799 A2 EP2220799 A2 EP 2220799A2
Authority
EP
European Patent Office
Prior art keywords
format
data
frame
super
modulo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP08856271A
Other languages
German (de)
English (en)
Inventor
Eric Garrido
Guillaume Fumaroli
Xavier Bertinchamps
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thales SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales SA filed Critical Thales SA
Publication of EP2220799A2 publication Critical patent/EP2220799A2/fr
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word

Definitions

  • the invention relates to a method for transmitting data in a first format or format 1 in a data stream respecting a second format or format 2.
  • the invention applies to data flow transmission systems, especially in the case where these transmissions are simplex and synchronous. It finds applications for example in very low frequency radiocommunication systems or Very Low Frequency (VLF) or Low Frequency (LF) in which the data are broadcast according to the format (in French). defined by the STANAG 5065 (MSK LF mode) or the STANAG 5030. These systems allow the broadcast of messages to surface vessels for the STANAG 5065, to submarines for the STANAG 5030. It applies for various forms of for example, MSK (Minimum frequency-shift keying) and CPFSK (Continuous-phase frequency-shift keying).
  • FIG. 1A represents an example of a VLF / LF broadcasting system broken down into three distinct entities, the different functionalities of which have been represented in the figure. It includes a command center 1, a VLF / LF radio transmission station 2, receiving platforms 3 such as surface ships, submarines receiving messages broadcast by the VLF / LF transmission station. .
  • the command center 1 can be positioned at a remote site connected to the VLF / LF transmission station via an inter-site link.
  • the command center has the particular function of ensuring the generation 4 of the messages to be transmitted, then their transfer 5 to the VLF / LF transmission station.
  • the VLF / LF 2 transmitting station receives messages from the command center and provides broadcast on the very low frequency / low frequency channel 6, designated by the abbreviation VLF / LF for Very Low Frequency / Low Frequency.
  • the station contains an interface gateway 7 with the network, one or more encryptors 8 and a VLF / LF modulator 9, as well as a transmission system 10 or broadcasting equipment.
  • the encryptors can be located in the command center or in the transmitting station.
  • the broadcasting message reception system mainly comprises a reception antenna 11, a receiver 12, a VLF / LF demodulator 13, the message reception terminal 14 and one or more decoders 15.
  • the transmitting stations broadcast continuously. In the absence of messages to be transmitted, stuffing messages must be injected into the data stream.
  • the stream of data broadcast in Stanag format 5030/5065 incorporates a synchronization sequence corresponding to a so-called Fibonacci sequence transmitted continuously with the useful data.
  • the Fibonacci sequence is recognized by reception equipment - demodulator and decipherer. It allows these devices to synchronize with the data flow.
  • the principle is robust enough to tolerate transmission errors induced by the channel.
  • Encrypted encryptors protect the data flow in confidence.
  • An encryptor ensures (see Figure 1 B), in this case: • Protection of messages before transmission using the encryption function 20,
  • Protocol adaptation between messages received from the inter-site network and the modulator including asynchronous / synchronous conversion
  • the decoder of the receiving platform of the messages ensures in this case:
  • Protocol adaptation between the demodulator and the receiving data terminal in particular synchronous / asynchronous conversion
  • encryptors and decryptors integrate both an encryption function and other functions generally designated in this document by “coding” and “decoding” (see FIG. 1B).
  • the data transmission is carried out in the form of a data stream of a telegraphic channel, according to FIG. 2A, organized in a 7-bit frame (frame t), comprising 6 data bits. and a current bit of the so-called Fibonacci suite, used for synchronization.
  • the demodulator supports the following processes:
  • LFSR Linear Feedback Shift Register
  • E (t) (S (t), S (t + 1), ..., S (t + 30)), t> 0, the current state (31-bit vector) of the LFSR register that delivers S (t).
  • this register is implemented in the encryptor and advances one step to each frame.
  • Each 7-bit current frame, denoted frame (t) includes the current bit S (t) of the Fibonacci sequence.
  • the Fibonacci suite thus incorporated provides frame sync and sync digit as described below.
  • the current state E (t) of the LFSR shift register can be used as the initialization vector for encrypting the data bits of the current frame.
  • the 6 bits of useful data in the current frame are encrypted, for example, by a bitwise xor with 6 pseudo-random bits computed with a cryptographic algorithm from a traffic key K and the state of the current LFSR. And).
  • the Fibonacci suite is emitted in clear according to the format of the Stanag 5030/5065, for example.
  • Each frame is then deciphered with the state of the register correctly found and maintained in the decryptor (a transition from the LFSR to each new frame).
  • the useful data are encoded in the format 1 or 2.
  • the encoding operation generates data comprising the useful data and / or data related to an error correction code and / or any other information.
  • technique conventionally used in coding / decoding methods see FIG. 2B).
  • the data are grouped into blocks of fixed size including kr symbols.
  • the data are grouped in blocks of fixed size called super-frames, themselves constituted of frames:
  • a frame is a window of the stream including r data symbols and 1 symbol dedicated to synchronization, the symbol dedicated to synchronization being distributed all the r data symbols.
  • This dedicated symbol is a common term of a sequence S (t) satisfying a linear recurrence,
  • a super-frame is a window of the stream consisting of k consecutive frames, which therefore includes k data symbols and k synchronization symbols.
  • the input data are formatted in several data blocks according to the format 1, the k data symbols constituting a block in format 1 are positioned in the given part of k consecutive frames in format 2, which corresponds to a super- frame, where a frame corresponds to a window of the format stream 2 including r data symbols and 1 symbol dedicated to synchronization, and a superframe corresponds to a window of the stream in format 2 consisting of k consecutive frames, which includes k data symbols and k synchronization symbols,
  • the rank t of the first frame (t) in a super frame including a block is chosen so that the modulo value k of t is equal to a fixed value "a"; at the reception phase of a super frame:
  • the synchronization at the format level 1 is determined on reception by completing the conventional process of the format 2 synchronous frame making it possible to recognize the synchronization sequence S (t) transmitted in the data stream, by performing the following steps: reconstituting E (t) the current state of the automaton generating the sequence from the symbols S (t),
  • the first frame of a super frame including a data block has for rank a integer whose remainder modulo k is equal to the arbitrary value "a" chosen.
  • the relict super-frame incorporates, for example, stuffing and / or data in a particular coding, in transmission and reception, it is identified as the super-frame positioned on the rank frame (T-h).
  • the method can integrate in the super frame:
  • FIG. 2A the organization of a bit frame using a synchronization bit
  • FIG. 3 a representation of a linearly looped shift register
  • FIG. 4 a linear code control matrix used in an example of the coding principle
  • FIG. 5 an example of implementation of the shift register according to the method of the invention.
  • the example of the method given without limitation relates to a way of transporting an n-ary data stream in the frames of the Stanag 5030/5065 in an optimized manner in the following sense: the bits transmitted in the data portion of the frames of the Stanag
  • 5030/5065 are all used to encode useful symbols or stuffing symbols and possibly redundancy bits associated with an error correction code
  • the transmitter of the system comprises for example an LFSR type automaton for generating the sequence S (t) satisfying the linear recurrence, having a current state E (t) and a counter modulo T, CPT (t).
  • the receiver is equipped in the same way with an LFSR type PLC and a CPT (t) modulo T counter.
  • the input data is formatted as a data block according to the format 1.
  • the method performs a step of encoding the user data in format 1. It is considered according to FIG. 2B, that the useful data consist of L packets of N bits.
  • L packets are positioned in the data portion of k consecutive frames of the format 2, which corresponds to a super-frame.
  • the format 2 frames correspond, for example, to the STANAG 5030/5065 format.
  • the rank t of the first frame (t) in a super-frame including a block of format 1 is chosen so that the value of t is equal to 0 modulo k and more generally equal to an arbitrary value modulo k.
  • a super-frame may include: - L bits to indicate for each packet whether it actually corresponds to useful data or whether it corresponds to a stuffing,
  • Example 1 Mode without redundancy on byte stream
  • the 18 bits of data are precisely: -8 bits (ao, ai, a2, a 3, a 4, a5, 6, a7) of the useful byte Oi, -8 bits (b o, bi, b2, b3 , b 4 , b5, b6, b 7 ) of the useful octet O 2 , -U: 1 bit indicating whether Oi is a useful byte or stuffing, -f 2 : 1 bit indicating whether O 2 is a useful byte or stuffing.
  • Example 2 Mode with redundancy on byte stream
  • the super frame consists of 4 frames.
  • the 24 bits of data are precisely: -8 bits (ao, ai, a 2 , a3, a 4 , a 5 , a 6 , a7) of the useful byte Oi, -8 bits (bo, bi, b 2 , b 3 , b 4 , b 5 , b 6 , b 7 ) of the useful octet O 2 ,
  • redundancy bits (r 0 , r 1 , r 2 , r 3 , r 4 , r 5 ) derived from a Hamming code with parity bit.
  • the control matrix defining the code is given in FIG. 5. This parity Hamming code used to code the 24-bit word systematically corrects an error and detects two errors.
  • the encoder imposes that the first frame in a super frame is associated with a state of the register E (t) in correspondence with an element a x for which the value of t is equal to a fixed value "a" modulo k.
  • the k register states associated with the k frames of a super-frame will therefore be of the form:
  • the coder selects a current state E (t " ) of departure to generate the Fibonacci sequence, associated with the element ⁇ f with t * multiple of k.
  • this can be done, for example, by explicitly managing in addition to the LFSR register which generates the Fibonacci sequence S (t) whose current state is E (t), a 31-bit counter which codes t such that E (t) is associated with a ⁇
  • the current LFSR register advances by one step and the counter t increments by 1 modulo T to keep at all times the knowledge of 2 data:
  • the decoder belonging to the decryptor can deduce the rank of all the other frames that follow and therefore the position of the super frames including the blocks of the format 1.
  • the first frame of a super frame including a block of data has for rank a multiple of k.
  • the superframe sync determined initially, it is easily maintained in current mode by processing the frame flow per packet of k consecutive frames.
  • the transmitter and the receiver of the system manage two automata: an automaton of the type LFSR which generates the sequence or sequence S (t) of synchronization and whose current state E (t) is in correspondence with the element ⁇ f of GF (q n ), - A counter modulo T, whose current state CPT (t) is the value of rank t.
  • CPT (t + 1) CPT (t) +1 modulo T.
  • the transmitter initializes the LFSR and CPT PLCs, for example, as follows:
  • the current counter CPT is in any state X, in general, that which is imposed by the power on of the equipment or obtained after the transmission of a previous traffic.
  • the period T (2 31 -1) is not divisible by k and is of the form kQ + r, 0 ⁇ r ⁇ k.
  • a complete cycle of the T powers of ⁇ absorbs kQ frames. There are still frames at the end of this cycle that we include in a special super frame called balance. The remainder comprises only the r frames instead of k, associated with the last r powers of ⁇ in the cycle: ⁇ ⁇ "r , ⁇ ⁇ " (M) , ..., ⁇ ⁇ "1 .
  • the description specifies two ways of coding the remainder associated with the examples described above.
  • the "remainder” includes only r frames instead of k, associated with the last r powers.
  • the 8 bits (bo, bi, b 2 , b 3 , b 4 , b 5 , b 6 , b 7 ) of the useful octet O 2 are set to 0 and not transmitted,
  • redundancy bits (r o , r 1 , r 2 , r 3 , r 4 , r 5 ) resulting from the same hamming code as for a standard super-frame calculated from the useful data (a o , ai, a 2 , a 3, a 4, a5, a6, 7, bo, bi, b 2, b 3, b 4, b 5, b 6, b 7, fi, f 2) taking into account the useful data (a o , ai, a 2 , a 3, a 4, a5, a6, 7, bo, bi, b 2, b 3, b 4, b 5, b 6, b 7, fi, f 2) taking into account the useful data (a o , ai, a 2 , a 3, a 4, a5, a6, 7, bo, bi, b 2, b 3, b 4, b 5, b 6, b 7, fi, f 2) taking into account the useful data (a o , ai, a 2
  • the 6 data bits of this reliquat frame (which is associated with the state in correspondence with ⁇ ⁇ "1 ), are directly filled with stuffing.
  • Fibonacci automatically causes the recovery of the cut in super frame.
  • the format of the superframes adapts to the data to be transmitted and allows the addition of explicit stuffing information and error correcting codes.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Procédé pour transmettre des données ayant un premier format ou format 1 dans un flux de données respectant un deuxième format, le deuxième format ou format 2 consistant en un flux de symboles de données incorporant de manière régulière un symbole dédié à la synchronisation et disposé tous les r symboles de données, le symbole dédié à la synchronisation étant le terme courant d'une suite S(t) vérifiant une récurrence linéaire, les données étant découpées dans le format 1 en blocs de données de taille fixe incluant kr symboles, les symboles de données étant considérés comme des éléments d'un corps fini GF(q) où q est le nombre d'éléments du corps, la suite S(t) vérifie une récurrence linéaire sur GF(q) et admet pour polynôme caractéristique un polynôme primitif P de degré n sur GF(q), et est périodique avec une période T=qn-1, a étant une racine de P dans le corps GF(qn).

Description

PROCEDE DE SYNCHRO-TRAME A BASE DE LOGARITHME DISCRET
L'invention concerne un procédé pour transmettre des données se présentant sous un premier format ou format 1 dans un flux de données respectant un deuxième format ou format 2.
L'invention s'applique aux systèmes de transmission de flux de données, notamment dans le cas où ces transmissions sont simplex et synchrones. Elle trouve des applications par exemple dans les systèmes de radiocommunication en très basse fréquence ou VLF (acronyme anglo-saxon de Very Low Frequency) ou basse fréquence ou LF (acronyme anglo-saxon de Low Frequency) dans lesquels les données sont diffusées suivant le format défini par le STANAG 5065 (MSK LF mode) ou le STANAG 5030. Ces systèmes permettent la diffusion de messages vers des bateaux de surface pour le STANAG 5065, vers des sous-marins pour le STANAG 5030. Elle s'applique pour différentes formes d'ondes, par exemple, MSK (Minimum frequency-shift keying) et CPFSK (Continuous-phase frequency-shift keying).
La figure 1 A représente un exemple de système de radiodiffusion VLF/LF décomposé en trois entités distinctes, dont les différentes fonctionnalités ont été représentées sur la figure. Il comprend un centre de commandement 1 , une station de radio-transmission VLF/LF 2, des plate-formes réceptrices 3 telles que les bateaux de surface, les sous-marins assurant la réception des messages diffusés par la station de transmission VLF/LF. Le centre de commandement 1 peut être positionné sur un site distant relié à la station de transmission VLF/LF par l'intermédiaire d'une liaison inter-sites. Le centre de commandement a notamment pour fonction d'assurer la génération 4 des messages à transmettre, puis leur transfert 5 vers la station de transmission VLF/LF. La station de transmission VLF/LF 2 reçoit les messages en provenance du centre de commandement et en assure la radiodiffusion sur le canal très basse fréquence/ faible fréquence 6, désigné par l'abréviation VLF/LF pour Very Low Frequency/Low Frequency. Pour assurer ces fonctions, la station contient une passerelle d'interface 7 avec le réseau, un ou plusieurs chiffreurs 8 et un modulateur VLF/LF 9, ainsi qu'un système d'émission 10 ou équipement de radiodiffusion. Suivant l'architecture retenue pour l'implémentation, les chiffreurs peuvent être localisés dans le centre de commandement ou dans la station d'émission. Afin d'illustrer l'objet de la présente invention, la description vise la seconde solution. Le système de réception des messages de radiodiffusion comprend principalement une antenne de réception 1 1 , un récepteur 12, un démodulateur VLF/LF 13, le terminal de réception 14 de messages ainsi qu'un ou plusieurs déchiffreurs 15.
Les stations d'émission émettent en continu. En l'absence de messages à transmettre, des messages de bourrage doivent être injectés dans le flux de données.
Parmi les plates-formes réceptrices, les sous-marins ne sont pas constamment à l'écoute des messages transmis. Il faut donc un mécanisme permettant aux équipements en réception de se synchroniser sur le flux de données. Par exemple, le flux de données diffusé en suivant les formats Stanag 5030/5065 incorpore une séquence de synchronisation correspondant à une séquence dite de Fibonacci transmise en continue avec les donnés utiles. La séquence de Fibonacci est reconnue par les équipements de réception - démodulateur et déchiffreur. Elle permet à ces équipements de se synchroniser sur le flux de données. Le principe est suffisamment robuste pour tolérer les erreurs de transmission induites par le canal. De plus, moyennant d'avoir des horloges assez précises en émission et en réception, une fois acquise la synchronisation peut être entretenue, ceci même en l'absence de réception du signal car le flux de données est synchrone. Les chiffreurs placés en coupure protègent en confidentialité le flux de données. Un chiffreur assure (voir figure 1 B), dans ce cas : • La protection des messages avant leur transmission à l'aide de la fonction de chiffrement 20,
• L'adaptation 21 de protocole entre les messages reçus depuis le réseau inter-site et le modulateur, notamment la conversion asynchrone/synchrone ;
• La génération de bourrage en l'absence de message à son entrée, 22.
Le déchiffreur de la plate-forme réceptrice des messages assure dans ce cas :
• Le déchiffrement 23 des messages émis sur le canal radio VLF/LF et démodulés par le démodulateur,
• l'adaptation 24 de protocole entre le démodulateur et le terminal de données en réception, notamment la conversion synchrone / asynchrone,
• La suppression du bourrage reçu 25.
Il est donc à noter que les chiffreurs et déchiffreurs intègrent à la fois une fonction de chiffrement et d'autres fonctions désignées globalement dans ce document par « codage » et « décodage » (voir figure 1 B).
Dans le cas du format STANAG précité, la transmission de données est effectuée sous la forme d'un flux de données d'une voie télégraphique, selon la figure 2A, organisé en trame de 7 bits (Trame t), comprenant 6 bits de données et un bit courant de la suite dite de Fibonacci, utilisé pour la synchronisation.
En réception, le démodulateur prend en charge les processus suivants :
- démodulation des symboles,
- reconnaissance de la suite de Fibonacci et synchronisation, Ces différents traitements sont connus de l'Homme du métier et ne seront pas détaillés dans la présente description.
La suite dite de Fibonacci utilisée est une séquence binaire non nulle qui vérifie une récurrence linéaire (dans le corps de Galois à deux éléments GF(2)) : S(t) = S(t-3) + S(t-31 ), où '+' désigne l'addition modulo 2. Elle est engendrée par exemple par un registre à décalage à rebouclage linéaire (ou LFSR, Linear Feedback Shift Register) de polynôme caractéristique P(X) = 1 +X28 + X31.
Soit E(t)=(S(t), S(t+1 ),..., S(t+30)), t > 0, l'état (vecteur de 31 bits) courant du registre LFSR qui délivre S(t). La période de la suite non nulle (S(t), t > O) est aussi la période de la suite des états du registre (E(t), t > O) et vaut T=231-1 , car le polynôme P est primitif. En émission, ce registre est mis en œuvre dans le chiffreur et avance d'un pas à chaque trame. Chaque trame courante de 7 bits, notée Trame(t), inclut le bit courant S(t) de la suite de Fibonacci. La suite de Fibonacci ainsi incorporée assure la synchro trame et la synchro chiffre comme il est décrit ci-après.
L'état courant E(t) du registre à décalage LFSR peut être utilisé comme vecteur d'initialisation pour chiffrer les bits de données de la trame courante. Les 6 bits de données utiles dans la trame courante sont chiffrés, par exemple, par un xor bit à bit avec 6 bits de pseudo aléa calculés avec un algorithme cryptographique à partir d'une clé de trafic K et de l'état du LFSR courant E(t). La suite de Fibonacci est émise en clair en suivant le format du Stanag 5030/5065, par exemple. En réception, un test de la relation de récurrence à trois termes (S(t) = S(t-3) + S(t-31 )) sur une fenêtre suffisamment large permet sa détection dans le flux de cryptogramme reçu et fixe alors la découpe en mot de 7 bits sans ambiguïté, ce processus est connu sous l'expression « synchro trame ». Chaque trame est alors déchiffrée avec l'état du registre correctement retrouvé et maintenu dans le déchiffreur (une transition du LFSR à chaque nouvelle trame).
L'existence d'une suite linéaire incorporée en continu dans la transmission d'un flux de données synchrone et simplex permet aux équipements de démodulation et de déchiffrement de se synchroniser de façon robuste et fiable. Cependant, cette technique fige le format des données transmises et restreint ce format à quelques bits, typiquement un caractère. L'invention permet, tout en conservant ce mécanisme, ses avantages et les infrastructures déjà existantes, de transmettre de manière efficace d'autres types de données et donc d'élargir le champ des applications. Ce traitement est mis en œuvre au niveau de l'équipement chiffreur en émission et au niveau de l'équipement déchiffreur en réception. Si la description précédente mentionne uniquement la suite de Fibonacci S(t) = S(t-3) + S(t-31 ), la présente invention s'applique dans tout équipement mettant en œuvre un procédé de synchronisation continu basé sur une suite vérifiant une récurrence linéaire.
Dans la suite de la description, les données utiles sont encodées au format 1 ou 2. L'opération d'encodage génère des données comprenant les données utiles et/ou des données liées à un code correcteur d'erreur et/ou toute autre information technique utilisée classiquement dans les procédés de codage/décodage (voir figure 2B). a) Dans le format 1 , les données sont groupées en blocs de taille fixe incluant kr symboles. b) Dans le format 2, les données sont groupées en blocs de taille fixe appelés super-trames, elles-mêmes constituées de trames :
- une trame est une fenêtre du flux incluant r symboles de données et 1 symbole dédié à la synchronisation, le symbole dédié à la synchronisation étant distribué tous les r symboles de données. Ce symbole dédié est un terme courant d'une suite S(t) vérifiant une récurrence linéaire,
- une super-trame est une fenêtre du flux constituée de k trames consécutives, ce qui inclut donc kr symboles de données et k symboles de synchronisation.
L'invention concerne un procédé pour transmettre des données ayant un premier format ou format 1 dans un flux de données respectant un deuxième format, le deuxième format ou format 2 consistant en un flux de symboles de données incorporant de manière régulière un symbole dédié à la synchronisation et disposé tous les r symboles de données, le symbole dédié à la synchronisation étant le terme courant d'une suite S(t) vérifiant une récurrence linéaire, les données étant découpées dans le format 1 en blocs de données de taille fixe incluant kr symboles, les symboles de données étant considérés comme des éléments d'un corps fini GF(q) où q est le nombre d'éléments du corps, la suite S(t) vérifie une récurrence linéaire sur GF(q) et admet pour polynôme caractéristique un polynôme primitif P de degré n sur GF(q), et est périodique avec une période T=qn-1 , α étant une racine de P dans le corps GF(qn), caractérisé en ce qu'il comporte au moins les étapes suivantes : - en émission la suite S(t) est engendrée par un automate linéaire dont l'état courant E(t) est αf écrit dans une base particulière de GF(qn), lors de la phase d'émission du flux de données,
- les données en entrée sont formatées en plusieurs blocs de données suivant le format 1 , - les kr symboles de données constituant un bloc en format 1 sont positionnés dans la partie donnée de k trames consécutives en format 2, ce qui correspond à une super-trame, où une trame correspond à une fenêtre du flux de format 2 incluant r symboles de données et 1 symbole dédié à la synchronisation, et une super-trame correspond à une fenêtre du flux en format 2 constitué de k trames consécutives, ce qui inclut kr symboles de données et k symboles de synchronisation,
- les différents blocs de données en format 1 sont successivement placés dans des super trames,
- le rang t de la première trame trame(t) dans une super trame incluant un bloc, est choisit de manière à ce que la valeur modulo k de t est égale à une valeur fixe « a » ; au niveau de la phase de réception d'une super trame :
- la synchronisation au niveau format 1 est déterminée en réception en complétant le processus classique de la synchro-trame du format 2 permettant de reconnaître la suite de synchronisation S(t) émise dans le flux de données, en exécutant les étapes suivantes : - reconstituer E(t) l'état courant de l'automate ayant engendré la suite à partir des symboles S(t),
- soit E(t0) l'état reconnu et associé à la première trame du flux traité en réception, déterminer à partir de la valeur y= E(t0) l'unique entier t appartenant à l'intervalle [O, T-1 ] qui vérifie la relation αf =y, en utilisant un calcul de logarithme discret sur GF(qn),
- une fois le rang t0 reconnu, déduire le rang de toutes les autres trames qui suivent et la position des super-trames incluant les blocs du format 1 , la première trame d'une super trame incluant un bloc de données a pour rang un entier dont le reste modulo k est égal à la valeur arbitraire « a » choisie.
Le procédé peut comporter au moins les étapes suivantes : pour transmettre un flux de blocs de données en format 1 , au niveau de l'étape d'initialisation, les éléments du compteur CPT et l'automate linéaire LFSR sont initialisées de la manière suivante : avant l'émission de la première trame, le compteur courant CPT est dans un état X quelconque, celui imposé après la mise en tension de l'équipement ou obtenu après la transmission d'un trafic précédent, l'émetteur calcule alors d=X modulo k et réalise u transitions élémentaires des éléments LFSR et CPT où u est égal à :
- 0 si d=a modulo k ;
- 1 si d=a+k-1 modulo k ;
- 2 si d=a+k-2 modulo k ;
- k-1 si d=a+1 modulo k.
Selon un mode de réalisation les reliquats sont traités de la manière suivante : dans le cas où la période T=(qn-1 ) n'est pas multiple de k et est de la forme Qk+h, 0 < h < k, un cycle complet des T puissances de α absorbe Qk trames donc Q super trames et il reste h trames en fin ce cycle qui sont incluses dans une super trame spéciale appelée reliquat comportant uniquement h trames au lieu de k, associées aux h dernières puissances de α dans le cycle : ατ"h, ατ"(h"1), ..., ατ"1.
La super trame reliquat incorpore, par exemple, du bourrage et/ou des données suivant un codage particulier, en émission et en réception, elle est identifiée comme la super trame positionnée sur la trame de rang (T-h). Le procédé peut intégrer dans la super trame :
- des bits de redondance lié à un code correcteur d'erreur,
- des informations explicites de bourrage comme des flag indiquant si les données transportées dans la super trame sont des données utiles ou correspondent à du bourrage.
D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description qui suit d'un exemple de réalisation donné à titre illustratif et nullement limitatif, annexé des figures qui représentent : • La figure 1 A, un exemple d'architecture d'un système de radiodiffusion VLF/LF,
• La figure 1 B, le fonctionnement d'un chiffreur et d'un déchiffreur dans le procédé,
• La figure 2A, l'organisation d'une trame de bits utilisant un bit de synchronisation,
• La figure 2B, la découpe en trame, super-trame et bloc de données dans les format 1 et format 2,
• La figure 3, une représentation d'un registre à décalage rebouclé linéairement, • La figure 4, une matrice de contrôle d'un code linéaire utilisé dans un exemple du principe de codage, et
• La figure 5, un exemple de mise en œuvre du registre de décalage selon le procédé de l'invention. Afin de mieux faire comprendre le procédé selon l'invention, l'exemple qui suit est donné pour un système dans lequel le format de données doit vérifier celui défini dans le stanag 5030/5065. Le terminal de données en interface avec le chiffreur délivre un flux de données suivant un format qui n'est pas nécessairement directement adapté à la découpe en trame de r = 6 bits du Stanag 5030/5065.
L'exemple du procédé donné à titre non limitatif concerne une manière de transporter un flux de données n-aires dans les trames du Stanag 5030/5065 de manière optimisée au sens suivant : - les bits transmis dans la partie données des trames du Stanag
5030/5065 sont tous utilisés pour coder les symboles utiles ou de bourrage et éventuellement des bits de redondance associés à un code correcteur d'erreur,
- aucun bit de données dans les trames n'est explicitement utilisé pour reconnaître la découpe en symboles n-aires ou paquets de symboles n-aires en réception (synchro symbole), en fonctionnement normal du procédé selon l'invention.
Pour la mise en œuvre du procédé selon l'invention, l'émetteur du système comprend par exemple un automate de type LFSR permettant de générer la suite S(t) vérifiant la récurrence linéaire, ayant un état courant E(t) et un compteur modulo T, CPT(t). Le récepteur est équipé de la même façon d'un automate de type LFSR et d'un compteur CPT(t) modulo T. Lors de l'émission du flux de données, les données en entrée sont formatées en bloc de données suivant le format 1. Selon un exemple de mise en œuvre, au niveau du codeur du système, le procédé exécute une étape d'encodage des données utiles en format 1. On considère selon la figure 2B, que les données utiles sont constituées de L paquets de N bits. Ces L paquets sont positionnés dans la partie données de k trames consécutives du format 2, ce qui correspond à une super-trame. Les trames de format 2 correspondent par exemple au format STANAG 5030/5065. Le rang t de la première trame trame(t) dans une super-trame incluant un bloc de format 1 est choisit de manière à ce que la valeur de t soit égale à 0 modulo k et plus généralement égale à une valeur arbitraire modulo k. Outre les L paquets utiles (LN bits) une super-trame peut inclure : - L bits pour indiquer pour chaque paquet s'il correspond effectivement à des données utiles ou s'il correspond à du bourrage,
- éventuellement des bits de redondance pour ajouter un service de correction et/ou détection des erreurs FEC (abréviation anglo- saxonne de Forward Error Correction) qui tient compte des contraintes de TEB (abréviation Taux d'Erreur Bit) du canal radio.
A titre d'exemple, la description précise deux modes de mise en œuvre possible pour découper des données utiles :
- une découpe privilégiant le débit où la super-trame est constituée de k=3 trames transportant L=2 octets utiles (N=8) sans aucune redondance ;
- une découpe où la super-trame est constituée de k=4 trames transportant L=2 octets utiles (N=8) et incorporant un code correcteur d'erreur.
Le codage des données utiles dans les super-trames est d'autant plus efficace qu'aucun bit supplémentaire n'est alloué pour assurer la synchro super-trame (détection de la nouvelle découpe en super-trame). Comme la synchro-trame, la synchro super-trame se déduira de la suite de Fibonacci imposée par le Stanag 5030/5065 comme il est explicité ci-après. Exemple 1 : Mode sans redondance sur flux d'octets Dans ce mode, la super-trame est constituée de 3 trames. Elle sert à transmettre un bloc de L = 2 octets (N=8) utiles (O-i, O2) dans 3 trames élémentaires du STANAG 5030/5065 (k=3, r=6). Cette super-trame inclut donc k * r = 3 * 6 = 18 bits de données utiles et k=3 bits pour la synchro (séquence de Fibonacci). Les 18 bits de données sont précisément : -8 bits (ao,ai,a2,a3,a4,a5,a6,a7) de l'octet utile O-i, -8 bits (bo,bi,b2,b3,b4,b5,b6,b7) de l'octet utile O2, -U : 1 bit indiquant si Oi est un octet utile ou du bourrage, -f2 : 1 bit indiquant si O2 est un octet utile ou du bourrage. Exemple 2 : Mode avec redondance sur flux d'octets
Dans ce mode, la super trame est constituée de 4 trames. Cette super-trame sert à transmettre un bloc de L=2 octets (N=8) utiles ((O-i, O2) dans k=4 trames élémentaires du STANAG 5030/5065 (k=4, r=6). Cette super-trame inclut donc k *r = 4 * 6 = 24 bits de données utiles et k=4 bits pour la synchro (séquence de Fibonacci). Les 24 bits de data sont précisément : -8 bits (ao,ai,a2,a3,a4,a5,a6,a7) de l'octet utile O-i, -8 bits (bo,bi,b2,b3,b4,b5,b6,b7) de l'octet utile O2,
-f-i : 1 bit indiquant si Oi est un octet utile ou du bourrage,
-f2 : 1 bit indiquant si O2 est un octet utile ou du bourrage,
-6 bits de redondance (ro,ri,r2,r3,r4,r5) issus d'un code de Hamming avec bit de parité. La matrice de contrôle définissant le code est donnée à la figure 5. Ce code de Hamming avec parité utilisé pour coder le mot de 24 bits corrige systématiquement une erreur et en détecte deux. On a par exemple : ro= ao +a-ι+ a3+a4+ aβ+ bo+ b2+b3+bs+b7+ f2 r-ι= ao + a2+a3+ as+a6+ bi+ b2+bi+bs+ fi+f2 r2 = a4+a5+a6+a7+b0+bi+b2 r3 = a-ι+a2+a3+a7+bo+b-ι+b2+b6+b7+ f-ι+f2 r4 = b3+b4+b5+b6+b7+fi+f2 r5 = ri +r2+r3+r4+ao+ai +a2+a3+a4+as+a6+a7+bo+bi +b2+b3+b4+bs+b6+b7+f 1 +f2 = ao+ai +a2+a4+a5+a7+bi +b2+b3+b4+bε+f2 (le signe + correspondant à l'opération xor binaire). Synchro super-trame
Dans les découpes précédentes, aucun bit n'est alloué pour assurer la synchro au niveau d'une super-trame, c'est à dire ce qui permet la détermination sans ambiguïté de la découpe en super trame sur le flux traité en réception. La synchro super-trame est déterminée à l'aide de la séquence de synchronisation déjà utilisée pour les trames élémentaires, par exemple la suite de Fibonacci dans le cas du STANAG 5030/5065.
La suite de Fibonacci est générée par un automate linéaire de polynôme caractéristique P = 1 + X28 + X31. Soit a une racine de P dans le corps fini GF(231).
On considère une mise en œuvre équivalente du LFSR qui engendre la suite
(S(t)) sous la forme d'un registre diviseur qui réalise explicitement la multiplication par α dans la base polynomiale (1 ,α,α2,..,α30). Cette mise en oeuvre équivalente du LFSR montre que l'état courant E(t) = (s(t), s(t+1 ),..., s(t+30)) est un vecteur de 31 bits qui, à une permutation près des composantes, peut s'interpréter comme l'élément αf du corps fini GF(231) décomposé dans la base polynomiale (1 ,α,α2,...,α30).
Plus précisément, l'état courant du registre E(t) = (s(t),...,s(t+31 )) du LFSR est associé à l'élément : αf = s(t+27) α° + s(t+26)α1 + s(t+25) α2 + ... + s(t) α27 + s(t+30) α28 + s(t+29) α29 + s(t+28) α30. EQ1 - Cet exemple est représenté à la figure 6.
Le point de départ α° = 1 est associé à l'état du LFSR E(t0) = (, s(to),s(to+1 ),
..., s(to+3O)) où les 31 composantes s(t0 + i) sont nulles sauf s(t0 + 27) qui vaut 1. Une super-trame comporte k trames (dans les exemples, k = 4 en mode avec redondance, et k = 3 en mode sans redondance).
En émission, le codeur impose que la première trame dans une super trame soit associé à un état du registre E(t) en correspondance avec un élément ax pour lequel la valeur de t est égale à une valeur fixe « a» modulo k . Pour la suite de l'explication l'hypothèse arbitraire choisie est a = 0, ce qui revient à prendre t multiple de k (t = ku).
Pour cet exemple (a=0), les k états du registre associés aux k trames d'une super-trame seront donc de la forme :
E(t) = αku , E(t+1 ) = αku+1, E(t+2) = αku+2 , ... , E(t+k-1 ) = αku+k"1. En tout début de traitement du flux de données, le codeur choisit un état courant E(t") de départ pour générer la suite de Fibonacci, associée à l'élément αf avec t* multiple de k.
En émission ceci peut être fait, par exemple, en gérant explicitement en sus du registre LFSR qui génère la suite de Fibonacci S(t) dont l'état courant est E(t), un compteur sur 31 bits qui code t tel que E(t) est associé à a\ Lors du changement de clé, le registre LFSR géré par le chiffreur est initialisé à sa valeur initiale E(t0) explicitée précédemment (Eq1 ), et le compteur t est initialisé à sa valeur to=O. Ensuite, à chaque nouvelle trame traitée, le registre LFSR courant avance d'un pas et le compteur t s'incrémente de 1 modulo T pour garder à tout instant la connaissance des 2 données :
- l'état courant E(t) du registre LFSR associé à a\
- et son logarithme t dans [0, T- 1 ].
En réception, une fois la synchro trame récupérée, l'état du registre LFSR courant Y = (s(t),...,s(t+31 )) associé à la première trame "trame(t)" traitée est disponible. Le procédé considère alors l'élément du corps fini GF(231) : y = s(t+27) α° + s(t+26)α1 + s(t+25) α2 + ... + s(t) α27 + s(t+30) α28 + s(t+29) α29 +s(t+28)α30.
Un calcul de logarithme discret sur le corps fini GF(231) permet alors de trouver l'unique valeur de t dans [0,231-2] tel que ax = y. Plus généralement, le calcul peut être effectué dans un corps fini GF(qn) à qΛn éléments. 1 ) En observant le reste modulo k de t, le récepteur en déduit alors la position de la première super-trame qu'il peut traiter : Pour tout v, avec 0 <= v < k, si t est de la forme ku-v, la première super-trame est [trame(t+v), trame(t+v+1 ),..., trame(t++v+k-1 )].
Une fois qu'il a reconnu le rang t0, le décodeur faisant partie du déchiffreur peut en déduire le rang de toutes les autres trames qui suivent et donc la position des super trames incluant les blocs du format 1. La première trame d'une super trame incluant un bloc de données a pour rang un multiple de k. Bien entendu, une fois la synchro super trame déterminée au départ, elle est facilement maintenue en régime courant en traitant le flux de trames par paquet de k trames consécutives.
Pour régler le positionnement des blocs du format 1 dans les trames du format 2, ou la place où doit se trouver un bloc de format 1 , l'émetteur et le récepteur du système selon l'invention gèrent deux automates : un automate du type LFSR qui engendre la séquence ou suite S(t) de synchronisation et dont l'état courant E(t) est en correspondance avec l'élément αf de GF(qn), - Un compteur modulo T, dont l'état courant CPT(t) est la valeur du rang t.
A chaque nouvelle trame reçue (en format 2) ou transmise, une transition du
LFSR est exécutée, cette transition calculant le nouvel état E(t+1 ) à partir de son ancienne valeur E(t).
De même, le compteur CPT s'incrémente de 1 à chaque nouvelle trame : CPT(t+1 )=CPT(t)+1 modulo T.
Pour transmettre un flux de blocs de données en format 1 , dans des trames de format 2, l'émetteur initialise préalablement les automates LFSR et CPT , par exemple, de la manière suivante :
Avant l'émission de la première trame en format 2, le compteur courant CPT est dans un état X quelconque, en général, celui qui est imposé par la mise sous tension de l'équipement ou obtenu après la transmission d'un trafic précédent.
L'émetteur calcule alors d=X modulo k et réalise un nombre u de transitions élémentaires des éléments LFSR et CPT où u est égal à : 0, si d=0 modulo k,
1 , si d=k-1 modulo k,
2, si d= k-2 modulo k,
k-1 , si d= 1 modulo k. Traitement des reliquats
La période T=(231-1 ) n'est pas divisible par k et est de la forme kQ+r, 0<r<k.
Un cycle complet des T puissances de α absorbe kQ trames. Il reste r trames en fin ce cycle que l'on inclut dans une super trame spéciale appelée reliquat. Le reliquat comporte uniquement les r trames au lieu de k, associées aux r dernières puissances de α dans le cycle: ατ"r, ατ"(M), ..., ατ"1.
A titre d'exemple illustratif, la description spécifie deux manières de coder le reliquat associées aux exemples décrits précédemment. Le « reliquat » comporte uniquement les r trames au lieu de k, associées aux r dernières puissances.
En pratique, le traitement des reliquats n'est pas effectué car le cycle n'est pas parcouru durant l'utilisation d'une même clé.
Reliquat en mode avec redondance
En mode avec redondance, la super trame est composée de k = 4 trames. T = 4Q+ r, avec r = 3.
Le reliquat est donc de taille 3 au lieu de 4. Ce cas exceptionnel est traité en considérant le codage suivant pour ce reliquat :
- 8 bits (ao,ai,a2,a3,a4,a5,a6,a7) de l'octet utile O-i,
- les 8 bits (bo,bi,b2,b3,b4,b5,b6,b7) de l'octet utile O2 sont mis à 0 et non transmis,
- fi : 1 bit indiquant si Oi est un octet utile ou du bourrage,
- f2 : 1 bit mis à une valeur aléatoire (bourrage) et transmis,
- 6 bits de redondance (ro,ri,r2,r3,r4,r5) issu du même code de hamming que pour une super-trame standard calculés à partir des données utiles (ao,ai,a2,a3,a4,a5,a6,a7,bo,bi,b2,b3,b4,b5,b6,b7,fi,f2) en tenant compte des
En réception, le traitement de ce cas exceptionnel est ramené au traitement courant en complétant les bits reçus avec les 8 bits bi à 0. Le décodage de hamming s'effectue de manière similaire que dans le cas standard sauf si une erreur est détectée sur un bit bj. Dans ce cas le décodage ne corrige pas le bit et déclare la super trame erronée. Reliquat en mode sans redondance
En mode sans redondance, la super trame est composée de k = 3 trames. T = 3Q+ r, avec r = 1. Le reliquat est donc de taille 1 au lieu de 3. Dans ce cas, les 6 bits de données de cette trame reliquat (qui est associée à l'état en correspondance avec ατ"1), sont directement remplis par du bourrage.
Le procédé selon l'invention offre notamment les avantages suivants :
1 ) La robustesse de la synchronisation est conservée par rapport au système sur lequel il s'appuie :
• si la synchro trame est assurée, la synchro super trame l'est également,
• elle est perdue si la suite de Fibonacci S(t) n'est pas correctement reconnue comme c'est déjà le cas pour la synchro trame, • en cas de perte de synchro trame, sa récupération via la suite de
Fibonacci entraîne automatiquement la récupération de la découpe en super trame.
2) Aucune information de synchronisation supplémentaire n'est nécessaire, la découpe en super-trame s'obtient directement en utilisant la suite de synchronisation déjà présente dans les trames.
3) Le calcul du logarithme discret dans un corps de petite taille GF(231) est simple et réalisable dans le déchiffreur.
4) Le format des super trames s'adapte aux données à transmettre et autorise l'ajout d'information explicite de bourrage et des codes correcteurs d'erreurs.

Claims

REVENDICATIONS
1 - Procédé pour transmettre des données ayant un premier format ou format 1 dans un flux de données respectant un deuxième format, le deuxième format ou format 2 consistant en un flux de symboles de données incorporant de manière régulière un symbole dédié à la synchronisation et disposé tous les r symboles de données, le symbole dédié à la synchronisation étant le terme courant d'une suite S(t) vérifiant une récurrence linéaire, les données étant découpées dans le format 1 en blocs de données de taille fixe incluant kr symboles, les symboles de données étant considérés comme des éléments d'un corps fini GF(q) où q est le nombre d'éléments du corps, la suite S(t) vérifie une récurrence linéaire sur GF(q) et admet pour polynôme caractéristique un polynôme primitif P de degré n sur GF(q), et est périodique avec une période T=qn-1 , α étant une racine de P dans le corps GF(qn), caractérisé en ce qu'il comporte au moins les étapes suivantes :
- en émission la suite S(t) est engendrée par un automate linéaire dont l'état courant E(t) est αf écrit dans une base particulière de GF(qn), lors de la phase d'émission du flux de données, - les données en entrée sont formatées en plusieurs blocs de données suivant le format 1 ,
- les kr symboles de données constituant un bloc en format 1 sont positionnés dans la partie donnée de k trames consécutives en format 2, ce qui correspond à une super-trame, où une trame correspond à une fenêtre du flux de format 2 incluant r symboles de données et 1 symbole dédié à la synchronisation, et une super-trame correspond à une fenêtre du flux en format 2 constitué de k trames consécutives, ce qui inclut kr symboles de données et k symboles de synchronisation,
- les différents blocs de données en format 1 sont successivement placés dans des super trames, - le rang t de la première trame trame(t) dans une super trame incluant un bloc, est choisit de manière à ce que la valeur modulo k de t est égale à une valeur fixe « a » ; au niveau de la phase de réception d'une super trame : - la synchronisation au niveau format 1 est déterminée en réception en complétant le processus classique de la synchro-trame du format 2 permettant de reconnaître la suite de synchronisation S(t) émise dans le flux de données, en exécutant les étapes suivantes :
- reconstituer E(t) l'état courant de l'automate ayant engendré la suite à partir des symboles S(t),
- soit E(t0) l'état reconnu et associé à la première trame du flux traité en réception, déterminer à partir de la valeur y= E(t0) l'unique entier t appartenant à l'intervalle [0, T-1 ] qui vérifie la relation αf =y, en utilisant un calcul de logarithme discret sur GF(qn), - une fois le rang t0 reconnu, déduire le rang de toutes les autres trames qui suivent et la position des super-trames incluant les blocs du format 1 , la première trame d'une super trame incluant un bloc de données a pour rang un entier dont le reste modulo k est égal à la valeur arbitraire « a » choisie,
2 - Procédé selon la revendication 1 , caractérisé en ce que pour régler le positionnement des blocs de format 1 dans les trames du format 2, le procédé gère deux automates :
- un automate de type LFSR engendrant la séquence S(t) de synchronisation et dont l'état courant E(t) est en correspondance avec l'élément de GF(qn) αt,
- un compteur modulo T, dont l'état courant CPT(t) est la valeur du rang t et en ce que,
- à chaque nouvelle trame reçue ou à transmettre, - une transition du LFSR est effectuée et calcule le nouvel état E(t+1 ) à partir de son ancienne valeur E(t), - le compteur CPT s'incrémente de 1 à chaque nouvelle trame CPT(t+1 )= CPT(t)+1 modulo T.
3 - Procédé selon la revendication 2, caractérisé en ce qu'il comporte au moins les étapes suivantes : pour transmettre un flux de blocs de données en format 1 , au niveau de l'étape d'initialisation, les éléments du compteur CPT et l'automate linéaire LFSR sont initialisées de la manière suivante ; avant l'émission de la première trame, le compteur courant CPT est dans un état X quelconque, celui imposé après la mise en tension de l'équipement ou obtenu après la transmission d'un trafic précédent ; l'émetteur calcule alors d=X modulo k et réalise u transitions élémentaires des éléments LFSR et CPT où u est égal à :
- 0 si d=a modulo k ; - 1 si d=a+k-1 modulo k ;
- 2 si d=a+k-2 modulo k ;
- k-1 si d=a+1 modulo k
4 - Procédé selon l'une des revendications 1 ou 2, caractérisé en ce que les reliquats sont traités de la manière suivante : dans le cas où la période T=(qn-1 ) n'est pas multiple de k et est de la forme Qk+h, 0 < h < k, un cycle complet des T puissances de α absorbe Qk trames donc Q super trames et il reste h trames en fin ce cycle qui sont incluses dans une super trame spéciale appelée reliquat comportant uniquement h trames au lieu de k, associées aux h dernières puissances de α dans le cycle : ατ-h, α^, .... ατ"1.
5 - Procédé selon la revendication 4, caractérisé en ce que la super trame reliquat incorpore du bourrage et/ou des données suivant un codage particulier, en émission et en réception, elle est identifiée comme la super trame positionnée sur la trame de rang (T-h).
6 - Procédé selon l'une des revendications 1 ou 2, caractérisé en ce qu'il intègre dans la super trame :
- des bits de redondance liés à un code correcteur d'erreur,
- des informations explicites de bourrage comme des flag indiquant si les données transportées dans la super trame sont des données utiles ou correspondent à du bourrage.
7 - Utilisation du procédé selon l'une des revendications 1 à 6, pour mettre en forme des données au format stanag 5065 ou au format stanag 5030.
EP08856271A 2007-12-04 2008-12-03 Procede de synchro-trame a base de logarithme discret Ceased EP2220799A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0708460A FR2924549A1 (fr) 2007-12-04 2007-12-04 Procede de synchro-trame a base de logarithme discret
PCT/EP2008/066722 WO2009071589A2 (fr) 2007-12-04 2008-12-03 Procede de synchro-trame a base de logarithme discret

Publications (1)

Publication Number Publication Date
EP2220799A2 true EP2220799A2 (fr) 2010-08-25

Family

ID=39651257

Family Applications (1)

Application Number Title Priority Date Filing Date
EP08856271A Ceased EP2220799A2 (fr) 2007-12-04 2008-12-03 Procede de synchro-trame a base de logarithme discret

Country Status (4)

Country Link
EP (1) EP2220799A2 (fr)
KR (1) KR101459176B1 (fr)
FR (1) FR2924549A1 (fr)
WO (1) WO2009071589A2 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101296901B1 (ko) 2010-10-12 2013-08-14 엘지디스플레이 주식회사 입체영상 표시장치 및 그 구동방법
KR101763945B1 (ko) 2011-02-18 2017-08-14 엘지디스플레이 주식회사 입체영상 표시장치 및 그의 크로스토크 보상방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532321B1 (ko) 1999-05-21 2005-11-29 삼성전자주식회사 이동 통신시스템에서 라디오링크프로토콜에 따른 가변 길이의 블록 일련번호 생성 및 바이트 일련번호 확인 장치 및 방법
US20030112971A1 (en) * 2001-12-17 2003-06-19 Motorola, Inc. Method for generating a desired state of a pseudorandom sequence and a radio using same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Also Published As

Publication number Publication date
WO2009071589A3 (fr) 2010-10-28
KR101459176B1 (ko) 2014-11-07
FR2924549A1 (fr) 2009-06-05
KR20100099251A (ko) 2010-09-10
WO2009071589A2 (fr) 2009-06-11

Similar Documents

Publication Publication Date Title
CN101176288B (zh) 通信设备、所述设备中的接收方法、编解码器、解码器、通信模块、通信单元以及解码方法
FR2778517A1 (fr) Activation de porteuse pour transmission de donnees
FR2892245A1 (fr) Procede de reception de trames d&#39;un flux numerique
WO2008036633A2 (fr) Systèmes et procédés fournissant une sécurité opportuniste pour des canaux de communications physiques
EP2406929B1 (fr) Procede et dispositif de transmission robuste de flux de paquets de donnees a en-tetes compresses sans augmentation de debit
EP2193620B1 (fr) Procede et equipement de transmission de donnees depuis l&#39;infrastructure d&#39;un reseau de radiocommunication vers des equipements utilisateur
CN115276906B (zh) 数据帧传输方法、装置、芯片、存储介质和蓝牙设备
EP2661814A1 (fr) Procédé de décodage et décodeur
EP0668682B1 (fr) Système de codage convolutionnel et de décodage de Viterbi transparent aux sauts de phase de pi et pi/2 en transmission MDP-4
EP3539253A1 (fr) Procédé et dispositif d&#39;émission de données chiffrées, procédé et dispositif d&#39;extraction de données
FR2730883A1 (fr) Dispositif d&#39;initialisation d&#39;un decodeur de viterbi compris dans un recepteur de signaux transmis sous forme de paquets emetteur, recepteur et procede correspondants
WO2009071589A2 (fr) Procede de synchro-trame a base de logarithme discret
WO2024021706A1 (fr) Procédé et appareil de transmission de trame de données, puce, support de stockage lisible par ordinateur, dispositif bluetooth, programme et produit programme
EP0982892A2 (fr) Codes convolutionnels binaires par paquets
EP1989807A1 (fr) Procede et systeme permettant de transmettre un message s &#39; exprimant au moyen d&#39; un polynome
EP0982866B1 (fr) Procédé de codage convolutif et de transmission par paquets d&#39;un flux série de données numériques, procédé et dispositif de décodage correspondants
FR2981231A1 (fr) Procede de transmission de paquets de donnees
FR2999841A1 (fr) Procede de brouillage d&#39;un systeme de communication par insertion de motifs factices dans un flux de donnees a emettre
EP0383711B1 (fr) Modem à mode de repli sécurisé, notamment pour le réseau téléphonique commuté
CA2300645C (fr) Dispositif et methode d&#39;integration du controle d&#39;erreur et de l&#39;authentification pour des liaisons ascendantes de satellites
JP2800855B2 (ja) ディジタル無線通信方式
EP4406150A1 (fr) Dispositif et procédé de synchronisation de temps symbole avec une architecture parallèle
Gudena Channel estimation in a turbo coded GMSK modulation system
EP0155882A1 (fr) Procédé et dispositif de protection contre les erreurs adaptés à la transmission de données numériques tramées
FR2954873A1 (fr) Procede de decodage correcteur d&#39;erreurs, produit programme d&#39;ordinateur, moyen de stockage et noeud destination correspondants.

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20100607

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MT NL NO PL PT RO SE SI SK TR

R17D Deferred search report published (corrected)

Effective date: 20101028

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20171009

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

REG Reference to a national code

Ref country code: DE

Ref legal event code: R003

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20201008