EP1840694A1 - Kaskoden-Spannungs-Erzeugung - Google Patents

Kaskoden-Spannungs-Erzeugung Download PDF

Info

Publication number
EP1840694A1
EP1840694A1 EP07005732A EP07005732A EP1840694A1 EP 1840694 A1 EP1840694 A1 EP 1840694A1 EP 07005732 A EP07005732 A EP 07005732A EP 07005732 A EP07005732 A EP 07005732A EP 1840694 A1 EP1840694 A1 EP 1840694A1
Authority
EP
European Patent Office
Prior art keywords
transistor
circuit
terminal
arrangement according
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP07005732A
Other languages
English (en)
French (fr)
Inventor
Manfred Ullrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Publication of EP1840694A1 publication Critical patent/EP1840694A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Definitions

  • the invention relates to a circuit arrangement for voltage generation with the features of the preamble of claim 1.
  • Such a circuit is eg off DE 105 071 55 C1 and DE 109 03 577 C2 known.
  • a similar circuit arrangement describes the JP 09128078 A ,
  • FIG. 1 Another known cascode voltage generation is shown in the appended FIG.
  • the circuit arrangement has, in a manner known per se, two supply terminals 20, 22, of which the first supply terminal 20 is connected to the positive pole of a supply voltage source and the supply terminal 22 to ground connection. Between these two supply terminals 20, 22 a load 10 in series with a cascode circuit with two transistors 12 and 14 is connected. Specifically, the load 10 (shown here as a resistor in the present case) is connected with its one terminal to the supply terminal 20 and with its other terminal to a terminal of the load path of the transistor 12. The other free terminal of the transistor 12 of this cascode circuit is connected in series with and across the load path of the second transistor 14 to the other supply terminal 22.
  • the control terminal 17 of the first transistor 12 is connected to a constant potential, based on ground potential. This potential is marked as U 17 in FIG.
  • the control terminal 17 is connected to the connection point P of a series connection of a current source 16 and a further diode-connected transistor 18.
  • the current source 16 and the further transistor 18 are for this purpose in series between the supply terminals 20 and 22 connected.
  • the control terminal of the transistor 18 is connected to the current source 16 in conjunction, as well as a terminal of the load path of the transistor 18.
  • the other terminal of the load path of the transistor 18 is connected to the supply terminal 22.
  • the control terminal 15 of the second transistor 14 of the cascode circuit with the transistors 12 and 14 is supplied with a control voltage U 15 .
  • the gate voltage or the required gate potential required for the first transistor 12 of the cascode circuit is generated at the control terminal 17.
  • the problem with this known circuit arrangement is that the gate voltage generated at the control terminal 17 must not be too high, but also should not be too low. If the gate voltage at the control terminal 17 of the first transistor 12 is too high, then either the load 10 will be too low or the first transistor 12 will go out of saturation, causing the cascode to malfunction. On the other hand, if the gate voltage at the control terminal 17 is too low, the second transistor 14 of the cascode circuit saturates, which is also unfavorable to the function of the circuit arrangement.
  • the invention aims to provide a circuit arrangement for voltage generation in cascode circuit, in which the gate voltage at the control terminal 17 is provided optimally.
  • the gate voltage at the control terminal 17 of the first transistor 12 of the cascode circuit is adjusted via a control circuit so that the gate voltage is sufficient, but not unnecessarily more voltage above the saturation voltage at the second transistor of the cascode circuit is present.
  • FIG. 2 shows a circuit arrangement for voltage generation, which differs from the known circuit arrangement according to FIG. 1 with regard to the provision of the gate potential at the control terminal 17.
  • the reference numerals known from FIG. 1 are reused for circuit components whose interconnection is already known from FIG. 1.
  • the series connection of the load 10 with the first cascode circuit which includes the transistors 12 and 14, connected.
  • voltage arrows U 17 , U 14 and U 15 is another voltage arrow U GS12 drawn, which characterize the voltage drop between the control terminal 17 and the connection point of the two transistors 12 and 14.
  • the gate voltage provided at the control terminal 17 is provided by a control circuit R.
  • This control circuit R has a second cascode circuit with a third transistor 12 'and fourth transistor 14' connected in series therewith.
  • This second cascode circuit is connected with its one, the third transistor 12 'associated terminal to a terminal 23 to which a control current I is provided.
  • This control current I corresponds approximately to the maximum current through the transistor 14, taking into account a so-called M-factor.
  • the second cascode circuit lies with its other free terminal, usually the source terminal of the fourth transistor 14 ', at the supply terminal 22 and thus at the reference potential.
  • the control terminal of the third transistor 12 ' is connected to the control terminal 17 of the first transistor 12 in connection.
  • the control terminal of the fourth transistor 14 'of the second cascode circuit is connected to the control terminal of a fifth transistor 30 in connection.
  • This fifth transistor 30 is located with its load path between the control terminal 17 and the supply terminal 22.
  • the above-mentioned M-factor means the following.
  • the transistor 14 ' is in a certain ratio to the transistor 14. This ratio is the M-factor, the z. B. 2 or 4, etc. may be.
  • the current I at the terminal 23 is M times greater than the maximum current through the transistor 14.
  • the transistor 12 'to be simulated to the transistor 12 is then to be made M / 4 times larger or smaller than the transistor 12.
  • Fig. 4 the various circuit variants for the replica transistors 12 'and 14' at an M-factor of 1, 2 and 4 are shown. Unless space and power are concerned, an M-factor 4 circuit is preferable to a M-factor 2 or 1 circuit.
  • the current source is designed as a current mirror with two transistors 40, 41, wherein the left branch of the current mirror with the transistor 40 to the load path of the transistor 50 and the right part of the current mirror with the transistor 41 to the control terminal 17 of the first transistor 12 of the first cascode circuit is switched.
  • a capacitor 60 which serves to stabilize the voltage generation at the control terminal 17, is connected between the control terminal 17 and the supply terminal 22.
  • the circuit arrangement shown in Fig. 2 is z. B. dimensioned so that the local current mirror with the transistors 40 and 41 on its branch with the transistor 40 shown on the left provides half of the current flowing through the transistor 41 shown on the right.
  • the current mirror has therefore z. For example, a ratio of 1: 2.
  • Such a relationship is not mandatory. It only needs to be ensured that the current through the transistor 50 is much smaller than the current through the transistor 14 '.
  • the mode of operation of the control circuit R is such that a potential is provided at the control connection 17 by the first transistor 12, such that the current through the load 10 is kept constant. This is achieved by the second transistor 14 of the first cascode circuit having just enough saturation voltage at its load path and not an unnecessarily higher voltage.
  • the voltage U 14 is thus ideally slightly more than the saturation voltage of the transistor 14.
  • control terminals of the transistors 14 ', 30 and 50 are connected to the terminal 23 and thus connected to the drain terminal of the third transistor 12'.
  • the operation of the circuit arrangement shown in Fig. 2 is the following.
  • the third transistor 12 ' forms the first transistor 12 via an M-factor.
  • the third transistor 12 ' is the second cascode circuit based on the respective current weaker, for example, 4 times weaker than the first transistor 12 of the first cascode circuit formed when an M-factor of 1 is assumed.
  • the gate voltage U GS12 of the first transistor 12 is therefore half as large as the gate voltage U GS12 , the third transistor 12 'of the second cascode circuit.
  • the transistor 30 of the control circuit R is derived so far from the fourth transistor 14 'of the second cascode circuit, as this with a low current of a few microamps, for example. 5 uA, the gate potential at the control terminal 17 pulls down. As a result of this downward pull, the fourth transistor 14 'of the second cascode circuit gets somewhat out of saturation and the transistor 50 becomes weakly conductive. It then flows at the above-mentioned 5 uA, a current of 2.5 uA, which leads to the current of 5 uA through the transistor 41 of the current mirror and thereby holds the gate potential at the control terminal 17.
  • the saturation voltage U SAT14 at the second transistor 14 is equal to the gate-source voltage U GS12 , at the third transistor 12 'of the second cascode circuit divided by a factor of two and reduced by the small amount by which the fourth transistor 14' of the second cascode circuit is just out of saturation.
  • Fig. 3 the voltage ratios of the circuit of Fig. 2 are shown in a diagram.
  • U SAT14 corresponds to the saturation voltage of the fourth transistor 14 'of the second cascode circuit
  • U DS14 corresponds to the drain-source voltage and thus the voltage drop across the load path of the fourth transistor 14 'of the second cascode circuit
  • U GS12 corresponds to the gate-source voltage of the third transistor 12' of the second cascode circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

Schaltungsanordnung zur Spannungserzeugung mit einer zwischen Versorgungsklemmen (20, 22) liegenden Reihenschaltung eines Verbrauchers (10) und einer Kaskodenschaltung mit zwei Transistoren (12, 14) deren Laststrecken in Reihe geschaltet sind und wobei an einem Steueranschluss (17) des mit dem Verbraucher (10) verbundenen ersten Transistors (12) ein von einer Regelschaltung (R) bereitgestellten Potential angelegt wird.

Description

  • Die Erfindung betrifft eine Schaltungsanordnung zur Spannungserzeugung mit den Merkmalen des Oberbegriffes des Anspruchs 1.
  • Eine solche Schaltungsanordnung ist z.B. aus DE 105 071 55 C1 und DE 109 03 577 C2 bekannt. Eine ähnliche Schaltungsanordnung beschreibt die JP 09128078 A .
  • Eine andere bekannte Kaskoden-Spannungs-Erzeugung ist in der beigefügten Fig. 1 dargestellt. Die Schaltungsanordnung weist in an sich bekannter Weise zwei Versorgungsklemmen 20, 22 auf, wovon die erste Versorgungsklemme 20 mit dem Pluspol einer Versorgungsspannungsquelle und die Versorgungsklemme 22 mit Masseanschluss verbunden ist. Zwischen diesen beiden Versorgungsklemmen 20, 22 ist ein Verbraucher 10 in Reihe mit einer Kaskodenschaltung mit zwei Transistoren 12 und 14 geschaltet. Im Einzelnen ist der Verbraucher 10 (vorliegend der Einfachheit halber als Widerstand dargestellt) mit seiner einen Klemme an die Versorgungsklemme 20 und mit seiner anderen Klemme an einen Anschluss der Laststrecke des Transistors 12 geschaltet. Die andere freie Klemme des Transistors 12 dieser Kaskodenschaltung ist in Reihe zur und über die Laststrecke des zweiten Transistors 14 an die andere Versorgungsklemme 22 geschaltet. Der Steueranschluss 17 des ersten Transistors 12 ist auf ein konstantes Potential, bezogen auf Massepotential, geschaltet. Dieses Potential ist in Fig. 1 als U17 markiert. Der Steueranschluss 17 liegt hierfür am Verbindungspunkt P einer Serienschaltung einer Stromquelle 16 und einem weiteren als Diode geschalteten Transistors 18 gelegt. Die Stromquelle 16 und der weitere Transistor 18 sind hierfür in Reihe zwischen die Versorgungsklemmen 20 und 22 geschaltet. Der Steueranschluss des Transistors 18 ist mit der Stromquelle 16 in Verbindung, ebenso eine Klemme der Laststrecke des Transistors 18. Die andere Klemme der Laststrecke des Transistors 18 ist an die Versorgungsklemme 22 geschaltet.
  • Der Steueranschluss 15 des zweiten Transistors 14 der Kaskodenschaltung mit den Transistoren 12 und 14 wird mit einer Steuerspannung U15 beaufschlagt. Am Verbraucher 10 fällt die Spannung U10 und an der Laststrecke des zweiten Transistors 14 die Spannung U14 ab.
  • Mit dem als MOS-Diode geschalteten Transistor 18 wird die für den ersten Transistor 12 der Kaskodenschaltung benötigte Gatespannung bzw. das benötigte Gatepotential an dem Steueranschluss 17 erzeugt.
  • Problematisch bei dieser bekannten Schaltungsanordnung ist, dass die an dem Steueranschluss 17 erzeugte Gatespannung nicht zu hoch sein darf, aber auch nicht zu niedrig sein soll. Wenn die Gatespannung an dem Steueranschluss 17 des ersten Transistors 12 zu hoch ist, so bleibt für den Verbraucher 10 entweder zu wenig Spannung oder der erste Transistor 12 geht aus seiner Sättigung, womit die Kaskode nicht mehr richtig funktioniert. Wenn die Gatespannung an dem Steueranschluss 17 dagegen zu niedrig ist, geht der zweiter Transistor 14 der Kaskodenschaltung aus seiner Sättigung, was für die Funktion der Schaltungsanordnung auch ungünstig ist.
  • Insgesamt ist deshalb festzustellen, dass die bekannten Schaltungsanordnungen zu Spannungserzeugung mit Kaskoden hinsichtlich der Erzeugung der Gatespannung am Steueranschluss 17 problematisch sind. Insbesondere dann, wenn wenig Versorgungsspannung zur Verfügung steht, kann es schwierig sein, eine optimale Spannungserzeugung am Spannungsanschluss 17 zu gewährleisten.
  • Hier setzt vorliegende Erfindung an.
  • Die Erfindung hat das Ziel, eine Schaltungsanordnung zur Spannungserzeugung in Kaskodenschaltung anzugeben, bei welcher die Gatespannung am Steueranschluss 17 optimal zur Verfügung gestellt wird.
  • Dieses Ziel wird durch eine Schaltungsanordnung mit dem Merkmal des Anspruchs 1 gelöst.
  • Weiterbildungen der Erfindungen sind Gegenstand der Erfindung.
  • Erfindungsgemäß wird demzufolge die Gatespannung am Steueranschluss 17 des ersten Transistors 12 der Kaskodenschaltung über eine Regelschaltung so eingestellt, dass die Gatespannung ausreichend ist, aber nicht unnötig mehr Spannung über die Sättigungsspannung hinaus am zweiten Transistor der Kaskodenschaltung ansteht.
  • Die Erfindung wird nachfolgend im Zusammenhang mit weiteren Figuren näher erläutert. Es zeigen:
    • Fig. 1
    die bereits erläuterte, bekannte Schaltungsanordnung zur Spannungserzeugung in Kaskoden-Schaltung,
    Fig. 2
    ein Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung,
    Fig. 3
    Diagramm mit den zu Fig. 2 gehörenden Potentialen, und
    Fig. 4
    Schaltungsausschnitte zur Erläuterung des M-Faktors.
  • Fig. 2 zeigt eine Schaltungsanordnung zur Spannungserzeugung, die sich hinsichtlich der Bereitstellung des Gatepotentials am Steueranschluss 17 von der bekannten Schaltungsanordnung gemäß Fig. 1 unterscheidet. Die aus Fig. 1 bekannten Bezugszeichen werden für Schaltungskomponenten wieder verwendet, deren Verschaltung bereits aus Fig. 1 bekannt ist. So ist zwischen die Versorgungsklemme 20 und die Versorgungsklemme 22 die Reihenschaltung des Verbrauchers 10 mit der ersten Kaskodenschaltung, die die Transistoren 12 und 14 beinhaltet, geschaltet. Zu den bereits aus Fig. 1 bekannten Spannungspfeilen U17, U14 und U15 ist noch ein weiterer Spannungspfeil UGS12 gezeichnet, der den Spannungsabfall zwischen dem Steueranschluss 17 und dem Verbindungspunkt der beiden Transistoren 12 und 14 kennzeichnen.
  • Die am Steueranschluss 17 zur Verfügung gestellte Gatespannung wird von einer Regelschaltung R bereitgestellt. Diese Regelschaltung R weist eine zweite Kaskodenschaltung mit einem dritten Transistor 12' und dazu in Reihe geschalteten vierten Transistor 14' auf. Diese zweite Kaskodenschaltung liegt mit ihrem einen, dem dritten Transistor 12' zugeordneten Anschluss an einer Klemme 23, an der ein Steuerstrom I bereitgestellt wird. Dieser Steuerstrom I entspricht ungefähr dem maximalen Strom durch den Transistor 14, wobei ein sogenannter M-Faktor zu berücksichtigen ist. Die zweite Kaskodenschaltung liegt mit ihrem anderen freien Anschluss, in der Regel dem Sourceanschluss des vierten Transistors 14', an der Versorgungsklemme 22 und damit am Bezugspotential. Der Steueranschluss des dritten Transistors 12' ist mit dem Steueranschluss 17 des ersten Transistors 12 in Verbindung. Der Steueranschluss des vierten Transistors 14' der zweiten Kaskodenschaltung ist mit dem Steueranschluß eines fünften Transistors 30 in Verbindung. Dieser fünfte Transistor 30 liegt mit seiner Laststrecke zwischen dem Steueranschluss 17 und der Versorgungsklemme 22. Der Steueranschluß der fünften Transistors 30 und damit auch der Steueranschluss der vierten Transistors 14' sind mit dem Steueranschluss eines weiteren Transistors 50 in Verbindung, dessen Laststrecke über eine Stromquelle 40, 41 an die Versorgungsklemme 20 einerseits und mit der Verbindungspunkt P des dritten Transistors 12' und vierten Transistors 14' verbunden ist. Der oben erwähnte M-Faktor bedeutet Folgendes. Der Transistor 14' steht in einem bestimmten Verhältnis zu dem Transistor 14. Dieses Verhältnis ist der M-Faktor, der z. B. 2 oder 4 usw. sein kann. Daraus resultiert, dass der Strom I an der Klemme 23 um M-mal größer als der maximale Strom durch den Transistor 14 ist. Der dem Transistor 12 nachzubildende Transistor 12' ist dann M/4 mal größer bzw. kleiner als der Transistor 12 zu gestalten.
  • In Fig. 4 sind die verschiedenen Schaltungsvarianten für die nachbildenden Transistoren 12' und 14' bei einem M-Faktor von 1, 2 und 4 dargestellt. Wenn es nicht auf Platz und Strom ankommt, ist eine Schaltung mit einem M-Faktor 4 einer Schaltung mit einem M-Faktor von 2 oder 1 vorzuziehen.
  • Die Stromquelle ist als Stromspiegel mit zwei Transistoren 40, 41 ausgebildet, wobei der linke Zweig des Stromspiegels mit dem Transistor 40 an die Laststrecke des Transistors 50 und der rechte Teil des Stromspiegels mit dem Transistors 41 an den Steueranschluss 17 des ersten Transistors 12 der ersten Kaskodenschaltung geschaltet ist.
  • Zusätzlich ist ein Kondensator 60, der zur Stabilisierung der Spannungserzeugung am Steueranschluss 17 dient, zwischen den Steueranschluss 17 und die Versorgungsklemme 22 geschaltet.
  • Die in Fig. 2 gezeigte Schaltungsanordnung ist z. B. so dimensioniert, dass der dortige Stromspiegel mit den Transistoren 40 und 41 auf seinem Zweig mit dem links dargestellten Transistor 40 die Hälfte des Stromes bereitstellt, die an dem durch den rechts dargestellten Transistor 41 fließt. Der Stromspiegel hat demzufolge z. B. ein Verhältnis 1:2. Ein solches Verhältnis ist nicht zwingend. Es muss lediglich dafür gesorgt werden, dass der Strom durch den Transistor 50 viel kleiner als der Strom durch den Transistor 14' ist.
  • Die Funktionsweise der Regelschaltung R ist so, dass am Steueranschluss 17 vom ersten Transistors 12 ein Potential bereitgestellt wird, derart, dass der Strom durch den Verbraucher 10 konstant gehalten wird. Dies wird erreicht, indem der zweite Transistor 14 der ersten Kaskodenschaltung an seiner Laststrecke gerade genügend Sättigungsspannung aufweist und nicht eine unnötig höhere Spannung. Die Spannung U14 beträgt also idealer Weise etwas mehr als die Sättigungsspannung des Transistors 14.
  • Zusätzlich sind die Steueranschlüsse der Transistoren 14', 30 und 50 an die Klemme 23 gelegt und damit mit dem Drainanschluss des dritten Transistors 12' verbunden.
  • Die Funktionsweise der in Fig. 2 dargestellten Schaltungsanordnung ist Folgende. Der dritte Transistor 12' bildet über einen M-Faktor den ersten Transistor 12 nach. Der vierte Transistor 14' bildet den zweiten Transistor 14 nach. Allerdings ist der dritte Transistor 12' der zweiten Kaskodenschaltung bezogen auf den jeweiligen Strom schwächer, z.B. 4-mal schwächer als der erste Transistor 12 der ersten Kaskodenschaltung ausgebildet, wenn ein M-Faktor von 1 vorausgesetzt wird. Die Gatespannung UGS12 des ersten Transistors 12 ist deshalb halb so groß wie die Gatespannung UGS12, des dritten Transistors 12' der zweiten Kaskodenschaltung.
  • Der Transistor 30 der Regelschaltung R ist insofern vom vierten Transistor 14' der zweiten Kaskodenschaltung abgeleitet, als dass dieser mit einem geringen Strom von wenigen Mikroampere, bspw. 5 µA, das Gatepotential am Steueranschluss 17 nach unten zieht. Durch dieses Nach-Unten-Ziehen gerät der vierte Transistor 14' der zweiten Kaskodenschaltung etwas aus seiner Sättigung und der Transistor 50 wird schwach leitend. Es fließt dann bei den oben erwähnten 5 µA ein Strom von 2,5 µA, der zum Strom vom 5 µA durch den Transistor 41 des Stromspiegels führt und dadurch das Gatepotential am Steueranschluss 17 hält. Damit ist die Sättigungsspannung USAT14 am zweiten Transistor 14 gleich der Gate-Source-Spannung UGS12, am dritten Transistor 12' der zweiten Kaskodenschaltung dividiert um den Faktor zwei und reduziert um den kleinen Betrag, um den der vierte Transistor 14' der zweiten Kaskodenschaltung gerade aus der Sättigung ist.
  • Hierdurch ist immer gewährleistet, dass am Steueranschluss 17 des ersten Transistors 12 der ersten Kaskodenschaltung gerade so viel Potential bereitgestellt wird, dass der Transistor 14 genügend in Sättigung ist und so der Strom durch den Verbraucher 10 konstant gehalten werden kann.
  • In Fig. 3 sind die Spannungsverhältnisse der Schaltung von Fig. 2 in einem Diagramm dargestellt. USAT14, entspricht der Sättigungsspannung des vierten Transistors 14' der zweiten Kaskodenschaltung, UDS14, entspricht der Drain-Source-Spannung und damit der an der Laststrecke des vierten Transistor 14' der zweiten Kaskodenschaltung abfallenden Spannung und UGS12, entspricht der Gate-Source-Spannung des dritten Transistors 12' der zweiten Kaskodenschaltung.

Claims (12)

  1. Schaltungsanordnung zur Spannungserzeugung mit einer zwischen Versorgungsklemmen (20, 22) liegenden Reihenschaltung eines Verbrauchers (10) und einer Kaskodenschaltung mit zwei Transistoren (12, 14), deren Laststrecken in Reihe geschaltet sind, und wobei ein Steueranschluss (17) des mit dem Verbraucher (10) verbundenen ersten Transistors (12) an ein vorgegebenes Potential geschaltet ist,
    dadurch gekennzeichnet, dass das Potential variabel ist und von einer Regelschaltung (R) bereitgestellt wird.
  2. Schaltungsanordnung nach Anspruch 1,
    dadurch gekennzeichnet, dass die Regelschaltung (R) das Potential an dem Steueranschluss (17) so bereitstellt, dass über den zweiten Transistor (14) der Strom durch den Verbraucher (10) konstant gehalten wird.
  3. Schaltungsanordnung nach Anspruch 1 oder 2,
    dadurch gekennzeichnet, dass die Regelschaltung (R) das Potential an dem Steueranschluss (17) genau so einstellt, dass der zweite Transistor (14) der Kaskodenschaltung an seiner Laststrecke gerade genügend Sättigungsspannung hat.
  4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3,
    dadurch gekennzeichnet, dass die Regelschaltung (R) eine zweite Kaskodenschaltung von zwei in Reihe geschalteten Transistoren (12', 14') aufweist, wobei ein dritter Transistor (12') der zweiten Kaskodenschaltung den ersten Transistor (12) der ersten Kaskodenschaltung und ein vierter Transistor (14') der zweiten Kaskodenschaltung den zweiten Transistor (14) der ersten Kaskodenschaltung nachgebildet ist und wobei der dritte Transistor (12') bezogen auf den jeweiligen Strom schwächer ausgebildet ist als der erste Transistor (12) der ersten Kaskodenschaltung.
  5. Schaltungsanordnung nach Anspruch 4,
    dadurch gekennzeichnet, dass der dritte Transistor (12') der zweiten Kaskodenschaltung etwa auf den jeweiligen Strom bezogen 4-mal schwächer als der erste Transistor (12) der ersten Kaskodenschaltung ausgebildet ist.
  6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5,
    dadurch gekennzeichnet, dass die zweite Kaskodenschaltung mit dem dritten Transistor (12') und vierten Transistor (14') mit einer Klemme (23) an einen Stromeingang mit einer weiteren Klemme (24) an die Versorgungsklemme (22) geschaltet ist.
  7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6,
    dadurch gekennzeichnet, dass zwischen den Steueranschluss (17) des ersten Transistors (12) und die Versorgungsklemme (22) ein fünfter Transistor (30) mit seiner Laststrecke geschaltet ist, welche mit seinem Steueranschluss an einen Steueranschluss des vierten Transistors (14') der zweiten Kaskodenschaltung geschaltet ist.
  8. Schaltungsanordnung nach Anspruch 7,
    dadurch gekennzeichnet, dass der Steueranschluss des vierten Transistors (14') der zweiten Kaskodenschaltung mit einer Stromeingangsklemme (23) und dem Steueranschluss eines weiteren Transistors (50) verbunden ist, dessen Laststrecke einerseits mit einem Verbindungspunkt (P) des dritten Transistors (12') und vierten Transistors (14') der zweiten Kaskodenschaltung und andererseits über eine Stromquelle (40, 41) an die erste Versorgungsklemme (20) geschaltet ist.
  9. Schaltungsanordnung nach dem Anspruch 8,
    dadurch gekennzeichnet, dass die Stromquelle einen Stromspiegel mit zwei weiteren Transistoren (40, 41) aufweist, wobei der eine Zweig des Stromspiegels (40) mit der Laststrecke des weiteren Transistors (50) verbunden ist und der andere Zweig des Stromspiegels mit dem Steueranschluss (17) in Verbindung steht.
  10. Schaltungsanordnung nach Anspruch 9,
    dadurch gekennzeichnet, dass der Stromspiegel ein Stromverhältnis 1:2 hat, wobei an dem weiteren Transistor (50') die Hälfte des Stroms fließt, die der dem Steueranschluss (17) zugeführt bekommt .
  11. Schaltungsanordnung nach einem der Ansprüche 1 bis 10,
    dadurch gekennzeichnet, dass zwischen dem Steueranschluss (17) und die Versorgungsklemme (22) ein Kondensator (60) geschaltet ist.
  12. Schaltungsanordnung nach einem der Ansprüche 1 bis 11,
    dadurch gekennzeichnet, dass die erste Versorgungsklemme (20) mit dem Pluspol einer Versorgungsspannung und die zweite Versorgungsklemme (22) mit dem Masseanschluss der Versorgungsspannung verbunden ist.
EP07005732A 2006-03-28 2007-03-21 Kaskoden-Spannungs-Erzeugung Withdrawn EP1840694A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610014655 DE102006014655A1 (de) 2006-03-28 2006-03-28 Kaskoden-Spannungs-Erzeugung

Publications (1)

Publication Number Publication Date
EP1840694A1 true EP1840694A1 (de) 2007-10-03

Family

ID=38179880

Family Applications (1)

Application Number Title Priority Date Filing Date
EP07005732A Withdrawn EP1840694A1 (de) 2006-03-28 2007-03-21 Kaskoden-Spannungs-Erzeugung

Country Status (2)

Country Link
EP (1) EP1840694A1 (de)
DE (1) DE102006014655A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4163188A (en) * 1978-05-30 1979-07-31 National Semiconductor Corporation System for establishing and steering a precise current
DE19947816A1 (de) * 1998-10-05 2000-04-27 Nat Semiconductor Corp Kaskode-Stromquelle niedriger Spannung
WO2000051681A1 (en) * 1999-03-01 2000-09-08 Cardiac Pacemakers, Inc. Current and temperature compensated voltage reference having improved power supply rejection
US20020121925A1 (en) * 1999-05-24 2002-09-05 Nilson Christopher D. Bias technique for operating point control in multistage circuits
US6831504B1 (en) * 2003-03-27 2004-12-14 National Semiconductor Corporation Constant temperature coefficient self-regulating CMOS current source
US6885220B2 (en) * 2001-01-19 2005-04-26 Infineon Technologies Ag Current source circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2214018A (en) * 1987-12-23 1989-08-23 Philips Electronic Associated Current mirror circuit arrangement
JPH09128078A (ja) * 1995-10-31 1997-05-16 Sony Corp 半導体集積回路装置
DE19903577C2 (de) * 1999-01-29 2000-11-23 Micronas Intermetall Gmbh Schaltungsanordnung eines integrierten Stromspiegels
DE10353340A1 (de) * 2003-11-14 2005-06-30 Infineon Technologies Ag Schaltungsanordnung zur Bereitstellung einer Vorspannung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4163188A (en) * 1978-05-30 1979-07-31 National Semiconductor Corporation System for establishing and steering a precise current
DE19947816A1 (de) * 1998-10-05 2000-04-27 Nat Semiconductor Corp Kaskode-Stromquelle niedriger Spannung
WO2000051681A1 (en) * 1999-03-01 2000-09-08 Cardiac Pacemakers, Inc. Current and temperature compensated voltage reference having improved power supply rejection
US20020121925A1 (en) * 1999-05-24 2002-09-05 Nilson Christopher D. Bias technique for operating point control in multistage circuits
US6885220B2 (en) * 2001-01-19 2005-04-26 Infineon Technologies Ag Current source circuit
US6831504B1 (en) * 2003-03-27 2004-12-14 National Semiconductor Corporation Constant temperature coefficient self-regulating CMOS current source

Also Published As

Publication number Publication date
DE102006014655A1 (de) 2007-10-11

Similar Documents

Publication Publication Date Title
DE102014118167B4 (de) Analogschalter und Verfahren zum Steuern von Analogschaltern
DE112008001273B4 (de) Ansteuerschema für Verarmungselemente in Abwärtswandlern
DE10344572B4 (de) Gateansteuerungseinrichtung zur Reduktion einer Stoßspannung und einem Schaltverlust
DE2254618A1 (de) Schaltungsanordnung zur referenzspannungserzeugung
DE2802189B2 (de) Gegentakt-Verstärkerschaltung
DE69310162T2 (de) Pegelumsetzungsschaltung
DE60130696T2 (de) Vorspannungsschaltung für einen Feldeffekttransistor
DE2438255C3 (de) Stromverstärker
DE3323446A1 (de) Eingangssignalpegelwandler fuer eine mos-digitalschaltung
DE10143032A1 (de) Elektronische Schaltung zum Erzeugen einer Ausgangsspannung mit einer definierten Temperaturabhängigkeit
DE2623245A1 (de) Stromversorgungseinrichtung
DE4010145C1 (de)
DE102005005290A1 (de) Konstantstromquellen-Vorrichtung mit zwei seriellen Verarmungs-MOS-Transistoren
WO2011124480A1 (de) Differenzverstärker mit einem rail-to-rail-eingangsspannungsbereich
EP1840694A1 (de) Kaskoden-Spannungs-Erzeugung
EP1843471A2 (de) Schaltungsanordnung zur Glitch-freien oder Glitch-reduzierten Signalübertragung zwischen Spannungsbereichen
DE2440937C3 (de) Differenzverstärker mit zwei MOS-Transistoren
EP0541164A1 (de) Verstärker
DE3546204C2 (de) Monolithisch integrierte Signalverstärkersstufe mit hoher Ausgangsdynamik
WO1999059249A1 (de) Verfahren und vorrichtung zum umschalten eines feldeffekttransistors
DE3724980A1 (de) Spannungswiederholerschaltung fuer eine ohmsche komponente aufweisende last mit kompensation der oberwellenverzerrung
DE10060842A1 (de) Stromspiegelschaltung
EP0869614B1 (de) Eingangsverstärker für Eingangssignale mit steilen Flanken
DE19940382A1 (de) Stromquelle für niedrige Betriebsspannungen mit hohem Ausgangswiderstand
DE3721221A1 (de) Spannungsverstaerkerschaltung geringer klirrverzerrung fuer widerstandsbehaftete lasten

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC MT NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA HR MK YU

17P Request for examination filed

Effective date: 20080402

AKX Designation fees paid

Designated state(s): DE FR GB IT NL

17Q First examination report despatched

Effective date: 20080520

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20140611