EP1803156A1 - Integrated circuit used in smart power technology - Google Patents
Integrated circuit used in smart power technologyInfo
- Publication number
- EP1803156A1 EP1803156A1 EP05779140A EP05779140A EP1803156A1 EP 1803156 A1 EP1803156 A1 EP 1803156A1 EP 05779140 A EP05779140 A EP 05779140A EP 05779140 A EP05779140 A EP 05779140A EP 1803156 A1 EP1803156 A1 EP 1803156A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- voltage
- gate
- integrated circuit
- mosfet
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
The invention relates to an integrated circuit used in smart power technology, particularly for use in the automobile domain, which has at least the following: high-voltage connections (a1, a2) for connecting to a high-voltage (U<SUB>H</SUB>); a smart circuit device (3) with low-voltage components, and; an ESD protective circuit (4), which is connected between the high-voltage connections (a1, a2) and which has a MOSFET (T1) connected via its source (S) and its drain (D) to the high-voltage connections (a1, a2). The gate (G) of the MOSFET is connected via a resistor (Rg) to the source (S) of the MOSFET. The gate resistor (Rg) is made of polycrystalline silicon. According to the invention, a high ESD strength with a relatively low surface use i.e. low costs can be achieved by using the poly-resistor as a gate resistor (Rg). A protective diode (D1, D2) can be advantageously connected between the source (S) and gate (G) and between the gate (G) and drain (D) of the MOSFET (T1) each time in a blocking direction, this protective diode blocking above the supply voltage (U<SUB>H</SUB>).
Description
Integrierte Schaltung in Smart-Power- TechnologieIntegrated circuit in smart power technology
Die Erfindung betrifft eine integrierte Schaltung in Smart-Power-Technologie.The invention relates to an integrated circuit in smart power technology.
Derartige Smart-Power-Schaltungen enthalten Treiber oder eine Endstufe, in denen Ströme von einigen Ampere geschaltet werden, und so genannte smarte Schaltungsteile, die für Ströme von einigen Mikro- bis Milli-Ampere ausgelegt sind. Sie werden insbesondere in Automobilanwendungen in ei¬ nem Spannungsbereich von 40 bis 60 V eingesetzt.Such smart power circuits include drivers or a final stage in which currents of a few amperes are switched, and so-called smart circuit parts, which are designed for currents of a few micro to milli-ampere. They are used in particular in automotive applications in a voltage range from 40 to 60 V.
Die Bauelemente der smarten Schaltungsteile sind in der Smart-Power- Technologie gegenüber dem Substrat über PN- oder NP-Übergänge mit ho¬ hen Durchbruchsspannungen isoliert. Hierbei kann z. B. bei N-Kanal- MOSFETs unterhalb einer als Body-Anschluss dienenden P-Wanne eine tief- liegende N-Wanne, z. B. deep N-WeII oder N-Epi, auf einem P-Substrat rea¬ lisiert werden, die den Anschluss der Niedervolt N-Kanal-Transistoren ge¬ genüber dem Substrat isoliert. Hierbei ist die Durchbruchsspannung der tief¬ liegenden N-Wanne gegenüber dem Substrat größer als 15V, z. B. im Be¬ reich von 40-80 V.The components of the smart circuit components are isolated in the smart power technology from the substrate via PN or NP junctions with high breakdown voltages. This z. B. in N-channel MOSFETs below serving as a body connection P-well a deep N-well, z. B. deep N-WeII or N-Epi, on a P-substrate, which isolates the connection of the low-voltage N-channel transistors ge compared to the substrate. Here, the breakdown voltage of the low-lying N-well with respect to the substrate is greater than 15V, z. In the range of 40-80 V.
Zum Schutz gegen elektrostatische Entladungen (ESD) sind spezielle Schutzstrukturen bzw. ESD-Schutzschalteinrichtungen vorgesehen. Sie wei¬ sen einen HVMOS-Transistor, z.B. DMOS, auf, der eine Spannungsfestigkeit von z.B. 20 bis 80 V besitzt. Drain und Source liegen zwischen den An- schlusspads, zwischen denen der ESD-Strom fließt. Das Gate ist hierbei ü- ber einen Gatewiderstand an Source angeschlossen. Unter ESD-Belastung wird das Gate über die parasitäre Drain-Gate-Kapazität des MOSFETs auf¬ gesteuert, so dass der MOSFET den ESD-Strom über den geöffneten MOS- Kanal ableitet. Indem der Transistor ausreichend groß dimensioniert ist, wird
hierdurch die auftretende ESD-Spannung begrenzt, so dass keine Schädi¬ gungen an den Treibern bzw. der Endstufe oder den Smart-Power-Schal- tungsteilen bzw. Niedervolt-Schaltungsteilen auftreten. Durch den Gatewi¬ derstand wird das Gate im Normalbetrieb auf Massepotenzial gezogen, so dass der Transistor sperrt. Indem der Gatewiderstand hinreichend groß di¬ mensioniert ist, kann die über die parasitäre Drain-Gate-Kapazität eingekop¬ pelte Gatespannung hinreichend lange gehalten werden. Der Gatewider¬ stand beträgt dementsprechend typischerweise 5 kOhm bis 100 kOhm.For protection against electrostatic discharge (ESD) special protective structures or ESD protection switching devices are provided. They have an HVMOS transistor, eg DMOS, which has a dielectric strength of, for example, 20 to 80 V. The drain and source are located between the connection pads, between which the ESD current flows. In this case, the gate is connected to the source via a gate resistor. Under ESD loading, the gate is controlled via the parasitic drain-gate capacitance of the MOSFET, so that the MOSFET dissipates the ESD current via the opened MOS channel. By the transistor is sufficiently large, is This limits the occurring ESD voltage, so that no damage to the drivers or the output stage or the smart power circuit parts or low-voltage circuit parts occurs. The gate resistor pulls the gate to ground potential during normal operation so that the transistor blocks. By virtue of the gate resistance being dimensioned sufficiently large, the gate voltage coupled across the parasitic drain-gate capacitance can be kept sufficiently long. Accordingly, the gate resistance is typically 5 kohms to 100 kohms.
In der Smart-Power-Technologie werden für den Gatewiderstand diffundierte Gebiete, z.B. pwell, pbody, pfield - Widerstände ausgebildet. Derartige Wi¬ derstände können in den oben angegebenen Dimensionierungen durch Dif¬ fusion mit relativ geringem Flächenbelag und somit geringen Kosten ausge¬ bildet werden.In smart power technology, regions diffused for the gate resistance, e.g. pwell, pbody, pfield - resistors trained. Such resistances can be formed in the above-mentioned dimensions by diffusion with a relatively low surface covering and thus low costs.
Nachteilhaft an derartigen Transistor-Schutzschaltungen ist jedoch, dass ei¬ ne Aufsteuerung des Gates problematisch ist. Die diffundierten Gatewi¬ derstände bilden zusammen mit dem P-Substrat parasitäre Transistoren. Der erste parasitäre Substrattransistor ist der vertikale parasitäre PNP-Transistor, der durch P-Diffusion, z.B. pbody als Emitter, N-Wanne, z.B. N-Epi und P- Substrat gebildet wird. Der zweite parasitäre Transistor ist der laterale NPN- Transistor, der zwischen einer N-Wanne eines anderen Bauelementes oder Bauelementeblocks, z.B. einer Digital-Wanne, als Emitter, p-Substrat als Ba¬ sis und der N-Wanne des diffundierten Widertandes als Kollektor wirksam werden kann.A disadvantage of such transistor protection circuits, however, is that ei¬ ne control of the gate is problematic. The diffused gate resistances form parasitic transistors together with the P-type substrate. The first parasitic substrate transistor is the PNP vertical parasitic transistor which is P-diffused, e.g. pbody as emitter, N-well, e.g. N-epi and P-substrate is formed. The second parasitic transistor is the lateral NPN transistor connected between an N-well of another device or device block, e.g. a digital well, as emitter, p-substrate as Ba¬ sis and the N-well of the diffused Widertandes can be effective as a collector.
Die erfindungsgemäße integrierte Schaltung weist demgegenüber einige Vor¬ teile auf. Erfindungsgemäß ist der Gatewiderstand als Poly-Widerstand aus¬ gebildet, d.h., aus polykristallinem Silizium gefertigt. Hierdurch wird in Kauf genommen, dass zunächst grundsätzlich eine größere Fläche erforderlich ist als bei den herkömmlichen diffundierten Widerständen. Es wird jedoch er¬ kannt, dass durch den Einsatz von Poly-Widerständen nicht die oben ge-
nannten Nachteile der parasitären Transistoren diffundierter Widerstände auftreten. Somit kann die ESD-Festigkeit bei gleichem Flächeneinsatz bzw. gleichen Kosten um bis zu einem Faktor zwei erhöht werden. Alternativ hier¬ zu können die Chipfläche bzw. die Kosten bei vorgegebener ESD-Festigkeit verringert werden.In contrast, the integrated circuit according to the invention has some advantages. According to the invention, the gate resistance is formed as a poly resistor, ie, made of polycrystalline silicon. As a result, it is accepted that initially, in principle, a larger area is required than with the conventional diffused resistors. However, it is known that the use of poly resistors does not result in the above called disadvantages of the parasitic transistors diffused resistors occur. Thus, the ESD strength can be increased by up to a factor of two for the same area or cost. Alternatively, the chip area or the costs for a given ESD strength can be reduced.
Erfindungsgemäß ist somit überraschenderweise eine deutliche Verbesse¬ rung der Schalteigenschaften gegenüber den herkömmlichen Systemen möglich. Vorteilhafterweise kann zwischen Gate und Source eine die Aus- Steuerspannung UGS begrenzende Diode, z.B. eine Zenerdiode, in Sperrrich¬ tung geschaltet sein. Weiterhin kann auch zwischen Gate und Drain eine o- berhalb der Betriebsspannung sperrende Diode, z.B. Zenerdiode, oder ent¬ sprechend eine Kette von Dioden geschaltet sein, um das Gate auch über diesen Pfad zusätzlich aufzusteuern.Thus, surprisingly, according to the invention, a clear improvement in the switching properties over conventional systems is possible. Advantageously, a gate limiting the turn-off control voltage UGS, e.g. a Zener diode, be connected in Sperrrich¬ direction. Furthermore, a diode blocking the operating voltage between gate and drain, e.g. Zener diode, or be connected in accordance with a chain of diodes, in order to additionally control the gate via this path.
Die Erfindung wird im Folgenden anhand der beiliegenden Zeichnungen an einigen Ausführungsformen erläutert. Es zeigen:The invention will be explained below with reference to the accompanying drawings of some embodiments. Show it:
Fig. 1 ein Schaltbild einer erfindungsgemäßen integrierten Schaltung mit ESD-Schutz-Transistorschaltung gemäß ei¬ ner ersten Ausführungsform,1 is a circuit diagram of an integrated circuit according to the invention with ESD protection transistor circuit according to ei¬ ner first embodiment,
Fig. 2 eine ESD-Schutz-Transistorschaltung gemäß einer weite¬ ren Ausführungsform,2 shows an ESD protection transistor circuit according to a further embodiment,
Fig. 3 eine ESD-Schutz-Transistorschaltung gemäß einer weite¬ ren Ausführungsform.3 shows an ESD protection transistor circuit according to a further embodiment.
Eine integrierte Schaltung 1 weist gemäß der in Fig. 1 gezeigten Ausfüh- rungsform eine Endstufe 2 bzw. Treibereinrichtung auf, in der Ströme von einigen Ampere geschaltet werden, und eine smarte Schaltungseinrichtung 3 mit smarten Schaltungselementen, die für Ströme von einigen Mikro- bis MiI-
Ii-Ampere ausgelegt sind. Die Endstufe 2 und die smarte Schaltungseinrich¬ tung 3 sind zwischen einem Hochvoltanschlusspad a1 für eine Hochvolt¬ spannung UH > 15V und einem Masseanschlusspad a2 sowie gegebenen¬ falls weiteren Anschlusspads geschaltet; hierbei kann z. B. gemäß Fig. 1 bei allen Ausführungsformen auch ein weiterer Anschlusspad a3 für eine Nieder¬ voltspannung UL, z. B. kleiner/gleich 5 V, und gegebenenfalls ein weiterer Masseanschlusspad vorgesehen sein. Grundsätzlich können die Niedervolt- Bauelemente der smarten Schaltungseinrichtung 3 jedoch auch über ent¬ sprechende Vorwiderstände an die Hochvoltspannung UH angeschlossen werden. Die Endstufe 2 kann erfindungsgemäß auch außerhalb der Integrier¬ ten Schaltung 1 angeordnet sein und ist daher in Fig. 1 gestrichelt gezeichnet und in den weiteren Figuren - beispielhaft - nicht eingezeichnet.An integrated circuit 1, according to the embodiment shown in FIG. 1, has an output stage 2 in which currents of a few amperes are switched, and a smart circuit device 3 with smart circuit elements which are suitable for currents from a few micro to MiI - Ii amps are designed. The output stage 2 and the smart circuit device 3 are connected between a high-voltage connection pad a1 for a high-voltage voltage U H > 15V and a ground connection pad a2 and, if appropriate, further connection pads; this z. B. in accordance with FIG. 1 in all embodiments, a further connection pad a3 for a Nieder¬ voltspannung UL, z. B. less than or equal to 5 V, and optionally provided a further ground pad. In principle, however, the low-voltage components of the smart circuit device 3 can also be connected to the high-voltage U H via corresponding series resistors. According to the invention, the output stage 2 can also be arranged outside the integrating circuit 1 and is therefore shown by dashed lines in FIG. 1 and not shown in the further figures by way of example.
Die Bauelemente der smarten Schaltungseinrichtung 3 sind gegenüber dem Substrat des Chips über PN- oder NP-Übergänge mit hohen Durchbruchs¬ spannungen isoliert. Hierbei kann z. B. bei den Niedervolt-N-Kanal- MOSFETs unterhalb einer als Body-Anschluss dienenden P-Wanne eine tief¬ liegende N-Wanne, z. B. deep N-WeII oder N-Epi, auf einem P-Substrat rea¬ lisiert werden, die den Anschluss der Niedervolt-N-Kanaltransistoren gegen- über dem Substrat isoliert. Hierbei ist die Durchbruchspannung der tieflie¬ genden N-Wanne gegenüber dem Substrat größer als 15V, z. B. im Bereich von 40-80 V.The components of the smart circuit device 3 are insulated from the substrate of the chip via PN or NP junctions with high breakdown voltages. This z. B. in the low-voltage N-channel MOSFETs below serving as a body connection P-well a tief¬ lying N-well, z. B. deep N-WeII or N-Epi, be realized on a P-substrate, which isolates the connection of the low-voltage N-channel transistors to the substrate. Here, the breakdown voltage of the low-lying N-well with respect to the substrate is greater than 15V, z. In the range of 40-80 V.
Weiterhin ist eine ESD-Schutz-Transistorschalteinrichtung 4 vorgesehen, die gemäß der Ausführungsform der Fig. 1 einen HVMOS-Transistor T1 , z.B. einen DMOS-Transistor T1 aufweist, der eine Spannungsfestigkeit von z.B. 20 bis 80 V besitzt. Drain D liegt gemäß Fig. 1 am Hochvoltanschlusspad a1 und Source S am Masseanschlusspad a2. Alternativ hierzu kann bei einer entsprechenden integrierten Schaltung Drain D auch direkt an einem Ein- oder Ausgangspad liegen, dessen Spannungsfestigkeit 15 V überschreitet.Furthermore, an ESD protection transistor switching device 4 is provided which, according to the embodiment of FIG. 1, comprises an HVMOS transistor T1, e.g. a DMOS transistor T1 having a withstand voltage of e.g. 20 to 80 V owns. Drain D is shown in FIG. 1 at the high-voltage terminal pad a1 and S source on the ground terminal pad a2. Alternatively, in a corresponding integrated circuit, drain D may also be located directly on an input or output pad whose voltage resistance exceeds 15V.
Das Gate G ist über einen Widerstand Rg an Source S angeschlossen. Unter ESD-Belastung wird das Gate G über die parasitäre Drain-Gate-Kapazität
von T1 aufgesteuert. Dann leitet T1 den ESD-Strom zwischen Drain D und Source S über den geöffneten MOS-Kanal ab. Indem T1 ausreichend groß dimensioniert ist, wird hierdurch die Spannung begrenzt, so dass keine Schädigungen auftreten. Durch den Widerstand Rg wird das Gate G von T1 im Normalbetrieb auf Massepotenzial GND bzw. OV gezogen, so dass der Transistor T1 durch die Gate-Source-Spannung UGS = 0 gesperrt ist. Rg ist hierbei hinreichend hochohmig ausgelegt, damit unter einer ESD-Belastung die oben beschriebene kapazitive Aufsteuerung von T1 erreicht wird. Hierzu beträgt Rg typischerweise 5 kOhm bis 100 kOhm.The gate G is connected to source S via a resistor Rg. Under ESD stress, the gate G becomes across the parasitic drain-gate capacitance turned on by T1. Then T1 diverts the ESD current between drain D and source S via the open MOS channel. By T1 is dimensioned sufficiently large, thereby the voltage is limited, so that no damage occurs. Through the resistor Rg, the gate G of T1 is pulled in normal operation to ground potential GND or OV, so that the transistor T1 is blocked by the gate-source voltage UGS = 0. Rg is designed sufficiently high-impedance, so that under an ESD load the above-described capacitive control of T1 is achieved. For this purpose, Rg is typically 5 kohms to 100 kohms.
Die Hochvoltspannung UH kann zum einen eine Hochvoltversorgungsspan- nung sein, wenn z. B. die gestrichelt gezeichnete Endstufe 2 an die Pads a1 und a2 angeschlossen ist; weiterhin kann der Päd a1 aber auch als Hochvolt- Ei rWAusgangspad dienen.The high-voltage U H can on the one hand be a high-voltage supply voltage, if z. B. the dashed line output stage 2 is connected to the pads a1 and a2; furthermore, the pedestal a1 can also serve as a high-voltage generator.
Erfindungsgemäß ist Rg als Poly-Widerstand, d.h. aus polykristallinem Silizi¬ um, gefertigt. Hierdurch treten die bei herkömmlichen diffundierten P- Widerständen genannten Effekte der auftretenden parasitären Transistoren nicht auf. Es kann somit die ESD-Festigkeit bei gleichem Flächeneinsatz und entsprechend gleichen Kosten erhöht werden.According to the invention, Rg is referred to as poly-resistance, i. made of polycrystalline silicon. As a result, the effects of the occurring parasitic transistors mentioned in conventional diffused P resistors do not occur. It can thus be increased ESD strength for the same area use and the same cost.
Bei der Ausführungsform der Fig. 2 ist eine Diode D1 , z.B. eine Zenerdiode, zwischen Gate G und Source S geschaltet. D1 soll hierbei die Gate-Source- Spannung UGS begrenzen. Weiterhin kann vorteilhafterweise eine oberhalb der Betriebsspannung UH sperrende Diode D2, insbesondere eine Zenerdio¬ de, oder eine Kette von Dioden zwischen Drain D und Gate G eingesetzt werden, um das Gate G auch über diesen Pfad zusätzlich aufzusteuern, d.h. bei einem ESD-PuIs über die in Sperrrichtung geschaltete Diode bei Über¬ schreiten deren Grenzspannung die Gatespannung nach oben zu ziehen.In the embodiment of FIG. 2, a diode D1, for example a Zener diode, is connected between gate G and source S. D1 is intended to limit the gate-source voltage UGS. Furthermore, it is advantageously possible to use a diode D2 blocking the operating voltage U H , in particular a zener diode, or a chain of diodes between the drain D and the gate G, in order to additionally control the gate G via this path, ie with an ESD pulse via the reverse-biased diode when exceeding its limit voltage to pull the gate voltage upwards.
Fig. 3 zeigt eine weitere Ausführungsform, bei der die Gate-Ansteuerung des Transistors T1 über eine entsprechend geschaltete Vorstufe 5, die entspre-
chend der Schalteinrichtung 4 der Fig. 2 ausgebildet ist, verstärkt aufgesteu¬ ert wird. Die Vorstufe 5 weist somit einen zweiten MOSFET T2, einen zwi¬ schen dessen Gate G2 und dessen Source S2 des zweiten MOSFETs T2 geschalteten Widerstand R2 und Dioden D3 und D4 auf. Auch hierbei ist R2 wiederum als Poly-Widerstand ausgebildet.FIG. 3 shows a further embodiment in which the gate drive of the transistor T1 is connected via a correspondingly connected pre-stage 5, the corresponding 2 of the switching device 4 is formed amplified aufgesteu¬ is. The pre-stage 5 thus has a second MOSFET T2, a zwi¬ tween its gate G2 and the source S2 of the second MOSFETs T2 connected resistor R2 and diodes D3 and D4. Again, R2 is again designed as a poly resistor.
Bei allen Ausführungsformen der Fig. 1 bis 3 kann eine Verpolschutzdiode D5 zwischen dem Anschlusspad a1 und Drain D geschaltet sein, die bei¬ spielhaft in Fig. 3 eingezeichnet ist.In all the embodiments of FIGS. 1 to 3, a polarity reversal protection diode D5 can be connected between the connection pad a1 and drain D, which is shown by way of example in FIG.
Alternativ zu der gezeigten Ausführungsform können die Transistoren T2 und T2 insbesondere auch HVPMOS-Transistoren sein. In diesem Fall liegt die Hochvoltspannung an Source und die Masse an Drain.
As an alternative to the embodiment shown, the transistors T2 and T2 may in particular also be HVPMOS transistors. In this case, the high voltage is at source and the ground at drain.
Claims
1. Integrierte Schaltung in Smart-Power- Technologie, die mindestens auf¬ weist: Hochvoltanschlüsse (a1 , a2) zum Anschluss an eine Hochvoltspannung1. Integrated circuit in smart power technology, which has at least auf¬: high-voltage terminals (a1, a2) for connection to a high-voltage
(UH), eine smarte Schaltungseinrichtung (3) mit Niedervolt-Bauelementen, eine zwischen den Hochvoltanschlüssen (a1 , a2) geschaltete ESD-(UH), a smart circuit device (3) with low-voltage components, a switched between the high-voltage terminals (a1, a2) ESD
Schutzschaltung (4), die einen mit seiner Source (S) und seinem Drain (D) an die Hochvoltanschlüsse (a1 , a2) angeschlossenen MOSFET (T1 ) aufweist, dessen Gate (G) über einen Widerstand (Rg) mit seiner SourceProtection circuit (4) having a with its source (S) and its drain (D) to the high-voltage terminals (a1, a2) connected to the MOSFET (T1) whose gate (G) via a resistor (Rg) with its source
(S) verbunden ist, wobei der Gatewiderstand (Rg) aus polykristallinem Silizium ausgebildet ist.(S), wherein the gate resistor (Rg) is formed of polycrystalline silicon.
2. Integrierte Schaltung nach Anspruch 1 , dadurch gekennzeichnet, dass der MOSFET (T1 ) ein N-Kanal MOSFET für Hochvolt-Anwendungen ist.2. Integrated circuit according to claim 1, characterized in that the MOSFET (T1) is an N-channel MOSFET for high-voltage applications.
3. Integrierte Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der MOSFET ein HVPMOS- oder DMOS-Transistor ist.3. Integrated circuit according to claim 1 or 2, characterized in that the MOSFET is a HVPMOS or DMOS transistor.
4. Integrierte Schaltung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass zwischen Source (S) und Gate (G) in Sperrrich¬ tung eine Schutzdiode (D1) geschaltet ist.4. Integrated circuit according to one of the preceding claims, characterized in that between the source (S) and gate (G) in the direction Sperrrich¬ a protective diode (D1) is connected.
5. Integrierte Schaltung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass zwischen Gate (G) und Drain (D) in Sperrrichtung eine weitere Schutzdiode (D2) geschaltet ist, die oberhalb der Versor¬ gungsspannung (UH) sperrt.5. Integrated circuit according to one of the preceding claims, characterized in that between the gate (G) and drain (D) in the reverse direction, a further protective diode (D2) is connected, the supply voltage above the supply (U H ) blocks.
6. Integrierte Schaltung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass zwischen Gate (G) und Drain (D) des MOSFET eine Vorstufe (5) mit einem zweiten MOSFET (T2) und einem zwischen Gate (G2) und Source (S2) des zweiten MOSFETs (T2) geschalteten Wi¬ derstand (R2) aus polykristallinem Silizium geschaltet ist.6. Integrated circuit according to one of the preceding claims, characterized in that between gate (G) and drain (D) of the MOSFET a preliminary stage (5) is connected to a second MOSFET (T2) and a resistor (R2) of polycrystalline silicon connected between gate (G2) and source (S2) of the second MOSFET (T2).
7. Integrierte Schaltung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass zwischen einem Hochvoltanschluss (a1 , a2) und dem MOSFET (T1 ) eine Verpolschutzdiode (D5) geschaltet ist7. Integrated circuit according to one of the preceding claims, characterized in that between a high-voltage terminal (a1, a2) and the MOSFET (T1) a reverse polarity protection diode (D5) is connected
8. Integrierte Schaltung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass sie eine zwischen den Hochvoltanschlüssen (a1 , a2) geschaltete Endstufe (2) für Leistungsströme aufweist.8. Integrated circuit according to one of the preceding claims, characterized in that it comprises a between the high-voltage terminals (a1, a2) connected to the final stage (2) for power currents.
9. Integrierte Schaltung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Niedervolt-Bauelemente der smarten Schal- tungseinrichtung (3) gegenüber dem Substrat durch Halbleiterübergänge mit Durchbruchsspannungen oberhalb von 15V, insbesondere im Bereich 40 - 80 V, isoliert sind.9. Integrated circuit according to one of the preceding claims, characterized in that the low-voltage components of the smart circuit device (3) relative to the substrate by semiconductor junctions with breakdown voltages above 15V, in particular in the range 40 - 80 V isolated.
10. Integrierte Schaltung nach Anspruch 9, dadurch gekennzeichnet, dass die smarte Schaltungseinrichtung (3) Niedervolt-N-Kanal- MOSFETS mit einer als Body-Anschluss dienenden P-Wanne auf einer tiefliegenden N- Wanne auf einem P-Substrat aufweist, wobei die Durchbruchspannung der tiefliegenden N-Wanne gegenüber dem P-Substrat größer als 15 V, z. B. im Bereich von 40-80 V liegt. 10. An integrated circuit according to claim 9, characterized in that the smart circuit device (3) low-voltage N-channel MOSFETs having a body serving as a P-well on a low-lying N-well on a P-substrate, wherein the Breakdown voltage of the low-lying N-well with respect to the P-substrate greater than 15 V, z. B. is in the range of 40-80 V.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004050767A DE102004050767A1 (en) | 2004-10-16 | 2004-10-16 | Integrated circuit in smart power technology |
| PCT/EP2005/054023 WO2006040211A1 (en) | 2004-10-16 | 2005-08-16 | Integrated circuit used in smart power technology |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| EP1803156A1 true EP1803156A1 (en) | 2007-07-04 |
Family
ID=35445748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| EP05779140A Withdrawn EP1803156A1 (en) | 2004-10-16 | 2005-08-16 | Integrated circuit used in smart power technology |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20080116519A1 (en) |
| EP (1) | EP1803156A1 (en) |
| JP (1) | JP2008517452A (en) |
| CN (1) | CN101040380A (en) |
| DE (1) | DE102004050767A1 (en) |
| WO (1) | WO2006040211A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8077440B2 (en) | 2007-06-21 | 2011-12-13 | Nxp B.V. | ESD protection circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2953192B2 (en) * | 1991-05-29 | 1999-09-27 | 日本電気株式会社 | Semiconductor integrated circuit |
| DE9403928U1 (en) * | 1994-03-09 | 1994-08-04 | Ic Haus Gmbh | Circuit arrangement for reverse polarity protection in integrated circuits |
| EP0697757A1 (en) * | 1994-08-16 | 1996-02-21 | United Memories, Inc. | Electrostatic discharge protection circuit for an integrated circuit device |
| US6064249A (en) * | 1997-06-20 | 2000-05-16 | Texas Instruments Incorporated | Lateral DMOS design for ESD protection |
| WO2003063203A2 (en) * | 2002-01-18 | 2003-07-31 | The Regents Of The University Of California | On-chip esd protection circuit |
-
2004
- 2004-10-16 DE DE102004050767A patent/DE102004050767A1/en not_active Withdrawn
-
2005
- 2005-08-16 CN CNA2005800354043A patent/CN101040380A/en active Pending
- 2005-08-16 JP JP2007536132A patent/JP2008517452A/en not_active Withdrawn
- 2005-08-16 WO PCT/EP2005/054023 patent/WO2006040211A1/en active Application Filing
- 2005-08-16 US US11/665,570 patent/US20080116519A1/en not_active Abandoned
- 2005-08-16 EP EP05779140A patent/EP1803156A1/en not_active Withdrawn
Non-Patent Citations (1)
| Title |
|---|
| See references of WO2006040211A1 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102004050767A1 (en) | 2006-04-20 |
| US20080116519A1 (en) | 2008-05-22 |
| CN101040380A (en) | 2007-09-19 |
| JP2008517452A (en) | 2008-05-22 |
| WO2006040211A1 (en) | 2006-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19533958C2 (en) | Protection circuit against electrostatic discharge containing a capacitor circuit | |
| DE19518550C2 (en) | Input protection circuit for a MOS device | |
| DE3910709C2 (en) | Protection device for integrated circuits against electrostatic discharge | |
| DE102007063829B3 (en) | Diode-based gate coupling ESD protection for improved ESD characteristics and methods of operating the same | |
| DE10362264B4 (en) | Semiconductor device and this integrated circuit using | |
| DE19927727B4 (en) | A surge arresting circuit for insulated gate transistors and method for establishing an associated resistance value | |
| EP1714321B1 (en) | Circuit arrangement and method for protecting an integrated semiconductor circuit | |
| DE102013218670A1 (en) | Reverse polarity protection for high-side switches in n-substrate | |
| EP0905780A2 (en) | Integrated circuit with a protection structure against electrostatic discharge | |
| DE102010030064A1 (en) | protection circuit | |
| DE102008034158B4 (en) | Integrated circuits with a semiconductor device in thin-film SOI technology and method for producing the same | |
| DE102008036834A1 (en) | Diode based ESD concept for demos protection | |
| DE10239230A1 (en) | High-frequency semiconductor device | |
| DE102014102714A1 (en) | Integrated circuit with ESD protection structure and photon source | |
| EP1025590B1 (en) | Electrostatic discharge device for integrated circuits | |
| DE102012014860A1 (en) | ESD protection | |
| DE102012200276A1 (en) | SYSTEM AND METHOD FOR PREVENTING BIPOLAR PARASITIC ACTIVATION IN A SEMICONDUCTOR SWITCHING | |
| DE4334513C1 (en) | CMOS circuit having increased voltage rating | |
| DE112004002717B4 (en) | Buffer circuit and buffer circuit arrangement with electrostatic discharge protection | |
| DE19740125C2 (en) | Circuit for discharge protection of integrated circuits with a controllable silicon rectifier and a MOS transistor as protective elements | |
| DE102006026691B4 (en) | ESD protection circuit and method | |
| EP1803156A1 (en) | Integrated circuit used in smart power technology | |
| DE19938403C2 (en) | circuit | |
| DE102006037500B3 (en) | Low leakage ESD protection circuit and ESD protection method | |
| DE102020104869B3 (en) | CIRCUIT ARRANGEMENT WITH GALVANIC ISOLATION |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
| 17P | Request for examination filed |
Effective date: 20070516 |
|
| AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): DE FR IT NL |
|
| DAX | Request for extension of the european patent (deleted) | ||
| RBV | Designated contracting states (corrected) |
Designated state(s): DE FR IT NL |
|
| 17Q | First examination report despatched |
Effective date: 20091008 |
|
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN |
|
| 18D | Application deemed to be withdrawn |
Effective date: 20100219 |