Hintergrund der ErfindungBackground of the invention
Die
vorliegende Erfindung bezieht sich auf eine ESD-Schutzschaltung (ESD = Electrostatic
Discharge, elektrostatische Entladung) mit einem geringen Leckstrom,
wie sie beispielsweise zum Schutz von integrierten Schaltungen zum
Einsatz kommen kann.The
The present invention relates to an ESD protection circuit (ESD = Electrostatic
Discharge, electrostatic discharge) with a low leakage current,
as for example for the protection of integrated circuits for
Use can come.
Elektrostatische
Entladung ist beispielsweise ein elektrischer Stromimpuls, der,
ausgelöst
durch eine große
Potentialdifferenz, über
elektrisch leitendes, aber auch über
ein normalerweise elektrisch isolierendes Material fließen kann.electrostatic
Discharge is, for example, an electrical current pulse which,
triggered
through a big one
Potential difference, over
electrically conductive, but also about
a normally electrically insulating material can flow.
Integrierte
Schaltungen (IC = Integrated Circuit) werden oft durch Spannungsspitzen
geschädigt, die
aktive Elemente innerhalb der integrierten Schaltung überlasten
und einen dauerhaften Schaden verursachen können. Berührt beispielsweise ein Körper, der
statische Elektrizität
aufweist, metallische Anschlussstifte eines ICs, so entlädt dieser
eine hohe Spannung über
die metallischen Anschlussstifte des ICs, wodurch dessen interne
Schaltungen beschädigt
werden können.
Elektrostatische Entladung kann also verursachen, dass ein elektrisches
System seine Wirksamkeit verliert.integrated
Circuits (IC = Integrated Circuit) are often caused by voltage spikes
damaged, the
Overload active elements within the integrated circuit
and cause permanent damage. For example, touches a body that
static electricity
has metallic pins of an IC, so this discharges
a high voltage over
the metallic pins of the IC, reducing its internal
Circuits damaged
can be.
Electrostatic discharge can thus cause an electrical
System loses its effectiveness.
Eine
ESD-Schutzschaltung kann schädigende
Effekte von elektrostatischer Entladung verhindern. Gleichzeitig
muss eine ESD-Schutzschaltung der Energie der elektrostatischen
Entladung widerstehen können,
um nicht selbst beschädigt
zu werden. Des Weiteren sollte eine ESD-Schutzschaltung nur dann
eingreifen, wenn eine elektrostatische Entladung auftritt.A
ESD protection circuit can be harmful
Prevent the effects of electrostatic discharge. simultaneously
must be an ESD protection circuit of the energy of the electrostatic
Can withstand discharge
not damaged by yourself
to become. Furthermore, an ESD protection circuit should only work
engage when an electrostatic discharge occurs.
Bei
einem normalen Betrieb der integrierten Schaltung, d.h. wenn keine
elektrostatische Entladung an Ein-/Ausgabe-Kontakten eines IC's Auftritt, ist es aus Gründen einer
Leistungsaufnahme der integrierten Schaltung vorteilhaft, wenn über die Ein-/Ausgabekontakte
des IC's kein bzw.
nur ein geringer Strom fließt.
Die Forderung nach geringen Strömen über die
Ein-/Ausgabekontakte wird nur gestellt, wenn die zu schützende Schaltung
versorgt, also in Betrieb ist. Signale von Sensoren, die entweder
von einer anderen Versorgungsspannung gespeist werden als beispielsweise
zu schützende
Auswerte-ICs, oder Signale, wo es aufgrund von Verschiebungen von
Bezugspotentialen auf langen Leitungen zu Über- oder Unterspannungen an
den Ein-/Ausgabekontakten des Auswerte-ICs kommen kann, sorgen dafür, dass
die Eingangsspannungen des ICs über
eine obere Versorgungsspannung (VDD) oder unter eine untere Versorgungsspannung (VSS)
gehen können.
Dabei sollte eine ESD-Schutzschaltung so dimensioniert sein, dass
sie bei zu tolerierenden Eingangsspannungen geringfügig über der oberen
(VDD) oder geringfügig
unter der unteren Versorgungsspannung (VSS) nur geringe Eingangsströme aufweist.at
normal operation of the integrated circuit, i. if no
Electrostatic discharge on input / output contacts of an IC's appearance, it is for the sake of a
Power consumption of the integrated circuit advantageous when using the input / output contacts
of the IC or no
only a small amount of electricity flows.
The demand for low currents over the
Input / output contacts is only provided if the circuit to be protected
supplied, so is in operation. Signals from sensors, either
be fed by a different supply voltage than, for example
to be protected
Evaluation ICs, or signals where it is due to shifts of
Reference potentials on long lines to over or under voltages
the input / output contacts of the evaluation IC can ensure that
the input voltages of the IC over
an upper supply voltage (VDD) or below a lower supply voltage (VSS)
can go.
In this case, an ESD protection circuit should be dimensioned so that
at slightly tolerable input voltages slightly above the upper
(VDD) or slightly
below the lower supply voltage (VSS) has only low input currents.
EP 0 753 892 A1 offenbart
eine ESD-Schutzschaltung für
integrierte Schaltungen mit einer Darlington-Diodenkette, die zwischen
eine Ein-/Ausgabekontaktstelle und eine erste Versorgungsspannung
geschaltet ist. Dabei sind die Senken- bzw. Kollektoranschlüsse von
Transistoren der Darlington-Schaltung über einen Widerstand mit einer
zweiten Versorgungsspannung verbunden. Zur Leckstrombegrenzung im
Normalbetrieb (d.h. keine Über- bzw.
Unterspannung an der Ein-/Ausgabekontaktstelle)
offenbart EP 0 753
892 A1 einen Dämpfungstransistor
zwischen der Basis der ersten Stufe der Darlington-Schaltung und
der Basis der letzten Stufe. Der Zweck des Dämpfungstransistors ist, die
Spannung an der Basis der ersten Transistorstufe auf diejenige einer
in Durchlassrichtung vorgespannten Diode unterhalb der ersten Versorgungsspannung
zu klemmen. Hierdurch werden die anderen pnp-Stufen gedämpft, bis die Spannung an der
Ein-/Ausgabekontaktstelle
die erste Versorgungsspannung übersteigt.
Der Dämpfungstransistor
wird dazu verwendet, Leckströme
in Sperrrichtung zu dämpfen. EP 0 753 892 A1 discloses an integrated circuit ESD protection circuit having a Darlington diode string connected between an input / output pad and a first supply voltage. In this case, the drain or collector terminals of transistors of the Darlington circuit are connected via a resistor to a second supply voltage. For leakage current limiting in normal operation (ie no over- or undervoltage at the input / output contact point) disclosed EP 0 753 892 A1 an attenuation transistor between the base of the first stage of the Darlington circuit and the base of the last stage. The purpose of the damping transistor is to clamp the voltage at the base of the first transistor stage to that of a forward biased diode below the first supply voltage. As a result, the other pnp stages are attenuated until the voltage at the input / output pad exceeds the first supply voltage. The damping transistor is used to damp reverse leakage currents.
US 2003/0151877 A1 offenbart
eine ESD-Schutzschaltung für
eine integrierte Schaltung, die zwischen einen ersten Versorgungsspannungsanschluss
(Vdd) und einen zweiten Versorgungsspannungsanschluss (Vss) geschaltet
ist. Des Weiteren ist die integrierte Schaltung mit einem ersten Ein-/Ausgabeanschluss
und einem zweiten Ein-/Ausgabeanschluss verbunden. Falls ein positiver
oder negativer ESD-Überspannungspuls
von dem ersten zu dem zweiten Ein-/Ausgabeanschluss auftritt, leitet eine
Schalteinrichtung. Um Leckströme über Dioden zu
kompensieren, umfasst die ESD-Schutzschaltung eine positive Ladungspumpe
und eine negative Ladungspumpe. Die positive Ladungspumpe ist zwischen
Vdd und eine positive ESD-Busleitung geschaltet. Die negative Ladungspumpe
ist zwischen Vss und eine negative ESD-Busleitung geschaltet. Durch die positive
Ladungspumpe wird die positive ESD-Busleitung auf eine Spannung
vorgeladen, die größer ist
als die größte erwartete
Eingangsspannung an dem ersten Ein-/Ausgabeanschluss. In ähnlicher
Weise wird die negative ESD-Busleitung auf eine Spannung unterhalb
der kleinsten zu erwartenden Signalspannung von der negativen Ladungspumpe
vorgeladen. US 2003/0151877 A1 discloses an ESD protection circuit for an integrated circuit connected between a first supply voltage terminal (Vdd) and a second supply voltage terminal (Vss). Furthermore, the integrated circuit is connected to a first input / output port and a second input / output port. If a positive or negative ESD overvoltage pulse occurs from the first to the second input / output port, a switching device will conduct. To compensate for leakage through diodes, the ESD protection circuit includes a positive charge pump and a negative charge pump. The positive charge pump is connected between Vdd and a positive ESD bus line. The negative charge pump is connected between Vss and a negative ESD bus line. The positive charge pump precharges the positive ESD bus line to a voltage greater than the largest expected input voltage at the first input / output port. Similarly, the negative ESD bus line is precharged to a voltage below the lowest expected signal voltage from the negative charge pump.
Zusammenfassung der ErfindungSummary of the invention
Gemäß Ausführungsbeispielen
schafft die vorliegende Erfindung eine ESD-Schutzschaltung mit einem
Kontaktanschluss, einem ersten Versorgungsspannungsanschluss für ein erstes
Versorgungspotential, einem zweiten Versorgungsspannungsanschluss
für ein
zweites Versorgungspotential, einer Transistorkette mit mehreren
Transistoren, wobei Senkenanschlüsse
der Transistoren mit einem der Versorgungsspannungsanschlüsse verbunden
sind, wobei ein Steueranschluss eines ersten Transistors der Transistorkette
mit dem anderen der Versorgungsspannungsanschlüsse verbunden ist, wobei die
Steueranschlüsse
des oder der übrigen
Transistoren, die jeweils mit dem Quellenanschluss des vorhergehenden
Transistors verbunden sind und wobei der Quellenanschluss eines
letzten Transistors der Transistorkette mit dem Kontaktanschluss
verbunden ist, und einer Stromquelle, die mit einem Quellenanschluss
von zumindest einem der Transistoren der Transistorkette verbunden
ist und einen Strom liefern kann, der bis zu einer maximal tole rierbaren
Spannungsabweichung von dem ersten oder zweiten Versorgungspotential
an dem Kontaktanschluss einen in den oder aus dem Quellenanschluss
fließenden Strom
kompensiert, wobei das erste Versorgungspotential höher als
das zweite Versorgungspotential ist.According to embodiments, the present invention provides an ESD protection circuit having a contact terminal, a first supply voltage terminal for a first supply po tential, a second supply voltage terminal for a second supply potential, a transistor chain having a plurality of transistors, wherein drain terminals of the transistors are connected to one of the supply voltage terminals, wherein a control terminal of a first transistor of the transistor chain is connected to the other of the supply voltage terminals, wherein the control terminals of the one or the other Transistors each connected to the source terminal of the preceding transistor and wherein the source terminal of a last transistor of the transistor chain is connected to the contact terminal, and a current source connected to a source terminal of at least one of the transistors of the transistor chain and capable of supplying a current, the up to a maximum tolerable voltage deviation from the first or second supply potential at the contact terminal kompe a current flowing in or out of the source terminal current nsiert, wherein the first supply potential is higher than the second supply potential.
Somit
weisen Ausführungsbeispiele
der vorliegenden Erfindung den Vorteil auf, dass durch die Verwendung
der Stromquelle, die mit einem Quellenanschluss von einem der Transistoren
der Transistorkette verbunden ist, ein Steuerstrom eines dem Einspeisungsknoten
folgenden Transistors verringert bzw. kompensiert werden kann, um
einen Leckstrom der Transistorkette in den bzw. aus dem Kontaktanschluss
zu verringern.Consequently
exemplary embodiments
The present invention has the advantage that by the use
the power source connected to a source terminal of one of the transistors
the transistor chain is connected, a control current of the feed node
following transistor can be reduced or compensated to
a leakage current of the transistor chain in or out of the contact connection
to reduce.
Kurzbeschreibung der FigurenBrief description of the figures
Bevorzugte
Ausführungsbeispiele
der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf
die beiliegenden Zeichnungen näher
erläutert.
Es zeigen:preferred
embodiments
The present invention will be described below with reference to FIG
the enclosed drawings closer
explained.
Show it:
1 ein
Schaltbild einer herkömmlichen ESD-Schutzschaltung mit
in Reihe geschalteten Dioden; 1 a circuit diagram of a conventional ESD protection circuit with series-connected diodes;
2 ein
Schaltbild einer herkömmlichen ESD-Schutzschaltung mit
einer Darlington-Schaltung aus npn-Transistoren und einer Darlington-Schaltung aus
pnp-Transistoren; 2 a circuit diagram of a conventional ESD protection circuit with a Darlington circuit of npn transistors and a Darlington circuit of pnp transistors;
3 ein
Prinzipschaltbild einer Unterspannungsschutzschaltung mit einer
Stromquelle gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung; 3 a schematic diagram of an undervoltage protection circuit with a power source according to an embodiment of the present invention;
4 ein
Prinzipschaltbild einer ESD-Überspannungsschutzschaltung
mit einer Stromquelle gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung; und 4 a schematic diagram of an ESD overvoltage protection circuit with a power source according to an embodiment of the present invention; and
5 ein
Prinzipschaltbild einer kombinierten ESD Unter-/Überspannungs-Schutzschaltung
mit zwei Stromquellen gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung. 5 a schematic diagram of a combined ESD under / overvoltage protection circuit with two current sources according to an embodiment of the present invention.
Detaillierte Beschreibung
der ErfindungDetailed description
the invention
Bezüglich der
nachfolgenden Beschreibung sollte beachtet werden, dass bei den
unterschiedlichen Ausführungsbeispielen
gleich oder gleichwirkende Funktionselemente gleiche Bezugszeichen aufweisen
und somit die Beschreibungen dieser Funktionselemente in den verschiedenen,
in den nachfolgend dargestellten Ausführungsbeispielen untereinander
austauschbar sind.Regarding the
following description should be noted that in the
different embodiments
the same or equivalent functional elements have the same reference numerals
and thus the descriptions of these functional elements in the different,
in the embodiments illustrated below with each other
are interchangeable.
1 zeigt
beispielhaft eine herkömmliche ESD-Schutzschaltung für eine in 1 nicht
gezeigte integrierte Schaltung. 1 shows by way of example a conventional ESD protection circuit for in 1 not shown integrated circuit.
Die
ESD-Schutzschaltung weist einen Ein-/Ausgabekontaktanschluss 100,
einen ersten Versorgungsspannungsanschluss 110 für ein erstes Versorgungspotential
VDD und einen zweiten Versorgungsspannungsanschluss 120 für ein zweites Versorgungspotential
VSS auf. Zwischen den Kontaktanschluss 100 und den ersten
Versorgungsspannungsanschluss 110 ist eine erste Dioden-Reihenschaltung 130 in
Durchlassrichtung geschaltet. Der Übersichtlichkeit halber sind
lediglich eine erste und eine letzte Diode der Dioden-Reihenschaltung 130 mit
den Bezugszeichen 130-1 bzw. 130-N gekennzeichnet,
wobei N eine Anzahl der in Reihe geschalteten Dioden bedeutet. Ferner
ist zwischen den zweiten Versorgungsspannungsanschluss 120 und
den Kontaktanschluss 100 eine zweite Dioden-Reihenanordnung 130 in
Durchlassrichtung geschaltet. Der in 1 eingezeichnete
Pfeil soll einen Signalweg von dem Kontaktanschluss 100 zu
einer nicht gezeigten zu schützenden
integrierten Schaltung andeuten.The ESD protection circuit has an input / output contact terminal 100 , a first supply voltage connection 110 for a first supply potential VDD and a second supply voltage connection 120 for a second supply potential VSS. Between the contact connection 100 and the first supply voltage terminal 110 is a first diode series connection 130 switched in the forward direction. For the sake of clarity, only a first and a last diode of the diode series circuit 130 with the reference numerals 130-1 respectively. 130-N wherein N represents a number of diodes connected in series. Furthermore, between the second supply voltage connection 120 and the contact connection 100 a second diode array 130 switched in the forward direction. The in 1 drawn arrow is supposed to be a signal path from the contact terminal 100 indicate an integrated circuit, not shown, to protect.
Die
in 1 gezeigte ESD-Schutzschaltung ist für Ein-/Ausgabekontakte
bzw. Ein-/Ausgabe-Pads geeignet, die Überspannungen relativ zu der
oberen Versorgungsspannung VDD oder Unterspannungen relativ zu der
unteren Versorgungsspannung VSS ausgesetzt werden können. Die
Anzahl der in Reihe geschalteten Dioden der Dioden-Reihenanordnung
bzw. des Dioden-Stacks 130 hängt von
einer Höhe
einer zu tolerierenden Über- bzw. Unterspannung
VPAD ab (z.B. VSS – 2V < VPAD < VDD + 2V). Tritt
an dem Kontaktanschluss 100 ein Überspannungsimpuls mit einer
Spannung oberhalb der zu tolerierenden Überspannung auf, d.h. beispielsweise
VPAD > VDD
+ 2V, wird die Überspannung
mit einem Strom über
die erste Dioden-Reihenschaltung bzw. den ersten Diodenstack 130 in
Durchlassrichtung nach VDD abgeleitet. Bei einer negativen Überspannung
bzw. Unterspannung, d.h. beispielsweise VPAD < VSS – 2V, wird
die Unterspannung mit einem Strom von VSS über den zweiten Diodenstack 130 zum
Kontaktanschluss 100 hin abgebaut.In the 1 The ESD protection circuit shown is suitable for input / output pads which may be subjected to overvoltages relative to the upper supply voltage VDD or undervoltages relative to the lower supply voltage VSS. The number of series-connected diodes of the diode array or the diode stack 130 depends on a level of tolerable over or under voltage VPAD (eg VSS - 2V <V PAD <VDD + 2V). Occurs at the contact connection 100 an overvoltage pulse having a voltage above the overvoltage to be tolerated, ie, for example, V PAD > VDD + 2V, the overvoltage becomes current through the first diode series circuit and the first diode stack, respectively 130 derived in the forward direction to VDD. With a negative overvoltage or undervoltage, ie, for example, V PAD <VSS - 2V, the undervoltage will be at a current of VSS across the second diode stack 130 to the contact connection 100 broken down.
In
einer integrierten CMOS-Technologie, insbesondere BiCMOS-Technologie, lassen
sich aufgrund des gemeinsamen Substrats keine isolierten Dioden
realisieren und der Diodenstack 130 stellt sich als eine
Reihenschaltung von pnp-Basis-Emitterstrecken
mit gemeinsamen Kollektor (im Fall einer Technologie auf p-Substratbasis
das gemeinsame Substrat) an VSS dar. Eine integrierte Dioden-Reihenschaltung
stellt sich im Allgemeinen als eine Reihenschaltung von parasitären pnp-Transistoren mit gemeinsamen
Kollektor (p-Substrat) an VSS dar. Eine solche Serien-Anordnung
von Transistoren wird im Allgemeinen als Darlington-Anordnung bezeichnet.
Ein Potentialunterschied zwischen VPAD und
VSS verursacht einen Leckstrom von VPAD über n-Wannen und einen p-Substratbereich
hin zu VSS. Zwischen dem Potentialunterschied VPAD – VSS und
dem Leckstrom besteht ein exponentieller Zusammenhang. Für Anwendungen,
bei denen es auf einen geringen Stromverbrauch ankommt, beispielsweise
bei Anwendungen in mobilen Endgeräten mit begrenzter Energieversorgung,
ist ein geringer bzw. kein Leckstrom wünschenswert.In an integrated CMOS technology, in particular BiCMOS technology, it is not possible to realize isolated diodes and the diode stack due to the common substrate 130 represents itself as a series connection of common collector pnp-base-emitter paths (in the case of a p-substrate-based technology the common substrate) at VSS. An integrated diode series circuit generally turns out to be a series circuit of common pnp parasitic transistors Collector (p-type substrate) to VSS. Such a series arrangement of transistors is commonly referred to as a Darlington arrangement. A potential difference between V PAD and VSS causes a leakage current from VPAD across n-wells and a p-type substrate region to VSS. There is an exponential relationship between the potential difference V PAD - VSS and the leakage current. For low power applications, such as applications in limited power mobile terminals, low or no leakage is desirable.
2 zeigt
eine herkömmliche
ESD-Schutzschaltung mit parasitären
Transistoren für Über- bzw. Unterspannungen
außerhalb
eines tolerierbaren Bereichs um eine erste Versorgungsspannung VDD bzw.
eine zweite Versorgungsspannung VSS. 2 shows a conventional ESD protection circuit with parasitic transistors for over or under voltages outside a tolerable range by a first supply voltage VDD and a second supply voltage VSS.
Die
in 2 dargestellte ESD-Schutzschaltung weist den Kontaktanschluss 100,
den ersten Versorgungsspannungsanschluss 110 und den zweiten
Versorgungsspannungsanschluss 120 auf. Ferner umfasst die
Schaltung eine erste Transistorkette 210, welche fünf npn-Transistoren
aufweist, von denen der Übersichtlichkeit
halber lediglich zwei mit dem Bezugszeichen 210-1 und 210-5 gekennzeichnet
sind. Eine zweite Transistorkette 220 weist eine Darlington-Anordnung
von fünf
pnp-Transistoren
auf, von denen lediglich zwei mit dem Bezugszeichen 220-1 und 220-5 gekennzeichnet
sind.In the 2 shown ESD protection circuit has the contact terminal 100 , the first supply voltage connection 110 and the second supply voltage terminal 120 on. Furthermore, the circuit comprises a first transistor chain 210 which has five npn transistors, of which only two are shown by the reference numeral for the sake of clarity 210-1 and 210-5 Marked are. A second transistor chain 220 has a Darlington arrangement of five pnp transistors, of which only two are designated by the reference numeral 220-1 and 220-5 Marked are.
Ein
Basisanschluss eines ersten npn-Transistors 210-1 der ersten
Transistorkette 210 ist mit dem zweiten Versorgungsspannungsanschluss 120 für das zweite
Versorgungspotential VSS gekoppelt. Ein Emitteranschluss des ersten
npn-Transistors 210-1 der
ersten Transistorkette 210 ist mit dem Basisanschluss eines
zweiten npn-Transistors der ersten Transistorkette 210 geschaltet.
Ein Kollektoranschluss des ersten npn-Transistors 210-1 der
ersten Transistorkette 210 ist mit dem ersten Versorgungsspannungsanschluss 110 für das erste
Versorgungspotential VDD verbunden. Der Emitteranschluss des zweiten
npn-Transistors der ersten Transistorkette 210 ist wiederum
mit dem Basisanschluss eines dritten npn-Transistors der ersten Transistorkette
verbunden, wobei der Emitteranschluss des dritten npn-Transistors
mit dem Basisanschluss eines vierten npn-Transistors und der Emitteranschluss
des vierten npn-Transistors mit dem Basisanschluss des fünften bzw.
letzten npn-Transistors 210-5 der Transistorkette 210 verbunden
ist. Die Kollektoranschlüsse
sämtlicher
npn-Transistoren der ersten Transistorkette 210 sind mit
dem ersten Versorgungsspannungsanschluss 110 für das erste Versorgungspotential
VDD verbunden. Der Emitteranschluss des letzten npn-Transistors 210-5 der
Transistorkette 210 ist ferner mit dem Kontaktanschluss 100 für das Kontaktpotential
VPAD gekoppelt.A base terminal of a first npn transistor 210-1 the first transistor chain 210 is with the second supply voltage connection 120 coupled for the second supply potential VSS. An emitter terminal of the first npn transistor 210-1 the first transistor chain 210 is connected to the base terminal of a second npn transistor of the first transistor chain 210 connected. A collector terminal of the first npn transistor 210-1 the first transistor chain 210 is with the first supply voltage connection 110 connected for the first supply potential VDD. The emitter terminal of the second npn transistor of the first transistor chain 210 is in turn connected to the base terminal of a third npn transistor of the first transistor chain, wherein the emitter terminal of the third npn transistor to the base terminal of a fourth npn transistor and the emitter terminal of the fourth npn transistor to the base terminal of the fifth and last npn transistor 210-5 the transistor chain 210 connected is. The collector terminals of all npn transistors of the first transistor chain 210 are with the first supply voltage connection 110 connected for the first supply potential VDD. The emitter terminal of the last npn transistor 210-5 the transistor chain 210 is also connected to the contact terminal 100 coupled for the contact potential V PAD .
Die
zweite Transistorkette 220 weist einen ersten pnp-Transistor 220-1 auf,
dessen Basisanschluss mit dem ersten Versorgungsspannungsanschluss 110 für das erste
Versorgungspotential VDD verschaltet ist. Der Emitteranschluss des
ersten pnp-Transistors 220-1 der zweiten Transistorkette 220 ist
mit einem Basisanschluss eines zweiten pnp-Transistors der zweiten
Transistorkette 220 verschaltet. Der Emitteranschluss des
zweiten pnp-Transistors der zweiten Transistorkette 220 ist wiederum
mit einem Basisanschluss eines dritten pnp-Transistors verschaltet,
dessen Emitteranschluss wieder mit dem Basisanschluss eines vierten pnp-Transistors
gekoppelt ist. Der Emitteranschluss des vierten pnp-Transistors
der zweiten Transistorkette 220 ist mit dem Basisanschluss
des fünften bzw.
letzten pnp-Transistors 220-5 der zweiten Transistorkette 220 verschaltet.
Die Kollektoranschlüsse sämtlicher
pnp-Transistoren der zweiten Transistorkette 220 sind mit
dem zweiten Versorgungsspannungsanschluss 120 für das zweite
Versorgungspotential VSS verbunden. Der Emitteranschluss des letzten
pnp-Transistors 220-5 der zweiten Transistorkette 220 ist
mit dem Kontaktanschluss 100 verbunden.The second transistor chain 220 has a first pnp transistor 220-1 on, whose base terminal to the first supply voltage terminal 110 is connected for the first supply potential VDD. The emitter terminal of the first PNP transistor 220-1 the second transistor chain 220 is connected to a base terminal of a second pnp transistor of the second transistor chain 220 connected. The emitter terminal of the second pnp transistor of the second transistor chain 220 is in turn connected to a base terminal of a third pnp transistor whose emitter terminal is again coupled to the base terminal of a fourth pnp transistor. The emitter terminal of the fourth pnp transistor of the second transistor chain 220 is connected to the base terminal of the fifth and last pnp transistor, respectively 220-5 the second transistor chain 220 connected. The collector terminals of all pnp transistors of the second transistor chain 220 are connected to the second supply voltage connection 120 connected for the second supply potential VSS. The emitter terminal of the last pnp transistor 220-5 the second transistor chain 220 is with the contact connection 100 connected.
Um
eine Funktionsweise der in 2 gezeigten
ESD-Schutzschaltung
zu veranschaulichen, ist in 2 ein Strompfad
für eine
negative Überspannung
bzw. Unterspannung an dem Eingangsanschluss 100 angedeutet,
d.h. VPAD < VSS.
Wird die Spannung VPAD am Kontaktanschluss 100 ungefähr kleiner
als die zweite Versorgungsspannung VSS minus der fünffachen
Basis-Emitterspannung
VBE eines npn-Transistors der ersten Transistorkette 210,
d.h. VPAD < VSS – 5·VBE, so schalten die Transistoren der Darlington-Anordnung 210 durch
und die Unterspannung VPAD < VSS – 5·VBE kann über
den in 2 angedeuteten Strom fluss über die Transistoren der ersten
Transistorkette 210 hin zum Kontaktanschluss 100 abgebaut
werden.To a functioning of in 2 The illustrated ESD protection circuit is shown in FIG 2 a current path for a negative overvoltage or undervoltage at the input terminal 100 indicated, ie V PAD <VSS. Is the voltage V PAD at the contact terminal 100 approximately smaller than the second supply voltage VSS minus five times the base-emitter voltage V BE of an npn transistor of the first transistor chain 210 , ie V PAD <VSS - 5 · V BE , the transistors of the Darlington arrangement switch 210 through and the undervoltage V PAD <VSS - 5 · V BE can be applied via the in 2 indicated current flow through the transistors of the first transistor chain 210 towards the contact connection 100 be reduced.
Betrachtet
man die ESD-Schutzschaltung von 2, so handelt
es sich um eine Mehrfach-Darlington-Schaltung und der Strom mit
dem das Pad bzw. der Kontaktanschluss 100 bei einer negativen Eingangsspannung
VPAD belastet wird, ist nicht, wie bei dem
in 1 dargestellten Diodenstack 130, der Strom
durch eine Basis-Emitter-Diode, über
der ein Fünftel
der negativen Eingangsspannung, d.h. (VSS – VPAD)/5,
abfällt,
sondern der mit der fünften
Potenz der Transistor-Stromverstärkung β verstärkte Basisstrom
I0 des Transistors 210-1, dessen
Basis an dem zweiten Versorgungspotential VSS liegt. Dabei sei eine
abnehmende Stromverstärkung
der Transistorkette 210 durch Hochstrominjektion vernachlässigt.Looking at the ESD protection circuit of 2 , so it is a multiple Darlington circuit and the current with the pad or the contact terminal 100 at a negative Input voltage V PAD is not charged, as with the in 1 illustrated diode stack 130 , the current through a base-emitter diode, over which one fifth of the negative input voltage, ie (VSS - V PAD ) / 5 drops, but the base of the power amplification β amplified base current I 0 of the transistor 210-1 whose base is at the second supply potential VSS. Here is a decreasing current gain of the transistor chain 210 neglected by high current injection.
Liegt
eine Spannung VPAD an dem Pad 100 innerhalb des zu tolerierenden Über- bzw.
Unterspannungsfensters (z.B. VSS – 2V < VPAD < VDD + 2V), so besteht eine Forderung
nach sehr geringen Leckströmen
an dem Kontaktanschluss 100, vorzugsweise nach Leckströmen kleiner
1 nA. Weiterhin kommt erschwerend hinzu, dass bei hohen Temperaturen
ein Spannungsabfall über
einer Basis-Emitterstrecke eines Transistors, der groß genug
ist, um als ESD-Schutz zu dienen, nur noch sehr gering ist (beispielsweise
300 mV < VBE < 400
mV). Daher sollten ca. fünf
bis sieben Dioden in Reihe geschaltet werden, um die Überspannungsanforderung
in Kombination mit einem geringen Padstrom erfüllen zu können. Das kann wiederum eine
ESD-Schutzperformance deutlich
verbessern, da bei einem hohen Strom, der zum Begrenzen eines ESD-Pulses
erforderlich ist, über
einem der Transistorstacks 210 bzw. 220 natürlich auch
vielfach höhere
Spannungen abfallen als dies bei einer Einzeldiode der Fall wäre. Einzeldioden werden
typischerweise als Standardlösungen
für Eingänge verwendet,
bei denen eine Spannung innerhalb der Betriebsspannungsgrenzen bleibt.
Mit dem erhöhten
Spannungsabfall über
dem Transistor-Stack 210 bzw. 220 steigt allerdings
auch ein Risiko, das interne zu schützende Schaltungen eines ICs
durch eine erhöhte
Klemmenspannung VPAD – VDD bzw. VPAD – VSS geschädigt werden.If there is a voltage VPAD on the pad 100 within the tolerable over or under voltage window (eg VSS - 2V <VPAD <VDD + 2V), there is a demand for very low leakage currents at the contact connection 100 , preferably after leakage currents less than 1 nA. A further complication is that at high temperatures, a voltage drop across a base-emitter path of a transistor which is large enough to serve as ESD protection, is only very low (for example, 300 mV <V BE <400 mV). Therefore, about five to seven diodes should be connected in series to meet the overvoltage requirement in combination with a low pad current. This, in turn, can significantly improve ESD protection performance because of the high current required to confine an ESD pulse across one of the transistor stacks 210 respectively. 220 Of course, many times higher voltages fall off than would be the case with a single diode. Single diodes are typically used as standard solutions for inputs where a voltage remains within the operating voltage limits. With the increased voltage drop across the transistor stack 210 respectively. 220 However, there is also a risk that internal circuits to be protected of an IC are damaged by an increased terminal voltage V PAD - VDD or V PAD - VSS.
Andere
bekannte ESD-Strukturen verwenden beispielsweise antiserielle Dioden,
um einen Eingang einer integrierten Schaltung gegen elektrostatische
Entladung zu schützen.
Eine der beiden Dioden arbeitet dabei meist als Zener- oder Avalanche-Diode.
Ihre Durchbruchsspannung zusammen mit der Flussspannung der jeweils
anderen Diode bestimmt dabei die maximale bzw. minimale zulässige Eingangspannung,
oberhalb bzw. unterhalb derer eine Stromaufnahme der ESD-Struktur
stark ansteigt. Diese ESD-Strukturen können jedoch häufig durch Zusatzimplantationen
zur Einstellung des Durchbruchs und oft nur in Verbindung mit sogenannten Buried-Lagers
zur Senkung von Bahnwiderständen realisiert
werden, wodurch erhebliche Mehrkosten für einen Fertigungsprozess entstehen,
welche für
wenige spezielle ESD-Pads oft nicht zu rechtfertigen sind.Other
For example, known ESD structures use antisera diodes,
around an input of an integrated circuit against electrostatic
To protect discharge.
One of the two diodes usually works as a zener or avalanche diode.
Their breakdown voltage along with the forward voltage of each
another diode determines the maximum or minimum permissible input voltage,
above or below which a current consumption of the ESD structure
rises sharply. However, these ESD structures can often be augmented with additional implants
for setting the breakthrough and often only in conjunction with so-called buried camp
realized for the reduction of railway resistances
which results in significant additional costs for a manufacturing process,
which for
few special ESD pads are often unjustifiable.
Nachdem
im Vorhergehenden anhand der 1–2 herkömmliche
ESD-Schutzschaltungen beschrieben wurden, wird im Nachfolgenden
Bezug nehmend auf die 3–5 auf ESD-Schutzschaltungen
gemäß Ausführungsbeispielen
der vorliegenden Erfindung näher
eingegangen.After the above by the 1 - 2 will be described below with reference to the 3 - 5 on ESD protection circuits according to embodiments of the present invention discussed in more detail.
Um
die im Vorhergehenden beschriebenen Leckströme verringern zu können, weist
eine ESD-Schutzschaltung gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung eine Stromquelle auf, die mit einem Emitteranschluss
von zumindest einem der Transistoren der Transistorketten 210 und/oder 220 verbunden
ist und die einen Strom Ibias liefern kann,
der bis zu einer maximal tolerierbaren Spannungsabweichung ΔVmax von dem ersten Versorgungspotential VDD
oder dem zweiten Versorgungspotential VSS an dem Kontaktanschluss 100 einen
in den oder aus dem Emitteranschluss fließenden Strom kompensiert.In order to reduce the leakage currents described above, an ESD protection circuit according to an exemplary embodiment of the present invention has a current source which has an emitter terminal of at least one of the transistors of the transistor chains 210 and or 220 is connected and can supply a current I bias , up to a maximum tolerable voltage deviation .DELTA.V max from the first supply potential VDD or the second supply potential VSS at the contact terminal 100 compensates for a current flowing in or out of the emitter terminal.
Wird
die maximal tolerierbare Spannungsabweichung ΔVmax von
dem ersten Versorgungspotential VDD oder dem zweiten Versorgungspotential
VSS überschritten,
soll entsprechend eine der Transistorketten 210 bzw. 220 durchschalten,
d.h. eine elektrostatische Entladung von dem Kontaktanschluss 100 hin
zu einem entsprechenden der beiden Versorgungsspannungsanschlüsse 110 bzw. 120 ermöglichen.Is the maximum tolerable voltage deviation AV max exceeded by the first supply potential VDD or the second supply potential VSS, to corresponding one of the transistor chains 210 respectively. 220 switch through, ie an electrostatic discharge from the contact terminal 100 towards a corresponding one of the two supply voltage connections 110 respectively. 120 enable.
Somit
weisen Ausführungsbeispiele
der vorliegenden Erfindung den Vorteil auf, dass in einem Normalbetrieb
einer integrierten Schaltung, die eine erfindungsgemäße ESD-Schutzschaltung
aufweist, Leckströme
der ESD-Schutzschaltung gemäß einem Ausführungsbeispiel
der vorliegenden Erfindung verhindert bzw. verringert werden können und
somit eine geringere Leistungsaufnahme der integrierten Schaltung
ermöglicht
wird.Consequently
exemplary embodiments
The present invention has the advantage that in a normal operation
an integrated circuit comprising an ESD protection circuit according to the invention
has, leakage currents
the ESD protection circuit according to an embodiment
can be prevented or reduced by the present invention and
thus a lower power consumption of the integrated circuit
allows
becomes.
3 zeigt
eine ESD-Schutzschaltung für einen
Unterspannungsschutz gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung. 3 shows an ESD protection circuit for undervoltage protection according to an embodiment of the present invention.
Die
in 3 gezeigte erfindungsgemäße ESD-Schutzschaltung weist
den Kontaktanschluss 100, den ersten Versorgungsspannungsanschluss 110 für das erste
Versorgungspotential VDD und den zweiten Versorgungsspannungsanschluss 120 für das zweites
Versorgungspotential VSS auf. Ferner weist die erfindungsgemäße ESD-Schutzschaltung eine
Darlington-Schaltung 210 von npn-Transistoren auf, die
wie anhand von 2 beschrieben, verschaltet ist.
Zusätzlich
weist die in 3 gezeigte ESD-Schutzschaltung gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung eine Stromlieferungsschaltung 300 auf,
die zwischen das erste Versorgungspotential VDD und das zweite Versorgungspotential
VSS geschaltet ist, und mit einem Emitteranschluss des vierten npn-Transistors
bzw. einem Basisanschluss des fünften
npn-Transistors 210-5 der Transistorkette 210 verbunden
ist.In the 3 shown inventive ESD protection circuit has the contact terminal 100 , the first supply voltage connection 110 for the first supply potential VDD and the second supply voltage connection 120 for the second supply potential VSS. Furthermore, the ESD protection circuit according to the invention has a Darlington circuit 210 of npn transistors, as based on 2 described, is interconnected. In addition, the in 3 12 shows an ESD protection circuit according to an embodiment of the present invention, a power supply circuit 300 on, which is connected between the first supply potential VDD and the second supply potential VSS, and with an emitter terminal of the fourth npn transistor or a Base terminal of the fifth npn transistor 210-5 the transistor chain 210 connected is.
Die
erfindungsgemäße ESD-Schutzschaltung
bedient sich zum eigentlichen ESD-Schutz weiterhin der Darlington-Schaltung 210 parasitärer Bipolartransistoren 210-1 bis 210-5 und
verwendet zusätzlich
wenigstens eine Stromquelle 300, welche der Transistorkette 210 einen
Strom Ibias zu- bzw. abführt. Der zusätzlich eingespeiste
bzw. abgeführte Strom
Ibias dient dazu, den Basisstrom des dem
Einspeisungsknoten folgenden Transistors 210-5 zu verringern
oder komplett zu kompensieren. Da die erforderliche Stromquelle 300 einen
Strom Ibias liefern muss, der von einem
Potential unterhalb der zweiten Versorgungsspannung VSS getrieben
wird, weist die Stromquelle 300 gemäß einem Ausführungsbeispiel der
vorliegenden Erfindung eine Ladungspumpe zur Spannungserniedrigung
auf. Die Größenordnung des
von der Ladungspumpe 300 „abgesaugbaren" Stroms Ibias muss dazu größer sein als der Emitterstrom
des Transistors, der die Basis des Transistors 210-5 ansteuert.
Dabei liegt die Stromquelle 300 jedoch nicht in dem Strompfad
der ESD-Struktur, sondern liefert nur den maximalen Strom Ibias, den sie bereitstellen kann, da sie,
wie im Vorhergehenden bereits erwähnt, als Stromquelle arbeitet.The ESD protection circuit according to the invention continues to use the Darlington circuit for the actual ESD protection 210 parasitic bipolar transistors 210-1 to 210-5 and additionally uses at least one power source 300 , which is the transistor chain 210 add or remove a current I bias . The additionally injected or dissipated current I bias serves to convert the base current of the transistor following the feed node 210-5 reduce or completely compensate. Because the required power source 300 must supply a current I bias , which is driven by a potential below the second supply voltage VSS, the current source 300 According to one embodiment of the present invention, a charge pump for voltage reduction. The magnitude of the charge pump 300 "Suckable" current I bias must be greater than the emitter current of the transistor, which is the base of the transistor 210-5 controls. This is the power source 300 but not in the current path of the ESD structure, but provides only the maximum current I bias that it can provide, as it operates as a current source, as previously mentioned.
Im
Normalbetrieb einer zu schützenden
integrierten Schaltung, d.h. wenn an dem Kontaktanschluss 100 eine
Spannung innerhalb des zu tolerierenden Über- bzw. Unterspannungsfensters
(z.B. VSS – 2V < VPAD < VDD + 2V) anliegt,
soll ein Leckstrom I5 in bzw. aus dem Kontaktanschluss 100 minimiert
werden. Für
den Fall, dass an dem Pad 100 eine geringere Spannung VPAD
als die zweite Versorgungsspannung VSS anliegt, wobei VPAD nur in geringem
Maße von
VSS abweicht (d.h. beispielsweise VSS – VPAD < 5·VBE), so dass die Transistoren der Transistorkette 210 noch
nicht durchschalten, bildet sich ein Leckstrom, wie es in 3 angedeutet ist.
Ein geringer Leckstrom I0 fließt in die
Basis des ersten Transistors 210-1 der Transistorkette 210 und wird
mit einem Stromverstärkungsfaktor β jeweils über die
nachfolgenden Transistorenstufen verstärkt, so dass der Basisstrom
I4 des letzten Transistors 210-5 dem
Basisstrom des ersten Transistors 210-1 multipliziert mit β4 entspricht, d.h.
I4 = I0·β4.
Bei der maximal tolerierbaren Unterspannung, d.h. wenn also die
Transistoren der Transistorkette 210 gerade noch nicht
durchschalten, ist dieser Strom I4 an der Basis
des letzten Transistors 210-5 maximal. Um den Leckstrom
I5 in den Kontaktanschluss 100 zu
verringern bzw. zu vermeiden, saugt die Stromquelle bzw. die Ladungspumpe 300 den
Basisstrom I4 des Transistors 210-5 ab,
so dass der Emitterstrom I5 des Transistors 210-5 in
den Kontaktanschluss 100 vernachlässigt werden kann. Sobald die
Spannung VPAD kleiner wird als die minimal zu tolerierende Unterspannung,
wird der Basisstrom des letzten Transistors 210-5 größer als
der von der Ladungspumpe 300 absaugbare Maximalstrom I4,max und die „normale" Wirkungsweise der ESD-Schutzstruktur
setzt ein.In normal operation of an integrated circuit to be protected, ie when at the contact terminal 100 a voltage within the tolerable over or under voltage window (eg VSS - 2V <V PAD <VDD + 2V) is applied, a leakage current I 5 in or out of the contact terminal 100 be minimized. In the event that on the pad 100 a lower voltage VPAD than the second supply voltage VSS is applied, wherein VPAD deviates only slightly from VSS (ie, for example VSS - V PAD <5 * V BE ), so that the transistors of the transistor chain 210 not yet turn on, forms a leakage current, as in 3 is indicated. A low leakage current I 0 flows into the base of the first transistor 210-1 the transistor chain 210 and is amplified with a current amplification factor β in each case via the subsequent transistor stages, so that the base current I 4 of the last transistor 210-5 the base current of the first transistor 210-1 multiplied by β 4 , ie I 4 = I 0 · β 4 . At the maximum tolerable undervoltage, ie if so the transistors of the transistor chain 210 just not switch through, this current is I 4 at the base of the last transistor 210-5 maximum. To the leakage current I 5 in the contact connection 100 To reduce or avoid sucks the power source or the charge pump 300 the base current I 4 of the transistor 210-5 from, so that the emitter current I 5 of the transistor 210-5 in the contact connection 100 can be neglected. As soon as the voltage VPAD becomes smaller than the minimum undervoltage to be tolerated, the base current of the last transistor becomes 210-5 greater than that of the charge pump 300 Extractable maximum current I 4, max and the "normal" mode of action of the ESD protection structure begins.
Für die Auswahl
des Knotens, in den der Strom der Stromquelle 300 eingespeist
werden soll, ergeben sich zwei Kriterien.For the selection of the node in which the current of the power source 300 is to be fed, there are two criteria.
Ein
erstes Kriterium ist die Minimierung des Eingangsstroms I5 am Pad 100. Der Eingangsstrom I5 am Pad 100 ist dann minimal, wenn
der Strom Ibias direkt an dem Basisanschluss
des letzten Transistors 210-5 in der Kette 210 eingespeist
bzw. abgesaugt wird, da der letzte Transistor 210-5 dann
keinen Basisstrom mehr erhält.
Wie im Vorhergehenden beschrieben, ist die Stromquelle 300 dabei
so zu dimensionieren, dass sie wenigstens einen Strom Ibias liefern
bzw. absaugen kann, der so groß ist
wie der Strom I4,max, der bei nichtangeschlossener
Stromquelle 300 bei maximal tolerierbarer Über- bzw.
Unterspannung in die Basis des letzten Transistors 210-5 fließt. Es wird
dazu aber von der Stromquelle 300 ein Strom Ibias benötigt, der
um die vierte Potenz der Stromverstärkung β größer ist als der Basisstrom
I0 des ersten Transistors 210-1 der
Transistorkette 210, d.h. Ibias =
I0·β4.
Dabei wird die Stromquelle bzw. die Ladungspumpe 300 jedoch
maximal belastet.A first criterion is the minimization of the input current I 5 at the pad 100 , The input current I 5 at the pad 100 is then minimal when the current I bias is applied directly to the base terminal of the last transistor 210-5 in the chain 210 is fed or sucked, since the last transistor 210-5 then no more base current receives. As described above, the power source is 300 It should be dimensioned so that they can deliver or suck at least one current I bias , which is as large as the current I 4, max , the non-connected power source 300 at maximum tolerable over or under voltage in the base of the last transistor 210-5 flows. It is but from the power source 300 a current I bias needed, which is larger by the fourth power of the current gain β than the base current I 0 of the first transistor 210-1 the transistor chain 210 , ie I bias = I 0 · β 4 . In this case, the current source or the charge pump 300 however, maximum load.
Ein
zweites Kriterium ist die Minimierung der Last der Stromquelle bzw.
Ladungspumpe 300. Die Last der Ladungspumpe 300 ist
dann minimal, wenn der Strom Ibias direkt
am Basisanschluss des zweiten Transistors in der Transistorkette 210 eingespeist wird,
da hier lediglich der einmal verstärkte Basisstrom I1 =
I0·β des ersten
Transistors 210-1 der Transistorkette 210 kompensiert
werden muss. Dabei wird aber auch nur eine Reduktion des Eingangsleckstroms
in das Pad 100 um eine Potenz der Stromverstärkung β erreicht.A second criterion is the minimization of the load of the current source or charge pump 300 , The load of the charge pump 300 is then minimal, when the current I bias directly at the base terminal of the second transistor in the transistor chain 210 is fed, since only the once amplified base current I 1 = I 0 · β of the first transistor 210-1 the transistor chain 210 must be compensated. At the same time, only a reduction of the input leakage current into the pad will occur 100 by a power of the current gain β achieved.
Aus
der Kombination der beiden Kriterien lässt sich ableiten, dass man
einen geringst möglichen
Leckstrom am Pad 100 mit zusätzlich minimaler Belastung
der Ladungspumpe 300 dann erreichen kann, wenn man in alle
oder in zumindest mehrere Basisanschlüsse der Transistoren der Transistorkette 210 Ströme einspeist,
wie es in 3 angedeutet ist. Die Ladungspumpe
wird dann im Idealfall mit dem Vierfachen des einfach verstärkten Basisstroms
I1 = I0·β belastet.From the combination of the two criteria it can be deduced that one has the lowest possible leakage current at the pad 100 with additional minimal load on the charge pump 300 can then reach when in all or at least in several base terminals of the transistors of the transistor chain 210 Streams fed in, as it is in 3 is indicated. The charge pump is then ideally loaded with four times the singly amplified base current I 1 = I 0 .beta.
Das
im Vorhergehenden anhand der Unterspannungs-Schutzschaltung gemäß 3 beschriebene
erfindungsgemäße Konzept
lässt sich
natürlich genauso
auf eine Überspannungs-Schutzschaltung übertragen. 4 zeigt
eine Überspannungs-Schutzschaltung gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung.The above with reference to the undervoltage protection circuit according to 3 Of course, the inventive concept described can of course also be transferred to an overvoltage protection circuit. 4 shows an overvoltage protection circuit according to an embodiment of the present invention.
Die
in 4 gezeigte erfindungsgemäße Überspannungs-Schutzschaltung
weist den Kontaktanschluss 100, den ersten Versorgungsspannungsanschluss 110 für das erste
Versorgungspotential VDD und den zweiten Versorgungsspannungsanschluss 120 für das zweite
Versorgungspotential VSS auf. Ferner weist die erfindungsgemäße ESD-Schutzschaltung
eine Darlington-Schaltung 220 von
pnp-Transistoren auf, die wie anhand von 2 beschrieben,
verschaltet ist. Zusätzlich
weist die in 4 gezeigte Überspannungs-Schutzschaltung
gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung eine Stromlieferungsschaltung 400 auf,
die zwischen das erste Versorgungspotential VDD und das zweite Versorgungspotential
VSS geschaltet ist, und mit einem Emitteranschluss des ersten pnp- Transistors 220-1 bzw.
einem Basisanschluss des zweiten pnp-Transistors der Transistorkette 220 verbunden
ist.In the 4 shown inventive Overvoltage protection circuit has the contact terminal 100 , the first supply voltage connection 110 for the first supply potential VDD and the second supply voltage connection 120 for the second supply potential VSS. Furthermore, the ESD protection circuit according to the invention has a Darlington circuit 220 of pnp transistors, as based on 2 described, is interconnected. In addition, the in 4 The overvoltage protection circuit according to an embodiment of the present invention has a power supply circuit 400 on, which is connected between the first supply potential VDD and the second supply potential VSS, and with an emitter terminal of the first PNP transistor 220-1 or a base terminal of the second pnp transistor of the transistor chain 220 connected is.
Da
hier die erforderliche Stromquelle 400 einen Strom Ibias liefern muss, der von einem Potential oberhalb
der ersten Versorgungsspannung VDD getrieben wird, weist die Stromquelle 400 gemäß einem Ausführungsbeispiel
der vorliegenden Erfindung beispielsweise eine Ladungspumpe zur
Spannungserhöhung
auf. Auch hier kann man einen geringst möglichen Leckstrom am Pad 100 mit
zusätzlich
minimaler Belastung der Ladungspumpe 400 dann erreichen,
wenn man in alle oder in zumindest mehrere Basisanschlüsse der
Transistoren der Transistorkette 220 Ströme einspeist,
wie es in 4 angedeutet ist. Die Ladungspumpe
wird dann im Idealfall mit dem Vierfachen des einfach verstärkten Basisstroms
I1 = I0·β belastet
Gemäß einem
weiteren Ausführungsbeispiel
der vorliegenden Erfindung kann ein Überspannungsschutz gemäß 4 natürlich auch
mit einem Unterspannungsschutz gemäß 3 kombiniert werden.
Eine kombinierte Unter-/Überspannungsschutzschaltung
gemäß einem
Ausführungsbeispiel der
vorliegenden Erfindung ist in 5 gezeigt.
Die Funktionsweise der Unter-/Überspannungsschutzschaltung
ergibt sich aus den im Vorhergehenden bereits beschriebenen Funktionsweisen
der Einzelschaltungen anhand von 3 bzw. 4.Since here the required power source 400 must supply a current I bias , which is driven by a potential above the first supply voltage VDD, the current source 400 According to one embodiment of the present invention, for example, a charge pump for increasing the voltage. Again, you can have a lowest possible leakage current on the pad 100 with additional minimal load on the charge pump 400 then reach, if in all or in at least several base terminals of the transistors of the transistor chain 220 Streams fed in, as it is in 4 is indicated. The charge pump is then ideally loaded with four times the single-boosted base current I 1 = I 0 .beta. In accordance with a further exemplary embodiment of the present invention, overvoltage protection according to FIG 4 of course, also with an undervoltage protection according to 3 be combined. A combined under / overvoltage protection circuit according to an embodiment of the present invention is shown in FIG 5 shown. The operation of the under / overvoltage protection circuit results from the above-described modes of operation of the individual circuits based on 3 respectively. 4 ,
Im
Hinblick auf weitere Ausführungsbeispiele der
vorliegenden Erfindung sind verschiedene Ausführungsformen der verwendeten
Transistoren denkbar. Wie im Vorhergehenden beschrieben wurde, können beispielsweise
Bipolar-Transistoren verwendet werden. in the
With regard to further embodiments of the
Various embodiments of the present invention are used
Transistors conceivable. As described above, for example
Bipolar transistors are used.
-
100100
-
KontaktanschlussContact Termination
-
110110
-
Versorgungsspannungsanschluss
für ein erstes
VersorgungspotentialSupply voltage connection
for a first
supply potential
-
120120
-
Versorgungsspannungsanschluss
für ein zweites
VersorgungspotentialSupply voltage connection
for a second
supply potential
-
130130
-
Dioden-ReihenanordnungDiode array
-
210210
-
npn-TransistorketteNPN transistor chain
-
220220
-
pnp-TransistorkettePNP transistor chain
-
300300
-
Stromquelle
mit Spannungserniedrigungpower source
with voltage lowering
-
400400
-
Stromquelle
mit Spannungserhöhungpower source
with voltage increase