EP1712973A2 - Circuit generating a reference current - Google Patents

Circuit generating a reference current Download PDF

Info

Publication number
EP1712973A2
EP1712973A2 EP06112470A EP06112470A EP1712973A2 EP 1712973 A2 EP1712973 A2 EP 1712973A2 EP 06112470 A EP06112470 A EP 06112470A EP 06112470 A EP06112470 A EP 06112470A EP 1712973 A2 EP1712973 A2 EP 1712973A2
Authority
EP
European Patent Office
Prior art keywords
transistors
circuit
current
transistor
capacitive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP06112470A
Other languages
German (de)
French (fr)
Other versions
EP1712973A3 (en
Inventor
Jean-Luc Moro
Serge Ramet
Marc Sabut
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of EP1712973A2 publication Critical patent/EP1712973A2/en
Publication of EP1712973A3 publication Critical patent/EP1712973A3/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Definitions

  • the present invention generally relates to electronic circuits and more particularly to the generation of reference currents for polarization purposes, in particular intended for amplifiers.
  • An exemplary application of the present invention relates to the analog-to-digital converters and the generation of bias currents of the differential stages of the operational amplifiers of the converter.
  • Another example of application of the present invention relates to active filters.
  • the invention applies to any generator of a reference current.
  • FIG. 1 very schematically shows in the form of blocks an analog-to-digital converter 1 (ADC) of the type to which the present invention applies.
  • ADC analog-to-digital converter 1
  • Such a converter is supplied by a DC voltage Vdd applied between two terminals 2 and 3 of the circuit 1.
  • the converter 1 has differential inputs.
  • a differential signal Vin is applied between two input terminals 4 and 5 of the converter.
  • a sampling frequency fc is fixed by a clock signal applied to a clock input 6.
  • the circuit 1 provides an n-bit OUT signal on a serial output or a plurality of parallel outputs 7.
  • the converter also integrates or receives two non-voltage reference signals. shown and integrates or is connected to at least one reference current generating circuit (CREF) for biasing operational amplifiers (not shown in FIG. 1) of the converter 1.
  • CREF reference current generating circuit
  • FIG. 2 represents an example of a simplified diagram of an operational amplifier 10 of the type to which, for example, the present invention applies.
  • This amplifier comprises, between the two terminals 2 and 3 for applying a DC supply voltage Vdd, a differential stage consisting of two parallel banks of transistors (here, MOS transistors), in series with a current source 20 fixing a polarization current Ip.
  • Each branch comprises, for example, a P-channel MOS transistor MP11, MP12 in series with an N-channel MOS transistor MN11, MN12.
  • the gates of the transistors MP11 and MP12 are connected together to the drain of the transistor MP11 to form an active load, while the gates of the transistors MN11 and MN12 define differential inputs, respectively non-inverting 14 (+) and inverting 15 (-), of the amplifier 1.
  • the drain of the transistor MN12 connected to the drain of the transistor MP12 defines an output terminal 17 of the amplifier.
  • the common sources of the transistors MN11 and MN12 are connected to a first terminal 22 of the current source 20 whose other terminal 23 is connected to the ground 3.
  • the current source 20 is formed of a transistor MN20, for example a N-channel MOS transistor, mounted in current mirror on a transistor (not shown in FIG. 2) for copying a reference current compensated at least in temperature.
  • FIG. 3 represents a conventional example of a reference current generator 30 to be copied to provide one or more bias currents to amplifiers of the type shown in FIG. 2.
  • a reference current generator 30 is based on the resistive conversion of a voltage provided by transistors, compensated for the temperature and manufacturing tolerances of the transistors.
  • a generator in MOS technology consisting of two parallel branches between two terminals 2 and 3 for applying a DC supply voltage Vdd.
  • a first branch comprises two MOS transistors, respectively with P-channel MP31 and N-channel MN31, in series between terminals 2 and 3.
  • a second branch comprises two MOS transistors, respectively P-channel MP32 and N-channel MN32, in series with a resistor R30 between the lines 2 and 3.
  • the gates of the transistors MP31 and MP32 are connected together to the drain of the transistor MP32 (drain of the transistor MN32).
  • the gates of the transistors MN31 and MN32 are connected together to the drain of the transistor MN31 (drain of the transistor MP31).
  • the current 10 is then duplicated by current mirror assemblies.
  • a transistor MP21 is in series with a transistor MN21 between the terminals 2 and 3.
  • the transistor MP21 is mounted in mirror on the transistor MP32 (its gate is connected to the drain of the transistor MP32) and the transistor MN21 is diode-mounted (its gate is connected to its drain).
  • the gate of transistor MN20 of the amplifier to be polarized is connected to the drains of transistors MP21 and MN21.
  • the ratio k between the respective surfaces of the transistors MN31 and MN32 sets the importance of the difference ⁇ Vgs, hence the amplitude of the current 10 with a given resistance R. This current is chosen so that the bias circuit is able to provide a sufficient current to all the amplifiers that it polarizes.
  • a surface ratio k is generally chosen between the transistors greater than unity (generally between 5 and 10). In FIG. 3, the surface ratio k has been illustrated in assuming a transistor MN31 of unit size (width W on gate length L of transistor MN31 equal to 1) and a transistor MN32 of size k (width W on gate length L of transistor MN32 equal to k).
  • a unit area ratio is found at the transistors MP31 and MP32, mounted in current mirror.
  • a drawback of the circuit of FIG. 3 is that the integration of the resistor R30, most often in the form of a polycrystalline silicon resistor, makes it necessary to take into account its manufacturing tolerances in the sizing of the transistors to take account of the worst case. Indeed, these tolerances (of the order of 20%) are not compensated by the assembly.
  • the bandwidth of the amplifier 1 is a function of the ratio of the transconductance gm10 of this amplifier to the capacitive value of its output impedance.
  • an operational amplifier 10 has, in its application assembly, always its output connected to the ground 3 (or more generally to an application line of the supply voltage) by a capacitor (dotted line in FIG. 2) .
  • this capacity Cl also has manufacturing tolerances. This therefore also leads to size the current generation circuit 10 according to the maximum possible values of these equivalent output capabilities.
  • the evolution goes in the same direction as that related to the resistance R30, so that these worst cases add up.
  • the document US-2002/0180512 discloses a system for adjusting a VLSI circuit in which a network of switched capacitors is connected in series with a branch of a current mirror of which another branch is in series with an external resistor.
  • the role of the switched capacitor circuit is to obtain a fixed current for a also fixed reference voltage supplied to the generator.
  • the present invention aims to overcome all or part of the disadvantages of known circuits for generating a reference current.
  • the present invention is more particularly directed to the generation of a reference current circuit intended to be reproduced to polarize one or more amplifiers.
  • the present invention also aims to provide a circuit whose consumption adapts to the current requirements of the amplifiers that it polarizes.
  • the present invention also aims to avoid overconsumption due to manufacturing tolerances of the resistance of a reference current generating circuit.
  • the present invention also aims to provide a circuit particularly suitable for applications in which a clock frequency is available.
  • a second capacitive element is provided across the switched capacitor circuit.
  • said second capacitive element is of greater capacity in a ratio of at least five, preferably at least ten, to the capacitance of the first capacitive element constituting the switched capacitor circuit.
  • said switched capacitor circuit includes said first capacitive element in parallel with a first switch, all in series with a second switch.
  • said first capacitive element is made in the same technology as a capacitive element of a charge of a polarized amplifier from a copy of the reference current.
  • an element controls the switched capacitor circuit at a frequency depending on the intensity of the required reference current.
  • said frequency corresponds to the working frequency of at least one amplifier whose bias current is obtained by copying the reference current.
  • control terminals of the first and third transistors are connected to the interconnection between the third and fourth transistors, the control terminals of the second and fourth transistors being connected to the interconnection between the first and third transistors. and second transistors.
  • the control terminals of the first and third transistors are connected to the interconnection between the first and second transistors, the control terminals of the second and fourth transistors being connected to the interconnection of a fifth and sixth series transistors forming a third branch between said supply terminals, the control terminal of the fifth transistor being connected to the interconnection between the third and fourth transistors and the sixth transistor being diode-mounted.
  • the first and third transistors are MOS transistors of a first type of channel, the second and fourth transistors being MOS transistors of a second type of channel.
  • the present invention also provides an amplifier comprising a bias current source, the bias current being obtained by copying a reference current produced by a circuit for generating such a current.
  • the present invention also provides an analog-digital converter comprising at least one such amplifier.
  • FIG. 4 shows a reference current generation circuit 40 according to a first embodiment of the present invention.
  • the circuit 40 produces a current Ir intended to be copied by current mirror assemblies for polarizing, for example, differential stages of transconductance amplifiers of the type described in relation to FIG. 2.
  • the invention will be described in relation to with such an example amplifier, but it will be noted that it applies more generally to the generation of a reference current and that the application for polarization purposes of any amplifier, operational or otherwise, differential or not etc. is a preferred application.
  • the circuit 40 has two parallel branches between two terminals 2 and 3 for applying a DC supply voltage Vdd.
  • a first branch comprises two MOS transistors, respectively with P-channel MP41 and N-channel MN41, in series between terminals 2 and 3.
  • a second branch comprises two P-channel MOS transistors respectively.
  • MP42 and N-channel MN42 in series with a circuit 43 with capacitance switched between terminals 2 and 3.
  • the circuit 43 replaces the resistor R30 of the assembly of FIG. 3.
  • the gates of the transistors MP41 and MP42 are connected together to the drain of the transistor MP42 (drain of transistor MN42).
  • the gates of the transistors MN41 and MN42 are connected together to the drain of the transistor MN41 (drain of the transistor MP41).
  • the circuit 43 is, for example, constituted by a first capacitive element Cs (for example, a capacitor) in parallel with a first switch K1 and in series with a second switch K2 between the source 44 of the transistor MN42 and the terminal of feeding 3 (mass).
  • the switches K1 and K2 are controlled by a circuit 45 in reverse (inverter 46) and alternately at a frequency fc received by the circuit 45 and which depends on the amplitude of the current Ir required, therefore the bias currents Ip of the amplifiers connected to the circuit 40.
  • the switch K2 is closed (switch K1 open) and the capacitor Cs is charged.
  • the switch K1 is closed (switch K2 open) and the capacitor Cs is discharged.
  • the circuit 45 temporally shifts the opening and closing times to avoid simultaneous conduction of the switches K1 and K2.
  • a second capacitive element Ct (for example a capacitor) directly connects the source 44 of the transistor MN42 to the terminal 3.
  • the circuit 40 then maintains substantially constant the product of its transconductance gain gm40 by the equivalent resistance of the circuit 43.
  • the ratio k 'between the respective surfaces of the transistors of the two branches sets the importance of the difference ⁇ Vgs', therefore the amplitude of the current Ir with resistance R' given.
  • this current is chosen so that the bias circuit 40 is capable of supplying a sufficient current to all the amplifiers that it polarizes.
  • a ratio k 'of between 5 and 10 is appropriate in most cases.
  • the surface ratio k ' has been illustrated by assuming a unit-size transistor MN41 (width W over gate length L equal to 1) and an MN42 transistor of size k' (width W over equal grating length L). at k ').
  • the resistor R ' can here be adapted to the operating frequency of the amplifiers (and therefore to the polarization current that they require), the current Ir adapts to the current requirements of the polarized amplifiers and therefore does not generate unnecessary consumption.
  • the invention makes it possible to keep the ratio gm10 / (Cl * fc) constant. Indeed, it suffices that the switching frequency fc of the capacitance Cs is adapted to the working frequency of the amplifier 10 so that the transconductance gains gm10 and gm40 evolve in the same direction.
  • the capacitor Cs is of the same nature (same technology) as the capacitor or capacitors (C1, FIG. 2) forming the charges of the polarized amplifiers. This makes it possible to make the generation of the reference current compensated for in manufacturing tolerances of the capacitors.
  • An advantage of the present invention is that the consumption of the reference current generating circuit is self-adapting to the energy required to bias the downstream assemblies.
  • Another advantage of the present invention is that the circuit remains temperature-compensated (current depending on ⁇ Vgs') and manufacturing tolerances of the transistors.
  • Another advantage of the present invention is that it avoids the problem of manufacturing tolerances of a resistor.
  • Another advantage of the invention is that, whatever the working frequency of the amplifier or amplifiers (for example of an analog-digital converter), the generator adapts its consumption to the called current.
  • Obtaining the working frequency of the amplifiers to be polarized is particularly easy in applications using a clock frequency. This is particularly the case of analog-to-digital converters for which it is sufficient to switch the capacitor Cs of the circuit 43 to the sampling frequency to obtain the desired effect.
  • the capacitive element Cs (and / or the element Ct) consists of an active component, for example a diode whose anode is connected to the terminal 3.
  • FIG. 5 represents a second embodiment of a circuit 50 for generating a reference current according to the invention.
  • the gates of the transistors MP51 and MP52 are connected to the drain of the transistor MN51 and the gates of the transistors MN51 and MN52 are connected to the midpoint of two N-channel P-channel and MN53 MP53 transistors in series. between lines 2 and 3, forming a third plugged.
  • the gate of transistor MN53 is connected to the gates of transistors MN51 and MN52.
  • the gate of transistor MP53 is connected to the interconnection between transistors MP52 and MN52.
  • an additional capacitive element C ' connects the terminal 2 to the gate of the transistor MP53 in order to stabilize the potential of this gate.
  • transistor MP51 has a larger size k1 and transistor MP53 has any size.
  • Transistors MN51 and MN52 have identical sizes assumed to be unitary.
  • the transistor MN53 has a size k3 greater than or equal to unity.
  • the surface ratios between transistors of the same type and the notion of unit size is arbitrary and different depending on the type of channel.
  • This embodiment makes it possible to overcome any possible constraint on capacitor sizes Cs and Ct.
  • the smaller the capacitance Cs the smaller the maximum current Ir.
  • the higher the Cs capacity the greater the Ct capacity is important and one can be confronted with problems of integration of these capacities.
  • the embodiment of FIG. 5 makes it possible to make the difference of the gate-source voltages of the transistors MN51 and MN52 as a function of the ratio k1 of the currents flowing in the first two branches. At the cost of a slight increase in the area occupied by the transistors, it is then possible to reduce the size of the capacitors Cs and Ct.
  • the role of the third branch is to copy, to serve as a basis for a subsequent copy for the polarization currents. , the current k1 * I of the first branch, which allows to keep a relatively low current I in the second branch, so in the capabilities.
  • MOS transistors may be replaced by NPN-type bipolar transistors and / or N-channel transistors may be replaced by bipolar PNP transistors in bipolar technology or BiCMOS.
  • the adaptation of the control circuit is within the reach of the skilled person.
  • the different branches of the circuit may be replaced by cascode transistors mounts to increase the output impedance, so the accuracy of the current copying.
  • the switches K1 and K2 will be transistors of the same nature as the other transistors of the assembly.

Abstract

A first branch of transistors arranged in series and a second branch of transistors. The second branch of transistors is in series with a switched capacitance circuit (43) comprising at least a capacitor. Independent claims are also included for the following: (1) an amplifier; and (2) a digital to digital converter.

Description

Domaine de l'inventionField of the invention

La présente invention concerne de façon générale les circuits électroniques et plus particulièrement la génération de courants de référence à des fins de polarisation, notamment, destinés à des amplificateurs.The present invention generally relates to electronic circuits and more particularly to the generation of reference currents for polarization purposes, in particular intended for amplifiers.

Un exemple d'application de la présente invention concerne les convertisseurs analogique-numérique et la génération de courants de polarisation des étages différentiels des amplificateurs opérationnels du convertisseur.An exemplary application of the present invention relates to the analog-to-digital converters and the generation of bias currents of the differential stages of the operational amplifiers of the converter.

Un autre exemple d'application de la présente invention concerne les filtres actifs.Another example of application of the present invention relates to active filters.

Plus généralement, l'invention s'applique à tout générateur d'un courant de référence.More generally, the invention applies to any generator of a reference current.

Exposé de l'art antérieurPresentation of the prior art

La figure 1 représente, de façon très schématique et sous forme de blocs, un convertisseur analogique-numérique 1 (ADC) du type auquel s'applique la présente invention. Un tel convertisseur est alimenté par une tension continue Vdd appliquée entre deux bornes 2 et 3 du circuit 1. Dans l'exemple de la figure 1, le convertisseur 1 est à entrées différentielles. Un signal différentiel Vin est appliqué entre deux bornes d'entrée 4 et 5 du convertisseur. Une fréquence d'échantillonnage fc est fixée par un signal d'horloge appliqué sur une entrée d'horloge 6. Le circuit 1 fournit un signal binaire OUT sur n bits sur une sortie série ou plusieurs sorties parallèle 7. Le convertisseur intègre ou reçoit également deux signaux de référence de tension non représentés et intègre ou est relié à au moins un circuit 30 (CREF) de génération d'un courant de référence destiné à polariser des amplificateurs opérationnels (non représentés en figure 1) du convertisseur 1.FIG. 1 very schematically shows in the form of blocks an analog-to-digital converter 1 (ADC) of the type to which the present invention applies. Such a converter is supplied by a DC voltage Vdd applied between two terminals 2 and 3 of the circuit 1. In the example of FIG. 1, the converter 1 has differential inputs. A differential signal Vin is applied between two input terminals 4 and 5 of the converter. A sampling frequency fc is fixed by a clock signal applied to a clock input 6. The circuit 1 provides an n-bit OUT signal on a serial output or a plurality of parallel outputs 7. The converter also integrates or receives two non-voltage reference signals. shown and integrates or is connected to at least one reference current generating circuit (CREF) for biasing operational amplifiers (not shown in FIG. 1) of the converter 1.

La figure 2 représente un exemple de schéma simplifié d'un amplificateur opérationnel 10 du type auquel s'applique, par exemple, la présente invention. Cet amplificateur comporte, entre les deux bornes 2 et 3 d'application d'une tension d'alimentation continue Vdd, un étage différentiel constitué de deux banches parallèles de transistors (ici, des transistors MOS), en série avec une source de courant 20 fixant un courant de polarisation Ip. Chaque branche comporte, par exemple, un transistor MOS à canal P MP11, MP12 en série avec un transistor MOS à canal N MN11, MN12. Les grilles des transistors MP11 et MP12 sont connectées ensemble au drain du transistor MP11 pour former une charge active, tandis que les grilles des transistors MN11 et MN12 définissent des entrées différentielles, respectivement non inverseuse 14 (+) et inverseuse 15 (-), de l'amplificateur 1. Le drain du transistor MN12, relié au drain du transistor MP12 définit une borne 17 de sortie de l'amplificateur. Les sources communes des transistors MN11 et MN12 sont reliées à une première borne 22 de la source de courant 20 dont l'autre borne 23 est connectée à la masse 3. La source de courant 20 est formée d'un transistor MN20, par exemple un transistor MOS à canal N, monté en miroir de courant sur un transistor (non représenté en figure 2) de recopie d'un courant de référence compensé au moins en température.FIG. 2 represents an example of a simplified diagram of an operational amplifier 10 of the type to which, for example, the present invention applies. This amplifier comprises, between the two terminals 2 and 3 for applying a DC supply voltage Vdd, a differential stage consisting of two parallel banks of transistors (here, MOS transistors), in series with a current source 20 fixing a polarization current Ip. Each branch comprises, for example, a P-channel MOS transistor MP11, MP12 in series with an N-channel MOS transistor MN11, MN12. The gates of the transistors MP11 and MP12 are connected together to the drain of the transistor MP11 to form an active load, while the gates of the transistors MN11 and MN12 define differential inputs, respectively non-inverting 14 (+) and inverting 15 (-), of the amplifier 1. The drain of the transistor MN12 connected to the drain of the transistor MP12 defines an output terminal 17 of the amplifier. The common sources of the transistors MN11 and MN12 are connected to a first terminal 22 of the current source 20 whose other terminal 23 is connected to the ground 3. The current source 20 is formed of a transistor MN20, for example a N-channel MOS transistor, mounted in current mirror on a transistor (not shown in FIG. 2) for copying a reference current compensated at least in temperature.

La figure 3 représente un exemple classique d'un générateur 30 d'un courant de référence destiné à être recopié pour fournir un ou plusieurs courants de polarisation à destination d'amplificateurs du type de celui représenté en figure 2. Un tel générateur est basé sur la conversion résistive d'une tension fournie par des transistors, compensée en température et en tolérances de fabrication des transistors.FIG. 3 represents a conventional example of a reference current generator 30 to be copied to provide one or more bias currents to amplifiers of the type shown in FIG. 2. Such a generator is based on the resistive conversion of a voltage provided by transistors, compensated for the temperature and manufacturing tolerances of the transistors.

Dans l'exemple de la figure 3, on suppose un générateur en technologie MOS, constitué de deux branches parallèles entre deux bornes 2 et 3 d'application d'une tension continue Vdd d'alimentation. Une première branche comporte deux transistors MOS, respectivement à canal P MP31 et à canal N MN31, en série entre les bornes 2 et 3. Une deuxième branche comporte deux transistors MOS, respectivement à canal P MP32 et à canal N MN32, en série avec une résistance R30 entre les lignes 2 et 3. Les grilles des transistors MP31 et MP32 sont reliées ensemble au drain du transistor MP32 (drain du transistor MN32). Les grilles des transistors MN31 et MN32 sont reliées ensemble au drain du transistor MN31 (drain du transistor MP31).In the example of Figure 3, it assumes a generator in MOS technology, consisting of two parallel branches between two terminals 2 and 3 for applying a DC supply voltage Vdd. A first branch comprises two MOS transistors, respectively with P-channel MP31 and N-channel MN31, in series between terminals 2 and 3. A second branch comprises two MOS transistors, respectively P-channel MP32 and N-channel MN32, in series with a resistor R30 between the lines 2 and 3. The gates of the transistors MP31 and MP32 are connected together to the drain of the transistor MP32 (drain of the transistor MN32). The gates of the transistors MN31 and MN32 are connected together to the drain of the transistor MN31 (drain of the transistor MP31).

Le courant 10 circulant dans chacune des branches est égal au rapport de la différence (ΔVgs) des tensions grille-source (Vgs31 et Vgs32) des transistors MN31 et MN32 sur la valeur de la résistance R30 (10 = ΔVgs/R30).The current flowing in each of the branches is equal to the ratio of the difference (ΔVgs) of the gate-source voltages (Vgs31 and Vgs32) of the transistors MN31 and MN32 to the value of the resistor R30 (10 = ΔVgs / R30).

Pour polariser les amplificateurs du type de celui de la figure 2, le courant 10 est ensuite dupliqué par des montages miroir de courant.To bias the amplifiers of the type of that of FIG. 2, the current 10 is then duplicated by current mirror assemblies.

Par exemple, un transistor MP21 est en série avec un transistor MN21 entre les bornes 2 et 3. Le transistor MP21 est monté en miroir sur le transistor MP32 (sa grille est reliée au drain du transistor MP32) et le transistor MN21 est monté en diode (sa grille est reliée à son drain). La grille du transistor MN20 de l'amplificateur à polariser est reliée aux drains des transistors MP21 et MN21.For example, a transistor MP21 is in series with a transistor MN21 between the terminals 2 and 3. The transistor MP21 is mounted in mirror on the transistor MP32 (its gate is connected to the drain of the transistor MP32) and the transistor MN21 is diode-mounted (its gate is connected to its drain). The gate of transistor MN20 of the amplifier to be polarized is connected to the drains of transistors MP21 and MN21.

Le rapport k entre les surfaces respectives des transistors MN31 et MN32 fixe l'importance de la différence ΔVgs, donc l'amplitude du courant 10 à résistance R donnée. Ce courant est choisi pour que le circuit de polarisation soit capable de fournir un courant suffisant à tous les amplificateurs qu'il polarise. On choisit généralement un rapport de surface k entre les transistors supérieur à l'unité (généralement compris entre 5 et 10). En figure 3, le rapport de surface k a été illustré en supposant un transistor MN31 de taille unitaire (largeur W sur longueur L de grille du transistor MN31 égale à 1) et un transistor MN32 de taille k (largeur W sur longueur L de grille du transistor MN32 égale à k). Un rapport de surface unitaire se retrouve au niveau des transistors MP31 et MP32, montés en miroir de courant.The ratio k between the respective surfaces of the transistors MN31 and MN32 sets the importance of the difference ΔVgs, hence the amplitude of the current 10 with a given resistance R. This current is chosen so that the bias circuit is able to provide a sufficient current to all the amplifiers that it polarizes. A surface ratio k is generally chosen between the transistors greater than unity (generally between 5 and 10). In FIG. 3, the surface ratio k has been illustrated in assuming a transistor MN31 of unit size (width W on gate length L of transistor MN31 equal to 1) and a transistor MN32 of size k (width W on gate length L of transistor MN32 equal to k). A unit area ratio is found at the transistors MP31 and MP32, mounted in current mirror.

Un inconvénient du circuit de la figure 3 est que l'intégration de la résistance R30, le plus souvent sous la forme d'une résistance en silicium polycristallin, oblige à tenir compte de ses tolérances de fabrication dans le dimensionnement des transistors pour tenir compte du pire cas. En effet, ces tolérances (de l'ordre de 20%) ne sont pas compensées par le montage.A drawback of the circuit of FIG. 3 is that the integration of the resistor R30, most often in the form of a polycrystalline silicon resistor, makes it necessary to take into account its manufacturing tolerances in the sizing of the transistors to take account of the worst case. Indeed, these tolerances (of the order of 20%) are not compensated by the assembly.

Un autre inconvénient du circuit de la figure 3 est que le pire cas doit également être pris en compte pour la fréquence de fonctionnement des amplificateurs (10, figure 2) polarisés par le montage. En effet, plus la fréquence maximale de la bande passante de l'amplificateur est élevée, plus il consomme, donc plus son courant Ip de polarisation doit être important. Dans l'exemple d'application aux convertisseurs analogique-numérique, cela conduit à tenir compte de la fréquence d'échantillonnage maximale du convertisseur. Par exemple, un convertisseur analogique-numérique prévu pour fonctionner avec une fréquence d'échantillonnage allant jusqu'à 100 MHz va nécessiter un générateur de courant dimensionné en conséquence, alors même que dans son montage applicatif, ce convertisseur risque de ne fonctionner qu'avec une fréquence d'échantillonnage de 10 MHZ. Dans l'exemple d'application à un filtre actif, cela conduit à tenir compte de la fréquence maximale de fonctionnement du filtre.Another drawback of the circuit of FIG. 3 is that the worst case must also be taken into account for the operating frequency of the amplifiers (10, FIG. 2) polarized by the assembly. Indeed, the higher the maximum frequency of the bandwidth of the amplifier, the more it consumes, so its bias current Ip must be important. In the application example for analog-to-digital converters, this leads to taking into account the maximum sampling frequency of the converter. For example, an analog-to-digital converter designed to operate with a sampling frequency of up to 100 MHz will require a current generator sized accordingly, even though in its application setup, this converter may only work with a sampling frequency of 10 MHz. In the example of application to an active filter, this leads to taking into account the maximum operating frequency of the filter.

De plus, les contraintes de pires cas de la résistance et de la fréquence maximale sont contradictoires. En effet, prévoir la résistance la pire (valeur maximale) diminue, pour un dimensionnement donné des transistors, le courant 10. Or, prévoir une fréquence élevée requiert d'augmenter le courant 10 disponible.Moreover, the worst-case constraints of resistance and maximum frequency are contradictory. Indeed, predicting the worst-case resistance (maximum value) decreases, for a given dimensioning of the transistors, the current 10. However, providing a high frequency requires increasing the available current.

En outre, en se référant au montage de la figure 2, la bande passante de l'amplificateur 1 est fonction du rapport de la transconductance gm10 de cet amplificateur sur la valeur capacitive de son impédance de sortie. En effet, un amplificateur opérationnel 10 a, dans son montage applicatif, toujours sa sortie reliée à la masse 3 (ou plus généralement à une ligne d'application de la tension d'alimentation) par une capacité (Cl en pointillés en figure 2). Or, cette capacité Cl a aussi des tolérances de fabrication. Cela conduit donc également à dimensionner le circuit de génération du courant 10 en fonction des valeurs maximales possibles de ces capacités équivalentes de sortie. De plus, l'évolution va dans le même sens que celui lié à la résistance R30, de sorte que ces pires cas s'additionnent.Furthermore, referring to the assembly of FIG. 2, the bandwidth of the amplifier 1 is a function of the ratio of the transconductance gm10 of this amplifier to the capacitive value of its output impedance. Indeed, an operational amplifier 10 has, in its application assembly, always its output connected to the ground 3 (or more generally to an application line of the supply voltage) by a capacitor (dotted line in FIG. 2) . However, this capacity Cl also has manufacturing tolerances. This therefore also leads to size the current generation circuit 10 according to the maximum possible values of these equivalent output capabilities. Moreover, the evolution goes in the same direction as that related to the resistance R30, so that these worst cases add up.

Ces dimensionnements en tenant compte des pires cas conduisent à des pertes élevées dans la plupart des applications, l'excès de courant de polarisation des amplificateurs étant dissipé dans les transistors de leurs branches respectives.These sizing taking into account the worst cases lead to high losses in most applications, the excess bias current of the amplifiers being dissipated in the transistors of their respective branches.

Le document US-A-2002/0180512 décrit un système pour ajuster un circuit VLSI dans lequel un réseau de capacités commutées est connecté en série avec une branche d'un miroir de courant dont une autre branche est en série avec une résistance externe. Le rôle du circuit à capacité commutée est d'obtenir un courant fixe pour une tension de référence également fixe fournie au générateur.The document US-2002/0180512 discloses a system for adjusting a VLSI circuit in which a network of switched capacitors is connected in series with a branch of a current mirror of which another branch is in series with an external resistor. The role of the switched capacitor circuit is to obtain a fixed current for a also fixed reference voltage supplied to the generator.

Le document US-B-5 969 513 décrit l'utilisation de sources de courant à capacités commutées dans des régulateurs à commutation utilisant une tension de référence fixe et dans lesquels chaque capacité est en série avec un unique transistor.The document US-B-5,969,513 discloses the use of switched capacitance power sources in switching controllers using a fixed reference voltage and in which each capacitor is in series with a single transistor.

Le document US-B-5 408 174 décrit la génération d'un courant de référence au moyen d'une capacité commutée dans lequel la fréquence de commutation conditionne la valeur de courant et qui a recours à des éléments résistifs pour fixer un potentiel de référence.The document US-B-5,408,174 describes the generation of a reference current by means of a switched capacitor in which the switching frequency conditions the current value and which uses resistive elements to set a reference potential.

Résumé de l'inventionSummary of the invention

La présente invention vise à pallier tout ou partie des inconvénients des circuits connus de génération d'un courant de référence.The present invention aims to overcome all or part of the disadvantages of known circuits for generating a reference current.

La présente invention vise plus particulièrement les circuits de génération d'un courant de référence ayant pour objet d'être reproduits pour polariser un ou plusieurs amplificateurs.The present invention is more particularly directed to the generation of a reference current circuit intended to be reproduced to polarize one or more amplifiers.

La présente invention vise également à proposer un circuit dont la consommation s'adapte aux besoins en courant des amplificateurs qu'il polarise.The present invention also aims to provide a circuit whose consumption adapts to the current requirements of the amplifiers that it polarizes.

La présente invention vise également à éviter la surconsommation due aux tolérances de fabrication de la résistance d'un circuit de génération de courant de référence.The present invention also aims to avoid overconsumption due to manufacturing tolerances of the resistance of a reference current generating circuit.

La présente invention vise également à proposer un circuit particulièrement adapté à des applications dans lesquelles une fréquence d'horloge est disponible.The present invention also aims to provide a circuit particularly suitable for applications in which a clock frequency is available.

Pour atteindre tout ou partie de ces objets, la présente invention prévoit un circuit de génération d'un courant de référence, comportant, entre deux bornes d'application d'une tension d'alimentation :

  • au moins une première branche d'au moins un premier et d'au moins un deuxième transistors en série ;
  • au moins une deuxième branche d'au moins un troisième et d'au moins un quatrième transistors en série avec un circuit à capacité commutée comportant au moins un premier élément capacitif.
To achieve all or part of these objects, the present invention provides a reference current generating circuit comprising, between two terminals for applying a supply voltage:
  • at least a first branch of at least a first and at least a second series of transistors;
  • at least one second branch of at least one third and at least one fourth transistor in series with a switched capacity circuit comprising at least a first capacitive element.

Selon un mode de réalisation de la présente invention, un deuxième élément capacitif est prévu aux bornes du circuit à capacité commutée.According to one embodiment of the present invention, a second capacitive element is provided across the switched capacitor circuit.

Selon un mode de réalisation de la présente invention, ledit deuxième élément capacitif est de capacité supérieure dans un rapport d'au moins cinq, de préférence d'au moins dix, à la capacité du premier élément capacitif constitutif du circuit à capacité commutée.According to an embodiment of the present invention, said second capacitive element is of greater capacity in a ratio of at least five, preferably at least ten, to the capacitance of the first capacitive element constituting the switched capacitor circuit.

Selon un mode de réalisation de la présente invention, ledit circuit à capacité commutée comporte ledit premier élément capacitif en parallèle avec un premier commutateur, le tout en en série avec un deuxième commutateur.According to one embodiment of the present invention, said switched capacitor circuit includes said first capacitive element in parallel with a first switch, all in series with a second switch.

Selon un mode de réalisation de la présente invention, ledit premier élément capacitif est réalisé dans une même technologie qu'un élément capacitif d'une charge d'un amplificateur polarisé à partir d'une recopie du courant de référence.According to one embodiment of the present invention, said first capacitive element is made in the same technology as a capacitive element of a charge of a polarized amplifier from a copy of the reference current.

Selon un mode de réalisation de la présente invention, un élément commande le circuit à capacité commutée à une fréquence fonction de l'intensité du courant de référence requis.According to an embodiment of the present invention, an element controls the switched capacitor circuit at a frequency depending on the intensity of the required reference current.

Selon un mode de réalisation de la présente invention, ladite fréquence correspond à la fréquence de travail d'au moins un amplificateur dont un courant de polarisation est obtenu par recopie du courant de référence.According to an embodiment of the present invention, said frequency corresponds to the working frequency of at least one amplifier whose bias current is obtained by copying the reference current.

Selon un mode de réalisation de la présente invention, les bornes de commandes des premier et troisième transistors sont reliées à l'interconnexion entre les troisième et quatrième transistors, les bornes de commande des deuxième et quatrième transistors étant reliées à l'interconnexion entre les premier et deuxième transistors.According to one embodiment of the present invention, the control terminals of the first and third transistors are connected to the interconnection between the third and fourth transistors, the control terminals of the second and fourth transistors being connected to the interconnection between the first and third transistors. and second transistors.

Selon un mode de réalisation de la présente invention, les bornes de commandes des premier et troisième transistors sont reliées à l'interconnexion entre les premier et deuxième transistors, les bornes de commande des deuxième et quatrième transistors étant reliées à l'interconnexion d'un cinquième et d'un sixième transistors en série formant une troisième branche entre lesdites bornes d'alimentation, la borne de commande du cinquième transistor étant connectée à l'interconnexion entre les troisième et quatrième transistors et le sixième transistor étant monté en diode.According to one embodiment of the present invention, the control terminals of the first and third transistors are connected to the interconnection between the first and second transistors, the control terminals of the second and fourth transistors being connected to the interconnection of a fifth and sixth series transistors forming a third branch between said supply terminals, the control terminal of the fifth transistor being connected to the interconnection between the third and fourth transistors and the sixth transistor being diode-mounted.

Selon un mode de réalisation de la présente invention, les premier et troisième transistors sont des transistors MOS d'un premier type de canal, les deuxième et quatrième transistors étant des transistors MOS d'un deuxième type de canal.According to an embodiment of the present invention, the first and third transistors are MOS transistors of a first type of channel, the second and fourth transistors being MOS transistors of a second type of channel.

La présente invention prévoit également un amplificateur comportant une source de courant de polarisation, le courant de polarisation étant obtenu par recopie d'un courant de référence produit par un circuit de génération d'un tel courant.The present invention also provides an amplifier comprising a bias current source, the bias current being obtained by copying a reference current produced by a circuit for generating such a current.

La présente invention prévoit également un convertisseur analogique-numérique comportant au moins un tel amplificateur.The present invention also provides an analog-digital converter comprising at least one such amplifier.

Brève description des dessinsBrief description of the drawings

Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles :

  • la figure 1 qui a été décrite précédemment représente, de façon très schématique et sous forme de bloc, un convertisseur analogique-numérique à entrées différentielles du type auquel s'applique plus particulièrement la présente invention ;
  • la figure 2 qui a été décrite précédemment représente, de façon très schématique, un exemple d'amplificateur opérationnel du type auquel s'applique la présente invention ;
  • la figure 3 qui a été décrite précédemment représente un exemple classique de circuit de génération d'un courant de référence compensé en température et en tolérances de fabrication de transistors MOS ;
  • la figure 4 représente un premier mode de réalisation d'un circuit de génération d'un courant de référence selon la présente invention ; et
  • la figure 5 représente un deuxième mode de réalisation d'un circuit de génération d'un courant de référence selon la présente invention.
These and other objects, features, and advantages of the present invention will be set forth in detail in the following description of particular embodiments given as a non-limiting example in connection with the accompanying drawings in which:
  • FIG. 1, which has been described above, very schematically shows, in block form, an analog-digital converter with differential inputs of the type to which the present invention more particularly applies;
  • FIG. 2 which has been described above represents, very schematically, an example of an operational amplifier of the type to which the present invention applies;
  • FIG. 3 which has been described above represents a conventional example of a circuit for generating a reference current compensated for in temperature and manufacturing tolerances of MOS transistors;
  • FIG. 4 represents a first embodiment of a reference current generating circuit according to the present invention; and
  • Figure 5 shows a second embodiment of a reference current generating circuit according to the present invention.

Les mêmes éléments sont désignés par de mêmes références aux différentes figures. Pour des raisons de clarté, seuls les éléments qui sont nécessaires à la compréhension de l'invention ont été représentés aux figures et seront décrites par la suite. En particulier, les circuits polarisés par réplication (avec ou sans facteur multiplicatif) d'un courant généré par le circuit de l'invention (par exemple, les amplificateurs opérationnels d'un convertisseur analogique-numérique) n'ont pas été détaillés, l'invention n'engendrant aucune modification des circuits connectés en aval du circuit de génération d'un courant de référence.The same elements are designated by the same references in the various figures. For the sake of clarity, only those elements which are necessary for the understanding of the invention have been shown in the figures and will be described later. In particular, the circuits polarized by replication (with or without multiplicative factor) of a current generated by the circuit of the invention (for example, the operational amplifiers of an analog-digital converter) have not been detailed. invention does not engender any modification of the circuits connected downstream of the reference current generating circuit.

Description détailléedetailed description

La figure 4 représente un circuit 40 de génération d'un courant de référence selon un premier mode de réalisation de la présente invention.FIG. 4 shows a reference current generation circuit 40 according to a first embodiment of the present invention.

Le circuit 40 produit un courant Ir destiné à être recopié par des montages miroir de courant pour polariser, par exemple, des étages différentiels d'amplificateurs à transconductance du type de celui décrit en relation avec la figure 2. L'invention sera décrite en relation avec un tel exemple d'amplificateur mais on notera qu'elle s'applique plus généralement à la génération d'un courant de référence et que l'application à des fins de polarisation d'un amplificateur quelconque, opérationnel ou non, différentiel ou non, etc. constitue une application préférée.The circuit 40 produces a current Ir intended to be copied by current mirror assemblies for polarizing, for example, differential stages of transconductance amplifiers of the type described in relation to FIG. 2. The invention will be described in relation to with such an example amplifier, but it will be noted that it applies more generally to the generation of a reference current and that the application for polarization purposes of any amplifier, operational or otherwise, differential or not etc. is a preferred application.

Le circuit 40 comporte deux branches parallèles entre deux bornes 2 et 3 d'application d'une tension continue Vdd d'alimentation. Une première branche comporte deux transistors MOS, respectivement à canal P MP41 et à canal N MN41, en série entre les bornes 2 et 3. Selon ce mode de réalisation de l'invention, une deuxième branche comporte deux transistors MOS, respectivement à canal P MP42 et à canal N MN42, en série avec un circuit 43 à capacité commutée entre les bornes 2 et 3. Le circuit 43 remplace la résistance R30 du montage de la figure 3. Les grilles des transistors MP41 et MP42 sont reliées ensemble au drain du transistor MP42 (drain du transistor MN42). Les grilles des transistors MN41 et MN42 sont reliées ensemble au drain du transistor MN41 (drain du transistor MP41).The circuit 40 has two parallel branches between two terminals 2 and 3 for applying a DC supply voltage Vdd. A first branch comprises two MOS transistors, respectively with P-channel MP41 and N-channel MN41, in series between terminals 2 and 3. According to this embodiment of the invention, a second branch comprises two P-channel MOS transistors respectively. MP42 and N-channel MN42, in series with a circuit 43 with capacitance switched between terminals 2 and 3. The circuit 43 replaces the resistor R30 of the assembly of FIG. 3. The gates of the transistors MP41 and MP42 are connected together to the drain of the transistor MP42 (drain of transistor MN42). The gates of the transistors MN41 and MN42 are connected together to the drain of the transistor MN41 (drain of the transistor MP41).

Le circuit 43 est, par exemple, constitué d'un premier élément capacitif Cs (par exemple, un condensateur) en parallèle avec un premier commutateur K1 et en série avec un deuxième commutateur K2 entre la source 44 du transistor MN42 et la borne d'alimentation 3 (la masse). Les interrupteurs K1 et K2 sont commandés par un circuit 45 en inverse (inverseur 46) et alternativement à une fréquence fc que reçoit le circuit 45 et qui dépend de l'amplitude du courant Ir requis, donc des courants de polarisation Ip des amplificateurs connectés au circuit 40. Pendant chaque demi période de la fréquence de commande fc, l'interrupteur K2 est fermé (interrupteur K1 ouvert) et le condensateur Cs se charge. Pendant l'autre demi période, l'interrupteur K1 est fermé (interrupteur K2 ouvert) et le condensateur Cs se décharge. En pratique, le circuit 45 décale temporellement les instants d'ouverture et de fermeture pour éviter une conduction simultanée des interrupteurs K1 et K2.The circuit 43 is, for example, constituted by a first capacitive element Cs (for example, a capacitor) in parallel with a first switch K1 and in series with a second switch K2 between the source 44 of the transistor MN42 and the terminal of feeding 3 (mass). The switches K1 and K2 are controlled by a circuit 45 in reverse (inverter 46) and alternately at a frequency fc received by the circuit 45 and which depends on the amplitude of the current Ir required, therefore the bias currents Ip of the amplifiers connected to the circuit 40. During each half period of the control frequency fc, the switch K2 is closed (switch K1 open) and the capacitor Cs is charged. During the other half period, the switch K1 is closed (switch K2 open) and the capacitor Cs is discharged. In practice, the circuit 45 temporally shifts the opening and closing times to avoid simultaneous conduction of the switches K1 and K2.

Dans le montage de la figure 4, un deuxième élément capacitif Ct (par exemple un condensateur) relie directement la source 44 du transistor MN42 à la borne 3. Le rôle de ce condensateur Ct est de stabiliser le potentiel de la borne 44 de sorte que le circuit 43 puisse être assimilé à un élément résistif de valeur R' = 1/(Ct*fc). Par conséquent, la capacité du condensateur Ct est choisie pour être nettement supérieure (rapport d'au moins 5, de préférence, d'au moins 10) à celle du condensateur Cs.In the assembly of FIG. 4, a second capacitive element Ct (for example a capacitor) directly connects the source 44 of the transistor MN42 to the terminal 3. The role of this capacitor Ct is to stabilize the potential of the terminal 44 so that the circuit 43 can be likened to a resistive element of value R '= 1 / (Ct * fc). Therefore, the capacitance of the capacitor Ct is chosen to be significantly higher (ratio of at least 5, preferably at least 10) to that of the capacitor Cs.

Le circuit 40 maintient alors sensiblement constant le produit de son gain en transconductance gm40 par la résistance équivalente du circuit 43. Le courant Ir circulant dans chacune des branches est égal au rapport de la différence (ΔVgs') des tensions grille-source (Vgs41 et Vgs42) des transistors MN41 et MN42 sur la valeur (courante) de la résistance équivalente R' du circuit 45 (Ir = ΔVgs'*Ct*fc).The circuit 40 then maintains substantially constant the product of its transconductance gain gm40 by the equivalent resistance of the circuit 43. The current Ir flowing in each of the branches is equal to the ratio of the difference (ΔVgs') of the gate-source voltages (Vgs41 and Vgs42) transistors MN41 and MN42 on the (current) value of the equivalent resistance R 'of the circuit 45 (Ir = ΔVgs' * Ct * fc).

Le rapport k' entre les surfaces respectives des transistors des deux branches fixe l'importance de la différence ΔVgs', donc l'amplitude du courant Ir à résistance R' donnée. Comme précédemment, ce courant est choisi pour que le circuit de polarisation 40 soit capable de fournir un courant suffisant à tous les amplificateurs qu'il polarise. Un rapport k' compris entre 5 et 10 convient dans la plupart des cas. En figure 4, le rapport de surface k' a été illustré en supposant un transistor MN41 de taille unitaire (largeur W sur longueur L de grille égale à 1) et un transistor MN42 de taille k' (largeur W sur longueur L de grille égale à k'). Toutefois, comme la résistance R' peut ici être adaptée à la fréquence de fonctionnement des amplificateurs (donc au courant de polarisation qu'ils requièrent), le courant Ir s'adapte aux besoins en courant des amplificateurs polarisés et n'engendre donc pas de consommation inutile.The ratio k 'between the respective surfaces of the transistors of the two branches sets the importance of the difference ΔVgs', therefore the amplitude of the current Ir with resistance R' given. As before, this current is chosen so that the bias circuit 40 is capable of supplying a sufficient current to all the amplifiers that it polarizes. A ratio k 'of between 5 and 10 is appropriate in most cases. In FIG. 4, the surface ratio k 'has been illustrated by assuming a unit-size transistor MN41 (width W over gate length L equal to 1) and an MN42 transistor of size k' (width W over equal grating length L). at k '). However, since the resistor R 'can here be adapted to the operating frequency of the amplifiers (and therefore to the polarization current that they require), the current Ir adapts to the current requirements of the polarized amplifiers and therefore does not generate unnecessary consumption.

En reprenant l'exemple de l'amplificateur de la figure 2 où la fréquence maximale de la bande passante est fonction du rapport gm10/Cl, l'invention permet de maintenir constant le rapport gm10/(Cl*fc). En effet, il suffit que la fréquence de commutation fc de la capacité Cs soit adaptée à la fréquence de travail de l'amplificateur 10 pour que les gains en transconductances gm10 et gm40 évoluent dans le même sens.Taking again the example of the amplifier of FIG. 2 where the maximum frequency of the bandwidth is a function of the ratio gm10 / Cl, the invention makes it possible to keep the ratio gm10 / (Cl * fc) constant. Indeed, it suffices that the switching frequency fc of the capacitance Cs is adapted to the working frequency of the amplifier 10 so that the transconductance gains gm10 and gm40 evolve in the same direction.

De préférence, le condensateur Cs est de même nature (même technologie) que le ou les condensateurs (Cl, figure 2) formant les charges des amplificateurs polarisés. Cela permet de rendre la génération du courant de référence compensé en tolérances de fabrication des condensateurs.Preferably, the capacitor Cs is of the same nature (same technology) as the capacitor or capacitors (C1, FIG. 2) forming the charges of the polarized amplifiers. This makes it possible to make the generation of the reference current compensated for in manufacturing tolerances of the capacitors.

Un avantage de la présente invention est que la consommation du circuit de génération de courant de référence est auto adaptable à l'énergie requise pour polariser les montages en aval.An advantage of the present invention is that the consumption of the reference current generating circuit is self-adapting to the energy required to bias the downstream assemblies.

Un autre avantage de la présente invention est que le circuit reste compensé en température (courant fonction du ΔVgs') et en tolérances de fabrication des transistors.Another advantage of the present invention is that the circuit remains temperature-compensated (current depending on ΔVgs') and manufacturing tolerances of the transistors.

Un autre avantage de la présente invention est qu'elle s'affranchit du problème de tolérances de fabrication d'une résistance.Another advantage of the present invention is that it avoids the problem of manufacturing tolerances of a resistor.

Un autre avantage de l'invention est que, quelle que soit la fréquence de travail de l'amplificateur ou des amplificateurs (par exemple d'un convertisseur analogique-numérique), le générateur adapte sa consommation au courant appelé.Another advantage of the invention is that, whatever the working frequency of the amplifier or amplifiers (for example of an analog-digital converter), the generator adapts its consumption to the called current.

L'obtention de la fréquence de travail des amplificateurs à polariser est particulièrement aisée dans des applications utilisant une fréquence d'horloge. C'est notamment le cas des convertisseurs analogique-numérique pour lesquels il suffit de commuter la capacité Cs du circuit 43 à la fréquence d'échantillonnage pour obtenir l'effet recherché.Obtaining the working frequency of the amplifiers to be polarized is particularly easy in applications using a clock frequency. This is particularly the case of analog-to-digital converters for which it is sufficient to switch the capacitor Cs of the circuit 43 to the sampling frequency to obtain the desired effect.

Dans des applications où différents amplificateurs travaillent à des fréquences différentes, on peut soit individualiser les circuits de génération de courant de référence, soit tenir compte de la fréquence la plus élevée. Même dans ce cas, la consommation est moindre qu'avec un générateur classique.In applications where different amplifiers work at different frequencies, one can either individualize the reference current generating circuits, or take into account the highest frequency. Even in this case, the consumption is less than with a conventional generator.

Selon une variante de réalisation, l'élément capacitif Cs (et/ou l'élément Ct) est constitué d'un composant actif, par exemple une diode dont l'anode est connectée à la borne 3. Un avantage est que, pour une valeur donnée de capacité, l'encombrement est moindre.According to an alternative embodiment, the capacitive element Cs (and / or the element Ct) consists of an active component, for example a diode whose anode is connected to the terminal 3. An advantage is that for a Given value of capacity, congestion is less.

La figure 5 représente un deuxième mode de réalisation d'un circuit 50 de génération d'un courant de référence selon l'invention.FIG. 5 represents a second embodiment of a circuit 50 for generating a reference current according to the invention.

On retrouve une première branche de deux transistors MP51 à canal P et MN51 à canal N en série entre les bornes 2 et 3, et une deuxième branche de deux transistors MP52 à canal P et MN52 à canal N en série avec un circuit 43 à capacité commutée, un condensateur Ct étant en parallèle avec le circuit 43. Pour simplifier, le circuit 45 de commande n'a pas été illustré en figure 5.There is a first branch of two N-channel P-channel MN51 transistors and N-channel MN51 in series between terminals 2 and 3, and a second branch of two N-channel P-channel MN52 and MP52 transistors in series with a capacitance circuit 43. switched, a capacitor Ct being in parallel with the circuit 43. For simplicity, the control circuit 45 has not been illustrated in Figure 5.

Par rapport au montage de la figure 4, les grilles des transistors MP51 et MP52 sont connectées au drain du transistor MN51 et les grilles des transistors MN51 et MN52 sont reliées au point milieu de deux transistors MP53 à canal P et MN53 à canal N en série entre les lignes 2 et 3, formant une troisième branche. La grille du transistor MN53 est reliée aux grilles des transistors MN51 et MN52. La grille du transistor MP53 est reliée à l'interconnexion entre les transistors MP52 et MN52. De préférence, un élément capacitif supplémentaire C' relie la borne 2 à la grille du transistor MP53 afin de stabiliser le potentiel de cette grille.With respect to the assembly of FIG. 4, the gates of the transistors MP51 and MP52 are connected to the drain of the transistor MN51 and the gates of the transistors MN51 and MN52 are connected to the midpoint of two N-channel P-channel and MN53 MP53 transistors in series. between lines 2 and 3, forming a third plugged. The gate of transistor MN53 is connected to the gates of transistors MN51 and MN52. The gate of transistor MP53 is connected to the interconnection between transistors MP52 and MN52. Preferably, an additional capacitive element C 'connects the terminal 2 to the gate of the transistor MP53 in order to stabilize the potential of this gate.

Dans le mode de réalisation de la figure 5, en supposant le transistor MP52 de taille unitaire, le transistor MP51 a une taille k1 supérieure et le transistor MP53 a une taille quelconque. Les transistors MN51 et MN52 ont des tailles identiques supposées unitaires. Le transistor MN53 a une taille k3 supérieure ou égale à l'unité. Bien entendu, ce qui importe, ce sont les rapports de surface entre transistors de même type et la notion de taille unitaire est arbitraire et différente selon le type de canal.In the embodiment of FIG. 5, assuming unit-size transistor MP52, transistor MP51 has a larger size k1 and transistor MP53 has any size. Transistors MN51 and MN52 have identical sizes assumed to be unitary. The transistor MN53 has a size k3 greater than or equal to unity. Of course, what matters is the surface ratios between transistors of the same type and the notion of unit size is arbitrary and different depending on the type of channel.

Ce mode de réalisation permet de s'affranchir d'une éventuelle contrainte sur les tailles de condensateurs Cs et Ct. En effet, dans le montage de la figure 4, plus la capacité Cs est faible, plus le courant Ir maximal est petit. Or, plus le courant Ir doit être amplifié par la recopie pour générer les courants de polarisation, plus cette recopie va générer une incertitude importante. Mais, plus la capacité Cs est importante, plus la capacité Ct soit être importante et on peut se trouver confronter à des problèmes d'intégration de ces capacités.This embodiment makes it possible to overcome any possible constraint on capacitor sizes Cs and Ct. In fact, in the circuit of FIG. 4, the smaller the capacitance Cs, the smaller the maximum current Ir. However, the more the current Ir must be amplified by the copy to generate the bias currents, the more this copy will generate significant uncertainty. But, the higher the Cs capacity, the greater the Ct capacity is important and one can be confronted with problems of integration of these capacities.

Le mode de réalisation de la figure 5 permet de rendre la différence des tensions grille-source des transistors MN51 et MN52 fonction du rapport k1 des courants circulant dans les deux premières branches. Au prix d'une légère augmentation de la surface occupée par les transistors, on peut alors réduire la taille des capacités Cs et Ct. Le rôle de la troisième branche est de recopier, pour servir de base à une recopie ultérieure pour les courants de polarisation, le courant k1*I de la première branche, ce qui permet de conserver un courant I relativement faible dans la deuxième branche, donc dans les capacités. Le courant dans la troisième branche est égal à k"I, avec k"=k1*k3.The embodiment of FIG. 5 makes it possible to make the difference of the gate-source voltages of the transistors MN51 and MN52 as a function of the ratio k1 of the currents flowing in the first two branches. At the cost of a slight increase in the area occupied by the transistors, it is then possible to reduce the size of the capacitors Cs and Ct. The role of the third branch is to copy, to serve as a basis for a subsequent copy for the polarization currents. , the current k1 * I of the first branch, which allows to keep a relatively low current I in the second branch, so in the capabilities. The current in the third branch is equal to k "I, with k" = k1 * k3.

Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, la transposition du circuit décrit à un montage dual en remplaçant les transistors à canal N par des transistors à canal P et inversement, est à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus.Of course, the present invention is susceptible of various variations and modifications which will be apparent to those skilled in the art. In particular, the transposition of the described circuit to a dual circuit by replacing the N-channel transistors by P-channel transistors and vice versa, is within the abilities of those skilled in the art from the functional indications given above.

De plus, bien que l'invention ait été décrite en relation avec des transistors MOS, elle s'applique plus généralement à tout transistor permettant d'obtenir un gain en transconductance proportionnel au courant dans les branches. Par exemple, les transistors MOS à canal P peuvent être remplacés par des transistors bipolaires de type NPN et/ou les transistor à canal N peuvent être remplacés par des transistors bipolaires de type PNP dans une technologie bipolaire ou BiCMOS. L'adaptation du circuit de commande est à la portée de l'homme du métier.In addition, although the invention has been described in relation to MOS transistors, it applies more generally to any transistor for obtaining a transconductance gain proportional to the current in the branches. For example, P-channel MOS transistors may be replaced by NPN-type bipolar transistors and / or N-channel transistors may be replaced by bipolar PNP transistors in bipolar technology or BiCMOS. The adaptation of the control circuit is within the reach of the skilled person.

En outre, les différentes branches du circuit pourront être remplacées par des montages cascode de transistors pour augmenter l'impédance de sortie, donc la précision de la recopie de courant.In addition, the different branches of the circuit may be replaced by cascode transistors mounts to increase the output impedance, so the accuracy of the current copying.

Enfin, les dimensions respectives à donner aux différents transistors en fonction de l'application et la réalisation pratique d'un circuit de commande adapté sont également à la portée de l'homme de l'art. Par exemple, les commutateurs K1 et K2 seront des transistors de même nature que les autres transistors du montage.Finally, the respective dimensions to be given to the different transistors as a function of the application and the practical realization of a suitable control circuit are also within the reach of those skilled in the art. For example, the switches K1 and K2 will be transistors of the same nature as the other transistors of the assembly.

Claims (12)

Circuit (40, 50) de génération d'un courant de référence (Ir, k"I), caractérisé en ce qu'il comporte, entre deux bornes (2, 3) d'application d'une tension d'alimentation : au moins une première branche d'au moins un premier (MP41, MP51) et d'au moins un deuxième transistors (MN41, MN51) en série, dépourvue d'élément résistif ; au moins une deuxième branche d'au moins un troisième (MP42, MP52) et d'au moins un quatrième (MN42, MN52) transistors dépourvue d'élément résistif et en série avec un circuit (43) à capacité commutée comportant au moins un premier élément capacitif (Cf). Circuit (40, 50) for generating a reference current (Ir, k "I), characterized in that it comprises, between two terminals (2, 3) for applying a supply voltage: at least one first branch of at least one first (MP41, MP51) and at least one second transistor (MN41, MN51) in series, devoid of resistive element; at least a second branch of at least one third (MP42, MP52) and at least one fourth (MN42, MN52) transistors devoid of resistive element and in series with a circuit (43) with switched capacity comprising at least one first capacitive element (Cf). Circuit selon la revendication 1, comportant un deuxième élément capacitif (Ct) aux bornes du circuit (43) à capacité commutée.The circuit of claim 1 including a second capacitive element (Ct) across the switched capacity circuit (43). Circuit selon la revendication 2, dans lequel ledit deuxième élément capacitif (Ct) est de capacité supérieure dans un rapport d'au moins cinq, de préférence d'au moins dix, à la capacité du premier élément capacitif (Cs) constitutif du circuit à capacité commutée (43).The circuit of claim 2, wherein said second capacitive element (Ct) is of greater capacity in a ratio of at least five, preferably at least ten, to the capacitance of the first capacitive element (Cs) constituting the circuit to be switched capacity (43). Circuit selon l'une quelconque des revendications 1 à 3, dans lequel ledit circuit (43) à capacité commutée comporte ledit premier élément capacitif (Cs) en parallèle avec un premier commutateur (K1), le tout en série avec un deuxième commutateur (K2).A circuit as claimed in any one of claims 1 to 3, wherein said switched capacity circuit (43) includes said first capacitive element (Cs) in parallel with a first switch (K1), all in series with a second switch (K2 ). Circuit selon la revendication 4, dans lequel ledit premier élément capacitif (Cs) est réalisé dans une même technologie qu'un élément capacitif (Cl) d'une charge d'un amplificateur (10) polarisé à partir d'une recopie du courant de référence (Ir, k"I).Circuit according to claim 4, in which said first capacitive element (Cs) is produced in the same technology as a capacitive element (C1) of a charge of an amplifier (10) polarized from a copy of the current of reference (Ir, k "I). Circuit selon l'une quelconque des revendications 1 à 5, comprenant un élément (45) de commande du circuit (43) à capacité commutée à une fréquence (fc) fonction de l'intensité du courant de référence (Ir, k"I) requis.Circuit according to any one of claims 1 to 5, comprising an element (45) for controlling the circuit (43) with frequency switched capacity (fc) as a function of the intensity of the reference current (Ir, k "I) required. Circuit selon la revendication 6, dans lequel ladite fréquence (fc) correspond à la fréquence de travail d'au moins un amplificateur (10) dont un courant de polarisation (Ip) est obtenu par recopie du courant de référence (Ir, k"I).Circuit according to claim 6, wherein said frequency (fc) corresponds to the working frequency of at least one amplifier (10) whose bias current (Ip) is obtained by copying the reference current (Ir, k "I ). Circuit selon l'une quelconque des revendications 1 à 7, dans lequel les bornes de commandes des premier (MP41) et troisième (MP42) transistors sont reliées à l'interconnexion entre les troisième et quatrième (MN42) transistors, les bornes de commande des deuxième et quatrième (MN42) transistors étant reliées à l'interconnexion entre les premier et deuxième transistors.Circuit according to any one of claims 1 to 7, wherein the control terminals of the first (MP41) and third (MP42) transistors are connected to the interconnection between the third and fourth (MN42) transistors, the control terminals of the second and fourth (MN42) transistors being connected to the interconnection between the first and second transistors. Circuit selon l'une quelconque des revendications 1 à 7, dans lequel les bornes de commandes des premier (MP51) et troisième (MP52) transistors sont reliées à l'interconnexion entre les premier et deuxième (MN51) transistors, les bornes de commande des deuxième et quatrième (MN52) transistors étant reliées à l'interconnexion d'un cinquième (MP53) et d'un sixième transistors (MN53) en série formant une troisième branche entre lesdites bornes d'alimentation (2, 3), la borne de commande du cinquième transistor étant connectée à l'interconnexion entre les troisième et quatrième transistors et le sixième transistor étant monté en diode.Circuit according to any one of claims 1 to 7, wherein the control terminals of the first (MP51) and third (MP52) transistors are connected to the interconnection between the first and second (MN51) transistors, the control terminals of the second and fourth (MN52) transistors being connected to the interconnection of a fifth (MP53) and a sixth plurality of transistors (MN53) in series forming a third branch between said supply terminals (2, 3), the terminal of controlling the fifth transistor being connected to the interconnection between the third and fourth transistors and the sixth transistor being diode-mounted. Circuit selon l'une quelconque des revendications 1 à 9, dans lequel les premier (MP41, MP51) et troisième (MP42, MP52) transistors sont des transistors MOS d'un premier type de canal, les deuxième (MN41, MN51) et quatrième (MN42, MN52) transistors étant des transistors MOS d'une deuxième type de canal.Circuit according to any one of claims 1 to 9, wherein the first (MP41, MP51) and third (MP42, MP52) transistors are MOS transistors of a first type of channel, the second (MN41, MN51) and fourth (MN42, MN52) transistors being MOS transistors of a second type of channel. Amplificateur (10) comportant une source de courant (20) de polarisation, caractérisé en ce que le courant de polarisation (Ip) est obtenu par recopie d'un courant de référence (Ir, k"I) produit par un circuit (40, 50) selon l'une quelconque des revendications 1 à 10.Amplifier (10) having a bias current source (20), characterized in that the bias current (Ip) is obtained by copying a reference current (Ir, k "I) produced by a circuit (40, 50) according to any one of claims 1 to 10. Convertisseur analogique-numérique (1), caractérisé en ce qu'il comporte au moins un amplificateur (10) selon la revendication 11.Analogue-digital converter (1), characterized in that it comprises at least one amplifier (10) according to claim 11.
EP06112470A 2005-04-12 2006-04-11 Circuit generating a reference current Withdrawn EP1712973A3 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0550932 2005-04-12

Publications (2)

Publication Number Publication Date
EP1712973A2 true EP1712973A2 (en) 2006-10-18
EP1712973A3 EP1712973A3 (en) 2007-03-07

Family

ID=35385766

Family Applications (1)

Application Number Title Priority Date Filing Date
EP06112470A Withdrawn EP1712973A3 (en) 2005-04-12 2006-04-11 Circuit generating a reference current

Country Status (2)

Country Link
US (1) US20060226892A1 (en)
EP (1) EP1712973A3 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2169824A1 (en) * 2008-09-25 2010-03-31 Moscad Design & Automation Sàrl A switched capacitor error amplifier circuit for generating a precision current reference or for use in a precision oscillator
FR2975246A1 (en) * 2011-05-09 2012-11-16 St Microelectronics Grenoble 2 Sawtooth signal generator for switched-mode power supply, has resistor including switched capacitor circuit that is switched by two complementary clock signals, where period of each clock signal is equal to duration of charging period
EP2887176A1 (en) * 2013-12-20 2015-06-24 The Swatch Group Research and Development Ltd. Electronic circuit with self-calibrated PTAT current reference, and method for operating same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311591A (en) * 2004-04-20 2005-11-04 Matsushita Electric Ind Co Ltd Current driver
US8390371B2 (en) * 2010-07-30 2013-03-05 Tialinx, Inc. Tunable transconductance-capacitance filter with coefficients independent of variations in process corner, temperature, and input supply voltage
CN104536504B (en) * 2014-12-12 2016-04-06 长沙景嘉微电子股份有限公司 A kind of self-starting reference circuit
CN106055009A (en) * 2016-06-17 2016-10-26 中国科学院微电子研究所 High-precision band-gap reference circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5408174A (en) * 1993-06-25 1995-04-18 At&T Corp. Switched capacitor current reference
FR2729762A1 (en) * 1995-01-23 1996-07-26 Sgs Thomson Microelectronics COMPENSATED VOLTAGE DETECTION CIRCUIT IN TECHNOLOGY AND TEMPERATURE
US5694032A (en) * 1996-03-19 1997-12-02 International Business Machines Corporation Band gap current reference circuit
US5969513A (en) * 1998-03-24 1999-10-19 Volterra Semiconductor Corporation Switched capacitor current source for use in switching regulators
US20020180512A1 (en) * 2001-06-01 2002-12-05 Kostas Papathanasiou System and method for tuning a VLSI circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4354250A (en) * 1980-08-11 1982-10-12 Gte Automatic Electric Laboratories, Inc. Switched-capacitor source resistor simulation circuit
US4374357A (en) * 1981-07-27 1983-02-15 Motorola, Inc. Switched capacitor precision current source
US4429285A (en) * 1981-07-31 1984-01-31 Rca Corporation Frequency-controlled variable-gain amplifiers
US5621355A (en) * 1995-09-29 1997-04-15 Harris Corporation Sampled data-biasing of continuous time integrated circuit
US6191637B1 (en) * 1999-03-05 2001-02-20 National Semiconductor Corporation Switched capacitor bias circuit for generating a reference signal proportional to absolute temperature, capacitance and clock frequency
US6201435B1 (en) * 1999-08-26 2001-03-13 Taiwan Semiconductor Manufacturing Company Low-power start-up circuit for a reference voltage generator
US6323800B1 (en) * 2000-02-17 2001-11-27 Advanced Micro Devices, Inc. Pipeline analog to digital (a/d) converter with lengthened hold operation of a first stage
US6407623B1 (en) * 2001-01-31 2002-06-18 Qualcomm Incorporated Bias circuit for maintaining a constant value of transconductance divided by load capacitance
FR2825806B1 (en) * 2001-06-08 2003-09-12 St Microelectronics Sa POLARIZATION CIRCUIT WITH VOLTAGE AND TEMPERATURE STABLE OPERATING POINT
US7006813B2 (en) * 2001-08-15 2006-02-28 Texas Instruments Incorporated Efficient charge transfer using a switched capacitor resistor
US7019576B1 (en) * 2003-03-24 2006-03-28 Cypress Semiconductor Corporation Delay circuit that scales with clock cycle time
US6784725B1 (en) * 2003-04-18 2004-08-31 Freescale Semiconductor, Inc. Switched capacitor current reference circuit
US7084698B2 (en) * 2004-10-14 2006-08-01 Freescale Semiconductor, Inc. Band-gap reference circuit
US7372242B2 (en) * 2004-12-23 2008-05-13 Silicon Laboratories, Inc. System and method for generating a reference voltage

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5408174A (en) * 1993-06-25 1995-04-18 At&T Corp. Switched capacitor current reference
FR2729762A1 (en) * 1995-01-23 1996-07-26 Sgs Thomson Microelectronics COMPENSATED VOLTAGE DETECTION CIRCUIT IN TECHNOLOGY AND TEMPERATURE
US5694032A (en) * 1996-03-19 1997-12-02 International Business Machines Corporation Band gap current reference circuit
US5969513A (en) * 1998-03-24 1999-10-19 Volterra Semiconductor Corporation Switched capacitor current source for use in switching regulators
US20020180512A1 (en) * 2001-06-01 2002-12-05 Kostas Papathanasiou System and method for tuning a VLSI circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2169824A1 (en) * 2008-09-25 2010-03-31 Moscad Design & Automation Sàrl A switched capacitor error amplifier circuit for generating a precision current reference or for use in a precision oscillator
WO2010034782A1 (en) * 2008-09-25 2010-04-01 Moscad Design & Automation Sarl A system and a method for generating an error voltage
US8373450B2 (en) 2008-09-25 2013-02-12 Moscad Design And Automation Sarl System and a method for generating an error voltage
FR2975246A1 (en) * 2011-05-09 2012-11-16 St Microelectronics Grenoble 2 Sawtooth signal generator for switched-mode power supply, has resistor including switched capacitor circuit that is switched by two complementary clock signals, where period of each clock signal is equal to duration of charging period
EP2887176A1 (en) * 2013-12-20 2015-06-24 The Swatch Group Research and Development Ltd. Electronic circuit with self-calibrated PTAT current reference, and method for operating same
US9442509B2 (en) 2013-12-20 2016-09-13 The Swatch Group Research And Development Ltd. Electronic circuit with self-calibrated PTAT current reference and method for actuating the same

Also Published As

Publication number Publication date
EP1712973A3 (en) 2007-03-07
US20060226892A1 (en) 2006-10-12

Similar Documents

Publication Publication Date Title
EP1712973A2 (en) Circuit generating a reference current
EP1916762B1 (en) Quartz oscillator with amplitude control and an extended temperature range.
CH697322B1 (en) A method of generating a substantially Independent current temperature and device for carrying out this method.
FR2732129A1 (en) REFERENCE CURRENT GENERATOR IN CMOS TECHNOLOGY
EP2226937B1 (en) Analog switch
FR2532115A1 (en) CIRCUIT COMPRISING A VARIABLE TRANSCONDUCTANCE ELEMENT
EP0424264A1 (en) Current source with low temperature coefficient
FR2832819A1 (en) Temperature compensated current source, uses three branches in a circuit forming two current mirrors to provide reference currents and switches between resistance paths to provide compensation
EP2095502B1 (en) Transconductance amplifier with improved linearity
EP0810728B1 (en) Analog audio filter for high frequencies
FR2854008A1 (en) DIFFERENTIAL AMPLIFIER WITH COMMON MODE CORRECTION
EP3457566B1 (en) Device for modifying the impedance value of a reference resistor
EP1380913A1 (en) Linear voltage regulator
FR2470485A1 (en) BALANCED AB CLASS AMPLIFIERS
WO2007000387A1 (en) Current switch with differential transistor pairs fed by a low voltage
CA2057824C (en) Adjustable delay device
FR2844116A1 (en) LOW-PASS FILTER WITH VARIABLE GAIN
EP1835373B1 (en) Generation of a reference voltage
EP1352302A1 (en) Voltage regulator with static gain in reduced open loop
EP1313309A1 (en) Calibrating device for a video input stage
FR2818466A1 (en) VARIABLE GAIN DIFFERENTIAL INPUT AND OUTPUT AMPLIFIER
EP0762259B1 (en) Bias circuit for setting the average level of an alternating voltage
EP2259162A1 (en) Device for generating a reference voltage intended for a system with switched capacity.
FR2974690A1 (en) AMPLIFIER
FR2832519A1 (en) CURRENT MIRROR CIRCUIT OPERATING AT HIGH FREQUENCIES

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA HR MK YU

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA HR MK YU

RIN1 Information on inventor provided before grant (corrected)

Inventor name: SABUT, MARC

Inventor name: RAMET, SERGE

Inventor name: MORO, JEAN-LUC

17P Request for examination filed

Effective date: 20070906

17Q First examination report despatched

Effective date: 20071010

AKX Designation fees paid

Designated state(s): DE FR GB IT

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20091031